KR101177580B1 - Organic electro-luminescence display device and method for fabricating of the same - Google Patents

Organic electro-luminescence display device and method for fabricating of the same Download PDF

Info

Publication number
KR101177580B1
KR101177580B1 KR1020050134252A KR20050134252A KR101177580B1 KR 101177580 B1 KR101177580 B1 KR 101177580B1 KR 1020050134252 A KR1020050134252 A KR 1020050134252A KR 20050134252 A KR20050134252 A KR 20050134252A KR 101177580 B1 KR101177580 B1 KR 101177580B1
Authority
KR
South Korea
Prior art keywords
gate
data pad
pad
substrate
layer
Prior art date
Application number
KR1020050134252A
Other languages
Korean (ko)
Other versions
KR20070071083A (en
Inventor
주인수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050134252A priority Critical patent/KR101177580B1/en
Priority to US11/639,326 priority patent/US8017950B2/en
Publication of KR20070071083A publication Critical patent/KR20070071083A/en
Application granted granted Critical
Publication of KR101177580B1 publication Critical patent/KR101177580B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/127Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기 전계 발광 표시 장치에 관한 것으로, 박막트랜지스터와 유기 전계 발광 다이오드 소자를 서로 다른 기판에 각각 형성한 뒤, 합착하여 생산성 및 생산 단가를 높일수 있으며, 외부에 노출되는 패드부를 내식성을 가지는 도전막을 포함하여 형성하여 상기 패드부의 부식을 방지할 수 있어, 신뢰성이 향상된 유기 전계 발광 표시 장치를 제공할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device, wherein thin film transistors and organic light emitting diode elements are formed on different substrates, and then bonded to each other to increase productivity and production cost. It is possible to provide an organic light emitting display device having an improved reliability by forming a film to prevent corrosion of the pad portion.

듀얼 패널, 유기 전계 발광 표시 장치, 패드부, 부식 Dual panel, organic electroluminescent display, pad part, corrosion

Description

유기 전계 발광 표시 장치 및 이의 제조 방법{Organic electro-luminescence display device and method for fabricating of the same}Organic electroluminescent display device and method for manufacturing same {Organic electro-luminescence display device and method for fabricating of the same}

도 1은 종래의 유기 전계 발광 표시 장치에 대한 개략적인 단면도이다.1 is a schematic cross-sectional view of a conventional organic light emitting display device.

도 2는 본 발명의 제 1 실시예에 따른 유기 전계 발광 표시 장치의 평면을 개략적으로 도시한 도면이다.2 is a schematic view of a plane of an organic light emitting display device according to a first embodiment of the present invention.

도 3은 도 2의 유기 전계 발광 표시 장치의 일부분에 대한 단면을 도시한 단면도이다.3 is a cross-sectional view illustrating a portion of the organic light emitting display device of FIG. 2.

도 4a 내지 도 4f는 본 발명의 제 2 실시예에 따른 유기 전계 발광 표시 장치의 제조 공정을 설명하기 위해 도시한 공정도들이다.4A through 4F are flowcharts illustrating a manufacturing process of an organic light emitting display device according to a second exemplary embodiment of the present invention.

도 5a 내지 도 5d는 본 발명의 제 3 실시예에 따른 유기 전계 발광 표시 장치의 제조 공정을 설명하기 위해 도시한 공정도들이다.5A through 5D are flowcharts illustrating a manufacturing process of an organic light emitting display device according to a third exemplary embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명) (Explanation of symbols for the main parts of the drawing)

100, 400 : 제 1 기판 110, 410 : 게이트 패드부 100, 400: first substrate 110, 410: gate pad portion

120, 420 : 데이터 패드부 123, 423 : 데이터 패드 링크부 120, 420: data pad portion 123, 423: data pad link portion

124, 424 : 링크배선 200, 500 : 제 2 기판 124, 424: link wiring 200, 500: second substrate

210, 510 : 제 1 전극 220, 520 : 유기발광층 210, 510: first electrode 220, 520: organic light emitting layer

230, 530 : 제 2 전극 300, 600 : 실란트 패턴 230, 530: second electrode 300, 600: sealant pattern

본 발명은 유기 전계 발광 표시 장치에 관한 것으로, 특히, 신뢰성을 확보할 수 있는 듀얼 패널 타입의 유기 전계 발광 표시 장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent display, and more particularly, to a dual panel type organic electroluminescent display and a method of manufacturing the same which can ensure reliability.

유기 전계 발광 표시 장치는 전자(electron)와 정공(hole)이 반도체 안에서 전자-정공 쌍을 만들거나 캐리어(carrier)들이 좀더 높은 에너지 상태로 여기된 후 다시 안정화 상태인 바닥상태로 떨어지는 과정을 통해 빛이 발생하는 현상을 이용한다.The organic light emitting display device uses light through electrons and holes to form electron-hole pairs in a semiconductor, or carriers are excited to a higher energy state and then fall back to a stabilized ground state. This phenomenon is used.

이와 같이, 상기 유기 전계 발광 표시 장치는 자체발광형이기 때문에 액정 표시 장치와 같이 백라이트가 필요하지 않으므로 경량 박형이 가능하다. 또한, 저전압 구동, 높은 발광 효율, 넓은 시야각 및 빠른 응답속도등의 장점을 가지고 있어 고화질의 동영상을 구현하는데 유리하다.As such, since the organic light emitting display device is a self-luminous type, a backlight is not required like a liquid crystal display device, and thus, a light weight can be achieved. In addition, it has advantages such as low voltage driving, high luminous efficiency, wide viewing angle and fast response speed, which is advantageous to realize high quality video.

특히, 상기 유기 전계 발광 표시 장치의 제조공정에는, 액정표시장치나 PDP(Plasma Display Panel)와 달리 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있기 때문에, 공정이 매우 단순하다.In particular, unlike the liquid crystal display device or the plasma display panel (PDP), all of the deposition and encapsulation equipments are manufactured in the manufacturing process of the organic light emitting display device.

또한, 각 화소마다 스위칭 소자인 박막트랜지스터를 가지는 액티브 매트릭스 방식으로 유기 전계 발광 표시 장치를 구동하게 되면, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비 전력, 고정세, 대형화가 가능한 장점을 가진다.In addition, when the organic light emitting display device is driven by an active matrix method having a thin film transistor which is a switching element for each pixel, the same luminance is displayed even when a low current is applied, and thus, low power consumption, high definition, and large size can be obtained.

도 1은 종래의 유기 전계 발광 표시 장치에 대한 개략적인 단면도로서, 이는 하부 발광방식으로 동작하는 액티브 매트릭스 방식의 단면 구조를 나타내고 있다.FIG. 1 is a schematic cross-sectional view of a conventional organic light emitting display device, which illustrates a cross-sectional structure of an active matrix method that operates in a bottom emission method.

도 1을 참조하여 설명하면, 박막트랜지스터(Tr)가 형성된 기판(10)이 위치한다. 상기 박막트랜지스터(Tr)는 게이트 전극(15), 액티브층(25) 및 소스/드레인 전극(27a, 27b)을 포함한다.Referring to FIG. 1, the substrate 10 on which the thin film transistor Tr is formed is positioned. The thin film transistor Tr includes a gate electrode 15, an active layer 25, and source / drain electrodes 27a and 27b.

이후에, 상기 드레인 전극(27b)의 일부분을 노출하는 콘택홀을 구비한 보호막(20)이 위치한다. Thereafter, the passivation layer 20 having a contact hole exposing a portion of the drain electrode 27b is positioned.

상기 보호막(20)에 형성된 상기 콘택홀을 통하여 상기 드레인 전극(27b)과 전기적으로 연결된 제 1전극(30)이 위치한다.The first electrode 30 is electrically connected to the drain electrode 27b through the contact hole formed in the passivation layer 20.

상기 제 1 전극(30)에 서브픽셀이 정의된 절연막(40)이 위치하고, 상기 서브픽셀의 상기 제 1 전극(30) 상에 유기 발광층(50)이 위치한다. 상기 유기 발광층(50) 상에 공통전극으로 제 2 전극(60)이 형성된다. 여기서, 상기 제 1, 제 2 전극(30, 60)은 상기 유기 발광층(50)이 광을 방출할 수 있도록 전계를 인가하는 역할을 한다.An insulating layer 40 in which a subpixel is defined is positioned on the first electrode 30, and an organic emission layer 50 is positioned on the first electrode 30 of the subpixel. The second electrode 60 is formed as a common electrode on the organic light emitting layer 50. The first and second electrodes 30 and 60 serve to apply an electric field so that the organic light emitting layer 50 can emit light.

이후, 상기 기판(10)상에 형성된 유기 전계 발광 다이오드 소자(E)를 외부의 습기 및 산소로부터 보호하기 위해, 상기 기판(10)의 외곽부에 실란트(70)를 도포한뒤, 상기 유기 전계 발광 다이오드 소자(E)에 대향되도록 봉지기판(80)을 합착하는 봉지공정을 수행함으로써 유기 전계 발광 표시 장치가 제조된다.Subsequently, in order to protect the organic EL device E formed on the substrate 10 from external moisture and oxygen, a sealant 70 is applied to an outer portion of the substrate 10 and then the organic electric field. The organic light emitting display device is manufactured by performing an encapsulation process of bonding the encapsulation substrate 80 to face the light emitting diode element E.

즉, 이와 같은 유기 전계 발광 표시 장치는, 상기 어레이 소자 및 유기 전계 발광 다이오드 소자가 형성된 기판과 별도의 봉지기판의 합착을 통해 형성된다. 이때, 상기 어레이 소자의 수율과 유기 전계 발광 다이오드 소자의 수율의 곱이 유기 전계 발광 표시 장치의 수율을 결정하기 때문에, 후반 공정에 해당되는 유기 전계 발광 다이오드 소자의 제조 공정에 의해 전체 공정 수율이 크게 제한된다. That is, such an organic light emitting display device is formed by bonding a substrate on which the array element and the organic light emitting diode element are formed and a separate encapsulation substrate. In this case, since the product of the yield of the array device and the yield of the organic light emitting diode device determines the yield of the organic light emitting display device, the overall process yield is greatly limited by the manufacturing process of the organic light emitting diode device corresponding to the latter step. do.

즉, 양품의 어레이 소자를 제조하는데 소요되었던 제반 경비 및 재료비 손실이 초래되고, 생산수율이 저하되는 문제점이 있다. That is, there is a problem in that various costs and material costs lost in manufacturing a good array device are incurred, and production yield is lowered.

또한, 하부발광방식의 유기 전계 발광 표시 장치는 봉지공정에 의한 안정성 및 공정의 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있다. 이와 달리, 상부발광방식의 유기 전계 발광 표시 장치는 박막트랜지스터 설계가 용이하고 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하다. 그러나, 종래의 상부발광방식의 유기 전계 발광 표시 장치에서는 유기발광층 상부에 통상적으로 음극이 위치함에 따라 재료선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 등의 문제점이 있다.In addition, the bottom emission type organic light emitting display device has a high stability and a degree of freedom in the process due to the encapsulation process, but has a problem in that it is difficult to apply to a high resolution product due to the limitation of the aperture ratio. On the other hand, the organic light emitting display device of the top emission type is advantageous in terms of product life because it is easy to design a thin film transistor and improves the aperture ratio. However, in the conventional top emission type organic light emitting display device, since the material selection range is narrow as the cathode is normally positioned on the organic light emitting layer, the transmittance is limited and the light efficiency is lowered.

또한, 상기 유기 전계 발광 표시 장치는 외부로부터 신호를 공급받기 위한 패드부가 외부에 노출되어 형성되는데, 상기 패드부가 금속으로 형성되어, 외부의 산소 및 수분에 의해 쉽게 부식이 될 수 있다.In addition, the organic light emitting display device is formed by exposing a pad portion to receive a signal from the outside, and the pad portion is formed of a metal, which may be easily corroded by external oxygen and moisture.

이와 같은 패드부의 부식은 패드부의 금속과 외부회로부의 접촉 금속간의 접촉 저항이 높아져, 다크 픽셀(dark pixel)이 발생할 수 있으며, 상기 유기 전계 발광 표시 장치의 신뢰성이 저하될 수 있다.Such corrosion of the pad part may increase contact resistance between the metal of the pad part and the contact metal of the external circuit part, resulting in dark pixels, and deterioration of reliability of the organic light emitting display device.

본 발명은 박막트랜지스터와 유기 전계 발광 다이오드 소자의 수율이 서로 영향을 받지 않도록 형성하여, 불량률 및 생산관리 효율을 증대시킬 수 있는 유기 전계 발광 표시 장치 및 그의 제조 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an organic electroluminescent display device and a method of manufacturing the same, which are formed so that the yields of the thin film transistor and the organic light emitting diode element are not affected by each other, thereby increasing the defect rate and the production management efficiency.

또한, 광효율이 향상된 상부발광방식의 유기 전계 발광 표시 장치 및 그의 제조 방법을 제공함에 다른 목적이 있다.In addition, another object of the present invention is to provide an organic light emitting display device having an improved light efficiency and a method of manufacturing the same.

또한, 신뢰성을 확보할 수 있는 유기 전계 발광 표시 장치 및 그의 제조 방법을 제공함에 또 다른 목적이 있다.In addition, another object of the present invention is to provide an organic light emitting display device and a method of manufacturing the same that can ensure reliability.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 유기 전계 발광 표시 장치를 제공한다. 상기 유기 전계 발광 표시 장치는 제 1 영역과 제 2 영역으로 정의된 제 1 기판; 상기 제 1 영역에 대응된 제 1 기판상에 형성된 게이트 배선과, 상기 게이트 배선과 연장되며 상기 제 2 영역에 형성된 게이트 패드; 상기 제 1 기판상의 상기 제 1 영역과 상기 제 2 영역에 연장되어 형성된 데이터 패드; 상기 게이트 배선, 상기 게이트 패부 및 상기 데이터 패드 상에 형성된 게이트 절연막; 상기 게이트 절연막상에 위치하되, 상기 게이트 배선과 교차되어 형성된 데이터 배선과, 상기 데이터 배선의 끝단에 위치하는 데이터 패드 링크부; 상기 게이트 배선과 상기 데이터 배선의 교차영역에 형성되는 적어도 하나의 박막트랜지스터와; 상기 박막트랜지스터, 상기 데이터 패드, 상기 게이트 패드, 상기 데이터 패드 링크부의 일부분을 각각 노출하는 콘택홀을 구비하는 보호막; 및 상기 보호막 상에 위치하되, 상기 데이터 패드와 상기 데이터 패드 링크부를 전기적으로 연결하는 링크배선을 포함한다.In order to achieve the above technical problem, an aspect of the present invention provides an organic light emitting display device. The organic light emitting display device may include a first substrate defined by a first region and a second region; A gate wiring formed on a first substrate corresponding to the first region, and a gate pad extending in the second region and extending from the gate wiring; A data pad extending in the first region and the second region on the first substrate; A gate insulating film formed on the gate wiring, the gate patch and the data pad; A data line positioned on the gate insulating layer, the data line formed to intersect the gate line, and a data pad link unit positioned at an end of the data line; At least one thin film transistor formed at an intersection of the gate line and the data line; A passivation layer including contact holes exposing portions of the thin film transistor, the data pad, the gate pad, and the data pad link unit, respectively; And a link wiring disposed on the passivation layer and electrically connecting the data pad and the data pad link unit.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 유기 전계 발광 표시 장치를 제공한다. 상기 유기 전계 발광 표시 장치는 제 1 기판; 상기 제 1 기판상에 적어도 제 1 도전막과 제 2 도전막이 적층되어 형성된 데이터 패드; 상기 데이터 패드상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 데이터 패드 링크부; 상기 데이터 패드 링크부 상에 형성하되, 상기 데이터 패드 링크부의 일부분을 노출하는 콘택홀을 구비하는 보호막; 및 상기 보호막 상에 위치하되, 상기 데이터 패드 링크부와 상기 데이터 패드를 전기적으로 연결하는 링크배선을 포함하며, 상기 제 1 도전막은 내식성을 가지는 도전물질로 형성할 수 있다.In order to achieve the above technical problem, an aspect of the present invention provides an organic light emitting display device. The organic light emitting display device may include a first substrate; A data pad formed by stacking at least a first conductive film and a second conductive film on the first substrate; A gate insulating film formed on the data pad; A data pad link unit formed on the gate insulating layer; A passivation layer formed on the data pad link unit and having a contact hole exposing a portion of the data pad link unit; And a link wiring disposed on the passivation layer and electrically connecting the data pad link unit and the data pad, wherein the first conductive layer may be formed of a conductive material having corrosion resistance.

상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면의 유기 전계 발광 표시 장치의 제조 방법을 제공한다. 상기 제조 방법은 제 1 기판을 제공하는 단계; 상기 제 1 기판상에 제 1 도전막과 제 2 도전막을 순차적으로 적층한뒤, 패터닝하여 게이트 전극, 게이트 배선, 게이트 패드, 데이터 패드를 형성하는 단계; 상기 게이트 전극, 상기 게이트 배선, 상기 게이트 패드, 상기 데이터 패드 상에 게이트 절연막을 형성하는 단계; 상기 게이트 전극에 대응된 상기 게이트 절연막 상에 액티브층, 소스/드레인 전극, 데이터 배선, 데이터 패드 링크부를 형성하는 단계; 상기 액티브층, 상기 소스/드레인 전극, 상기 데이터 배선, 상기 데이터 패드 링크부를 포함하는 상기 게이트 절연막 상에 보호막을 형성하는 단계; 상기 보호막에 상기 드레인 전극, 상기 데이터 패드 링크부, 상기 게이트 패드, 상기 데이터 패드의 일부분을 각각 노출하는 콘택홀을 형성하는 단계; 및 상기 데이터 패드와 상기 데이터 패드 링크부를 서로 연결하는 링크배선을 형성하는 단계를 포함한다.In order to achieve the above technical problem, there is provided a method of manufacturing an organic light emitting display device according to another aspect of the present invention. The manufacturing method includes providing a first substrate; Sequentially stacking a first conductive layer and a second conductive layer on the first substrate and patterning the gate electrode, the gate line, the gate pad, and the data pad; Forming a gate insulating film on the gate electrode, the gate wiring, the gate pad, and the data pad; Forming an active layer, a source / drain electrode, a data line, and a data pad link portion on the gate insulating layer corresponding to the gate electrode; Forming a passivation layer on the gate insulating layer including the active layer, the source / drain electrode, the data line, and the data pad link unit; Forming a contact hole in the passivation layer to expose the drain electrode, the data pad link unit, the gate pad, and a portion of the data pad, respectively; And forming a link wiring connecting the data pad and the data pad link unit to each other.

이하, 본 발명에 의한 유기 전계 발광 표시 장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, an organic light emitting display device according to the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of an apparatus may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 2는 본 발명의 제 1 실시예에 따른 유기 전계 발광 표시 장치의 평면을 개략적으로 도시한 도면이다.2 is a schematic view of a plane of an organic light emitting display device according to a first embodiment of the present invention.

도 2를 참조하면, 서로 일정간격으로 이격되어 배치된 제 1 기판(100)과 제 2 기판(200)이 실란트 패턴(300)의해 서로 합착되어 있다.Referring to FIG. 2, the first substrate 100 and the second substrate 200 spaced apart from each other by a predetermined interval are bonded to each other by the sealant pattern 300.

상기 제 1 기판(100)은 제 1 영역(100a)과 제 2 영역(100b)으로 정의되어 있으며, 상기 제 1 영역(100a)에 대응하여, 서로 교차된 다수의 게이트 배선(112)과 데이터 배선(122)이 위치한다. 또, 상기 게이트 배선(112)과 일정간격을 둔채로 평행하게 형성된 전원배선(132)이 위치할 수 있다. The first substrate 100 is defined as a first region 100a and a second region 100b, and corresponds to the first region 100a and includes a plurality of gate lines 112 and data lines that cross each other. 122 is located. In addition, the power wiring 132 formed in parallel with the gate wiring 112 at a predetermined interval may be located.

여기서, 상기 게이트 배선(112)과 상기 데이터 배선(122)의 교차에 의해 화소영역(P)이 정의된다. 상기 화소영역(P)에는 적어도 하나의 박막트랜지스터를 구비할 수 있다. 이를테면, 상기 화소영역(P)에는 상기 게이트 배선(112) 및 데이터 배선(122)과 전기적으로 연결된 스위칭 박막트랜지터(S-Tr), 상기 스위칭 박막트랜지스터(S-Tr)와 전기적으로 연결된 구동 박막트랜지스터(D-Tr) 및 캐패시터(Cp)가 위치할 수 있다. 또, 상기 구동 박막트랜지스터(D-Tr)의 소스전극은 상기 전원배선(132)과 연결되어 있다.Here, the pixel region P is defined by the intersection of the gate line 112 and the data line 122. The pixel area P may include at least one thin film transistor. For example, in the pixel region P, a switching thin film transistor S-Tr electrically connected to the gate line 112 and the data line 122 and a driving thin film electrically connected to the switching thin film transistor S-Tr. The transistor D-Tr and the capacitor Cp may be located. In addition, the source electrode of the driving thin film transistor D-Tr is connected to the power line 132.

또, 상기 제 1 영역(100a)에 대응하여 상기 데이터 배선(122)의 끝단에 형성된 데이터 패드 링크부(123)와, 상기 데이터 패드 링크부(123)와 연결된 링크배선(124)이 위치한다. 또한, 상기 제 1 영역(100a)과 상기 제 2 영역(100b)에 연장되어 형성되며, 상기 링크배선(124)과 전기적으로 연결된 데이터 패드(120)가 위치한다.In addition, a data pad link unit 123 formed at an end of the data line 122 and a link wire 124 connected to the data pad link unit 123 are positioned corresponding to the first region 100a. In addition, the data pad 120 is formed to extend in the first region 100a and the second region 100b and is electrically connected to the link wiring 124.

상기 제 2 영역(100b)에 대응하여, 상기 게이트 배선(112)의 끝단에 형성된 게이트 패드(110)와, 상기 전원 배선(132)의 끝단에 형성된 그라운드 패드(130)가 위치할 수 있다.The gate pad 110 formed at the end of the gate line 112 and the ground pad 130 formed at the end of the power line 132 may correspond to the second region 100b.

또, 상기 제 2 영역(100b)에 대응하여, 외부 회로부로부터 공통전압을 공급받는 공통전압 패드(140)가 위치한다. 상기 공통전압 패드(140)는 상기 제 2 기판(200)에 형성된 유기 전계 발광 다이오드 소자(E)와 연결된다.In addition, the common voltage pad 140 receives a common voltage from an external circuit part corresponding to the second region 100b. The common voltage pad 140 is connected to the organic light emitting diode device E formed on the second substrate 200.

이와 같이 상기 2 영역(100b)에 대응되어 위치하는 패드부는 외부 회로부, 이를테면, TCP 또는 FPC와 연결되어 외부 신호를 공급받는다.As described above, the pad unit corresponding to the two regions 100b is connected to an external circuit unit, for example, TCP or FPC to receive an external signal.

한편, 상기 제 2 기판(200)의 내측에 유기 전계 발광 다이오드 소자(E)가 형성되며, 상기 제 1 기판(100)에 형성된 박막트랜지스터와 연결되어 있다.On the other hand, the organic light emitting diode device E is formed inside the second substrate 200 and is connected to the thin film transistor formed on the first substrate 100.

이와 같은 구성을 포함하는 유기 전계 발광 표시 장치는 다음과 같이 구동한다. The organic light emitting display device having such a configuration is driven as follows.

상기 외부 회로부는 상기 게이트 패드(110)와 상기 데이터 패드(120)에 각각 선택 신호와 데이터 신호를 인가한다. 상기 선택 신호가 상기 게이트 패드(110)와 연결된 게이트 배선을 통해, 상기 스위칭 박막트랜지스터(S-Tr)의 게이트 전극을 온(ON)시키면, 상기 데이터 신호가 상기 데이터 패드(120)와 연결된 상기 데이터 배선(122)을 통해, 상기 스위칭 박막트랜지스터(S-Tr)를 통과하여, 상기 구동 박막트랜지스터(D-Tr)와 상기 캐패시터에 인가된다. The external circuit unit applies a selection signal and a data signal to the gate pad 110 and the data pad 120, respectively. When the gate signal of the switching thin film transistor S-Tr is turned on through the gate line connected to the gate pad 110, the data signal is connected to the data pad 120. The wiring 122 passes through the switching thin film transistor S-Tr and is applied to the driving thin film transistor D-Tr and the capacitor.

상기 데이터 신호는 상기 구동 박막트랜지스터(D-Tr)의 게이트 전극을 온(ON)시켜, 상기 구동 박막트랜지스터(D-Tr)를 통하여 상기 유기 전계 발광 다이오드 소자(E)로 전류를 공급한다. 상기 유기 전계 발광 다이오드 소자(E)에 전류가 흐르게 되면, 양극과 음극에서 각각 정공과 전자가 유기발광층으로 공급하게 되고, 상기 유기발광층에서 양극과 음극이 재결합되면서 발생하는 에너지에 의해 발광하게 되어, 화상을 구현한다.The data signal turns on the gate electrode of the driving thin film transistor D-Tr to supply current to the organic light emitting diode element E through the driving thin film transistor D-Tr. When the current flows through the organic EL device E, holes and electrons are respectively supplied from the anode and the cathode to the organic light emitting layer, and the organic light emitting layer emits light by energy generated by recombination of the anode and the cathode. Implement the image.

이때, 상기 데이터 신호에 따라, 상기 구동 박막트랜지스터의 온/오프 상태를 조절하여, 상기 구동 박막트랜지스터(D-Tr)을 통하여 흐르는 전류량을 조절하여 계조 표시를 할 수 있다.In this case, the gray scale display may be performed by adjusting an on / off state of the driving thin film transistor according to the data signal and adjusting an amount of current flowing through the driving thin film transistor D-Tr.

또, 상기 선택호가 인가되지 않았을 경우에는 상기 캐패시터(Cp)에 충전된 데이터 신호가 상기 구동 박막트랜지스터(D-Tr)에 인가되어, 다음 화면의 신호가 인가될때까지 지속적으로 유기 전계 발광 다이오스 소자(E)는 발광하게 된다.In addition, when the selection arc is not applied, the data signal charged in the capacitor Cp is applied to the driving thin film transistor D-Tr, and the organic electroluminescent diode device is continuously applied until the next screen signal is applied. (E) emits light.

도 3은 도 2의 유기 전계 발광 표시 장치의 일부분에 대한 단면을 도시한 단면도이다. 도 3에서는 하나의 구동 박막트랜지스터를 한정하여 도시하였으나, 캐퍼시터 및 스위칭 박막트랜지스터가 더 포함될 수 있다. 또, 상기 유기 전계 발광 표시 장치에 구비되는 패드부는 데이터 패드와 게이트 패드에 한정하여 도시하였으나, 공통전압패드 및 그라운드 패드가 더 포함될 수 있으나, 설명의 편의를 위해 생략하여 도시하였다.3 is a cross-sectional view illustrating a portion of the organic light emitting display device of FIG. 2. In FIG. 3, one driving thin film transistor is defined and illustrated, but a capacitor and a switching thin film transistor may be further included. In addition, although the pad unit included in the organic light emitting display device is illustrated as being limited to the data pad and the gate pad, the common voltage pad and the ground pad may be further included, but are omitted for convenience of description.

도 3을 참조하여 설명하면, 상기 유기 전계 발광 표시 장치는 제 1 기판(100)과 제 2 기판(200)이 서로 일정한 간격으로 이격되어 실란트 패턴(300)에 의해 서로 합착되어 있다. 여기서, 상기 제 1 기판(100)은 제 1 영역(100a)과 제 2 영역(100b)으로 정의되어 있으며, 상기 제 1 영역(100a)과 상기 제 2 영역(100b)의 경계부에 실란트 패턴(300)이 형성되어 있다. 즉, 상기 제 1 영역(100a)은 상기 제 2 기판(200)이 합착되어, 외부환경으로부터 밀봉되어 있으며, 상기 제 2 영역(100b)은 외부환경에 노출되어 있다.Referring to FIG. 3, in the organic light emitting display device, the first substrate 100 and the second substrate 200 are spaced apart from each other at regular intervals and bonded to each other by the sealant pattern 300. Here, the first substrate 100 is defined as a first region 100a and a second region 100b, and the sealant pattern 300 is formed at a boundary between the first region 100a and the second region 100b. ) Is formed. That is, the second substrate 200 is bonded to the first region 100a and sealed from the external environment, and the second region 100b is exposed to the external environment.

이때, 상기 제 1 영역(100a)에 대응되는 상기 제 1 기판(100)의 상부면에 다수의 게이트 배선과 데이터 배선이 교차되어 있으며, 상기 두 배선의 교차되어 화소영역을 정의한다. 각 화소영역에는 적어도 하나의 박막트랜지스터(Tr)가 구비된다. 또, 상기 제 2 영역(100b)에는 신호를 인가하기 위한 외부 회로부, 이를테면, TCP 또는 FPC와 연결되기 위한 패드부가 형성되어 있다. 여기서, 상기 패드부는 게이트 패드(110), 데이터 패드(120), 그라운드 패드(도시하지 않음), 공통전압패드(도시하지 않음) 중 적어도 어느 하나를 포함한다.In this case, a plurality of gate wires and data wires cross the upper surface of the first substrate 100 corresponding to the first area 100a, and the two wires intersect to define a pixel area. At least one thin film transistor Tr is provided in each pixel area. In addition, an external circuit portion for applying a signal, for example, a pad portion for connecting to a TCP or FPC is formed in the second region 100b. Here, the pad part includes at least one of a gate pad 110, a data pad 120, a ground pad (not shown), and a common voltage pad (not shown).

단, 상기 데이터 신호를 공급받는 데이터 패드(120)는 상기 제 1 영역(100a)과 제 2 영역(100a)에 연장되어 형성되어 있으며, 상기 제 1 영역(100a)에 위치하는 상기 데이터 패드(120)의 일부분은 상기 데이터 배선의 끝단에 형성된 패드 링크부(123)와 연결되고, 상기 제 2 영역(100b)에 위치하는 상기 데이터 패드(120)의 일부분은 외부회로부와 연결된다. However, the data pad 120 receiving the data signal is formed to extend in the first region 100a and the second region 100a and is located in the first region 100a. A part of) is connected to the pad link part 123 formed at the end of the data line, and a part of the data pad 120 located in the second area 100b is connected to an external circuit part.

한편, 상기 제 2 기판(200)은 그 하부면에 제 1 전극(210), 유기 발광층(220) 및 제 2 전극(230)이 구비된 유기 전계 발광 다이오드 소자(E)가 형성되어 있다.On the other hand, the organic light emitting diode device E having the first electrode 210, the organic emission layer 220, and the second electrode 230 is formed on a lower surface of the second substrate 200.

이후, 상기 박막트랜지스터(Tr)와 패드부가 형성된 제 1 기판(100)을 더욱 자세하게 설명한다.Hereinafter, the first substrate 100 having the thin film transistor Tr and the pad part will be described in more detail.

상기 제 1 기판(100)은 제 1 영역(100a)과 제 2 영역(100b)으로 정의되며, 상기 제 1 영역(100a)에 대응되는 상기 제 1 기판(100)의 상부면에 게이트 배선(도면에는 미도시함.), 상기 게이트 배선의 일부분이 분기되어 형성된 게이트 전극(111) 및 상기 게이트 배선과 일정간격 이격된채로 평행하게 형성된 전원 배선(도면에는 미도시함.)이 위치한다. The first substrate 100 is defined as a first region 100a and a second region 100b, and gate wirings are formed on an upper surface of the first substrate 100 corresponding to the first region 100a. Are not shown.), A gate electrode 111 formed by branching a portion of the gate wiring, and a power wiring (not shown in the drawing) formed in parallel with a predetermined distance from the gate wiring.

상기 제 1 기판(100)의 상기 제 1 영역(100a)과 상기 제 2 영역(100b)에 연장되어 형성된 데이터 패드(120)가 위치한다.The data pad 120 is formed to extend in the first region 100a and the second region 100b of the first substrate 100.

상기 제 2 영역(100b)에 대응된 상기 제 1 기판(100)의 상부면에, 상기 게이트 배선과 연장되며, 상기 게이트 배선의 끝단에 위치하는 게이트 패드(110)가 위치한다.A gate pad 110 extending from the gate line and positioned at an end of the gate line is positioned on an upper surface of the first substrate 100 corresponding to the second region 100b.

여기서, 상기 게이트 패드(110) 및 상기 데이터 패드(120)는 제 1 도전막(150a)과 제 2 도전막(150b)이 순차적으로 적층된 적어도 이중막으로 형성되어 있다. The gate pad 110 and the data pad 120 are formed of at least double layers in which the first conductive layer 150a and the second conductive layer 150b are sequentially stacked.

상기 제 2 도전막(150b)은 내식성을 가지는 도전물질로 형성되어 있다. 이로써, 상기 게이트 패드(110) 및 상기 데이터 패드(120)가 외부에 노출되어도, 상기 제 2 도전막(150b)이 내식성을 가지는 도전물질로 형성됨에 따라, 외부의 수분 및 산소에 의해 부식이 발생하지 않는다. 이때, 상기 제 2 도전막(150b)은 ITO 또는 IZO로 이루어질 수 있다. The second conductive film 150b is formed of a conductive material having corrosion resistance. Thus, even when the gate pad 110 and the data pad 120 are exposed to the outside, the second conductive layer 150b is formed of a conductive material having corrosion resistance, so that corrosion occurs due to external moisture and oxygen. I never do that. In this case, the second conductive layer 150b may be made of ITO or IZO.

상기 제 1 도전막(150a)은 상기 제 2 도전막(150b)보다 저항이 낮은 저저항체 도전물질로 형성될 수 있다. 이는 상기 제 2 도전막(150b)이 저항이 높으므로, 상기 제 2 도전막(150b)의 저항을 낮추는 역할을 수행한다. 이때, 상기 제 1 도전막(150a)은 상기 제 2 도전막(150b)과의 반응성을 고려하여, Cr 또는 Mo로 형성될 수 있다.The first conductive film 150a may be formed of a low resistance conductive material having a lower resistance than the second conductive film 150b. This is because the second conductive film 150b has a high resistance, thereby lowering the resistance of the second conductive film 150b. In this case, the first conductive layer 150a may be formed of Cr or Mo in consideration of reactivity with the second conductive layer 150b.

더 나아가, 상기 게이트 배선과 상기 게이트 전극(111)도 공정의 편의상 상기 제 1 도전막(150a)과 상기 제 2 도전막(150b)이 순차적으로 적층되어 형성될 수 있다.In addition, the gate wiring and the gate electrode 111 may also be formed by sequentially stacking the first conductive film 150a and the second conductive film 150b for convenience of the process.

상기 게이트 전극(111), 상기 게이트 패드(110) 및 상기 데이터 패드(120)를 포함하는 제 1 기판(100) 전면에 걸쳐 게이트 절연막(101)이 위치한다.The gate insulating layer 101 is positioned over the entire surface of the first substrate 100 including the gate electrode 111, the gate pad 110, and the data pad 120.

상기 제 1 영역(100a)에 대응된 상기 게이트 절연막(101)상에는 액티브층(113)이 위치한다. 상기 액티브층(113)은 비정질 실리콘막으로 이루어진 채널층(153a)과 불순물이 도핑된 비정질 실리콘막으로 이루어진 오믹 콘텍층(153b)이 순차적으로 적층되어 형성될 수 있다.The active layer 113 is positioned on the gate insulating layer 101 corresponding to the first region 100a. The active layer 113 may be formed by sequentially stacking a channel layer 153a made of an amorphous silicon film and an ohmic contact layer 153b made of an amorphous silicon film doped with impurities.

상기 액티브층(113)의 양 단부 상에 각각 형성된 소스/드레인 전극(121a, 121b), 상기 게이트 배선과 교차되는 데이터 배선(도면에는 미도시함.)이 위치한다. 또, 상기 제 1 영역(100a)에 대응된 상기 게이트 절연막(101)상에 위치하며, 상기 데이터 배선의 끝단부에 형성된 데이터 패드 링크부(123)가 위치한다.Source / drain electrodes 121a and 121b formed on both ends of the active layer 113 and data wires (not shown in the drawing) intersecting with the gate wires are disposed. In addition, a data pad link unit 123 is disposed on the gate insulating layer 101 corresponding to the first region 100a and is formed at an end of the data line.

이때, 상기 데이터 패드 링크부(123)는 상기 소스/드레인 전극(121a, 121b)과 동일한 도전물질로 이루어질 수 있으며, 그 하부에는 마스크 절감을 위한 공정에 의해서, 상기 채널층(153a)과 오믹 콘텍층(153b)의 적층막이 더 위치할 수 있다.In this case, the data pad link unit 123 may be made of the same conductive material as that of the source / drain electrodes 121a and 121b, and a lower portion of the data pad link unit 123 may be formed by a process for reducing a mask. The laminated film of the tech layer 153b may be further located.

상기 박막트랜지스터(Tr) 및 상기 데이터 패드 링크부(123)를 포함하는 제 1 기판(100)의 전면에 걸쳐 보호막(102)이 위치한다.The passivation layer 102 is positioned over the entire surface of the first substrate 100 including the thin film transistor Tr and the data pad link unit 123.

상기 보호막(102)은 상기 드레인 전극(121b), 상기 데이터 패드 링크부(123), 상기 게이트 패드(110), 상기 데이터 패드(120)를 각각 노출하기 위한 콘택홀을 구비한다. 이때, 상기 콘택홀은 상기 데이터 패드(120)의 상기 제 1 영역(a)에 대응된 일부분을 노출하는 제 1 콘택홀(P1)과, 상기 제 2 영역(b)에 대응된 일부분을 노출하는 제 2 콘택홀(P2)를 포함할 수 있다. The passivation layer 102 includes contact holes for exposing the drain electrode 121b, the data pad link unit 123, the gate pad 110, and the data pad 120, respectively. In this case, the contact hole exposes a first contact hole P1 exposing a portion corresponding to the first region a of the data pad 120 and a portion corresponding to the second region b. It may include a second contact hole (P2).

상기 보호막(102)상에 상기 제 1 콘택홀(P1)에 의해 노출된 상기 데이터 패드(120)와 상기 데이터 패드 링크부(123)를 연결하기 위한 링크 배선(124)이 위치한다. 상기 링크 배선(124)은 Pt, Au, Ir, Cr, Mg, Ag, Ni, Al 및 AlNd로 이루어진 군에서 선택된 적어도 하나를 포함하여 형성할 수 있다. 또, 상기 제 2 콘택홀(P2)에 의해 노출된 데이터 패드(120)는 외부 회로부와 접촉하여, 상기 외부회로부로부터 데이터 신호를 인가받는다.Link wires 124 are disposed on the passivation layer 102 to connect the data pad 120 exposed by the first contact hole P1 and the data pad link unit 123. The link line 124 may be formed to include at least one selected from the group consisting of Pt, Au, Ir, Cr, Mg, Ag, Ni, Al, and AlNd. In addition, the data pad 120 exposed by the second contact hole P2 is in contact with an external circuit unit to receive a data signal from the external circuit unit.

더 나아가, 상기 보호막(102)상에 상기 콘택홀에 노출된 상기 드레인 전극(121b)과 연결된 연결전극(125)을 더 포함할 수 있다. 이는, 상기 콘택홀을 형성하는 공정에서 상기 드레인 전극(121b)이 손실되는 것을 보완하기 위함이다.Furthermore, the protection layer 102 may further include a connection electrode 125 connected to the drain electrode 121b exposed to the contact hole. This is to compensate for the loss of the drain electrode 121b in the process of forming the contact hole.

여기서, 상기 연결전극(125)은 공정의 편의상 상기 링크 배선(124)과 동일한 도전물질로 형성될 수 있다.The connection electrode 125 may be formed of the same conductive material as the link line 124 for the convenience of the process.

도면과 달리, 상기 게이트 패드(110) 및 상기 데이터 패드(120)는 제 2 도전막(150b)과 제 1 도전막(150a)이 순차적으로 적층된 적어도 이중막으로 형성될 수 있다. 이때, 상기 제 1 도전막(150a)은 상기 제 1, 제 2 콘택홀(P1, P2)에 의해 노출되는 영역의 제 2 도전막(150b)이 식각된 개구부가 형성되는 것이 바람직하다.Unlike the drawing, the gate pad 110 and the data pad 120 may be formed as at least a double layer in which the second conductive layer 150b and the first conductive layer 150a are sequentially stacked. In this case, the first conductive layer 150a may have an opening formed by etching the second conductive layer 150b in the region exposed by the first and second contact holes P1 and P2.

이로써, 외부에 노출되는 상기 게이트 패드(110) 또는 상기 데이터 패드(120)의 일부분은 내식성을 가지는 도전물질로 이루어진 제 2 도전막(150b)이 외부로 노출됨에 따라, 외부의 습기 및 산소에 의해 쉽게 부식이 발생하지 않는다.As a result, a portion of the gate pad 110 or the data pad 120 exposed to the outside is exposed to the outside as the second conductive layer 150b made of a conductive material having corrosion resistance is exposed to the outside. Corrosion does not easily occur.

이때, 도면에는 도시되지 않은 그라운드 패드 및 공통전압패드도 상기 게이트 패드와 동일한 도전막으로 형성될 수 있다.In this case, the ground pad and the common voltage pad (not shown) may also be formed of the same conductive layer as the gate pad.

이로 인하여, 외부에 노출된 패드부의 부식에 의한, 유기 전계 발광 표시 장치의 화소 불량 및 신뢰성이 저하되는 것을 방지할 수 있다.For this reason, it is possible to prevent the pixel defects and the reliability of the organic light emitting display device from deteriorating due to corrosion of the pad portion exposed to the outside.

한편, 상기 유기 전계 발광 다이오드 소자(E)가 형성된 제 2 기판(200)을 자세하게 설명한다.Meanwhile, the second substrate 200 on which the organic EL device E is formed will be described in detail.

상기 제 2 기판(200)은 그 하부면에 공통 전극으로 제 1 전극(210)이 위치한다. 여기서, 상기 제 2 기판(200)과 상기 제 1 전극(210) 사이에 보조 전극(205)을 더 포함할 수 있다. 상기 보조 전극(205)은 상기 제 1 전극(210)의 저항을 낮추는 역할을 한다. 이때, 상기 보조 전극(205)은 저항이 낮은 금속으로 대부분 불투명하므로, 비발광영역에 대응되는 부분에 형성하는 것이 바람직하다.The first electrode 210 is positioned as a common electrode on a lower surface of the second substrate 200. Here, the auxiliary electrode 205 may be further included between the second substrate 200 and the first electrode 210. The auxiliary electrode 205 serves to lower the resistance of the first electrode 210. In this case, since the auxiliary electrode 205 is mostly opaque as a metal having low resistance, the auxiliary electrode 205 may be formed at a portion corresponding to the non-light emitting area.

상기 제 1 전극(210) 하부에 화소영역을 정의하는 버퍼층(215)이 위치한다. 상기 버퍼층(215)상에 세퍼레이터(225)와, 상기 세퍼레이터(225)와 이격된 스페이서(235)가 위치한다. A buffer layer 215 defining a pixel area is positioned under the first electrode 210. The separator 225 and the spacer 235 spaced apart from the separator 225 are disposed on the buffer layer 215.

상기 제 1 전극(210)하부에 유기발광층(220) 및 제 2 전극(230)이 순차적으로 위치한다.The organic light emitting layer 220 and the second electrode 230 are sequentially positioned below the first electrode 210.

상기 유기 발광층(220)은 그 하부 또는 상부에 정공 주입층, 정공 수송층, 정공 억제층, 전자 수송층, 전자 주입층 중에 어느 하나이상을 더 포함할 수 있다. 이로써, 상기 제 1 전극(210), 유기 발광층(220), 제 2 전극(230)의 각각 경계면에서 에너지 레벨을 잘 맞추어줄 수 있어, 상기 유기 발광층(220)에 전자와 정공을 더욱 원활하게 주입할 수 있어, 발광 효율을 더욱 향상시킬 수 있다.The organic light emitting layer 220 may further include at least one of a hole injection layer, a hole transport layer, a hole suppression layer, an electron transport layer, and an electron injection layer on or below the organic emission layer 220. As a result, the energy level can be well matched at the interface of the first electrode 210, the organic emission layer 220, and the second electrode 230, thereby injecting electrons and holes to the organic emission layer 220 more smoothly. The luminous efficiency can be further improved.

또, 상기 제 2 전극(230)은 상기 세퍼레이터(225)에 의해, 각 화소 영역별로 분리되어 형성된다. 이로써, 상기 세퍼레이터(225)는 역테이퍼진 격벽으로 형성하는 것이 바람직하다. 또는, 도면과 달리, 상기 버퍼층(215)상에 유기막을 형성한 뒤, 상기 버퍼층(215)을 언더컷 형상으로 식각하여, 상기 제 2 전극(230)을 각 화소영역별로 분리하는 세퍼레이터 역할을 수행할 수 있다.In addition, the second electrode 230 is separated by each pixel region by the separator 225. Thus, the separator 225 is preferably formed of a reverse tapered partition. Alternatively, unlike the drawing, after forming an organic layer on the buffer layer 215, the buffer layer 215 is etched in an undercut shape to serve as a separator that separates the second electrode 230 for each pixel region. Can be.

또, 상기 제 2 전극(230)은 상기 스페이서(235)에도 형성되며, 상기 스페이서(235)에 의해, 상기 제 2 전극(230)의 일부분이 하부로 돌출되어, 상기 제 1 기판(100)의 박막트랜지스터(Tr)와 연결된다.In addition, the second electrode 230 is also formed in the spacer 235, and a portion of the second electrode 230 protrudes downward by the spacer 235, so that the second substrate 230 of the first substrate 100 is formed. It is connected to the thin film transistor Tr.

더 나아가, 도면에는 도시하지 않았으나, 상기 제 2 전극(230) 하부에 위치하는 흡습층을 더 포함할 수 있다. 이는, 상기 유기발광층(220)이 수분에 의해 손상되는 것을 방지하기 위함이다.Further, although not shown in the figure, it may further include a moisture absorbing layer located under the second electrode 230. This is to prevent the organic light emitting layer 220 from being damaged by moisture.

이로써, 상기 제 1 기판(100)의 내측면에는 박막트랜지스터(Tr)가 형성되며,상기 제 2 기판(200)의 내측면에는 유기 전계 발광 다이오드 소자(E)가 형성되어 있다. 이때, 상기 박막트랜지스터(Tr)와 상기 유기 전계 발광 다이오드 소자(E)는 제 2 전극(230)이 형성된 스페이서(235)에 의해 서로 전기적으로 연결되어, 상기 박막트랜지스터(Tr)의 구동에 의해서, 상기 유기 전계 발광 다이오드 소자(E)는 발광하게 되고, 상기 제 2 기판(200)으로 광이 방출되어, 사용자에게 화상을 제공할 수 있다.As a result, a thin film transistor Tr is formed on an inner surface of the first substrate 100, and an organic EL device E is formed on an inner surface of the second substrate 200. In this case, the thin film transistor Tr and the organic light emitting diode device E are electrically connected to each other by a spacer 235 having a second electrode 230, and driven by the thin film transistor Tr. The organic light emitting diode device E may emit light, and light may be emitted to the second substrate 200 to provide an image to a user.

도 4a 내지 도 4f는 본 발명의 제 2 실시예에 따른 유기 전계 발광 표시 장치의 제조 공정을 설명하기 위해 도시한 공정도들이다.4A through 4F are flowcharts illustrating a manufacturing process of an organic light emitting display device according to a second exemplary embodiment of the present invention.

도 4a를 참조하면, 제 1 기판(400)을 제공한다. 상기 제 1 기판(400)은 유리 기판 또는 플라스틱 기판일 수 있다.Referring to FIG. 4A, a first substrate 400 is provided. The first substrate 400 may be a glass substrate or a plastic substrate.

상기 제 1 기판(400)상에 제 1 도전막(450a)과 제 2 도전막(450b)을 순차적으로 형성한 뒤, 패터닝하여 일 방향을 가지는 게이트 배선(도면에는 도시하지 않음), 상기 게이트 배선에서 분기된 게이트 전극(405), 상기 게이트 배선의 끝단에 위치하는 게이트 패드(410)를 형성한다. 이와 동시에, 상기 제 1 기판(100)상에 상기 게이트 배선과 분리된 데이터 패드(420)를 형성한다.After the first conductive film 450a and the second conductive film 450b are sequentially formed on the first substrate 400, patterned and gate gates having one direction (not shown), and the gate wirings A gate electrode 405 branched from the gate electrode 405 and a gate pad 410 positioned at an end of the gate line are formed. At the same time, a data pad 420 separated from the gate line is formed on the first substrate 100.

여기서, 상기 제 2 도전막(450b)은 내식성을 가지는 도전물질로, ITO 또는 IZO를 증착하여 형성할 수 있다. 또, 상기 제 1 도전막(450a)은 상기 제 2 도전막(450b)과 반응하지 않으며, 상기 제 2 도전막(450b)보다 저항이 작은 저저항체 도전물질로, Cr 또는 Mo를 증착하여 형성할 수 있다.Here, the second conductive film 450b is a conductive material having corrosion resistance, and may be formed by depositing ITO or IZO. In addition, the first conductive film 450a is a low-resistance conductive material that does not react with the second conductive film 450b and has a lower resistance than the second conductive film 450b, and may be formed by depositing Cr or Mo. Can be.

이후에, 상기 게이트 전극(405), 게이트 패드(410) 및 데이터 패드(420)를 포함하는 상기 제 1 기판(400) 전면에 걸쳐 게이트 절연막(401)을 형성한다. 상기 게이트 절연막(401)은 화학기상증착법을 수행하여 증착된 산화 실리콘막, 질화 실리콘막 또는 이들의 적층막으로 형성할 수 있다.Thereafter, a gate insulating layer 401 is formed over the entire surface of the first substrate 400 including the gate electrode 405, the gate pad 410, and the data pad 420. The gate insulating film 401 may be formed of a silicon oxide film, a silicon nitride film, or a laminated film thereof deposited by chemical vapor deposition.

도 4b를 참조하면, 상기 게이트 절연막(401) 상에 비정질 실리콘, P형 또는 N형 불순물이 도핑된 비정질 실리콘 및 도전성 물질을 순차적으로 증착한 뒤, 패터닝하여, 상기 게이트 전극(405)에 대응되어 위치하는 채널층(453a)과 오믹 콘텍층(453b)이 적층된 액티브층(413)을 형성한다. 이와 동시에, 상기 게이트 배선과 교차되는 데이터 배선(도면에는 도시하지 않음), 상기 데이터 배선의 끝단에 위치하는 데이터 패드 링크부(423), 소스/드레인 전극(421a, 421b)을 형성한다.Referring to FIG. 4B, amorphous silicon, a P-type or N-type doped amorphous silicon and a conductive material are sequentially deposited on the gate insulating layer 401, and then patterned to correspond to the gate electrode 405. An active layer 413 including a channel layer 453a and an ohmic contact layer 453b positioned thereon is formed. At the same time, a data line (not shown) that intersects the gate line, a data pad link portion 423 positioned at an end of the data line, and source / drain electrodes 421a and 421b are formed.

여기서, 하나의 마스크를 이용하여, 상기 액티브층(413)와 상기 액티브층(413)의 양단부상에 위치하는 소스/드레인 전극(421a, 421b)을 형성함에 따라, 상기 데이터 배선과 상기 패드 링크부(423)의 하부에 상기 채널층(453a)과 상기 오믹 콘텍층(453b)이 더 위치할 수 있다.Here, the data line and the pad link unit are formed by forming source / drain electrodes 421a and 421b positioned on both ends of the active layer 413 and the active layer 413 using one mask. The channel layer 453a and the ohmic contact layer 453b may be further disposed under the 423.

이로써, 상기 제 1 기판(400)상에 게이트 전극(405), 액티브층(413) 및 소스/드레인 전극(421a, 421b)을 포함하는 박막트랜지스터(Tr)와, 내식성을 가지는 제 2 도전막(450b)과 상기 제 2 도전막(450b)의 저항을 낮추기 위한 제 1 도전막(450a)으로 이루어진 게이트 패드(410) 및 데이터 패드(420)가 형성된다. Accordingly, the thin film transistor Tr including the gate electrode 405, the active layer 413, and the source / drain electrodes 421a and 421b on the first substrate 400, and the second conductive film having corrosion resistance ( A gate pad 410 and a data pad 420 formed of the first conductive layer 450a for lowering the resistance of the second conductive layer 450b and the second conductive layer 450b are formed.

도 4c를 참조하면, 상기 박막트랜지스터(Tr), 게이트 패드(410) 및 데이터 패드(420)를 포함하는 상기 게이트 절연막(401) 상에 보호막(402))을 형성한다. 상기 보호막(402)은 유기막 또는 무기막으로 형성할 수 있다. 이를테면, 상기 유기막은 아크릴계 수지, 벤조사이클로부텐(BCB), 폴리이미드(PI) 및 노볼락계 수지로 이루어진 군에서 선택된 적어도 하나일 수 있다. 또, 상기 무기막은 산화 실리콘막, 질화 실리콘막 또는 이들의 적층막일 수 있다.Referring to FIG. 4C, a passivation layer 402 is formed on the gate insulating layer 401 including the thin film transistor Tr, the gate pad 410, and the data pad 420. The passivation layer 402 may be formed of an organic layer or an inorganic layer. For example, the organic layer may be at least one selected from the group consisting of acrylic resin, benzocyclobutene (BCB), polyimide (PI), and novolac resin. The inorganic film may be a silicon oxide film, a silicon nitride film, or a laminated film thereof.

상기 보호막(402)에 상기 드레인 전극(421b), 상기 데이터 패드 링크부(423), 상기 게이트 패드(410), 상기 데이터 패드(420)를 각각 노출하는 콘택홀을 형성한다.A contact hole exposing the drain electrode 421b, the data pad link unit 423, the gate pad 410, and the data pad 420 is formed in the passivation layer 402.

이때, 상기 콘택홀은 상기 데이터 패드(420)의 양 단부를 각각 노출하는 제 1 콘택홀(P1)과 제 2 콘택홀(P2)를 포함할 수 있다.In this case, the contact hole may include a first contact hole P1 and a second contact hole P2 exposing both ends of the data pad 420, respectively.

도 4d를 참조하면, 상기 콘택홀를 포함하는 상기 보호막(402)상에 도전물질을 증착한 뒤, 패터닝하여, 상기 데이터 패드 링크부(423)와 데이터 패드(420)를 전기적으로 연결하기 위한 링크 배선(424)을 형성한다. 이로써, 상기 데이터 패드(420)를 통하여 인가된 데이터 신호가 상기 링크 배선(424)을 통하여 상기 데이터 패드 링크부(423)에 인가되어, 상기 데이터 배선을 통하여 상기 박막트랜지스터(Tr)에 인가된다.Referring to FIG. 4D, a conductive material is deposited on the passivation layer 402 including the contact hole, and then patterned to form a link line for electrically connecting the data pad link unit 423 and the data pad 420. 424 is formed. Accordingly, the data signal applied through the data pad 420 is applied to the data pad link unit 423 through the link line 424 and is applied to the thin film transistor Tr through the data line.

이로써, 내식성을 가지는 제 2 도전막(450b)을 포함하여, 외부에 노출되는 상기 게이트 패드(410)와 상기 데이터 패드(420)를 동시에 형성할 수 있다.As a result, the gate pad 410 and the data pad 420 exposed to the outside may be simultaneously formed, including the second conductive layer 450b having corrosion resistance.

이와 동시에, 상기 콘택홀에 노출된 상기 드레인 전극(421b)과 전기적으로 연결된 연결전극(425)이 더 형성될 수 있다. 상기 연결전극(425)은 상기 콘택홀을 형성하는 공정에서, 상기 드레인 전극(421b)이 손실될 수 있어, 이를 보완하는 역할을 한다.At the same time, a connection electrode 425 electrically connected to the drain electrode 421b exposed in the contact hole may be further formed. In the process of forming the contact hole, the connection electrode 425 may lose the drain electrode 421b, thereby serving to compensate for this.

한편, 도 4e를 참조하면, 유기 전계 발광 다이오드 소자(E)가 형성된 제 2 기판(500)을 제공한다.Meanwhile, referring to FIG. 4E, a second substrate 500 on which an organic EL device E is formed is provided.

자세하게, 상기 제 2 기판(500)에 상기 유기 전계 발광 다이오드 소자(E)를 형성하는 공정은 우선, 상기 제 2 기판(500)을 제공한다. 상기 제 2 기판(500) 상에 공통전극으로 제 1 전극(510)을 형성한다. 상기 제 1 전극(510)은 일함수가 높은 투명성의 도전 물질로 형성한다. 이를테면, 상기 제 1 전극(510)은 ITO 또는 IZO로 형성할 수 있다.In detail, the process of forming the organic light emitting diode device E on the second substrate 500 firstly provides the second substrate 500. The first electrode 510 is formed as a common electrode on the second substrate 500. The first electrode 510 is formed of a transparent conductive material having a high work function. For example, the first electrode 510 may be formed of ITO or IZO.

상기 제 1 전극(510) 상부에 각 화소영역별로 정의하기 위한 버퍼층(515)을 형성한다. 상기 버퍼층(515)은 절연막으로 형성한다. 상기 버퍼층(515)상에 세퍼레 이터(525)를 형성한다. 여기서, 상기 세퍼레이터(525)는 역테이퍼진 격벽형상으로 형성할 수 있다. 이때, 상기 세퍼레이터는 유기 절연체로 형성할 수 있다. 또, 상기 버퍼층(515)상에 세퍼레이터(525)와 이격되어 위치하는 스페이서(535)를 형성한다. A buffer layer 515 is formed on the first electrode 510 to define each pixel region. The buffer layer 515 is formed of an insulating film. A separator 525 is formed on the buffer layer 515. Here, the separator 525 may be formed in a reverse tapered partition wall shape. In this case, the separator may be formed of an organic insulator. In addition, a spacer 535 is formed on the buffer layer 515 to be spaced apart from the separator 525.

상기 스페이서(535)를 포함하는 제 1 전극(510) 전면에 걸쳐, 유기 발광층(520) 및 제 2 전극(530)을 순차적으로 형성한다. 이때, 상기 제 2 전극(530)은 상기 세퍼레이터(525)에 의해 서브픽셀로 자동적으로 분리되어 형성된다. 또한, 상기 제 2 전극(530)은 상기 스페이서 상부에도 연장되어 형성되어 있으므로, 상기 스페이서(535)에 의해 일부분이 상부로 돌출된다. The organic emission layer 520 and the second electrode 530 are sequentially formed over the entire first electrode 510 including the spacer 535. In this case, the second electrode 530 is automatically separated into subpixels by the separator 525. In addition, since the second electrode 530 extends above the spacer, a part of the second electrode 530 protrudes upward by the spacer 535.

이때, 상기 유기 발광층(520)을 형성하기 전에 정공 주입층 및/또는 정공 수송층을 더 형성할 수 있다. 또한, 상기 유기 발광층(520)을 형성한 후에 정공 억제층, 전자 수송층 및 전자 주입층 중 적어도 하나 이상을 더 형성할 수 있다.In this case, a hole injection layer and / or a hole transport layer may be further formed before the organic light emitting layer 520 is formed. In addition, after the organic emission layer 520 is formed, at least one or more of a hole suppression layer, an electron transport layer, and an electron injection layer may be further formed.

여기서, 상기 제 2 전극(530) 상부에 흡습막(도면에는 도시하지 않음.)을 더 형성할 수 있다. 상기 흡습막은 BaO 또는 CaO로 이루어질 수 있다. 이로써, 상기 흡습막에 의해, 소자 내부에 침투된 수분 및 산소로부터 유기 전계 발광 다이오드 소자(E)를 보호할 수 있어, 완성된 장치의 수명이 감소하는 것을 방지할 수 있다.Here, a moisture absorbing film (not shown) may be further formed on the second electrode 530. The moisture absorption film may be made of BaO or CaO. As a result, the moisture absorbing film can protect the organic EL device E from moisture and oxygen penetrated into the device, thereby preventing the life of the completed device from being reduced.

도 4f를 참조하면, 박막트랜지스터(Tr)가 형성된 제 1 기판(400) 또는 유기 전계 발광 다이오드 소자(E)가 형성된 제 2 기판(500)상에 실란트 패턴(600)을 형성한 뒤, 두 기판을 합착하는 봉지공정을 수행하여 유기 전계 발광 표시 장치를 제조한다. 상기 실란트 패턴(600)은 상기 데이터 패드(420)의 양 단부를 각각 노출하는 제 1 콘택홀(P1)과 제 2 콘택홀(P2)의 사이를 가로질러 형성된다. 또한, 상기 실란트 패턴(600)의 내측에 상기 데이터 패드 링크부(424)가 위치하도록 상기 실란트 패턴(600)을 형성한다. 이로써, 상기 데이터 패드 링크부(424)는 외부에 노출되지 않도록 한다. Referring to FIG. 4F, after the sealant pattern 600 is formed on the first substrate 400 on which the thin film transistor Tr is formed or on the second substrate 500 on which the organic EL device E is formed, the two substrates are formed. The organic light emitting display device is manufactured by performing an encapsulation process of bonding the organic light emitting diodes. The sealant pattern 600 is formed across the first contact hole P1 and the second contact hole P2 exposing both ends of the data pad 420, respectively. In addition, the sealant pattern 600 is formed so that the data pad link part 424 is positioned inside the sealant pattern 600. As a result, the data pad link unit 424 is not exposed to the outside.

이때, 상기 제 1 기판(400)의 상기 드레인 전극(421b)과 상기 제 2 기판(500)의 스페이서(535)에 의해 돌출된 제 2 전극(530)이 서로 접촉된다. In this case, the drain electrode 421b of the first substrate 400 and the second electrode 530 protruding by the spacer 535 of the second substrate 500 contact each other.

더 나아가, 상기 제 1 기판(400)과 상기 제 2기판(500)의 내부는 수분 및 산소를 제거하기 위해 비활성 가스를 충진시킬 수 있다. 이로써, 상기 제 2 기판(400)에 형성된 유기 발광층(420)이 수분 및 산소에 의해 수명이 감소하거나 흑점이 발생하는 것을 방지할 수 있다. In addition, the inside of the first substrate 400 and the second substrate 500 may be filled with an inert gas to remove moisture and oxygen. As a result, the lifespan of the organic light emitting layer 420 formed on the second substrate 400 may be reduced or moisture may be prevented from occurring due to moisture and oxygen.

도 5a 내지 도 5d는 본 발명의 제 3 실시예에 따른 유기 전계 발광 표시 장치의 제조 공정을 설명하기 위해 도시한 공정도들이다. 여기서, 제 1 도전막과 제 2 도전막의 증착순서를 변경하여, 데이터 패드부를 형성하는 것을 제외하고, 상기 제 2 실시예에 따른 유기 전계 발광 표시 장치의 제조 공정과 동일한 공정을 수행하여 제조됨에 따라, 동일한 참조번호는 동일한 구성요소를 지칭하고, 반복되는 설명은 생략하여 설명한다.5A through 5D are flowcharts illustrating a manufacturing process of an organic light emitting display device according to a third exemplary embodiment of the present invention. In this case, except that the data pad is formed by changing the deposition order of the first conductive film and the second conductive film, the same process as the manufacturing process of the organic light emitting display device according to the second embodiment is performed. Like reference numerals refer to like elements, and repeated descriptions will be omitted.

도 5a를 참조하여 설명하면, 제 1 기판(400) 상에 제 2 도전막(450b)과 제 1 도전막(450a)을 순차적으로 적층한 뒤, 패터닝하여 일 방향을 가지는 게이트 배선(도면에는 도시하지 않음), 상기 게이트 배선에서 분기된 게이트 전극(405), 상기 게이트 배선의 끝단에 위치하는 게이트 패드(410)를 형성한다. 이와 동시에, 상기 제 1 기판(100)상에 데이터 패드(420)를 형성한다.Referring to FIG. 5A, the second conductive film 450b and the first conductive film 450a are sequentially stacked on the first substrate 400, and then patterned to form a gate wiring having one direction. Not formed), a gate electrode 405 branched from the gate wiring, and a gate pad 410 positioned at an end of the gate wiring. At the same time, the data pad 420 is formed on the first substrate 100.

여기서, 상기 제 2 도전막(450b)은 내식성을 가지는 도전물질로, ITO 또는 IZO를 증착하여 형성할 수 있다. 또, 상기 제 1 도전막(450a)은 상기 제 2 도전막(450b)과 반응하지 않으며, 상기 제 2 도전막(450b)보다 저항이 작은 저저항체 도전물질로, Cr 또는 Mo를 증착하여 형성할 수 있다.Here, the second conductive film 450b is a conductive material having corrosion resistance, and may be formed by depositing ITO or IZO. In addition, the first conductive film 450a is a low-resistance conductive material that does not react with the second conductive film 450b and has a lower resistance than the second conductive film 450b, and may be formed by depositing Cr or Mo. Can be.

상기 게이트 전극(405), 게이트 패드(410) 및 데이터 패드(420)를 포함하는 상기 제 1 기판(400) 전면에 게이트 절연막(401)을 형성한다.A gate insulating layer 401 is formed on the entire surface of the first substrate 400 including the gate electrode 405, the gate pad 410, and the data pad 420.

상기 게이트 절연막(401)상에 채널층(453a)과 오믹 콘텍층(453b)이 적층된 액티브층(413), 소스/드레인 전극(421a, 421b), 데이터 배선(도면에는 도시하지 않음), 상기 데이터 배선의 끝단에 위치하는 데이터 패드 링크부(423)를 형성한 뒤, 보호막(402)을 형성한다.An active layer 413 in which a channel layer 453a and an ohmic contact layer 453b are stacked on the gate insulating layer 401, source / drain electrodes 421a and 421b, and data wirings (not shown). After forming the data pad link portion 423 positioned at the end of the data line, a protective film 402 is formed.

도 5b를 참조하면, 상기 보호막(402)에 상기 드레인 전극(421b), 상기 데이터 패드 링크부(423), 상기 게이트 패드(410), 상기 데이터 패드(420)를 각각 노출하는 콘택홀을 형성한다. 상기 콘택홀은 상기 데이터 패드(420)의 양 단부를 각각 노출하는 제 1 콘택홀(P1)과 제 2 콘택홀(P2)를 포함할 수 있다.Referring to FIG. 5B, contact holes exposing the drain electrode 421b, the data pad link unit 423, the gate pad 410, and the data pad 420 are formed in the passivation layer 402. . The contact hole may include a first contact hole P1 and a second contact hole P2 exposing both ends of the data pad 420, respectively.

상기 보호막(402)에 콘택홀에 의해 노출되는 상기 게이트 패드, 상기 데이터 패드 및 상기 데이터 패드 링크부의 상부막인 상기 제 1 도전막(450a)을 식각하여, 상기 제 2 도전막(450b)이 노출되는 개구부를 형성한다. 즉, 내식성을 가지는 상기 제 2 도전막(450b)이 외부로 노출되어, 외부회로부와 접촉한다. The second conductive layer 450b is exposed by etching the first conductive layer 450a which is an upper layer of the gate pad, the data pad, and the data pad link unit exposed by the contact hole to the passivation layer 402. An opening to be formed is formed. That is, the second conductive film 450b having corrosion resistance is exposed to the outside and contacts the external circuit unit.

도 5c를 참조하면, 상기 콘택홀를 포함하는 상기 보호막(402)상에 도전물질을 증착한 뒤, 패터닝하여, 상기 데이터 패드 링크부(423)와 데이터 패드(420)를 전기적으로 연결하기 위한 링크 배선(424)을 형성한다. 또한, 상기 콘택홀을 형성하는 공정에서, 상기 드레인 전극(421b)이 손실될 수 있어, 이를 보완하기 위한 연결전극(425)이 더 형성될 수 있다. Referring to FIG. 5C, a conductive material is deposited on the passivation layer 402 including the contact hole, and then patterned to form a link line for electrically connecting the data pad link unit 423 and the data pad 420. 424 is formed. In addition, in the process of forming the contact hole, the drain electrode 421b may be lost, and a connection electrode 425 may be further formed to compensate for this.

도 5d를 참조하면, 박막트랜지스터(Tr)가 형성된 제 1 기판(400) 또는 유기 전계 발광 다이오드 소자(E)가 형성된 제 2 기판(500)상에 실란트 패턴(600)을 형성한 뒤, 두 기판을 합착하는 봉지공정을 수행하여 유기 전계 발광 표시 장치를 제조한다.Referring to FIG. 5D, after the sealant pattern 600 is formed on the first substrate 400 on which the thin film transistor Tr is formed or on the second substrate 500 on which the organic EL device E is formed, the two substrates are formed. The organic light emitting display device is manufactured by performing an encapsulation process of bonding the organic light emitting diodes.

상기한 바와 같이 본 발명의 유기 전계 발광 표시 장치는 박막트랜지스터와 유기 전계 발광 다이오드 소자를 서로 다른 기판에 각각 형성한뒤, 상기 두 기판을 합착하여 유기 전계 발광 표시 장치를 제조함으로써, 불량률의 감소와 함께 생산 수율의 향상을 기대할 수 있다.As described above, the organic light emitting display device according to the present invention forms a thin film transistor and an organic light emitting diode element on different substrates, and then combines the two substrates to manufacture the organic light emitting display device, thereby reducing the defect rate and Along with this, the yield of production can be expected.

또, 외부에 노출되는 패드부를 내식성이 강한 도전물질로 형성하여, 상기 패드부의 부식을 방지할 수 있다.In addition, the pad portion exposed to the outside may be formed of a conductive material having high corrosion resistance, thereby preventing corrosion of the pad portion.

또, 상기 패드부의 부식을 방지할 수 있어, 상기 패드부의 부식에 의한 불량 문제를 해결할 수 있으며, 이와 더불어 신뢰성을 향상시킬수 있다.In addition, the corrosion of the pad portion can be prevented, and a problem caused by the corrosion of the pad portion can be solved, and the reliability can be improved.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that.

Claims (31)

제 1 영역과 제 2 영역으로 정의된 제 1 기판;A first substrate defined by a first region and a second region; 상기 제 1 영역에 대응된 제 1 기판상에 형성된 게이트 배선과, 상기 게이트 배선과 연장되며 상기 제 2 영역에 형성된 게이트 패드;A gate wiring formed on a first substrate corresponding to the first region, and a gate pad extending in the second region and extending from the gate wiring; 상기 제 1 기판상의 상기 제 1 영역과 상기 제 2 영역에 연장되어 형성된 데이터 패드;A data pad extending in the first region and the second region on the first substrate; 상기 게이트 배선, 상기 게이트 패드 및 상기 데이터 패드 상에 형성된 게이트 절연막;A gate insulating film formed on the gate wiring, the gate pad and the data pad; 상기 게이트 절연막상에 위치하되, 상기 게이트 배선과 교차되어 형성된 데이터 배선과, 상기 데이터 배선의 끝단에 위치하는 데이터 패드 링크부;A data line positioned on the gate insulating layer, the data line formed to intersect the gate line, and a data pad link unit positioned at an end of the data line; 상기 게이트 배선과 상기 데이터 배선의 교차영역에 형성되는 적어도 하나의 박막트랜지스터;At least one thin film transistor formed at an intersection of the gate line and the data line; 상기 박막트랜지스터, 상기 데이터 패드, 상기 게이트 패드, 상기 데이터 패드 링크부의 일부분을 각각 노출하는 콘택홀을 구비하는 보호막; A passivation layer including contact holes exposing portions of the thin film transistor, the data pad, the gate pad, and the data pad link unit, respectively; 상기 보호막 상에 위치하되, 상기 데이터 패드와 상기 데이터 패드 링크부를 전기적으로 연결하는 링크배선; A link wiring disposed on the passivation layer and electrically connecting the data pad and the data pad link unit; 상기 제 1 기판과 일정 간격으로 이격되어 배치되며 실란트 패턴에 의해 합착된 제 2 기판; 및A second substrate spaced apart from the first substrate at a predetermined interval and bonded by a sealant pattern; And 상기 제 2 기판의 내측에 형성된 유기 전계 발광 다이오드 소자;An organic electroluminescent diode element formed inside the second substrate; 를 포함하며,/ RTI > 상기 데이터 패드는 제 1 도전막과 제 2 도전막이 적층되어 형성되고, 상기 제 1 도전막은 내식성을 가지는 도전물질로 형성되며,The data pad is formed by stacking a first conductive layer and a second conductive layer, and the first conductive layer is formed of a conductive material having corrosion resistance. 상기 데이터 패드는 상기 실란트 패턴의 외측에 배치되며 상기 링크배선은 상기 제 2 기판과 대응되며 상기 실란트 패턴이 형성된 영역의 내측에 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.And the data pad is disposed outside the sealant pattern and the link wiring is formed inside the region where the sealant pattern is formed and corresponds to the second substrate. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제 2 도전막은 상기 제 1 도전막보다 저항이 낮은 저저항체 도전물질로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.And the second conductive layer is formed of a low resistance conductive material having a lower resistance than the first conductive layer. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 데이터 패드는 상기 제 2 도전막상에 상기 제 1 도전막이 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.And the data pad has the first conductive layer formed on the second conductive layer. 제 1 항에 있어서,The method of claim 1, 상기 데이터 패드는 상기 제 1 도전막상에 상기 제 2 도전막이 위치하되, 상기 제 2 도전막은 상기 제 1 도전막의 일부분을 노출하는 개구부를 구비하는 것을 특징으로 하는 유기 전계 발광 표시 장치.And the data pad has the second conductive film on the first conductive film, and the second conductive film has an opening that exposes a portion of the first conductive film. 제 1 항에 있어서,The method of claim 1, 상기 게이트 패드는 상기 데이터 패드와 동일한 도전물질로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.The gate pad is formed of the same conductive material as the data pad. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 링크배선과 동일한 도전물질로 형성되며, 상기 콘택홀을 통해 노출된 상기 박막트랜지스터와 연결되는 연결전극을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.And a connection electrode formed of the same conductive material as the link wiring and connected to the thin film transistor exposed through the contact hole. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 1 기판을 제공하는 단계;Providing a first substrate; 상기 제 1 기판상에 제 1 도전막과 제 2 도전막을 순차적으로 적층한뒤, 패터닝하여 게이트 전극, 게이트 배선, 게이트 패드, 데이터 패드를 형성하는 단계;Sequentially stacking a first conductive layer and a second conductive layer on the first substrate and patterning the gate electrode, the gate line, the gate pad, and the data pad; 상기 게이트 전극, 상기 게이트 배선, 상기 게이트 패드, 상기 데이터 패드 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the gate electrode, the gate wiring, the gate pad, and the data pad; 상기 게이트 전극에 대응된 상기 게이트 절연막 상에 액티브층, 소스/드레인 전극, 데이터 배선, 데이터 패드 링크부를 형성하는 단계;Forming an active layer, a source / drain electrode, a data line, and a data pad link portion on the gate insulating layer corresponding to the gate electrode; 상기 액티브층, 상기 소스/드레인 전극, 상기 데이터 배선, 상기 데이터 패드 링크부를 포함하는 상기 게이트 절연막 상에 보호막을 형성하는 단계;Forming a passivation layer on the gate insulating layer including the active layer, the source / drain electrode, the data line, and the data pad link unit; 상기 보호막에 상기 드레인 전극, 상기 데이터 패드 링크부, 상기 게이트 패드, 상기 데이터 패드의 일부분을 각각 노출하는 콘택홀을 형성하는 단계; Forming a contact hole in the passivation layer to expose the drain electrode, the data pad link unit, the gate pad, and a portion of the data pad, respectively; 상기 데이터 패드와 상기 데이터 패드 링크부를 서로 연결하는 링크배선을 형성하는 단계;Forming a link wiring connecting the data pad and the data pad link unit to each other; 유기 전계 발광 다이오드 소자가 형성된 제 2 기판을 제공하는 단계;Providing a second substrate on which an organic EL device is formed; 상기 제 1 기판의 외곽부 또는 상기 제 2 기판의 외곽부에 실란트 패턴을 형성하는 단계; 및Forming a sealant pattern on an outer portion of the first substrate or an outer portion of the second substrate; And 상기 제 1 및 제 2 기판을 합착하는 단계;Bonding the first and second substrates together; 를 포함하며,/ RTI > 상기 제 1 및 제 2 도전막 중 어느 하나의 도전막은 내식성을 가지는 도전물질로 형성되고,The conductive film of any one of the first and second conductive films is formed of a conductive material having corrosion resistance, 상기 데이터 패드는 상기 실란트 패턴의 외측에 배치되며 상기 링크배선은 상기 제 2 기판과 대응되며 상기 실란트 패턴이 형성된 영역의 내측에 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.And the data pad is disposed outside the sealant pattern and the link wiring is formed inside a region corresponding to the second substrate and on which the sealant pattern is formed. 삭제delete 제 23항에 있어서,24. The method of claim 23, 상기 제 1 도전막은 내식성을 갖는 도전물질로 형성되며,The first conductive film is formed of a conductive material having corrosion resistance, 상기 데이터 패드를 노출하는 콘택홀을 형성하는 단계에서 상기 제 2 도전막을 동시에 식각하여 상기 제 1 도전막을 노출하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.And forming the contact hole exposing the data pad to expose the first conductive layer by simultaneously etching the second conductive layer. 삭제delete 제 23항에 있어서,24. The method of claim 23, 상기 링크배선을 형성하는 단계에서 상기 콘택홀을 통해 노출된 상기 드레인 전극 상에 위치하는 연결전극을 더 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.And forming a connection electrode on the drain electrode exposed through the contact hole in the forming of the link wiring. 제 23항에 있어서,24. The method of claim 23, 상기 데이터 패드를 노출하는 콘택홀은 상기 데이터 패드의 양단부를 각각 노출하는 제 1, 제 2 콘택홀로 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.And forming contact holes exposing the data pads as first and second contact holes exposing both ends of the data pad, respectively. 삭제delete 삭제delete 제 28항에 있어서,The method of claim 28, 상기 실란트 패턴은 상기 제 1 콘택홀과 상기 제 2 콘택홀 사이를 가로질러 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.And the sealant pattern is formed across the first contact hole and the second contact hole.
KR1020050134252A 2005-12-29 2005-12-29 Organic electro-luminescence display device and method for fabricating of the same KR101177580B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050134252A KR101177580B1 (en) 2005-12-29 2005-12-29 Organic electro-luminescence display device and method for fabricating of the same
US11/639,326 US8017950B2 (en) 2005-12-29 2006-12-15 Organic electro-luminescence display device and method of manfacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134252A KR101177580B1 (en) 2005-12-29 2005-12-29 Organic electro-luminescence display device and method for fabricating of the same

Publications (2)

Publication Number Publication Date
KR20070071083A KR20070071083A (en) 2007-07-04
KR101177580B1 true KR101177580B1 (en) 2012-08-27

Family

ID=38506279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134252A KR101177580B1 (en) 2005-12-29 2005-12-29 Organic electro-luminescence display device and method for fabricating of the same

Country Status (1)

Country Link
KR (1) KR101177580B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160010165A (en) * 2014-07-18 2016-01-27 엘지디스플레이 주식회사 Organic light emitting display device and method of fabricating the same
US11574970B2 (en) 2019-07-29 2023-02-07 Samsung Display Co., Ltd. Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435520B1 (en) 2008-08-11 2014-09-01 삼성전자주식회사 Semiconductor device and method of forming patterns for semiconductor device
KR101664182B1 (en) * 2010-04-27 2016-10-10 엘지디스플레이 주식회사 Organic electro-luminescent device
KR20130007053A (en) 2011-06-28 2013-01-18 삼성디스플레이 주식회사 Organinc light emitting display device and manufacturing method for the same
KR102230575B1 (en) * 2014-08-05 2021-03-19 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160010165A (en) * 2014-07-18 2016-01-27 엘지디스플레이 주식회사 Organic light emitting display device and method of fabricating the same
KR102320186B1 (en) * 2014-07-18 2021-10-29 엘지디스플레이 주식회사 Organic light emitting display device and method of fabricating the same
US11574970B2 (en) 2019-07-29 2023-02-07 Samsung Display Co., Ltd. Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same

Also Published As

Publication number Publication date
KR20070071083A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
US8017950B2 (en) Organic electro-luminescence display device and method of manfacturing the same
KR101232549B1 (en) Organic electro-luminescence display device and method for fabricating of the same
JP4365364B2 (en) Organic electroluminescent device and manufacturing method thereof
KR100465883B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR100500147B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR101189137B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR100472854B1 (en) Dual Panel Type Organic Electroluminescent Device and Method for Fabricating the same
KR20030086166A (en) The organic electro-luminescence device and method for fabricating of the same
KR100579548B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR20040046173A (en) The organic electro-luminescence device and method for fabricating of the same
US6927536B2 (en) Organic electroluminescent display device with insulating layer patterns and method of fabricating the same
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
KR20140033769A (en) Organic electro luminescence device and method for fabricating the same
KR101177580B1 (en) Organic electro-luminescence display device and method for fabricating of the same
KR100489591B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR101169095B1 (en) organic electroluminescence display device and method for fabricating the same
KR20110015757A (en) Organic light emitting display device and method for fabricating the same
KR100769825B1 (en) organic electro luminescence display device and method for fabricating the same
KR20100137272A (en) Organic light emitting display device and method for fabricating the same
KR20070062647A (en) Organic electro-luminescence display device and method for fabricating of the same
KR20040004783A (en) The organic electro-luminescence device and method for fabricating of the same
US20220102449A1 (en) Organic light emitting display device
KR20040007823A (en) The organic electro-luminescence device and method of fabricating of the same
KR20090094692A (en) Organic Light Emitting Display
KR20080001763A (en) Organic electro-luminescence display device and method for fabricating of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 6