KR101167422B1 - Carrier member and method of manufacturing PCB using the same - Google Patents

Carrier member and method of manufacturing PCB using the same Download PDF

Info

Publication number
KR101167422B1
KR101167422B1 KR1020100090492A KR20100090492A KR101167422B1 KR 101167422 B1 KR101167422 B1 KR 101167422B1 KR 1020100090492 A KR1020100090492 A KR 1020100090492A KR 20100090492 A KR20100090492 A KR 20100090492A KR 101167422 B1 KR101167422 B1 KR 101167422B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
metal foil
metal
carrier member
Prior art date
Application number
KR1020100090492A
Other languages
Korean (ko)
Other versions
KR20120028566A (en
Inventor
이석원
장태은
박호식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100090492A priority Critical patent/KR101167422B1/en
Publication of KR20120028566A publication Critical patent/KR20120028566A/en
Application granted granted Critical
Publication of KR101167422B1 publication Critical patent/KR101167422B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명의 바람직한 실시예에 따른 캐리어 부재는 절연층, 상기 절연층의 양면에 형성되는 금속박을 포함하며, 상기 금속박은 샤이니(shiny)면으로 된 제1면과 매트(matte)면으로 된 제2면을 가지며, 상기 제1면이 상기 절연층과 접하도록 형성된다.The carrier member according to a preferred embodiment of the present invention includes an insulating layer and metal foils formed on both surfaces of the insulating layer, wherein the metal foil has a first surface made of a shiny surface and a second surface made of a matte surface. It has a surface, and the first surface is formed to contact the insulating layer.

Description

캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법{Carrier member and method of manufacturing PCB using the same}Carrier member and method of manufacturing PCB using the same

본 발명은 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a carrier member and a method of manufacturing a printed circuit board using the same.

통상 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선을 형성하여 보드 상에 IC(Intergrated Circuit) 또는 전자부품을 배치 고정하고 이들 간의 전기적 배선을 구현한 후 절연체로 코팅한 것이다.In general, a printed circuit board is formed of copper foil on one or both sides of a board made of various thermosetting synthetic resins to arrange and fix an IC (Intergrated Circuit) or an electronic component on the board, and to implement electrical wiring therebetween and then coated with an insulator. .

최근 전자산업의 발달로 인하여 전자부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라, 이러한 전자부품이 탑재되는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.Recently, due to the development of the electronic industry, the demand for high functionalization and light weight reduction of electronic components is rapidly increasing. Accordingly, printed circuit boards on which such electronic components are mounted also require high density wiring and thinning.

특히, 인쇄회로기판의 박판화에 대응하기 위해서 코어기판을 제거하여 전체적인 두께를 줄이고, 신호처리시간을 단축할 수 있는 코어리스 기판이 주목받고 있다. 그런데, 코어리스 기판의 경우 코어기판을 사용하지 않기 때문에 제조공정 중에 지지체 기능을 수행할 수 있는 캐리어 부재가 필요하다.
In particular, in order to cope with thinning of printed circuit boards, a coreless substrate that can reduce the overall thickness and shorten the signal processing time by removing the core substrate has been attracting attention. However, in the case of the coreless substrate, since the core substrate is not used, a carrier member capable of performing a support function during the manufacturing process is required.

도 13 내지 도 17에는 종래기술에 따른 캐리어를 이용한 인쇄회로기판의 제조방법에 도시되어 있다. 이하, 도 13 내지 도 17을 참조하여 그 제조방법을 설명하면 다음과 같다.
13 to 17 illustrate a method of manufacturing a printed circuit board using a carrier according to the prior art. Hereinafter, the manufacturing method will be described with reference to FIGS. 13 to 17.

먼저, 도 13에 도시한 바와 같이, 캐리어(10)를 준비한다. 구체적으로, 절연층의 양면에 동박층이 형성된 동박적층판(11;CCL)의 양면에 접착층(12), 제1금속층(13) 및 제2금속층(14)를 차례로 형성한다. 이때, 고온/고압 프레스로 열과 압력을 가해줌으로써 접착층(12)의 양단은 동박적층판(11)과 제2금속층(14)에 접착한다. 한편, 제1금속층(13)은 제2금속층(14)에 접촉되어 있을 뿐, 접착되어 있지는 않다.First, as shown in FIG. 13, the carrier 10 is prepared. Specifically, the adhesive layer 12, the first metal layer 13, and the second metal layer 14 are sequentially formed on both surfaces of the copper foil laminated plate 11 (CCL) having copper foil layers formed on both surfaces of the insulating layer. At this time, both ends of the adhesive layer 12 are adhered to the copper-clad laminate 11 and the second metal layer 14 by applying heat and pressure with a high temperature / high pressure press. On the other hand, the first metal layer 13 is in contact with the second metal layer 14 but is not bonded.

다음, 도 14에 도시한 바와 같이, 캐리어(10)의 양면에 빌드업층(15)을 형성하고, 최외각 절연층 상에 제3금속층(16)을 형성한다. 빌드업층(15)은 일반적으로 공지된 방법에 의해 수행되며, 각 빌드업 회로층을 연결하는 비아가 추가적으로 형성될 수 있다. 또한, 제3금속층(16)은 빌드업층(15)의 휨 현상을 방지하기 위하여 형성된다.Next, as shown in FIG. 14, the buildup layer 15 is formed on both surfaces of the carrier 10, and the third metal layer 16 is formed on the outermost insulating layer. The buildup layer 15 is generally performed by a known method, and vias connecting the respective buildup circuit layers may be additionally formed. In addition, the third metal layer 16 is formed to prevent warpage of the build-up layer 15.

다음, 도 15에 도시한 바와 같이, 빌드업층(15)을 캐리어(10)와 분리한다. 이때, 동박적층판(11)과 제2금속층(14)에 접착한 접착층(12)의 양단을 라우터 공정을 통해 제거하여 빌드업층(15)을 캐리어(10)로부터 분리한다. 제1금속층(13)은 이형층의 역할을 하는 것으로서 제2금속층(14)과 접착되어 있지 않기 때문에, 접착층(12)이 제거되면 제2금속층(14)과 쉽게 분리된다.Next, as shown in FIG. 15, the buildup layer 15 is separated from the carrier 10. At this time, both ends of the adhesive layer 12 bonded to the copper-clad laminate 11 and the second metal layer 14 are removed through a router process to separate the build-up layer 15 from the carrier 10. Since the first metal layer 13 serves as a release layer and is not bonded to the second metal layer 14, the first metal layer 13 is easily separated from the second metal layer 14 when the adhesive layer 12 is removed.

다음, 도 16에 도시한 바와 같이, 빌드업층(15)에 형성된 제2금속층(14)과 제3금속층(16)을 에칭으로 제거한다.Next, as shown in FIG. 16, the second metal layer 14 and the third metal layer 16 formed on the buildup layer 15 are removed by etching.

다음, 도 17에 도시한 바와 같이, 빌드업층(15)의 최외층 절연층에 빌드업층(15)의 최외층 회로층 중 패드부(19)를 노출시키는 오픈부(17)를 가공하고, 솔더볼(18)을 형성한다.
Next, as shown in FIG. 17, the open part 17 which exposes the pad part 19 among the outermost circuit layers of the buildup layer 15 is processed to the outermost insulating layer of the buildup layer 15, and solder ball (18) is formed.

그러나, 종래와 같은 캐리어를 이용한 인쇄회로기판의 경우, 인쇄회로기판의 양 끝단을 라우터 공정에 의해 절단하기 때문에, 절단하는 길이만큼 기판의 크기가 변하게 되는 문제점이 있다.However, in the case of a conventional printed circuit board using a carrier, since both ends of the printed circuit board are cut by the router process, there is a problem that the size of the substrate is changed by the length of the cut.

또한, 대부분의 기판 공정은 양산성을 최대한 높이고 원가를 절감하기 위하여 공정에 진행되는 판넬을 최대한 활용할 수 있도록 설계되어 있으며, 사용하는 원판 크기에 맞게 고정되어 있다. 그러나, 종래의 방법대로 기판을 분리하게 되면 기판의 크기가 작아지므로, 분리 후에 진행되는 솔더 레지스트 형성 공정, 금도금을 포함한 표면처리 공정 등에 기존에 설계된 지그(jig) 및 설비를 개조하거나 신규 설비를 도입하는 등 투자 비용이 증가하는 문제점이 있다.In addition, most substrate processes are designed to make the most of panels in the process in order to maximize mass production and reduce costs, and are fixed according to the size of the used plate. However, when the substrate is separated according to the conventional method, the size of the substrate is reduced, so that the previously designed jigs and facilities are retrofitted or new equipment is introduced to the solder resist formation process and the surface treatment process including gold plating. There is a problem that the investment cost increases.

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일측면은 금속박의 샤이니(shiny)면과 매트(matte)면을 이용하여 캐리어를 제작함으로써, 캐리어와 기판 분리 시 기판의 크기 변화없이 분리할 수 있는 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법을 제공하는 것이다.The present invention is to solve the above-mentioned problems of the prior art, one side of the present invention by producing a carrier using the shiny surface and matte surface of the metal foil, the size of the substrate when separating the carrier and the substrate It is to provide a carrier member that can be separated without change and a method of manufacturing a printed circuit board using the same.

본 발명의 바람직한 실시예에 따른 캐리어 부재는 절연층, 상기 절연층의 양면에 형성되는 금속박을 포함하며, 상기 금속박은 샤이니(shiny)면으로 된 제1면과 매트(matte)면으로 된 제2면을 가지며, 상기 제1면이 상기 절연층과 접하도록 형성된다.The carrier member according to a preferred embodiment of the present invention includes an insulating layer and metal foils formed on both surfaces of the insulating layer, wherein the metal foil has a first surface made of a shiny surface and a second surface made of a matte surface. It has a surface, and the first surface is formed to contact the insulating layer.

상기 금속박과 절연층 사이에 이형층을 더 포함할 수 있다. 여기서 상기 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함할 수 있다.A release layer may be further included between the metal foil and the insulating layer. Here, the release layer may include a material selected from the group consisting of fluorine, silicon, polyethylene terephthalate, polymethylpentene, and combinations thereof.

또한, 상기 금속박의 금속은 구리(copper)일 수 있다.
In addition, the metal of the metal foil may be copper.

본 발명의 바람직한 실시예에 따른 캐리어 부재를 이용한 인쇄회로기판의 제조방법은 절연층과, 상기 절연층의 양면에 형성되는 금속박을 포함하며, 상기 금속박은 샤이니(shiny)면으로 된 제1면과 매트(matte)면으로 된 제2면을 가지며, 상기 제1면이 상기 절연층과 접하도록 형성된 캐리어 부재를 준비하는 단계와, 상기 캐리어 부재의 양면에 빌드업 절연층 및 빌드업 회로층을 포함하는 빌드업층을 형성하는 단계 및 상기 절연층으로부터 상기 금속박을 박리하여 한 쌍의 적층체를 얻는 단계를 포함한다.A method of manufacturing a printed circuit board using a carrier member according to a preferred embodiment of the present invention includes an insulating layer and metal foils formed on both sides of the insulating layer, wherein the metal foil has a first surface made of a shiny surface; Preparing a carrier member having a second surface of a matte surface, the first surface being in contact with the insulating layer, and including a buildup insulating layer and a buildup circuit layer on both sides of the carrier member; Forming a build-up layer, and peeling the metal foil from the insulating layer to obtain a pair of laminates.

상기 빌드업층을 형성하는 단계 전 및 단계 후에 단면 금속적층판을 적층하는 단계를 더 포함할 수 있다.The method may further include stacking a cross-sectional metal laminate plate before and after forming the build-up layer.

상기 캐리어 부재를 준비하는 단계는 상기 절연층에 금속박을 형성하기 전에 이형층을 형성하는 단계를 더 포함할 수 있다. 여기서 상기 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함할 수 있다.The preparing of the carrier member may further include forming a release layer before forming the metal foil on the insulating layer. Here, the release layer may include a material selected from the group consisting of fluorine, silicon, polyethylene terephthalate, polymethylpentene, and combinations thereof.

또한, 상기 금속박의 금속은 구리(copper)일 수 있다.In addition, the metal of the metal foil may be copper.

상기 적층체를 얻는 단계 이후에, 상기 적층체에 외층 회로를 형성하는 단계를 더 포함할 수 있다.After obtaining the laminate, the method may further include forming an outer layer circuit in the laminate.

상기 외층 회로를 형성하는 단계 이후에, 상기 외층 회로상에 솔더레지스트를 형성하는 단계를 더 포함할 수 있다.After forming the outer layer circuit, the method may further include forming a solder resist on the outer layer circuit.

본 발명의 일 측면에 따르면, 금속박의 샤이니(shiny)면을 절연층에 부착시켜 빌드업층을 형성함으로써, 낮은 밀착력으로 인하여 빌드업층 분리 시 양 끝을 절단하지 않아도 쉽게 분리할 수 있는 효과가 있다.According to one aspect of the invention, by attaching the shiny surface of the metal foil (shiny) to the insulating layer to form a build-up, there is an effect that can be easily separated without cutting both ends when the build-up layer due to the low adhesion.

또한, 분리 시 절단하지 않고 분리함으로써, 빌드업층의 크기 변화를 방지할 수 있으므로 기존의 설비를 그대로 사용하여 기판을 제조할 수 있어 비용을 절감할 수 있는 효과가 있다.In addition, since the separation without cutting at the time of separation, it is possible to prevent the size change of the build-up layer can be manufactured using the existing equipment as it is to reduce the cost.

도 1은 일반적인 금속박의 매트(matte)면과 샤이니(shiny)면을 나타내는 단면도이다.
도 2 본 발명의 바람직한 제1실시형태에 따른 캐리어 부재의 구조를 나타내는 단면도이다.
도 3은 본 발명의 바람직한 제2실시형태에 따른 캐리어 부재의 구조를 나타내는 단면도이다.
도 4 내지 도 12는 본 발명의 일 실시예에 따른 캐리어 부재를 이용한 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
도 13 내지 도 17은 종래기술에 따른 캐리어를 이용한 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.1 is a cross-sectional view showing a matte surface and a shiny surface of a general metal foil.
2 is a cross-sectional view showing the structure of a carrier member according to a first preferred embodiment of the present invention.
3 is a cross-sectional view showing the structure of a carrier member according to a second preferred embodiment of the present invention.
4 to 12 are flowcharts schematically illustrating a method of manufacturing a printed circuit board using a carrier member according to an exemplary embodiment of the present invention.
13 to 17 is a process flow diagram schematically shown to explain a method for manufacturing a printed circuit board using a carrier according to the prior art.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

캐리어carrier 부재 absence

도 1은 일반적인 금속박의 매트(matte)면과 샤이니(shiny)면을 나타내는 단면도이다. 또한, 도 2는 본 발명의 바람직한 제1실시형태에 따른 캐리어 부재의 구조를 나타내고, 도 3은 본 발명의 바람직한 제2실시형태에 따른 캐리어 부재의 구조를 나타내는 단면도이다.
1 is a cross-sectional view showing a matte surface and a shiny surface of a general metal foil. 2 shows the structure of a carrier member according to the first preferred embodiment of the present invention, and FIG. 3 is a cross-sectional view showing the structure of the carrier member according to the second preferred embodiment of the present invention.

우선, 도 2를 참조하면, 본 발명의 제1실시형태에 따른 캐리어 부재는 절연층(200)과 절연층의 양면에 부착된 금속박(100)을 포함한다.First, referring to FIG. 2, the carrier member according to the first embodiment of the present invention includes an insulating layer 200 and metal foils 100 attached to both surfaces of the insulating layer.

상기 절연층(200)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
A resin insulating layer may be used as the insulating layer 200. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler, for example, a prepreg can be used, And / or a photo-curable resin may be used, but the present invention is not limited thereto.

상기 금속박(100)의 재료는 특별히 한정되는 것은 아니지만, 구리, 니켈 또는 알루미늄으로 형성할 수 있고, 예를 들어, 구리포일(Cu foil)을 이용할 수 있다.The material of the metal foil 100 is not particularly limited, but may be formed of copper, nickel, or aluminum, and for example, copper foil may be used.

금속박(100)은 도 1에 도시한 바와 같이, 일반적으로 양면 중 한 면은 요철이 있는 면(이하, 매트(matte)면(100a)이라 한다.)이고, 다른 한 면은 요철이 없는 면(이하, 샤이니(shiny)면(100b)이라 한다.)으로 구성되어 있다.As shown in FIG. 1, the metal foil 100 is generally a surface having irregularities (hereinafter referred to as a matte surface 100a), and the other surface is a surface having no irregularities ( Hereinafter referred to as a shiny surface 100b.

일반적으로, 절연층(200)에는 금속박(100)의 매트(matte)면(100a)을 접착하여 절연층(200)과 금속박(100)의 기계적인 결합을 발생시킨다. 즉, 매트(100a)면의 요철이 절연층으로 매립되도록 하여 보통 0.7kgf/㎠ 이상의 높은 밀착력을 발생시켜 기계적으로 결합하도록 하는 것이다.In general, the mating surface 100a of the metal foil 100 is adhered to the insulating layer 200 to generate a mechanical coupling between the insulating layer 200 and the metal foil 100. That is, the surface of the mat (100a) is to be embedded in the insulating layer to generate a high adhesion force of usually 0.7kgf / ㎠ or more to be mechanically coupled.

반면, 본 발명에서는 종래와는 달리 금속박(100)의 샤이니(shiny)면(100b)을 절연층(200)에 접착시켜 금속박(100)과 절연층(200)이 0.2kgf/㎠ 미만의 낮은 밀착력을 갖도록 한다. 이에 따라, 이후 캐리어 양면에 형성되는 빌드업층과 캐리어를 분리할 때 쉽게 분리할 수 있다.
In contrast, in the present invention, unlike the conventional art, the shiny surface 100b of the metal foil 100 is bonded to the insulating layer 200 so that the metal foil 100 and the insulating layer 200 have a low adhesion strength of less than 0.2 kgf / cm 2. To have. Accordingly, it can be easily separated when separating the carrier and the build-up layer formed on both sides of the carrier.

또한, 도 3에 도시한 바와 같이, 본 발명의 제2실시형태에 따른 캐리어 부재는 절연층(200)과 금속박(100) 사이에 이형층(300)을 포함한다.3, the carrier member according to the second embodiment of the present invention includes a release layer 300 between the insulating layer 200 and the metal foil 100.

상기 이형층(300)은 상기 절연층(200)과 금속박(100) 사이의 밀착력을 조절하기 위하여 형성하는 것으로, 상기 이형층(300)으로는 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함할 수 있으나, 특별히 이에 한정되지는 않는다.The release layer 300 is formed to control the adhesion between the insulating layer 200 and the metal foil 100, the release layer 300 is fluorine-based, silicon-based, polyethylene terephthalate, polymethyl pentene and these It may include a material selected from the group consisting of, but is not particularly limited thereto.

예를 들어, 도 2에 도시한 제1실시형태에 따른 캐리어 부재의 절연층(200)과 금속박(100)이 0.2kgf/㎠ 미만의 낮은 밀착력을 갖는다고 한다면, 제2실시형태에 따른 캐리어 부재는 절연층(200)과 금속박(100) 사이에 상기 이형층(300)을 형성함으로써, 제1실시형태에 의한 캐리어 부재의 절연층(200)과 금속박(100)사이의 밀착력보다 더 낮게, 즉, 0.2kgf/㎠ 보다 낮은 밀착력을 갖도록 할 수 있다. 즉, 이형층(300)을 이용하여 절연층200)과 금속박(100)간의 밀착력을 조절할 수 있는 것이다. For example, if the insulating layer 200 and the metal foil 100 of the carrier member according to the first embodiment shown in FIG. 2 have a low adhesion force of less than 0.2 kgf / cm 2, the carrier member according to the second embodiment By forming the release layer 300 between the insulating layer 200 and the metal foil 100, lower than the adhesion between the insulating layer 200 and the metal foil 100 of the carrier member according to the first embodiment, that is , It can be made to have a lower adhesion than 0.2kgf / ㎠. That is, the adhesion between the insulating layer 200 and the metal foil 100 can be adjusted using the release layer 300.

이에 따라, 이후 제1실시형태에 따른 캐리어 부재와 제2실시형태에 따른 캐리어 부재에 빌드업층을 형성하고, 빌드업층과 캐리어 부재를 분리할 때, 제1실시형태에 따른 캐리어 부재와 분리할 때보다 제2실시형태에 따른 캐리어 부재와 분리할 때 좀 더 쉽게 분리할 수 있으므로 분리 시 발생하는 휨 현상을 방지할 수 있고, 분리 시 금속박(100)에 레진(resin)이 묻어 나오는 것을 방지할 수 있다.
Accordingly, when the build-up layer is formed on the carrier member according to the first embodiment and the carrier member according to the second embodiment, and when the build-up layer and the carrier member are separated, the carrier member according to the first embodiment is separated. Since it can be more easily separated when separating from the carrier member according to the second embodiment, it is possible to prevent the bending phenomenon that occurs during separation, and to prevent the resin (resin) to come out of the metal foil 100 during separation. have.

상술한 제1실시형태에 따른 캐리어 부재 및 제2실시형태에 따른 캐리어 부재는 실제 적용되는 공정에 따라 적절히 선택되어 적용될 수 있다.
The carrier member according to the first embodiment and the carrier member according to the second embodiment described above may be appropriately selected and applied according to the process to be actually applied.

인쇄회로기판의 제조방법Manufacturing method of printed circuit board

도 4 내지 도 12는 본 발명의 일 실시형태에 따른 캐리어 부재를 이용한 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
4 to 12 are process flowcharts schematically shown for explaining a method of manufacturing a printed circuit board using a carrier member according to an embodiment of the present invention.

우선, 도 2에 도시한 바와 같이, 절연층(200)과 상기 절연층(200)의 양면에 금속박(100)이 형성된 캐리어 부재(250)를 준비하고, 도 4에 도시된 바와 같이, 상기 캐리어 부재(250)의 양면에 제1절연층(105)과 제1금속층(110)(이 둘을 합쳐서 제1단면 금속적층판(107)이라 할 수 있다.)을 적층한다.First, as shown in FIG. 2, a carrier member 250 having a metal foil 100 formed on both surfaces of the insulating layer 200 and the insulating layer 200 is prepared, and as shown in FIG. 4, the carrier The first insulating layer 105 and the first metal layer 110 (which may be referred to as the first cross-sectional metal laminate 107) may be stacked on both surfaces of the member 250.

상기 절연층(200)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.A resin insulating layer may be used as the insulating layer 200. As the resin insulating layer, a thermosetting resin such as epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or an inorganic filler, for example, a prepreg may be used, and also a thermosetting resin. And / or photocurable resins may be used, but is not particularly limited thereto.

상기 금속박(100)의 재료는 특별히 한정되는 것은 아니지만, 구리, 니켈 또는 알루미늄으로 형성할 수 있고, 예를 들어, 구리포일(Cu foil)을 이용할 수 있다.The material of the metal foil 100 is not particularly limited, but may be formed of copper, nickel, or aluminum, and for example, copper foil may be used.

도 1에 도시한 바와 같이, 일반적으로 금속박(100)의 한 면은 요철이 있는 면(이하, 매트(matte)면(100a)이라 한다.)이고, 다른 한 면은 요철이 없는 면(이하 샤이니(shiny)면(100b)이라 한다.)으로 구성되어 있으며, 본 발명의 바람직한 실시형태에 따른 캐리어 부재(250)는 상기 금속박(100)의 샤이니면(100b)이 상기 절연층(200)에 접하도록 부착되어 형성된다.As shown in FIG. 1, generally, one surface of the metal foil 100 is a surface having irregularities (hereinafter referred to as a matte surface 100a), and the other surface is a surface having no irregularities (hereinafter referred to as “shiny”). In the carrier member 250 according to the preferred embodiment of the present invention, the shiny surface 100b of the metal foil 100 is in contact with the insulating layer 200. Are attached to each other.

이때, 도 3에 도시한 바와 같이, 상기 캐리어 부재를 준비 시 상기 금속박(100)의 샤이니면(100b)과 절연층(200) 사이에 이형층을 더 형성할 수 있다. 상기 이형층은 상기 절연층(200)과 금속박(100) 사이의 밀착력을 조절하기 위하여 형성하는 것으로, 상기 이형층으로는 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함할 수 있으나, 특별히 이에 한정되지는 않는다.
In this case, as shown in FIG. 3, when preparing the carrier member, a release layer may be further formed between the shiny surface 100b of the metal foil 100 and the insulating layer 200. The release layer is formed to control the adhesion between the insulating layer 200 and the metal foil 100, the release layer is from the group consisting of fluorine-based, silicon-based, polyethylene terephthalate, polymethylpentene and combinations thereof It may include a material selected from, but is not particularly limited thereto.

다음, 도 5 내지 도 7에 도시한 바와 같이, 상기 캐리어 부재의 양면에 빌드업 절연층(115) 및 빌드업 회로층(120)을 포함하는 빌드업층(150)을 형성한다.
Next, as shown in FIGS. 5 to 7, the buildup layer 150 including the buildup insulating layer 115 and the buildup circuit layer 120 is formed on both surfaces of the carrier member.

우선, 도 5에 도시한 바와 같이, 제1실시예에 따르면, 상기 회로층(120)은 상기 제1금속층(110)을 통상의 포토리소그라피 공법을 적용하여, 예를 들어, 드라이 필름을 금속층에 도포한 후, 노광, 현상하여 선택적으로 식각함으로써 형성될 수 있다. 제2실시예에 따르면, 상기 회로층(120)은 상기 제1금속층(110)을 에칭하여 제거한 후 화학동도금 및 패턴동도금을 포함하는 통상의 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive) 등을 통하여 형성될 수도 있으나, 특별히 이에 한정되는 것은 아니다.
First, as shown in FIG. 5, according to the first embodiment, the circuit layer 120 applies the first photolithography method to the first metal layer 110 by, for example, applying a dry film to the metal layer. After application, it can be formed by exposure, development and selective etching. According to the second embodiment, the circuit layer 120 is etched and removed from the first metal layer 110, and includes a conventional semi-additive process (SAP) and a modified semi-additive (MSAP) including chemical copper plating and pattern copper plating. Process) or a subtractive method (Subtractive) may be formed, but is not particularly limited thereto.

이어서, 도 6 내지 도 7에 도시한 바와 같이, 당업계에 공지된 통상의 회로 형성방법에 따라 회로패턴과 절연층(115)을 차례로 쌓아 올리는 방식으로 빌드업층(150)을 형성한다.6 to 7, the build-up layer 150 is formed by stacking the circuit pattern and the insulating layer 115 in order according to a conventional circuit forming method known in the art.

더욱 상세히 살펴보면, 빌드업층(150)은 절연층(115)를 적층하고 YAG 레이저 또는 CO2 레이저를 이용하여 비아홀(130)을 형성한 후(도 6 참조), SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등을 수행하여 비아(132)를 포함한 회로층(120)을 형성하는 과정(도 7 참조)을 반복함으로써 완성할 수 있다.In more detail, the build-up layer 150 stacks the insulating layer 115 and the YAG laser or CO 2 After forming the via hole 130 using a laser (see FIG. 6), the circuit layer 120 including the via 132 is formed by performing a semi-additive process (SAP) or a modified semi-additive process (MSAP). It can complete by repeating the formation process (refer FIG. 7).

또한, 도 8에 도시한 바와 같이, 기판의 휨을 방지하기 위해서 빌드업층(150)의 외층에 제2절연층(125)과 제2금속층(160)(이 둘을 합쳐서 제2단면 금속적층판(157)이라 할 수 있다.)을 더 적층할 수 있다.
In addition, as shown in FIG. 8, in order to prevent the bending of the substrate, the second insulating layer 125 and the second metal layer 160 (both of them are combined with the second cross-sectional metal laminate plate 157) on the outer layer of the build-up layer 150. ) Can be further stacked.

다음, 도 9에 도시한 바와 같이, 금속박(100)을 절연층(200)으로부터 분리하여 한 쌍의 적층체(170a, 170b)를 얻는다.Next, as shown in FIG. 9, the metal foil 100 is separated from the insulating layer 200 to obtain a pair of laminates 170a and 170b.

이때, 상기 금속박(100)의 샤이니(shiny)면(100b)이 절연층(200)과 접착되어 있으므로, 접착력이 0.2kgf/㎠ 미만으로 낮아 쉽게 분리할 수 있다. 또한, 이때, 상기 금속박(100)과 절연층(200) 사이에 이형층이 형성되어 있다면, 접착력이 0.2kgf/㎠ 보다도 훨씬 낮도록 조절 가능하므로 상기 금속박(100)과 절연층(200)은 더욱 쉽게 분리할 수 있다.At this time, since the shiny surface (100b) of the metal foil 100 is bonded to the insulating layer 200, the adhesive strength is less than 0.2kgf / ㎠ can be easily separated. In addition, at this time, if a release layer is formed between the metal foil 100 and the insulating layer 200, since the adhesive force can be adjusted to be much lower than 0.2kgf / ㎠ and the metal foil 100 and the insulating layer 200 Easily separated.

이와 같이, 금속박(100)과 절연층(200)을 쉽게 분리할 수 있으므로 분리 시 적층체(170a, 170b)의 휨 현상을 방지할 수 있다.
As such, since the metal foil 100 and the insulating layer 200 can be easily separated, the bending phenomenon of the laminates 170a and 170b may be prevented at the time of separation.

다음, 도 10 내지 도 11에 도시한 바와 같이, 한 쌍의 적층체(170a, 170b)을 얻은 후, 상기 한 쌍의 적층체(170a, 170b)에 외층 회로층(180)를 형성한다.Next, as shown in FIGS. 10 to 11, after the pair of laminates 170a and 170b are obtained, the outer circuit layer 180 is formed on the pair of laminates 170a and 170b.

이는, 상기 적층체(170a, 170b)의 금속박(100)과 제2금속층(160)을 에칭으로 제거한 후, 제1절연층(105) 및 제2절연층(125)에 비아(134)를 포함한 외층 회로층(180)을 형성하여 수행될 수 있다. 이때, 절연층(200)과 금속박(100) 사이에 이형층이 형성되어 있었다면, 분리 후, 상기 금속박(100)에 묻어있는 상기 이형층은 연마에 의해 제거될 수 있다. This is because the metal foil 100 and the second metal layer 160 of the laminates 170a and 170b are removed by etching, and then the vias 134 are included in the first insulating layer 105 and the second insulating layer 125. It may be performed by forming the outer circuit layer 180. In this case, if a release layer is formed between the insulating layer 200 and the metal foil 100, after the separation, the release layer buried in the metal foil 100 may be removed by polishing.

상기 절연층(200)과 금속박(100)을 분리한 후, 제2절연층(125)은 기판의 절연층으로 활용할 수 있으므로 절연층에 YAG 레이저 또는 CO2 레이저를 이용하여 비아홀를 형성한 후, SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등을 수행하여 비아(134)를 포함한 외층 회로층(180)을 형성할 수 있다.After separating the insulating layer 200 and the metal foil 100, the second insulating layer 125 can be used as the insulating layer of the substrate, so that the YAG laser or CO 2 in the insulating layer After forming the via hole using a laser, an outer circuit layer 180 including the via 134 may be formed by performing a semi-additive process (SAP) or a modified semi-additive process (MSAP).

상술한 외층 회로층(180) 형성방법은 상기 제1단면 금속적층판(107) 및 제2단면 금속적층판(157)의 적용 여부에 따라 달라질 수 있음을 당업자라면 충분히 인식할 수 있을 것이다. 또한, 상기에서 기재한 공정에 특별히 한정되지 않고 당업계에 공지된 서브트렉티브, SAP, MASP 등을 포함하는 통상의 회로 형성 공정이 적용될 수 있다.
It will be appreciated by those skilled in the art that the above-described method for forming the outer circuit layer 180 may vary depending on whether the first cross-section metal laminate 107 and the second cross-section metal laminate 157 are applied. In addition, a conventional circuit forming process including a subtractive, SAP, MASP, and the like known in the art may be applied without being particularly limited to the above-described process.

다음, 도 12에 도시한 바와 같이, 제2절연층(125)의 외층에 솔더레지스트층(190)을 형성할 수 있다. 여기서 솔더레지스트층(190)은 내열성 피복 재료로 솔더링(soldering)시 외층 회로층(180)에 땜납이 도포되지 않도록 보호하는 역할을 한다. 또한, 외부회로와의 전기적 연결을 위해서 솔더레지스트층(190)에 개구부(191)를 가공하여 패드를 노출시키는 것이 바람직하다.
Next, as shown in FIG. 12, the solder resist layer 190 may be formed on the outer layer of the second insulating layer 125. Here, the solder resist layer 190 serves to protect the solder from being applied to the outer circuit layer 180 during soldering with a heat resistant coating material. In addition, it is preferable to expose the pad by processing the opening 191 in the solder resist layer 190 for electrical connection with an external circuit.

상기 빌드업층(150) 및 외층 회로층(180)의 절연층 및 금속층은 상기 캐리어 부재에서 상술한 바와 같은 절연층 및 금속박 재료가 사용될 수 있다.
As the insulating layer and the metal layer of the build-up layer 150 and the outer layer circuit layer 180, the insulating layer and the metal foil material as described above in the carrier member may be used.

본 실시형태에 따른 캐리어 부재를 이용한 인쇄회로기판 제조방법은 별도의 캐리어 재료나 제작 공정 없이 동박적층판(CCL)과 같은 금속적층판 형성 공정과 동시에 이루어져 쉽게 캐리어를 만들 수 있다. 또한, 금속박의 샤이니면이 절연층과 부착되도록 함으로써 절단 공정 없이 금속박과 절연층을 쉽게 분리할 수 있으므로, 분리 시 기판의 휨 현상을 방지하는 동시에 기판의 크기 변화를 방지할 수 있다.
The printed circuit board manufacturing method using the carrier member according to the present embodiment can be made at the same time as the metal laminated plate forming process such as copper clad laminate (CCL) without a separate carrier material or fabrication process, thereby making the carrier easily. In addition, the metal foil and the insulating layer can be easily separated without the cutting process by attaching the shiny surface of the metal foil to the insulating layer, thereby preventing the warpage of the substrate during separation and preventing the size change of the substrate.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 캐리어 부재 및 이를 이용한 기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the carrier member and the method of manufacturing the substrate using the same according to the present invention are not limited thereto, and within the technical spirit of the present invention. It will be apparent that modifications and improvements are possible by one of ordinary skill in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100: 금속박 100a: 매트(matte)면
100b: 샤이니(shiny)면 200 : 절연층
150 : 빌드업층 170 : 적층체
180 : 외층회로 190 : 솔더레지스트층100: metal foil 100a: matte surface
100b: shiny surface 200: insulating layer
150: build-up layer 170: laminate
180: outer layer circuit 190: solder resist layer

Claims (11)

절연층;
상기 절연층의 양면에 형성되는 금속박
을 포함하며, 상기 금속박은 샤이니(shiny)면으로 된 제1면과 매트(matte)면으로 된 제2면을 가지며, 상기 제1면이 상기 절연층과 접하도록 형성되고,
상기 절연층과 금속박이 접하는 면의 면적은 서로 동일한 캐리어 부재.Insulating layer;
Metal foils formed on both sides of the insulating layer
The metal foil has a first surface made of a shiny surface and a second surface made of a matte surface, and the first surface is formed to be in contact with the insulating layer.
A carrier member having an area of a surface where the insulating layer and the metal foil contact each other. 청구항 1에 있어서,
상기 금속박과 절연층 사이에 이형층을 더 포함하며,
상기 금속박과 절연층 및 이형층이 접하는 면의 면적은 서로 동일한 캐리어 부재.The method according to claim 1,
Further comprising a release layer between the metal foil and the insulating layer,
The carrier member of which the area of the surface which the said metal foil, an insulating layer, and a release layer contact | connects is the same. 청구항 2에 있어서,
상기 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함하는 캐리어 부재.The method according to claim 2,
The release layer is a carrier member comprising a material selected from the group consisting of fluorine-based, silicon-based, polyethylene terephthalate, polymethylpentene, and combinations thereof. 청구항 1에 있어서,
상기 금속박의 금속은 구리(copper)인 캐리어 부재.The method according to claim 1,
The metal member of the said metal foil is copper. 절연층과, 상기 절연층의 양면에 형성되는 금속박을 포함하며, 상기 금속박은 샤이니(shiny)면으로 된 제1면과 매트(matte)면으로 된 제2면을 가지며, 상기 제1면이 상기 절연층과 접하도록 형성된 캐리어 부재를 준비하는 단계;
상기 캐리어 부재의 양면에 빌드업 절연층 및 빌드업 회로층을 포함하는 빌드업층을 형성하는 단계;
상기 절연층으로부터 상기 금속박을 박리하여 한 쌍의 적층체를 얻는 단계
를 포함하며, 상기 절연층과 금속박이 접하는 면의 면적은 서로 동일한 인쇄회로기판의 제조방법.An insulating layer, and metal foils formed on both surfaces of the insulating layer, wherein the metal foil has a first surface made of a shiny surface and a second surface made of a matte surface, wherein the first surface is formed of the metal surface. Preparing a carrier member formed to be in contact with the insulating layer;
Forming a buildup layer including a buildup insulating layer and a buildup circuit layer on both sides of the carrier member;
Peeling the metal foil from the insulating layer to obtain a pair of laminates
Includes, wherein the area of the surface in contact with the insulating layer and the metal foil is the same method of manufacturing a printed circuit board. 청구항 5에 있어서,
상기 빌드업층을 형성하는 단계 전 및 단계 후에 단면 금속적층판을 적층하는 단계를 더 포함하는 인쇄회로기판의 제조방법.The method according to claim 5,
Laminating a cross-sectional metal laminated plate before and after the step of forming the build-up layer manufacturing method of a printed circuit board. 청구항 5에 있어서,
상기 캐리어 부재를 준비하는 단계는
상기 절연층에 금속박을 형성하기 전에 이형층을 형성하는 단계를 더 포함하며,
상기 금속박과 절연층 및 이형층이 접하는 면의 면적은 서로 동일한 인쇄회로기판의 제조방법.The method according to claim 5,
Preparing the carrier member
Forming a release layer before forming the metal foil on the insulating layer,
The method of manufacturing a printed circuit board having the same surface area as the metal foil, the insulating layer and the release layer in contact with each other. 청구항 7에 있어서,
상기 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함하는 인쇄회로기판의 제조방법.The method of claim 7,
The release layer is a method of manufacturing a printed circuit board comprising a material selected from the group consisting of fluorine-based, silicon-based, polyethylene terephthalate, polymethylpentene, and combinations thereof. 청구항 5에 있어서,
상기 금속박의 금속은 구리(copper)인 인쇄회로기판의 제조방법.The method according to claim 5,
The metal of the metal foil is copper (copper) manufacturing method of a printed circuit board. 청구항 5에 있어서,
상기 적층체를 얻는 단계 이후에, 상기 적층체에 외층 회로를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.The method according to claim 5,
After the step of obtaining the laminate, the method of manufacturing a printed circuit board further comprising the step of forming an outer layer circuit in the laminate. 청구항 10에 있어서,
상기 외층 회로를 형성하는 단계 이후에, 상기 외층 회로상에 솔더레지스트를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.








The method of claim 10,
And after the forming of the outer layer circuit, forming a solder resist on the outer layer circuit.








KR1020100090492A 2010-09-15 2010-09-15 Carrier member and method of manufacturing PCB using the same KR101167422B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100090492A KR101167422B1 (en) 2010-09-15 2010-09-15 Carrier member and method of manufacturing PCB using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100090492A KR101167422B1 (en) 2010-09-15 2010-09-15 Carrier member and method of manufacturing PCB using the same

Publications (2)

Publication Number Publication Date
KR20120028566A KR20120028566A (en) 2012-03-23
KR101167422B1 true KR101167422B1 (en) 2012-07-19

Family

ID=46133349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100090492A KR101167422B1 (en) 2010-09-15 2010-09-15 Carrier member and method of manufacturing PCB using the same

Country Status (1)

Country Link
KR (1) KR101167422B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420088B1 (en) * 2013-08-07 2014-07-17 대덕전자 주식회사 Method of mannufacturing a printed circuit board
TW202211748A (en) * 2020-09-11 2022-03-16 巨擘科技股份有限公司 Multi-layer substrate structure which can be peeled off preciously and a method for manufacturing the same
CN116507048A (en) * 2023-06-27 2023-07-28 荣耀终端有限公司 Circuit board forming method and circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363536A (en) 2003-02-06 2004-12-24 Lg Electron Inc Interconnecting method for multilayer printed circuit board
JP2005093979A (en) 2003-08-08 2005-04-07 Ngk Spark Plug Co Ltd Wiring board and its manufacturing method
JP2007158174A (en) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd Process for producing wiring board and process for producing electronic component mounting structure
JP2009088429A (en) * 2007-10-03 2009-04-23 Nec Toppan Circuit Solutions Inc Printed wiring board, method of manufacturing the same, and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363536A (en) 2003-02-06 2004-12-24 Lg Electron Inc Interconnecting method for multilayer printed circuit board
JP2005093979A (en) 2003-08-08 2005-04-07 Ngk Spark Plug Co Ltd Wiring board and its manufacturing method
JP2007158174A (en) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd Process for producing wiring board and process for producing electronic component mounting structure
JP2009088429A (en) * 2007-10-03 2009-04-23 Nec Toppan Circuit Solutions Inc Printed wiring board, method of manufacturing the same, and semiconductor device

Also Published As

Publication number Publication date
KR20120028566A (en) 2012-03-23

Similar Documents

Publication Publication Date Title
US9060459B2 (en) Printed wiring board and method for manufacturing same
KR101077340B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
US8356405B2 (en) Method of manufacturing printed circuit board
KR101055473B1 (en) Carrier member for substrate manufacturing and method for manufacturing substrate using same
JP2011199077A (en) Method of manufacturing multilayer wiring board
KR20100043547A (en) Coreless substrate having filled via pad and a fabricating method the same
CN106550554B (en) Protective structure for manufacturing a component carrier with a dummy core and two sheets of different materials thereon
KR101044105B1 (en) A method of manufacturing printed circuit board
JP5302920B2 (en) Manufacturing method of multilayer wiring board
KR101055462B1 (en) Carrier for manufacturing printed circuit board, manufacturing method thereof and manufacturing method of printed circuit board using same
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
JP2010016335A (en) Metal laminate plate and manufacturing method thereof
KR101205464B1 (en) Method for manufacturing a printed circuit board
KR100722605B1 (en) Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating
KR101055571B1 (en) Carrier member for substrate manufacturing and method for manufacturing substrate using same
JP2011222962A (en) Print circuit board and method of manufacturing the same
KR101055455B1 (en) Carrier member for substrate manufacturing and method for manufacturing substrate using same
KR101119380B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR101109277B1 (en) Fabricating Method of Printed Circuit Board
KR20100095742A (en) Manufacturing method for embedded pcb, and embedded pcb structure using the same
KR101109336B1 (en) A carrier for manufacturing a printed circuit board and a method of manufacturing a printed circuit board using the same
JP2007335631A (en) Manufacturing method of laminated wiring board
KR20120031775A (en) Method of manufacturing coreless substrate
KR101044133B1 (en) A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same
KR101044123B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee