KR101161807B1 - Method of manufacturing Back junction solar cell by using plasma doping and diffusion and the solar cell - Google Patents
Method of manufacturing Back junction solar cell by using plasma doping and diffusion and the solar cell Download PDFInfo
- Publication number
- KR101161807B1 KR101161807B1 KR1020090077758A KR20090077758A KR101161807B1 KR 101161807 B1 KR101161807 B1 KR 101161807B1 KR 1020090077758 A KR1020090077758 A KR 1020090077758A KR 20090077758 A KR20090077758 A KR 20090077758A KR 101161807 B1 KR101161807 B1 KR 101161807B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- dopant
- solar cell
- doping
- semiconductor substrate
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000002019 doping agent Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 230000005684 electric field Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000004913 activation Effects 0.000 claims description 4
- 238000005215 recombination Methods 0.000 claims description 3
- 230000006798 recombination Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 32
- 229910052710 silicon Inorganic materials 0.000 abstract description 32
- 239000010703 silicon Substances 0.000 abstract description 32
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
- H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Sustainable Development (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 플라즈마 도핑과 확산을 이용하여 후면접합 태양전지를 제조하는 방법 및 그에 의해 제조된 태양전지에 관한 것이다. 본 발명은 실리콘 웨이퍼(100)의 후면에 도핑 마스크(102)를 형성한 후, 플라즈마 도핑방식으로 에미터 영역(104)을 형성한다. 이후, 도핑 마스크(102) 제거하고 후면에 확산 방지막(106)을 형성한 상태에서 도펀트 열 확산방법으로 베이스 영역(108)과 전면전계(FSF) 영역(110)을 동시에 형성한다. 상기 베이스 영역(108)과 전면전계(FSF)의 형성은 도펀트가 활성화된 상태를 말한다. 이때 상기 플라즈마 도핑방식으로 에미터 영역(104)에 주입된 도펀트도 함께 활성화된다. 즉 1회의 플라즈마 도핑과 1회의 도펀트 열 확산 공정에 의해 실리콘 웨이퍼(100)에 에미터 영역(104), 베이스 영역(108), 전면전계(FSF) 영역(110)이 형성되는 것이다. 그와 같은 본 발명에 따르면 후면접합 태양전지의 제조 공정 수 및 공정시간을 단축할 수 있는 이점이 있다. The present invention relates to a method of manufacturing a back junction solar cell using plasma doping and diffusion and to a solar cell produced thereby. After the doping mask 102 is formed on the back surface of the silicon wafer 100, the emitter region 104 is formed by plasma doping. Subsequently, the base region 108 and the front electric field (FSF) region 110 are simultaneously formed by the dopant heat diffusion method in a state in which the doping mask 102 is removed and the diffusion barrier layer 106 is formed on the rear surface. The formation of the base region 108 and the front electric field FSF refers to a state in which a dopant is activated. At this time, the dopant injected into the emitter region 104 by the plasma doping method is also activated. That is, the emitter region 104, the base region 108, and the front electric field (FSF) region 110 are formed in the silicon wafer 100 by one plasma doping and one dopant heat diffusion process. According to the present invention as described above there is an advantage that can shorten the manufacturing process number and process time of the back-junction solar cell.
후면접합, 태양전지, 도핑, 열 확산, 베이스, 에미터, 전면전계 Back Junction, Solar Cell, Doping, Heat Diffusion, Base, Emitter, Front Field
Description
본 발명은 후면접합 태양전지에 관한 것으로, 특히 1회의 플라즈마 도핑공정과 1회의 도펀트 열 확산공정을 통해 에미터 영역과 베이스 영역, 그리고 전면전계(FSF) 영역이 형성되게 하는 태양전지의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a back junction solar cell, and more particularly, to a method of manufacturing a solar cell in which an emitter region, a base region, and a front electric field (FSF) region are formed through one plasma doping process and one dopant heat diffusion process. It is about.
태양전지의 전극은 태양전지의 전면과 후면에 각각 형성되지만, 상기 전면에 형성되는 전극은 태양 광에 대한 흡수율을 감소(shadowing loss)시키고 있다. The electrodes of the solar cell are formed on the front and rear surfaces of the solar cell, respectively, but the electrodes formed on the front face reduce the shadowing loss to sunlight.
그렇기 때문에 태양전지의 효율 향상을 위하여 전면에 형성되는 전극의 면적은 최대한 미세패턴으로 하여 좁게 하는 것이 일반적인 추세이다. 하지만 이 경우에도 전면에 형성된 전극 면적만큼 태양 광을 흡수하지 못하고 있다.Therefore, in order to improve the efficiency of solar cells, the general trend is to narrow the area of the electrode formed on the front surface to have a fine pattern as much as possible. However, even in this case, sunlight does not absorb as much as the electrode area formed on the front surface.
따라서, 태양전지 전면에서 전극에 의한 흡수율 감소를 원천적으로 없애기 위하여, 전극 모두를 후면에 설치하는 후면접합 구조의 태양전지가 개발되었다. 즉 후면접합 구조의 태양전지는, p형(또는 n형) 실리콘 기판에서 빛이 입사하는 전면의 반대쪽인 후면에 p형(또는 n형)의 전하를 수집하는 베이스 접합과 n형(또는 p 형)의 전하를 수집하는 에미터 접합이 모두 위치하는 구조를 말한다. Therefore, in order to fundamentally eliminate the reduction of absorption by the electrode at the front of the solar cell, a solar cell having a back junction structure in which both electrodes are installed at the rear has been developed. That is, the solar cell of the back junction structure includes a base junction and an n-type (or p-type) that collect p-type (or n-type) charges on the back surface opposite to the front surface where light is incident on the p-type (or n-type) silicon substrate. ) Is the structure where all the emitter junctions that collect charges are located.
그와 같은 후면접합 구조의 태양전지는 미국등록특허 'US 07339110'호(태양전지 및 그 제조방법, 이하 '선행특허'라고 칭함)에 개시되어 있다. Such a solar cell having a back junction structure is disclosed in US Patent No. US 07339110 (a solar cell and its manufacturing method, hereinafter referred to as a prior patent).
이하에서는 상기 선행특허에 의한 태양전지 제조 공정 중 n형 실리콘 웨이퍼의 후면에 베이스 영역과 에미터 영역을 형성하는 공정에 대해서 살펴보기로 한다. Hereinafter, a process of forming a base region and an emitter region on the back surface of an n-type silicon wafer during the solar cell manufacturing process according to the prior patent will be described.
일단, 에칭(saw damage etching) 공정이 완료된 n형 실리콘 웨이퍼의 한 면(즉, 태양 광이 입사되는 반대면)에 p+층을 형성하고 그 위에 열 산화막을 형성한다.First, a p + layer is formed on one side (ie, the opposite side to which sunlight is incident) of the n-type silicon wafer where the saw damage etching process is completed, and a thermal oxide film is formed thereon.
그리고, 상기 열 산화막 중 일부 영역, 즉 이어지는 후속공정에서 n+층이 형성될 부분을 제외한 부분에 스크린 인쇄법 등으로 에치 레지스트(etch resist)를 인쇄한다. Then, an etch resist is printed on a portion of the thermal oxide film, that is, a portion except for the portion where the n + layer is to be formed in a subsequent process, by screen printing.
이후, 상기 에치 레지스트가 미 인쇄된 부분에 형성된 열 산화막을 식각하고, 상기 에치 레지스트를 제거한 다음, 상기 실리콘 웨이퍼의 표면을 소정 깊이로 식각한다. 이때 식각 깊이는 상기 p+ 층의 접합깊이보다 크면 된다. 상기 선행특허에서는 3㎛로 예시되어 있다. 상기 식각 공정이 완료되면, 상기 실리콘 웨이퍼의 후면을 세정액으로 세정한다. Thereafter, the thermal oxide film formed on the portion where the etch resist is not printed is etched, the etch resist is removed, and the surface of the silicon wafer is etched to a predetermined depth. In this case, the etching depth may be larger than the junction depth of the p + layer. In the above patent, it is illustrated as 3㎛. When the etching process is completed, the back surface of the silicon wafer is cleaned with a cleaning liquid.
그런 다음, 상기 식각된 실리콘 웨이퍼의 표면에 'POCl3(옥시염화인)'과 같은 액체 도펀트 소스를 원료로 하여 n+층을 형성한다. p+층을 형성할 경우는 'BBr3'와 같은 액체 도펀트 소스가 사용된다. Then, an n + layer is formed on the surface of the etched silicon wafer using a liquid dopant source such as 'POCl 3 (phosphorus oxychloride)' as a raw material. When forming the p + layer, a liquid dopant source such as 'BB r3 ' is used.
이렇게 하면, 상기 태양전지는 상기 n+층과 p+층이 단차가 형성되는 구조를 가지게 된다.In this way, the solar cell has a structure in which the n + layer and the p + layer are formed with steps.
이후에도 열 산화막 형성공정과 에치 레지스터 인쇄 및 제거 등의 공정이 이루어진 후, 상기 실리콘 웨이퍼의 전면에 반사 방지막을 형성하고 있다. Thereafter, after the thermal oxide film forming process and the etch register printing and removing process are performed, an antireflection film is formed on the entire surface of the silicon wafer.
그와 같이, 상기 선행특허에서는 반사 방지막을 형성하는 공정까지 대략 수 번의 열 산화막 형성공정과 식각 공정이 이루어지고 있다. 자세하게는 2회의 고온 확산과 3회의 열 산화공정에 의한 5회의 고온공정이 수행되고 있으며, n+ 영역을 형성하기 위해 산화막 제거 공정을 포함하여 수 회의 식각공정이 반드시 필요하였다. As described above, in the above patent, the thermal oxide film forming process and the etching process are performed several times until the process of forming the anti-reflection film. In detail, five high temperature processes are performed by two high temperature diffusion and three thermal oxidation processes, and several etching processes including an oxide film removal process are necessary to form an n + region.
따라서 종래 기술에 따른 후면접합 태양전지의 제조방법은 다수의 고온공정 및 식각 공정이 필요하게 되어, 공정시간 및 셀 제조단가를 충분히 낮출 수 없는 문제를 안고 있다. Therefore, the manufacturing method of the back-junction solar cell according to the prior art requires a number of high temperature processes and etching processes, there is a problem that can not sufficiently lower the process time and the cell manufacturing cost.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 태양전지 셀 및 그로 인해 제조되는 후면 접합 태양전지의 제조 공정을 줄이기 위한 것이다. Accordingly, an object of the present invention is to solve the above problems, and to reduce the manufacturing process of a solar cell and a back junction solar cell manufactured thereby.
본 발명의 다른 목적은 후면접합 태양전지의 제조 단가를 낮추기 위한 것이다. Another object of the present invention is to lower the manufacturing cost of the back junction solar cell.
상기한 목적을 달성하기 위한 본 발명의 특징에 따르면, 반도체 기판의 후면에 도펀트 미 활성화 상태의 에미터 영역을 형성하는 단계; 그리고, 상기 반도체 기판의 후면에서 상기 도펀트 미 활성화 상태의 에미터 영역과 중복되지 않은 영역에 베이스 영역과 상기 반도체 기판의 전면에 전면전계(FSF) 영역을 동시에 형성하는 단계를 포함하고, 상기 베이스 영역과 전면전계 영역 형성시에 도펀트가 활성화되고, 상기 도펀트 미 활성화 상태의 에미터 영역에 주입된 도펀트도 활성화되어 이루어진다.According to a feature of the present invention for achieving the above object, the step of forming an emitter region in the dopant non-activation state on the rear surface of the semiconductor substrate; And simultaneously forming a base region and a front electric field (FSF) region on the front surface of the semiconductor substrate in a region not overlapping with the dopant deactivated emitter region on the rear surface of the semiconductor substrate. The dopant is activated at the time of forming the front field region, and the dopant injected into the emitter region of the dopant inactive state is also activated.
상기 에미터 영역은 플라즈마 도핑 방식으로 형성하고, 상기 베이스 영역과 전면전계 영역은 도펀트 열 확산 방식으로 형성한다.The emitter region is formed by a plasma doping method, and the base region and the front electric field region are formed by a dopant heat diffusion method.
상기 도펀트 미 활성화 상태의 에미터 영역은 상기 반도체 기판의 후면에 형성된 도핑마스크를 이용하여 형성한다.The emitter region in the dopant deactivated state is formed using a doping mask formed on the rear surface of the semiconductor substrate.
상기 베이스 영역은, 상기 반도체 기판의 후면에 형성된 확산 방지막을 이용하여 형성하고, 상기 확산 방지막의 오프셋(offset) 여부에 따라 상기 에미터 영역 과 베이스 영역이 서로 접촉하거나 소정 간격 이격되게 형성된다.The base region is formed by using a diffusion barrier formed on the rear surface of the semiconductor substrate, and the emitter region and the base region are formed to contact each other or be spaced at a predetermined interval depending on whether the diffusion barrier is offset.
상기 에미터 영역과 베이스 영역이 서로 접촉한 경우, 후면에서 전하 재결합을 줄이기 위해 영역 상호간을 분리하는 공정이 더 수행된다.When the emitter region and the base region contact each other, a process of separating the regions from each other is further performed to reduce charge recombination at the rear surface.
본 발명의 다른 특징에 따르면, 반도체 기판; 상기 반도체 기판의 후면에 제 1 방식으로 형성되는 에미터 영역 및 제 2 방식으로 형성되는 베이스 영역; 그리고, 상기 반도체 기판의 전면에 상기 제 2 방식으로 상기 베이스 영역과 동시에 형성되는 전면전계(FSF) 영역을 포함하고, 상기 에미터 영역 및 베이스 영역은, 소정 간격 이격되게 형성되어 구성된다.According to another feature of the invention, the semiconductor substrate; An emitter region formed on a rear surface of the semiconductor substrate in a first manner and a base region formed in a second manner; The front surface of the semiconductor substrate includes a front field (FSF) region formed simultaneously with the base region in the second manner, and the emitter region and the base region are formed to be spaced apart by a predetermined interval.
상기 제 1 방식은, 플라즈마 도핑, 이온 도핑(ion shower doping), 이온주입(ion implantation) 중 어느 하나의 방식이다.The first method is any one of plasma doping, ion shower doping, and ion implantation.
상기 제 2 방식은, 도펀트 열 확산 방식이다.The second method is a dopant heat diffusion method.
본 발명에서는, 실리콘 웨이퍼의 후면에 플라즈마 도핑을 이용하여 에미터 영역을 먼저 형성하고, 그 다음에 도펀트 열 확산방법을 이용하여 베이스 영역과 전면전계 영역을 형성하고 있다. 도펀트 열 확산이 수행될 때 에미터 영역에 주입된 도펀트도 함께 활성화된다. 즉, 도펀트 열 확산에 따라 베이스 영역과 전면전계가 형성되고, 이와 동시에 플라즈마 도핑에 의해 에미터 영역에 주입된 도펀트도 함께 활성화를 시킬 수 있다. In the present invention, the emitter region is first formed on the back surface of the silicon wafer using plasma doping, and then the base region and the front electric field region are formed using the dopant heat diffusion method. When dopant thermal diffusion is performed, the dopant implanted in the emitter region is also activated. That is, the base region and the front electric field are formed by the dopant thermal diffusion, and at the same time, the dopant injected into the emitter region by plasma doping can be activated together.
그렇기 때문에, 종래 후면접합 태양전지의 제조공정에 비해 공정 수 및 공정 시간을 단축할 수 있는 효과가 있다.Therefore, there is an effect that can reduce the number of processes and the process time compared to the conventional manufacturing process of the back-junction solar cell.
이하 본 발명의 바람직한 실시 예에 따른 플라즈마 도핑과 확산을 이용한 후면접합 태양전지의 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. Hereinafter, a method of manufacturing a back junction solar cell using plasma doping and diffusion according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
본 발명 실시 예에서는 설명의 편의를 위해 n형 실리콘 웨이퍼를 사용하여 후면접합 구조의 태양전지를 제조함을 설명한다.In the embodiment of the present invention, for convenience of description, a solar cell having a back junction structure is manufactured using an n-type silicon wafer.
도 1에는 본 발명의 바람직한 실시 예에 따라 후면접합 구조의 태양전지를 제조하는 방법이 흐름도로 도시되어 있다.1 is a flowchart illustrating a method of manufacturing a solar cell having a back junction structure according to a preferred embodiment of the present invention.
우선 실리콘 웨이퍼의 절단과정에서 손상을 입은 실리콘 표면의 절단 손상(saw damage)을 제거하여 실리콘 웨이퍼의 기계적 강도를 개선하기 위한 에칭 공정이 수행된다(s100). 아울러 표면처리를 위한 텍스처링이 수행된다(s102). First, an etching process for improving the mechanical strength of the silicon wafer is performed by removing saw damage of the silicon surface damaged during the cutting of the silicon wafer (S100). In addition, texturing for surface treatment is performed (s102).
다음, 상기 실리콘 웨이퍼의 후면에 도핑 마스크를 형성한다(s104). 이는 에미터 영역인 p+ 영역을 형성하기 위함이다. 그래서 상기 도핑 마스크는 후속공정에서 형성될 n+ 영역을 제외한 나머지 영역에 형성된다. 상기 도핑 마스크는 다양한 방법으로 형성 가능하다. 예를 들어 상기 도핑 마스크를 형성할 영역에만 스크린 인쇄, 잉크젯, 에어로졸 젯(aerojol jet), 포토리소그래피(photolithography) 등이 방법으로 형성하거나, 또는 상기 실리콘 웨이퍼의 후면 전면적에 대해 도핑 마스크를 형성한 다음 에치 페이스트(etch paste)나 레이저 등을 이용하여 부분적으로 개방하여 형성할 수 있다. 그리고 상기 도핑 마스크에 사용되는 물질은, SiOx, SiNx, AlxOy 등을 사용하거나, 금속 물질을 사용하거나, 포토레지스트(photoresist) 등이 있다.Next, a doping mask is formed on the back surface of the silicon wafer (s104). This is to form a p + region which is an emitter region. Thus, the doping mask is formed in the remaining regions except for the n + region to be formed in a subsequent process. The doping mask may be formed in various ways. For example, screen printing, inkjet, aerojol jet, photolithography, etc. may be formed only in a region where the doping mask is to be formed, or a doping mask is formed on the back surface of the silicon wafer. It may be partially opened by using an etch paste or a laser. The material used for the doping mask may be SiOx, SiNx, Al x O y , or a metal material, or a photoresist.
상기 도핑마스크가 형성된 상태에서 플라즈마 도핑을 이용하여 p+ 영역을 형성한다(s106). 상기 p+ 영역은 상기 실리콘 웨이퍼와 다른 타입으로 도핑되어 형성된다. 여기서 상기 p+ 영역은 도펀트만 주입된 상태로서 도펀트는 활성화 이전 상태이다. 한편, 상기 도핑 방법이 상기 플라즈마 도핑에 의해 수행되면, 상기 p+ 영역은 쉘로우(shallow)하게 형성이 가능하다. 참고로, 상기 플라즈마 도핑은 반응기 내에 실리콘 기판을 로딩한 상태에서 도펀트 원료가스를 주입하고 플라즈마를 형성하면, 도펀트 양 이온이 플라즈마와 접한 실리콘 웨이퍼의 표면에 낮은 운동에너지로 주입되어 접합되는 것이다. In the state where the doping mask is formed, a p + region is formed using plasma doping (S106). The p + region is formed by being doped with a different type from the silicon wafer. Here, the p + region is a state in which only the dopant is implanted and the dopant is in a state before activation. On the other hand, when the doping method is performed by the plasma doping, the p + region can be formed in a shallow (shallow). For reference, in the plasma doping, when a dopant source gas is injected and a plasma is formed while a silicon substrate is loaded in a reactor, dopant positive ions are injected and bonded to the surface of the silicon wafer in contact with the plasma with low kinetic energy.
상기 p+ 영역이 형성되면 상기 도핑 마스크를 제거한다(s108).When the p + region is formed, the doping mask is removed (s108).
다음, 상기 실리콘 웨이퍼의 후면에 n+영역을 형성하기 위해 상기 p+영역을 완전하게 덮는 확산 방지막(diffusion barrier)을 형성한다(s110). 이때 상기 확산 방지막은 상기 p+영역과 이후 공정에서 형성될 n+ 영역 상호간이 분리되도록 오프셋(ofset)을 부여하여 상기 p+ 영역보다는 크게 형성한다. 상기 확산 방지막도 상기한 도핑 마스크와 동일한 방법으로 형성한다. 예컨대, 상기 확산 방지막을 형성할 영역, 즉 상기 p+ 영역보다 크도록 스크린 인쇄, 잉크젯, 에어로졸 젯(aerojol jet), 포토리소그래피(photolithography) 등이 방법으로 형성하거나, 또는 상기 실리콘 웨이퍼의 후면 전면적에 대해 도핑 마스크를 형성한 다음 n+ 영역을 제외한 부분에 대해 에치 페이스트(etch paste)나 레이저 등을 이용하여 부분적으로 개방 하여 형성한다. 그리고 상기 확산 방지막은 SiOx, SiNx, AlxOy 등을 사용한다.Next, in order to form an n + region on the back surface of the silicon wafer, a diffusion barrier covering the p + region is completely formed (S110). In this case, the diffusion barrier is formed to be larger than the p + region by giving an offset to separate the p + region and the n + region to be formed in a subsequent process. The diffusion barrier is also formed in the same manner as the above doping mask. For example, screen printing, inkjet, aerojol jet, photolithography, or the like may be formed in a region where the diffusion barrier is to be formed, i.e., larger than the p + region, or the back surface of the silicon wafer. The doping mask is formed and then partially opened using an etch paste or a laser, except for the n + region. The diffusion barrier is SiOx, SiNx, Al x O y and the like.
상기 확산 방지막이 형성되면, 도펀트 열 확산공정(POCl3 diffusion)을 수행한다(s112). 상기 열 확산 공정은 n+ 영역 및 전면의 전면전계(FSF) 영역을 동시에 형성하는 공정이다. 그렇게 되면, 상기 확산 방지막이 미 형성된 실리콘 웨이퍼의 후면에는 n+ 영역이 형성되고, 동시에 전면전계 영역이 형성된다. 상기 n+ 영역 및 전면전계 영역의 형성은, 도펀트가 활성화된 상태를 말한다. 이때, 상기 열 확산 공정시에 상기 플라즈마 도핑에 의해 주입된 도펀트도 함께 활성화된다. When the diffusion barrier is formed, a dopant thermal diffusion process (POCl 3 diffusion) is performed (s112). The heat diffusion process is a process of simultaneously forming an n + region and an entire front electric field (FSF) region. In this case, an n + region is formed on the rear surface of the silicon wafer on which the diffusion barrier layer is not formed, and at the same time a front electric field region is formed. Formation of the n + region and the front electric field region refers to a state in which a dopant is activated. At this time, the dopant implanted by the plasma doping is also activated during the heat diffusion process.
즉 상기 열 확산 공정이 수행되면, 도펀트의 활성화 및 확산이 이루어지기 때문에, 상기 플라즈마 도핑에 의해 도펀트가 주입된 p+ 영역과 상기 n+ 영역이 접합되고, 또 전면전계 영역도 형성되는 것이다. 물론 상기 p+ 영역의 접합 깊이는 도펀트 활성화로 인하여 더 깊어지게 된다. That is, when the heat diffusion process is performed, the dopant is activated and diffused, so that the p + region into which the dopant is implanted by the plasma doping and the n + region are bonded to each other, and a front electric field region is also formed. The junction depth of the p + region is of course deeper due to dopant activation.
상기 n+영역 및 전면전계 영역이 형성되면, 상기 확산 방지막을 제거한다(s114). When the n + region and the front electric field region are formed, the diffusion barrier layer is removed (s114).
상기 확산 방지막이 제거되면, 상기 실리콘 웨이퍼의 전면과 후면에 결함 보상막(passivation layer)을 형성한다(s116). When the diffusion barrier is removed, a passivation layer is formed on the front and rear surfaces of the silicon wafer (S116).
상기 결함 보상막이 형성된 다음에는, 상기 실리콘 웨이퍼의 전면에 형성된 결함 보상막 위에 반사 방지막을 형성한다(s118). After the defect compensation film is formed, an anti-reflection film is formed on the defect compensation film formed on the entire surface of the silicon wafer (S118).
이후, 상기 실리콘 웨이퍼의 후면에 전극을 형성한다(s120). 상기 전극 형성은 스크린프린팅으로 바로 형성하거나, 에칭 페이스트로 에칭후 금속 시드층을 형 성하고 전해도금법으로 금속을 성장시켜 형성하거나, 상기 열산화막을 선택적으로 식각하여 형성할 수 있다. Thereafter, an electrode is formed on the rear surface of the silicon wafer (s120). The electrode may be formed by screen printing, or by forming an metal seed layer after etching with an etching paste and growing a metal by electroplating, or by selectively etching the thermal oxide film.
상기한 공정을 도 2를 참조하여 간략하게 설명하기로 한다. 도 2에는 본 발명의 바람직한 실시 예에 따라 태양전지를 제조하는 단면도가 도시되어 있다. The above process will be briefly described with reference to FIG. 2. 2 is a cross-sectional view of manufacturing a solar cell according to a preferred embodiment of the present invention.
도 2(a)는 에칭(saw damage etching) 공정과 텍스처링(Texturing) 공정이 완료된 n형 실리콘 웨이퍼(100)를 보이고 있다.2A illustrates an n-
상기 실리콘 웨이퍼(100)의 후면 중에서 p+ 영역이 형성될 부분을 제외한 나머지 부분에 도핑 마스크(102)를 형성한다. 이 상태는 도 2(b)에 도시되어 있다.A
상기 도핑 마스크(102)가 형성된 상태에서 플라즈마 도핑방식으로 도 2(c)와 같이 p+ 영역(104)을 형성한다. In the state where the
상기 p+ 영역(104)이 형성되면, 도 2(d)와 같이 상기 도핑 마스크(102)를 제거한다.When the p +
상기 도핑 마스크(102)가 제거된 다음에는 도 2(e)와 같이 상기 p+ 영역(104)보다 크기가 큰 확산 방지막(106)을 형성한다. 이처럼 상기 확산 방지막(106)의 크기가 큰 이유는 상기 p+ 영역(104)과 아래에서 형성될 n+영역이 서로 분리된 상태로 형성하기 위함이다. After the
상기 확산 방지막(106)이 형성된 상태에서 도펀트 열 확산공정을 수행한다. 그러면 도 2(f)와 같이 n+ 영역(108)과 전면전계 영역(110)이 형성된다. 이때 상기 p+ 영역(104)의 형성을 위해 상기 플라즈마 도핑에 의해 주입된 도펀트도 활성화된다. The dopant heat diffusion process is performed while the
상기 n+ 영역(108)과 전면전계 영역(110)이 형성되면 상기 확산 방지막(106)을 제거한다. 제거된 상태는 도 2(g)에 도시하고 있다. When the n +
그 상태에서, 도 2(h)와 같이 상기 실리콘 웨이퍼(100)의 전면과 후면에 결함 보상막(112')(112)을 형성한다. In this state, defect compensation layers 112 ′ and 112 are formed on the front and rear surfaces of the
마지막으로, 도 2(i)와 같이 전면에 형성된 결함 보상막(112') 위에 반사 방지막(114)을 형성하고, 후면에 베이스 전극(116)과 에미터 전극(118)을 형성한다.Finally, the
이상에서 살펴본 바와 같이 본 발명은 1 회의 플라즈마 도핑과 1회의 도펀트 열 확산 공정으로 상기 실리콘 웨이퍼의 에미터 영역 및 베이스 영역과 전면전계 영역을 형성할 수 있다. As described above, the present invention can form the emitter region, the base region and the front electric field region of the silicon wafer by one plasma doping and one dopant heat diffusion process.
본 발명의 권리는 위에서 설명된 실시 예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and those skilled in the art can make various modifications and adaptations within the scope of the claims. It is self-evident.
즉 본 실시 예에서는 n형 실리콘 웨이퍼를 예를 들어 설명하고 있지만, p형 실리콘 웨이퍼에도 본 발명이 적용될 수 있다. In other words, in the present embodiment, an n-type silicon wafer is described as an example, but the present invention can be applied to a p-type silicon wafer.
또, 상기 p+ 영역이 플라즈마 도핑방식으로 형성됨을 설명하고 있지만, 이온 도핑(ion shower doping), 이온주입(ion implantation) 방식으로도 형성이 가능하다. In addition, although the p + region is described as being formed by the plasma doping method, it is also possible to form by ion doping (ion shower doping), ion implantation (ion implantation) method.
한편, 실시 예에서 도핑 마스크을 오프셋(offset) 없이 형성할 수도 있다. 이럴 경우, 상기 베이스 영역과 에미터 영역을 서로 접한 상태가 된다. 그래서 후면에서 전하의 재결합을 줄이기 위해서는 상기 베이스 영역과 에미터 영역을 분리 하는 공정이 추후에 수행되어야 한다. In some embodiments, the doping mask may be formed without an offset. In this case, the base region and the emitter region are in contact with each other. Therefore, the process of separating the base region and the emitter region has to be carried out later to reduce the recombination of the charge in the rear.
도 1은 본 발명의 바람직한 실시 예에 따라 후면접합 구조의 태양전지를 제조하는 방법이 흐름도1 is a flowchart illustrating a method of manufacturing a solar cell having a back junction structure according to a preferred embodiment of the present invention.
도 2는 본 발명의 바람직한 실시 예에 따라 태양전지를 제조하는 단면도2 is a cross-sectional view of manufacturing a solar cell according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100 : 실리콘 웨이퍼 102 : 도핑 마스크100
104 : p+ 영역 106 : 확산 방지막104: p + region 106: diffusion barrier
108 : n+ 영역 110 : 전면전계 영역108: n + region 110: front field region
112',112 : 결함 보상막 114 : 반사 방지막112 ', 112: defect compensation film 114: antireflection film
116 : 베이스 전극 118 : 에미터 전극116: base electrode 118: emitter electrode
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090077758A KR101161807B1 (en) | 2009-08-21 | 2009-08-21 | Method of manufacturing Back junction solar cell by using plasma doping and diffusion and the solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090077758A KR101161807B1 (en) | 2009-08-21 | 2009-08-21 | Method of manufacturing Back junction solar cell by using plasma doping and diffusion and the solar cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110020062A KR20110020062A (en) | 2011-03-02 |
| KR101161807B1 true KR101161807B1 (en) | 2012-07-03 |
Family
ID=43929465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090077758A KR101161807B1 (en) | 2009-08-21 | 2009-08-21 | Method of manufacturing Back junction solar cell by using plasma doping and diffusion and the solar cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101161807B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101248163B1 (en) * | 2009-09-10 | 2013-03-27 | 엘지전자 주식회사 | Interdigitated back contact solar cell and manufacturing method thereof |
| US9577134B2 (en) | 2013-12-09 | 2017-02-21 | Sunpower Corporation | Solar cell emitter region fabrication using self-aligned implant and cap |
| US9401450B2 (en) * | 2013-12-09 | 2016-07-26 | Sunpower Corporation | Solar cell emitter region fabrication using ion implantation |
| KR102320551B1 (en) * | 2015-01-16 | 2021-11-01 | 엘지전자 주식회사 | Method for manufacturing solar cell |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040021062A1 (en) | 2001-11-16 | 2004-02-05 | Zaidi Saleem H. | Enhanced optical absorption and radiation tolerance in thin-film solar cells and photodetectors |
| US20060162766A1 (en) | 2003-06-26 | 2006-07-27 | Advent Solar, Inc. | Back-contacted solar cells with integral conductive vias and method of making |
| US20090142875A1 (en) | 2007-11-30 | 2009-06-04 | Applied Materials, Inc. | Method of making an improved selective emitter for silicon solar cells |
-
2009
- 2009-08-21 KR KR1020090077758A patent/KR101161807B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040021062A1 (en) | 2001-11-16 | 2004-02-05 | Zaidi Saleem H. | Enhanced optical absorption and radiation tolerance in thin-film solar cells and photodetectors |
| US20060162766A1 (en) | 2003-06-26 | 2006-07-27 | Advent Solar, Inc. | Back-contacted solar cells with integral conductive vias and method of making |
| US20090142875A1 (en) | 2007-11-30 | 2009-06-04 | Applied Materials, Inc. | Method of making an improved selective emitter for silicon solar cells |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110020062A (en) | 2011-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8912038B2 (en) | Method of forming emitters for a back-contact solar cell | |
| US9214593B2 (en) | Solar cell and method for manufacturing the same | |
| US8492253B2 (en) | Method of forming contacts for a back-contact solar cell | |
| KR102482564B1 (en) | Solar cell emitter region fabrication using ion implantation | |
| KR101161810B1 (en) | Method of preparing selective emitter of solar cell and method of preparing solar cell | |
| US20100224251A1 (en) | Method of manufacturing solar cell | |
| US20120090673A1 (en) | Method for forming solar cell with selective emitters | |
| KR20080091102A (en) | Back side contact solar cell structures and fabrication processes | |
| JP2010161310A (en) | Backside electrode type solar cell and method of manufacturing the same | |
| TW201611312A (en) | Relative dopant concentration levels in solar cells | |
| KR101161807B1 (en) | Method of manufacturing Back junction solar cell by using plasma doping and diffusion and the solar cell | |
| KR101160116B1 (en) | Method of manufacturing Back junction solar cell | |
| US20110186118A1 (en) | Method of doping impurities, method of manufacturing a solar cell using the method and solar cell manufactured by using the method | |
| JP2014112600A (en) | Method for manufacturing back-electrode-type solar cell and back-electrode-type solar cell | |
| KR20110020659A (en) | Back junction solar cell having improved rear structure and method for manufacturing therof | |
| CN108682701B (en) | Solar cell and manufacturing process thereof | |
| KR101093114B1 (en) | Back junction solar cells | |
| KR101113486B1 (en) | Method for manufacturing a Back junction solar cells | |
| KR101164910B1 (en) | Method for doping a Back junction solar cells, Manufactured Back junction solar cells and Method for manufacturing thereof | |
| KR101798967B1 (en) | Method for manufacturing solar cell | |
| KR101161805B1 (en) | Back junction solar cells and method for manufacturing thereof | |
| KR102547806B1 (en) | Method for back contact silicon solar cell | |
| KR101875747B1 (en) | Method for manufacturing solar cell | |
| KR101061681B1 (en) | Method for fabricating solar cell | |
| KR20130113002A (en) | Selective emitter solar cells and fabrication method using acid solution protection layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |