KR101148560B1 - Apparatus and method for encryption using mixture of bit data - Google Patents
Apparatus and method for encryption using mixture of bit data Download PDFInfo
- Publication number
- KR101148560B1 KR101148560B1 KR1020100085733A KR20100085733A KR101148560B1 KR 101148560 B1 KR101148560 B1 KR 101148560B1 KR 1020100085733 A KR1020100085733 A KR 1020100085733A KR 20100085733 A KR20100085733 A KR 20100085733A KR 101148560 B1 KR101148560 B1 KR 101148560B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- pattern
- code
- encryption
- data
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
Abstract
비트로 표현된 데이터를 암호화하는 방법 및 장치에 관한 것으로서, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 암호화 하려는 데이터의 비트열 중에서 소정 영역의 비트를 선택하는 비트 선택부, 상기 선택된 비트를 반복적으로 포함하는 비트열과 상기 암호화 하려는 데이터의 비트열을 논리 연산하여 1차 암호화된 데이터를 생성하는 제1 암호화부, 상기 선택된 비트를 임의의 코드로 변환하는 변환부 및 상기 임의의 코드를 상기 1차 암호화된 데이터의 비트열 중에서 상기 소정 영역에 삽입하고, 상기 임의의 코드가 삽입된 1차 암호화된 데이터를 추가적으로 삽입된 패턴 코드와 대응하는 패턴 형식에 따라 재조합 하여 2차 암호화된 데이터를 생성하는 제2 암호화부를 포함한다.A method and apparatus for encrypting data represented by bits, the encryption apparatus using a bit combination sequence according to an embodiment of the present invention, a bit selection unit for selecting a bit of a predetermined area from the bit string of the data to be encrypted, the selected A first encryption unit for generating a first encrypted data by performing a logical operation on a bit string repeatedly including a bit and a bit string of the data to be encrypted, a converter for converting the selected bit into an arbitrary code, and the arbitrary code The second encrypted data is inserted into the predetermined region of the bit stream of the first encrypted data, and the first encrypted data into which the arbitrary code is inserted is recombined according to a pattern format corresponding to the additionally inserted pattern code. And a second encryption unit to generate.
Description
기술분야는 비트로 표현된 데이터를 암호화하는 방법 및 장치에 관한 것이다.The technical field relates to a method and apparatus for encrypting data represented in bits.
암호(cryptography)는 경제?금융분야에서 널리 사용된 이래, 동일성의 인증 (Authentication), 암호화 키에 대한 관리(Key Management), 디지털 서명(Digital Signature) 및 신원확인(Identity Verification) 등 광범위하게 사용되고 있다.Since cryptography has been widely used in economics and finance, it has been widely used for authentication of identity, key management, digital signature, and identity verification. .
암호화 기술은 메시지 전송의 안전을 보장하기 위하여 자주 사용된다. 암호화 기술은 전송측(transmission side)에서 평문(plaintext)을 부호화(encrypt)하고, 수신측(receiving side)에서 암호문(ciphertext)을 해독(decrypt) 하는 것을 포함한다. 데이터 암호화 표준(Data Encryption Standard: DES)은 여러 나라들과 ANSI(American National Standards Institute)에서 표준으로 채용된 블록단위 암호화 프로토콜이다. 이외에도 암호화 프로토콜에는 3-DES 및 AES(Advanced Encryption Standard) 등이 있다.Encryption techniques are often used to ensure the safety of message transmission. Encryption techniques include encrypting plaintext on the transmission side and decrypting ciphertext on the receiving side. Data Encryption Standard (DES) is a block-by-block encryption protocol adopted as standard by many countries and the American National Standards Institute (ANSI). Other encryption protocols include 3-DES and AES (Advanced Encryption Standard).
암호해독은 해독키의 관리소홀, 비밀번호의 예측가능성, 또는 통신망에서 키보드 입력에 대한 모니터링 등으로도 가능하다. 암호를 해독하는 기술로는 단순 암호문 공격(Ciphertext Only Attack), 평문공격(Known Plaintext Attack), 선택 평문공격(Chosen Plaintext Attack), 최적 선택 평문 공격(Adaptively Chosen Plaintext Attack), 시간 공격 (timing attack) 및 DPA(또는 '전력분석'이라 함)공격 등이 있다.Decryption can also be done by neglecting decryption keys, predictability of passwords, or monitoring of keyboard input on the network. Decryption techniques include Ciphertext Only Attack, Known Plaintext Attack, Chosen Plaintext Attack, Adaptive Chosen Plaintext Attack, and Timing attack. And DPA (or 'power analysis') attacks.
본 발명은 데이터의 배타적 논리합 연산, 임의의 코드 변환 및 패턴 형식을 이용한 비트의 재조합을 통해 암호화/복호화에 필요한 복잡한 연산 과정을 줄임으로써 처리 속도가 빠른 비트 조합 순서를 이용한 암호화 장치 및 방법을 제공한다. The present invention provides an encryption apparatus and method using a fast bit combination sequence by reducing the complicated operation process required for encryption / decryption through exclusive OR operation of data, arbitrary code conversion, and recombination of bits using a pattern format. .
또한, 본 발명은 패턴 형식이 저장되어 있는 패턴코드 표를 변경함으로써 보안키 유출이나 암호해독과 같은 보안사고가 발생하는 경우 신속하게 대처할 수 있는 비트 조합 순서를 이용한 암호화 장치 및 방법을 제공한다.In addition, the present invention provides an encryption apparatus and method using a bit combination sequence that can quickly cope with a security incident such as security key leakage or decryption by changing the pattern code table in which the pattern format is stored.
본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 암호화 하려는 데이터의 비트열 중에서 소정 영역의 비트를 선택하는 비트 선택부, 상기 선택된 비트를 반복적으로 포함하는 비트열과 상기 암호화 하려는 데이터의 비트열을 논리 연산하여 1차 암호화된 데이터를 생성하는 제1 암호화부, 상기 선택된 비트를 임의의 코드로 변환하는 변환부 및 상기 임의의 코드를 상기 1차 암호화된 데이터의 비트열 중에서 상기 소정 영역에 삽입하고, 상기 임의의 코드가 삽입된 1차 암호화된 데이터를 추가적으로 삽입된 패턴 코드와 대응하는 패턴 형식에 따라 재조합 하여 2차 암호화된 데이터를 생성하는 제2 암호화부를 포함하고, 상기 패턴 형식은 상기 임의의 코드가 삽입된 1차 암호화된 데이터의 재조합 순서를 나타낼 수 있다.According to an embodiment of the present invention, an encryption apparatus using a bit combination order includes a bit selector that selects a bit of a predetermined area from among a bit string of data to be encrypted, a bit string repeatedly including the selected bit, and a bit of the data to be encrypted. A first encryption unit configured to logically operate on a column to generate primary encrypted data, a converting unit converting the selected bit into an arbitrary code, and converting the arbitrary code into the predetermined region among the bit strings of the primary encrypted data. And a second encryption unit for inserting the first encrypted data into which the arbitrary code is inserted and recombining the additionally encoded pattern code according to a pattern format corresponding to the inserted pattern code to generate the second encrypted data. Any code may indicate the recombination order of the primary encrypted data inserted.
상기 제1 암호화부는 상기 선택된 비트를 상기 암호화 하려는 데이터와 동일한 크기만큼 반복하여 연속된 비트열을 생성하는 비트열 생성부를 포함할 수 있다.The first encryption unit may include a bit string generator that generates a continuous bit string by repeating the selected bit by the same size as the data to be encrypted.
상기 제1 암호화부는 상기 선택된 비트를 포함하는 비트열과 상기 암호화 하려는 데이터에 대하여 배타적 논리합 연산을 수행할 수 있다.The first encryption unit may perform an exclusive OR operation on the bit string including the selected bit and the data to be encrypted.
상기 변환부는 상기 선택된 비트를 그레이 코드(gray code)로 변환할 수 있다.The converter may convert the selected bit into a gray code.
상기 제2 암호화부는 상기 임의의 코드를 상기 1차 암호화된 데이터에 삽입하는 삽입부를 포함할 수 있다.The second encryption unit may include an insertion unit for inserting the arbitrary code into the primary encrypted data.
상기 제2 암호화부는 상기 패턴 형식을 상기 패턴 코드를 이용하여 패턴 코드 표로부터 결정하는 패턴 형식 결정부를 포함하고,상기 임의의 코드가 삽입된 1차 암호화된 데이터를 상기 결정된 패턴 형식에 따라 재조합할 수 있다.The second encryption unit may include a pattern format determination unit that determines the pattern format from the pattern code table using the pattern code, and may reassemble primary encrypted data into which the arbitrary code is inserted, according to the determined pattern format. have.
또한, 본 발명의 다른 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 상기 패턴코드 표를 저장하는 패턴코드 저장부를 더 포함할 수 있다.In addition, the encryption apparatus using the bit combination order according to another embodiment of the present invention may further include a pattern code storage unit for storing the pattern code table.
상기 패턴 형식은 상기 패턴 형식에 포함된 패턴 코드 비트에 의하여 구별될 수 있다.
상기 제2 암호화부는 상기 패턴 코드에 따라 상기 임의의 코드가 삽입된 1차 암호화된 데이터를 복수개의 패턴 형식으로 2차 암호화할 수 있다.The pattern format may be distinguished by pattern code bits included in the pattern format.
The second encryption unit may secondly encrypt the first encrypted data, into which the arbitrary code is inserted, in a plurality of pattern formats according to the pattern code.
삭제delete
상기 복수개의 패턴 형식은 상기 2차 암호화된 데이터에 아이디(ID) 비트가 추가되어 구별될 수 있다.The plurality of pattern formats may be distinguished by adding ID bits to the second encrypted data.
또한, 본 발명의 다른 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 상기 2차 암호화된 데이터에 상기 암호화 하려는 데이터 외에 추가적인 정보를 부여하는 추가 정보 처리부를 더 포함할 수 있다.In addition, the encryption apparatus using the bit combination order according to another embodiment of the present invention may further include an additional information processing unit for giving additional information in addition to the data to be encrypted to the second encrypted data.
상기 패턴은 적어도 하나의 정보 패턴 또는 허위 정보 패턴을 포함할 수 있다.The pattern may include at least one information pattern or a false information pattern.
본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 방법은 암호화 하려는 데이터의 비트열 중에서 소정 영역의 비트를 선택하는 단계, 상기 선택된 비트를 반복적으로 포함하는 비트열과 상기 암호화 하려는 데이터의 비트열을 논리 연산하여 1차 암호화된 데이터를 생성하는 단계, 상기 선택된 비트를 임의의 코드로 변환하는 단계 및 상기 임의의 코드를 상기 1차 암호화된 데이터의 비트열 중에서 상기 소정 영역에 삽입하고, 상기 임의의 코드가 삽입된 1차 암호화된 데이터를 추가적으로 삽입된 패턴 코드와 대응하는 패턴 형식에 따라 재조합 하여 2차 암호화된 데이터를 생성하는 단계를 포함하고, 상기 패턴 형식은 상기 임의의 코드가 삽입된 1차 암호화된 데이터의 재조합 순서를 나타낼 수 있다.In an encryption method using a bit combination order according to an embodiment of the present invention, selecting a bit of a predetermined region from among a bit string of data to be encrypted, a bit string repeatedly including the selected bit, and a bit string of the data to be encrypted. Generating a primary encrypted data by logical operation, converting the selected bits into an arbitrary code, and inserting the arbitrary code into the predetermined region of the bit string of the primary encrypted data, And recombining the primary encrypted data having the code inserted therein according to the pattern format corresponding to the inserted pattern code to generate the secondary encrypted data, wherein the pattern format includes the primary having the arbitrary code inserted therein. Recombination order of encrypted data can be indicated.
상기 1차 암호화하는 단계는 상기 선택된 비트를 상기 암호화 하려는 데이터와 동일한 크기만큼 반복하여 연속된 비트열을 생성하는 단계를 포함할 수 있다.The primary encryption may include generating a continuous bit string by repeating the selected bit by the same size as the data to be encrypted.
상기 1차 암호화하는 단계는 상기 선택된 비트를 포함하는 비트열과 상기 암호화 하려는 데이터에 대하여 배타적 논리합 연산을 수행할 수 있다.The primary encryption may perform an exclusive OR operation on the bit string including the selected bit and the data to be encrypted.
상기 2차 암호화하는 단계는 상기 임의의 코드를 상기 1차 암호화된 데이터에 삽입하는 단계를 포함할 수 있다.
상기 2차 암호화하는 단계는 상기 패턴 형식을 상기 패턴 코드를 이용하여 패턴코드 표로부터 결정하는 단계를 포함하고, 상기 임의의 코드가 삽입된 1차 암호화된 데이터를 상기 결정된 패턴 형식에 따라 재조합할 수 있다.The second encrypting step may include inserting the arbitrary code into the first encrypted data.
The second encrypting step may include determining the pattern format from the pattern code table using the pattern code, and recombine the first encrypted data into which the arbitrary code is inserted according to the determined pattern format. have.
삭제delete
또한, 본 발명의 다른 일실시예에 따른 비트 조합 순서를 이용한 암호화 방법은 상기 2차 암호화된 데이터에 상기 암호화 하려는 데이터 외에 추가적인 정보를 부여하는 단계를 더 포함할 수 있다.In addition, the encryption method using a bit combination order according to another embodiment of the present invention may further include the step of giving additional information in addition to the data to be encrypted to the second encrypted data.
본 발명은 데이터의 배타적 논리합 연산, 임의의 코드 변환 및 패턴 형식을 이용한 비트의 재조합을 통해 암호화/복호화에 필요한 복잡한 연산 과정을 줄임으로써 처리 속도가 빠른 비트 조합 순서를 이용한 암호화 장치 및 방법을 제공할 수 있다. The present invention provides an encryption apparatus and method using a fast bit combination sequence by reducing the complicated computational process required for encryption / decryption through exclusive OR operation of data, arbitrary code conversion, and recombination of bits using a pattern format. Can be.
또한, 본 발명은 패턴 형식이 저장되어 있는 패턴코드 표를 변경함으로써 보안키 유출이나 암호해독과 같은 보안사고가 발생하는 경우 신속하게 대처할 수 있는 비트 조합 순서를 이용한 암호화 장치 및 방법을 제공할 수 있다.In addition, the present invention can provide an encryption apparatus and method using a bit combination sequence that can be quickly responded to security incidents such as security key leakage or decryption by changing the pattern code table in which the pattern format is stored. .
도 1은 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치의 블록도이다.
도 2는 본 발명의 일실시예에 따른 패턴의 형식을 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 패턴코드 표의 일 예를 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 패턴코드 표의 다른 일 예를 나타낸 도면이다.
도 5a, 5b는 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치를 적용한 구체적 일 예를 나타낸다.
도 6a, 6b는 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치를 적용한 다른 일 예를 나타낸다.
도 7은 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 방법의 흐름도이다.1 is a block diagram of an encryption apparatus using a bit combination order according to an embodiment of the present invention.
2 is a view showing the format of a pattern according to an embodiment of the present invention.
3 is a view showing an example of a pattern code table according to an embodiment of the present invention.
4 is a view showing another example of a pattern code table according to an embodiment of the present invention.
5A and 5B illustrate a specific example of applying an encryption apparatus using a bit combination order according to an embodiment of the present invention.
6A and 6B illustrate another example of applying an encryption apparatus using a bit combination order according to an embodiment of the present invention.
7 is a flowchart illustrating an encryption method using a bit combination order according to an embodiment of the present invention.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 복잡한 연산이 요구되지 않아, 사양이 낮은 스마트폰, PDA, 핸드폰에 사용되어 강한 보안성을 갖출 수 있다. 또한, 바코드 RFID, 온라인 문서 위조, 변조 및 사용자 인증 등의 분야에서 강한 보안성 뿐만 아니라 패턴코드 표의 변경을 통해 신속하게 보안 사고에 대처하게 할 수 있다.Encryption apparatus using a bit combination sequence according to an embodiment of the present invention does not require a complicated operation, it can be used in a low specification smartphone, PDA, mobile phone can have a strong security. In addition, in the fields of barcode RFID, online document forgery, tampering and user authentication, it is possible to respond to security incidents quickly by changing the pattern code table.
도 1은 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치의 블록도이다.1 is a block diagram of an encryption apparatus using a bit combination order according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 비트 선택부(110), 제1 암호화부(120), 변환부(130), 제2 암호화부(140), 패턴코드 저장부(150), 추가정보 처리부(160)를 포함한다. Referring to FIG. 1, an encryption apparatus using a bit combination order according to an embodiment of the present invention may include a
비트 선택부(110)는 암호화 하려는 데이터 중에서 소정 영역의 비트를 선택한다. 암호화 하려는 데이터는 ASCII 코드 변환을 통해 비트로 표현될 수 있다. 소정 영역이란 비트로 표현된 데이터의 일부 영역을 의미한다. 소정 영역은 사용자에 의해 임의로 설정될 수 있다. 또한, 소정 영역은 데이터의 암호화 속도를 고려하여 영역의 크기 별로 미리 설정될 수 있다. 사용자에 의해 임의로 설정되는 소정 영역 및 암호화 속도를 고려하여 미리 설정된 소정 영역은 제어부(도시되지 않음)에 의해 제어될 수 있다.The
제1 암호화부(120)는 선택된 비트를 포함하는 비트열과 암호화 하려는 데이터를 논리 연산하여 1차 암호화된 데이터를 생성한다. 제1 암호화부(120)는 비트열 생성부(121)를 포함할 수 있다. 비트열 생성부(121)는 비트 선택부(110)에서 선택된 비트를 반복 배치하여 암호화 하려는 데이터와 동일한 크기를 가진 비트열을 생성할 수 있다. 또한, 제1 암호화부(120)는 비트 선택부(110)에서 선택된 비트를 포함하는 비트열과 암호화 하려는 데이터에 대하여 배타적 논리합 연산(XOR)을 수행할 수 있다. 즉, 제1 암호화부(120)는 선택된 비트를 반복 배치하여 생성된, 암호화 하려는 데이터와 동일한 크기를 가진 비트열과 암호화 하려는 데이터에 대하여 배타적 논리합 연산을 수행할 수 있다.The
변환부(130)는 비트 선택부(110)에서 선택된 비트를 임의의 코드로 변환한다. 변환부(130)는 선택된 비트를 특정 코드 변환법에 기초하여 임의의 코드로 변환할 수 있다. 또한, 변환부(130)는 선택된 비트를 코드표에서 랜덤하게 설정된 코드 변환에 기초하여 임의의 코드로 변환할 수 있다. 예를들면, 변환부(130)는 선택된 비트를 그레이 코드 변환식 또는 그레이 코드 변환표를 이용하여 그레이 코드로 변환할 수 있다. The
제2 암호화부(140)는 1차 암호화된 데이터 및 임의의 코드를 비트 조합 순서에 대한 패턴 형식에 따라 재조합 하여 2차 암호화된 데이터를 생성한다. 제2 암호화부(140)는 삽입부(141)를 포함할 수 있다. 삽입부(141)는 변환부(130)에서 변환된 임의의 코드를 1차 암호화된 데이터에 삽입할 수 있다. 삽입부(141)는 임의의 코드를 비트 선택부(110)에서 비트가 선택된 소정 영역에 삽입할 수 있다. 또한, 제2 암호화부(140)는 패턴 형식 결정부(143)를 포함할 수 있다. 패턴 형식 결정부(143)는 패턴 코드를 이용하여 패턴코드 표로부터 패턴 형식을 결정할 수 있다. 패턴 코드는 사용자에 의해 결정될 수 있다. 또한, 패턴 코드는 랜덤하게 결정될 수 있다. 제2 암호화부(140)는 1차 암호화된 데이터 및 임의의 코드를 패턴 형식 결정부(143)에서 결정된 패턴 형식에 따라 재조합 할 수 있다. 패턴 형식은 비트의 조합 순서에 대해 정의하고 있으며, 패턴 코드 비트에 의해 구별될 수 있다. 또한, 패턴은 비트의 조합 순서를 나타내는 정보 패턴 및 암호 해독이 어렵도록 정보 패턴에 추가된, 비트의 조합 순서와 관계없는 허위 정보 패턴으로 구별될 수 있다. The
또한, 제2 암호화부(140)는 패턴 코드에 따라 1차 암호화된 데이터 및 임의의 코드를 복수개의 패턴 형식으로 2차 암호화할 수 있다. 복수개의 패턴 형식이란 복수개의 암호문을 의미한다. 제2 암호화부(140)는 패턴 코드를 이용하여 패턴코드 표에 저장된 패턴 형식이 복수개의 패턴 형식이면, 1차 암호화된 데이터 및 임의의 코드를 복수개의 암호문으로 2차 암호화 할 수 있다. 여기서 복수개의 패턴 형식은 2차 암호화된 데이터에 아이디(ID) 비트가 추가되어 구별될 수 있다. 복수개의 패턴 형식이 구별된다는 것은 먼저 2차 암호화에 적용될 패턴 형식과 나중에 적용될 패턴 형식이 구별된다는 것이다. 순서는 아이디 비트의 크기에 따라 결정될 수 있다. 아이디 비트는 적어도 하나 이상의 비트를 포함할 수 있다.In addition, the
패턴코드 저장부(150)는 패턴코드 표를 저장할 수 있다. 패턴코드 표에는 패턴 형식에 대한 정보가 저장되어 있다. 패턴코드 표는 일종의 패턴 코드에 의해 분류되는 패턴 형식에 대한 데이터베이스를 의미할 수 있다. 패턴형식 결정부(143)는 패턴코드 저장부(150)에 저장된 패턴코드 표에서 패턴 코드에 해당하는 패턴 형식을 결정할 수 있다. 제2 암호화부(140)는 패턴형식 결정부(143)에서 결정된 패턴 형식에 따라 1차 암호화된 데이터 및 임의의 코드를 재조합할 수 있다. 패턴코드 저장부(150)에 저장된 패턴코드 표를 변경함으로써 신속하게 보안 사고에 대처할 수 있다.The pattern
추가정보 처리부(160)는 제2 암호화부(140)에서 2차 암호화된 데이터에 암호화 하려는 데이터 외에 추가적인 정보를 부여할 수 있다. 추가적인 정보는 2차 암호화된 데이터에 추가 비트를 생성하는 방식으로 부여될 수 있다. 여기서 추가적인 정보란 패턴코드 표가 일회용인지 여부, 암호화된 데이터의 복호화 가능한 횟수, 복호화가 가능한 기간 및 접근권한 등에 관한 정보를 포함할 수 있다.The
또한, 비트 선택부(110), 제1 암호화부(120), 변환부(130) 및 제2 암호부(140)의 동작은 제어부(도시되지 않음)에 의해 제어될 수 있다. 또한, 비트 선택부(110), 제1 암호화부(120), 변환부(130) 및 제2 암호부(140)는 하나의 프로세서에 포함될 수 있다.
In addition, operations of the
도 2는 본 발명의 일실시예에 따른 패턴의 형식을 나타낸 도면이다.2 is a view showing the format of a pattern according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 일실시예에 따른 패턴 형식은 슬라이스(Slice), 코드(Code) 및 아이디(ID)를 포함할 수 있다. 암호문의 형태는 패턴 형식과 동일하다. 슬라이스는 암호화된 데이터의 재조합을 위해 임의의 크기로 나누어진 비트 조각을 의미한다. 코드는 패턴코드 표에서 패턴 형식을 선택하기 위한 코드 값이다. 데이터를 2개 이상의 암호문으로 암호화하는 경우에는 2개 이상의 패턴 형식을 이용할 수 있다. 이때, 패턴 형식에 아이디가 추가되어 각각의 패턴을 구별하기 위한 구별 번호로 사용될 수 있다. 또한, 패턴은 크게 정보 패턴과 허위 정보 패턴으로 구성될 수 있다. 정보 패턴은 실제 정보를 암호화 하기 위해 사용되는 패턴이다. 허위 정보 패턴은 해독을 어렵게 하기 위해 임의의 허위 정보를 담고 있는 패턴이다. Referring to FIG. 2, the pattern format according to an embodiment of the present invention may include a slice, a code, and an ID. The ciphertext is the same as the pattern. A slice refers to a bit piece divided into arbitrary sizes for recombination of encrypted data. Code is a code value for selecting a pattern format from the pattern code table. When encrypting data with more than one ciphertext, more than one pattern format can be used. In this case, an ID is added to the pattern format and may be used as a distinguishing number for distinguishing each pattern. In addition, the pattern may be largely composed of an information pattern and a false information pattern. The information pattern is a pattern used to encrypt actual information. The false information pattern is a pattern containing arbitrary false information to make decryption difficult.
도 2를 참조하면, (A)는 한 개의 패턴 형식으로 암호화 되는 경우를 나타낸다. (B)는 두 개의 패턴 형식으로 암호화 되는 경우를 나타낸다. (A) 및 (B)의 경우에 패턴 형식은 슬라이스(210) 및 코드(220,230,250,280)로 이루어진다. (B)의 경우에는 아이디 비트(240,260,270,290)가 추가된다. Referring to FIG. 2, (A) shows a case where the data is encrypted in one pattern format. (B) shows the case of encryption in two pattern formats. In the case of (A) and (B), the pattern format consists of a
(A) 및 (B)의 경우에 공통적으로, 데이터는 슬라이스, 코드 및 아이디의 순서에 의해 암호화되는 것이므로, 슬라이스, 코드 및 아이디가 고정된 위치를 가지거나 일정한 크기를 가질 필요는 없다. 패턴코드 표에 저장된 패턴 형식에서 각 패턴 형식의 전체 비트 수, 할당 된 아이디 및 코드의 비트 수는 동일하다. 또한, 동일한 패턴코드 표에서 코드와 아이디 비트의 위치는 같고, 슬라이스의 조합 순서는 다르다. 즉, 패턴코드 표에 저장된 패턴 형식은 슬라이스의 조합 순서가 상이한 형태이며, 코드 값에 의해 구별될 수 있다. 패턴 형식에서 코드 비트는 인접하여 연속으로 배치될 수도 있고, 분할되어 비트 별로 상이한 위치에 배치될 수도 있다. Commonly in the case of (A) and (B), since the data is encrypted by the sequence of slices, codes, and IDs, the slices, codes, and IDs do not need to have a fixed position or have a constant size. In the pattern format stored in the pattern code table, the total number of bits of each pattern type, the assigned ID, and the number of bits of the code are the same. In the same pattern code table, the code and ID bit positions are the same, and the order of combining the slices is different. That is, the pattern format stored in the pattern code table is a form in which the sequence of combining slices is different and can be distinguished by code values. In the pattern format, the code bits may be disposed adjacent to each other consecutively, or may be divided and disposed at different positions for each bit.
(B)의 경우에 복수개의 패턴 형식은 추가된 아이디 비트로 표현 가능한 개수만큼 가능하다. 아이디 비트는 분할되어 비트 별로 상이한 위치에 배치된다. 코드 비트는 패턴을 구성하는 정보 패턴에 나누어 각각 1비트씩 삽입될 수 있다. 허위 정보 패턴에는 임의의 값을 넣을 수 있다.
In the case of (B), a plurality of pattern formats may be provided as many as can be represented by the added ID bits. The ID bits are divided and placed in different positions for each bit. The code bits may be divided into information patterns constituting the pattern and inserted one bit each. Any value can be entered in the false information pattern.
도 3은 본 발명의 일실시예에 따른 패턴코드 표의 일 예를 나타낸 도면이다.3 is a view showing an example of a pattern code table according to an embodiment of the present invention.
도 3을 참조하면, 패턴코드 표에는 한 개의 암호문을 생성하는 경우의 패턴 형식이 나타나 있다. 패턴 코드는 A, B 두 개의 비트로 표현되며, 패턴 형식에서 비트 번호 16(320) 및 비트 번호 23(310)에 배치되어 있다. 두 개의 비트로는 4가지 경우를 표현 할 수 있으므로, 패턴 형식은 슬라이스의 조합 순서가 상이한 4가지 경우로 표현될 수 있다. 도 3을 참조하면, 패턴 형식은 전체 29개의 비트로 구성되어 있으며, 23번째 비트 및 16번째 비트는 코드 비트로 사용되고, 나머지 27개 비트의 조합 순서에 의해 4가지 경우로 구별될 수 있다. 이때, 27개 비트의 조합 순서는 사용자에 의해 임의로 설정될 수도 있고, 랜덤하게 설정될 수도 있다.
Referring to FIG. 3, a pattern format in the case of generating one cipher text is shown in the pattern code table. The pattern code is represented by two bits A and B, and is disposed in
도 4는 본 발명의 일실시예에 따른 패턴코드 표의 다른 일 예를 나타낸 도면이다.4 is a view showing another example of a pattern code table according to an embodiment of the present invention.
도 4를 참조하면, 패턴코드 표에는 두 개의 암호문을 생성하는 경우의 패턴 형식이 나타나 있다. 패턴은 정보 패턴 및 허위 정보 패턴을 포함할 수 있다. 정보 패턴은 실제 정보를 암호화 하기 위해 사용되는 패턴이다. 허위 정보 패턴은 해독을 어렵게 하기 위해 임의의 허위 정보를 담고 있는 패턴이다. 패턴 코드는 A, B 두 개의 비트로 표현되며, 패턴 형식에서 비트 번호 9(412) 및 비트 번호 9(415)에 배치되어 있다. 두 개의 암호문을 형성하는 경우에는 각 패턴 형식에 코드 비트가 하나씩 배치될 수 있다. 또한, 아이디 비트가 추가된다. 아이디 비트는 복수개의 암호문을 형성하는 경우에, 각 암호문을 구별하기 위해 사용될 수 있다. 허위 정보 패턴에는 임의의 비트가 배치될 수 있다. Referring to FIG. 4, the pattern code table shows a pattern format in the case of generating two cipher texts. The pattern may include an information pattern and a false information pattern. The information pattern is a pattern used to encrypt actual information. The false information pattern is a pattern containing arbitrary false information to make decryption difficult. The pattern code is represented by two bits A and B, and is disposed in
도 4를 참조하면, 정보 패턴 및 허위 정보 패턴은 17개의 비트로 구성되며, 비트 번호 13(411,414,417) 및 비트 번호 3(413,416,419)은 아이디 비트로 사용되고, 비트 번호 9(412,415,418)는 코드 비트로 사용될 수 있다. 따라서, 17개의 비트 중 3개의 비트를 제외한 14개의 비트의 조합 순서를 통해 패턴 형식이 결정될 수 있다. 두 개의 암호문이 생성되므로 코드 비트는 각 암호문에 한 개씩 배치(412,415)될 수 있다. 코드 비트로 A, B 두 개의 비트가 할당되므로, 4가지 경우(00,01,10,11)의 패턴 형식을 생성할 수 있다.
Referring to FIG. 4, the information pattern and the false information pattern are composed of 17 bits, bit number 13 (411, 414, 417) and bit number 3 (413, 416, 419) may be used as ID bits, and bit number 9 (412, 415, 418) may be used as code bits. Therefore, the pattern format may be determined through a combination order of 14 bits except 3 bits among 17 bits. Since two ciphertexts are generated, one code bit may be placed 412 and 415 in each ciphertext. Since two bits, A and B, are allocated as code bits, a pattern format of four cases (00, 01, 10, 11) can be generated.
도 5a 및 도 5b는 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치를 적용한 구체적 일 예를 나타낸다.5A and 5B illustrate a specific example in which an encryption apparatus using a bit combination order according to an embodiment of the present invention is applied.
본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치를 통하여 암호화 하려는 데이터는 알파벳 문자 CODE이다. 알파벳 문자 CODE를 ASCII 코드로 변환하면, C는 1000011, O는 1101111, D는 1100100, E는 1100101로 변환된다. (A)는 데이터 CODE의 ASCII 코드로 변환된 결과를 나타낸다. 따라서, 데이터 CODE는 총 28개의 비트로 표현될 수 있다. The data to be encrypted through the encryption apparatus using the bit combination order according to an embodiment of the present invention is an alphabetic character CODE. When the alphabetic character CODE is converted into an ASCII code, C is converted to 1000011, O is 1101111, D is 1100100, and E is 1100101. (A) shows the result of conversion to the ASCII code of the data code. Therefore, the data CODE may be represented by a total of 28 bits.
비트 선택부(110)는 (B)의 데이터에서, 비트 번호 18부터 비트 번호 22까지(510)를 소정 영역으로 하여 비트를 선택할 수 있다. 비트열 생성부(121)는 선택된 비트(510)를 반복하여 총 28개의 비트로 구성된 비트열(520)을 생성할 수 있다. 제1 암호화부(120)는 (B)에서 데이터와 비트열에 대하여 배타적 논리합 연산(XOR)을 수행할 수 있다. 배타적 논리합 연산(XOR) 결과가 (B)의 XOR 결과에 나타나 있다. The
변환부(130)는 선택된 비트(510)를 임의의 코드로 변환한다. 도 5a에서는 변환부(130)가 선택된 비트(510)를 그레이 코드(530)로 변환하는 경우를 예로 들었다. 변환부(130)는 선택된 비트(11110)에 대하여 가장 왼쪽 비트는 그대로 가져오고, 나머지 비트는 왼쪽의 비트와 배타적 논리합 연산을 수행하여 그레이 코드로 변환할 수 있다. 따라서, 변환부(130)를 통해 변환된 그레이 코드는 10001(530)이다. 삽입부(141)는 그레이 코드(530)를 제1 암호화부(120)에서 배타적 논리합 연산을 수행한 결과에 삽입할 수 있다. 그레이 코드(530)가 삽입되는 위치는 비트 선택부(110)에 의해 선택된 비트의 소정 영역(540)이다. (C)는 제1 암호화부(120)에서 배타적 논리합 연산을 수행한 결과 및 그레이 코드(530)를 나타낸다. (D)는 제1 암호화부(120)에서 배타적 논리합 연산을 수행한 결과에 그레이 코드(530)가 삽입된 결과를 나타낸다.The
도 5b는 패턴 코드에 따라 패턴 형식이 결정됨으로써, 결정된 패턴 형식에 의해 한 개의 암호문이 생성되는 경우를 나타낸다. 패턴형식 결정부(143)는 패턴코드 표에서 패턴 코드가 결정되면, 결정된 패턴 코드에 따라 패턴 형식을 결정할 수 있다. 패턴 코드는 사용자에 의해 결정될 수도 있고, 랜덤하게 결정될 수도 있다. (E)는 도 3의 패턴코드 표에서 패턴 코드가 01로 결정되는 경우의 패턴 형식을 나타낸다. 패턴 형식은 30개의 비트로 구성되며, 비트 번호 24 및 비트 번호 17이 패턴 코드 비트로 사용된다. (D)의 결과 값은 (E)의 0부터 27까지의 순서에 따라 재조합 될 수 있다. (F)는 (D)의 결과 값을 (E)의 순서에 따라 재조합 한 결과를 나타낸다.
5B illustrates a case in which one cipher text is generated by the determined pattern format by determining the pattern format according to the pattern code. When the pattern code is determined in the pattern code table, the
도 6a 및 도 6b는 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치를 적용한 다른 일 예를 나타낸다.6A and 6B illustrate another example of applying an encryption apparatus using a bit combination order according to an embodiment of the present invention.
도 6a 및 도 6b는 도 5a에서 (A),(B),(C),(D)의 과정을 통과한 후, 패턴 코드에 따라 패턴 형식이 결정됨으로써, 결정된 패턴 형식에 의해 두 개의 암호문이 생성되는 경우를 나타낸다. 도 4의 패턴코드 표에서 패턴 코드가 00으로 결정되면, 패턴형식 결정부(143)는 패턴 코드에 해당되는 패턴 형식을 결정할 수 있다. 복수개의 암호문이 생성되는 경우에는 패턴이 정보 패턴 및 허위 정보 패턴을 포함할 수 있다. (A)에서는 패턴이 두 개의 정보 패턴 및 하나의 허위 정보 패턴으로 구성된다. 두 개의 정보 패턴 형식은 아이디 비트로 구별될 수 있다. 각 정보 패턴 형식은 17개의 비트로 구성되며, 2개의 아이디 비트 및 1개의 코드 비트를 포함할 수 있다. 따라서, 전체 정보 패턴 형식은 34개의 비트로 구성되고, 4개의 아이디 비트 및 2개의 코드 비트를 포함할 수 있다. 28개의 비트가 비트의 조합 순서를 위해 사용될 수 있다. 허위 정보 패턴 형식에 배치된 비트는 임의의 비트 값으로 특별한 의미를 가지고 있지 않다. 정보 패턴에서 비트 번호 13 및 비트 번호 3은 아이디 비트로 사용되고, 비트 번호 9는 코드 비트로 사용된다. (B)는 도 5a에서 (D)의 결과 값으로, 제1 암호화부(120)에서 배타적 논리합 연산을 수행한 결과에 그레이 코드(530)가 삽입된 결과를 나타낸다. 즉, (B)는 재조합 될 데이터를 나타낸다. 제2 암호화부(140)는 결정된 패턴 형식에 따라 제1 암호화된 데이터 및 그레이 코드를 재조합 할 수 있다. 즉, 제2 암호화부(140)는 (A)에서 결정된 패턴 형식에 따라 (B)의 데이터를 재조합 할 수 있다. (C)는 정보 패턴에 의해 (B)의 데이터가 재조합 된 결과를 나타낸다. (D)는 (C)의 결과에 (A)의 허위 정보 패턴이 추가된 결과를 나타낸다. 허위 정보 패턴은 정보 패턴에 더미로 추가되어 암호 해독을 어렵게 할 수 있다.
6A and 6B illustrate a pattern format determined according to a pattern code after passing through the processes of (A), (B), (C) and (D) in FIG. Indicates when it is created. If the pattern code is determined to be 00 in the pattern code table of FIG. 4, the pattern
도 7은 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 방법의 흐름도이다.7 is a flowchart illustrating an encryption method using a bit combination order according to an embodiment of the present invention.
710단계에서, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 암호화 하려는 데이터 중에서 소정 영역의 비트를 선택한다. 소정 영역이란 비트로 표현된 데이터의 일부 영역을 의미한다. 소정 영역은 사용자에 의해 임의로 설정될 수 있다. 또한, 소정 영역은 데이터의 암호화 속도를 고려하여 영역의 크기 별로 미리 설정될 수 있다.In
720단계에서, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 상기 선택된 비트를 상기 암호화 하려는 데이터와 동일한 크기만큼 반복하여 연속된 비트열을 생성한다. 암호화 하려는 데이터와 동일한 크기의 비트열을 생성하는 것은 배타적 논리합 연산을 수행하기 위함이다.In
730단계에서, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 상기 선택된 비트를 포함하는 비트열과 상기 암호화 하려는 데이터를 논리 연산하여 1차 암호화된 데이터를 생성한다. 여기서 논리 연산은 배타적 논리합 연산(XOR)을 포함할 수 있다. In
740단계에서, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 상기 선택된 비트를 임의의 코드로 변환한다. 이때, 임의의 코드에는 그레이 코드(gray code)가 포함될 수 있다. 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 선택된 비트에 대하여 가장 왼쪽 비트는 그대로 가져오고, 나머지 비트는 왼쪽의 비트와 배타적 논리합 연산을 수행하여 그레이 코드로 변환할 수 있다.In
750단계에서, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 상기 임의의 코드를 상기 1차 암호화된 데이터에 삽입한다. 이때, 임의의 코드에는 그레이 코드가 포함될 수 있다.In
760단계에서, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 패턴 코드를 이용하여 패턴코드 표로부터 상기 패턴 형식을 결정한다. 패턴 코드는 사용자에 의해 결정될 수 있다. 또한, 패턴 코드는 랜덤하게 결정될 수 있다. 패턴코드 표에는 패턴 형식이 패턴 코드에 따라 구분되어 있다. 따라서, 패턴 코드가 결정되면, 패턴 코드에 따른 패턴 형식도 결정된다. In
770단계에서, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 상기 1차 암호화된 데이터 및 상기 임의의 코드를 비트 조합 순서에 대한 패턴 형식에 따라 재조합 하여 2차 암호화된 데이터를 생성한다. 2차 암호화된 데이터는 정보 패턴에 따라 상기 1차 암호화된 데이터 및 상기 임의의 코드를 재조합하여 생성될 수 있다. 이때 정보 패턴은 패턴코드 표의 패턴 형식에 의해 결정될 수 있다. In
또한, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치는 상기 2차 암호화된 데이터에 상기 암호화 하려는 데이터 외에 추가적인 정보를 부여할 수 있다. 여기서 추가적인 정보란 패턴코드 표가 일회용인지 여부, 암호화된 데이터의 복호화 가능한 횟수, 복호화가 가능한 기간 및 접근권한 등에 관한 정보를 포함할 수 있다.In addition, the encryption apparatus using the bit combination order according to an embodiment of the present invention may give additional information other than the data to be encrypted to the second encrypted data. The additional information may include information about whether the pattern code table is a one-time use, the number of times the encrypted data can be decrypted, the period in which the data can be decrypted, and the access authority.
또한, 본 발명의 일실시예에 따른 비트 조합 순서를 이용한 암호화 장치에 의해 암호화 된 데이터는 암호화의 반대 과정을 통해 복호화 될 수 있다. 즉, 패턴 형식을 키로 하여 패턴 코드 및 패턴 형식에 대한 정보를 알고 있으면 암호화된 데이터를 복호화 할 수 있다. 암호화된 데이터에 추가된 정보는 복호화 시도 횟수, 복호화 가능 기간 및 접근 권한 중 어느 하나에 관한 내용을 포함하고 있어서, 복호화 또는 암호를 해독하는 과정을 어렵게 할 수 있다.In addition, the data encrypted by the encryption device using the bit combination order according to an embodiment of the present invention can be decrypted through the reverse process of encryption. That is, if the pattern code and the information on the pattern format are known with the pattern format as a key, the encrypted data can be decrypted. The information added to the encrypted data includes information about any one of the number of decryption attempts, a decryption period, and an access right, thereby making it difficult to decrypt or decrypt.
본 발명의 실시 예에 따른 방법들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. Methods according to an embodiment of the present invention can be implemented in the form of program instructions that can be executed by various computer means and recorded in a computer readable medium. The computer readable medium may include program instructions, data files, data structures, etc. alone or in combination. The program instructions recorded on the medium may be those specially designed and constructed for the present invention or may be available to those skilled in the art of computer software.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
110: 비트 선택부
120: 제1 암호화부
130: 변환부
140:제2 암호화부
150: 패턴코드 저장부
160: 추가정보 처리부110: bit selector
120: first encryption unit
130: conversion unit
140: second encryption unit
150: pattern code storage unit
160: additional information processing unit
Claims (18)
상기 선택된 비트를 반복적으로 포함하는 비트열과 상기 암호화 하려는 데이터의 비트열을 논리 연산하여 1차 암호화된 데이터를 생성하는 제1 암호화부;
상기 선택된 비트를 임의의 코드로 변환하는 변환부; 및
상기 임의의 코드를 상기 1차 암호화된 데이터의 비트열 중에서 상기 소정 영역에 삽입하고, 상기 임의의 코드가 삽입된 1차 암호화된 데이터를 추가적으로 삽입된 패턴 코드와 대응하는 패턴 형식에 따라 재조합 하여 2차 암호화된 데이터를 생성하는 제2 암호화부를 포함하고,
상기 패턴 형식은 상기 임의의 코드가 삽입된 1차 암호화된 데이터의 재조합 순서를 나타내는 것임을 특징으로 하는
비트 조합 순서를 이용한 암호화 장치.A bit selector which selects bits of a predetermined area from among bit strings of data to be encrypted;
A first encryption unit configured to logically operate on the bit string repeatedly including the selected bit and the bit string of the data to be encrypted, to generate first encrypted data;
A converting unit converting the selected bit into an arbitrary code; And
Inserting the arbitrary code into the predetermined region of the bit string of the primary encrypted data, and recombining the primary encrypted data having the arbitrary code inserted therein according to a pattern format corresponding to the additionally inserted pattern code; A second encryption unit for generating secondary encrypted data,
The pattern format is characterized in that it represents the recombination order of the primary encrypted data in which the arbitrary code is inserted
Encryption device using bit combination order.
상기 제1 암호화부는
상기 선택된 비트를 상기 암호화 하려는 데이터와 동일한 크기만큼 반복하여 연속된 비트열을 생성하는 비트열 생성부
를 포함하는 비트 조합 순서를 이용한 암호화 장치.The method of claim 1,
The first encryption unit
A bit string generator for generating a continuous bit string by repeating the selected bit by the same size as the data to be encrypted
Encryption apparatus using a bit combination sequence comprising a.
상기 제1 암호화부는
상기 선택된 비트를 포함하는 비트열과 상기 암호화 하려는 데이터에 대하여 배타적 논리합 연산을 수행하는 것을 특징으로 하는 비트 조합 순서를 이용한 암호화 장치.The method of claim 1,
The first encryption unit
And an exclusive OR operation on the bit string including the selected bit and the data to be encrypted.
상기 변환부는
상기 선택된 비트를 그레이 코드(gray code)로 변환하는 것을 특징으로 하는 비트 조합 순서를 이용한 암호화 장치.The method of claim 1,
The conversion unit
And encrypting the selected bits into gray codes.
상기 제2 암호화부는
상기 임의의 코드를 상기 1차 암호화된 데이터에 삽입하는 삽입부
를 포함하는 비트 조합 순서를 이용한 암호화 장치.The method of claim 1,
The second encryption unit
Inserting unit for inserting the arbitrary code into the primary encrypted data
Encryption apparatus using a bit combination sequence comprising a.
상기 제2 암호화부는
상기 패턴 형식을 상기 패턴 코드를 이용하여 패턴코드 표로부터 결정하는 패턴 형식 결정부를 포함하고,
상기 임의의 코드가 삽입된 1차 암호화된 데이터를 상기 결정된 패턴 형식에 따라 재조합 하는
비트 조합 순서를 이용한 암호화 장치.The method of claim 1,
The second encryption unit
A pattern format determination unit for determining the pattern format from the pattern code table using the pattern code,
Recombining the primary encrypted data into which the arbitrary code is inserted according to the determined pattern format
Encryption device using bit combination order.
상기 패턴코드 표를 저장하는 패턴코드 저장부
를 더 포함하는 비트 조합 순서를 이용한 암호화 장치.The method of claim 6,
Pattern code storage unit for storing the pattern code table
Encryption apparatus using a bit combination sequence further comprising.
상기 패턴 형식은
상기 패턴 형식에 포함된 패턴 코드 비트에 의하여 구별되는 것을 특징으로 하는 비트 조합 순서를 이용한 암호화 장치.The method of claim 1,
The pattern format is
And a bit code sequence included in the pattern format.
상기 제2 암호화부는
상기 패턴 코드에 따라 상기 임의의 코드가 삽입된 1차 암호화된 데이터를 복수개의 패턴 형식으로 2차 암호화하는 것을 특징으로 하는 비트 조합 순서를 이용한 암호화 장치.The method of claim 1,
The second encryption unit
And encrypting the first encrypted data into which the arbitrary code is inserted in the plurality of pattern formats according to the pattern code.
상기 복수개의 패턴 형식은
상기 2차 암호화된 데이터에 아이디(ID) 비트가 추가되어 구별되는 것을 특징으로 하는 비트 조합 순서를 이용한 암호화 장치.10. The method of claim 9,
The plurality of pattern formats
And an ID bit is added to the second encrypted data and distinguished from each other.
상기 2차 암호화된 데이터에 상기 암호화 하려는 데이터 외에 추가적인 정보를 부여하는 추가 정보 처리부
를 더 포함하는 비트 조합 순서를 이용한 암호화 장치.The method of claim 1,
An additional information processor for adding additional information to the secondary encrypted data in addition to the data to be encrypted;
Encryption apparatus using a bit combination sequence further comprising.
상기 패턴 형식은
적어도 하나의 정보 패턴 또는 허위 정보 패턴
을 포함하는 비트 조합 순서를 이용한 암호화 장치.The method of claim 1,
The pattern format is
At least one information pattern or false information pattern
Encryption apparatus using a bit combination sequence comprising a.
상기 선택된 비트를 반복적으로 포함하는 비트열과 상기 암호화 하려는 데이터의 비트열을 논리 연산하여 1차 암호화된 데이터를 생성하는 단계;
상기 선택된 비트를 임의의 코드로 변환하는 단계; 및
상기 임의의 코드를 상기 1차 암호화된 데이터의 비트열 중에서 상기 소정 영역에 삽입하고, 상기 임의의 코드가 삽입된 1차 암호화된 데이터를 추가적으로 삽입된 패턴 코드와 대응하는 패턴 형식에 따라 재조합 하여 2차 암호화된 데이터를 생성하는 단계를 포함하고,
상기 패턴 형식은 상기 임의의 코드가 삽입된 1차 암호화된 데이터의 재조합 순서를 나타내는 것임을 특징으로 하는
비트 조합 순서를 이용한 암호화 방법.Selecting a bit of a predetermined region from a bit string of data to be encrypted;
Generating a first encrypted data by performing a logical operation on a bit string repeatedly including the selected bit and a bit string of the data to be encrypted;
Converting the selected bit into an arbitrary code; And
Inserting the arbitrary code into the predetermined region of the bit string of the primary encrypted data, and recombining the primary encrypted data having the arbitrary code inserted therein according to a pattern format corresponding to the additionally inserted pattern code; Generating secondary encrypted data,
The pattern format is characterized in that it represents the recombination order of the primary encrypted data in which the arbitrary code is inserted
Encryption method using bit combination order.
상기 1차 암호화하는 단계는
상기 선택된 비트를 상기 암호화 하려는 데이터와 동일한 크기만큼 반복하여 연속된 비트열을 생성하는 단계
를 포함하는 비트 조합 순서를 이용한 암호화 방법.The method of claim 13,
The first encryption step
Generating a continuous bit string by repeating the selected bits by the same size as the data to be encrypted.
Encryption method using a bit combination sequence comprising a.
상기 1차 암호화하는 단계는
상기 선택된 비트를 포함하는 비트열과 상기 암호화 하려는 데이터에 대하여 배타적 논리합 연산을 수행하는 것을 특징으로 하는 비트 조합 순서를 이용한 암호화 방법.The method of claim 13,
The first encryption step
And performing an exclusive OR operation on the bit string including the selected bit and the data to be encrypted.
상기 2차 암호화하는 단계는
상기 임의의 코드를 상기 1차 암호화된 데이터에 삽입하는 단계
를 포함하는 비트 조합 순서를 이용한 암호화 방법.The method of claim 13,
The second encryption step
Inserting the arbitrary code into the primary encrypted data
Encryption method using a bit combination sequence comprising a.
상기 2차 암호화하는 단계는
상기 패턴 형식을 상기 패턴 코드를 이용하여 패턴코드 표로부터 결정하는 단계를 포함하고,
상기 임의의 코드가 삽입된 1차 암호화된 데이터를 상기 결정된 패턴 형식에 따라 재조합하는
비트 조합 순서를 이용한 암호화 방법.The method of claim 13,
The second encryption step
Determining the pattern format from the pattern code table using the pattern code,
Recombining the primary encrypted data having the arbitrary code inserted therein according to the determined pattern format
Encryption method using bit combination order.
상기 2차 암호화된 데이터에 상기 암호화 하려는 데이터 외에 추가적인 정보를 부여하는 단계
를 더 포함하는 비트 조합 순서를 이용한 암호화 방법.The method of claim 13,
Giving additional information to the secondary encrypted data in addition to the data to be encrypted
Encryption method using a bit combination sequence further comprising.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100085733A KR101148560B1 (en) | 2010-09-01 | 2010-09-01 | Apparatus and method for encryption using mixture of bit data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100085733A KR101148560B1 (en) | 2010-09-01 | 2010-09-01 | Apparatus and method for encryption using mixture of bit data |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120023311A KR20120023311A (en) | 2012-03-13 |
KR101148560B1 true KR101148560B1 (en) | 2012-05-23 |
Family
ID=46130823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100085733A KR101148560B1 (en) | 2010-09-01 | 2010-09-01 | Apparatus and method for encryption using mixture of bit data |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101148560B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220011996A (en) | 2020-07-22 | 2022-02-03 | 경북대학교 산학협력단 | Transmitter, receiver, control apparatus and method using random bit-inversion |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101975638B1 (en) * | 2016-08-24 | 2019-05-07 | 유동근 | Method for generation encrypted program or file |
CN112379905A (en) * | 2020-11-20 | 2021-02-19 | 惠州Tcl移动通信有限公司 | Kernel upgrading method and device, terminal and storage medium |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000076501A (en) * | 1999-05-26 | 2000-12-26 | 마츠시타 덴끼 산교 가부시키가이샤 | Data encryption apparatus and method |
KR20030078453A (en) * | 2002-03-29 | 2003-10-08 | 주식회사 엘지이아이 | Method and apparatus for encrypting and decrypting data in wireless lan |
KR20050084560A (en) * | 2002-10-31 | 2005-08-26 | 소니 가부시끼 가이샤 | Data processing device and data reception processing device |
KR20080100673A (en) * | 2007-05-14 | 2008-11-19 | 삼성전자주식회사 | Encryption-based security protection method for processor and apparatus thereof |
-
2010
- 2010-09-01 KR KR1020100085733A patent/KR101148560B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000076501A (en) * | 1999-05-26 | 2000-12-26 | 마츠시타 덴끼 산교 가부시키가이샤 | Data encryption apparatus and method |
KR20030078453A (en) * | 2002-03-29 | 2003-10-08 | 주식회사 엘지이아이 | Method and apparatus for encrypting and decrypting data in wireless lan |
KR20050084560A (en) * | 2002-10-31 | 2005-08-26 | 소니 가부시끼 가이샤 | Data processing device and data reception processing device |
KR20080100673A (en) * | 2007-05-14 | 2008-11-19 | 삼성전자주식회사 | Encryption-based security protection method for processor and apparatus thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220011996A (en) | 2020-07-22 | 2022-02-03 | 경북대학교 산학협력단 | Transmitter, receiver, control apparatus and method using random bit-inversion |
KR102403462B1 (en) | 2020-07-22 | 2022-05-27 | 경북대학교 산학협력단 | Transmitter, receiver, control apparatus and method using random bit-inversion |
Also Published As
Publication number | Publication date |
---|---|
KR20120023311A (en) | 2012-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101291325B (en) | Method for encryption for information and decryption method for information | |
Soofi et al. | An enhanced Vigenere cipher for data security | |
CN103778590B (en) | Using digital picture storage and the method and apparatus of transmission information | |
CN108964872B (en) | Encryption method and device based on AES | |
US20140270165A1 (en) | Cryptographic system based on reproducible random sequences | |
EP3382929B1 (en) | Technique to generate symmetric encryption algorithms | |
Rajput et al. | An improved cryptographic technique to encrypt text using double encryption | |
Kumar et al. | A novel approach of symmetric key cryptography | |
CN103501220B (en) | encryption method and device | |
KR101148560B1 (en) | Apparatus and method for encryption using mixture of bit data | |
Sermeno et al. | Modified Vigenere cryptosystem: An integrated data encryption module for learning management system | |
JP5992651B2 (en) | ENCRYPTION METHOD, PROGRAM, AND SYSTEM | |
KR101602803B1 (en) | The encryption and decryption Method of using to polarization | |
CN111314270B (en) | Data encryption and decryption method based on validity period uniform distribution symmetric algorithm | |
Ghosh et al. | A comprehensive analysis between popular symmetric encryption algorithms | |
US20170295012A1 (en) | Cryptographic system based on reproducible random sequences | |
CN115632765A (en) | Encryption method, decryption device, electronic equipment and storage medium | |
Kaur et al. | Multiphase and multiple encryption | |
JP6631989B2 (en) | Encryption device, control method, and program | |
CN111314052B (en) | Data encryption and decryption method | |
Pandey et al. | Data security using various cryptography Techniques: A Recent Survey | |
US10997317B2 (en) | Method for safeguarding the confidentiality of the sender's identification of messages transmitted through promiscuous channels | |
Alrammahi et al. | Development of Advanced Encryption Standard (AES) Cryptography Algorithm for Wi-Fi Security Protocol | |
KR101553148B1 (en) | Device and method for encrypting using bit extention process | |
Charru et al. | Improved Cryptography Algorithm to Enhanced Data Security |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150417 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160325 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170327 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190807 Year of fee payment: 8 |