KR101147141B1 - Board assembly for fpga element test using fmc - Google Patents

Board assembly for fpga element test using fmc Download PDF

Info

Publication number
KR101147141B1
KR101147141B1 KR1020100129742A KR20100129742A KR101147141B1 KR 101147141 B1 KR101147141 B1 KR 101147141B1 KR 1020100129742 A KR1020100129742 A KR 1020100129742A KR 20100129742 A KR20100129742 A KR 20100129742A KR 101147141 B1 KR101147141 B1 KR 101147141B1
Authority
KR
South Korea
Prior art keywords
fpga device
board
test
fpga
mode
Prior art date
Application number
KR1020100129742A
Other languages
Korean (ko)
Inventor
고대호
심은섭
Original Assignee
한국항공우주연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공우주연구원 filed Critical 한국항공우주연구원
Priority to KR1020100129742A priority Critical patent/KR101147141B1/en
Application granted granted Critical
Publication of KR101147141B1 publication Critical patent/KR101147141B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE: A board assembly for testing a field programmable gate array device using a field programmable gate array mezzanine card is provided to be utilized regardless of a kind of a field programmable gate array and increase data transmission speed while using a universal control board. CONSTITUTION: A board assembly for testing a field programmable gate array(FPGA) device comprises a test board(110) and a control board(120). The test board includes the FPGA device to be tested on the test board. The control board is connected to the test board in an FPGA mezzanine card mode. The control board controls the test board and receives data from the FPGA device for testing the FPGA device. The test board comprises a substrate(111), an high pin count terminal(113), and a low pin count terminal(114). The FPGA device is mounted on the substrate. The high pin count terminal is installed on the substrate and transmits data generated from the calculation of the FPGA device to the control board. The low pin count terminal transmits data generated from the calculation of the FPGA device and files which comprise the FPGA device to the control board.

Description

ＦＭＣ를 이용한 ＦＰＧＡ 소자 테스트용 보드 어셈블리{BOARD ASSEMBLY FOR FPGA ELEMENT TEST USING FMC}Board assembly for testing FPCA devices using FMC {BOARD ASSEMBLY FOR FPGA ELEMENT TEST USING FMC}

본 발명은 위성 등에 장착되는 FPGA 소자의 성능 테스트에 사용되는 FPGA 소자 테스트용 보드 어셈블리에 관한 것이다.The present invention relates to a board assembly for testing an FPGA device used for performance testing of an FPGA device mounted on a satellite or the like.

일반적으로, FPGA(field programmable gate array) 소자란 비메모리 반도체 소자의 일종으로, 회로 변경이 불가능한 일반 반도체 소자와 달리 여러 번 회로를 다시 새겨 넣을 수 있는 반도체 소자를 말한다.In general, a field programmable gate array (FPGA) device is a kind of non-memory semiconductor device, and refers to a semiconductor device capable of re-integrating a circuit many times, unlike a general semiconductor device that cannot change a circuit.

FPGA 소자는 이러한 장점으로 인해 부품 구성에 제약이 따르는 인공위성, 군용 무기 등에 많이 적용되고 있다. FPGA 소자가 위성, 무기 등에 적용되는 경우, 우주 환경이나 극한 환경에 노출되기는 바, 이러한 환경과 유사한 환경에서 FPGA의 성능 시험이 수행되고 있다.FPGA devices have been widely applied to satellites and military weapons, which have limited component configurations due to these advantages. When FPGA devices are applied to satellites, weapons, etc., they are exposed to space or extreme environments, and FPGA performance tests are performed in environments similar to these environments.

FPGA의 성능시험을 위하여 일반적으로 FPGA 소자 테스트용 보드 어셈블리가 사용되고 있는데, 이는 테스트할 FPGA 소자가 실장된 테스트 보드와, 테스트 보드의 동작을 제어하기 위한 컨트롤 보드를 포함하는 구성을 갖는다.In order to test the performance of an FPGA, a board assembly for testing an FPGA device is generally used, which includes a test board in which an FPGA device to be tested is mounted and a control board for controlling the operation of the test board.

기존의 FPGA 소자 테스트용 보드 어셈블리의 구성에 따르면, 테스트 보드의 규격, 제원이 표준화되어 있지 않아 매시험시 고가의 테스트 보드를 제작하여야 할 뿐만 아니라, 제작된 테스트 보드에 특화된 컨트롤 보드 역시 고가에 제작해야 하므로 시험 수행에 많은 비용이 소요되고 있다. 아울러, 테스트 보드마다 특화된 인터페이스를 사용함으로 인해 시험 후 다른 FPGA 소자의 시험에 적용하기 어려운 문제가 있다.According to the configuration of the existing board assembly for testing FPGA devices, the test board is not standardized and the specifications are not standardized, and expensive test boards must be manufactured at every test, and control boards specialized for the manufactured test boards are also manufactured at high cost. The cost of doing the test is high. In addition, the use of specialized interfaces for each test board makes it difficult to apply the test to other FPGA devices after the test.

한편, 방사선 테스트와 같은 실시간 테스트의 수행을 위해서는 컨트롤 보드와 테스트 보드 사이의 데이터 전송 속도를 높이는 것이 매우 중요하다. 고속 데이터 전송을 위해서 컨트롤 보드와 테스트 보드를 일체화시켜 제작하고 있는 실정이다. 그러나, 방사선 테스트의 경우, FPGA 소자를 매 시험마다 하나씩 소모해야 하므로, 매 시험마다 컨트롤 보드마저 함께 폐기해야 하는 문제가 있다.On the other hand, it is very important to increase the data transfer rate between the control board and the test board in order to perform a real-time test such as a radiation test. The control board and test board are integrated to manufacture high speed data. However, the radiation test requires one FPGA device to be consumed for each test, so the control board must be discarded with each test.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 테스트 보드와 컨트롤 보드를 FMC를 이용하여 구성함으로써, FPGA의 종류에 상관없이 적용이 가능하고 범용의 컨트롤 보드를 적용할 수 있을 뿐만 아니라 데이터의 고속 전송이 가능한 FPGA 소자 테스트용 보드 어셈블리를 제공한다.The present invention is to solve the above problems, by configuring the test board and the control board using the FMC, it is possible to apply regardless of the type of FPGA and to apply a general-purpose control board as well as high-speed data A board assembly for testing FPGA devices is available.

상기한 과제를 실현하기 위해 본 발명은 테스트할 FPGA 소자를 갖는 테스트 보드와, 상기 테스트 보드와 FMC 방식으로 연결되며 상기 테스트 보드의 동작을 제어함과 아울러 상기 FPGA 소자로부터 테스트를 위한 데이터를 전송받는 컨트롤 보드를 포함하고, 상기 테스트 보드는, 상기 FPGA 소자가 실장되는 기판과, 상기 기판에 설치되며 상기 컨트롤 보드로 상기 FPGA 소자의 연산에 의해 생성되는 데이터를 전송하기 위한 HPC 단자, 및 상기 기판에 설치되며 상기 컨트롤 보드로 상기 FPGA 소자의 구성 파일 및 상기 FPGA 소자의 연산에 의해 생성되는 데이터 중 적어도 하나를 전송하기 위한 LPC 단자를 포함하는 것을 특징으로 하는 FPGA 소자 테스트용 보드 어셈블리를 개시한다. In order to achieve the above object, the present invention provides a test board having an FPGA device to be tested, and is connected to the test board in an FMC manner and controls the operation of the test board and receives data for testing from the FPGA device. And a control board, wherein the test board includes: a substrate on which the FPGA device is mounted; an HPC terminal installed on the substrate and configured to transmit data generated by the operation of the FPGA device to the control board; The present invention discloses a board assembly for testing an FPGA device, comprising: an LPC terminal installed to transmit at least one of a configuration file of the FPGA device and data generated by the operation of the FPGA device.

상기 HPC 및 LPC 단자는 FMC 표준인 VITA 57 방식의 연결 단자로 구현될 수 있다.The HPC and LPC terminals may be implemented as connection terminals of a VITA 57 method, which is an FMC standard.

상기 테스트 보드는 상기 구성 파일의 전송을 위한 제1모드와, 상기 FPGA 소자가 상기 구성 파일의 기능을 수행하도록 동작되는 제2모드 사이를 전환하기 위한 모드 선택 스위치를 더 포함할 수 있다.The test board may further include a mode selection switch for switching between a first mode for transmitting the configuration file and a second mode in which the FPGA device performs a function of the configuration file.

상기 HPC 단자는 상기 제1모드에서 상기 FPGA 소자의 연산에 의해 생성되는 데이터를 전송하도록 구성되고, 상기 LPC 단자는 상기 제1모드에서 상기 FPGA 소자의 구성 파일 및 상기 FPGA 소자의 연산에 의해 생성되는 데이터를 전송하도록 구성될 수 있다.The HPC terminal is configured to transmit data generated by the operation of the FPGA device in the first mode, and the LPC terminal is generated by the configuration file of the FPGA device and operation of the FPGA device in the first mode. It may be configured to transmit data.

상기 HPC 및 LPC 단자는 상기 제2모드에서 상기 FPGA 소자의 연산에 의해 생성되는 데이터를 전송하도록 구성될 수 있다.The HPC and LPC terminals may be configured to transmit data generated by the operation of the FPGA device in the second mode.

상기 테스트 보드는 상기 제1모드에서 상기 FPGA 소자의 DONE 신호 및 BUSY 신호를 검출하기 위한 신호검출포트를 더 포함할 수 있다.The test board may further include a signal detection port for detecting a DONE signal and a BUSY signal of the FPGA device in the first mode.

상기 테스트 보드는 상기 제2모드에서 상기 FPGA 소자에 상기 구성 파일을 입력하기 위한 입력 포트, 및 상기 입력된 구성 파일을 저장하기 위한 피롬(PROM)을 더 포함할 수 있다.The test board may further include an input port for inputting the configuration file to the FPGA device in the second mode, and a PROM for storing the input configuration file.

상기 기판의 외곽에는 방사선 시험을 위한 시준기와의 부착면을 갖는 부착부가 형성될 수 있다. 상기 FPGA 소자는 상기 부착면과 동일 평면을 이루는 상기 기판의 전면에 실장되고, 상기 HPC 및 LPC 단자, 모드 선택 스위치, 신호검출포트, 입력 포트, 및 피롬(PROM)은 상기 기판의 후면에 설치될 수 있다.An outer portion of the substrate may have an attachment portion having an attachment surface with a collimator for a radiation test. The FPGA device may be mounted on a front surface of the substrate which is coplanar with the attachment surface, and the HPC and LPC terminals, a mode selection switch, a signal detection port, an input port, and a PROM may be installed on the rear surface of the substrate. Can be.

상기와 같은 구성의 본 발명에 의하면, 테스트 보드와 컨트롤 보드를 FMC를 이용하여 구성함으로써 고속 데이터 전송이 가능하다.According to the present invention having the configuration described above, high-speed data transmission is possible by configuring the test board and the control board using the FMC.

또한, 본 발명에 따르면, FPGA의 종류에 상관없이 적용이 가능할 뿐 아니라 범용의 컨트롤 보드를 사용할 수 있는바, 시험 비용 및 제조 단가를 절감할 수 있는 효과가 있다.In addition, according to the present invention, it is possible to apply regardless of the type of FPGA, and to use a general-purpose control board, thereby reducing test costs and manufacturing costs.

도 1은 본 발명의 일 실시예에 따른 FPGA 소자 테스트용 보드 어셈블리의 개념도.
도 2 및 3은 본 발명과 관련된 테스트 보드의 실제 제작예를 나타내는 사진들.
도 4 및 5는 본 발명과 관련딘 테스트 보드와 컨트롤 보드의 접속예를 나타내는 사진들.1 is a conceptual diagram of a board assembly for FPGA device test according to an embodiment of the present invention.
2 and 3 are photographs showing an actual production example of the test board according to the present invention.
4 and 5 are photographs showing a connection example of the test board and the control board associated with the present invention.

이하, 본 발명과 관련된 FPGA 소자 테스트용 보드 어셈블리에 대하여 도면을 참조하여 보다 상세하게 설명한다. Hereinafter, an FPGA device test board assembly related to the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 FPGA 소자 테스트용 보드 어셈블리의 개념도이다.1 is a conceptual diagram of a board assembly for testing an FPGA device according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 FPGA 소자 테스트용 보드 어셈블리는 테스트할 FPGA 소자(112)를 갖는 테스트 보드(110)와, 테스트 보드(110)의 동작을 제어함과 아울러 FPGA 소자(112)로부터 테스트를 위한 데이터를 전송받는 컨트롤 보드(120)를 포함한다. 본 발명에 따르면, 테스트 보드(110)와 컨트롤 보드(120)는 FMC(FPGA Mezzaine Card) 방식에 의해 연결된다. The board assembly for testing an FPGA device according to an embodiment of the present invention controls a test board 110 having an FPGA device 112 to be tested, an operation of the test board 110, and tests from the FPGA device 112. It includes a control board 120 for receiving data for. According to the present invention, the test board 110 and the control board 120 are connected by the FMC (FPGA Mezzaine Card) method.

FMC 방식은 PMC나 XMC 방식에 비해 보다 컴팩트하며 고속의 데이터 전송이 가능하므로, 유연성과 모듈화 특성을 갖는 I/O 디자인이 가능케 한다. 이와 같은 FMC 방식을 이용함으로써, 보드를 재설계하지 않으면서도 I/O configuration의 변화 등을 구현할 수 있다.The FMC method is more compact and enables higher speed data transmission than the PMC or XMC method, thereby enabling I / O design with flexibility and modularity. By using this FMC method, changes in I / O configuration can be realized without redesigning the board.

테스트 보드(110)는 기판(111), HPC 단자(113), 및 LPC 단자(114)를 포함한다.The test board 110 includes a substrate 111, an HPC terminal 113, and an LPC terminal 114.

기판(111)에는 테스트할 FPGA 소자(112)가 실장되며, HPC 단자(113) 및 LPC 단자(114)는 FPGA 소자(112)와 연결되도록 기판(111)에 설치된다. 기판(111)에는 FPGA 소자(112)를 HPC 단자(113) 및 LPC 단자(114), 및 그 밖의 다른 구성들과 전기적으로 연결하는 배선들이 형성된다.The FPGA element 112 to be tested is mounted on the substrate 111, and the HPC terminal 113 and the LPC terminal 114 are installed on the substrate 111 to be connected to the FPGA element 112. The substrate 111 is formed with wires that electrically connect the FPGA element 112 with the HPC terminal 113, the LPC terminal 114, and other components.

HPC 단자(113)와 LPC 단자(114)는 컨트롤 보드(120)와 기판(111)의 FPGA 소자(112)를 전기적으로 연결하기 위한 통로로서의 기능을 한다. 컨트롤 보드(120)와 테스트 보드(110)는 케이블을 통해 서로 연결되거나, 서로 직접 연결되는 방식으로 연결된다. HPC 단자(113)와 LPC 단자(114)는 컨트롤 보드(120)에 연결된 케이블 단자와 연결되거나, 컨트롤 보드(120)의 단자에 직접 연결되는 구성을 가질 수 있다. 컨트롤 보드(120)는 컴퓨터, 모니터 등에 연결되어 사용자가 테스트를 제어함과 아울러 테스트 결과를 볼 수 있도록 한다. The HPC terminal 113 and the LPC terminal 114 function as a passage for electrically connecting the control board 120 and the FPGA element 112 of the substrate 111. The control board 120 and the test board 110 are connected to each other through a cable, or in a manner of being directly connected to each other. The HPC terminal 113 and the LPC terminal 114 may be connected to a cable terminal connected to the control board 120 or may be directly connected to a terminal of the control board 120. The control board 120 is connected to a computer, a monitor, and the like so that the user can control the test and view the test results.

HPC 단자(113)는 컨트롤 보드(120)로 FPGA 소자(112)의 연산에 의해 생성되는 데이터를 전송하는 기능을 한다.The HPC terminal 113 functions to transmit data generated by the operation of the FPGA device 112 to the control board 120.

LPC 단자(114)는 컨트롤 보드(120)로 FPGA 소자(112)의 구성 파일(configuration file) 및 FPGA 소자(112)의 연산에 의해 생성되는 데이터 중 적어도 하나를 전송하는 기능을 한다.The LPC terminal 114 functions to transmit at least one of a configuration file of the FPGA device 112 and data generated by the operation of the FPGA device 112 to the control board 120.

본 실시예에 따르면, HPC 단자(113) 및 LPC 단자(114)로서 VITA 57 방식의 연결 단자를 사용하였다. 이러한 방식에 따르면, 10Gb/s의 속도를 보장하므로 데이터의 고속 전송이 가능하며, 이에 따라 방사선 테스트와 같은 실시간 테스트에 적용이 가능하다. 아울러, 범용의 컨트롤 보드(120)의 사용이 가능하므로, 테스트마다 특화된 컨트롤 보드(120)를 따로 제작할 필요가 없으며, 테스트 중 컨트롤 보드(120)에 문제가 발생하였을 때 다른 컨트롤 보드로의 교체가 가능하다.According to this embodiment, the VITA 57 type connection terminal is used as the HPC terminal 113 and the LPC terminal 114. According to this method, the 10Gb / s speed is guaranteed, which enables high-speed data transmission, and thus can be applied to real-time test such as radiation test. In addition, since it is possible to use a general-purpose control board 120, there is no need to make a specialized control board 120 for each test, and when a problem occurs in the control board 120 during the test, it is possible to replace it with another control board. It is possible.

아울러, 이와 같은 테스트 보드(110)의 구성에 따르면, FPGA 소자(112)의 종류에 상관없이 적용이 가능하며, 이에 따라 테스트 후 다른 FPGA 소자로 교체가 가능하다.In addition, according to the configuration of the test board 110, it is possible to apply regardless of the type of the FPGA device 112, and thus can be replaced with another FPGA device after the test.

테스트 보드(110)에는 모드 선택 스위치(115)가 추가로 설치될 수 있으며, 모드 선택 스위치(115)는 구성 파일의 전송을 위한 제1모드(예를 들어, selectMAP 모드)와, FPGA 소자(112)가 구성 파일의 기능을 수행하도록 동작되는 제2모드(예를 들어, Master 모드) 사이를 전환시키는 기능을 한다. The test board 110 may further include a mode select switch 115, and the mode select switch 115 may include a first mode (eg, selectMAP mode) for transmitting a configuration file, and an FPGA device 112. ) Switches between a second mode (eg, Master mode) that is operated to perform the function of the configuration file.

제2모드의 경우 FPGA 소자(112)가 위성 등에 장착되어 특정 기능을 수행하도록 동작되는 범용 동작 모드를 의미하며, 이러한 상태에서는 구성 파일의 추출이 제한되게 된다. 제1모드의 경우 이러한 구성 파일 추출의 제한을 해제시킨 상태를 의미한다.In the second mode, the FPGA device 112 is a general-purpose operation mode in which the FPGA device 112 is mounted to a satellite and operated to perform a specific function. In this state, the extraction of the configuration file is restricted. In the case of the first mode, this means a state in which the restriction of the configuration file extraction is released.

본 발명에 따르면, 제1모드와 제2모드 각각에서 FPGA 소자(112) 성능에 대한 테스트를 수행할 수 있다.According to the present invention, the performance of the FPGA device 112 may be tested in each of the first mode and the second mode.

제1모드의 경우, HPC 단자(113)는 FPGA 소자(112)의 연산에 의해 생성되는 데이터를 전송하도록 구성되고, LPC 단자(114)는 FPGA 소자(112)의 구성 파일 및 FPGA 소자(112)의 연산에 의해 생성되는 데이터를 전송하도록 구성된다. 컨트롤 보드(120)는 FPGA 소자(112)의 구성 파일 및 FPGA 소자(112)의 연산에 의한 데이터를 전송받으며, 이로써 FPGA 소자(112) 자체의 일반적인 성능을 테스트할 수 있다. In the first mode, the HPC terminal 113 is configured to transmit data generated by the operation of the FPGA device 112, and the LPC terminal 114 is a configuration file of the FPGA device 112 and the FPGA device 112. It is configured to transmit the data generated by the operation of. The control board 120 receives the configuration file of the FPGA device 112 and data obtained by the operation of the FPGA device 112, thereby testing the general performance of the FPGA device 112 itself.

제2모드의 경우, HPC 단자(113) 및 LPC 단자(114)는 FPGA 소자(112)의 연산에 의해 생성되는 데이터를 전송하도록 구성된다. 컨트롤 보드(120)는 FPGA 소자가 특정 기능 수행하는 연산에 의해 생성되는 데이터를 전송받으며, 이로써 FPGA 소자(112)의 특정 기능 수행에 대한 성능을 테스트할 수 있다.In the second mode, the HPC terminal 113 and the LPC terminal 114 are configured to transmit data generated by the operation of the FPGA device 112. The control board 120 receives data generated by an operation in which the FPGA device performs a specific function, thereby testing the performance of performing the specific function of the FPGA device 112.

테스트 보드(110)에는 제1모드(또는 제2모드)에서 FPGA 소자(112)의 DONE 신호 및 BUSY 신호를 검출하기 위한 신호검출포트(116)가 추가로 구비될 수 있다. 신호검출포트(116)에 오실로스코프 등의 모니터링 장비를 연결하며 신호를 모니터링하면서 SEFI(Single Event Functional Interrupt)를 측정할 수 있다.The test board 110 may further include a signal detection port 116 for detecting the DONE signal and the BUSY signal of the FPGA device 112 in the first mode (or the second mode). A monitoring device such as an oscilloscope is connected to the signal detection port 116, and a single event functional interrupt (SEFI) can be measured while monitoring a signal.

아울러, 테스트 보드(110)에는 제2모드에서 FPGA 소자(112)에 구성 파일을 입력하기 위한 입력 포트(117, 예를 들어, JTAG 포트)와, 입력된 구성 파일을 저장하기 위한 피롬(PROM,118)이 구비된다.In addition, the test board 110 includes an input port 117 (eg, a JTAG port) for inputting a configuration file to the FPGA device 112 in the second mode, and a PROM (PROM, for storing the input configuration file). 118 is provided.

도 2 및 3은 본 발명과 관련된 테스트 보드의 실제 제작예를 나타내는 사진들이다. 도 2는 테스트 보드의 후면 사진을 나타내고, 도 3은 테스트 보드의 전면 사진을 나타낸다.2 and 3 are photographs showing an actual production example of the test board according to the present invention. 2 shows a back side picture of the test board, and FIG. 3 shows a front side picture of the test board.

도 2 및 3을 참조하면, 기판(111)의 외곽에는 방사선 시험을 위한 시준기(Collimator)와의 부착면(S)을 갖는 부착부(130)가 형성될 수 있다. 여기서, 부착면(S)은 기판(111)의 전면과 동일 평면을 이룬다. 부착부(130)의 외곽 부분에는 시준기와의 볼트 연결을 위한 나사홀이 형성될 수도 있다.2 and 3, an attachment portion 130 having an attachment surface S with a collimator for a radiation test may be formed on an outer side of the substrate 111. Here, the attachment surface S forms the same plane as the front surface of the substrate 111. The outer portion of the attachment portion 130 may be formed with a screw hole for connecting the bolt to the collimator.

본 제작예에 따르면, FPGA 소자(112)는 기판(111)의 전면에 실장되고, 나머지 부품들인 HPC 및 LPC 단자(114), 모드 선택 스위치(115), 신호검출포트(116), 입력 포트(117), 및 피롬(PROM) 등은 기판(111)의 후면에 설치하였다. 참고로, 도 2에서 a는 HPC 단자(113), b는 LPC 단자(114), c는 입력 포트(117), d는 모드 선택 스위치(115), e는 신호검출포트(116)를 나타낸다.According to this fabrication example, the FPGA element 112 is mounted on the front surface of the substrate 111, and the remaining components HPC and LPC terminal 114, the mode selection switch 115, the signal detection port 116, the input port ( 117, PROM, and the like are provided on the rear surface of the substrate 111. For reference, in FIG. 2, a denotes an HPC terminal 113, b denotes an LPC terminal 114, c denotes an input port 117, d denotes a mode selection switch 115, and e denotes a signal detection port 116.

방사선 테스트시 FPGA 소자(112)에만 방사선이 조사되어야 하므로, 방사선 테스트에 사용되는 시준기는 기판(111)의 FPGA 소자(112)의 실장 영역을 제외한 나머지 영역을 덮도록 구성된다. 본 발명에서는 FPGA 소자(112)를 기판(111)의 전면에 배치하고, FPGA 소자(112)를 제외한 나머지 부품을 기판(111)의 후면에 배치하여 기판(111)의 전면과 시준기가 밀착되도록 하였다. 아울러, 기판(111)의 외곽 부분에 부착부(130)를 마련하고, 접착 필름, 접착제 등으로 부착부(130) 전면을 시준기에 부착함으로써 테스트 보드(110)가 시준기에 견고하게 고정될 수 있도록 하였다.Since the radiation should be irradiated only on the FPGA device 112 during the radiation test, the collimator used for the radiation test is configured to cover the remaining area except for the mounting area of the FPGA device 112 on the substrate 111. In the present invention, the FPGA element 112 is disposed on the front surface of the substrate 111, and the remaining components except the FPGA element 112 are disposed on the rear surface of the substrate 111 so that the front surface of the substrate 111 and the collimator are in close contact. . In addition, by providing the attachment portion 130 on the outer portion of the substrate 111, by attaching the front of the attachment portion 130 to the collimator with an adhesive film, adhesive, etc. so that the test board 110 can be firmly fixed to the collimator. It was.

도 4 및 5는 테스트 보드와 컨트롤 보드의 접속예를 나타내는 사진들이다.4 and 5 are photographs showing a connection example of the test board and the control board.

도 4는 컨트롤 보드(120)로서 범용 보드 중 하나인 Virtex ML-605 보드를 사용한 것을 예시하고 있으며, 도 5는 컨트롤 보드(120)로서 범용 보드 중 하나인 Virtex SP-605 보드를 사용한 것을 예시하고 있다.4 illustrates the use of the Virtex ML-605 board, which is one of the general purpose boards, as the control board 120, and FIG. 5 illustrates the use of the Virtex SP-605 board, which is one of the general purpose boards, as the control board 120. have.

도 4의 경우와 같이 컨트롤 보드(120)에 HPC 및 LPC 연결단자가 모두 구비되어 있는 경우, 테스트시 테스트 보드(110)의 HPC 단자(113) 및 LPC 단자(114) 모두를 활용할 수 있다. 그러나, 도 5의 경우와 같이 컨트롤 보드(120)에 LPC 연결단자만 구비되어 있는 경우가 있다. 이러한 경우, 테스트시 테스트 보드(110)의 LPC 단자(114)만을 활용하는 것도 가능하다.As shown in FIG. 4, when both the control board 120 and the HPC and the LPC connection terminals are provided, both the HPC terminal 113 and the LPC terminal 114 of the test board 110 may be utilized during the test. However, as in the case of FIG. 5, the control board 120 may be provided with only the LPC connection terminal. In this case, it is also possible to utilize only the LPC terminal 114 of the test board 110 during the test.

제1모드에서의 테스트시 구성 파일의 전송이 이루어져야 하므로, 본 발명에서는 LPC 단자(114)를 통해 구성 파일의 전송이 이루어지게 함으로써 도 4 및 도 5 중 어느 경우에도 구성 파일의 전송이 가능하다.Since the configuration file should be transmitted during the test in the first mode, the configuration file can be transmitted in any of FIGS. 4 and 5 by transmitting the configuration file through the LPC terminal 114.

이상에서는 본 발명에 따른 FPGA 소자 테스트용 보드 어셈블리를 첨부한 도면들을 참조로 하여 설명하였으나,　본 발명은 본 명세서에 개시된 실시예와 도면에 의해 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 당업자에 의해 다양한 변형이 이루어질 수 있다.
In the above described with reference to the accompanying drawings, the FPGA assembly test board assembly according to the present invention, the present invention is not limited by the embodiments and drawings disclosed herein, within the scope of the technical idea of the present invention Various modifications can be made by those skilled in the art.

Claims (9)

테스트할 FPGA 소자를 갖는 테스트 보드; 및
상기 테스트 보드와 FMC 방식으로 연결되며, 상기 테스트 보드의 동작을 제어함과 아울러 상기 FPGA 소자로부터 테스트를 위한 데이터를 전송받는 컨트롤 보드를 포함하고,
상기 테스트 보드는,
상기 FPGA 소자가 실장되는 기판;
상기 기판에 설치되며, 상기 컨트롤 보드로 상기 FPGA 소자의 연산에 의해 생성되는 데이터를 전송하기 위한 HPC 단자;
상기 기판에 설치되며, 상기 컨트롤 보드로 상기 FPGA 소자의 구성 파일 및 상기 FPGA 소자의 연산에 의해 생성되는 데이터 중 적어도 하나를 전송하기 위한 LPC 단자; 및
상기 구성 파일의 전송을 위한 제1모드와, 상기 FPGA 소자가 상기 구성 파일의 기능을 수행하도록 동작되는 제2모드 사이를 전환하기 위한 모드 선택 스위치를 포함하는 것을 특징으로 하는 FPGA 소자 테스트용 보드 어셈블리. A test board having an FPGA device to test; And
A control board connected to the test board in an FMC manner and controlling the operation of the test board and receiving data for testing from the FPGA device;
The test board,
A substrate on which the FPGA device is mounted;
An HPC terminal installed on the substrate and configured to transmit data generated by the operation of the FPGA device to the control board;
An LPC terminal mounted on the substrate and configured to transmit at least one of a configuration file of the FPGA device and data generated by the operation of the FPGA device to the control board; And
And a mode selection switch for switching between a first mode for transmitting the configuration file and a second mode in which the FPGA device is operated to perform the function of the configuration file. . 제1항에 있어서,
상기 HPC 및 LPC 단자는 FMC 표준인 VITA 57 방식의 연결 단자인 것을 특징으로 하는 FPGA 소자 테스트용 보드 어셈블리.The method of claim 1,
The HPC and LPC terminals are FPGA assembly test board assembly, characterized in that the FMC standard VITA 57 type connection terminal. 삭제delete 제1항에 있어서,
상기 HPC 단자는 상기 제1모드에서 상기 FPGA 소자의 연산에 의해 생성되는 데이터를 전송하도록 구성되고,
상기 LPC 단자는 상기 제1모드에서 상기 FPGA 소자의 구성 파일 및 상기 FPGA 소자의 연산에 의해 생성되는 데이터를 전송하도록 구성되는 것을 특징으로 하는 FPGA 소자 테스트용 보드 어셈블리. The method of claim 1,
The HPC terminal is configured to transmit data generated by the operation of the FPGA device in the first mode,
And the LPC terminal is configured to transmit data generated by the configuration file of the FPGA device and the operation of the FPGA device in the first mode. 제1항에 있어서,
상기 HPC 및 LPC 단자는 상기 제2모드에서 상기 FPGA 소자의 연산에 의해 생성되는 데이터를 전송하도록 구성되는 것을 특징으로 하는 FPGA 소자 테스트용 보드 어셈블리. The method of claim 1,
And said HPC and LPC terminals are configured to transmit data generated by the operation of said FPGA device in said second mode. 제1항에 있어서, 상기 테스트 보드는,
상기 제1모드에서 상기 FPGA 소자의 DONE 신호 및 BUSY 신호를 검출하기 위한 신호검출포트를 더 포함하는 것을 특징으로 하는 FPGA 소자 테스트용 보드 어셈블리. The method of claim 1, wherein the test board,
And a signal detection port for detecting a DONE signal and a BUSY signal of the FPGA device in the first mode. 제1항에 있어서, 상기 테스트 보드는,
상기 제2모드에서 상기 FPGA 소자에 상기 구성 파일을 입력하기 위한 입력 포트; 및
상기 입력된 구성 파일을 저장하기 위한 피롬(PROM)을 더 포함하는 것을 특징으로 하는 FPGA 소자 테스트용 보드 어셈블리. The method of claim 1, wherein the test board,
An input port for inputting the configuration file to the FPGA device in the second mode; And
And a pyrom (PROM) for storing the input configuration file. 제1항에 있어서,
상기 기판의 외곽에는 방사선 시험을 위한 시준기와의 부착면을 갖는 부착부가 형성되는 것을 특징으로 하는 FPGA 소자 테스트용 보드 어셈블리. The method of claim 1,
The board assembly for testing the FPGA device, characterized in that the attachment portion having an attachment surface with the collimator for the radiation test is formed on the outer side of the substrate. 제8항에 있어서,
상기 FPGA 소자는 상기 부착면과 동일 평면을 이루는 상기 기판의 전면에 실장되고,
상기 HPC 및 LPC 단자는 상기 기판의 후면에 설치되는 것을 특징으로 하는 FPGA 소자 테스트용 보드 어셈블리. The method of claim 8,
The FPGA device is mounted on the front surface of the substrate coplanar with the attachment surface,
And said HPC and LPC terminals are installed on the back side of said board.
KR1020100129742A 2010-12-17 2010-12-17 Board assembly for fpga element test using fmc KR101147141B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100129742A KR101147141B1 (en) 2010-12-17 2010-12-17 Board assembly for fpga element test using fmc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100129742A KR101147141B1 (en) 2010-12-17 2010-12-17 Board assembly for fpga element test using fmc

Publications (1)

Publication Number Publication Date
KR101147141B1 true KR101147141B1 (en) 2012-05-25

Family

ID=46272288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100129742A KR101147141B1 (en) 2010-12-17 2010-12-17 Board assembly for fpga element test using fmc

Country Status (1)

Country Link
KR (1) KR101147141B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11166956A (en) * 1997-12-03 1999-06-22 Nec Corp Lsi logic circuit evaluation device
JP2000121696A (en) 1998-10-09 2000-04-28 Lucent Technol Inc Test circuit for multiplex fpga system
US20050048805A1 (en) 2003-09-02 2005-03-03 Jacek Budny Apparatus interconnecting circuit board and mezzanine card or cards
KR20070074558A (en) * 2004-10-28 2007-07-12 인텔 코오퍼레이션 Low cost test for ic's or electrical modules using standard reconfigurable logic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11166956A (en) * 1997-12-03 1999-06-22 Nec Corp Lsi logic circuit evaluation device
JP2000121696A (en) 1998-10-09 2000-04-28 Lucent Technol Inc Test circuit for multiplex fpga system
US20050048805A1 (en) 2003-09-02 2005-03-03 Jacek Budny Apparatus interconnecting circuit board and mezzanine card or cards
KR20070074558A (en) * 2004-10-28 2007-07-12 인텔 코오퍼레이션 Low cost test for ic's or electrical modules using standard reconfigurable logic devices

Similar Documents

Publication Publication Date Title
US10247781B2 (en) Compact electronics test system having user programmable device interfaces and on-board functions adapted for use in proximity to a radiation field
US4465972A (en) Connection arrangement for printed circuit board testing apparatus
US9059803B2 (en) Mechanism for facilitating an optical instrumentation testing system employing multiple testing paths
US7859277B2 (en) Apparatus, systems and methods for processing signals between a tester and a plurality of devices under test at high temperatures and with single touchdown of a probe array
KR20070074606A (en) Interface apparatus for semiconductor device tester
US9431133B2 (en) Digital test system
CA3000874C (en) Fault current protection device for monitoring an electric load for a vehicle, and method for carrying out a self-test of a fault current sensor
KR20010052906A (en) Device for measuring and analyzing electrical signals of an integrated circuit component
US20130238942A1 (en) Port test device for motherboards
US20060006896A1 (en) Parallel calibration system for a test device
KR101147141B1 (en) Board assembly for fpga element test using fmc
US7285948B2 (en) Method and apparatus providing single cable bi-directional triggering between instruments
CN113243091B (en) Apparatus and method for automatic calibration of antenna arrays
US4829244A (en) Bus and tag cable monitoring tap
JP2012028786A (en) Method for determining resistance between integrated circuit and contacting device of integrated circuit and corresponding contacting device of printed circuit board
US9995638B2 (en) Cold-junction-compensated input terminal of a thermocouple instrument
JP2020101522A (en) System and method for thermal monitoring
CN110426582A (en) A kind of line detection system
US20220146551A1 (en) Probe extension system, measurement system and probe extension method
US20230176090A1 (en) Measurement probe and method
US10823780B1 (en) Testing an integrated circuit receiver in a package using a varying analog voltage
EP1309238B1 (en) Controlling data flow across an RF barrier
US20080267060A1 (en) Method, system and computer program product for providing high speed fault tracing within a blade center system
KR100617764B1 (en) Mobile terminal and expansion connector for connecting testor via interface connector
KR200290246Y1 (en) Probe apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee