KR101142998B1 - 유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 - Google Patents

유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101142998B1
KR101142998B1 KR1020040109061A KR20040109061A KR101142998B1 KR 101142998 B1 KR101142998 B1 KR 101142998B1 KR 1020040109061 A KR1020040109061 A KR 1020040109061A KR 20040109061 A KR20040109061 A KR 20040109061A KR 101142998 B1 KR101142998 B1 KR 101142998B1
Authority
KR
South Korea
Prior art keywords
represented
insulating film
gate
formula
organic
Prior art date
Application number
KR1020040109061A
Other languages
English (en)
Other versions
KR20060070353A (ko
Inventor
이용욱
정규하
홍문표
윤도영
홍종인
김지아
Original Assignee
재단법인서울대학교산학협력재단
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단, 삼성전자주식회사 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020040109061A priority Critical patent/KR101142998B1/ko
Priority to US11/313,431 priority patent/US7368336B2/en
Priority to TW094145403A priority patent/TWI387821B/zh
Priority to JP2005365753A priority patent/JP2006216938A/ja
Priority to CNB2005101216409A priority patent/CN100547824C/zh
Publication of KR20060070353A publication Critical patent/KR20060070353A/ko
Application granted granted Critical
Publication of KR101142998B1 publication Critical patent/KR101142998B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08BPOLYSACCHARIDES; DERIVATIVES THEREOF
    • C08B37/00Preparation of polysaccharides not provided for in groups C08B1/00 - C08B35/00; Derivatives thereof
    • C08B37/0006Homoglycans, i.e. polysaccharides having a main chain consisting of one single sugar, e.g. colominic acid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Abstract

본 발명은, 화학식 1 내지 5로 표시되는 유기 화합물로 이루어지는 유기 절연막과, 기판, 상기 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 상기 게이트선을 덮으며 화학식 1 내지 5로 표시되는 유기 화합물로 이루어지는 게이트 절연막, 상기 게이트 절연막 상부에 형성되어 있으며 상기 게이트선과 교차하는 데이터선 및 상기 게이트 전극을 중심으로 상기 데이터선과 마주하는 드레인 전극, 상기 데이터선 및 드레인 전극의 상부 또는 하부에 형성되어 있는 반도체층, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
유기 절연막, 유기 박막 트랜지스터, 유전 상수, 용액 공정

Description

유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법{Organic insulator, thin film transistor array panel comprising the organic insulator and manufacturing method thereof}
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ' 선에 따라 자른 단면도이고,
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 따른 박막 트랜지스터 표시판의 제조 방법을 순차적으로 도시한 배치도이고,
도 3b는 도 3a의 박막 트랜지스터 표시판을 IIIb-IIIb' 선에 따라 자른 단면도이고,
도 4b는 도 4a의 박막 트랜지스터 표시판을 IVb-IVb' 선에 따라 자른 단면도이고,
도 5b는 도 5a의 박막 트랜지스터 표시판을 V-V' 선에 따라 자른 단면도이고,
도 6b는 도 6a의 박막 트랜지스터 표시판을 VI-VI' 선에 따라 자른 단면도이고,
도 7a 및 도 7b는 각각 산화규소(SiO2)와 본 발명의 일실시예에 따른 유기 절연막을 게이트 절연막으로 적용한 경우에 게이트 전압(VG)의 변화에 따른 소스-드레인 전류(ID)값 및 (ID)1/2값을 보여주는 그래프이고,
도 8a 및 도 8b는 동일한 경우에 출력(output)특성을 나타내는 소스-드레인 전압(VDS)의 변화에 따른 전류(ID)값을 보여주는 그래프이다.
*도면의 주요부분에 대한 부호의 설명
121; 게이트선 124; 게이트 전극
140; 게이트 절연층 154; 유기 반도체층
171; 데이터선 173; 소스 전극
175; 드레인 전극 81, 82; 접촉 보조 부재
180; 보호막 181, 182, 185; 접촉구
190; 화소 전극
본 발명은 유기 절연막, 상기 유기 절연막을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 높은 유전율을 가지며 도포 특성이 우수한 유기 절연막, 상기 유기 절연막을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
차세대 디스플레이의 구동 소자로서, 유기물을 포함하는 유기 박막 트랜지스터에 대한 연구가 활발히 이루어지고 있다. 유기 박막 트랜지스터는 실리콘계 반도체와 구조적으로 거의 동일한 구조로서, 좁은 의미에서는 반도체 물질을 기존의 실리콘계 물질 대신 유기 물질로 형성한 것을 말하며, 넓은 의미에서는 반도체 물질을 포함한 기판 및 절연막 등을 모두 유기물로 형성한 것을 말한다.
유기 박막 트랜지스터는, 기존의 실리콘계 반도체에 비하여 연속 용액 공정에 의한 프린팅(printing)이 가능하며, 플라스틱 기판을 사용함으로써 가볍고 유연성 있는 저가의 트랜지스터를 제공해 줄 수 있다.
그러나, 실질적인 유기 박막 트랜지스터를 형성하기 위해서는, 기존에 게이트 절연막으로 주로 사용하는 산화규소(SiO2)를 유기물질로 바꾸는 것이 필요하다. 산화규소(SiO2)는 플라스틱 기판과의 접착성이 불량하며, 고온 및 진공 공정을 요구하기 때문에 플라스틱 기판을 사용하는 표시판에는 적합하지 않기 때문이다.
따라서, 유기 물질로 이루어진 유기 절연막에 대한 연구가 많이 진행되고 있다. 그러나, 유기 절연막을 통한 누설 전류가 크며 이를 이용하여 유기 박막 트랜지스터를 제작하였을 경우 전하 이동도(mobility)가 낮아서 실용적으로 이용하기에는 한계가 있다.
따라서, 본 발명은, 상기 문제점을 해결하기 위한 것으로써, 높은 유전율을 가지며 누설 전류 특성 및 전하 이동도를 개선시키는 유기 절연막, 상기 유기 절연막을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
본 발명에 따른 유기 절연막은, 하기 화학식 1로 표시되며,
Figure 112004060117441-pat00001
상기 화학식 1에서 R은 하기 화학식 2로 표시되며,
Figure 112004060117441-pat00002
상기 화학식 2의 R1, R2 및 R3는 각각 하기 화학식 3, 화학식 4 및 화학식 5에 표시된 군에서 선택된 어느 하나인 유기 물질로 이루어진다.
Figure 112004060117441-pat00003
Figure 112004060117441-pat00004
Figure 112004060117441-pat00005
또한, 본 발명에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 상기 게이트선을 덮는 게이트 절연막, 상기 게이트 절연막 상부에 형성되어 있으며 상기 게이트선과 교차하는 데이터선 및 상기 게이트 전극을 중심으로 상기 데이터선과 마주하는 드레인 전극, 상기 데이터선 및 드레인 전극의 상부 또는 하부에 형성되어 있는 반도체층, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,
상기 게이트 절연막은 하기 화학식 1로 표시되고,
Figure 112004060117441-pat00006
상기 화학식 1에서 R은 하기 화학식 2로 표시되며,
Figure 112004060117441-pat00007
상기 화학식 2의 R1, R2 및 R3는 각각 하기 화학식 3, 화학식 4 및 화학식 5 에 표시된 군에서 선택된 어느 하나인 유기 물질로 이루어진다.
Figure 112004060117441-pat00008
Figure 112004060117441-pat00009
Figure 112004060117441-pat00010
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트선을 형성하는 단계, 상기 게이트선을 덮는 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층, 데이터선 및 드레인 전극을 형성하는 단계, 및 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
상기 게이트 절연막은 하기 화학식 1로 표시되고,
Figure 112004060117441-pat00011
상기 화학식 1에서 R은 하기 화학식 2로 표시되며,
Figure 112004060117441-pat00012
상기 화학식 2의 R1, R2 및 R3는 각각 하기 화학식 3, 화학식 4 및 화학식 5에 표시된 군에서 선택된 어느 하나인 유기 물질을 스핀 코팅, 프린팅 또는 침지(dipping) 방법으로 형성한다.
Figure 112004060117441-pat00013
Figure 112004060117441-pat00014
Figure 112004060117441-pat00015
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 일실시예에 따른 유기 박막 트랜지스터 표시판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 유기 박막 트랜지스터 표시판의 구조를 설명한다.
도 1은 본 발명의 일실시예에 따른 유기 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 Ⅱ-Ⅱ' 선에 따라 자른 단면도이다.
도 1 및 도 2에서 보는 바와 같이, 유리 또는 플라스틱 소재로 이루어진 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 이 때, 게이트선(121)의 끝부분(129)은 외부 회로 또는 다른 층과의 연결을 위하여 폭이 확장되어 있다.
게이트선(121)은, 예컨대 금(Au), 은(Ag), 알루미늄(Al) 또는 알루미늄 합금 등의 알루미늄 계열의 금속, 니켈(Ni), 팔라듐(Pd)과 같은 금속, 인듐 틴 옥사이드(ITO)와 같은 도전성 산화물, 또는 Baytron P(PEDT:PSS)와 같은 전도성 고분자 등의 도전막으로 형성되어 있다. 또한, 물리적 성질이 다른 둘 이상의 도전막을 포함할 수 있는데, 이 경우 하나의 도전막은 저저항의 도전성 물질로 이루어지며, 다른 도전막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질로 이루어질 수 있다.
게이트선(121)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
게이트선(121) 위에는 유기 물질로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140)은 스핀 코팅(spin coating) 또는 프린팅(printing)과 같이 용액 공정이 가능한 유기 고분자 재료로 이루어져 있다.
본 발명에서 상기 게이트 절연막(140)은 하기 화학식 1로 표시되며,
Figure 112004060117441-pat00016
상기 화학식 1에서 R은 하기 화학식 2로 표시되며,
Figure 112004060117441-pat00017
상기 화학식 2의 R1, R2 및 R3는 각각 하기 화학식 3, 화학식 4 및 화학식 5에 표시된 군에서 선택된 어느 하나인 유기 절연막으로 이루어진다.
Figure 112004060117441-pat00018
Figure 112004060117441-pat00019
Figure 112004060117441-pat00020
이 경우, 화학식 1에서 R은 화학식 2에서 표시되는 규칙을 만족하는 서로 같거나 다른 구조로 형성될 수 있다.
상기 화학식 1로 표시되는 유기 절연막은 상기와 같은 구조의 곁사슬(side chain)을 포함함으로써, 알킬기(alkyl group)에 의하여 소수성(hydrophobic) 및 낮은 흡습성(moisture absorption)을 가지며 아크릴레이트기(acrylate group) 또는 실란기(silane group)에 의하여 가교 결합이 가능한 박막을 형성할 수 있다.
특히, 상기 화학식 1은 -OCO(CH2)8CH3로 표시되는 R을 포함하는 것이 바람직하다. 또는, -OCO(CH2)8CH3로 표시되는 R과 -CH2CH2CN으로 표시되는 R을 모두 포함하는 것도 바람직하다. 이 경우, -OCO(CH2)8CH3로 표시되는 R은 총 R의 개수에 대하여 30% 이상 포함되는 것이 바람직하다.
상기와 같은 유기 절연막을 사용하는 경우, 스핀 코팅, 프린팅 또는 침지(dipping) 등의 용액 공정으로 형성할 수 있으므로 대면적 표시 장치에 적용하기 에 적합하다. 특히, 플라스틱 기판을 사용하는 가요성 표시 장치(flexible display)에서는 공정상 제약이 많기 때문에, 고온 및 진공 조건이 필요한 기존의 산화규소(SiO2)보다 유리하다.
또한, 상기 유기 절연막은 산화규소(SiO2)에 비하여 상대적으로 높은 유전 상수를 가진다. 또한, 상기 유기 절연막을 박막 트랜지스터에 이용하는 경우, 상대적으로 높은 출력(output) 특성 및 이동(transfer) 특성을 나타낸다.
게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치되어 있다. 각 데이터선(171)은 외부 회로 또는 다른 층과의 접촉을 위하여 폭이 확장되어 있는 확장부(179)를 포함한다.
다음, 데이터선(171) 및 드레인 전극(175)이 형성되어 있는 게이트 절연막(140) 상부에는 유기 반도체(154)가 형성되어 있다. 이 때, 유기 반도체(154)는 섬(island) 모양으로 이루어져 있으며, 소스 전극(173)과 드레인 전극(175) 사이의 게이트 전극(124)을 완전히 덮고 있다.
상기에서는 게이트 절연막(140) 상부에 데이터선(171)과 드레인 전극(175)이 형성되어 있고 그 위에 유기 반도체(154)가 형성되어 있는 바텀 컨택(bottom contact) 구조만을 도시하였지만, 이와는 반대로 게이트 절연막(140) 상부에 유기 반도체(154)가 형성되고 그 위에 데이터선(171) 및 드레인 전극(175)이 형성되는 탑 컨택(top contact) 구조로도 형성될 수 있다.
유기 반도체(154)의 재료로는 수용액 또는 유기 용매에 용해되는 고분자 또는 저분자 물질이 이용된다. 고분자 유기 반도체는 일반적으로 용매에 잘 용해되므로 프린팅 공정에 적합하다. 그리고, 저분자 유기 반도체 중에서도 유기 용매에 잘 용해되는 물질도 이용 가능하다.
유기 반도체(154)는 펜타센(pentacene), 폴리티오펜(polythiophene), 폴리플루오렌(polyfluorene), 구리 프탈로시아닌(copper pthalocyanine), 이들의 올리고머 및 이들의 유도체에서 임의로 선택될 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 유기 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 유기 반도체(154)에 형성된다.
게이트 절연막(140)과 유기 반도체(154) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 질화 규소(SiNx) 또는 산화 규소(SiO2) 등으로 이루어지는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 각각 노출시키는 복수의 접촉구(contact hole)(185, 182)와 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 노출시키는 접촉구(181)가 형성되어 있다. 이와 같이, 보호막(180)이 게이트선(121) 및 데이터선(171)의 끝부분(129, 179)을 노출시키는 접촉구(181, 182)를 가지는 실시예는 외부의 구동 회로를 이방성 도전막을 이용하여 게이트선(121) 및 데이터선(171)에 연결하기 위해 게이트선(121) 및 데이터선(171)이 접촉부를 가지는 구조이다. 본 실시예와 달리 게이트선(121) 또는 데이터선(171)은 끝 부분에 접촉부를 가지지 않을 수도 있는데, 이러한 구조에서는 기판(110)의 상부에 직접 게이트 구동 회로가 유기 박막 트랜지스터와 동일한 층으로 형성되어 있으며, 게이트선(121) 및 데이터선(171)의 끝 부분은 구동 회로의 출력단에 전기적으로 직접 연결된다.
접촉구(185, 181, 182)는 드레인 전극(175), 게이트선의 끝 부분(129) 및 데이터선의 끝부분(179)을 각각 노출시키며, 접촉구(185, 181, 182)에서는 이후에 형성되는 ITO 또는 IZO의 도전막과 접촉 특성을 확보하기 위해 알루미늄 계열 등과 같이 취약한 접촉 특성을 가지는 도전 물질은 드러나지 않는 것이 바람직하다. 또한, 접촉구(185, 181, 182)에서는 드레인 전극(175), 게이트선(121) 및 데이터선(171)의 끝 부분(179)의 경계선이 드러날 수도 있다.
보호막(180) 위에는 IZO 또는 ITO 등과 같은 투명한 도전 물질 또는 반사도를 가지는 도전 물질로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉구(185)를 통하여 드레인 전극(175)과 각각 물리적? 전기적으로 연결되어 드레인 전극(175)으로부터 데이터 신호를 인가 받는다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 게이트선 및 데이터선의 끝부분(129, 179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝부분(129, 179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b와 도 1 및 도 2를 참고로 하여 상세히 설명한다.
도 3a, 도 4a, 도 5a 및 도 6a는 본 발명의 도 1 및 도 2의 박막 트랜지스터 표시판을 제조하는 단계를 각 공정 순서에 따라 도시한 배치도이고, 도 3b는 도 3a의 박막 트랜지스터 표시판을 IIIb-IIIb' 선에 따라 자른 단면도이고, 도 4b는 도 4a의 박막 트랜지스터 표시판을 IVb-IVb' 선에 따라 자른 단면도이고, 도 5b는 도 5a의 박막 트랜지스터 표시판을 Vb-Vb' 선에 따라 자른 단면도이고, 도 6b는 도 6a의 박막 트랜지스터 표시판을 VIb-VIb' 선에 따라 자른 단면도이다.
먼저 도 3a 및 도 3b에 도시된 바와 같이, 투명 유리, 실리콘 또는 플라스틱 소재로 이루어진 절연 기판(110) 위에 게이트 전극(124) 및 외부 회로를 장착하기 위한 확장부(129)를 포함하는 게이트선(121)을 형성한다.
게이트선(121)은, 예컨대 금(Au), 은(Ag), 알루미늄(Al) 또는 알루미늄 합금 등의 알루미늄 계열의 금속, 니켈(Ni), 팔라듐(Pd)과 같은 금속, 인듐 틴 옥사이드(ITO)와 같은 도전성 산화물, 또는 Baytron P(PEDT:PSS)와 같은 전도성 고분자 등의 도전막을 증착하고 이를 사진 식각 방법으로 패터닝하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다.
그 다음, 도 4a 및 도 4b에서 보는 바와 같이, 게이트선(121)을 덮는 게이트 절연막(140)을 형성한다.
게이트 절연막(140)은 하기 화학식 1로 표시되며,
Figure 112004060117441-pat00021
상기 화학식 1에서 R은 하기 화학식 2로 표시되며,
Figure 112004060117441-pat00022
상기 화학식 2의 R1, R2 및 R3는 각각 하기 화학식 3, 화학식 4 및 화학식 5에 표시된 군에서 선택된 어느 하나인 유기 화합물로 형성한다.
Figure 112004060117441-pat00023
Figure 112004060117441-pat00024
Figure 112004060117441-pat00025
이 경우, 화학식 1에서 R은 화학식 2에서 표시되는 규칙을 만족하는 서로 같거나 다른 구조로 형성될 수 있다.
상기 화학식 1로 표시되는 유기 절연막은 상기와 같은 구조의 곁사슬(side chain)을 포함함으로써, 알킬기(alkyl group)에 의하여 소수성(hydrophobic) 및 낮은 흡습성(moisture absorption)을 가지며 아크릴레이트기(acrylate group) 또는 실란기(silane group)에 의하여 가교 결합이 가능한 박막을 형성할 수 있다.
특히, 상기 화학식 1은 -OCO(CH2)8CH3로 표시되는 R을 포함하는 것이 바람직하다. 또는, -OCO(CH2)8CH3로 표시되는 R과 -CH2CH2CN으로 표시되는 R을 모두 포함하는 것도 바람직하다. 이 경우, -OCO(CH2)8CH3로 표시되는 R은 R의 총 개수에 대하여 30% 이상 포함되는 것이 바람직하다.
상기 유기 화합물은 적절한 용매에 용해시켜 스핀 코팅(spin coating) 또는 프린팅(printing)과 같이 용액 공정으로 형성한다.
그 다음, 게이트 절연막(140) 위에 금(Au), 은(Ag), 알루미늄(Al) 또는 알루미늄 합금 등의 알루미늄 계열의 금속, 니켈(Ni), 팔라듐(Pd)과 같은 금속, 인듐 틴 옥사이드(ITO)와 같은 도전성 산화물, 또는 Baytron P(PEDT:PSS)와 같은 전도성 고분자 등의 도전막을 증착하고 이를 사진 식각 방법으로 패터닝하거나 섀도우 마스크를 이용한 증착 방법으로 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다. 본 실시예에서는 금(Au)을 섀도우 마스크를 이용하여 증착하였다.
다음, 도 5a 및 도 5b에서 보는 바와 같이, 마스크를 이용한 사진 식각 공정에 의한 패터닝 또는 섀도우 마스크(shadow mask)를 이용하여 게이트 전극(124)의 상부에 유기 반도체(154)를 형성한다.
유기 반도체(154)는 펜타센(pentacene), 폴리티오펜(polythiophene), 폴리플루오렌(polyfluorene), 구리 프탈로시아닌(copper pthalocyanine), 이들의 올리고머 및 이들의 유도체에서 선택된 어느 하나로 형성한다. 본 실시예에서는 펜타센(pentacene)을 열증착(thermal evaporation) 방법으로, 진공도 10-6Torr, 기판온도 15℃, 증착속도 0.5Å/s의 조건으로 600Å의 두께로 형성하였다.
상기에서는 게이트 절연막(140) 상부에 데이터선(171)과 드레인 전극(175)이 형성되어 있고 그 위에 유기 반도체(154)가 형성되어 있는 바텀 컨택(bottom contact) 구조만을 도시하였지만, 이와는 반대로 게이트 절연막(140) 상부에 유기 반도체(154)가 형성되고 그 위에 데이터선(171) 및 드레인 전극(175)이 형성되는 탑 컨택(top contact) 구조로도 형성될 수 있다.
이어서, 도 6a 및 도 6b에서 보는 바와 같이, 유기 반도체(154)를 덮는 보호막(180)을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 전극(175), 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)을 노출시키는 접촉구(185, 181, 182)를 형성한다.
다음으로, 도 1 및 도 2에서 보는 바와 같이, 드레인 전극(175)과 접촉구(185)를 통해 연결되는 화소 전극(190)과 접촉 부재(81, 82) 등을 보호막(180) 위에 형성한다.
이하에서는, 본 발명에서 예시적으로 -OCO(CH2)8CH3과 -CH2CH 2CN를 포함하는 유기 고분자를 시클로헥사논(cyclohexanone)에 5중량%로 용해시킨 유기 절연막과 비교예로서 산화규소(SiO2)로 이루어진 무기 절연막을 각각 스핀 코팅 방법으로 약 2000Å 두께로 형성한 경우에 절연막의 유전율 및 상기 절연막을 포함한 박막 트랜지스터의 특성을 비교하였다.
먼저, 1㎒에서 각각의 유전 상수를 측정한 결과, 본 발명의 일실시예에 따른 유기 절연막은 약 11.5, 산화규소로 이루어진 절연막은 약 4의 값을 나타내었다. 따라서, 본 발명에 따른 유기 절연막이 약 3배 정도 높은 유전율을 가짐을 알 수 있다.
그 다음, 상기 절연막을 각각 포함한 박막 트랜지스터의 특성을 전압(V)-전류(I) 그래프를 이용하여 비교하였다.
도 7a 및 7b는 각각 산화규소(SiO2)와 본 발명의 일실시예에 따른 유기 절연막을 게이트 절연막으로 적용한 경우에 게이트 전압(VG)의 변화에 따른 소스-드레인 전류(ID)값(이 경우, VDS=-30V로 일정), (ID)1/2값 및 (ID)1/2값의 접선기울기(slope)를 보여준다. 또한, 도 8a 및 도 8b는 동일한 경우에 출력(output)특성을 나타내는 소스-드레인 전압(VDS)의 변화에 따른 전류(ID)값(이 경우, VG는 -10, -25, -40V로 각각 변화시키면서 측정함)을 보여준다.
상기 그래프로부터, 산화규소로 이루어지는 게이트 절연막을 적용한 경우에 문턱전압(Vth)은 -2V, 이동도(mobility)는 약 0.016㎠/V.s 및 점멸비(Ion/off)는 ~103을 나타냈으며, 본 발명의 일실시예에 따른 유기 절연막을 적용한 경우에 문턱전압(Vth)은 -9V, 이동도(mobility)는 약 1.8㎠/V.s 및 점멸비(Ion/off)는 ~3x103을 나타내었다.
이로부터, 본 발명에 따른 유기 절연막을 적용한 박막 트랜지스터의 경우 현저하게 개선된 출력(output) 및 이동(transfer) 특성을 나타내는 것으로 확인되었다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 화학식 1로 표시되는 유기 절연막은 용액 공정을 통하여 안정적인 게이트 절연막을 제공할 뿐만 아니라, 기존의 산화규소 절연막에 비하여 높은 유전 상수를 가짐으로써 소자의 구동 전압을 낮출 수 있다. 또한, 상기 유기 절연막을 이용하는 박막 트랜지스터는 높은 전하 이동도 및 점멸비를 나타낼 수 있다.

Claims (15)

  1. 하기 화학식 1로 표시되며,
    Figure 112011064041731-pat00026
    상기 화학식 1에서 R은 하기 화학식 2로 표시되며, n은 양의 정수이고,
    Figure 112011064041731-pat00027
    상기 화학식 2의 R1, R2 및 R3는 각각 하기 화학식 3, 화학식 4 및 화학식 5
    Figure 112011064041731-pat00028
    (n은 양의 정수)
    Figure 112011064041731-pat00029
    (n은 양의 정수)
    Figure 112011064041731-pat00030
    (n은 양의 정수)
    에 표시된 군에서 선택된 어느 하나인 유기 절연막.
  2. 제1항에서, 상기 화학식 1은 서로 같거나 다른 R을 포함하는 유기 절연막.
  3. 제1항에서, 상기 화학식 1은 -OCO(CH2)8CH3로 표시되는 적어도 하나의 R을 포함하는 유기 절연막.
  4. 제1항에서, 상기 화학식 1은 -OCO(CH2)8CH3로 표시되는 적어도 하나의 R 및 -CH2CH2CN으로 표시되는 적어도 하나의 R을 포함하는 유기 절연막.
  5. 제4항에서, 상기 -OCO(CH2)8CH3로 표시되는 R은 화학식 1에서 R의 총 개수에 대하여 30 내지 100%로 포함되는 유기 절연막.
  6. 기판,
    상기 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있으며 상기 게이트선과 교차하는 데이터선 및 상기 게이트 전극을 중심으로 상기 데이터선과 마주하는 드레인 전극,
    상기 데이터선 및 드레인 전극의 상부 또는 하부에 형성되어 있는 반도체층, 및
    상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,
    상기 게이트 절연막은 하기 화학식 1로 표시되고,
    Figure 112011064041731-pat00031
    상기 화학식 1에서 R은 하기 화학식 2로 표시되며, n은 양의 정수이고,
    Figure 112011064041731-pat00032
    상기 화학식 2의 R1, R2 및 R3는 각각 하기 화학식 3, 화학식 4 및 화학식 5
    Figure 112011064041731-pat00033
    (n은 양의 정수)
    Figure 112011064041731-pat00034
    (n은 양의 정수)
    Figure 112011064041731-pat00035
    (n은 양의 정수)
    에 표시된 군에서 선택된 어느 하나인 유기 물질로 이루어지는 박막 트랜지스터 표시판.
  7. 제6항에서, 상기 화학식 1은 서로 같거나 다른 R을 포함하는 박막 트랜지스터 표시판.
  8. 제6항에서, 상기 화학식 1은 -OCO(CH2)8CH3로 표시되는 적어도 하나의 R을 포함하는 박막 트랜지스터 표시판.
  9. 제6항에서, 상기 화학식 1은 -OCO(CH2)8CH3로 표시되는 적어도 하나의 R 및 -CH2CH2CN으로 표시되는 적어도 하나의 R을 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서, 상기 -OCO(CH2)8CH3로 표시되는 R은 화학식 1에서 R의 총 개수에 대하여 30 내지 100%로 포함되는 박막 트랜지스터 표시판.
  11. 제6항에서, 상기 반도체층은 펜타센(pentacene), 폴리티오펜(polythiophene), 폴리플루오렌(polyfluorene), 구리 프탈로시아닌(copper pthalocyanine), 이들의 올리고머 및 이들의 유도체로 이루어진 군에서 선택되는 유기물로 이루어지는 박막 트랜지스터 표시판.
  12. 제6항에서, 상기 기판은 플라스틱으로 이루어지는 박막 트랜지스터 표시판.
  13. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층, 데이터선 및 드레인 전극을 형성하는 단계, 및
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
    상기 게이트 절연막은 하기 화학식 1로 표시되고,
    Figure 112011064041731-pat00036
    상기 화학식 1에서 R은 하기 화학식 2로 표시되며, n은 양의 정수이고,
    Figure 112011064041731-pat00037
    상기 화학식 2의 R1, R2 및 R3는 각각 하기 화학식 3, 화학식 4 및 화학식 5
    Figure 112011064041731-pat00038
    (n은 양의 정수)
    Figure 112011064041731-pat00039
    (n은 양의 정수)
    Figure 112011064041731-pat00040
    (n은 양의 정수)
    에 표시된 군에서 선택된 어느 하나인 유기물질로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서, 상기 게이트 절연막은 스핀 코팅, 프린팅 또는 침지(dipping) 방법으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제13항에서, 상기 반도체층은 펜타센(pentacene), 폴리티오펜(polythiophene), 폴리플루오렌(polyfluorene), 구리 프탈로시아닌(copper pthalocyanine), 이들의 올리고머 및 이들의 유도체로 이루어진 군에서 선택되는 유기물로 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020040109061A 2004-12-20 2004-12-20 유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 KR101142998B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040109061A KR101142998B1 (ko) 2004-12-20 2004-12-20 유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
US11/313,431 US7368336B2 (en) 2004-12-20 2005-12-20 Organic insulator, organic thin film transistor array panel including organic insulator, and manufacturing method therefor
TW094145403A TWI387821B (zh) 2004-12-20 2005-12-20 有機絕緣體,包含有機絕緣體之有機薄膜電晶體陣列面板及其製造方法
JP2005365753A JP2006216938A (ja) 2004-12-20 2005-12-20 有機絶縁膜、該有機絶縁膜を含む薄膜トランジスタ表示板及びその製造方法
CNB2005101216409A CN100547824C (zh) 2004-12-20 2005-12-20 有机绝缘体、包含它的有机薄膜晶体管阵列面板及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109061A KR101142998B1 (ko) 2004-12-20 2004-12-20 유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060070353A KR20060070353A (ko) 2006-06-23
KR101142998B1 true KR101142998B1 (ko) 2012-05-08

Family

ID=36682940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109061A KR101142998B1 (ko) 2004-12-20 2004-12-20 유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터표시판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7368336B2 (ko)
JP (1) JP2006216938A (ko)
KR (1) KR101142998B1 (ko)
CN (1) CN100547824C (ko)
TW (1) TWI387821B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566899B2 (en) * 2005-12-21 2009-07-28 Palo Alto Research Center Incorporated Organic thin-film transistor backplane with multi-layer contact structures and data lines
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
US8772774B2 (en) * 2007-12-14 2014-07-08 E. I. Du Pont De Nemours And Company Backplane structures for organic light emitting electronic devices using a TFT substrate
KR101041145B1 (ko) * 2008-07-09 2011-06-13 삼성모바일디스플레이주식회사 폴리실세스퀴옥산 공중합체, 그의 제조방법, 이를 이용하는폴리실세스퀴옥산 공중합체 박막, 및 이를 이용하는유기전계발광표시장치
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI343129B (en) * 2008-11-24 2011-06-01 Ind Tech Res Inst Thin film transistor
US20110058770A1 (en) * 2009-09-10 2011-03-10 E. I. Du Pont De Nemours And Company Sub-surface engraving of oled substrates for improved optical outcoupling
JP2013062307A (ja) 2011-09-12 2013-04-04 Sony Corp 薄膜トランジスタおよび電子機器
KR20180113396A (ko) 2017-04-06 2018-10-16 건국대학교 산학협력단 수직 및 수평 상분리된 반도체 고분자/절연성 고분자 블렌드 박막과 이를 포함하는 유기박막 트랜지스터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080056678A1 (en) 2006-04-18 2008-03-06 Kim Kun S Apparatus for reproducing data, method thereof, apparatus for recording the same, method thereof and recording medium

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325856B2 (ko) * 1974-02-06 1978-07-29
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
JP2000109679A (ja) * 1998-10-06 2000-04-18 Sony Corp 低誘電率絶縁膜用樹脂組成物、低誘電率絶縁膜形成方法及び半導体装置の製造方法
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
JP2001055490A (ja) 1999-08-17 2001-02-27 Jsr Corp フェニレン基含有(共)重合体組成物
AU2002343058A1 (en) 2001-12-19 2003-06-30 Merck Patent Gmbh Organic field effect transistor with an organic dielectric
JP4204880B2 (ja) 2003-03-04 2009-01-07 出光興産株式会社 ビス(3−アミノ−4−ヒドロキシフェニル)アダマンタン誘導体及びその製造方法
KR101102152B1 (ko) * 2005-06-28 2012-01-02 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
JP2007045966A (ja) * 2005-08-11 2007-02-22 Fujifilm Corp 絶縁膜形成用組成物、絶縁膜、およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080056678A1 (en) 2006-04-18 2008-03-06 Kim Kun S Apparatus for reproducing data, method thereof, apparatus for recording the same, method thereof and recording medium

Also Published As

Publication number Publication date
KR20060070353A (ko) 2006-06-23
JP2006216938A (ja) 2006-08-17
CN1841809A (zh) 2006-10-04
TWI387821B (zh) 2013-03-01
US20060157690A1 (en) 2006-07-20
TW200627033A (en) 2006-08-01
CN100547824C (zh) 2009-10-07
US7368336B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
US7842538B2 (en) Organic thin film transistor array and manufacturing method thereof
US7838872B2 (en) Organic thin film transistor array panel
US20070024766A1 (en) Organic thin film transistor display panel
US20060223222A1 (en) Organic thin film transistor array panel and method of manufacturing the same
US20050287719A1 (en) Organic thin film transistor array panel and manufacturing method thereof
US7368336B2 (en) Organic insulator, organic thin film transistor array panel including organic insulator, and manufacturing method therefor
JP2006173616A (ja) 有機薄膜トランジスタ表示板及びその製造方法
US20080048184A1 (en) Method of forming contact for organic active layer, method of manufacturing flat panel display, organic thin film transistor display, and organic light emitting diode display
US20060102954A1 (en) Organic thin film transistor array panel and manufacturing method thereof
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20040049110A (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
KR20060097967A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100656920B1 (ko) 유기 박막 트랜지스터 표시판의 제조 방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060077735A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판
KR20060042334A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20080045846A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050077569A (ko) 유기 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8