KR101118007B1 - Micro cantilever and method of manufacturing the same and silicon thin film and method of manufacturing the same - Google Patents

Micro cantilever and method of manufacturing the same and silicon thin film and method of manufacturing the same Download PDF

Info

Publication number
KR101118007B1
KR101118007B1 KR1020110028948A KR20110028948A KR101118007B1 KR 101118007 B1 KR101118007 B1 KR 101118007B1 KR 1020110028948 A KR1020110028948 A KR 1020110028948A KR 20110028948 A KR20110028948 A KR 20110028948A KR 101118007 B1 KR101118007 B1 KR 101118007B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
cantilever
manufacturing
depositing
Prior art date
Application number
KR1020110028948A
Other languages
Korean (ko)
Other versions
KR20110036569A (en
Inventor
김용협
강태준
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020110028948A priority Critical patent/KR101118007B1/en
Publication of KR20110036569A publication Critical patent/KR20110036569A/en
Application granted granted Critical
Publication of KR101118007B1 publication Critical patent/KR101118007B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/38Probes, their manufacture, or their related instrumentation, e.g. holders
    • G01Q60/42Functionalisation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • G01R1/06727Cantilever beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

응력 구배 완화 및 표면 저항 감소를 위한 마이크로메카니컬 구조체의 실리콘 박막 제조 방법이 개시된다. 실리콘 박막 위에 Cu-박막을 증착하고, 노열처리를 수행하여, 실리콘 박막 표면에서 Cu-실리사이드화를 일으킨다. 실리콘 박막은 상부 표면에 Cu-실리사이드를 포함한다. Disclosed is a method of fabricating a silicon thin film of a micromechanical structure for stress gradient relaxation and surface resistance reduction. A Cu-thin film is deposited on the silicon thin film and subjected to a heat treatment to cause Cu-silicide at the silicon thin film surface. The silicon thin film includes Cu-silicide on the top surface.

Description

마이크로캔틸레버 및 그 제조 방법과 실리콘 박막 및 그 제조방법{MICRO CANTILEVER AND METHOD OF MANUFACTURING THE SAME AND SILICON THIN FILM AND METHOD OF MANUFACTURING THE SAME}Microcantilever and its manufacturing method and silicon thin film and its manufacturing method {MICRO CANTILEVER AND METHOD OF MANUFACTURING THE SAME AND SILICON THIN FILM AND METHOD OF MANUFACTURING THE SAME}

마이크로메카닉에 관한 것이다.It relates to micromechanics.

저압 화학기상증착 (Low-Pressure Chemical Vapor Deposition; LPCVD) 폴리실리콘 박막은 우수한 기계적 특성으로 인해 마이크로메카니컬 구조체를 형성하는데 자주 사용된다. LPCVD 폴리실리콘 박막은 단순 저항, MOS 트랜지스터의 게이트, 동적 랜덤 액세스 메모리 셀 플레이트 및 표면 마이크로머시닝 MEMS 장치에 또한 응용가능하다.Low-Pressure Chemical Vapor Deposition (LPCVD) polysilicon thin films are frequently used to form micromechanical structures due to their excellent mechanical properties. LPCVD polysilicon thin films are also applicable to simple resistors, gates of MOS transistors, dynamic random access memory cell plates, and surface micromachining MEMS devices.

그러나, 폴리실리콘은 높은 잔류 응력 구배 및 높은 저항성을 갖는다는 단점을 가지고 있다. MEMS 기기의 제작에서 대부분의 실리콘 박막은 열팽창 계수의 차이, 비균일 소성 변형, 격자의 부적절한 배열, 불균일한 성장 조건 등에 기인하여 잔류 응력을 가지게 된다. 잔류 응력이란 외부력 및 열 구배 등과 같은 압박의 본래 원인이 제거된 후에도 물체에 남아 있는 응력으로서, 일반적으로 박막으로 이루어진 미소구조물은 잔류 응력에 의해 영향을 받게 되어, 의도된 구조물의 모양과는 다르게 변이되는 경우가 많다. However, polysilicon has the disadvantage of having a high residual stress gradient and high resistance. In the fabrication of MEMS devices, most silicon thin films have residual stresses due to differences in coefficients of thermal expansion, non-uniform plastic deformation, inadequate lattice arrangement, and uneven growth conditions. Residual stress is a stress that remains on an object even after the original cause of pressure such as external force and thermal gradient is eliminated. In general, microstructures made of thin films are affected by residual stress, which is different from the intended structure. There are many variations.

특히, 미세전기기계시스템(MEMS) 기술 중 실리콘 미세가공 기술의 발달로 극도로 미세한 변위의 측정이 가능한 마이크로캔틸레버의 제작이 가능해져, 원자현미경의 탐침으로 사용되고 있으며 최근에는 물리, 화학 및 생체학 센서로서의 응용이 활발하게 이루어지고 있으나, 캔틸레버의 모양 변이를 통제하지 못하는 경우, 정밀한 측정이 불가능해진다.In particular, the development of silicon micromachining technology among microelectromechanical system (MEMS) technology enables the fabrication of microcantilevers capable of measuring extremely fine displacements, which are used as probes of atomic force microscopes, and recently as physical, chemical and biological sensors. If the application is active, but can not control the shape shift of the cantilever, precise measurement is impossible.

예를 들어, 마이크로캔틸레버가 양의 잔류 응력 구배를 갖게 되면, 상대적으로 캔틸레버의 윗면에는 인장 응력이 생기고, 아랫면에는 압축 응력이 생겨서, 캔틸레버는 기판으로부터 멀어지는 방향으로 모양이 변하게 된다. 인장 응력이 과도하게 커지는 경우에는, 박막에 균열이 생기거나, 층간 분리가 발생할 수도 있으며, 압축 응력이 과도하게 커지는 경우에는, 좌굴 (buckling) 이 발생할 수도 있다. 따라서, 이러한 잔류 응력을 완화하는 것은 실리콘 박막의 제조에 있어서 주요한 과제 중 하나이며, 이러한 과제에 대한 연구는 발명의 명칭이 "변형과 관련된 응력을 최소화하도록 구성된 지지 구조들을 가진 MEMS 장치와 그 제조방법" 인 한국특허공개공보 제 2008-0055851 호에 개시되어 있다. For example, when the microcantilever has a positive residual stress gradient, a tensile stress is generated on the upper surface of the cantilever, and a compressive stress is generated on the lower surface of the cantilever, so that the cantilever changes shape in a direction away from the substrate. If the tensile stress is excessively large, cracks or interlayer separation may occur in the thin film, and if the compressive stress is excessively large, buckling may occur. Thus, mitigating this residual stress is one of the major challenges in the fabrication of silicon thin films, and the study of this problem is based on the finding that "the MEMS device having a support structure configured to minimize the stress associated with deformation and its manufacturing method is Korean Patent Laid-Open Publication No. 2008-0055851.

또한, 박막의 높은 표면 저항성은 마이크로메카니컬 구조체의 구성요소로서 기능을 수행하는데 장애가 되므로, 박막의 표면 저항성을 감소시키는 것이 중요한 과제가 되고 있다.In addition, since the high surface resistance of the thin film is an obstacle to performing a function as a component of the micromechanical structure, it is an important task to reduce the surface resistance of the thin film.

실리콘 박막의 응력 구배 완화를 위해서는 일반적으로 노열처리 (furnace annealing) 를 이용할 수 있다. 노열처리는 박막을 고온에서 장기간 노출시킴으로써 결정의 재배열과정을 통해 박막의 잔류 응력을 해소시킨다. 실제로, LPCVD (low pressure chemical vapor deposition) 다결정 실리콘의 압축 응력은 열처리 온도를 높임에 따라 감소하게 된다.In order to alleviate the stress gradient of the silicon thin film, furnace annealing may be generally used. The thermal treatment eliminates the residual stress of the thin film through the rearrangement of the crystal by exposing the thin film for a long time at high temperature. Indeed, the compressive stress of low pressure chemical vapor deposition (LPCVD) polycrystalline silicon decreases with increasing heat treatment temperature.

실리콘 박막의 잔류 응력 및 응력 구배를 해소하기 위한 다른 방법으로서, RTA (Rapid Thermal Annealing) 를 이용할 수 있다. RTA 는 노열처리와는 달리 고온에 수십초간 박막을 노출시켜 잔류 응력을 해소하는 방법이다. 실제로, 다결정 실리콘의 압축 응력은 RTA 열처리 시간을 늘리거나 열처리 온도를 높임에 따라 감소하게 된다. 증착시의 온도보다 더 높은 온도로 열처리를 하면 폴리실리콘 박막의 잔류 응력을 감소시킬 수 있다. Rapid thermal annealing (RTA) can be used as another method for solving the residual stress and stress gradient of the silicon thin film. Unlike heat treatment, RTA is a method of relieving residual stress by exposing the thin film to high temperature for several tens of seconds. Indeed, the compressive stress of polycrystalline silicon decreases with increasing RTA annealing time or with increasing annealing temperature. Heat treatment at a temperature higher than the deposition temperature can reduce the residual stress of the polysilicon thin film.

박막의 표면 저항은 일반적으로 높은 농도의 이온주입 과정 및 열처리를 이용하여 감소할 수 있다. 그러나, 약 1020 cm- 3 의 매우 높은 도핑에서도 저항성은 애플리케이션에 대해 여전히 높을 수 있다. 또한, 통상적인 노열처리, 즉 고온에서 오랜 시간 처리하는 것은 낮은 녹는점을 갖는 전기 회로의 집적 시스템에는 사용하기가 힘들다.The surface resistance of thin films can generally be reduced using high concentration ion implantation procedures and heat treatments. However, about 10 20 cm - resistance even at very high doping of 3 can still be high for the application. In addition, conventional furnace treatments, ie long time treatments at high temperatures, are difficult to use in integrated systems of electrical circuits with low melting points.

실리콘 박막에 금속 실리사이드를 도입할 수 있다. 금속 실리사이드는 낮은 저항성 (수십 μΩ-cm), 낮은 접촉 저항, 선택적인 에칭을 통한 자기-정렬 형태의 능력, 그리고 탄성적인 성질 등의 특성을 가지고 있다. 이러한 특성들은 마이크로메카니컬 구조체에 응용될 수 있다. Metal silicide may be introduced into the silicon thin film. Metal silicides are characterized by low resistivity (tens of μΩ-cm), low contact resistance, the ability of self-aligned forms through selective etching, and elastic properties. These properties can be applied to micromechanical structures.

도 1 은 양의 응력 구배를 갖는 통상의 캔틸레버를 도시한다.
도 2 는 양의 응력 구배를 받는 캔틸레버 및 Cu-실리사이드화를 통한 캔틸레버의 응력 구배의 완화 메커니즘을 도시한다.
도 3 은 Cu-실리사이드화를 이용한 캔틸레버 제조 과정의 다른 실시예를 도시한다.
도 4 는 캔틸레버 구조체가 양의 응력 구배를 갖는 경우와 음의 응력 구배를 갖는 경우에 응력 구배 완화를 위한 방법의 실시예를 도시한다.
1 shows a conventional cantilever with a positive stress gradient.
FIG. 2 illustrates the relaxation mechanism of the cantilever undergoing a positive stress gradient and the stress gradient of the cantilever through Cu-silicided.
3 shows another embodiment of a cantilever manufacturing process using Cu-silicided.
4 illustrates an embodiment of a method for stress gradient mitigation when the cantilever structure has a positive stress gradient and a negative stress gradient.

특히, Cu-실리사이드는 폴리실리콘 마이크로머시닝에서의 전기적 성질이 우수하고, Cu-실리사이드화 공정으로부터 생성되는 빌트-업 응력을 통해 응력 구배의 로우-서말-버짓 제어가 가능하다. 또한, Cu-실리사이드의 실리사이드화 온도는 다른 금속 실리사이드의 실리사이드화 온도보다 낮고 (약 200 ℃), Cu3Si 가 우세한 상태를 용이하게 형성할 수 있으며, 이를 통해 상당한 크기의 압축 잔류 응력을 생성할 수 있다.In particular, Cu-silicide has excellent electrical properties in polysilicon micromachining, and low-thermal-budget control of stress gradients is possible through built-up stresses generated from Cu-silicided processes. In addition, the silicided temperature of Cu-silicide is lower than the silicided temperature of other metal silicides (about 200 ° C.), and it is easy to form a state in which Cu 3 Si predominates, thereby generating a significant magnitude of compressive residual stress. Can be.

일 실시예로서, 응력 구배가 완화되고 낮은 저항성을 갖는 마이크로캔틸레버를 제작하기 위해서는 기판을 준비하는 공정, 기판상에 희생층을 증착하는 공정, 희생층 일부를 제거하도록 식각하는 공정, 희생층 일부가 제거되어 노출된 기판 부분 및 희생층상에 캔틸레버 구조층을 증착하는 공정, 캔틸레버 구조층상에 Cu-박막을 증착하는 공정, Cu-박막에 노열처리를 수행하여 캔틸레버 구조층에 Cu-실리사이드를 형성하는 공정, 및 희생층을 제거하는 공정을 통해 마이크로캔틸레버를 제조할 수 있다.In one embodiment, in order to fabricate a microcantilever having a low stress gradient and low resistance, a process of preparing a substrate, depositing a sacrificial layer on the substrate, etching to remove a portion of the sacrificial layer, and part of the sacrificial layer may be performed. Depositing a cantilever structure layer on the removed and exposed substrate portion, sacrificial layer, depositing a Cu-thin film on the cantilever structure layer, and performing a thermal treatment on the Cu-thin film to form Cu-silicide on the cantilever structure layer The microcantilever may be manufactured through a process of removing the sacrificial layer.

다른 실시예에서는 캔틸레버 구조층을 식각한 후 상기 Cu-박막을 증착하기 전에, 불화플루오를화수소 수용액을 이용하여 상기 캔틸레버 구조층상의 자연 산화물을 제거하는 공정을 더 포함할 수도 있다.In another embodiment, the method may further include removing a native oxide on the cantilever structure layer using an aqueous hydrogen fluoride fluoride solution after etching the cantilever structure layer and before depositing the Cu-thin film.

다른 실시예에서는 노열처리 후 희생층 제거 전에 반응하지 않고 남아있는 Cu 를 제거하는 공정을 더 포함할 수도 있다.In another embodiment, the method may further include removing Cu remaining without reacting before removing the sacrificial layer after the heat treatment.

다른 실시예에서는 Cu-실리사이드화를 이용한 캔틸레버 장치로서 기판 및 기판 상부에 형성되고, 기판 상측에서 외측으로 연장되어, 기판으로부터 부상되어 있는 캔틸레버부를 포함하고, 캔틸레버부의 상부 표면은 Cu-실리사이드로 이루어진, 마이크로캔틸레버를 구현할 수도 있다.In another embodiment, a cantilever device using Cu-silicide is formed on the substrate and the substrate, and includes a cantilever portion extending outward from the substrate and floating above the substrate, wherein the top surface of the cantilever portion is made of Cu-silicide, It is also possible to implement a microcantilever.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 기술의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 기술은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 기술의 개시가 완전하도록 하며, 본 기술이 속하는 분야에서 통상의 지식을 가진 자에게 기술의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 실제와는 상이할 수도 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Specific details of other embodiments are included in the detailed description and the drawings. Advantages and features of the present technology, and methods of accomplishing the same will be apparent with reference to embodiments described below in detail with the accompanying drawings. However, the present technology is not limited to the embodiments disclosed below, but may be implemented in various forms, and the present embodiments merely provide a complete description of the present technology, and have ordinary skill in the art to which the present technology belongs. It is provided to fully inform the technical scope of the technology. The size and relative size of layers and regions in the figures may differ from the actual for clarity of explanation. Like reference numerals refer to like elements throughout.

본 명세서에서 기술하는 실시예들은 본 기술의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 장치 또는 소자의 영역의 특정 형태를 예시하기 위한 것이고, 기술의 범주를 제한하기 위한 것은 아니다. 이하, 일 실시예에 따른 마이크로캔틸레버 제조 방법을 LPCVD 폴리실리콘 막의 캔틸레버를 예로 들어 도면을 참조하며 설명한다. Embodiments described herein will be described with reference to plan and cross-sectional views, which are ideal schematic diagrams of the present technology. Accordingly, shapes of the exemplary views may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments are not limited to the specific forms shown, but also include variations in forms produced by manufacturing processes. Thus, the regions illustrated in the figures have schematic attributes, and the shape of the regions illustrated in the figures is intended to illustrate a particular form of region of the device or device, and is not intended to limit the scope of the techniques. Hereinafter, a method for manufacturing a microcantilever according to an embodiment will be described with reference to the drawings by taking a cantilever of an LPCVD polysilicon film as an example.

도 1 은 열팽창 계수의 차이, 비균일 소성 변형, 격자의 부적절한 배열, 불균일한 성장 조건 등으로 인해 생긴 잔류 응력에 따라 모양이 변이된 통상의 마이크로 구조체를 도시한다. 도 1 에서는 양의 응력 구배를 갖는 캔틸레버를 도시하고 있다. 양의 응력 구배를 갖는 캔틸레버의 윗면에는 인장 응력이 생기고, 캔틸레버의 아랫면에는 압축 응력이 생겨서, 캔틸레버는 기판으로부터 멀어지는 방향으로 굽게된다. FIG. 1 shows a conventional microstructure whose shape changes with residual stresses caused by differences in coefficients of thermal expansion, non-uniform plastic deformation, inadequate alignment of the lattice, uneven growth conditions, and the like. 1 shows a cantilever with a positive stress gradient. Tensile stress is generated on the upper surface of the cantilever having a positive stress gradient, and compressive stress is generated on the lower surface of the cantilever, and the cantilever is bent in a direction away from the substrate.

도 2 에서는 양의 응력 구배를 갖는 폴리실리콘 캔틸레버 (20) 와 Cu-박막 (30) 을 폴리실리콘 캔틸레버 (20) 에 증착하고 실리사이드화함으로써 응력 구배를 완화시키는 과정을 도시하고 있다. 도 2(a) 의 좌측에 도시된 바와 같이 양의 응력 구배를 갖는 폴리실리콘 캔틸레버 (20) 는 기판 (10) 에서 멀어지는 방향으로 굽어 있다. 이러한, 구부러짐은 도 2(a) 의 우측의 캔틸레버 (20) 의 응력 분포도에서 보여지는 바와 같이 캔틸레버 (20) 의 하부에는 압축 응력을 가지고, 상부에는 인장 응력을 가짐으로써 발생하는 것이다.In FIG. 2, a process of mitigating a stress gradient by depositing and silicidating a polysilicon cantilever 20 and a Cu-thin film 30 having a positive stress gradient on the polysilicon cantilever 20 is illustrated. As shown on the left side of FIG. 2A, the polysilicon cantilever 20 having a positive stress gradient is bent in a direction away from the substrate 10. This bending is caused by having a compressive stress in the lower part of the cantilever 20 and a tensile stress in the upper part as shown in the stress distribution diagram of the cantilever 20 on the right side of FIG.

이러한 폴리실리콘 캔틸레버 (20) 위에 도 2(b) 에 도시된 바와 같이 Cu-박막 (30) 을 증착한다. 일 실시예에서, Cu-박막 (30) 은 약 90 nm 정도의 두께로 증착될 수 있으며, Cu-박막 (30) 의 증착시, 산소 오염을 방지하기 위해서 충분히 낮은 압력, 예를 들어 5.0 x 10-6 torr 의 증착 압력으로 열 증발증착 (Thermal Evaporator) 을 사용하여 Cu-박막 (30) 을 증착할 수도 있으나, 이와 같은 두께 및 압력에 제한되지는 않는다. Cu-박막 (30) 이 증착된 후에는 노열처리를 수행하여, Cu-실리사이드화를 진행할 수 있다. Cu-박막 (30) 의 실리사이드화를 위한 온도는 다른 금속 실리사이드의 실리사이드화 온도보다 저온으로서 약 200 ℃ 정도에서도 노열처리를 할 수 있다. Cu-실리사이드 (40) 가 형성된 폴리실리콘 캔틸레버 (20) 는 도 2(c) 의 상단부에 도시된 폴리실리콘 캔틸레버 (20) 와 같이 평탄성을 회복할 수 있다. 도 2(c) 의 하단부에서는 Cu-실리사이드화 이전의 양의 응력 구배를 갖던 폴리실리콘 캔틸레버 (20) 상부의 인장 응력이 Cu-실리사이드화에 따른 압축 응력의 빌트-업 응력과 상쇄됨으로써 평탄화된 캔틸레버 (20) 가 갖는 응력 분포를 도시하고 있다. Cu-실리사이드화에 따라 생기는 빌트-업 응력은 실리사이드화 온도에 따라 조절될 수 있다. 따라서, 실리사이드화 온도를 조정함으로써 캔틸레버 (20) 의 모양 변이를 감소시키는 것이 가능하게 된다. 도 2(a) 에서 개시된 경우 이외에, 캔틸레버가 음의 응력 구배를 갖는 경우에는 캔틸레버의 하부에 Cu-박막을 증착하고, 온도를 조절하며 노열처리를 수행함으로써, 휘어진 캔틸레버를 평탄화시킬 수도 있다.On this polysilicon cantilever 20, a Cu-thin film 30 is deposited as shown in Fig. 2 (b). In one embodiment, the Cu-thin film 30 may be deposited to a thickness of about 90 nm, and upon deposition of the Cu-thin film 30, a pressure low enough to prevent oxygen contamination, for example 5.0 x 10 The Cu-thin film 30 may be deposited using a thermal evaporator at a deposition pressure of -6 torr, but is not limited to such thickness and pressure. After the Cu-thin film 30 is deposited, a heat treatment may be performed to proceed with Cu-silicide formation. The temperature for the silicideation of the Cu-thin film 30 is lower than that of the other metal silicides, and the heat treatment can be performed even at about 200 ° C. The polysilicon cantilever 20 in which the Cu-silicide 40 is formed can restore flatness like the polysilicon cantilever 20 shown in the upper end of Fig. 2 (c). At the lower end of Fig. 2 (c), the cantilever flattened by the tensile stress on top of the polysilicon cantilever 20, which had a positive stress gradient before Cu-silicide formation, canceled out with the built-up stress of the compressive stress due to Cu-silicide formation. The stress distribution which 20 has is shown. The built-up stress resulting from Cu-silicided can be controlled according to the silicided temperature. Therefore, it is possible to reduce the shape variation of the cantilever 20 by adjusting the silicided temperature. In addition to the case disclosed in FIG. 2A, when the cantilever has a negative stress gradient, the curved cantilever may be flattened by depositing a Cu-thin film on the lower part of the cantilever, adjusting the temperature, and performing a heat treatment.

Cu-박막을 이용하는 경우에는, 실리사이드화 온도가 다른 금속에 비해 저온이기 때문에, 집적 회로에 가해지는 손상이 적을 수 있으며, Cu 의 낮은 저항성으로 인해 표면 저항을 감소시킬 수도 있다. Cu-실리사이드화 이후에는 폴리실리콘 캔틸레버 (20) 와 반응하지 않은 Cu 및 산화 Cu 가 캔틸레버의 표면 위에 남아있을 수 있으므로, Cu 식각액 등을 통하여 선택적으로 제거할 수 있다. 일 예로서, Cu 식각액은 황산, 과산화수소, 탈이온화수가 1:23:2000 으로 혼합된 용액일 수 있으나, 이에 제한되지는 않는다. 또한, 이러한 Cu 및 산화 Cu 의 제거는 당업계에 주지된 다른 방법들을 이용할 수 있다.When using a Cu-thin film, since the silicided temperature is lower than that of other metals, damage to the integrated circuit may be less, and the surface resistance may be reduced due to the low resistivity of Cu. After Cu-silicided, Cu and Cu oxide which have not reacted with the polysilicon cantilever 20 may remain on the surface of the cantilever, and thus can be selectively removed through a Cu etchant. As an example, the Cu etchant may be a solution mixed with sulfuric acid, hydrogen peroxide, and deionized water at 1: 23: 2000, but is not limited thereto. In addition, the removal of such Cu and Cu oxide may use other methods well known in the art.

도 3 은 Cu-실리사이드화를 이용한 캔틸레버의 제조 방법의 다른 실시예이다. 먼저, 실리콘 기판 (110) 을 준비한다. 실리콘 기판 (110) 상에는 약 200 nm 두께의 LPCVD Si3N4 이 절연층 (120) 으로서 증착되어 있을 수 있다. 도 3(a) 에 도시된 바와 같이 절연층 (120) 상에는 2 ㎛ 두께의 테트라에틸오소실레인 (Tetraethylorthosilane; TEOS) 막을 희생층 (130) 으로서 증착시킬 수 있다. 도 3(b) 에서는 희생층 (130) 중 외측 방향 말단의 일부를 식각시키는 공정을 도시한다. 식각으로 인해 노출된 절연층 (120) 과 희생층 (130) 상에는, 도 3(c) 에서 도시된 바와 같이, 2 ㎛ 두께의 LPCVD 폴리실리콘이 캔틸레버 구조층 (140) 으로서 고온의 노열처리와 같은 공정 없이 증착될 수 있다. 캔틸레버 형상을 만들기 위해, 캔틸레버 구조층 (140) 에 유도성 결합 플라즈마 (inductively coupled plasma; ICP) 식각을 사용하여 희생층 (130) 상의 캔틸레버 구조층의 외측 방향 말단의 일부를 식각하여 제거할 수도 있다. 외부 대기에 접촉하는 경우 캔틸레버 구조층 (140) 위에 자연 산화막이 발생할 수 있으므로, 캔틸레버 구조층 (140) 이 형성된 기판을 불화플루오를화수소 수용액에 담금으로써 캔틸레버 구조층 상의 자연 산화막을 제거할 수 있다. 산화막이 제거된 후에는, 도 3(d) 에서 도시된 바와 같이, 약 90 nm 두께 정도의 Cu-박막 (150) 을 산소 오염을 방지하기 위해서 충분히 낮은 압력, 예를 들어 5.0 x 10-6 torr 의 증착 압력으로 열 증발증착 (Thermal Evaporator) 을 사용하여 캔틸레버 구조층 (140) 위에 증착시킬 수 있다. 상술된 압력 및 두께는 실시예를 설명하기 위해 선택된 것일 뿐이며, 개시되는 기술은 상술된 두께 및 압력에 제한되지는 않는다. Cu-박막 (150) 의 증착 후에는, 도 3(e) 에서 도시된 바와 같이, Cu-실리사이드 (160) 를 형성하기 위해 노열처리가 수행될 수 있다. 실리사이드화 이전에 양의 응력 구배를 갖는 캔틸레버의 하부는 압축 응력을 가지고 있고, 상부는 인장 응력을 가지고 있는데, 노열처리로 인해 생성되는 Cu3Si 의 생장으로 인해 캔틸레버의 상부에 큰 압축 응력이 발생되고, Cu3Si 의 형성으로 인한 빌트-업 압축 응력은 이러한 인장 응력을 감쇄할 수 있다. 따라서, 노열처리에서 가열온도를 조절함으로써 실리사이드화의 정도를 조절할 수 있고, 이를 통해 응력이 0 인 상태를 제어할 수 있다. 노열처리는 약 200 ℃ 이하의 저온에서 뿐만 아니라, 이보다 높은 온도, 예를 들어, 약 500 ~ 700 ℃ 에서도 가능하다. Cu-실리사이드의 형성 및 성장으로 인한 응력의 효과는 연속적인 웨이퍼-커브 측정을 사용하여 조사될 수 있다. 전술한 바와 같이, Cu 를 사용하는 경우 낮은 온도에서 실리사이드화가 이루어질 수 있어 로우-서말-버짓 제어가 가능할 수 있다. 또한, Cu-실리사이드을 사용하는 경우, Cu-실리사이드화는 단상변화를 하므로, 실리사이드화를 제어하는 것이 보다 용이하다. 또한, Cu 는 낮은 저항 및 우수한 일렉트로마이그레이션 특성을 가질 수 있어, Cu-실리사이드화를 통해 캔틸레버는 낮은 표면 저항 (약 0.5 μΩ-cm 내지 1 μΩ-cm) 을 가지게 된다. 이러한 낮은 표면 저항은 캔틸레버로 하여금 폴리실리콘 마이크로머시닝에 있어서 적합한 전기적 특성을 갖게 한다.3 is another embodiment of a method for producing cantilevers using Cu-silicides. First, the silicon substrate 110 is prepared. About 200 nm thick LPCVD Si 3 N 4 may be deposited as the insulating layer 120 on the silicon substrate 110. As shown in FIG. 3A, a 2 μm-thick tetraethylorthosilane (TEOS) film may be deposited as the sacrificial layer 130 on the insulating layer 120. FIG. 3B illustrates a process of etching a portion of the outer end of the sacrificial layer 130. On the insulating layer 120 and the sacrificial layer 130 exposed due to etching, as shown in FIG. 3 (c), 2 µm thick LPCVD polysilicon is used as the cantilever structure layer 140 such as high temperature thermal treatment. It can be deposited without a process. To form the cantilever shape, a portion of the outward end of the cantilever structure layer on the sacrificial layer 130 may be etched away using inductively coupled plasma (ICP) etching to the cantilever structure layer 140. . Since the natural oxide film may be formed on the cantilever structure layer 140 when the external atmosphere is contacted, the natural oxide film on the cantilever structure layer may be removed by immersing the substrate on which the cantilever structure layer 140 is formed in an aqueous hydrogen fluoride fluoride solution. After the oxide film is removed, as shown in Fig. 3 (d), the Cu-thin film 150 having a thickness of about 90 nm is sufficiently low to prevent oxygen contamination, for example, 5.0 x 10 -6 torr. The deposition pressure may be deposited on the cantilever structure layer 140 using a thermal evaporator. The above-described pressures and thicknesses are merely selected to describe the embodiments, and the disclosed technique is not limited to the above-described thicknesses and pressures. After the deposition of the Cu-thin film 150, a heat treatment may be performed to form the Cu-silicide 160, as shown in FIG. 3 (e). The lower part of the cantilever, which has a positive stress gradient before silicidation, has a compressive stress and the upper part has a tensile stress. A large compressive stress is generated on the upper part of the cantilever due to the growth of Cu 3 Si generated by the heat treatment. And the built-up compressive stress due to the formation of Cu 3 Si can attenuate this tensile stress. Therefore, by controlling the heating temperature in the furnace treatment, it is possible to control the degree of silicidation, thereby controlling the state where the stress is zero. The furnace treatment is possible not only at low temperatures of about 200 ° C. or lower, but also at higher temperatures, for example, about 500 to 700 ° C. The effect of stress due to the formation and growth of Cu-silicide can be investigated using continuous wafer-curve measurements. As described above, when Cu is used, silicidation may be performed at low temperatures, thereby allowing low-thermal-budget control. In addition, when Cu-silicide is used, since Cu-silicided changes in single phase, it is easier to control silicided. In addition, Cu may have low resistance and good electromigration properties such that the cantilever has low surface resistance (about 0.5 μm-cm to 1 μm-cm) through Cu-silicided. This low surface resistance allows the cantilever to have suitable electrical properties for polysilicon micromachining.

노열처리 후에도 반응하지 않은 Cu 또는 Cu-산화물이 남아 있을 수 있으므로, Cu 식각액 등을 사용하여 캔틸레버 구조층 (140) 표면에서 선택적으로 잔여물을 제거할 수 있다. 이후에, 기판을 불화플루오르 산성 수용액에 담그고, 희생층 (130) 인 TEOS 층을 제거할 수 있다. 이러한 희생층 (130) 의 제거는 당업계에 주지된 방법들을 이용할 수 있다. 희생층 (130) 이 제거됨에 따라, 도 3(f) 에서 도시된 바와 같이, 캔틸레버 구조층 (140) 은 실리콘 기판 (110) 상측에서 외측으로 연장되어, 그 일부가 실리콘 기판 (110) 으로부터 부상되어 있게 될 수 있다. Since unreacted Cu or Cu-oxide may remain even after the heat treatment, the residue may be selectively removed from the surface of the cantilever structure layer 140 using a Cu etchant. Subsequently, the substrate may be immersed in an aqueous fluoric acid fluoride solution, and the sacrificial layer 130, the TEOS layer, may be removed. Removal of such sacrificial layer 130 may use methods well known in the art. As the sacrificial layer 130 is removed, as shown in FIG. 3 (f), the cantilever structure layer 140 extends outward from the upper side of the silicon substrate 110, so that a portion thereof floats from the silicon substrate 110. It can be done.

도 4 는 캔틸레버 구조체가 양의 응력 구배를 갖는 경우와 음의 응력 구배를 갖는 경우에 응력 구배 완화를 위한 방법의 실시예를 도시한다. 일 예에서, 캔틸레버 구조체는 지지층 (210), 절연층 (220) 및 캔틸레버층 (230) 으로 구성될 수 있다. 먼저, 도 4(a) 는 캔틸레버층 (230) 이 양의 응력 구배를 갖는 경우로서, 즉, 캔틸레버층 (230) 이 지지층 (210) 으로부터 멀어지도록 휘어지는 경우에는, 캔틸레버층 (230) 의 표면 중 지지층 (210) 과 반대 방향의 표면에 Cu-박막 (240) 을 증착할 수 있다. 이후, Cu-박막 (240) 에 노열처리를 수행할 수 있으며, 노열처리 온도는 약 300 ℃ 이하일 수 있고, 약 200 ℃ 이하에서 유지될 수도 있다. 다만, 노열처리 온도는 상술된 범위로 제한되는 것은 아니며, 보다 높은 온도의 범위에서 선택될 수도 있다. 노열처리를 통해 Cu-박막 (240) 및 캔틸레버층 (230) 이 반응하여 Cu-실리사이드 (250) 가 형성되고, 도 2 에서 설명한 바와 같이 응력 구배가 완화되어 지지층 (210) 으로부터 멀어지도록 휘어졌던 캔틸레버층 (230) 의 평탄성을 회복할 수 있다.4 illustrates an embodiment of a method for stress gradient mitigation when the cantilever structure has a positive stress gradient and a negative stress gradient. In one example, the cantilever structure may be composed of a support layer 210, an insulation layer 220, and a cantilever layer 230. First, FIG. 4 (a) shows the case where the cantilever layer 230 has a positive stress gradient, that is, when the cantilever layer 230 is bent away from the support layer 210, among the surfaces of the cantilever layer 230. The Cu-thin film 240 may be deposited on the surface opposite to the support layer 210. Thereafter, the thermal treatment may be performed on the Cu-thin film 240, and the thermal treatment temperature may be about 300 ° C. or less, and may be maintained at about 200 ° C. or less. However, the heat treatment temperature is not limited to the above-described range, but may be selected in a higher temperature range. The Cu-thin film 240 and the cantilever layer 230 react through the thermal treatment to form the Cu-silicide 250, and as described in FIG. 2, the stress gradient is relaxed to bend away from the support layer 210. The flatness of layer 230 can be restored.

도 4(b) 의 경우와 같이 캔틸레버층 (230) 이 음의 응력 구배를 갖는 경우, 즉, 캔틸레버층 (230) 이 지지층 (210) 에 가까워지도록 휘어지는 경우에는, 캔틸레버층 (230) 의 표면 중 지지층 (210) 방향의 표면에 Cu-박막 (240) 을 증착할 수 있다. 이후, Cu-박막 (240) 에 노열처리를 수행할 수 있으며, 노열처리 온도는 약 300 ℃ 이하일 수도 있고, 약 200 ℃ 이하로 유지될 수도 있다. 노열처리를 통해 Cu-박막 (240) 및 캔틸레버층 (230) 이 반응하여 Cu-실리사이드 (250) 가 형성되고, 도 2 에서 설명한 바와 같은 원리에 따라 응력 구배가 완화되어 지지층 (210) 에 가까워지도록 휘어졌던 캔틸레버층 (230) 의 평탄성을 회복할 수 있다. 따라서, 캔틸레버 구조체의 제작자는 캔틸레버의 다양한 모양 변이에 보다 적합한 방법을 선택하여 캔틸레버 구조체를 원하는 모양으로 회복시킬 수 있다.As shown in FIG. 4B, when the cantilever layer 230 has a negative stress gradient, that is, when the cantilever layer 230 is bent to approach the support layer 210, the surface of the cantilever layer 230 is out of the surface of the cantilever layer 230. Cu-thin film 240 may be deposited on the surface in the direction of support layer 210. Thereafter, the thermal treatment may be performed on the Cu-thin film 240, and the thermal treatment temperature may be about 300 ° C. or less, or may be maintained at about 200 ° C. or less. Cu-silicide 240 and cantilever layer 230 react with each other to form Cu-silicide 250, and the stress gradient is relaxed according to the principle as described in FIG. 2 to approach the support layer 210. The flatness of the bent cantilever layer 230 can be restored. Therefore, the manufacturer of the cantilever structure can restore the cantilever structure to the desired shape by selecting a method more suitable for various shape variations of the cantilever.

한편, 본 실시예는 실리콘 박막 중 캔틸레버 구조를 예로 들어 설명하였으나, 상술된 설명은 Cu-실리사이드화를 통해 얻어지는 표면 저항 감소 및 응력 구배 완화를 보여주는 일 실시예로서 캔틸레버 구조를 예시하였을 뿐, 본 출원의 기술은 다른 실리콘 박막에도 응용가능하고, 단지 캔틸레버 구조에만 제한되는 것은 아니다.Meanwhile, the present embodiment has been described using the cantilever structure of the silicon thin film as an example, but the above description merely illustrates the cantilever structure as an example showing a reduction in stress gradient and surface resistance obtained through Cu-silicide formation. 'S technique is applicable to other silicon thin films and is not limited to cantilever structures only.

이상 첨부된 도면을 참조하여 실시예를 설명하였지만, 본 기술이 속하는 분야에서 통상의 지식을 가진 자는 본 기술의 기술적 사상이나 특징을 벗어나지 않는 범위에서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 따라서, 전술한 실시예들은 본 명세서에 개시된 사상에 따라 배열 및 세부에서 변형될 수 있다. 예를 들면, 캔틸레버 구조체의 물질은 폴리실리콘에 한정되지 않으며, 다양한 구조층, 절연층 등은 특정 물질에 한정되지는 않는다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야 하며, 개시된 기재로부터의 형식적인 변경 및 변형은 다음의 청구항의 범위 내에 속하는 것으로 고려된다.Although the embodiments have been described with reference to the accompanying drawings, it will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or features of the present technology. . Accordingly, the above-described embodiments may be modified in arrangement and detail in accordance with the spirit disclosed herein. For example, the material of the cantilever structure is not limited to polysilicon, and various structural layers, insulating layers, and the like are not limited to specific materials. Therefore, the embodiments described above are to be understood in all respects as illustrative and not restrictive, and formal changes and modifications from the disclosed description are considered to be within the scope of the following claims.

Claims (6)

박막을 포함하는 마이크로메카니컬 구조체의 제조 방법으로서,
상기 박막의 휘어진 방향에 따라 상기 박막 위에 Cu-박막을 증착하는 공정; 및
상기 Cu-박막에 노열 처리를 수행하여, 상기 박막 표면을 Cu-실리사이드화하는 공정을 포함하고,
상기 노열 처리 온도는 200 ℃ 이하인, 마이크로메카니컬 구조체 제조 방법.
As a method of manufacturing a micromechanical structure comprising a thin film,
Depositing a Cu-thin film on the thin film according to the bending direction of the thin film; And
Performing a thermal treatment on the Cu-thin film to Cu-silicide the thin film surface,
The said heat treatment temperature is 200 degrees C or less, The micromechanical structure manufacturing method.
캔틸레버 구조층이 형성된 기판을 준비하는 공정;
상기 캔틸레버 구조층의 휘어진 방향에 따라 상기 캔틸레버 구조층 상에 Cu-박막을 증착하는 공정;
상기 Cu-박막에 노열처리를 수행하여, 상기 캔틸레버 구조층 상에 Cu-실리사이드를 형성하는 공정을 포함하고
상기 노열 처리 온도는 200 ℃ 이하인, 마이크로캔틸레버 제조 방법.
Preparing a substrate on which a cantilever structure layer is formed;
Depositing a Cu-thin film on the cantilever structure layer according to the bending direction of the cantilever structure layer;
Performing a thermal treatment on the Cu-thin film to form Cu-silicide on the cantilever structure layer;
The said heat treatment temperature is 200 degrees C or less, The microcantilever manufacturing method.
기판을 준비하는 공정;
상기 기판상에 희생층을 증착하는 공정;
상기 희생층의 일부를 제거하도록 상기 희생층을 식각하는 공정;
상기 희생층의 일부가 제거되어 노출된 상기 기판 부분 및 상기 희생층상에 캔틸레버 구조층을 증착하는 공정;
상기 캔틸레버 구조층의 휘어진 방향에 따라 상기 캔틸레버 구조층상에 Cu-박막을 증착하는 공정;
상기 Cu-박막에 노열처리를 수행하여 상기 캔틸레버 구조층에 Cu-실리사이드를 형성하는 공정; 및
상기 희생층을 제거하는 공정을 포함하고,
상기 노열 처리 온도는 200 ℃ 이하인, 마이크로캔틸레버 제조 방법.
Preparing a substrate;
Depositing a sacrificial layer on the substrate;
Etching the sacrificial layer to remove a portion of the sacrificial layer;
Depositing a cantilever structure layer on the exposed portion of the substrate and the sacrificial layer by removing a portion of the sacrificial layer;
Depositing a Cu-thin film on the cantilever structure layer according to the bending direction of the cantilever structure layer;
Thermally treating the Cu-thin film to form Cu-silicide in the cantilever structure layer; And
Removing the sacrificial layer;
The said heat treatment temperature is 200 degrees C or less, The microcantilever manufacturing method.
제 3 항에 있어서,
상기 캔틸레버 구조층을 증착한 후, 상기 Cu-박막을 증착하기 전에, 플루오를화수소 수용액을 이용하여 상기 캔틸레버 구조층상의 자연 산화물을 제거하는 공정을 더 포함하는, 마이크로캔틸레버 제조 방법.
The method of claim 3, wherein
And depositing the cantilever structure layer and then removing the native oxide on the cantilever structure layer using an aqueous hydrogen fluoride solution before depositing the Cu-thin film.
제 3 항에 있어서,
상기 희생층을 제거하는 공정 전에, 실리사이드화 되지 않고 남아있는 Cu 및 Cu-산화물을 제거하는 공정을 더 포함하는, 마이크로캔틸레버 제조 방법.
The method of claim 3, wherein
Before the step of removing the sacrificial layer, further comprising the step of removing Cu and Cu-oxide remaining unsilicided, microcantilever manufacturing method.
지지층 및 캔틸레버 층을 갖는 기판 구조체 상에 박막을 형성하는 방법으로서,
상기 방법은,
상기 지지층 상에 희생층을 증착하는 공정;
상기 기판 구조체를 형성하기 위해 상기 희생층의 적어도 일부를 식각하는 공정;
플루오르화수소산으로 상기 캔틸레버 층상의 자연 산화물을 제거하는 공정;
상기 캔틸레버 층이 상기 지지층으로부터 멀어지는 방향으로 휘어진 경우에는, 상기 지지층과 반대방향의 캔틸레버층 표면에 Cu-박막을 증착하고, 상기 캔틸레버 층이 상기 지지층의 방향으로 휘어진 경우에는, 상기 지지층의 방향의 캔틸레버층 표면에 Cu-박막을 증착하는 공정;
200 ℃ 이하의 온도로 상기 기판 구조체를 노열 처리하는 공정; 및
실리사이드화 되지 않은 Cu 또는 Cu-산화물을 제거하는 공정을 포함하는, 박막 형성 방법.
A method of forming a thin film on a substrate structure having a support layer and a cantilever layer,
The method comprises:
Depositing a sacrificial layer on the support layer;
Etching at least a portion of the sacrificial layer to form the substrate structure;
Removing the native oxide on the cantilever layer with hydrofluoric acid;
When the cantilever layer is bent in a direction away from the support layer, a Cu-thin film is deposited on the surface of the cantilever layer opposite to the support layer, and when the cantilever layer is bent in the direction of the support layer, the cantilever in the direction of the support layer. Depositing a Cu-thin film on the layer surface;
Subjecting the substrate structure to a temperature of 200 ° C. or lower; And
A method of forming a thin film, comprising the step of removing unsilicided Cu or Cu-oxide.
KR1020110028948A 2011-03-30 2011-03-30 Micro cantilever and method of manufacturing the same and silicon thin film and method of manufacturing the same KR101118007B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110028948A KR101118007B1 (en) 2011-03-30 2011-03-30 Micro cantilever and method of manufacturing the same and silicon thin film and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110028948A KR101118007B1 (en) 2011-03-30 2011-03-30 Micro cantilever and method of manufacturing the same and silicon thin film and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080084827A Division KR101049702B1 (en) 2008-08-29 2008-08-29 Microcantilever and its manufacturing method and silicon thin film and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20110036569A KR20110036569A (en) 2011-04-07
KR101118007B1 true KR101118007B1 (en) 2012-02-24

Family

ID=44044454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110028948A KR101118007B1 (en) 2011-03-30 2011-03-30 Micro cantilever and method of manufacturing the same and silicon thin film and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101118007B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235134B1 (en) * 2019-09-19 2021-04-02 한국과학기술원 Probe integrated with organic light source and manufacturing method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Journal of Microelectromechanical Systems, 16권, 2007년 4월, T.J.Kang et al., 279-288.*
Physical Review B, 41권, 1990년 5월, M.O.Aboelfotoh et al., 9819-9827.*

Also Published As

Publication number Publication date
KR20110036569A (en) 2011-04-07

Similar Documents

Publication Publication Date Title
US20230224657A1 (en) Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof
Franke et al. Post-CMOS integration of germanium microstructures
US8367451B2 (en) Method and structures for fabricating MEMS devices on compliant layers
US9458009B2 (en) Semiconductor devices and methods of forming thereof
US8455287B2 (en) Method for manufacturing semiconductor device including microstructure
US7898046B2 (en) Microelectromechanical systems encapsulation process
TWI719652B (en) Method of manufacturing micro-electro-mechanical system (mems) thermal sensor, mems device and method of manufacturing the same
WO2006138126A2 (en) Antistiction mems substrate and method of manufacture
KR101118007B1 (en) Micro cantilever and method of manufacturing the same and silicon thin film and method of manufacturing the same
KR101049702B1 (en) Microcantilever and its manufacturing method and silicon thin film and its manufacturing method
Pinto et al. Amorphous silicon self‐rolling micro electromechanical systems: from residual stress control to complex 3D structures
Jeong et al. Thick germanium-on-nothing structures by annealing microscale hole arrays with straight sidewall profiles
Monk et al. Stress-corrosion cracking and blistering of thin polycrystalline silicon films in hydrofluoric acid
Kang et al. Reduction of sheet resistance and low-thermal-budget relaxation of stress gradients in polysilicon microcantilever beams using nickel-silicides
Beck et al. Low stress silicon nitride and polysilicon films for micromachining applications
TWI432377B (en) Verfahren zur herstellung von mikromechanischen strukturen mit reliefartigem seitenwandverlauf oder einstellbarem neigungswinkel
US7176540B2 (en) Method for producing micromechanical structures and a micromechanical structure
US20230271822A1 (en) Micro-electromechanical system (mems) including tantalum as a structural material
Ni Self-Actuated MEMS Nanomechanical Platform for High Temperature Testing Using Tantalum as a New Structural Material
Mehregany et al. Surface micromachining: a brief introduction
JP5026632B2 (en) Method for manufacturing a component of a micromechanism
SG112005A1 (en) A surface treatment for use in the fabrication of mems devices
JP2004001147A (en) Method for manufacturing microcrystal thin film structural body
André et al. Fabrication and modeling of 3-D self-assembled SOI MEMS controlled by thermal and plastic strains
Ahmad et al. Anisotropic chemical etching of silicon

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8