KR101112063B1

KR101112063B1 - Gate driving IC and LCD thereof

Info

Publication number: KR101112063B1
Application number: KR1020050005232A
Authority: KR
Inventors: 윤상창; 장세혁
Original assignee: 엘지디스플레이 주식회사
Priority date: 2005-01-20
Filing date: 2005-01-20
Publication date: 2012-02-13
Also published as: KR20060084543A

Abstract

본 발명은 디스플레이 장치, 특히 액정표시장치에서의 게이트 드라이버의 정전기(ESD)에 의한 오동작을 방지하여 안정된 동작 특성을 가지도록 하기 위해, 게이트 쉬프트 클럭(GSC) 신호와 반전된 접지전원이 입력되는 AND게이트의 출력신호를 쉬프트레지스터의 클럭신호로 입력받아 구동하는 액정표시장치용 게이트드라이버를 제안하여 액정패널에서의 화면 쉬프트 등과 같은 문제점을 개선하여 제품 경쟁력을 제고시키는 효과가 있다.
The present invention provides a gate shift clock (GSC) signal and an inverted ground power input to prevent a malfunction caused by electrostatic discharge (ESD) of a gate driver in a display device, particularly a liquid crystal display device, to have stable operation characteristics. By providing a gate driver for a liquid crystal display device which receives and outputs an output signal of a gate as a clock signal of a shift register, it improves product competitiveness by improving problems such as screen shift in a liquid crystal panel.

Description

Gate driver and liquid crystal display with same {Gate driving IC and LCD

도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도1 is a block diagram showing a basic configuration of a general liquid crystal display device

도 2는 일반적인 액정표시장치의 액정패널의 구성을 도시한 구성도2 is a block diagram showing the configuration of a liquid crystal panel of a general liquid crystal display device

도 3은 종래의 액정표시장치에서 특히 게이트드라이버의 동작을 설명하기 위한 도면3 is a view for explaining the operation of the gate driver, especially in the conventional liquid crystal display device

도 4는 종래의 액정표시장치에 구비되는 게이트드라이버의 구성을 설명하기 위한 구성블록도4 is a block diagram illustrating a configuration of a gate driver included in a conventional liquid crystal display device.

도 5는 도 4에 도시된 게이트드라이버의 구조를 보다 상세하게 도시한 도면5 is a view illustrating in more detail the structure of the gate driver shown in FIG.

도 6은 도 5에 도시된 게이트드라이버의 구동을 설명하기 위한 신호타이밍도6 is a signal timing diagram for explaining the driving of the gate driver shown in FIG.

도 7은 본 발명에 따른 게이트드라이버의 내부구조를 도시한 구조도
7 is a structural diagram showing the internal structure of a gate driver according to the present invention

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

VGH : 게이트 하이 전압 VGL : 게이트 로우 전압VGH: Gate High Voltage VGL: Gate Low Voltage

GSP : 게이트 스타트 펄스 GSC : 게이트 쉬프트 클럭GSP: Gate Start Pulse GSC: Gate Shift Clock

GOE : 게이트 출력 인에이블 GND : 접지전원 GOE: Gate Output Enable GND: Ground Power

50 : 게이트드라이버 52a~52c : 정전기 대응용 AND게이트50: gate driver 52a to 52c: static electricity AND gate

53a~53c : D 플립플롭 54a~54c : 출력제어용 AND게이트53a ~ 53c: D flip-flop 54a ~ 54c: AND gate for output control

56a~56c : 레벨쉬프터
56a ~ 56c: Level Shifter

본 발명은 디스플레이 장치에 관한 것으로서, 보다 상세하게는 정전기(ESD)에 의한 구동회로의 오동작을 방지하여 안정된 동작 특성을 가지는 게이트드라이버와 이를 구비한 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly, to a gate driver having a stable operation characteristic by preventing malfunction of a driving circuit caused by electrostatic discharge (ESD) and a liquid crystal display device having the same.

액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.LCDs have advantages of small size, thinness, and low power consumption, and are being used as notebook computers, office automation devices, and audio / video devices. In particular, an active matrix type liquid crystal display device using a thin film transistor (hereinafter referred to as "TFT") as a switching element is suitable for displaying dynamic images.

도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도이다.1 is a block diagram showing a basic configuration of a general liquid crystal display device.

도 1을 참조하면, 인터페이스(10)는 퍼스널 컴퓨터등과 같은 구동시스템으로부터 입력되는 데이터(RGB Data) 및 제어신호(입력 클럭, 수평동기신호, 수직동기신호, 데이터 인에이블 신호 등)들을 입력받아 타이밍 컨트롤러(12)로 공급한다. 주로 구동 시스템으로부터 데이터 및 제어 신호전송을 위해서 LVDS(Low Voltage Differential Signal) 인터페이스와 TTL 인터페이스 등이 사용되고 있다. 또한, 이 러한 인터페이스 기능을 모아서 타이밍컨트롤러(12)와 함께 단일 칩(Chip)으로 집적시켜 사용하기도 한다.Referring to FIG. 1, the interface 10 receives data (RGB Data) and control signals (input clock, horizontal synchronization signal, vertical synchronization signal, data enable signal, etc.) input from a driving system such as a personal computer. Supply to the timing controller 12. LVDS (Low Voltage Differential Signal) interface and TTL interface are mainly used for data and control signal transmission from the drive system. In addition, these interface functions may be collected and used together with the timing controller 12 in a single chip.

액정패널(2)은 도 2와 같이, 글라스를 이용한 기판 상에 다수의 데이터라인(DL1~DLm)과 다수의 게이트라인(GL1~GLn)이 교차되어 다수의 화소영역을 형성하며, 0각각의 화소영역에는 박막트랜지스터(TFT)와 액정(LC)이 구성되어 화면을 표시한다.As illustrated in FIG. 2, the liquid crystal panel 2 forms a plurality of pixel regions by crossing a plurality of data lines DL1 to DLm and a plurality of gate lines GL1 to GLn on a glass substrate. In the pixel region, a thin film transistor TFT and a liquid crystal LC are configured to display a screen.

타이밍 컨트롤러(12)는 인터페이스(10)를 통해 입력되는 제어신호를 이용하여 복수개의 드라이브 집적회로들로 구성된 데이터 드라이버(18)와 복수개의 게이트 드라이버 집적회로들로 구성된 게이트 드라이버(20)를 구동하기 위한 제어신호를 생성한다. 또한, 인터페이스(10)를 통해 입력되는 데이터들을 데이터 드라이버(18)로 전송한다.The timing controller 12 drives the data driver 18 composed of a plurality of drive integrated circuits and the gate driver 20 composed of a plurality of gate driver integrated circuits using a control signal input through the interface 10. Generate a control signal for In addition, the data input through the interface 10 is transmitted to the data driver 18.

기준전압생성부(16)는 데이터 드라이버(18)에서 사용되는 DAC(Digital To Analog Converter)의 기준전압들을 생성한다. 기준전압들은 패널의 투과율-전압특성을 기준으로 생산자에 의해서 설정된다.The reference voltage generator 16 generates reference voltages of a digital to analog converter (DAC) used in the data driver 18. The reference voltages are set by the manufacturer based on the transmittance-voltage characteristics of the panel.

데이터 드라이버(18)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 입력 데이터의 기준전압들을 선택하고, 선택된 기준전압을 액정패널(2)에 공급하여 액정 분자의 회전 각도를 제어한다.The data driver 18 selects reference voltages of the input data in response to control signals input from the timing controller 12, and supplies the selected reference voltage to the liquid crystal panel 2 to control the rotation angle of the liquid crystal molecules.

게이트 드라이버(20)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 액정패널(2)상에 배열된 박막트랜지스터(TFT)들의 온/오프 제어를 수행하는데, 액정 패널(2) 상의 게이트 라인(GL1~GLn)을 1 수평동기 시간씩 순차적으로 인에이블 시킴으로써 액정 패널(2) 상의 박막 트랜지스터들(TFT)을 1 라인 분씩 순차적으로 구동시켜 데이터드라이버(18)로부터 공급되는 아날로그 영상신호들이 각 박막트랜지스터(TFT)들에 접속된 픽셀들로 인가되도록 한다. The gate driver 20 performs on / off control of thin film transistors TFTs arranged on the liquid crystal panel 2 in response to control signals input from the timing controller 12. The gate driver 20 controls gates on the liquid crystal panel 2. By sequentially enabling the lines GL1 to GLn by one horizontal synchronizing time, the thin film transistors TFT on the liquid crystal panel 2 are sequentially driven by one line, so that analog image signals supplied from the data driver 18 It is applied to the pixels connected to the thin film transistors (TFTs).

전원전압생성부(14)는 각 구성부들의 동작전원을 공급하고 액정패널(2)의 공통전극 전압을 생성하여 공급한다.The power supply voltage generating unit 14 supplies the operating power of each of the components and generates and supplies the common electrode voltage of the liquid crystal panel 2.

상기와 같은 통상의 액정표시장치 구성에서, 상기 게이트드라이버(20)는 액정패널(2)의 크기에 따라 하나 이상 구성되기도 하며, 액정패널(2)의 좌/우측에 각각 구성되기도 한다. In the conventional liquid crystal display device configuration as described above, one or more gate drivers 20 may be configured depending on the size of the liquid crystal panel 2, and may be respectively configured on the left and right sides of the liquid crystal panel 2.

상기와 같은 구성의 액정표시장치는 일반적으로 다수개의 각 드라이버(18)(20)를 집적회로(IC) 형태로 형성하여 TCP 또는 COF 테잎과 같이 패널에 부착하여 사용하거나 또는 글라스 상에 직접 구성하고 있으며, 구동회로가 구성된 인쇄회로기판(PCB)으로부터 다수의 제어신호를 입력받아 동작된다. In general, a liquid crystal display device having the above configuration is formed by forming a plurality of drivers 18 and 20 in the form of an integrated circuit (IC) and attaching them to a panel such as TCP or COF tape or directly configuring them on glass. It is operated by receiving a plurality of control signals from a printed circuit board (PCB) configured a driving circuit.

도 3은 종래의 액정표시장치에서 특히 게이트드라이버의 동작을 설명하기 위한 도면이다.3 is a view for explaining the operation of the gate driver, especially in the conventional liquid crystal display device.

도면을 보면, 각각 박막트랜지스터(TFT)가 구성된 적(R), 녹(G), 청(B) 3개의 서브 픽셀로 하나의 픽셀을 이루며, 데이터 드라이버(18)로부터 데이터를 입력받아 컬러를 표시하는 영역인 액정패널(2)이 구성되고, 상기 액정패널(2)에 형성된 다수의 게이트라인(GL1~GL3)으로 박막트랜지스터(TFT) 구동을 위한 게이트 구동신호를 게이트라인 순차적으로 인가하기 위한 게이트 드라이버(20)가 구성되어 있다.As shown in the figure, one pixel is formed of three subpixels of red (R), green (G), and blue (B) each of which a thin film transistor (TFT) is configured, and color is received by receiving data from the data driver 18. A liquid crystal panel 2 is formed, and a gate for sequentially applying a gate driving signal for driving a thin film transistor TFT to a plurality of gate lines GL1 to GL3 formed in the liquid crystal panel 2 is provided. The driver 20 is configured.

상기한 게이트 드라이버(20)는 그 동작을 위해, 다수개의 구동 전압과 타이 밍 제어신호를 입력받게 되는데, 입력받는 구동전압으로는 Vgh, Vgl, Vcc, GND 등이 있으며 또한 타이밍 제어신호로는 GSP(Gate Start Pulse), GSC(Gate Shift Clock), GOE(Gate Output Enable) 등이 있다. 상기 각 구동전압은 전원전압생성부(14)에 의해 생성되어 입력되고, 상기 각 제어신호는 타이밍 컨트롤러(12)에 의해 생성되어 인가된다.The gate driver 20 receives a plurality of driving voltages and a timing control signal for its operation. The driving voltages received include Vgh, Vgl, Vcc, and GND, and the timing control signal includes GSP. (Gate Start Pulse), Gate Shift Clock (GSC), and Gate Output Enable (GOE). Each of the driving voltages is generated and input by the power supply voltage generator 14, and each of the control signals is generated and applied by the timing controller 12.

상기 Vgh, Vgl 전압은 박막트랜지스터(TFT)의 게이트 단자 온/오프 구동신호이며, Vcc 및 GND 전원은 드라이버 동작을 위한 구동전원이다.The Vgh and Vgl voltages are gate terminal on / off driving signals of the thin film transistor TFT, and the Vcc and GND power supplies are driving power for driver operation.

상기 GSP 신호는 게이트 구동신호의 인가 위치를 알려주는데, 게이트 구동신호가 액정 패널의 최초 첫 라인으로 인가됨을 알려준다. The GSP signal indicates the application position of the gate driving signal, which indicates that the gate driving signal is applied to the first first line of the liquid crystal panel.

상기 GSC 신호는 게이트 구동신호에 의해 박막트랜지스터(TFT)가 온(on) 상태를 유지하는 시간을 지정한다.The GSC signal specifies a time for which the thin film transistor TFT is kept on by the gate driving signal.

상기 GOE 신호는 게이트 드라이버의 게이트 구동신호 출력을 제어하는 신호이다.The GOE signal is a signal for controlling the gate driving signal output of the gate driver.

상기와 같이 다수의 구동전원과 제어신호를 인가받아 게이트 구동신호를 출력하는 역할을 수행하는 게이트 드라이버(20)의 내부 구성을 도 4에 간략히 블록 도시하였다.4 schematically illustrates an internal configuration of the gate driver 20 that receives a plurality of driving powers and control signals and outputs a gate driving signal.

게이트 드라이버(20)는 게이트 구동신호를 출력하기 위한 다수의 채널(channel)을 구비하는데, 각각의 채널은 도면 번호 (21)로 표시된 바와 같이 쉬프트레지스터(22a 내지 22d), 레벨쉬프터(24a 내지 24d), 출력버퍼(26a 내지 26d)로 구성된다. The gate driver 20 has a plurality of channels for outputting a gate drive signal, each channel having shift registers 22a to 22d and level shifters 24a to 24d as indicated by reference numeral 21. ), And output buffers 26a to 26d.

외부로부터 입력되는 캐리입력신호(C)는 최전단 채널의 쉬프트레지스터(22a)로만 입력되며, 나머지 채널의 쉬프트레지스터(22b 내지 22d)의 입력신호는 바로 전단 채널의 쉬프트레지스터의 출력을 받도록 구성된다. 물론 클럭신호(CLK)가 이와 같은 신호 전달을 제어한다. 여기서, 상기 캐리입력신호(C)는 전술한 GSP(게이트 스타트 펄스)이고, 상기 클럭신호(CLK)는 전술한 GSC(게이트 쉬프트 클럭)이다.The carry input signal C inputted from the outside is input only to the shift register 22a of the foremost channel, and the input signals of the shift registers 22b to 22d of the remaining channels are directly configured to receive the output of the shift register of the preceding channel. . Of course, the clock signal CLK controls such signal transmission. Here, the carry input signal C is the above-described GSP (gate start pulse), and the clock signal CLK is the above-described GSC (gate shift clock).

그리고 마지막 채널의 쉬프트레지스터(22d)의 출력 신호는 다음 칩의 첫 번째 채널의 쉬프트레지스터의 입력으로 사용하기 위하여 외부의 캐리 신호로 출력되도록 구성된다.The output signal of the shift register 22d of the last channel is configured to be output as an external carry signal for use as an input of the shift register of the first channel of the next chip.

각 채널의 레벨쉬프터(24a 내지 24d)는 해당 채널의 각각의 쉬프트레지스터의(22a 내지 22d) 출력 신호를 입력으로 받으며, 각 채널의 출력 버퍼(26a 내지 26d)의 입력은 해당 채널의 레벨쉬프터(24a 내지 24d)의 출력 신호를 입력으로 받도록 구성된다.The level shifters 24a to 24d of each channel receive the output signals of the shift registers 22a to 22d of the respective channels, and the inputs of the output buffers 26a to 26d of each channel are the level shifters of the corresponding channels. And an output signal of 24a to 24d.

이와 같은 구성을 갖는 종래 기술의 게이트 드라이버의 구동에 관하여 설명하면 다음과 같다.Referring to the driving of the gate driver of the prior art having such a configuration as follows.

먼저, 외부로부터 게이트 드라이버(20)로 펄스 파형의 캐리 신호(C)가 입력되면, 캐리 신호(C)는 첫 번째 채널(21)의 쉬프트 레지스터(22a)에 입력된다.First, when the carry signal C of a pulse waveform is input to the gate driver 20 from the outside, the carry signal C is input to the shift register 22a of the first channel 21.

상기 쉬프트 레지스터(22a)로 입력된 신호는 레벨쉬프터(24a)에 의해 출력되어질 전압 레벨만큼 변환된 후 출력버퍼(26a)를 통하여 출력된다.The signal input to the shift register 22a is converted by the voltage level to be output by the level shifter 24a and then output through the output buffer 26a.

그리고 상기 첫 번째 채널(21)의 쉬프트 레지스터(22a)에 입력된 캐리 신호(C)는 클럭신호(CLK)에 의해 두 번째 채널의 쉬프트 레지스터(22b)에 입력되어 상 기 전술한 방식과 동일한 방식으로 레벨쉬프터(24b)를 통하여 출력되어질 전압 레벨만큼 변환된 후 출력버퍼(26b)를 통해 출력된다.The carry signal C input to the shift register 22a of the first channel 21 is input to the shift register 22b of the second channel by a clock signal CLK, and is the same as the above-described method. Then, the voltage is converted by the voltage level to be output through the level shifter 24b and then output through the output buffer 26b.

이와 같은 방식으로 다수개의 출력을 발생시키는 게이트 드라이버(20)는 클럭신호(CLK)에 따라 변환된 전압 레벨을 갖는 펄스(즉, 게이트 구동신호)를 액정패널(20)의 게이트라인(GL1~GLn)으로 순차적으로 출력한다. In this manner, the gate driver 20 generating a plurality of outputs generates a pulse having a voltage level converted according to the clock signal CLK (that is, the gate driving signal), and the gate lines GL1 to GLn of the liquid crystal panel 20. Will be printed sequentially).

여기서, 마지막 채널의 쉬프트 레지스터(22d)에 입력되는 캐리 신호(C)는 동일한 방식으로 변환되어 출력 버퍼(26d)에서 출력이 발생하는 동시에 직렬로 연결되는 다른 드라이버 칩의 첫 번째 채널의 쉬프트 레지스터의 입력으로 사용하기 위하여 칩 외부로 출력된다.Here, the carry signal C inputted to the shift register 22d of the last channel is converted in the same manner so that an output is generated in the output buffer 26d and the shift register of the first channel of the first channel of another driver chip connected in series at the same time. It is output outside the chip for use as input.

도 5는 상기와 같은 구성과 구동을 수행하는 게이트드라이버(20)의 구조를 보다 상세하게 도시한 도면이고, 도 6은 도 5에 도시된 구조의 게이트드라이버의 구동을 위한 신호타이밍도로서, 타이밍신호 (Gout)는 액정패널로 출력되는 게이트 구동신호이다. FIG. 5 is a diagram illustrating in detail the structure of the gate driver 20 performing the above-described configuration and driving. FIG. 6 is a signal timing diagram for driving the gate driver having the structure shown in FIG. The signal Gout is a gate driving signal output to the liquid crystal panel.

다수개의 D-플립플롭(D/FF)은 하이 레벨(High level)의 GSP(게이트 스타트 펄스)가 데이터입력단자(D 단자)로 입력되며 GSC(게이트 쉬프트 클럭)의 하이 레벨(High level) 입력 시점에서 출력을 발생시켜 다음단 D-플립플롭의 데이터로 입력되도록 시리얼하게 연결된다. 또한 각 D-플립플롭의 출력은 반전 입력되는 GOE(게이트 출력 인에이블) 신호와 AND게이트(AND-gate)로 조합되어 그 출력이 레벨쉬프터(도 4의 24a 내지 24d)로 입력되는 구조이다.For many D-Flip-Flops (D / FF), high level GSP (gate start pulse) is input to the data input terminal (D terminal) and GSC (gate shift clock) high level input. It is connected serially to generate output at this point and input as data of the next D-flip flop. In addition, the output of each D-flip-flop is a combination of an inverted input GOE (gate output enable) signal and an AND gate (AND-gate), and the output is input to a level shifter (24a to 24d in FIG. 4).

그런데 전술한 바와 같은 동작을 수행하는 게이트드라이버는 GSC(게이트 쉬 프트 클럭)의 라이징 에지(rising Edge)에서 출력발생 동작이 수행되는 특징을 가지는데, 외부로부터 ESD(정전기)가 유입되어 각 신호, 특히 상기 GSC(게이트 쉬프트 클럭)에 영향을 미치게 될 경우, 도 6의 타이밍도에 도시된 바와 같이, 의도하지 않은 타이밍에 D-플립플롭(D/FF)에서 출력을 발생시켜 게이트드라이버 전체의 구동을 유발하게 되는 현상이 발생한다. However, the gate driver performing the above-described operation has a characteristic in that an output generation operation is performed at the rising edge of the GSC (gate shift clock). In particular, when it affects the GSC (gate shift clock), as shown in the timing diagram of FIG. 6, the output of the D-flip-flop (D / FF) is generated at an unintentional timing to drive the entire gate driver. The phenomenon occurs that causes.

이러한 현상으로 액정패널은 화면이 쉬프트 되는 현상이 발생하게 되는 것이다.
This phenomenon causes the liquid crystal panel to shift the screen.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 정전기 유입에 의한 게이트드라이버의 오동작을 방지하여 정상적인 화면 표시를 수행하도록 하는데 목적이 있다.
The present invention has been made to solve the above problems, and an object of the present invention is to prevent malfunction of the gate driver due to the inflow of static electricity to perform normal screen display.

상기와 같은 목적을 달성하기 위해 본 발명은, 게이트 쉬프트 클럭(GSC) 신호와 반전된 접지전원이 입력되는 정전기 대응용 AND게이트의 출력신호를 쉬프트레지스터의 클럭신호로 입력받아 구동하는 액정표시장치용 게이트드라이버를 제시한다.In order to achieve the above object, the present invention provides a liquid crystal display device which receives and outputs an output signal of an AND gate for static electricity corresponding to a gate shift clock (GSC) signal and an inverted ground power source as a clock signal of a shift register. Present the gate driver.

상기 게이트드라이버에서, 상기 정전기 대응용 AND게이트는 하나 이상 구비되는 것을 특징으로 한다. In the gate driver, at least one AND gate corresponding to the static electricity may be provided.

상기 게이트드라이버는 레벨쉬프터와 출력버퍼를 더욱 포함하는 것을 특징으로 한다.The gate driver further comprises a level shifter and an output buffer.

또한 본 발명은, 게이트 쉬프트 클럭(GSC) 신호 및 반전된 접지전원이 입력되는 하나 이상의 정전기 대응용 AND게이트와; 게이트 스타트 펄스(GSP) 신호를 데이터로 입력받고 상기 정전기 대응용 AND게이트의 출력신호를 클럭신호로 입력받으며 출력신호가 다음단 플립플롭의 데이터신호로 입력되는 복수개의 D 플립플롭과; 상기 복수개의 D 플립플롭의 출력신호 및 반전되어 입력되는 게이트 출력 인에이블(GOE) 신호를 입력받는 복수개의 출력제어용 AND게이트와; 상기 복수개의 출력제어용 AND게이트의 출력신호를 입력받아 신호의 레벨을 변환하여 출력하는 복수개의 레벨쉬프터와; 상기 복수개의 레벨쉬프터의 출력신호를 입력받아 외부로의 출력을 수행하는 복수개의 출력버퍼를 포함하는 액정표시장치용 게이트드라이버를 제시한다.In addition, the present invention, the gate shift clock (GSC) signal and the inverted ground power supply is at least one AND gate corresponding to the static electricity; A plurality of D flip-flops which receive a gate start pulse (GSP) signal as data, receive an output signal of the AND gate for static electricity as a clock signal, and output signals as data signals of a next flip-flop; A plurality of AND gates for output control receiving the output signals of the plurality of D flip-flops and a gate output enable (GOE) signal that is inverted; A plurality of level shifters for receiving output signals of the plurality of output control AND gates and converting the level of the signals; A gate driver for a liquid crystal display device including a plurality of output buffers for receiving output signals of the plurality of level shifters and outputting them to the outside is provided.

아울러 본 발명에서는, 복수개의 데이터라인과 복수개의 게이트라인이 서로 교차구성되고 상기 각 교차영역에 박막트랜지스터가 구성된 액정패널과; 상기 복수개의 데이터라인에 영상데이터를 인가하는 데이터드라이버와; 상기 복수개의 게이트라인에 게이트구동신호를 인가하기 위해, 게이트 쉬프트 클럭(GSC) 신호와 반전된 접지전원이 입력되는 정전기 대응용 AND게이트의 출력신호를 쉬프트레지스터의 클럭신호로 입력받아 구동하는 게이트드라이버와; 상기 데이터드라이버 및 게이트드라이버로 제어신호를 출력하는 타이밍제어부와; 상기 액정패널과 데이터드라이버 및 게이트드라이버와 타이밍제어부로 구동전원을 공급하는 전원공급부를 포함하는 액정표시장치를 제시한다.In addition, the present invention includes a liquid crystal panel in which a plurality of data lines and a plurality of gate lines cross each other and a thin film transistor is formed in each of the crossing regions; A data driver for applying image data to the plurality of data lines; To apply a gate driving signal to the plurality of gate lines, a gate driver which receives a gate shift clock (GSC) signal and an output signal of an AND gate for static electricity corresponding to an inverted ground power source as a clock signal of a shift register and drives the gate driver. Wow; A timing controller outputting a control signal to the data driver and the gate driver; The present invention provides a liquid crystal display including a liquid crystal panel, a data driver, a gate driver, and a power supply unit for supplying driving power to a timing controller.

상기 액정표시장치에서, 상기 정전기 대응용 AND게이트는 게이트드라이버에 하나 이상 구비되는 것을 특징으로 한다.In the liquid crystal display, at least one AND gate for static electricity is provided in the gate driver.

상기 액정표시장치에서, 상기 게이트드라이버는 레벨쉬프터와 출력버퍼를 더욱 포함하는 것을 특징으로 한다.In the LCD, the gate driver may further include a level shifter and an output buffer.

이하 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 7은 본 발명에 따른 게이트드라이버(50)의 내부구조를 도시한 구조도이다.7 is a structural diagram showing the internal structure of the gate driver 50 according to the present invention.

본 발명에서 제안하는 게이트드라이버는 정전기 유입이 발생한 타이밍에 게이트 구동신호의 출력이 발생하는 현상을 방지하기 위한 것으로서, 특히 게이트 쉬프트 클럭(GSC)으로의 정전기 유입에 의한 게이트드라이버의 오동작을 개선하기 위한 방법으로 게이트 쉬프트 클럭(GSC) 신호와 접지전원(GND)을 반전시켜 AND게이트로 입력시켜 출력되는 신호를 게이트드라이버 구동용 클럭신호로 사용하는 방안이다. The gate driver proposed by the present invention is to prevent the output of the gate driving signal at the timing of the induction of static electricity, and in particular, to improve the malfunction of the gate driver due to the inflow of static electricity to the gate shift clock (GSC). The gate shift clock (GSC) signal and the ground power source (GND) are inverted by using the method and the input signal to the AND gate to output the gate driver driving clock signal.

이를 위한 구체적인 게이트드라이버의 구성을 보면, 정전기 대응용 AND게이트(52a~52c)를 구비하여 게이트 쉬프트 클럭(GSC)과 반전된 접지전원(GND)을 입력한다. 이때 상기 정전기 대응용 AND게이트(52a~52c)는 하나만 구비하여 그 출력신호를 모든 쉬프트레지스터의 클럭신호로 공유하여 사용할 수도 있으나, 바람직하게는 동작의 안정성을 위해 게이트드라이버(50)의 채널 수만큼 구비하여 각각의 출력을 별도로 사용하도록 구성한다. In the specific structure of the gate driver for this purpose, the gate shift clock GSC and the inverted ground power supply GND are inputted with the AND gates 52a to 52c corresponding to the static electricity. In this case, only one of the AND gates 52a to 52c corresponding to the static electricity may be provided, and the output signal may be shared as the clock signal of all the shift registers. It is configured to use each output separately.

이에 상기 각 정전기 대응용 AND게이트(52a~52c)의 출력은 복수개의 D 플립플롭(53a~53c)으로 일대일 대응되어 각 플립플롭의 동작을 위한 클럭신호로 입력되고, 복수개의 D 플립플롭(53a~53c)은 최전단 플립플롭(53a)에 게이트 스타트 펄스(GSP) 신호를 데이터 신호로 입력하고 그 출력 신호가 다음단 플립플롭(53b)의 데이터 신호로 입력되는 원리로 모든 플립플롭이 연결 구성된다. Accordingly, the outputs of the electrostatic-responsive AND gates 52a to 52c are one-to-one corresponded to the plurality of D flip-flops 53a to 53c to be input as clock signals for the operation of each flip-flop, and the plurality of D flip-flops 53a. 53c) is a principle in which a gate start pulse (GSP) signal is input to the foremost flip-flop 53a as a data signal and the output signal is input as a data signal for the next flip-flop 53b. do.

상기 각 D 플립플롭(53a~53c)의 출력신호는 복수개의 출력제어용 AND게이트(54a~54c)로 입력되고, 상기 각 출력제어용 AND게이트(54a~54c)는 반전된 게이트 출력 인에이블(GOE) 신호에 의해 생성된 출력 신호를 레벨쉬프터(56a~56c)로 출력한다. 물론 도시되지는 않았지만, 상기 레벨쉬프터(56a~56c)에서 신호레벨의 변환이 수행되어 출력된 신호는 출력버퍼(Output buffer)로 각각 전달되고 상기 출력버퍼는 입력받은 신호를 외부(즉, 액정패널의 게이트라인)로 출력하게 된다. The output signals of the respective D flip-flops 53a to 53c are input to the plurality of output control AND gates 54a to 54c, and the respective output control AND gates 54a to 54c are inverted gate output enable (GOE). The output signal generated by the signal is output to the level shifters 56a to 56c. Of course, although not shown, the signal level conversion is performed in the level shifters 56a to 56c, and the output signals are respectively transferred to an output buffer, and the output buffer is external to the input signal (ie, the liquid crystal panel). Gate line).

이러한 구성을 가지는 본 발명에 따른 게이트드라이버(50)에서의 상기 정전기 대응용 AND게이트(52a~52c)는, 게이트드라이버(50)로의 정전기(ESD)의 유입이 없을 경우 제어신호들에 영향을 미치지 않으므로 정상적인 게이트 쉬프트 클럭(GSC) 신호의 입력에 대해서는 로우 레벨의 접지전원(GND)이 반전되어 하이 레벨로 입력되기 때문에 게이트 쉬프트 클럭(GSC) 신호에 의한 게이트드라이버(50)의 정상적인 구동을 통한 게이트 구동신호를 출력하나, 정전기(ESD) 유입이 발생할 경우 전원전압(GND)으로도 정전기가 유입되므로 정전기에 의해 하이 레벨로 입력되는 접지전원이 로우 레벨로 반전되어 상기 정전기 대응용 AND게이트(52a~52c)로 입력되기 때문에 상기 게이트 쉬프트 클럭(GSC) 신호가 하이 레벨이라 하더라도 출력 신 호를 발생시키지 않아 게이트드라이버(50)에서 불필요한 게이트 구동신호의 출력을 수행하지 않게 된다.
The AND gates 52a to 52c corresponding to the static electricity in the gate driver 50 according to the present invention having such a configuration do not affect the control signals when no static electricity (ESD) is introduced into the gate driver 50. Therefore, since the low level ground power GND is inverted and input to the high level with respect to the input of the normal gate shift clock GSC signal, the gate through the normal driving of the gate driver 50 by the gate shift clock GSC signal is inputted. When the driving signal is output, but static electricity (ESD) flows in, the static electricity is also introduced into the power supply voltage (GND). Therefore, the ground power input to the high level by the static electricity is inverted to the low level, and the AND gates 52a to the static electricity countermeasures. 52c), the gate driver 50 does not generate an output signal even when the gate shift clock (GSC) signal is at a high level. The output of an unnecessary standing gate drive signal is not performed.

상기와 같이 설명한 본 발명에 따른 게이트드라이버는, 정전기 유입에 의한 제어신호의 왜곡에 따른 드라이버의 비정상적 구동을 방지하여 액정패널에서의 화면 쉬프트 등과 같은 문제점을 개선하여 제품 경쟁력을 제고시키는 효과가 있다.The gate driver according to the present invention described above has the effect of improving the product competitiveness by preventing problems such as screen shift in the liquid crystal panel by preventing abnormal driving of the driver due to distortion of the control signal due to static electricity inflow.

Claims

A gate driver for a liquid crystal display device which receives and outputs an output signal of an AND gate to which a gate shift clock (GSC) signal and an inverted ground power are input as a clock signal of a shift register.

The method according to claim 1,

At least one AND gate is provided with a gate driver for a liquid crystal display device.

The method according to claim 1,

The gate driver further includes a level shifter and an output buffer.

At least one AND gate for receiving a static electricity input from a gate shift clock (GSC) signal and an inverted ground power source;

A plurality of D flip-flops which receive a gate start pulse (GSP) signal as data, receive an output signal of the AND gate for static electricity as a clock signal, and output signals as data signals of a next flip-flop;

A plurality of AND gates for output control receiving the output signals of the plurality of D flip-flops and a gate output enable (GOE) signal that is inverted;

A plurality of level shifters for receiving output signals of the plurality of output control AND gates and converting the level of the signals;

A plurality of output buffers for receiving the output signals of the plurality of level shifters to perform output to the outside

Gate driver for liquid crystal display device comprising a

A liquid crystal panel in which a plurality of data lines and a plurality of gate lines cross each other and a thin film transistor is formed in each cross region;

A data driver for applying image data to the plurality of data lines;

To apply a gate driving signal to the plurality of gate lines, a gate driver which receives a gate shift clock (GSC) signal and an output signal of an AND gate for static electricity corresponding to an inverted ground power source as a clock signal of a shift register and drives the gate driver. Wow;

A timing controller outputting a control signal to the data driver and the gate driver;

A power supply unit supplying driving power to the liquid crystal panel, the data driver, the gate driver, and the timing controller

Liquid crystal display comprising a

The method according to claim 5,

The at least one AND gate for static electricity handling may be provided in at least one gate driver.

The method according to claim 5,

The gate driver further comprises a level shifter and an output buffer.