KR101079369B1 - Fabricaiton method of probe pin for probe card - Google Patents
Fabricaiton method of probe pin for probe card Download PDFInfo
- Publication number
- KR101079369B1 KR101079369B1 KR1020080112201A KR20080112201A KR101079369B1 KR 101079369 B1 KR101079369 B1 KR 101079369B1 KR 1020080112201 A KR1020080112201 A KR 1020080112201A KR 20080112201 A KR20080112201 A KR 20080112201A KR 101079369 B1 KR101079369 B1 KR 101079369B1
- Authority
- KR
- South Korea
- Prior art keywords
- probe pin
- probe
- mold substrate
- mold
- forming
- Prior art date
Links
- 239000000523 sample Substances 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 238000007747 plating Methods 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000007689 inspection Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/003—3D structures, e.g. superposed patterned layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/10—Moulds; Masks; Masterforms
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0017—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor for the production of embossing, cutting or similar devices; for the production of casting means
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은, 몰드용 기판 상에 프로브 핀에 대응하는 음각영역을 형성하는 단계와, 상기 음각영역의 표면이 매끄러워지도록 적어도 상기 음각영역 표면의 거칠기를 감소시키는 단계와, 상기 몰드용 기판의 음각영역 표면에 이형층을 형성하는 단계와, 상기 도금공정을 적용하여 상기 음각영역에 대응되는 프로브 핀을 형성하는 단계를 포함하는 프로브 핀 제조방법을 제공한다. 바람직하게, 상기 도금공정 후에, 상기 프로브 핀이 형성된 몰드용 기판을 회로 기판에 배치한 후에 상기 프로브 핀이 상기 회로 기판의 원하는 위치에 접속시키는 단계와, 상기 몰드용 기판이 그대로 유지되도록 상기 프로브 핀으로부터 상기 몰드용 기판을 분리시키는 단계를 더 포함할 수 있다. 또한, 상기 분리된 몰드용 기판은 재활용될 수 있다.According to an embodiment of the present invention, there is provided a method of forming a recessed area corresponding to a probe pin on a mold substrate, reducing the roughness of at least the surface of the recessed area so that the surface of the recessed area becomes smooth; It provides a method for manufacturing a probe pin comprising the step of forming a release layer on the surface of the region, and forming a probe pin corresponding to the intaglio region by applying the plating process. Preferably, after the plating process, after placing the mold substrate on which the probe pin is formed on a circuit board, connecting the probe pin to a desired position on the circuit board, and maintaining the mold substrate as it is. The method may further include separating the mold substrate from the. In addition, the separated mold substrate may be recycled.
Description
본 발명은 프로브 카드용 프로브 핀에 관한 것으로서, 특히 공정이 단순함과 동시에 핀 제조에 사용되는 몰드의 재활용을 가능하게는 프로브 핀의 제조방법에 관한 것이다.BACKGROUND OF THE
최근에, 프로브 카드는 프로브 핀과의 전기적 접촉을 이용하여 웨이퍼 상의 반도체 칩의 전기적 특성 또는 불량 여부를 판별하는 검사장치이다. 상기 프로브 카드는 회로가 구현된 세라믹 기판과 같은 회로기판과 그 회로에 전기적으로 연결되는 복수의 미세한 프로브 핀을 구현될 수 있다.Recently, a probe card is an inspection apparatus that determines whether an electrical characteristic or a defect of a semiconductor chip on a wafer is used by using electrical contact with a probe pin. The probe card may implement a circuit board such as a ceramic substrate on which a circuit is implemented and a plurality of fine probe pins electrically connected to the circuit.
통상 프로브 카드용 프로브 핀은 웨이퍼와 기계적으로 접촉되므로 핀 몸체의 경우 항복강도가 커야 하고 뛰어난 복원력을 지녀야 하므로 우수한 기계적 탄성이 요구되며, 전기적으로 칩을 테스트 하므로 낮은 전기적 저항을 가져야 한다. Since the probe pin for the probe card is in mechanical contact with the wafer, the pin body must have a high yield strength and have excellent restoring force. Therefore, excellent mechanical elasticity is required, and the chip has to have low electrical resistance since the chip is electrically tested.
또한, 칩과 기계적으로 접촉하는 핀의 팁 부분은 내마모성과 낮은 접촉저항 이 요구된다. 최근의 프로브 검사장치는 고집적도의 메모리반도체 칩을 웨이퍼 레벨로 일괄검사하기 위해 프로브 핀의 집적도 향상이 요구되고 있어 MEMS 가공기술을 이용하여 미세한 프로브 핀을 일괄 형성하여 핀의 집적도 향상을 도모하는 것이 일반적인 추세이다.In addition, the tip portion of the pin in mechanical contact with the chip requires abrasion resistance and low contact resistance. In recent years, the probe inspection apparatus needs to improve the integration of probe pins in order to collectively inspect high-density memory semiconductor chips at the wafer level. Therefore, it is desirable to form fine probe pins collectively using MEMS processing technology to improve the integration of the pins. It is a general trend.
일반적으로, 프로브 핀은 세라믹 기판 한쪽 면에 전극을 형성하고, 실리콘과같은 반도체 웨이퍼에 MEMS 공정을 실시하여 프로브 핀을 형성한 후에 세라믹 기판과 상기 웨이퍼의 접합공정을 실시한다. 여기서, 몰드로 사용된 실리콘 웨이퍼를 제거함으로써 세라믹 기판에 프로브 핀이 형성하여 원하는 프로브 카드를 제공한다. In general, a probe pin forms an electrode on one surface of a ceramic substrate, and a probe pin is formed by performing a MEMS process on a semiconductor wafer such as silicon, followed by a bonding process between the ceramic substrate and the wafer. Here, the probe pins are formed on the ceramic substrate by removing the silicon wafer used as the mold to provide the desired probe card.
여기에 사용되는 프로브 핀을 위한 종래의 제조방법은 크게 두가지로 요약될 수 있다. Conventional manufacturing methods for probe pins used herein can be broadly summarized into two.
첫 번째 방법은 세라믹 기판 위에 폴리머 재료를 이용하여 프로브 핀용 몰드를 제조한 후 도금공정으로 몰드를 채워 넣어 핀을 형성시킨 뒤 몰드 재료만을 제거함으로써 프로브 핀을 세라믹 기판 위에 잔류시키는 방법이다. The first method is to manufacture a mold for a probe pin using a polymer material on a ceramic substrate, and then fill the mold by plating to form a pin, and then remove the mold material to leave the probe pin on the ceramic substrate.
다른 한가지 방법은, 선택적으로 제거가 가능한 기판 자체를 몰드 재료로 이용하여 원하는 몰드 형태로 가공하고, 그 가공된 공간에 도금공정을 이용하여 프로브 핀을 형성시키고 세라믹 기판과 접합공정을 거친 뒤에 몰드용 기판을 선택적으로 제거하는 방안이다.Another method is to process the mold into a desired mold by using the substrate itself, which can be selectively removed, as a mold material, form a probe pin using a plating process in the processed space, and then perform a bonding process with a ceramic substrate. It is a method to selectively remove the substrate.
이러한 종래의 프로브 핀 제조방법은 핀 제작을 위한 몰드 형성 단계가 복잡 할 뿐만 아니라, 최종적으로 몰드로 사용되는 구조물이 제거되므로 매회 프로브 핀 제작을 위해서 몰드를 형성시킬 필요가 있다는 문제가 있다. 예를 들면, 폴리머를 이용하여 몰드를 제작할 경우에, 노광→현상→성막→도금의 공정을 이용하여 프로브 핀의 몸체(또는 프로브 빔)를 형성하고 상기 공정을 반복하여 팁 부분을 형성하고, 접합→몰드 제거의 공정을 거쳐 프로브 핀을 제작하는데, 일반적인 노광공정만 감안해도 세정, 표면처리, 폴리머 코딩, 건조 등의 전처리 공정이 요구되므로, 이는 제조공정시간 및 프로브 카드의 고장시 수리 시간의 증가를 초래하며, 실제로 현장에서는 검사효율 저하로 인해 칩 생산성까지 저하시키는 경우가 야기된다.The conventional method for manufacturing a probe pin has a problem in that a mold forming step for fabricating a pin is complicated and finally, a structure used as a mold is removed, so that a mold needs to be formed for each probe pin production. For example, in the case of manufacturing a mold using a polymer, the body of the probe pin (or probe beam) is formed by using the process of exposure → development → forming → plating, and the above steps are repeated to form a tip portion, and bonding is performed. → Probe pins are manufactured through the process of removing the mold, and pretreatment processes such as cleaning, surface treatment, polymer coding, and drying are required even in consideration of the general exposure process, which increases manufacturing time and repair time in the event of a failure of the probe card. In practice, in the field, the decrease in inspection efficiency causes the chip productivity to decrease.
본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 프로프 핀과 몰드 구조의 이탈이 용이하게 함으로써 프로브 핀 제조공정을 단순화하고 몰드 구조이 재활용될 수 있는 프로브 카드용 프로브 핀의 제조방법을 제공하는데 있다.The present invention is to solve the above-mentioned problems of the prior art, the object of which is to facilitate the separation of the prop pin and the mold structure to simplify the probe pin manufacturing process and the manufacture of the probe pin for the probe card that the mold structure can be recycled To provide a method.
상기한 기술적 과제를 달성하기 위해서, 본 발명은, In order to achieve the above technical problem, the present invention,
몰드용 기판 상에 프로브 핀에 대응하는 음각영역을 형성하는 단계와, 상기 음각영역의 표면이 매끄러워지도록 적어도 상기 음각영역 표면의 거칠기를 감소시키는 단계와, 상기 몰드용 기판의 음각영역 표면에 이형층을 형성하는 단계와, 상기 몰드용 기판에 도금공정을 적용하여 상기 음각영역에 대응되는 프로브 핀을 형성하는 단계를 포함하는 프로브 핀 제조방법을 제공한다. Forming an intaglio area corresponding to the probe pin on the mold substrate, reducing at least the roughness of the intaglio area surface to smooth the surface of the intaglio area, and releasing it on the intaglio area surface of the mold substrate It provides a method for producing a probe pin comprising the step of forming a layer, and forming a probe pin corresponding to the intaglio area by applying a plating process to the mold substrate.
상기 몰드용 기판은 실리콘 기판일 수 있다. 상기 프로브 핀은 프로브 빔과 프로브 빔의 일단에 마련된 프로브 팀을 갖는 구조일 수 있다.The mold substrate may be a silicon substrate. The probe pin may have a structure having a probe beam and a probe team provided at one end of the probe beam.
바람직하게, 상기 음각영역 표면의 거칠기를 감소시키는 단계는,상기 음각영역의 표면에 산화막을 형성하는 단계와, 상기 산화막을 제거하는 단계를 포함한다.Preferably, reducing the roughness of the surface of the intaglio region includes forming an oxide film on the surface of the intaglio region and removing the oxide layer.
이 경우에, 상기 음각영역의 표면에 형성되는 산화막은 열산화막일 수 있다.In this case, the oxide film formed on the surface of the intaglio region may be a thermal oxide film.
바람직하게, 상기 이형층은 구리(Cu) 또는 구리 함유 합금일 수 있다.Preferably, the release layer may be copper (Cu) or a copper-containing alloy.
바람직하게, 상기 이형층을 형성하는 단계 전에, 상기 몰드용 기판 표면 중 상기 음각영역을 제외한 표면에 마스크층을 형성하는 단계를 더 포함한다. 이 경우에, 상기 도금공정 후에 상기 마스크층을 제거하는 단계를 더 포함할 수 있다.Preferably, before the forming of the release layer, the method further comprises the step of forming a mask layer on the surface of the mold substrate except for the intaglio area. In this case, the method may further include removing the mask layer after the plating process.
특정 예에서, 상기 프로브 핀은 Ti, Ni, Co 및 그 조합으로 구성된 그룹으로부터 선택될 수 있다.In a particular example, the probe pin may be selected from the group consisting of Ti, Ni, Co, and combinations thereof.
바람직한 실시형태에서는, 상기 도금공정 후에, 상기 프로브 핀이 형성된 몰드용 기판을 회로 기판에 배치한 후에 상기 프로브 핀이 상기 회로 기판의 원하는 위치에 접속시키는 단계와, 상기 몰드용 기판이 그대로 유지되도록 상기 프로브 핀으로부터 상기 몰드용 기판을 분리시키는 단계를 더 포함할 수 있다.In a preferred embodiment, after the plating step, after placing the mold substrate on which the probe pin is formed on a circuit board, connecting the probe pin to a desired position on the circuit board, and maintaining the mold substrate as it is. The method may further include separating the mold substrate from the probe pin.
본 실시형태에서, 상기 몰드용 기판을 분리하는 단계는, 상기 프로브 핀과 상기 몰드용 기판의 열팽창계수를 이용하여 실행될 수 있다.In the present embodiment, the separating of the mold substrate may be performed by using a thermal expansion coefficient of the probe pin and the mold substrate.
특히, 상기 분리된 몰드용 기판을 재활용할 수 있다. 즉, 앞선 거칠기 감소 를 위한 표면개질공정과, 이형층 형성공정 및 프로브 핀 형성을 위한 도금공정에 프로브 핀과 분리된 상기 몰드용 기판을 다시 사용할 수 있다.In particular, the separated mold substrate can be recycled. That is, the mold substrate separated from the probe pin may be used again in the surface modification process for reducing the roughness, the release layer forming process, and the plating process for forming the probe pin.
본 발명에 따른 프로브 핀 제조방법은 핀 제작을 위한 몰드 형성과정을 간소화하고 프로브 핀 제조공정에서 몰드를 계속적으로 재활용할 수 있다. 그 결과, 프로브 핀의 제조시간을 크게 단축할 수 있을 뿐만 아니라, 몰드의 재활용을 통해 양산성을 크게 향상시킬 수 있으며, 특히 MEMS 프로브 카드의 경우처럼 핀 고장시의 수리기간이 단축되어 칩 검사효율 향상을 도모할 수 있다.The method of manufacturing a probe pin according to the present invention simplifies the mold forming process for manufacturing the pin and continuously recycles the mold in the probe pin manufacturing process. As a result, not only can the manufacturing time of the probe pins be greatly shortened, but also the productivity can be greatly improved through the recycling of the mold. In particular, as in the case of the MEMS probe card, the repair time in case of pin failure is shortened, resulting in chip inspection efficiency. Improvement can be aimed at.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described a specific embodiment of the present invention.
도1a 내지 도1f는 본 발명의 일 실시형태에 따른 프로브 핀 제조방법 중 프로브 핀 형성과정을 나타내는 공정별 단면도이다.1A to 1F are cross-sectional views of processes illustrating a process of forming a probe pin in a method of manufacturing a probe pin according to an exemplary embodiment of the present invention.
도1a에 도시된 바와 같이, 본 프로브 핀 제조방법에 사용되는 몰드용 기판(11)을 마련한다. As shown in Fig. 1A, a
상기 몰드용 기판(11)은 바람직하게, 실리콘 웨이퍼일 수 있으나, 이에 한정 되지 아니하며, 가공성이 용이한 다른 공지된 반도체 기판일 수 있다. 특히, 반응성 이온 에칭(RIE)공정과 같은 이방성 에칭공정을 통해 원하는 음각구조를 가질 수 있는 기판이면 유익하게 사용될 수 있다.The
이어, 도1b에 도시된 바와 같이, 상기 몰드용 기판(11)에 원하는 프로브 핀에 대응하는 음각영역(P)을 형성한다.Subsequently, as shown in FIG. 1B, an intaglio region P corresponding to a desired probe pin is formed on the
상기 음각영역(P)은 원하는 프로브 핀의 구조에 대응되도록 프로브 빔에 대응되는 영역(11b)과, 프로브 팁에 대응되는 영역(11a)을 갖도록 형성될 수 있다. 본 예에는 하나의 프로브 핀을 위한 음각영역(P)을 도시하였으나, 실제 공정에서는, 대면적 실리콘 웨이퍼에 복수의 프로브 핀을 위한 음각영역을 형성되는 제조공정으로 실시되는 것으로 이해할 수 있다. The intaglio region P may be formed to have a
본 공정은 앞서 언급한 바와 같이, RIE 공정과 같은 공지된 이방성 에칭공정으로 구현될 수 있다. 특히, 이방성 에칭으로 음각영역(P)을 형성하는 경우에, 실리콘인 몰드용 기판의 에칭면은 원하는 프로브 형태에 따라 수평면을 기준으로 일정한 경사면(예, 11a)을 갖게 되는데 이와 같이 다른 결정면을 갖는 에칭면들은 몰드의 이형성을 향상시킬 수 있다.As mentioned above, the process may be implemented by known anisotropic etching processes such as RIE processes. In particular, when the negative region P is formed by anisotropic etching, the etching surface of the mold substrate made of silicon has a constant inclined surface (eg, 11a) based on a horizontal plane according to a desired probe shape. Etching surfaces can improve mold release.
한편, 음각영역(P)의 표면, 즉 이방성 에칭이 적용된 면은 에칭과정에서 손상되어 높은 표면 거칠기를 가질 수 있다. 이러한 높은 표면 거칠기를 이형성을 확보하는데 장애가 되므로, 본 발명은 그 표면에 대한 개선과정을 포함한다. 즉, 본 발명은 상기 음각영역(P)의 표면이 매끄러워지도록 적어도 상기 음각영역(P) 표면의 거칠기(Ra)를 감소시키는 공정을 채용한다. Meanwhile, the surface of the intaglio region P, that is, the surface to which the anisotropic etching is applied, may be damaged during the etching process and thus have a high surface roughness. Since this high surface roughness is an obstacle to ensuring release property, the present invention includes a process for improving the surface. That is, the present invention employs a step of reducing at least the roughness Ra of the surface of the intaglio area P so that the surface of the intaglio area P is smooth.
예를 들어, RIE 에칭과 같은 이방성 에칭이 적용된 후에 간단한 습식에칭을 적용하여 표면을 개선할 수도 있으나, 본 발명에서 바람직하게 채용될 수 있는 음각영역(P)에 대한 표면 거칠기의 개선공정은 도1c 및 도1d에 예시된 과정에 의해 실행될 수 있다.For example, the surface may be improved by applying simple wet etching after anisotropic etching such as RIE etching is applied, but the process of improving the surface roughness for the intaglio region P which may be preferably employed in the present invention is illustrated in FIG. 1C. And by the process illustrated in FIG. 1D.
즉, 도1c에 에 도시된 바와 같이, 상기 음각영역(P)의 표면에 얇은 산화막(12)을 형성한다. 이러한 산화막(12)은 몰드용 기판(11)으로서 실리콘 기판을 사용하는 경우에 실리콘 산화막일 수 있다. 상기 음각영역(P)의 표면에 형성되는 산화막(12)은 열산화막일 수 있다. 이어, 도1d와 같이, 음각영역(P) 표면에 형성된 산화막(12)을 제거함으로써 보다 매끄러워진 표면을 얻을 수 있다. 이러한 제거공정은 공지된 습식에칭공정을 이용하여 수행될 수 있다.That is, as shown in FIG. 1C, a
이와 같은 산화막 형성/제거공정을 통해 얻어진 매끄러워진 음각영역 표면은 높은 이형성을 보장할 수 있다. The smooth surface of the intaglio area obtained through the oxide film formation / removal process can ensure high release property.
추가적으로, 도1e에 도시된 바와 같이 음각영역(P)의 표면에 이형층(15)을 형성하는 공정을 실시한다.In addition, as shown in FIG. 1E, a process of forming the
본 발명에 채용되는 이형층(15)은 전기적 전도성을 갖는 물질이면서 후속 도금공정에 사용되는 금속과 몰드용 기판 재질 사이에서 높은 이형성을 부가할 수 있 는 물질이면 바람직하게 사용될 수 있다. The
예를 들어, 종래에는 시드층 형성 전에 실리콘과의 접착성 증대를 위해서 Ti 혹은 Cr과 같은 물질을 성막하였으나, 본 방법에서는 프로브 핀의 이형성을 확보하기 위해서 Ti 또는 Cr은 바람직하지 않을 수 있다. For example, prior to forming the seed layer, a material such as Ti or Cr was formed to increase adhesion to silicon, but in the present method, Ti or Cr may not be preferable to secure release property of the probe pin.
본 발명에 바람직하게 채용되는 이형층(15)으로는 구리 또는 구리 합금이 있을 수 있다. 구리 이형층(15)은 전류밀도를 증가시켜 후속 도금공정의 효율성을 향상시키고 높은 이형성을 도모할 수 있다. 이러한 이형층(15)과 실리콘인 기판(11)과의 접착력(다른 측면에서는 이형성)은 이형층(15)의 두께를 통해서 원하는 수준으로 조절될 수 있다.The
본 공정은 상기 이형층(15)을 형성하는 전에, 상기 몰드용 기판(11) 표면 중 상기 음각영역(P)을 제외한 표면에 포토레지스트 패턴과 같은 마스크층(16)을 형성함으로써 용이하게 실현될 수 있다. 이 경우에, 상기 마스크층(16)은 상기 도금공정까지 유지되고, 그 도금공정 후에 상기 마스크층(16)이 제거될 것이다.This process can be easily realized by forming a
다음으로, 도1f에 도시된 바와 같이, 상기 도금공정을 적용하여 상기 음각영역에 대응되는 프로브 핀(17)을 형성한다. Next, as shown in Figure 1f, by applying the plating process to form a
특정 예에서, 상기 프로브 핀(17)은 Ti, Ni, Co 및 그 조합으로 구성된 그룹으로부터 선택되어 이루어질 수 있다. 도금공정으로 실현되는 프로브 핀(17)은 미리 마련된 음각영역에 따라 프로브 빔(17b)과, 상기 프로브 빔(17b)의 일단에 형성 된 프로브팁(17a)을 갖는 구조일 수 있다. 앞서 설명한 바와 같이, 본 발명에 채용되는 구리와 같은 이형층(15)은 높은 전류밀도를 보장할 수 있으므로 전해 도금공정을 용이하게 실시할 수 있다는 장점을 제공한다.In a particular example, the
본 발명의 유익한 많은 장점과 효과는 세라믹 기판과 같은 프로브 카드용 회로기판에 전사하는 공정을 통해서 보다 명확하게 이해될 수 있다. 도2a 내지 도2c는 본 발명의 일 실시형태에 따른 프로브 핀 제조방법 중 전사과정을 나타내는 공정별 단면도이다.Many of the advantageous advantages and effects of the present invention can be more clearly understood through the process of transferring to a circuit board for a probe card such as a ceramic substrate. 2A through 2C are cross-sectional views of processes illustrating a transfer process in a method of manufacturing a probe pin according to an exemplary embodiment of the present invention.
도2a에 도시된 바와 같이, 회로가 형성된 프로브 카드용 기판(21)을 마련한다. 상기 기판(21)은 다층 세라믹 회로기판일 수 있다. As shown in Fig. 2A, a
도시된 바와 같이, 상기 기판(21)의 일 회로영역(22)에 금속접합부(27)를 형성한다. 상기 금속접합부(27)는 일정한 높이를 갖도록 형성될 수 있으며, 프로브 핀의 일부로 구성될 수 있다. As shown, a
이어, 도2b에 도시된 바와 같이, 상기 프로브 핀(17)이 형성된 몰드용 기판(11)을 상기 회로 기판(21)에 배치한 후에 상기 프로브 핀(17)의 일부를 상기 회로 기판(21)의 원하는 위치에 접속시킨다. Subsequently, as shown in FIG. 2B, after the
구체적으로, 도시된 바와 같이, 팁(17a)이 형성된 단부의 반대측 단부에 해 당하는 프로브 빔(17b)의 일단을 금속 접합부(27)상에 접속시킴으로써 프로브 핀(17)을 상기 회로 기판(21)에 전사시킬 수 있다. Specifically, as shown, the
다음으로, 도2c에 도시된 바와 같이, 상기 몰드용 기판(11)이 그대로 유지되도록 상기 프로브 핀(17)으로부터 상기 몰드용 기판(11)을 분리시킨다. Next, as shown in FIG. 2C, the
본 발명의 유용한 장점은 본 공정에서 잘 나타난다. 즉, 본 발명의 몰드용 기판(11)의 분리공정은 종래와 달리 몰드 구조물을 제거하여 이루어지지 않고, 몰드용 기판은 그 형체를 그대로 유지한 채 높은 이형성을 기반하여 프로브 핀(17)으로부터 분리된다. 이러한 이형성은 앞에서 설명한 바와 같이, 표면 거칠기 개선과 함께 구리와 같은 전도성 이형층(15)을 채용함으로써 실현될 수 있다. Useful advantages of the present invention are evident in the present process. That is, the separation process of the
특히, 상기 분리된 몰드용 기판(11)을 재활용할 수 있다. 필요에 따라, 앞선 거칠기 감소를 위한 표면개질공정과, 이형층 형성공정 및 프로브 핀 형성을 위한 도금공정을 통해서 프로브 핀(17)과 분리된 상기 몰드용 기판(11)을 수회 반복적으로 사용할 수 있다.In particular, the separated
본 분리공정은 프로브 핀(17, 엄밀히 이형층(15)도 포함)의 구성물질과 몰드용 기판(11)의 열팽창계수 차이를 이용하여 용이하게 실현될 수 있다. 일반적으로 접합공정은 고온에서 수행되는데, 이후 프로브 핀(17)과 몰드용 기판(11)만을 국부적으로 저온 냉각함으로써 예를 들어 실리콘과 금속의 열팽창율 차이에 의한 계면상의 스트레스가 증가되고 도금공정에 도입된 금속층을 따라 프로브 핀(17)이 이형 된다. 실제로 실리콘과 일반금속은 4.4배 정도의 열팽창율 차이를 가지므로, 이러한 국부적 저온 냉각과 같이 열팽창계수를 이용한 분리공정은 용이하게 실현될 수 있다.This separation process can be easily realized using the difference in thermal expansion coefficient between the constituent material of the probe pin 17 (strictly including the release layer 15) and the
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다. As such, the invention is not limited by the embodiments described above and the accompanying drawings, but is defined by the appended claims. Therefore, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible without departing from the technical spirit of the present invention described in the claims, and the appended claims. Will belong to the technical spirit described in.
도1a 내지 도1f는 본 발명의 일 실시형태에 따른 프로브 핀 제조방법 중 프로브 핀 형성과정을 나타내는 공정별 단면도이다.1A to 1F are cross-sectional views of processes illustrating a process of forming a probe pin in a method of manufacturing a probe pin according to an exemplary embodiment of the present invention.
도2a 내지 도2c는 본 발명의 일 실시형태에 따른 프로브 핀 제조방법 중 전사과정을 나타내는 공정별 단면도이다.2A through 2C are cross-sectional views of processes illustrating a transfer process in a method of manufacturing a probe pin according to an exemplary embodiment of the present invention.
Claims (12)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080112201A KR101079369B1 (en) | 2008-11-12 | 2008-11-12 | Fabricaiton method of probe pin for probe card |
US12/502,652 US20100116676A1 (en) | 2008-11-12 | 2009-07-14 | Method of fabricating probe pin for probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080112201A KR101079369B1 (en) | 2008-11-12 | 2008-11-12 | Fabricaiton method of probe pin for probe card |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100053185A KR20100053185A (en) | 2010-05-20 |
KR101079369B1 true KR101079369B1 (en) | 2011-11-02 |
Family
ID=42164207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080112201A KR101079369B1 (en) | 2008-11-12 | 2008-11-12 | Fabricaiton method of probe pin for probe card |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100116676A1 (en) |
KR (1) | KR101079369B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10115690B2 (en) * | 2015-02-26 | 2018-10-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing micro pins and isolated conductive micro pin |
KR101996521B1 (en) * | 2018-03-05 | 2019-07-04 | 임근환 | Method for Manufacturing Probe for Testing Electronic Components |
JP2023044211A (en) * | 2021-09-17 | 2023-03-30 | 富士フイルム株式会社 | Master disk for electroforming, production method of master disk for electroforming, and production method of electroformed object |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030132191A1 (en) | 2002-01-17 | 2003-07-17 | International Business Machines Corporation | Method for fabricating a scanning probe microscope probe |
KR100736679B1 (en) | 2006-08-09 | 2007-07-06 | 주식회사 유니테스트 | Device and method of generating pattern for testing semiconductor |
KR100796207B1 (en) | 2007-02-12 | 2008-01-24 | 주식회사 유니테스트 | Method for forming probe structure of probe card |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6482013B2 (en) * | 1993-11-16 | 2002-11-19 | Formfactor, Inc. | Microelectronic spring contact element and electronic component having a plurality of spring contact elements |
US5645684A (en) * | 1994-03-07 | 1997-07-08 | The Regents Of The University Of California | Multilayer high vertical aspect ratio thin film structures |
KR100232886B1 (en) * | 1996-11-23 | 1999-12-01 | 김영환 | Soi wafer fabricating method |
US6399900B1 (en) * | 1999-04-30 | 2002-06-04 | Advantest Corp. | Contact structure formed over a groove |
US7326327B2 (en) * | 2003-06-06 | 2008-02-05 | Formfactor, Inc. | Rhodium electroplated structures and methods of making same |
TW200511296A (en) * | 2003-09-01 | 2005-03-16 | Matsushita Electric Ind Co Ltd | Method for manufacturing stamper, stamper and optical recording medium |
-
2008
- 2008-11-12 KR KR1020080112201A patent/KR101079369B1/en active IP Right Grant
-
2009
- 2009-07-14 US US12/502,652 patent/US20100116676A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030132191A1 (en) | 2002-01-17 | 2003-07-17 | International Business Machines Corporation | Method for fabricating a scanning probe microscope probe |
KR100736679B1 (en) | 2006-08-09 | 2007-07-06 | 주식회사 유니테스트 | Device and method of generating pattern for testing semiconductor |
KR100796207B1 (en) | 2007-02-12 | 2008-01-24 | 주식회사 유니테스트 | Method for forming probe structure of probe card |
Also Published As
Publication number | Publication date |
---|---|
US20100116676A1 (en) | 2010-05-13 |
KR20100053185A (en) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI733997B (en) | Multi-metal contact structure | |
US20180182665A1 (en) | Processed Substrate | |
US6798052B2 (en) | Fexible electronic device | |
US20120138336A1 (en) | Printed circuit board and method of manufacturing the same | |
US8519534B2 (en) | Microsprings partially embedded in a laminate structure and methods for producing same | |
KR101079369B1 (en) | Fabricaiton method of probe pin for probe card | |
US20120312775A1 (en) | Method for manufacturing a printed circuit board | |
CN106664795A (en) | Structural body and method for manufacturing same | |
CN114496809A (en) | Manufacturing method of HTCC substrate film multilayer wiring | |
JP5640667B2 (en) | Circuit board manufacturing method | |
JP2012530362A (en) | Reduction of cracks at the metal / organic dielectric interface | |
WO2008001487A1 (en) | Microstructural body and process for producing the same | |
JP2006341500A (en) | Laminated structure, donor substrate and manufacturing method of laminated structure | |
US20080003819A1 (en) | Laser isolation of metal over alumina underlayer and structures formed thereby | |
CN111799152B (en) | Wafer double-sided metal process | |
CN110996514B (en) | Method for manufacturing cavity structure | |
US20200321267A1 (en) | Semiconductor die orifices containing metallic nanowires | |
JP3709831B2 (en) | Manufacturing method of fine mold | |
JP2018170459A (en) | Method for manufacturing printed board | |
JP2008258483A (en) | Production method of printed wiring board | |
TWI607678B (en) | Interconnection structure and method of manufacturing the same | |
KR101185938B1 (en) | A Substrate for Mold and a Manufacturing Method of Probe Pin using the same | |
Chan | Porous Anodic Aluminum Oxide Interposer Process Integration, Fabrication, Characterization, and Evaluation | |
JP2008055663A (en) | Mold and method for producing minute component | |
JP4618633B2 (en) | Probe member and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171025 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180914 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 9 |