KR101074981B1 - Current-voltage conversion circuit - Google Patents

Current-voltage conversion circuit Download PDF

Info

Publication number
KR101074981B1
KR101074981B1 KR1020050039800A KR20050039800A KR101074981B1 KR 101074981 B1 KR101074981 B1 KR 101074981B1 KR 1020050039800 A KR1020050039800 A KR 1020050039800A KR 20050039800 A KR20050039800 A KR 20050039800A KR 101074981 B1 KR101074981 B1 KR 101074981B1
Authority
KR
South Korea
Prior art keywords
capacitor
voltage source
signal voltage
end connected
input terminal
Prior art date
Application number
KR1020050039800A
Other languages
Korean (ko)
Other versions
KR20060047823A (en
Inventor
미노루 스도우
미츠오 야리타
겐지 가토
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20060047823A publication Critical patent/KR20060047823A/en
Application granted granted Critical
Publication of KR101074981B1 publication Critical patent/KR101074981B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/06—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into an amplitude of current or voltage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

간단한 회로로 복수의 커패시턴스를 측정할 수 있는 CV 변환 회로가 제공된다. 시분할 신호가 각 커패시터에 인가되어, 적은 수의 회로 부품으로 복수의 커패시터의 커패시턴스가 연속으로 측정될 수 있다.A CV conversion circuit is provided that can measure a plurality of capacitances with a simple circuit. A time division signal is applied to each capacitor so that the capacitance of the plurality of capacitors can be measured continuously with fewer circuit components.

Description

전류-전압 변환 회로{CURRENT-VOLTAGE CONVERSION CIRCUIT}Current-to-voltage conversion circuit {CURRENT-VOLTAGE CONVERSION CIRCUIT}

도 1은 본 발명의 제1 실시에에 따른 CV 변환 회로의 회로도이다.1 is a circuit diagram of a CV conversion circuit according to a first embodiment of the present invention.

도 2(A) 내지 도 2(K)는 본 발명의 제1 실시예에 따른 CV 변환 회로의 전압의 파형이다.2A to 2K are waveforms of voltages of the CV conversion circuit according to the first embodiment of the present invention.

도 3은 동기 검출 회로의 예의 회로도이다.3 is a circuit diagram of an example of a synchronization detection circuit.

도 4는 본 발명의 제2 실시예에 따른 CV 변환 회로의 회로도이다.4 is a circuit diagram of a CV conversion circuit according to a second embodiment of the present invention.

도 5(A) 내지 도 5(P)는 본 발명의 제2 실시예에 따른 CV 변환 회로의 전압의 파형 차트이다.5A to 5P are waveform charts of voltages of the CV conversion circuit according to the second embodiment of the present invention.

도 6은 본 발명의 제３ 실시예에 따른 CV 변환 회로의 회로도이다.6 is a circuit diagram of a CV conversion circuit according to a third embodiment of the present invention.

도 7은 종래의 CV 변환 회로의 회로도이다.7 is a circuit diagram of a conventional CV conversion circuit.

도 8(A) 내지 도 8(C)는 도 7에 도시된 종래의 CV 변환 회로의 전압 및 전류의 파형이다.8A to 8C are waveforms of voltages and currents of the conventional CV conversion circuit shown in FIG.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1 : 연산 증폭기1: op amp

2A, 2B, 3A, 3B, 12A, 12B : 커패시터 2A, 2B, 3A, 3B, 12A, 12B: Capacitor

9, 9A, 9B : 저항기 4, 5, 14 : 신호 전압원9, 9A, 9B: resistors 4, 5, 14: signal voltage source

6, 7, 16 : 인버터6, 7, 16: inverter

본 발명은, 복수의 커패시턴스 값들을 각 전압들로 변환하는 전류-전압(CV) 변환 회로에 관한 것이다.The present invention relates to a current-voltage (CV) conversion circuit for converting a plurality of capacitance values into respective voltages.

도 7은 종래의 CV 변환 회로를 도시한다(예컨대, 일본 특허공개공보 JP 2001-124807호의 도 2 참조).7 shows a conventional CV conversion circuit (see, for example, FIG. 2 of Japanese Patent Laid-Open No. JP 2001-124807).

이 구성에서, 종래의 CV 변환 회로는, 접지된 비반전 입력 단자를 가지는 연산 증폭기(1), 상기 연산 증폭기(1)의 출력 단자와 반전 입력 단자 사이에 접속된 저항기(3), 및 일단이 상기 연산 증폭기(1)의 상기 반전 입력 단자에 접속되고 타단이 신호 전압원(4)에 접속된, 커패시턴스값이 검출되는 커패시터(2)를 포함한다. 신호 전압원(4)은 특정 전압 진폭(V)과 특정 각 주파수(ω)를 가지는 신호를 가진다. 신호 전압원(4)의 신호 전압(VS)은 다음 식 (1)로 나타낸다.In this configuration, the conventional CV conversion circuit includes an operational amplifier 1 having a grounded non-inverting input terminal, a resistor 3 connected between the output terminal of the operational amplifier 1 and an inverting input terminal, and one end thereof. And a capacitor 2 connected to the inverting input terminal of the operational amplifier 1, the other end of which is connected to the signal voltage source 4, on which the capacitance value is detected. The signal voltage source 4 has a signal having a specific voltage amplitude V and a specific angular frequency ω. The signal voltage V S of the signal voltage source 4 is represented by the following equation (1).

Vs = V·sin(ωt) ...(1)V s = Vsin (ωt) ... (1)

연산 증폭기(1)의 반전 입력 단자는 도 7에서 가상 접지되어 있으므로, 반전 입력 단자의 전위는 비반전 입력 단자의 접지 전위와 동일하다. 접지 전위를 0V라 하고, 커패시터(2)의 커패시턴스값을 C라 표시하면, 커패시터(2)를 통하여 흐르는 전류(I)는 식 (2)로 나타낸다.Since the inverting input terminal of the operational amplifier 1 is virtually grounded in FIG. 7, the potential of the inverting input terminal is equal to the ground potential of the non-inverting input terminal. If the ground potential is 0V and the capacitance value of the capacitor 2 is expressed as C, the current I flowing through the capacitor 2 is represented by equation (2).

I = jωC·V·sin(ωt) ...(2)I = jωCVsin (ωt) ... (2)

따라서, 연산 증폭기(1)의 출력 단자(5)에는 식 (3)으로 나타낸 진폭(Vo)을 가지는 전압이 발생한다.Therefore, a voltage having an amplitude Vo represented by equation (3) is generated at the output terminal 5 of the operational amplifier 1.

Vo = -jωCR·V·sin(ωt) ...(3)V o = -jωCRVsin (ωt) ... (3)

여기서, R은 저항기(3)의 저항값이다.Here, R is the resistance value of the resistor 3.

식 (3)에서 명백해지는 바와 같이, 연산 증폭기(1)의 출력 전압의 진폭(Vo)은 커패시터(2)의 커패시턴스값(C)에 비례한다. 따라서, 출력 전압의 진폭(Vo)을 측정함으로써, 커패시터(2)의 커패시턴스값(C)이 측정될 수 있다.As will be apparent from equation (3), the amplitude V o of the output voltage of the operational amplifier 1 is proportional to the capacitance value C of the capacitor 2. Thus, by measuring the amplitude V o of the output voltage, the capacitance value C of the capacitor 2 can be measured.

도 8(A), 8(B), 8(C)는 CV 변환 회로의 각 부에서 시간에 대한 전압 및 전류의 파형이다. 도 8(A)는 신호 전압원(4)의 신호 전압의 파형을 도시한다. 이 경우에서는 정현파가 부여된다. 도 8(B)는 커패시터(2) 및 저항기(3)를 통하여 흐르는 전류의 파형을 도시하며, 도 8(C)는 연산 증폭기(1)의 출력 단자(5)에 나타나는 전압 파형을 도시한다.8A, 8B, and 8C are waveforms of voltage and current with respect to time in each part of the CV conversion circuit. 8A shows the waveform of the signal voltage of the signal voltage source 4. In this case, a sine wave is given. FIG. 8B shows the waveform of the current flowing through the capacitor 2 and the resistor 3, and FIG. 8C shows the voltage waveform appearing at the output terminal 5 of the operational amplifier 1.

복수의 커패시터들의 커패시턴스를 측정하는 경우, 측정할 커패시터와 동일 수로 각각 도 7에 도시된 바와 같은 회로들을 준비하여, 복수의 커패시턴스를 측정할 수 있다.In the case of measuring capacitances of a plurality of capacitors, the plurality of capacitances may be measured by preparing circuits as shown in FIG. 7 in the same number as the capacitors to be measured.

종래의 CV 변환 회로는, 측정되는 커패시터와 동일 수의 CV 변환 회로가 요구되어, 복수의 커패시턴스가 측정될 때 회로의 규모가 커진다고 하는 문제점을 포함한다.Conventional CV conversion circuits include the problem that the same number of CV conversion circuits as capacitors to be measured are required so that the circuit becomes large when a plurality of capacitances are measured.

상기에 비추어, 본 발명은 상술된 문제점을 해결하기 위하여 행해졌으며, 본 발명의 목적은 적은 회로로 복수의 커패시턴스를 측정하는 것이다.In view of the above, the present invention has been made to solve the above-described problem, and an object of the present invention is to measure a plurality of capacitances with a small circuit.

본 발명은, 반전 입력 단자와 출력 단자가 서로 접속된 연산 증폭기; 일단이 상기 연산 증폭기의 비반전 입력 단자에 접속되고, 타단이 접지된 저항기; 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 제1 신호 전압원에 접속된 제1 커패시터; 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 상기 제1 신호 전압원의 반전 출력에 접속된 제2 커패시터; 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원에 접속된 제３ 커패시터; 및 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 상기 제2 신호 전압원의 반전 출력에 접속된 제４ 커패시터를 포함하는 CV 변환 회로를 제공하며, 상기 제1 신호 전압원 및 상기 제2 신호 전압원은 시분할적으로 신호 펄스를 발생시켜, 상기 신호 펄스와 동기하여 검출이 실행된다.The present invention provides an operational amplifier having an inverting input terminal and an output terminal connected to each other; A resistor having one end connected to a non-inverting input terminal of the operational amplifier and the other end grounded; A first capacitor having one end connected to the non-inverting input terminal of the operational amplifier and the other end connected to a first signal voltage source; A second capacitor having one end connected to the non-inverting input terminal of the operational amplifier and the other end connected to the inverting output of the first signal voltage source; A third capacitor having one end connected to the non-inverting input terminal of the operational amplifier and the other end connected to a second signal voltage source; And a fourth capacitor, one end of which is connected to the non-inverting input terminal of the operational amplifier and the other end of which is connected to the inverting output of the second signal voltage source. The two signal voltage sources generate signal pulses time-divisionally, and detection is performed in synchronization with the signal pulses.

또한, CV 변환 회로는, 반전 입력 단자와 출력 단자가 서로 접속된 연산 증폭기; 일단이 상기 연산 증폭기의 비반전 입력 단자에 접속되고, 타단이 접지된 저항기; 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 제1 신호 전압원에 접속된 제1 커패시터; 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 상기 제1 신호 전압원의 반전 출력에 접속된 제2 커패시터; 및 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원에 접속된 제３ 커패시터를 포함하며, 상기 제1 신호 전압원 및 상기 제2 신호 전압원은 시분할적으로 신호 펄스를 발생시켜, 상기 신호 펄스와 동기하여 검출이 실행된다.In addition, the CV conversion circuit includes an operational amplifier having an inverting input terminal and an output terminal connected to each other; A resistor having one end connected to a non-inverting input terminal of the operational amplifier and the other end grounded; A first capacitor having one end connected to the non-inverting input terminal of the operational amplifier and the other end connected to a first signal voltage source; A second capacitor having one end connected to the non-inverting input terminal of the operational amplifier and the other end connected to the inverting output of the first signal voltage source; And a third capacitor, one end of which is connected to the non-inverting input terminal of the operational amplifier and the other end of which is connected to a second signal voltage source, wherein the first signal voltage source and the second signal voltage source time-divisionally perform a signal pulse. And the detection is performed in synchronization with the signal pulse.

또한, CV 변환 회로는, 반전 입력 단자와 출력 단자가 서로 접속된 연산 증폭기; 일단이 상기 연산 증폭기의 비반전 입력 단자에 접속되고, 타단이 접지된 저항기; 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 제1 신호 전압원에 접속된 제1 커패시터; 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원에 접속된 제2 커패시터; 및 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원의 반전 출력 단자에 접속된 제３ 커패시터를 포함하며, 상기 제1 신호 전압원 및 상기 제2 신호 전압원은 시분할적으로 신호 펄스를 발생시켜, 상기 신호 펄스와 동기하여 검출이 실행된다.In addition, the CV conversion circuit includes an operational amplifier having an inverting input terminal and an output terminal connected to each other; A resistor having one end connected to a non-inverting input terminal of the operational amplifier and the other end grounded; A first capacitor having one end connected to the non-inverting input terminal of the operational amplifier and the other end connected to a first signal voltage source; A second capacitor having one end connected to the non-inverting input terminal of the operational amplifier and the other end connected to a second signal voltage source; And a third capacitor, one end of which is connected to the non-inverting input terminal of the operational amplifier and the other end of which is connected to an inverting output terminal of a second signal voltage source, wherein the first signal voltage source and the second signal voltage source are time-divisionally divided. Signal pulses are generated, and detection is performed in synchronization with the signal pulses.

또한, CV 변환 회로는, 반전 입력 단자와 출력 단자가 서로 접속된 연산 증폭기; 일단이 상기 연산 증폭기의 비반전 입력 단자에 접속되고, 타단이 접지된 저항기; 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 제1 신호 전압원에 접속된 제1 커패시터; 및 일단이 상기 연산 증폭기의 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원에 접속된 제2 커패시터를 포함하고, 상기 제1 신호 전압원 및 상기 제2 신호 전압원은 시분할적으로 신호 펄스를 발생시켜, 상기 신호 펄스와 동기하여 검출이 실행된다.In addition, the CV conversion circuit includes an operational amplifier having an inverting input terminal and an output terminal connected to each other; A resistor having one end connected to a non-inverting input terminal of the operational amplifier and the other end grounded; A first capacitor having one end connected to the non-inverting input terminal of the operational amplifier and the other end connected to a first signal voltage source; And a second capacitor, one end of which is connected to the non-inverting input terminal of the operational amplifier and the other end of which is connected to a second signal voltage source, wherein the first signal voltage source and the second signal voltage source time-divisionally perform a signal pulse. And the detection is performed in synchronization with the signal pulse.

또한, 상술된 CV 변환 회로에서, 상기 신호 전압원 수는 3개 이상이며, 상기 신호 전압원에 각각 접속된 커패시터 수는 3개 이상이다.In the CV conversion circuit described above, the number of signal voltage sources is three or more, and the number of capacitors connected to the signal voltage source is three or more, respectively.

또한, CV 변환 회로에서, 상기 연산 증폭기의 비반전 입력 단자에 접속된 커패시터의 총 커패시턴스 합이 C이고, 저항기의 저항값이 R이면, 시정수(CR)의 값은 상기 제1 및 상기 제2 신호 전압원으로부터의 각 신호 펄스의 펄스 기간보다 작다.Further, in the CV conversion circuit, when the total capacitance sum of the capacitors connected to the non-inverting input terminals of the operational amplifier is C, and the resistance value of the resistor is R, the value of the time constant CR is the first and the second. Is less than the pulse duration of each signal pulse from the signal voltage source.

또한, CV 변환 회로에서, 저항기의 저항값은 신호 전압원으로부터의 구동 전압과 동기하여 변한다.Also, in the CV conversion circuit, the resistance value of the resistor changes in synchronization with the driving voltage from the signal voltage source.

또한, CV 변환 회로에서, 상기 신호 전압원의 진폭 전압값들은 서로 상이하다.Also, in the CV conversion circuit, the amplitude voltage values of the signal voltage source are different from each other.

본 발명에 따른 CV 변환 회로는, 복수의 커패시터의 커패시턴스를 적은 수의 회로들로 측정할 수 있다는 효과를 제공한다.The CV conversion circuit according to the present invention provides the effect that the capacitance of a plurality of capacitors can be measured with a small number of circuits.

(바람직한 실시예의 설명)(Description of a Preferred Embodiment)

CV 변환 회로에서 상술된 문제점을 해결하기 위하여 본 발명에서는, 각 커패시턴스값들을 측정할 복수의 커패시터에 시분할 신호 펄스가 인가된다. 또한, 저항기의 저항값은 구동 전압과 동기하여 변한다.In order to solve the above-described problem in the CV conversion circuit, in the present invention, a time division signal pulse is applied to a plurality of capacitors for measuring respective capacitance values. In addition, the resistance value of the resistor changes in synchronization with the driving voltage.

본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 이하에 설명한다.Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.

(제1 실시예)(First embodiment)

도 1은 본 발명의 제1 실시예에 따른 CV 변환 회로의 회로도이다. CV 변환 회로는 제1 커패시터(2A) 및 제2 커패시터(2B)를 가진다. 제1 커패시터(2A) 또는 제2 커패시터(2B) 중 하나는 기준 커패시터이고, 다른 하나는 측정해야 할 커패시터이다. CV 변환 회로는 또한 제3 커패시터(3A)와 제４ 커패시터(3B)를 가진다. 마찬가지로, 제3 커패시터(3A) 또는 제4 커패시터(3B) 중 하나는 기준 커패시터이 고, 다른 하나는 측정해야 할 커패시터이다.1 is a circuit diagram of a CV conversion circuit according to a first embodiment of the present invention. The CV conversion circuit has a first capacitor 2A and a second capacitor 2B. One of the first capacitor 2A or the second capacitor 2B is a reference capacitor and the other is a capacitor to be measured. The CV conversion circuit also has a third capacitor 3A and a fourth capacitor 3B. Similarly, one of the third capacitor 3A or the fourth capacitor 3B is the reference capacitor and the other is the capacitor to be measured.

상술된 4개의 커패시터들(2A, 2B, 3A, 3B) 모두의 일단은, 연산 증폭기(1)의 비반전 입력 단자에 접속된 공통 노드에 접속된다. 연산 증폭기(1)는, 출력 단자(10)와 반전 입력 단자가 서로 접속된 전압 팔로워이다. 연산 증폭기(1)의 비반전 입력 단자에는, 저항기(9)의 일단이 접속되고, 저항기(9)의 타단은 접지되어 있다.One end of all of the four capacitors 2A, 2B, 3A, 3B described above is connected to a common node connected to the non-inverting input terminal of the operational amplifier 1. The operational amplifier 1 is a voltage follower in which the output terminal 10 and the inverting input terminal are connected to each other. One end of the resistor 9 is connected to the non-inverting input terminal of the operational amplifier 1, and the other end of the resistor 9 is grounded.

제1 커패시터(2A)의 타단은 제1 신호 전압원(4)에 접속된다. 인버터(6)의 입력은 제1 신호 전압원(4)에 접속되고, 인버터(6)의 출력은 제2 커패시터(2B)의 타단에 접속된다. 즉, 제1 커패시터(2A)와 제2 커패시터(2B)는 역상으로 구동된다.The other end of the first capacitor 2A is connected to the first signal voltage source 4. The input of the inverter 6 is connected to the first signal voltage source 4, and the output of the inverter 6 is connected to the other end of the second capacitor 2B. That is, the first capacitor 2A and the second capacitor 2B are driven in reverse phase.

제３ 커패시터(3A)의 타단은 제2 신호 전압원(5)에 접속된다. 인버터(7)의 입력은 제2 신호 전압원(5)에 접속되고, 인버터(7)의 출력은 제４ 커패시터(3B)의 타단에 접속된다. 즉, 제３ 커패시터(3A)와 제４ 커패시터(3B)는 역상으로 구동된다.The other end of the third capacitor 3A is connected to the second signal voltage source 5. The input of the inverter 7 is connected to the second signal voltage source 5, and the output of the inverter 7 is connected to the other end of the fourth capacitor 3B. That is, the third capacitor 3A and the fourth capacitor 3B are driven in reverse phase.

도 2(A) 내지 도 2(K)는, 횡축이 시간을 나타내는, 도 1에 도시된 CV 변환 회로의 각 부에서의 전압 파형이다.2A to 2K are voltage waveforms at each part of the CV conversion circuit shown in FIG. 1, where the horizontal axis represents time.

도 2(A)는 제1 신호 전압원(4) 및 제2 신호 전압원(5)의 기본이 되는 클록 신호의 파형을 도시한다. 도 2(B)는 도 2(A)에 도시된 클록 신호를 주파수 분할함으로써 획득된 파형을 도시한다. 도 2(C)는 제1 신호 전압원(4)으로부터의 출력 전압의 파형을 도시한다. 이 파형은, 도 2(A) 및 도 2(B)에 도시된 신호들의 AND를 취함으로써 간단하게 생성될 수 있다. 도 2(D)는, 제1 커패시터(2A) 및 제2 커 패시터(2B)가 도 2(C)에 도시된 파형을 가지는 출력 전압에 의하여 구동될 때, 연산 증폭기(1)의 출력 단자(10)에 나타나는 출력 전압의 파형을 도시한다.FIG. 2A shows waveforms of the clock signal which are the basis of the first signal voltage source 4 and the second signal voltage source 5. FIG. 2B shows a waveform obtained by frequency dividing the clock signal shown in FIG. 2A. 2C shows the waveform of the output voltage from the first signal voltage source 4. This waveform can be simply generated by taking the AND of the signals shown in Figs. 2A and 2B. FIG. 2D shows the output terminal of the operational amplifier 1 when the first capacitor 2A and the second capacitor 2B are driven by the output voltage having the waveform shown in FIG. 2C. The waveform of the output voltage shown in (10) is shown.

이제, 제1 커패시터(2A)의 커패시턴스가 C2A, 제2 커패시터(2B)의 커패시턴스가 C2B이면, 커패시턴스(C2A)에서 커패시턴스(C2B)를 감산하여 얻은 차이는 Cx이며, 즉 차이(Cx)는 Cx = C2A - C2B 로 정의된다.Now, when the capacitance of the first capacitor 2A is C 2A and the capacitance of the second capacitor 2B is C 2B , the difference obtained by subtracting the capacitance C 2B from the capacitance C 2A is C x , that is, the difference (C x ) is defined as C x = C 2A -C 2B .

도 2(D)에 도시된 출력 전압의 파형은 차이(Cx)에 의존한다. 따라서, 차이(Cx)가 정(positive)이면, 도 2(D)에 도시된 바와 같이, 도 2(C)에 도시된 출력 전압의 상승 에지에 상향 스파이크가 발생된다. 반대로, 차이(Cx)가 부(negative)이면, 도 2(D)와는 반대로, 도 2(C)에 도시된 출력 전압의 상승 에지에 하향 스파이크가 발생된다.The waveform of the output voltage shown in FIG. 2D depends on the difference C x . Therefore, if the difference C x is positive, an upward spike occurs on the rising edge of the output voltage shown in Fig. 2C, as shown in Fig. 2D. On the contrary, if the difference C x is negative, in contrast to Fig. 2D, a downward spike occurs on the rising edge of the output voltage shown in Fig. 2C.

도 2(D)에 도시된 스파이크의 높이는, 제1 신호 전압원(4)의 신호의 진폭 및 인버터(6)의 전원의 진폭, 즉, 제2 커패시터의 신호의 진폭이 일정하면, 차이(Cx)에 의존한다. 차이(Cx)가 크면, 스파이크의 높이는 높고, 차이(Cx)가 작으면, 스파이크의 높이는 낮다.The height of the spikes shown in FIG. 2D is the difference C x if the amplitude of the signal of the first signal voltage source 4 and the amplitude of the power supply of the inverter 6, ie, the amplitude of the signal of the second capacitor are constant. Depends on If the difference C x is large, the spike height is high, and if the difference C x is small, the spike height is low.

즉, 이 스파이크를 측정함으로써 CV 변환이 수행될 수 있다.That is, the CV conversion can be performed by measuring this spike.

또한, 연산 증폭기(1)의 비반전 입력 단자의 총 커패시턴스가 CT이고, 저항기(9)의 저항이 R 이면, 도 2(D)의 스파이크의 파형은 시정수 CT·R로 방전 커브를 따른다.Further, if the total capacitance of the non-inverting input terminal of the operational amplifier 1 is C T and the resistance of the resistor 9 is R, the waveform of the spike in Fig. 2D shows the discharge curve with the time constant C T · R. Follow.

따라서, 시정수가, 도 2(C)에 도시된 출력 전압의 레벨이 "H"에 유지되는 기간(구동 펄스 기간)보다 긴 경우, 도 2(C)에 도시된 출력 전압의 레벨이 "H"에서 "L"로 떨어지는 시각에서, 연산 증폭기(1)의 출력 단자(10)의 전압은 접지 전압에 달하지 않고, 따라서, 측정 오차가 발생한다. 따라서, 시정수 CT ·R의 값은, 제1 신호 전압원(4)에 의하여 제1 커패시터(2A) 및 제2 커패시터(2B)가 구동될 때의 펄스 기간보다 작을 필요가 있다.Therefore, when the time constant is longer than the period (driving pulse period) in which the level of the output voltage shown in Fig. 2C is maintained at "H", the level of the output voltage shown in Fig. 2C is "H". At the time of dropping to " L " at, the voltage at the output terminal 10 of the operational amplifier 1 does not reach the ground voltage, and thus a measurement error occurs. Therefore, the value of the time constant C T · R needs to be smaller than the pulse period when the first capacitor 2A and the second capacitor 2B are driven by the first signal voltage source 4.

도 2(E)는 도 1에 도시된 제2 신호 전압원(5)으로부터의 출력 전압의 파형을 도시한다. 제2 신호 전압원(5)으로부터의 출력 전압의 파형은, 도 2(A)에 도시된 신호와, 도 2(B)에 도시된 신호를 논리적으로 반전시킴으로써 획득된 신호와의 AND를 취함으로써 간단하게 생성될 수 있다. 도 2(F)는, 파형이 도 2(E)에 도시된 전압에 의하여 제3 커패시터(3A) 및 제4 커패시터(3B)가 구동될 때, 연산 증폭기(1)의 출력 단자(10)에 나타난 출력 전압의 파형을 도시한다.FIG. 2E shows the waveform of the output voltage from the second signal voltage source 5 shown in FIG. 1. The waveform of the output voltage from the second signal voltage source 5 is simple by taking AND of the signal shown in Fig. 2A and the signal obtained by logically inverting the signal shown in Fig. 2B. Can be generated. FIG. 2 (F) shows an output terminal 10 of the operational amplifier 1 when the waveform is driven by the third capacitor 3A and the fourth capacitor 3B by the voltage shown in FIG. 2E. The waveform of the output voltage shown is shown.

이제, 제３ 커패시터(3A)의 커패시턴스를 C3A, 제４ 커패시터(3B)의 커패시턴스를 C3B로 하면, 커패시턴스(C3A)에서 커패시턴스(C3B)를 감산함으로써 획득된 차이는 Cy이며, 즉, 차이(Cy)는 Cy = C3A - C3B 로 정의된다. 도 2(F)에 도시된 출력 신호의 파형은 도 2(C)의 경우와 유사하게 차이(Cy)에 의존한다.Now, when the capacitance of the third capacitor 3A is C 3A and the capacitance of the fourth capacitor 3B is C 3B , the difference obtained by subtracting the capacitance C 3B from the capacitance C 3A is Cy, that is, , The difference Cy is defined as Cy = C 3A -C 3B . The waveform of the output signal shown in Fig. 2F depends on the difference Cy similar to the case of Fig. 2C.

도 2(G)는, 제1 신호 전압원(4)과 제2 신호 전압원(5)에 의하여 각각, 제1 커패시터(2A)와 제2 커패시터(2B), 및 제3 커패시터(3A)와 제4 커패시터(3B)가 구 동될 때, 연산 증폭기(1)의 출력 단자(10)에 나타나는 출력 전압의 파형을 도시한다. 도 2(G)의 파형은 도 2(D) 및 도 2(F)의 파형의 합이다.2 (G) shows the first capacitor 2A and the second capacitor 2B, the third capacitor 3A and the fourth by the first signal voltage source 4 and the second signal voltage source 5, respectively. When the capacitor 3B is driven, the waveform of the output voltage appearing at the output terminal 10 of the operational amplifier 1 is shown. The waveform of Fig. 2G is the sum of the waveforms of Figs. 2D and 2F.

도 2(H) 내지 도 2(K)는 연산 증폭기(1)의 출력 단자(10)의 전압의 파형을 검출하는 데 사용되는 신호를 도시한다. 도 2(H)에 도시된 신호는 도 2(C)에 도시된 것과 동일하고, 따라서 도 2(A) 및 도 2(B)의 신호들의 AND를 취함으로써 간단하게 생성될 수 있다. 도 2(I)에 도시된 신호는 도 2(A)의 신호를 논리적으로 반전시킴으로써 획득된 신호와, 도 2(B)의 신호와의 AND를 취함으로써 간단하게 생성될 수 있다. 도 2(J)에 도시된 신호는 도 2(E)의 것과 동일하며, 도 2(A)의 신호와, 도 2(B)의 신호를 논리적으로 반전시킴으로써 획득된 신호와의 AND를 취함으로써 간단하게 생성될 수 있다. 도 2(K)에 도시된 신호는 도 2(A)의 신호를 논리적으로 반전시킴으로써 획득된 신호와, 도 2(B)의 신호를 논리적으로 반전시킴으로써 획득된 신호의 AND를 취함으로써 간단하게 생성될 수 있다.2 (H) to 2 (K) show the signals used to detect the waveform of the voltage at the output terminal 10 of the operational amplifier 1. The signal shown in FIG. 2 (H) is the same as that shown in FIG. 2 (C), and thus can be simply generated by taking the AND of the signals of FIGS. 2 (A) and 2 (B). The signal shown in Fig. 2 (I) can be simply generated by taking an AND of the signal obtained by logically inverting the signal of Fig. 2A and the signal of Fig. 2B. The signal shown in FIG. 2 (J) is the same as that of FIG. 2 (E), by taking the AND of the signal of FIG. 2 (A) and the signal obtained by logically inverting the signal of FIG. 2 (B). It can be created simply. The signal shown in Fig. 2K is simply generated by taking the AND of the signal obtained by logically inverting the signal of Fig. 2A and the signal obtained by logically inverting the signal of Fig. 2B. Can be.

도 3은 동기 검출 회로의 예를 도시한다. 동기 검출 회로는 스위치들(S1~S4)을 포함한다. 한 쌍의 스위치(S1, S3) 및 한 쌍의 스위치(S2, S4)는 상보적으로 온/오프된다. 즉, 스위치(S1)가 온되면, 스위치(S3)가 오프되고, 스위치(S2)가 오프되면, 스위치(S4)는 온된다.3 shows an example of a synchronization detection circuit. The sync detection circuit includes switches S1 to S4. The pair of switches S1 and S3 and the pair of switches S2 and S4 are complementarily on / off. That is, when the switch S1 is turned on, the switch S3 is turned off, and when the switch S2 is turned off, the switch S4 is turned on.

연산 증폭기(1)의 출력 단자(10)는 도 3에 도시된 동기 검출 회로의 입력 단자(IN)에 접속된다.The output terminal 10 of the operational amplifier 1 is connected to the input terminal IN of the synchronous detection circuit shown in FIG.

도 3의 동기 검출 회로수는 측정하려고 하는 커패시터 수와 동일해야 한다.The number of synchronization detection circuits in FIG. 3 should be equal to the number of capacitors to be measured.

이제, 제1 커패시터(2A)의 커패시턴스와 제2 커패시터(2B)의 커패시턴스 간 의 커패시턴스 차이(Cx)를 측정하기 위하여, 도 2(H)에 도시된 신호 레벨이 "H"일 때, 스위치(S2, S3)가 온되고(스위치(S1, S4)는 오프되고), 도 2(I)에 도시된 신호 레벨이 "H"일 때, 스위치(S1, S4)가 온된다(스위치(S2, S3)가 오프된다).Now, in order to measure the capacitance difference C x between the capacitance of the first capacitor 2A and the capacitance of the second capacitor 2B, when the signal level shown in Fig. 2H is " H " (S2 and S3) are turned on (switches S1 and S4 are turned off), and when the signal level shown in Fig. 2I is " H ", the switches S1 and S4 are turned on (switch S2 , S3) is off).

따라서, 제1 커패시터(2A)와 제2 커패시터(2B) 간의 커패시턴스 차이(Cx)에 의하여 발생된 연산 증폭기(1)로부터의 출력 신호가 검출될 수 있다.Therefore, the output signal from the operational amplifier 1 generated by the capacitance difference C x between the first capacitor 2A and the second capacitor 2B can be detected.

다른 동기 검출 회로를 사용하여 제３ 커패시터(3A)의 커패시턴스와 제４ 커패시터(3B)의 커패시턴스 간의 커패시턴스 차이(Cy)를 검출하기 위하여, 도 2(J)에 도시된 신호 레벨이 "H"일 때, 스위치(S2, S3)가 온되고(스위치(S1, S4)는 오프), 도 2(K)에 도시된 신호 레벨이 "H"일 때, 스위치(S1, S4)가 온된다(스위치(S2, S3)는 오프된다).In order to detect the capacitance difference Cy between the capacitance of the third capacitor 3A and the capacitance of the fourth capacitor 3B using another synchronization detecting circuit, the signal level shown in Fig. 2J should be "H". When the switches S2 and S3 are turned on (switches S1 and S4 are turned off) and the signal levels shown in Fig. 2K are "H", the switches S1 and S4 are turned on (switches) (S2, S3 are turned off).

이러한 방식으로, 제３ 커패시터(3A)와 제４ 커패시터(3B) 간의 커패시턴스 차이(Cy)에 의하여 발생된 연산 증폭기(1)로부터의 출력 신호가 검출될 수 있다.In this way, the output signal from the operational amplifier 1 generated by the capacitance difference Cy between the third capacitor 3A and the fourth capacitor 3B can be detected.

동기 검출후, 도 3에 도시된 OUT 단자의 출력 신호는 필요에 따라서 로우-패스 필터를 통과하고, 필요시 증폭되어, CV 변환이 가능하게 된다.After synchronous detection, the output signal of the OUT terminal shown in FIG. 3 passes through the low-pass filter as needed, amplified if necessary, and CV conversion is possible.

따라서, 하나의 연산 증폭기와 하나의 저항기로, 2개의 커패시턴스가 측정될 수 있다.Thus, with one operational amplifier and one resistor, two capacitances can be measured.

상술된 설명에서, 단순화를 위하여, 제1 커패시터(2A)의 커패시턴스 또는 제2 커패시터(2B)의 커패시턴스 중 하나가 기준 커패시턴스이고, 다른 하나가 검출되는 커패시턴스이며, 유사하게, 제3 커패시터(3A)의 커패시턴스와 제4 커패시터(3B) 의 커패시턴스 중 하나가 기준 커패시턴스이고, 다른 하나가 검출되는 커패시턴스인 것에 주목바란다. 그러나, 본 회로는 이론상, 제1 커패시터(2A)의 커패시턴스와 제2 커패시터(2B)의 커패시턴스 간의 커패시턴스 차이, 또는 제３ 커패시터(3A)의 커패시턴스와 제４ 커패시터(3B)의 커패시턴스 간의 커패시턴스 차이를 검출하는 회로이며, 따라서 커패시턴스 중 하나가 반드시 기준일 필요는 없다는 것은 명백하다.In the above description, for the sake of simplicity, one of the capacitance of the first capacitor 2A or the capacitance of the second capacitor 2B is the reference capacitance and the other is the detected capacitance, and similarly, the third capacitor 3A Note that one of the capacitance and the capacitance of the fourth capacitor 3B is the reference capacitance, and the other is the capacitance detected. However, the circuit theoretically determines the difference in capacitance between the capacitance of the first capacitor 2A and the capacitance of the second capacitor 2B, or the capacitance difference between the capacitance of the third capacitor 3A and the capacitance of the fourth capacitor 3B. It is clear that the circuit is a detection, so that one of the capacitances does not necessarily have to be a reference.

또한, 상기 설명에서, 한 쌍의 커패시터들 간의 커패시턴스 차이가 검출될 수 있다고 하나, 두 개의 커패시터들 중 하나가 존재하지 않아도, 즉 두 개의 커패시터들 중 하나가 제로이어도, 남아있는 커패시턴스를 커패시턴스 차이의 형태로 검출할 수 있다. Further, in the above description, it is assumed that a capacitance difference between a pair of capacitors can be detected, but even if one of the two capacitors does not exist, i.e., even if one of the two capacitors is zero, the remaining capacitance is equal to the capacitance difference. It can be detected in the form.

(제2 실시예)(2nd Example)

도 4는 본 발명의 제2 실시예에 따른 CV 변환 회로의 회로도이다. 도 1에 도시된 CV 변환 회로와의 구성의 차이점은, 제5 커패시터(12A)와 제6 커패시터(12B)의 일단이 연산 증폭기(1)의 비반전 입력 단자에 접속되고, 제5 커패시터(12A)의 타단은 제3 신호 전압원(14)에 접속된다는 것이다. 또한, 인버터(16)의 입력은 제３ 신호 전압원(14)에 접속되고, 인버터(16)의 출력은 제6 커패시터(12B)의 타단에 접속된다. 즉, 제5 커패시터(12A)와 제6 커패시터(12B)는 역상으로 구동된다. 또한, 제1 신호 전압원(4), 제2 신호 전압원(5), 및 제3 신호 전압원(14)은 시분할적으로 신호 펄스를 발생시킨다. 다른 점들은 도 1에 도시된 CV 변환 회로에서와 동일하다.4 is a circuit diagram of a CV conversion circuit according to a second embodiment of the present invention. The difference in configuration from the CV conversion circuit shown in FIG. 1 is that one end of the fifth capacitor 12A and the sixth capacitor 12B is connected to the non-inverting input terminal of the operational amplifier 1, and the fifth capacitor 12A. Is connected to the third signal voltage source 14. In addition, the input of the inverter 16 is connected to the third signal voltage source 14, and the output of the inverter 16 is connected to the other end of the sixth capacitor 12B. That is, the fifth capacitor 12A and the sixth capacitor 12B are driven in reverse phase. In addition, the first signal voltage source 4, the second signal voltage source 5, and the third signal voltage source 14 generate signal pulses in time division. The other points are the same as in the CV conversion circuit shown in FIG.

도 5(A) 내지 도 5(P)는 도 4에 도시된 CV 변환 회로의 각 부에서, 횡축의 시간에 대한 전압 파형이다.5A to 5P are voltage waveforms with respect to the time on the horizontal axis in each part of the CV conversion circuit shown in FIG.

도 5(A)는 제1 신호 전압원(4), 제2 신호 전압원(5), 및 제3 신호 전압원(14)의 기본이 되는 클록 신호의 파형을 도시한다. 도 5(B)는 도 4에 도시된 제1 신호 전압원(4)으로부터의 출력 전압 펄스 신호의 파형을 도시한다. 도 5(C)는, 제1 커패시터(2A)와 제2 커패시터(2B)가 도 5(B)에 파형이 도시된 전압으로 구동될 때, 연산 증폭기(1)의 출력 단자(10)에 나타나는 전압 파형을 도시한다.FIG. 5A shows waveforms of a clock signal that is the basis of the first signal voltage source 4, the second signal voltage source 5, and the third signal voltage source 14. FIG. 5B shows the waveform of the output voltage pulse signal from the first signal voltage source 4 shown in FIG. 4. FIG. 5C shows the output capacitor 10 of the operational amplifier 1 when the first capacitor 2A and the second capacitor 2B are driven at the voltage shown in FIG. 5B. The voltage waveform is shown.

도 5(D)는 도 4에 도시된 제2 신호 전압원(5)으로부터의 출력 전압 펄스 신호의 파형을 도시한다. 도 5(E)는, 제3 커패시터(3A) 및 제4 커패시터(3B)가 도 5(D)에 도시된 출력 전압 펄스 신호로 구동될 때, 연산 증폭기(1)의 출력 단자(10)에 나타나는 전압 파형을 도시한다.FIG. 5D shows the waveform of the output voltage pulse signal from the second signal voltage source 5 shown in FIG. FIG. 5E shows the output terminal 10 of the operational amplifier 1 when the third capacitor 3A and the fourth capacitor 3B are driven with the output voltage pulse signal shown in FIG. 5D. The voltage waveform that appears is shown.

도 5(F)는 도 4에 도시된 제3 신호 전압원(14)으로부터의 출력 전압 펄스 신호의 파형을 도시한다. 도 5(G)는, 제5 커패시터(12A)와 제6 커패시터(12B)가 도 5(F)에 도시된 출력 전압 신호 펄스로 구동될 때, 연산 증폭기(1)의 출력 단자(10)에 나타나는 전압 파형을 도시한다.Fig. 5F shows the waveform of the output voltage pulse signal from the third signal voltage source 14 shown in Fig. 4. FIG. 5G shows the output terminal 10 of the operational amplifier 1 when the fifth capacitor 12A and the sixth capacitor 12B are driven with the output voltage signal pulses shown in FIG. 5F. The voltage waveform that appears is shown.

도 5(H)는, 제1 커패시터(2A)와 제2 커패시터(2B), 제3 커패시터(3A)와 제4 커패시터(3B), 및 제5 커패시터(12A)와 제6 커패시터(12B)가 각각 제1 신호 전압원(4), 제2 신호 전압원(5) 및 제3 신호 전압원(14)에 의하여 구동될 때의 연산 증폭기(1)의 출력 단자(10)에 나타나는 전압 파형을 도시한다. 연산 증폭기(1)의 출력 단자(10)에 나타나는 전압은 도 5(C), 도 5(E), 및 도 5(G)에 도시된 전압의 합이 다.5H shows that the first capacitor 2A and the second capacitor 2B, the third capacitor 3A and the fourth capacitor 3B, and the fifth capacitor 12A and the sixth capacitor 12B The voltage waveforms appearing at the output terminal 10 of the operational amplifier 1 when driven by the first signal voltage source 4, the second signal voltage source 5 and the third signal voltage source 14, respectively. The voltage appearing at the output terminal 10 of the operational amplifier 1 is the sum of the voltages shown in Figs. 5C, 5E, and 5G.

도 5(J) 내지 도 5(P)는 연산 증폭기(1)의 출력 단자(10)의 전압 파형을 검출하는 데 사용되는 신호의 파형을 도시한다. 따라서, 도 5(J) 내지 도 5(M)은 제1 실시예의 것과 유사하다.5 (J) to 5 (P) show waveforms of signals used to detect voltage waveforms of the output terminal 10 of the operational amplifier 1. 5 (J) to 5 (M) are thus similar to those of the first embodiment.

제5 커패시터(12A)의 커패시턴스와 제6 커패시터(12B)의 커패시턴스 간의 커패시턴스 차이(Cz)가 동기 검출 회로에 의하여 측정되는 경우, 도 5(O)에 도시된 신호 레벨이 "H"일 때, 도 3의 스위치(S2, S3)가 온되고(스위치(S1, S4)가 오프되고), 도 5(P)에 도시된 신호 레벨이 "H"일 때, 도 3의 스위치(S1, S4)가 온된다(스위치(S2, S3)가 오프된다).When the capacitance difference C z between the capacitance of the fifth capacitor 12A and the capacitance of the sixth capacitor 12B is measured by the synchronization detecting circuit, when the signal level shown in FIG. 5 (O) is “H” 3, the switches S1 and S4 of FIG. 3 are turned on (switches S1 and S4 are turned off) and the signal level shown in FIG. 5 (P) is " H " ) Is turned on (switches S2 and S3 are turned off).

이러한 방식으로, 제5 커패시터(12A)와 제6 커패시터(12B) 간의 커패시턴스 차이(Cz)에 의하여 발생된 연산 증폭기(1)로부터의 출력이 검출될 수 있다.In this way, the output from the operational amplifier 1 generated by the capacitance difference C z between the fifth capacitor 12A and the sixth capacitor 12B can be detected.

따라서, 하나의 연산 증폭기와 하나의 저항기로 3개의 커패시턴스가 측정될 수 있다.Thus, three capacitances can be measured with one operational amplifier and one resistor.

상술된 설명으로부터 알 수 있듯이, 검출되는 각 커패시턴스를 가지는 커패시터들을 시분할 방식으로 구동함으로써 3개 이상의 커패시턴스가 하나의 연산 증폭기와 하나의 저항기로 측정될 수 있다는 것이 명백하다.As can be seen from the description above, it is clear that by driving the capacitors with each capacitance detected in a time division manner, three or more capacitances can be measured with one operational amplifier and one resistor.

(제3 실시예)(Third Embodiment)

본 발명의 제3 실시예에 따른 CV 변환 회로의 회로도는 도 6에 도시된다. 도 1에 도시된 CV 변환 회로와의 구성의 차이점은, 저항기(9)가 2개의 저항기(9A, 9B)로 대체되어 있고, 스위치(21)가 저항기(9B)에 병렬 접속되어 있으며, 상기 스위치(21)는, 제1 신호 전압원(4)으로부터의 출력 전압 신호와 제2 신호 전압원(5)으로부터의 출력 전압 신호를 그 입력으로서 수신하는 논리 회로(20)의 출력 신호에 따라 제어된다(논리 회로(20)의 입력은, 제1 신호 전압원(4)으로부터의 출력 전압 신호와 제2 신호 전압원(5)으로부터의 출력 전압 신호 자체일 필요는 없고, 단지, 제1 신호 전압원(4)으로부터의 출력 전압 신호 또는 제2 신호 전압원(5)으로부터의 출력 전압 신호와 동기일 필요가 있다).The circuit diagram of the CV conversion circuit according to the third embodiment of the present invention is shown in FIG. The difference in configuration from the CV conversion circuit shown in FIG. 1 is that the resistor 9 is replaced by two resistors 9A and 9B, and the switch 21 is connected in parallel to the resistor 9B. 21 is controlled according to the output signal of the logic circuit 20 which receives the output voltage signal from the first signal voltage source 4 and the output voltage signal from the second signal voltage source 5 as its inputs (logic The input of the circuit 20 need not be the output voltage signal from the first signal voltage source 4 and the output voltage signal itself from the second signal voltage source 5, but merely from the first signal voltage source 4. Need to be synchronized with the output voltage signal or the output voltage signal from the second signal voltage source 5).

비반전 입력 단자의 총 커패시턴스를 CT, 저항기(9A)의 저항값을 R9A, 저항기(9B)의 저항값을 R9B라 하면, 스위치(21)가 온일 때, 커패시턴스 검출 동안의 스파이크 전압은 시정수 CT·R9A의 레이트로 방전하고, 스위치(21)가 오프일 때, 커패시턴스의 검출 동안 스파이크 전압은 시정수 CT·(R9A + R9B)의 레이트로 방전한다.If the total capacitance of the non-inverting input terminal is C T , the resistance value of the resistor 9A is R 9A , and the resistance value of the resistor 9B is R 9B , when the switch 21 is on, the spike voltage during capacitance detection is It discharges at the rate of time constant CT * R9A , and when switch 21 is off, the spike voltage discharges at the rate of time constant CT * ( R9A + R9B ) during the detection of capacitance.

제1 커패시터(2A)와 제2 커패시터(2B) 간의 커패시턴스 차이(Cx)가 크다고 가정하면, 제1 커패시터(2A)와 제2 커패시터(2B)가 제1 신호 전압원(4)과 인버터(6)에 의하여 구동될 때, 도 2(D)에 도시된 스파이크의 피크 전압이 커진다. 반면, 제3 커패시터(3A)와 제4 커패시터(3B) 간의 커패시턴스 차이(Cy)가 작으면, 제3 커패시터(3A)와 제4 커패시터(3B)가 제2 신호 전압원(5)과 인버터(7)에 의하여 구동될 때, 도 2(F)에 도시된 스파이크의 피크 전압은 작아진다. 이 경우에서, 비반전 입력 단자와 접지 전위 사이에 접속된 저항기의 저항이 크게 되면, 도 2(D)에 도시된 출력 전압의 파형이 왜곡되고, 저항기의 저항값이 작아지면, 도 2(F)에 도 시된 전압의 파형은 거의 획득되지 않는다(노이즈에 의하여 차폐되는)라는 문제점이 발생한다.Assuming that the capacitance difference C x between the first capacitor 2A and the second capacitor 2B is large, the first capacitor 2A and the second capacitor 2B are the first signal voltage source 4 and the inverter 6. When driven by), the peak voltage of the spike shown in Fig. 2D becomes large. On the other hand, when the capacitance difference Cy between the third capacitor 3A and the fourth capacitor 3B is small, the third capacitor 3A and the fourth capacitor 3B are connected to the second signal voltage source 5 and the inverter 7. When driven by N, the peak voltage of the spike shown in Fig. 2F becomes small. In this case, when the resistance of the resistor connected between the non-inverting input terminal and the ground potential becomes large, the waveform of the output voltage shown in Fig. 2D is distorted, and when the resistance value of the resistor becomes smaller, Fig. 2 (F) The problem arises that the waveform of the voltage shown in Fig. 11 is hardly obtained (shielded by noise).

그러나, 도 2(B)에 도시된 신호 레벨이 "H"일 때 스위치(21)를 온함으로써 커패시턴스 차이가 클 때, 비반전 입력 단자와 접지 전위 사이에 접속된 저항기의 저항을 R9A로 더 작게 하고, 커패시턴스 차이가 작을 때, 비반전 입력 단자와 접지 전위 사이에 접속된 저항기의 저항을 R9A + R9B로 함으로써, 만족할 만한 CV 변환이 행해질 수 있다.However, when the capacitance difference is large by turning on the switch 21 when the signal level shown in Fig. 2B is "H", the resistance of the resistor connected between the non-inverting input terminal and the ground potential is further increased to R 9A . When the capacitance is small and the capacitance difference is small, satisfactory CV conversion can be performed by setting the resistance of the resistor connected between the non-inverting input terminal and the ground potential to R 9A + R 9B .

저항기의 저항을 변경하는 것은 CV 변환의 감도를 변경시킨다. 동기 검출 후 출력 신호를 필터링하고, 필요시 저항값에 따라 출력 신호의 증폭율을 변경하여, CV 변환 후 출력 신호를 획득한다.Changing the resistor's resistance changes the sensitivity of the CV conversion. After the synchronization detection, the output signal is filtered, and if necessary, the amplification factor of the output signal is changed according to the resistance value to obtain the output signal after CV conversion.

또한, 제1 커패시터(2A)의 커패시턴스와 제2 커패시터(2B)의 커패시턴스 간의 커패시턴스 차이(Cx)가 클 때는, 제1 전압 신호원(4) 및 인버터(6)의 전원 진폭을 작게 하고, 제3 커패시터(3A)의 커패시턴스와 제４ 커패시터(3B)의 커패시턴스 간의 커패시턴스 차이(Cy)가 작을 때는, 제2 전압 신호원(5) 및 인버터(7)의 전원 진폭을 크게 함으로써, 도 2(D) 및 도 2(F)에 도시된 스파이크의 피크 전압들 각각을 특정 범위 내에 설정할 수 있다. 즉, 커패시턴스 차이에 따라 커패시터가 구동되는 전압의 진폭을 변경하는 것으로, 만족할 만한 CV 변환이 수행될 수 있다.In addition, when the capacitance difference C x between the capacitance of the first capacitor 2A and the capacitance of the second capacitor 2B is large, the power supply amplitudes of the first voltage signal source 4 and the inverter 6 are made small, When the capacitance difference Cy between the capacitance of the third capacitor 3A and the capacitance of the fourth capacitor 3B is small, the power supply amplitudes of the second voltage signal source 5 and the inverter 7 are enlarged, thereby increasing the power supply amplitude of FIG. Each of the peak voltages of the spikes shown in D) and FIG. 2F can be set within a specific range. That is, by changing the amplitude of the voltage at which the capacitor is driven according to the capacitance difference, satisfactory CV conversion can be performed.

커패시터가 구동되는 전압의 진폭을 변경하는 것은 CV 변환의 감도의 변화를 유발한다. 동기 검출 후 출력 전압을 필터링하고, 커패시터가 구동되는 전압의 진 폭에 따라 필요에 따라 출력 신호의 증폭율을 변경하여, CV 변환 후 출력 신호가 획득된다.Changing the amplitude of the voltage at which the capacitor is driven causes a change in the sensitivity of the CV conversion. After the synchronous detection, the output voltage is filtered and the amplification factor of the output signal is changed as necessary according to the amplitude of the voltage at which the capacitor is driven, so that the output signal is obtained after CV conversion.

상술된 바와 같이, 제1 내지 제3 실시예에서, 연산 증폭기(1)의 비반전 입력 단자는 0V에 접지된다. 그러나, 연산 증폭기(1)의 비반전 입력 단자는 반드시 0V에 접지되지는 않는다. 따라서, 임의 전압이 연산 증폭기(1)의 비반전 입력 단자에 설정되면, 그 임의 전압을 기준으로, 연산 증폭기(1)의 출력 전압이 발생한다.As described above, in the first to third embodiments, the non-inverting input terminal of the operational amplifier 1 is grounded to 0V. However, the non-inverting input terminal of the operational amplifier 1 is not necessarily grounded to 0V. Therefore, when an arbitrary voltage is set at the non-inverting input terminal of the operational amplifier 1, the output voltage of the operational amplifier 1 is generated based on the arbitrary voltage.

또한, 제1 커패시터(2A)와 제2 커패시터(2B)의 커패시턴스 중 하나, 제３ 커패시터(3A)와 제４ 커패시터(3B)의 커패시턴스 중 하나, 및 제5 커패시터(12A)와 제6 커패시터(12B)의 커패시턴스 중 어느 하나가 반드시 기준 커패시턴스일 필요는 없다. 본 발명의 CV 변환 회로는 2개의 커패시턴스 간의 커패시턴스 차이를 검출할 수 있다.Further, one of the capacitances of the first capacitor 2A and the second capacitor 2B, one of the capacitances of the third capacitor 3A and the fourth capacitor 3B, and the fifth capacitor 12A and the sixth capacitor ( One of the capacitances of 12B) need not necessarily be the reference capacitance. The CV conversion circuit of the present invention can detect a capacitance difference between two capacitances.

이상에 나타난 바와 같이, 본 발명에 따르면, CV 변환을 위하여 적은 회로로 복수의 커패시턴스를 측정할 수 있다.As indicated above, according to the present invention, a plurality of capacitances can be measured with a small circuit for CV conversion.

Claims (10)

반전 입력 단자가 출력 단자에 접속된 연산 증폭기; An operational amplifier with an inverting input terminal connected to the output terminal; 일단이 상기 연산 증폭기의 비반전 입력 단자에 접속되고, 타단이 접지된 저항; A resistor having one end connected to a non-inverting input terminal of the operational amplifier and the other end grounded; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제1 신호 전압원에 접속된 제1 커패시터; A first capacitor having one end connected to the non-inverting input terminal and the other end connected to a first signal voltage source; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제1 신호 전압원의 반전 출력에 접속된 제2 커패시터; A second capacitor having one end connected to the non-inverting input terminal and the other end connected to the inverting output of the first signal voltage source; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원에 접속된 제3 커패시터; 및 A third capacitor having one end connected to the non-inverting input terminal and the other end connected to a second signal voltage source; And 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원의 반전 출력에 접속된 제４ 커패시터를 구비하는 CV 변환 회로로서,A CV conversion circuit having a fourth capacitor having one end connected to the non-inverting input terminal and the other end connected to an inverting output of a second signal voltage source. 상기 제1 신호 전압원과 상기 제2 신호 전압원이 시분할적으로 신호 펄스를 발생함과 더불어, 상기 신호펄스에 동기하여 검파하는 것을 특징으로 하는, CV 변환 회로.And the first signal voltage source and the second signal voltage source generate signal pulses in a time-division manner, and detect in synchronization with the signal pulses. 반전 입력 단자가 출력 단자에 접속된 연산 증폭기; An operational amplifier with an inverting input terminal connected to the output terminal; 일단이 상기 연산 증폭기의 비반전 입력 단자에 접속되고, 타단이 접지된 저항; A resistor having one end connected to a non-inverting input terminal of the operational amplifier and the other end grounded; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제1 신호 전압원에 접속된 제1 커패시터; A first capacitor having one end connected to the non-inverting input terminal and the other end connected to a first signal voltage source; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 상기 제1 신호 전압원의 반전 출력에 접속된 제2 커패시터; 및 A second capacitor having one end connected to the non-inverting input terminal and the other end connected to the inverting output of the first signal voltage source; And 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원에 접속된 제３ 커패시터를 구비하는 CV 변환 회로로서,A CV conversion circuit having a third capacitor having one end connected to the non-inverting input terminal and the other end connected to a second signal voltage source, 상기 제1 신호 전압원과 상기 제2 신호 전압원이 시분할적으로 신호 펄스를 발생함과 더불어, 상기 신호펄스에 동기하여 검파하는 것을 특징으로 하는, CV 변환 회로.And the first signal voltage source and the second signal voltage source generate signal pulses in a time-division manner, and detect in synchronization with the signal pulses. 반전 입력 단자가 출력 단자에 접속된 연산 증폭기; An operational amplifier with an inverting input terminal connected to the output terminal; 일단이 상기 연산 증폭기의 비반전 입력 단자에 접속되고, 타단이 접지된 저항; A resistor having one end connected to a non-inverting input terminal of the operational amplifier and the other end grounded; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제1 신호 전압원에 접속된 제1 커패시터; A first capacitor having one end connected to the non-inverting input terminal and the other end connected to a first signal voltage source; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원에 접속된 제2 커패시터A second capacitor having one end connected to the non-inverting input terminal and the other end connected to a second signal voltage source 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원의 반전 출력에 접속된 제3 커패시터를 구비하는 CV 변환 회로로서,A CV conversion circuit having a third capacitor having one end connected to the non-inverting input terminal and the other end connected to an inverting output of a second signal voltage source, 상기 제1 신호 전압원과 상기 제2 신호 전압원이 시분할적으로 신호 펄스를 발생함과 더불어, 상기 신호펄스에 동기하여 검파하는 것을 특징으로 하는, CV 변환 회로.And the first signal voltage source and the second signal voltage source generate signal pulses in a time-division manner, and detect in synchronization with the signal pulses. 반전 입력 단자가 출력 단자에 접속된 연산 증폭기; An operational amplifier with an inverting input terminal connected to the output terminal; 일단이 상기 연산 증폭기의 비반전 입력 단자에 접속되고, 타단이 접지된 저항; A resistor having one end connected to a non-inverting input terminal of the operational amplifier and the other end grounded; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제1 신호 전압원에 접속된 제1 커패시터; A first capacitor having one end connected to the non-inverting input terminal and the other end connected to a first signal voltage source; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원에 접속된 제2 커패시터를 구비하는 CV 변환 회로로서,A CV conversion circuit having a second capacitor having one end connected to the non-inverting input terminal and the other end connected to a second signal voltage source, 상기 제1 신호 전압원과 상기 제2 신호 전압원이 시분할적으로 신호 펄스를 발생함과 더불어, 상기 신호펄스에 동기하여 검파하는 것을 특징으로 하는, CV 변환 회로.And the first signal voltage source and the second signal voltage source generate signal pulses in a time-division manner, and detect in synchronization with the signal pulses. 반전 입력 단자가 출력 단자에 접속된 연산 증폭기; An operational amplifier with an inverting input terminal connected to the output terminal; 일단이 상기 연산 증폭기의 비반전 입력 단자에 접속되고, 타단이 접지된 저항; A resistor having one end connected to a non-inverting input terminal of the operational amplifier and the other end grounded; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제1 신호 전압원에 접속된 제1 커패시터; A first capacitor having one end connected to the non-inverting input terminal and the other end connected to a first signal voltage source; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 상기 제1 신호 전압원의 반전 출력에 접속된 제2 커패시터; A second capacitor having one end connected to the non-inverting input terminal and the other end connected to the inverting output of the first signal voltage source; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제2 신호 전압원에 접속된 제3 커패시터; A third capacitor having one end connected to the non-inverting input terminal and the other end connected to a second signal voltage source; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 상기 제2 신호 전압원의 반전 출력에 접속된 제４ 커패시터;A fourth capacitor having one end connected to the non-inverting input terminal and the other end connected to the inverting output of the second signal voltage source; 일단이 상기 비반전 입력 단자에 접속되고, 타단이 제3 신호 전압원에 접속된 제5 커패시터; 및A fifth capacitor having one end connected to the non-inverting input terminal and the other end connected to a third signal voltage source; And 일단이 상기 비반전 입력 단자에 접속되고, 타단이 상기 제3 신호 전압원의 반전 출력에 접속된 제6 커패시터를 구비하는 CV 변환 회로로서,A CV conversion circuit having a sixth capacitor connected at one end to the non-inverting input terminal and connected at the other end to an inverting output of the third signal voltage source. 상기 제1 신호 전압원과 상기 제2 신호 전압원과 상기 제3 신호 전압원이 시분할적으로 신호 펄스를 발생함과 더불어, 상기 신호펄스에 동기하여 검파하는 것을 특징으로 하는, CV 변환 회로.And the first signal voltage source, the second signal voltage source, and the third signal voltage source generate signal pulses in a time-division manner, and detect in synchronization with the signal pulses. 청구항 1 내지 5 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 비반전 입력 단자에 접속되는 전체 커패시터 값의 합 C와, 상기 저항의 저항값 R에 의한 CR의 시정수의 값이, 상기 제1 및 상기 제2 신호 전압원의 신호 펄스 시간보다도 작은 것을 특징으로 하는, CV 변환 회로.The sum C of all the capacitor values connected to the non-inverting input terminal and the value of the time constant of CR by the resistance value R of the resistor are smaller than the signal pulse times of the first and second signal voltage sources. CV conversion circuit. 청구항 1 내지 4 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 저항의 저항값을, 상기 제1 신호 전압원 및 상기 제2 신호 전압원 중 어느 하나에 동기하여 변경하는 것을 특징으로 하는, CV 변환 회로.And a resistance value of the resistor is changed in synchronization with any one of the first signal voltage source and the second signal voltage source. 청구항 1 내지 4 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 제1 신호 전압원 및 상기 제2 신호 전압원 중 어느 하나의 진폭 전압값이 다른 것과 상이한 것을 특징으로 하는, CV 변환 회로.And the amplitude voltage value of any one of the first signal voltage source and the second signal voltage source is different from the other. 청구항 5에 있어서,The method according to claim 5, 상기 제3 신호 전압원에 동기하여 변경하는 것을 특징으로 하는, CV 변환 회로.And change in synchronization with the third signal voltage source. 청구항 5에 있어서,The method according to claim 5, 상기 제3 신호 전압원의 진폭 전압값이 다른 것과 상이한 것을 특징으로 하는, CV 변환 회로.And the amplitude voltage value of the third signal voltage source is different from the other.
KR1020050039800A 2004-05-12 2005-05-12 Current-voltage conversion circuit KR101074981B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004141942 2004-05-12
JPJP-P-2004-00141942 2004-05-12
JPJP-P-2005-00038180 2005-02-15
JP2005038180A JP4811987B2 (en) 2004-05-12 2005-02-15 CV conversion circuit

Publications (2)

Publication Number Publication Date
KR20060047823A KR20060047823A (en) 2006-05-18
KR101074981B1 true KR101074981B1 (en) 2011-10-18

Family

ID=35586478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050039800A KR101074981B1 (en) 2004-05-12 2005-05-12 Current-voltage conversion circuit

Country Status (3)

Country Link
JP (1) JP4811987B2 (en)
KR (1) KR101074981B1 (en)
TW (1) TWI363875B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5225410B2 (en) * 2011-03-02 2013-07-03 日本航空電子工業株式会社 Capacitance detection device, resistance detection device
KR102212812B1 (en) * 2014-09-03 2021-02-09 주식회사 센트론 Device of front-end for reading out mutual capacitance value

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000234939A (en) 1998-12-18 2000-08-29 Yazaki Corp Electrostatic capacitance-voltage converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53147577A (en) * 1977-05-27 1978-12-22 Hokushin Electric Works Capacity converter
JPH0672901B2 (en) * 1985-11-22 1994-09-14 日東工器株式会社 Capacitance-voltage conversion circuit
JPS62182673A (en) * 1986-02-06 1987-08-11 Yokogawa Electric Corp Capacity converter
JP4072030B2 (en) * 2001-09-06 2008-04-02 東京エレクトロン株式会社 Sensor capacity detection device and sensor capacity detection method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000234939A (en) 1998-12-18 2000-08-29 Yazaki Corp Electrostatic capacitance-voltage converter

Also Published As

Publication number Publication date
JP4811987B2 (en) 2011-11-09
TW200600798A (en) 2006-01-01
KR20060047823A (en) 2006-05-18
JP2005351885A (en) 2005-12-22
TWI363875B (en) 2012-05-11

Similar Documents

Publication Publication Date Title
US7532145B2 (en) High resolution and wide dynamic range integrator
US5498985A (en) Dual comparator trigger circuit for glitch capture
TW201403435A (en) Projected capacitive touch sensor circuit
JP4970129B2 (en) Proximity detection sensor and proximity detection method
US20220412817A1 (en) Method For Monitoring The Function of a Capacitive Pressure Measurement Cell
US9329724B2 (en) Signal processing circuit for touch screen and method for controlling the same
KR101074981B1 (en) Current-voltage conversion circuit
JP2011107086A (en) Capacitance detection circuit, pressure detector, acceleration detector and transducer for microphone
US7224193B2 (en) Current-voltage conversion circuit
US8316710B2 (en) Physical quantity measuring apparatus
JP4886077B2 (en) CV conversion circuit
JPS627961B2 (en)
Mustapha et al. Single supply differential capacitive sensor with energy harvester compatibility
Lin et al. Design of frequency-to-voltage converter using successive-approximation technique
JP3322726B2 (en) Capacitance detection circuit
SU756315A1 (en) Capacitive measuring device
FI69373B (en) REFERENSSPAENNINGSKAELLA
US6842134B2 (en) Highly accurate digital to analog converter
SU660532A1 (en) Amplitude detector
JPH02119314A (en) Zero cross voltage detector
JP2005315824A (en) Cv conversion circuit
KR920002424B1 (en) Frequency detection circuitry
SU575585A1 (en) Device for measuring switch-over charge of semiconductor diodes
SU1552124A2 (en) Capacity meter for force-balance transducers of mechanical quantities
GB2215474A (en) Measuring the peak level of oscillating signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 8