KR101051990B1 - Driving Circuit of Plasma Display Panel - Google Patents
Driving Circuit of Plasma Display Panel Download PDFInfo
- Publication number
- KR101051990B1 KR101051990B1 KR1020040071462A KR20040071462A KR101051990B1 KR 101051990 B1 KR101051990 B1 KR 101051990B1 KR 1020040071462 A KR1020040071462 A KR 1020040071462A KR 20040071462 A KR20040071462 A KR 20040071462A KR 101051990 B1 KR101051990 B1 KR 101051990B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- switch
- voltage
- display panel
- plasma display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 플라즈마 표시 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 표시 패널의 구동 회로에 관한 것이다.
본 발명은 양의 에너지를 공진을 이용해서 공급하고 회수하며 제1전압이 유지되도록 하는 Y전극부와 음의 에너지를 공진을 이용해서 공급하고 회수하며 제 2전압이 유지되도록 하는 Z전극부와 Y전극부가 양의 에너지를 상기 Y전극을 통하여 공급, 회수하고 상기 Z전극부가 음의 에너지를 상기 Z전극을 통하여 공급, 회수하도록 경로를 형성하며, 상기 Y전극부가 양의 에너지를 상기 Z전극으로 공급, 회수하고 상기 Z전극부가 음의 에너지를 상기 Y전극으로 공급, 회수하도록 경로를 형성하는 경로 형성부를 포함하는 것을 특징으로 한다.
이와 같은 본 발명은 종래보다 반이 낮은 정격접압을 사용함으로써 서스테인 회로단의 소자 정격 전압이 낮아진다. 그리고 플라즈마 표시 패널 구동회로의 회로 효율이 높아지는 효과를 얻을 수 있다.
The present invention relates to a plasma display panel, and more particularly, to a driving circuit of a plasma display panel.
The present invention provides a Y electrode part for supplying and recovering positive energy using resonance and maintaining the first voltage, and a Z electrode part for supplying and recovering negative energy using resonance and maintaining the second voltage and Y. The electrode part supplies and recovers positive energy through the Y electrode, and the Z electrode part forms a path to supply and recover negative energy through the Z electrode, and the Y electrode part supplies positive energy to the Z electrode. And a path forming part for recovering and forming a path to supply and recover negative energy to the Y electrode.
In the present invention as described above, the device rated voltage of the sustain circuit stage is lowered by using the half rated voltage. As a result, the circuit efficiency of the plasma display panel driving circuit can be increased.
Description
도 1은 일반적인 플라즈마 표시 패널의 구조를 나타낸 사시도.1 is a perspective view showing the structure of a typical plasma display panel.
도 2는 종래에 따른 플라즈마 표시 패널의 에너지 회수 회로.2 is an energy recovery circuit of a conventional plasma display panel;
도 3은 종래의 에너지 회수 회로에서 서스테인 펄스의 파형도.3 is a waveform diagram of a sustain pulse in a conventional energy recovery circuit;
도 4는 본 발명 실시예의 플라즈마 표시 패널의 에너지 회수 회로.4 is an energy recovery circuit of the plasma display panel according to the embodiment of the present invention;
도 5는 본 발명 실시예의 에너지 회수 회로에서 서스테인 펄스의 파형도.
Fig. 5 is a waveform diagram of a sustain pulse in the energy recovery circuit of the embodiment of the present invention.
*** 도면의 주요부분의 부호의 설명 ****** Explanation of symbols of main part of drawing ***
300 : Y전극부300: Y electrode part
310 : 경로형성부310: path forming unit
320 : Z전극부
320: Z electrode portion
본 발명은 플라즈마 표시 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 표시 패널의 구동 회로에 관한 것이다. The present invention relates to a plasma display panel, and more particularly, to a driving circuit of a plasma display panel.
일반적으로 플라즈마 표시 패널(Plasma Display Panel)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다.In general, a plasma display panel displays an image including a character or a graphic by emitting phosphors by ultraviolet rays of 147 nm generated when the He + Xe or Ne + Xe inert mixed gas is discharged.
도 1은 일반적인 플라즈마 표시 패널에의 구조를 나타낸 사시도이다. 도 1에 도시된 바와 같이, 플라즈마 표시 패널 상부기판(10) 상에 형성되어진 Y전극(12A) 및 Z전극(12B)과, 하부기판(18) 상에 형성되어진 X전극(20)을 구비한다. 1 is a perspective view showing a structure of a general plasma display panel. As shown in FIG. 1, the
Y전극(12A)과 Z전극(12B) 각각은 투명전극 및 버스전극을 포함한다. 투명전극은 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 형성된다. 버스전극은 저항을 줄이기 위한 금속으로 형성된다. Each of the
Y전극(12A)과 Z전극(12B)이 형성된 상부기판(10)에는 상부 유전체 층(14)과 보호막(16)이 적층된다. An upper
상부 유전체 층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체 층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)은 통상 산화마그네슘(MgO)으로 형성된다.In the upper
한편, X전극(20)이 형성된 하부기판(18) 상에는 하부 유전체 층(22), 격벽(24)이 형성된다. 하부 유전체 층(22)과 격벽(24)의 표면에는 형광체 층(26)이 도포된다. Meanwhile, the lower
X전극(20)은 Y전극(12A) 및 Z전극(12B)과 교차되는 방향으로 형성된다. 격벽 (24)은 X전극(20)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. The
형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.The
도 2는 종래에 따른 플라즈마 표시 패널의 에너지 회수 회로이고, 도 3은 종래의 에너지 회수 회로에서 서스테인 펄스의 파형도이다. 2 is a conventional energy recovery circuit of a plasma display panel, and FIG. 3 is a waveform diagram of a sustain pulse in a conventional energy recovery circuit.
종래의 에너지 회수 회로는 크게 4단계의 동작순서에 따라 작동한다. The conventional energy recovery circuit operates in largely four operation sequences.
제1 단계에서는 Y전극용 에너지 회수 회로(210)에 포함된 Y 전극용 제1 스위치(Q1)와 Z 전극용 제4 스위치(Q4')가 턴온되고 Y 전극용 제2 내지는 제4 스위치(Q2,Q3,Q4)와 Z 전극용 제1 내지는 제3 스위치(Q1', Q2', Q3')는 턴오프된다. In the first step, the first switch Q1 for the Y electrode and the fourth switch Q4 'for the Z electrode included in the
이에 따라 도 3에 도시된 바와 같이 캐패시터(CS1)에 저장되어 있던 에너지가 코일(L1)의 공진에 따라 패널(CP)에 공급되면서 Y전극에 인가되는 서스테인 펄스 전압(이하, VPY)이 상승한다. Accordingly, as shown in FIG. 3, the energy stored in the capacitor C S1 is supplied to the panel C P according to the resonance of the coil L1, and a sustain pulse voltage applied to the Y electrode (hereinafter, V PY ). This rises.
다음으로 제2 단계에서는 Y 전극용 제2 스위치(S2)가 턴온되고 Z 전극용 제4 스위치(Q4')가 턴온 상태를 유지하며, Y 전극용 제1 스위치(Q1), Y 전극용 제3 스위치(Q3)와 Y 전극용 제4 스위치(Q4)가 턴오프된다. 이에 따라 VPY는 서스테인 전압 (VS)를 유지한다. Next, in the second step, the second switch S2 for the Y electrode is turned on and the fourth switch Q4 'for the Z electrode is turned on, and the first switch Q1 for the Y electrode and the third for the Y electrode are next turned on. The switch Q3 and the fourth switch Q4 for the Y electrode are turned off. Accordingly, V PY maintains the sustain voltage V S.
이 후, 제3 단계에서는 Y 전극용 제3 스위치(Q3)가 턴온되고 Z 전극용 제4 스위치(Q4')가 턴온 상태를 유지하며, Y 전극용 제1 스위치, Y 전극용 제3 스위치 및 Y 전극용 제4 스위치(Q1, Q3, Q4)는 턴오프된다. Thereafter, in the third step, the third switch Q3 for the Y electrode is turned on and the fourth switch Q4 'for the Z electrode is turned on, and the first switch for the Y electrode, the third switch for the Y electrode, and The fourth switches Q1, Q3, and Q4 for the Y electrode are turned off.
이에 따라 캐패시터(CP)에 저장되어 있던 에너지가 코일(L1)의 공진에 따라 캐패시터(CS)로 방전되면서 에너지가 회수되고 VPY는 강하한다.As a result, energy stored in the capacitor C P is discharged to the capacitor C S in accordance with the resonance of the coil L1, and energy is recovered, and V PY drops.
마지막으로 제4 단계에서는 Y 전극용 제4 스위치(Q4)가 턴온되고 Z 전극용 제4 스위치(Q4')가 턴온 상태를 유지하며, Y 전극용 제1 스위치, Y 전극용 제2 스위치 및 Y 전극용 제3 스위치(Q1, Q2, Q3)는 턴오프된다. 이에 따라 VPY은 그라운드 레벨이 된다.Finally, in the fourth step, the fourth switch Q4 for the Y electrode is turned on and the fourth switch Q4 'for the Z electrode is turned on, and the first switch for the Y electrode, the second switch for the Y electrode, and the Y electrode are turned on. The third switches Q1, Q2, and Q3 for electrodes are turned off. As a result, V PY becomes the ground level.
이와 같은 과정을 거쳐 Y 전극에 서스테인 펄스가 인가되고 Z전극에 서스테인 펄스가 인가되는 과정에서 Z 전극용 제1 내지는 제4 스위치(Q1'∼ Q4')의 동작 앞서 설명된 Y 전극용 제1 내지는 제4 스위치(Q1∼Q4)의 동작 순서와 동일하다. Operation of the first to fourth switches Q1 'to Q4' for the Z electrode in the process of applying the sustain pulse to the Y electrode and the sustain pulse to the Z electrode through the above-described process. The operation sequence of the fourth switches Q1 to Q4 is the same.
이와 같은 종래의 에너지 회수 회로는 LC 공진을 이용하지만 캐패시터(CS1) 에 충전되는 전하는 서스테인 전압(Vs)의 절반인 Vs/2 에 해당되어 실제 에너지 회수시 효율이 떨어지는 문제점이 있다. The conventional energy recovery circuit uses LC resonance, but the charge charged in the capacitor C S1 corresponds to Vs / 2, which is half of the sustain voltage Vs, so that the efficiency of energy recovery is inferior.
그리고 현재의 플라즈마 표시 패널구동 회로에서의 주요 관점은 신뢰성 그리고 가격으로 집약될 수 있는데 종래의 플라즈마 표시 패널구동 회로는 효율과 신뢰 성이 떨어지고 정격전압이 높은 소자를 사용해야 하기 때문에 가격이 비싼 단점이 있다.In addition, the main aspects of the current plasma display panel driving circuit can be concentrated in reliability and price. However, the conventional plasma display panel driving circuit has a disadvantage in that the price is expensive because it requires the use of a device having low efficiency and reliability and a high rated voltage. .
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 서스테인 회로의 구동에 사용되는 소자의 정격전압을 낮추고 이로 인해 회로 구동 효율이 높으며 신뢰성이 좋고 가격이 저렴한 회로를 제공하기 위한 것이다.The present invention is to solve the above problems, to lower the rated voltage of the device used to drive the sustain circuit, thereby providing a circuit driving efficiency, high reliability and low cost circuit.
상기 목적을 달성하기 위하여 본 발명은 양의 에너지를 공진을 이용해서 공급하고 회수하며 제1전압이 유지되도록 하는 Y전극부와 음의 에너지를 공진을 이용해서 공급하고 회수하며 제 2전압이 유지되도록 하는 Z전극부와 Y전극부가 양의 에너지를 상기 Y전극을 통하여 공급, 회수하고 상기 Z전극부가 음의 에너지를 상기 Z전극을 통하여 공급, 회수하도록 경로를 형성하며, 상기 Y전극부가 양의 에너지를 상기 Z전극으로 공급, 회수하고 상기 Z전극부가 음의 에너지를 상기 Y전극으로 공급, 회수하도록 경로를 형성하는 경로 형성부를 포함한다.In order to achieve the above object, the present invention supplies and recovers positive energy by using resonance and supplies and recovers Y electrode and negative energy by using resonance to maintain a second voltage. The Z electrode part and the Y electrode part supply and recover positive energy through the Y electrode, and the Z electrode part forms a path to supply and recover negative energy through the Z electrode, and the Y electrode part is positive energy. And a path forming unit for supplying and recovering Z to the Z electrode and forming a path to supply and recover negative energy to the Y electrode.
제1전압은 Vs/2인 것을 특징으로하고 제2전압은 -Vs/2이다(단, Vs는 서스테인 전압).The first voltage is Vs / 2, and the second voltage is -Vs / 2 (where Vs is a sustain voltage).
경로형성부는 스위치5, 스위치6, 스위치7 및 스위치8를 포함하며, 스위치5의 한쪽단은 Y전극부에 연결되고, 스위치6의 한쪽단은 Y전극과 연결되며 다른쪽단은 스위치8과 연결되며, 스위치7의 한쪽단은 스위치5의 한쪽단에 연결되고 다른쪽단은 Z전극과 연결되고 스위치8의 한쪽단은 Z전극과 연결되고 스위치8의 다른쪽단 은 스위치6의 다른쪽단과 연결된다. The path forming unit includes a
양의 에너지는 Vs/4에 해당한다(단,Vs는 서스테인 전압임). 음의 에너지는 -Vs/4에 해당한다(단,Vs는 서스테인 전압임).Positive energy corresponds to Vs / 4, where Vs is the sustain voltage. Negative energy corresponds to -Vs / 4, where Vs is the sustain voltage.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명 실시예의 플라즈마 표시 패널의 에너지 회수 회로이다.4 is an energy recovery circuit of the plasma display panel according to the embodiment of the present invention.
본 발명 실시예의 플라즈마 표시 패널의 에너지 회수 회로는 Y전극부(300), 경로형성부(310) 및 Z전극부(320)을 포함한다.The energy recovery circuit of the plasma display panel according to the exemplary embodiment of the present invention includes a
Y전극부(300)는 공진을 이용해서 제1전압 에너지를 Y전극을 통하여 공급하고 회수하는 회로이다.The
경로형성부(310)는 에너지 회수회로의 경로를 형성하는 회로이다.The
Z전극부(320)는 공진을 이용해서 -Vs/2전압의 에너지를 Z전극을 통하여 공급하고 회수하는 회로이다.The
경로형성부(310)는 4개의 스위치5 내지 스위치8(M5∼M8)을 포함한다. The
스위치5(M5)의 한쪽단은 Y전극부(300)에 연결되어 Y전극부(300)부로부터 Vs/2의 전압을 공급 받는다. One end of the
스위치6(M6)의 한쪽단은 스위치5(M5)의 다른 쪽단과 연결된다. One end of the switch 6 (M6) is connected to the other end of the switch 5 (M5).
스위치7(M7)은 스위치5(M5)의 한쪽단에 연결되고 다른쪽단은 스위치8(M8)의 한쪽단에 연결된다. Switch 7 M7 is connected to one end of
스위치8(M8)의 다른쪽단은 Z전극부(320)와 연결되어 -Vs/2 전압을 공급 받는다. 그리고 스위치6(M6) 다른쪽단은 스위치8(M8)과 연결이 된다.
The other end of the switch 8 (M8) is connected to the
도 5는 본 발명 실시예의 에너지 회수 회로에서 서스테인 펄스의 파형도이다. 5 is a waveform diagram of a sustain pulse in the energy recovery circuit of the embodiment of the present invention.
도 4와 도 5를 참조하여 설명하면, 도 5는 Y전극의 파형과 Z전극의 파형을 나타내고 있다. Referring to FIGS. 4 and 5, FIG. 5 shows waveforms of the Y electrode and the waveform of the Z electrode.
도 5의 파형과 도 5에따른 회로동작은 8단계로 나눌 수 있는데, The waveform of FIG. 5 and the circuit operation according to FIG. 5 may be divided into eight steps.
그 1단계는 제 1 스위치(M1)와 제 5 스위치(M5)가 턴온되고 나머지 Y전극용 에너지 회수회로에 있는 스위치들은 턴오프 상태로 된다. 이때 Y전극은 케패시던스(Ca)에 충전되 있던 전류가 코일과 공진하며 Y전극에 공급이 되어 Vs/2만큼 패널의 Y전극에 충전이 된다. In the first step, the first switch M1 and the fifth switch M5 are turned on, and the switches in the energy recovery circuit for the remaining Y electrodes are turned off. At this time, the Y electrode is charged to the Y electrode of the panel as much as Vs / 2 is supplied to the Y electrode and the current charged in the capacitance (Ca) resonates with the coil.
반면에 Z전극용 에너지 회수 회로는 스위치 8(M8)과 스위치 12(M12)가 턴온되고 Z전극용 에너지 회수 회로에 있는 나머지 스위치는 턴오프 상태를 유지한다. 그리고 패널의 Z전극을 -Vs/2만큼 전압을 하강시킨다. On the other hand, in the energy recovery circuit for the Z electrode, the switch 8 (M8) and the switch 12 (M12) are turned on and the remaining switches in the energy recovery circuit for the Z electrode remain turned off. Then, the voltage of the Z electrode of the panel is decreased by -Vs / 2.
2번째 단계는 Y전극쪽에는 스위치3(M3)과 스위치5(M5)가 턴온되고 나머지 스위치가 턴오프되어 Y전극에 인가된 Vs/2전압을 유지시킨다. 그리고 Z전극쪽에는 스위치10(M10)과 스위치8(M8)이 턴온되고 나머지 스위치가 턴오프되어 Z전극에 인가된 -Vs/2전압을 유지시킨다. In the second step, switches 3 (M3) and 5 (M5) are turned on on the Y electrode side, and the remaining switches are turned off to maintain the Vs / 2 voltage applied to the Y electrode. The switch 10 (M10) and switch 8 (M8) are turned on on the Z electrode side, and the remaining switches are turned off to maintain the -Vs / 2 voltage applied to the Z electrode.
3번째 단계는 스위치2(M2)와 스위치5(M7)를 턴온하고 Y전극 부분의 스위치를 턴오프 시켜서 패널에 저장되 있는 전류를 다시 케페시던스(Ca)로 회수 한다. 이렇게 하여 Y전극은 그라운드로 내려가게 된다. Z전극에 있어서는 스위치8(M8)과 스위치12(M12)를 턴온 시키고 Z전극내의 다른스위치를 턴오프 시켜서 -Vs/2 전압에서 그라운드가 되도록 패널의 에너지를 Z전극을 통해서 회수한다.In the third step, switches 2 (M2) and 5 (M7) are turned on and the switch of the Y electrode part is turned off to recover the current stored in the panel back to the capacitance Ca. In this way, the Y electrode goes to the ground. In the Z electrode, the switch 8 (M8) and the switch 12 (M12) are turned on and the other switch in the Z electrode is turned off to recover the energy of the panel through the Z electrode to be ground at the voltage -Vs / 2.
4번째 단계는 Y전극쪽을 보면 스위치4(M4)와 스위치5(M5)가 턴온시키고 나머지 스위치를 턴오프시켜 패널의 Y전극을 그라운드로 유지 한다. 그리고 Z전극쪽을 보면 스위치9(M9)와 스위치8(M8)을 턴온시키고 나머지 스위치는 턴오프시켜 패널의 Z전극을 그라운드로 유지 시킨다.In the fourth step, switch 4 (M4) and switch 5 (M5) turn on the Y electrode and turn off the remaining switches to keep the Y electrode of the panel at ground. On the Z electrode side, switch 9 (M9) and switch 8 (M8) are turned on and the other switches are turned off to maintain the Z electrode of the panel to ground.
5번째 단계는 Y전극쪽을 보면 Z전극쪽에 있는 스위치11(M11)과 Y전극쪽에 있는 스위치6(M6)을 턴온하고 나머지 스위치는 턴오프하여 Y전극쪽의 전압이 -Vs/2로 내려가도록 한다. In the fifth step, turn the switch 11 (M11) on the Z electrode side and switch 6 (M6) on the Y electrode side and turn off the remaining switches so that the voltage on the Y electrode side drops to -Vs / 2. do.
반면에 Z전극은 Y전극쪽에 있는 스위치1(M1)과 Z전극쪽의 스위치7(M7)을 턴온하고 나머지 스위치는 턴오프하여 Z극의 전압이 Vs/2가 되도록 한다. On the other hand, the Z electrode turns on the switch 1 (M1) on the Y electrode side and the switch 7 (M7) on the Z electrode side, and turns off the remaining switches so that the voltage of the Z pole becomes Vs / 2.
6번째 단계는 Y전극은 스위치6(M6)과 Z전극쪽의 스위치10(M10)을 턴온하고 나머지 스위치는 턴오프시켜 패널의 Y전극전압이 -Vs/2를 유지하도록 한다.In the sixth step, the Y electrode turns on the switch 6 (M6) and the switch 10 (M10) on the Z electrode side and turns off the remaining switches so that the Y electrode voltage of the panel maintains -Vs / 2.
Z전극은 스위치7(M7)과 Y전극쪽의 스위치3(M3)를 턴온하고 나머지 스위치는 턴오프시켜 패널의 Z전극접압이 Vs/2를 유지하도록 한다. The Z electrode turns on the switch 7 (M7) and the switch 3 (M3) on the Y electrode side and turns off the remaining switches so that the Z electrode voltage of the panel maintains Vs / 2.
7번째 단계는 Y전극은 스위치6(M6)과 Z전극쪽의 스위치12(M12)를 턴온하고 나머지 스위치를 턴오프시켜서 Y전극의 전압을 -Vs/2에서 그라운드까지 만든다.In the seventh step, the Y electrode turns on the switch 6 (M6) and the switch 12 (M12) on the Z electrode side and turns off the remaining switches to make the voltage of the Y electrode from -Vs / 2 to ground.
Z전극에 있어서는 Y전극쪽에 스위치2(M2)와 Z전극쪽의 스위치7(M7)을 턴온하고 나머지 스위치는 턴오프하여 전류를 회수하여 패널 Z전극쪽의 전압 Vs/2를 그라운드로 내려가도록 한다.In the Z electrode, switch 2 (M2) and switch 7 (M7) on the Z electrode side are turned on, and the remaining switches are turned off to recover current, so that the voltage Vs / 2 on the panel Z electrode is lowered to ground. .
8번째 단계는 Y전극은 스위치6(M6)과 스위치9(M9)을 턴온하고 나머지 스위치 를 턴오프시켜서 Y전극이 그라운드를 유지하도록 한다. In the eighth step, the Y electrode turns on the switches 6 (M6) and 9 (M9) and turns off the remaining switches so that the Y electrode maintains the ground.
Z전극은 스위치3(M3)과 스위치7(M7)을 턴온하고 나머지 스위치는 턴오프시켜 Z전극이 그라운드를 유지하도록 한다.The Z electrode turns on the switches 3 (M3) and 7 (M7) and turns off the remaining switches so that the Z electrode maintains the ground.
여기서 양의 에너지란 케페시던스(Ca)가 Vs/4의 전압으로 충전되있는 상태를 의미하며, 음의 에너지란 케페시던스(Cb)가 Vs/4의 전압으로 충전되있는 상태를 의미한다.In this case, the positive energy refers to a state in which the capacitance Ca is charged at a voltage of Vs / 4, and the negative energy refers to a state in which the capacitance Cb is charged to a voltage of Vs / 4. .
도 4와 도 5를 다시정리하면 다음과 같다.4 and 5 are as follows.
도 4와 도 5은 AC 플라즈마 표시 패널의 서스테인 회로단을 보여준다. 본 구성의 회로에 의한 서스테인 파형은 Y전극에 Vs/2가 인가될 때 Z전극에는 -Vs/2가 인가된다. 비슷한 방법으로 Y전극에 -Vs/2를 인가할 때 Z전극에는 Vs/2가 인가된다. 이처럼 서스테인 전극의 한쪽 전극에 Vs/2와 -Vs/2가 교번으로 발생함으로써 서스테인 파형을 만들게 된다. 기존회로가 한쪽 전극에 Vs의 파형만을 주기적으로 만들어 내는 것과 비교된다. 그리고 에너지 회수 회로는 Y전극에 1개, Z전극에 1개만을 사용한다. Y전극에 Vs/2, -Vs/2 전원, Z전극에 Vs/2, -Vs/2 전원이 존재하나 각전원에 에너지 회수회로를 하나씩 설치한 것이 아니라 각 전극에 하나씩만 회수회로가 존재해도 정상적인 서스테인 동작이 가능하다. 4 and 5 show a sustain circuit stage of the AC plasma display panel. In the sustain waveform by the circuit of this configuration, -Vs / 2 is applied to the Z electrode when Vs / 2 is applied to the Y electrode. Similarly, when applying -Vs / 2 to the Y electrode, Vs / 2 is applied to the Z electrode. As such, Vs / 2 and -Vs / 2 are alternately generated at one electrode of the sustain electrode to create a sustain waveform. Compared to conventional circuits that only periodically generate a waveform of Vs at one electrode. In the energy recovery circuit, only one electrode is used for the Y electrode and one electrode for the Z electrode. Although there are Vs / 2 and -Vs / 2 power supplies on the Y electrode and Vs / 2 and -Vs / 2 power supplies on the Z electrode, there is only one recovery circuit on each electrode, rather than one energy recovery circuit installed on each power supply. Normal sustain operation is possible.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.
이상에서와 같이 본 발명은 종래보다 반이 낮은 정격접압을 사용함으로써 서스테인 회로단의 소자 정격 전압이 낮아진다. 그리고 플라즈마 표시 패널 구동회로의 회로 효율이 높아지는 효과를 얻을 수 있다. As described above, according to the present invention, the device rated voltage of the sustain circuit stage is lowered by using the half rated voltage. As a result, the circuit efficiency of the plasma display panel driving circuit can be increased.
Claims (6)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040071462A KR101051990B1 (en) | 2004-09-07 | 2004-09-07 | Driving Circuit of Plasma Display Panel |
US11/219,859 US20060050067A1 (en) | 2004-09-07 | 2005-09-07 | Plasma display apparatus and driving method thereof |
EP05255467A EP1632928A3 (en) | 2004-09-07 | 2005-09-07 | Energy recovery apparatus and method for a plasma display panel |
JP2005259650A JP4699146B2 (en) | 2004-09-07 | 2005-09-07 | Plasma display device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040071462A KR101051990B1 (en) | 2004-09-07 | 2004-09-07 | Driving Circuit of Plasma Display Panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060022590A KR20060022590A (en) | 2006-03-10 |
KR101051990B1 true KR101051990B1 (en) | 2011-07-26 |
Family
ID=37129079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040071462A KR101051990B1 (en) | 2004-09-07 | 2004-09-07 | Driving Circuit of Plasma Display Panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101051990B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030046059A (en) * | 2001-12-04 | 2003-06-12 | 엘지전자 주식회사 | Energy recovering circuit |
JP2003280570A (en) * | 2002-03-20 | 2003-10-02 | Hitachi Ltd | Plasma display device |
KR20030088633A (en) * | 2002-05-14 | 2003-11-20 | 삼성에스디아이 주식회사 | Driving apparatus and method of plasm display panel |
KR20040042208A (en) * | 2002-11-13 | 2004-05-20 | 삼성에스디아이 주식회사 | Apparatus and method for driving plasma display panel |
-
2004
- 2004-09-07 KR KR1020040071462A patent/KR101051990B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030046059A (en) * | 2001-12-04 | 2003-06-12 | 엘지전자 주식회사 | Energy recovering circuit |
JP2003280570A (en) * | 2002-03-20 | 2003-10-02 | Hitachi Ltd | Plasma display device |
KR20030088633A (en) * | 2002-05-14 | 2003-11-20 | 삼성에스디아이 주식회사 | Driving apparatus and method of plasm display panel |
KR20040042208A (en) * | 2002-11-13 | 2004-05-20 | 삼성에스디아이 주식회사 | Apparatus and method for driving plasma display panel |
Also Published As
Publication number | Publication date |
---|---|
KR20060022590A (en) | 2006-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1635318A2 (en) | Energy recovery apparatus and method for a plasma display panel | |
US7692608B2 (en) | Energy recovery circuit and energy recovering method using the same | |
KR100499374B1 (en) | Apparatus and Method of Energy Recovery and Driving Method of Plasma Display Panel Using the same | |
US7710352B2 (en) | Plasma display panel comprising energy recovery circuit and driving method thereof | |
KR100625582B1 (en) | Device for Driving Plasma Display Panel | |
KR101051990B1 (en) | Driving Circuit of Plasma Display Panel | |
KR100499085B1 (en) | Energy Recovery Circuit and Driving Method Thereof | |
EP1517288A2 (en) | Energy recovery apparatus and method for plasma display panel | |
KR100625577B1 (en) | Driving Apparatus of Plasma Display Panel | |
US20060176247A1 (en) | Plasma display apparatus and driving method thereof | |
JP4699146B2 (en) | Plasma display device and driving method thereof | |
KR100607259B1 (en) | Device for driving Plasma Display Panel | |
KR100552625B1 (en) | Device for Driving Plasma Display Panel Including Energy Recovery Circuit | |
US20050007310A1 (en) | Apparatus and method for energy recovery | |
KR100505982B1 (en) | Apparatus and Method of Driving Plasma Display Panel | |
KR100492186B1 (en) | Plasma Display Panel | |
KR100503730B1 (en) | Apparatus and Method of Energy Recovery | |
US20080042932A1 (en) | Plasma display apparatus and method of driving the same | |
KR100553936B1 (en) | Apparatus and Method of Energy Recovery | |
KR100511793B1 (en) | Apparatus and Method of Driving Plasma Display Panel | |
KR100641735B1 (en) | Energy recovery apparatus and method of plasma display panel | |
JP2007148406A (en) | Plasma display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |