KR101007210B1 - High frequency synthesizer for airbone with compact size - Google Patents

High frequency synthesizer for airbone with compact size Download PDF

Info

Publication number
KR101007210B1
KR101007210B1 KR1020100041144A KR20100041144A KR101007210B1 KR 101007210 B1 KR101007210 B1 KR 101007210B1 KR 1020100041144 A KR1020100041144 A KR 1020100041144A KR 20100041144 A KR20100041144 A KR 20100041144A KR 101007210 B1 KR101007210 B1 KR 101007210B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
controlled oscillator
harmonic
phase
Prior art date
Application number
KR1020100041144A
Other languages
Korean (ko)
Inventor
김태영
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020100041144A priority Critical patent/KR101007210B1/en
Application granted granted Critical
Publication of KR101007210B1 publication Critical patent/KR101007210B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

PURPOSE: A small high frequency synthesizer for avionics is provided to simplify a structure by excluding a phase locked dielectric resonance oscillator corresponding to a locked frequency source. CONSTITUTION: A locked frequency oscillating circuit includes a first voltage-controlled oscillator which outputs a harmonic frequency signal as a locked frequency signal. The locked frequency oscillating circuit includes a first phase locked loop circuit which locks the output phase of the first voltage-controlled oscillator. A variable frequency oscillating circuit includes a second voltage-controlled oscillator which outputs a variable frequency signal, a mixer which down-mixes the variable frequency signal and the harmonic frequency signal, and a second phase locked loop circuit which locks the output phase of the second voltage-controlled oscillator. A band selection amplifier circuit selectively amplifies a harmonic band signal.

Description

항공 전자용 소형 고주파 주파수 합성기{High Frequency Synthesizer for Airbone with compact size}High Frequency Synthesizer for Airbone with compact size

본 발명은 항공전자용 소형 고주파 주파수 합성기에 관한 것으로서, 구체적으로는 항공전자 즉, 무인 항공기, 유도무기 등에 사용되기 위하여 소형으로 제작이 가능한 고주파 발진이 가능한 주파수 합성기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a small high frequency frequency synthesizer for avionics, and more particularly, to a high frequency oscillator capable of producing high frequency oscillators for use in avionics, ie, unmanned aerial vehicles and guided weapons.

통신시스템에서 신호를 처리하기 위해서 수백 MHz에서 수 GHz까지의 국부발진기(Local Oscillator: LO) 주파수를 사용한다. 이 때 사용하는 주파수는 낮은 위상잡음과 온도, 잡음 간섭에 영향을 적게 받을수록 시스템의 성능을 보장하게 된다. 이 때, 전압제어발진기(Voltage Controlled Oscillator: VCO)를 직접 제어해서 LO 주파수를 생성할 수 있지만 위상잡음 특성이 좋지 않으며, 온도 변화와 공급 전압 잡음 등과 같은 외부 변화에 출력 주파수가 민감하게 반응하기 때문에 VCO의 변화를 보정하는 시스템이 필요하다. 이로 인해 위상고정루프(Phase Locked Loop: PLL)와 같은 궤환(Feedback) 시스템을 이용해서 위상잡음 감소와 함께 안정된 출력 주파수를 생성한다. 최근 몇 년간 RF 부품 제작기술이 급진전하여 RF 부품은 과거에 비해 놀라울 정도로 소형 경량화되어 단말기의 휴대성을 높이고 있다. 이러한 추세에 따라 PLL 모듈도 소형화가 급속히 진행되고 있다. 주파수 합성기는 위상잠금 혹은 위상고정 회로인 위상고정루프(PLL), 출력 주파수를 발진하는 전압제어발진기(VCO), 저역통과 및 전압변환의 루프필터(Loop Filter: LF)로 구성되어 있으며, PLL의 위상고정루프의 원리를 이용하여 원하는 출력 주파수를 선택할 수 있도록 한 부품이다.Local oscillator (LO) frequencies from hundreds of MHz to several GHz are used to process signals in communication systems. The frequency used is less affected by low phase noise, temperature and noise interference, which ensures the performance of the system. In this case, the voltage controlled oscillator (VCO) can be directly controlled to generate the LO frequency, but the phase noise characteristics are not good, and the output frequency is sensitive to external changes such as temperature change and supply voltage noise. What is needed is a system to compensate for changes in the VCO. This creates a stable output frequency with reduced phase noise using a feedback system such as a phase locked loop (PLL). In recent years, RF component manufacturing technology has advanced rapidly, and RF components are surprisingly small and lightweight compared to the past, thus increasing the portability of the terminal. Due to this trend, miniaturization of PLL modules is proceeding rapidly. The frequency synthesizer consists of a phase locked loop (PLL), a phase locked or phase locked circuit, a voltage controlled oscillator (VCO) that oscillates the output frequency, and a loop filter (LF) for low pass and voltage conversion. Using the principle of phase locked loop, it is possible to select the desired output frequency.

무선통신 시스템에 필수적으로 사용되는 PLL 모듈은 최첨단 핵심기술이 요구되는 제품으로 초창기에는 주로 국외업체인 모토로라와 마쓰시타 등이 생산하여 국내외 휴대폰 생산업체에 공급해 왔지만, 지금은 국내 기술의 발전에 힘입어 0.05cc 이하의 초소형 국산 부품으로 대체되고 있으며 보다 더 휴대하기 간편하고 편리한 다기능 휴대폰 생산이 가능해졌다. 2003년 통계자료를 보면 휴대폰은 세계적으로 연간 4억대가 생산되었고, 가동중인 10억대 이상의 휴대단말 기기도 한층 증가할 기세이다. 방식도 아날로그 방식에서 TDMA 디지털 방식, CDMA 방식으로 발전하여 향후 취급하는 데이터량의 증가와 함께 한층 더 패러다임의 전개가 기대되고 있다. 그 중에 PLL 주파수 합성기는 전반적인 무선통신 시스템에 있어서의 반송파 합성이나 분리 역할을 담당하는 중요 부품으로 발전해 왔다. PLL modules, which are essential for wireless communication systems, require cutting-edge core technologies.In the early days, Motorola and Matsushita, mainly foreign companies, produced and supplied them to domestic and overseas mobile phone manufacturers. It is being replaced by a small domestic component of less than cc, and it is possible to produce a multifunctional mobile phone which is more portable and convenient. According to 2003 statistics, 400 million mobile phones are produced annually worldwide, and more than 1 billion mobile devices are in operation. The method has also evolved from the analog method to the TDMA digital method and the CDMA method, and is expected to further develop a paradigm with an increase in the amount of data to be handled in the future. Among them, the PLL frequency synthesizer has developed into an important component that plays a role of carrier synthesis or separation in the overall wireless communication system.

일반적으로 주파수 합성기(Frequency Synthesizer)라고 하면, 기준신호원, PLL, 루프필터, VCO 등의 부품을 포함한 궤환회로 전체를 말하지만, 목적은 기준신호에 동기한 신호를 안정적으로 유지하는 것이다. 따라서, 시스템 성능을 높이기 위해서는 하나의 부품뿐만이 아니라 전체 부품에 대해 세심한 설계가 필요하다. 특히, 그 중에서 논리회로 설계와 인접한 잡음 특성, 채널 전환시간인 Lock-Up Time 등의 아날로그 특성에도 큰 영향을 줌으로 주파수 합성기 설계시 주의하여야 한다.In general, the frequency synthesizer refers to the entire feedback circuit including components such as a reference signal source, a PLL, a loop filter, and a VCO. However, the purpose is to stably maintain a signal synchronized with the reference signal. Therefore, in order to increase system performance, careful design of not only one component but the entire component is required. In particular, care must be taken when designing a frequency synthesizer as it has a significant effect on the analog circuits such as logic circuit design, adjacent noise characteristics, and lock-up time, which is a channel switching time.

PLL 주파수 합성기에는 주로 Integer-N 방식과 Fractional-N 방식이 사용된다. Integer-N(정수 분주) 방식은 IC화에 유리한 펄스 스웰로우 방식을 기본으로 한 제품이 많다. 펄스 스웰로우 방식의 PLL 주파수 합성기는 기준신호원을 기준 카운터로 분주한 신호와 VCO로부터의 분주한 고주파 신호의 위상차를 위상비교기에서 비교한다. 위상차에 따른 위상 오차신호를 과도응답 신호로서 차지펌프 회로로부터 출력하고, 그것을 루프필터에 의해 직류전압으로 변환해서 VCO를 구동하여 원하는 주파수를 발생시킨다. 이 동작을 궤환 회로에 의해 반복함으로써 안정된 신호를 얻는다. Fractional-N 방식은 분수 분주를 의미하며, 종래의 Integer-N 방식인 정수 분주에 비해 분주비가 분수로 되며 동기 주파수는 기준신호원의 정수배 뿐만 아니라 분수배로 궤환 주파수(출력 주파수)를 세분적으로 제어가 가능하며, 기준신호원을 임의로 높일 수 있음으로 위상잡음 특성이 개선이 가능한 것이 특징이다. Integer-N and Fractional-N methods are mainly used for PLL frequency synthesizers. Integer-N (Integer Dispensing) is based on the pulse swell method, which is advantageous for IC. The pulse swell-type PLL frequency synthesizer compares the phase difference of the signal divided by the reference signal source with the reference counter and the high frequency signal divided by the VCO in the phase comparator. The phase error signal corresponding to the phase difference is output from the charge pump circuit as a transient response signal, and is converted into a DC voltage by a loop filter to drive the VCO to generate a desired frequency. By repeating this operation by the feedback circuit, a stable signal is obtained. Fractional-N means fractional division, and the division ratio is fractional compared to the integer division, which is the conventional Integer-N system, and the synchronous frequency controls the feedback frequency (output frequency) by fractional multiple as well as integer multiple of the reference signal source. It is possible to increase the reference signal source arbitrarily, the phase noise characteristics can be improved.

한편 기존의 고주파수용(X-Band 이상)　주파수 합성기는 단일루프 구조로 저주파수를 체배하여　사용하거나, 이중루프 구조인 상향변환(Up-Mixing)　혹은 하향변환(Down-Mixing)　방식으로　발진한다.On the other hand, existing high-frequency (X-Band) frequency synthesizers are used to multiply low frequencies in a single loop structure, or oscillate in a double-loop up-mixing or down-mixing method.

이와 같은 방식은 협대역 발진은 가능하나 구조적 한계상 2~4GHz의 광대역 주파수 합성은 불가능하다. 즉, 단일루프 고주파수용 주파수 합성기는 저주파수를 발진하고 체배기를 사용하여 고주파수(X-Band 이상)를 발진하는 방법으로 구조가 단순하고 용이하게 고주파 발진을 할 수 있지만 고주파수 대역에서는 위상잡음 특성이 궤환 주파수(출력 주파수)에 비례하여 분주비가 커짐에 따라　 위상잡음 특성이　불량해지는 단점이 있으며, 상향변환 방식의 이중루프 주파수 합성기는 고주파수 대역에서 우수한　위상잡음 특성을 얻을 수 있지만 구조가 복잡한 단점이 있다.In this way, narrowband oscillation is possible, but due to structural limitations, wideband frequency synthesis of 2 to 4 GHz is impossible. In other words, the single-loop high frequency frequency synthesizer oscillates low frequency and uses a multiplier to oscillate high frequency (over X-Band). As the division ratio increases in proportion to the (output frequency), the phase noise characteristic is poor. The up-conversion double loop frequency synthesizer can obtain excellent phase noise characteristics in the high frequency band, but has a complex structure.

한편, 무인 항공기나 유도무기 등에도 이러한 주파수 합성기가 필연적으로 구비되어야 한다. 다만 이러한 장치에 사용되는 주파수 합성기는 고도의 정밀도를 요구하기 때문에 위상잡음 특성이 매우 우수해야 하며, 항공기, 유도무기 등과 같은 비행장치에 탑재가 적합하도록 소형화가 가능하여야 하므로 많은 연구가 필요한 실정이다.On the other hand, such an unmanned aerial vehicle or a guided weapon, such a frequency synthesizer must be provided inevitably. However, because the frequency synthesizer used in such a device requires a high degree of precision, the phase noise characteristics should be very excellent, and a lot of research is needed because it should be miniaturized to be suitable for mounting on a flying device such as an aircraft or an induced weapon.

상기와 같은 문제점을 해결하기 위한 것으로서,As to solve the above problems,

본 발명의 과제는 위상잡음 특성이 우수한 주파수 합성기를 제공하는 데 있다.An object of the present invention is to provide a frequency synthesizer excellent in phase noise characteristics.

또한 본 발명의 과제는 소형화가 가능한 구조를 갖는 주파수 합성기를 제공하는 데 있다.Another object of the present invention is to provide a frequency synthesizer having a structure that can be miniaturized.

상술한 기술적 과제를 달성하기 위하여,In order to achieve the above technical problem,

본 발명에 의한 항공전자용 소형 고주파 주파수 합성기는 고정주파수 발진회로, 가변주파수 발진회로 및 대역선택 증폭회로를 포함한 이중루프 하향변환 방식의 주파수 합성기이다.The small high frequency frequency synthesizer for avionics according to the present invention is a double loop downconversion frequency synthesizer including a fixed frequency oscillator circuit, a variable frequency oscillator circuit, and a band select amplifier circuit.

고정주파수 발진회로는 고조파의 고정주파수를 출력한다. 가변주파수 발진회로는 제1전압제어 발진기를 구비하고, 상기 제1 전압제어 발진기의 주파수를 입력받아 상기 고정주파수와 하향변환하여 출력하는 믹서를 구비하며, 상기 믹싱된 주파수를 입력받아 상기 제1 전압제어 발진기의 출력 위상을 고정시키는 위상고정 루프회로를 구비한다. 대역선택 증폭회로는 상기 가변주파수를 입력받아 고조파 대역을 선택적으로 통과시키고 증폭시킨다. The fixed frequency oscillator circuit outputs a fixed frequency of harmonics. The variable frequency oscillator circuit includes a mixer configured to include a first voltage controlled oscillator, receive a frequency of the first voltage controlled oscillator, and down-convert the output frequency to the fixed frequency, and receive the mixed frequency to receive the first voltage. A phase locked loop circuit is provided to fix the output phase of the control oscillator. A band select amplifier circuit receives the variable frequency and selectively passes and amplifies a harmonic band.

또한 상기 고정주파수 발진회로는 전압제어 발진기 및 위상 고정 루프회로를 포함한다. 이 경우 전압제어 발진기는 고조파 주파수를 출력한다. 위상고정 루프회로는 상기 고조파 주파수를 입력받아 상기 제1 전압제어 발진기의 출력 위상을 고정시킨다.The fixed frequency oscillator circuit also includes a voltage controlled oscillator and a phase locked loop circuit. In this case, the voltage controlled oscillator outputs harmonic frequencies. The phase locked loop circuit receives the harmonic frequency and fixes the output phase of the first voltage controlled oscillator.

나아가 본 발명은 상기 전압제어 발진기로부터 입력되는 고정 주파수를 증폭하여 상기 믹서로 출력하는 증폭기를 더 구비할 수 있다.Furthermore, the present invention may further include an amplifier for amplifying a fixed frequency input from the voltage controlled oscillator and outputting the amplified frequency to the mixer.

또한 상기 믹서는 하향변환 방식의 믹서로 구현해야 한다.In addition, the mixer should be implemented as a downconversion mixer.

또한 상기 대역선택 증폭회로는 대역통과필터 및 증폭기를 포함할 수 있다. 이 경우 대역통과필터는 고조파 대역을 선택적으로 통과시킨다. 증폭기는 상기 선택적으로 통과된 고조파 대역 신호를 증폭하는 증폭기를 포함한다.In addition, the band select amplifier circuit may include a band pass filter and an amplifier. In this case, the bandpass filter selectively passes the harmonic band. The amplifier includes an amplifier for amplifying the selectively passed harmonic band signal.

상술한 본 발명의 구성상의 특징으로부터,From the structural features of the present invention described above,

본 발명에 의한 주파수 합성기는 종래의 주파수 합성기에 비하여 고주파수 대역에서 위상잡음 특성이 우수한 동시에 상향변환 방식에서 사용되는 고정주파수원인 위상 고정 유전체 공진 발진기(Phase Locked Dielectric Resonator Oscillator: PLDRO)가 사용되지 않음으로써 구조가 간단하고 소형화에 유리한 효과가 있다.The frequency synthesizer according to the present invention has better phase noise characteristics in the high frequency band than the conventional frequency synthesizer, and does not use a phase locked dielectric resonator oscillator (PLDRO), which is a fixed frequency source used in an upconversion method. The structure is simple and advantageous in miniaturization.

즉, 본 발명에 의한 주파수 합성기는 우수한 위상잡음 특성 및 소형화에 유리한 구조로 인하여 유도무기의 Seeker, 무인 항공기 또는 레이다에 탑재되는 장비에 적합하다.That is, the frequency synthesizer according to the present invention is suitable for equipment mounted on a seeker, an unmanned aerial vehicle, or a radar of an induced weapon due to its excellent phase noise characteristics and an advantageous structure for miniaturization.

도 1은 본 발명에 의한 주파수 합성기를 개략적으로 나타내는 블록도이다.
도 2는 본 발명에 의한 가변주파수 발진회로를 나타내는 블록도이다.
도 3은 본 발명에 의한 고정주파수 발진회로를 나타내는 블록도이다.
도 4는 본 발명에 의한 대역선택 증폭회로를 나타내는 블록도이다.1 is a block diagram schematically showing a frequency synthesizer according to the present invention.
2 is a block diagram illustrating a variable frequency oscillation circuit according to the present invention.
3 is a block diagram showing a fixed frequency oscillation circuit according to the present invention.
4 is a block diagram showing a band select amplifier circuit according to the present invention.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

본 실시예에 의한 항공전자용 소형 고주파 주파수 합성기는 크게 고정주파수 발진회로(20), 가변주파수 발진회로(10) 및 대역선택 증폭회로(30)로 나눌 수 있다. 이하 각 구성에 대하여 구체적으로 설명한다.The small high frequency frequency synthesizer for avionics according to the present embodiment can be roughly divided into a fixed frequency oscillator circuit 20, a variable frequency oscillator circuit 10, and a band select amplifier circuit 30. Each structure is demonstrated concretely below.

먼저 [도 3]을 참조하여 고정주파수 발진회로(20)를 설명한다. 고정주파수 발진회로(20)는 후술할 믹서(MX)로 고조파의 고정주파수를 출력하도록 작동한다. 고정주파수 발진회로(20)는 제2 전압제어 발진기(VCO 2), 분배기(DV2), 증폭기(A2), 제2 위상고정루프(PLL 2) 및 루프필터(LF 2)등으로 구성된다.First, the fixed frequency oscillation circuit 20 will be described with reference to FIG. 3. The fixed frequency oscillator circuit 20 operates to output a fixed frequency of harmonics to the mixer MX to be described later. The fixed frequency oscillator circuit 20 includes a second voltage controlled oscillator VCO 2, a divider DV2, an amplifier A2, a second phase locked loop PLL 2, a loop filter LF 2, and the like.

제2 전압제어 발진기(20)는 전자적 진동을 전압의 차이로 표현하는 발진기로서 고조파 주파수(Harmonic Frequency)를 발진한다. 분배기(DV2)는 제2 전압제어 발진기(20)로부터 출력되는 고조파 주파수를 증폭기(A2)와 제2 위상고정루프(PLL 2)에 분배한다. 제2 위상고정루프(PLL2)는 입력된 고조파 주파수 신호를 소정의 분주비율에 따라 분주한다. 분주된 신호는 외부 기준신호(REF)와 함께 고주파 위상 동기 루프를 이루는 위상 검출기(PFD)의 입력으로 이용된다. 즉, 위상고정루프(PLL 1)은 송신해 온 신호가 기준신호원와 일치할 때까지 계속 순환시키는 방법으로 주파수를 고정하는 부궤환 회로(Negative Feedback)의 하나로서 신호가 특정 위상으로 유지되고 흔들리지 않게 정확한 고정점을 잡아준다. 한편, 증폭기(A2)는 분배기(DV2)로부터 입력된 고조파의 고정주파수를 증폭하여 후술할 믹서(MX)로 출력하게 된다.
The second voltage controlled oscillator 20 oscillates a harmonic frequency as an oscillator expressing electronic vibration as a difference in voltage. The divider DV2 distributes the harmonic frequency output from the second voltage controlled oscillator 20 to the amplifier A2 and the second phase locked loop PLL 2. The second phase locked loop PLL2 divides the input harmonic frequency signal according to a predetermined division ratio. The divided signal is used as an input of a phase detector PFD which forms a high frequency phase locked loop together with an external reference signal REF. That is, the phase locked loop PLL 1 is a negative feedback circuit that fixes the frequency in such a manner as to continuously cycle until the transmitted signal matches the reference signal source so that the signal is kept in a specific phase and is not shaken. Hold the correct anchor point Meanwhile, the amplifier A2 amplifies a fixed frequency of harmonics input from the divider DV2 and outputs the amplified frequency to the mixer MX to be described later.

[도 2]을 참조하여 가변주파수 발진회로(10)에 대하여 설명한다.The variable frequency oscillator circuit 10 will be described with reference to FIG. 2.

가변주파수 발진회로(10)는 제 1전압제어 발진기(VCO 1), 믹서(MX), 위상고정루프(PLL 1), 루프필터(LF), 기준신호원(REF), 분배기(DV1) 등으로 구성된다.The variable frequency oscillator circuit 10 may include a first voltage controlled oscillator VCO 1, a mixer MX, a phase locked loop PLL 1, a loop filter LF, a reference signal source REF, a divider DV1, and the like. It is composed.

제1 전압제어 발진기(VCO 1)는 출력주파수를 만들어내는 주파수원으로서 작동한다. 분배기(DV1)는 제1 전압제어 발진기(10)로부터 출력되는 주파수를 증폭기(A1)와 후술할 대역선택 증폭회로(30)에 분배한다. 증폭기(A1)를 통하여 증폭된 주파수는 다시 믹서(MX)로 출력된다. 믹서(MX)는 상술한 바와 같이 고정주파수 발진회로(20)로부터 입력되는 고조파의 고정주파수와 증폭기(A1)로부터 입력되는 주파수를 하향변환 방식(Down conversion, Down-Mixing)으로 믹싱한다. 믹싱된 주파수 신호는 필터 등을 거쳐 제1 위상고정루프(PLL 1)로 입력된다.The first voltage controlled oscillator VCO 1 operates as a frequency source producing an output frequency. The divider DV1 distributes the frequency output from the first voltage controlled oscillator 10 to the amplifier A1 and the band select amplifier circuit 30 to be described later. The frequency amplified by the amplifier A1 is again output to the mixer MX. As described above, the mixer MX mixes the fixed frequency of the harmonic input from the fixed frequency oscillation circuit 20 and the frequency input from the amplifier A1 in a down conversion (down-mixing) method. The mixed frequency signal is input to the first phase locked loop PLL 1 through a filter or the like.

일반적으로 위상고정루프를 이용하는 주파수 합성기는 외부의 전압제어 발진기(VCO)로부터 입력되는 고주파 신호를 소정의 분주비율에 따라 분주한다. 여기서 분주된 신호는 외부 기준신호원(REF)와 함께 고주파 위상고정루프를 이루는 위상 검출기(Phase Frequency Detector: PFD)의 입력으로 이용된다. 즉, 위상고정루프(PLL)은 송신해 온 신호가 기준신호원과 일치할 때까지 계속 순환시키는 방법으로 주파수를 고정하는 부궤환 회로(Negative Feedback)의 하나로서 신호가 특정 위상으로 유지되고 흔들리지 않게 정확한 고정점을 잡아준다. 위상고정루프(PLL)은 다시 위상검출기(PFD), 분주기(1/N)를 구비하고 있다. 이를 구체적으로 설명한다.In general, a frequency synthesizer using a phase locked loop divides a high frequency signal input from an external voltage controlled oscillator (VCO) according to a predetermined division ratio. The divided signal is used as an input of a phase frequency detector (PFD) that forms a high frequency phase locked loop together with an external reference signal source REF. That is, the phase locked loop (PLL) is a negative feedback circuit that fixes the frequency in such a manner as to continuously cycle until the transmitted signal matches the reference signal source so that the signal is kept in a specific phase and is not shaken. Hold the correct anchor point The phase locked loop PLL further includes a phase detector PFD and a divider 1 / N. This will be described in detail.

분주기(1/N)는 전압제어발진기(VCO 1)로부터 발진되는 고주파 신호를 분배기(DV 1)로부터 전달받아 기준신호원(REF)과 일치하도록 일정비율로 분주하여 위상검출기(PFD)로 출력한다.The divider 1 / N receives the high frequency signal oscillated from the voltage controlled oscillator VCO 1 from the divider DV 1 and divides it at a constant ratio to match the reference signal source REF and outputs it to the phase detector PFD. do.

위상검출기(PFD)는 기준 카운터인 R 카운터(REF)로 분주한 신호와 전압제어발진기(VCO 1)로부터 발진되는 고주파 신호를 분주한 신호의 위상차를 비교한다. 위상검출기 또는 위상 비교기는 회로형식에 따라 여러 종류가 있지만, 고주파용으로는 기준신호원과 궤환신호의 상승 에지에서 동작하는 타입이 사용될 수 있다. 그 이유는 위상차 검출범위가 -2 ~+2까지로 넓고, 위상차가 제로인 경우 위상비교기 출력 펄스가 나오지 않으므로 차지펌프가 하이 임피던스 출력으로 되어 안정되기 쉽기 때문이다. 그림 5에 위상 특성을 나타낸다. fr과 fp의 위상차에 대한 차지펌프 출력 에너지가 가급적 선형적인 특성이라는 점과 위상차 zero일 때의 출력 에너지가 안정되어 zero라는 점이 이상적이다. 그러나, 트랜지스터의 온도 의존성이나 전압 의존성 등을 고려하면 항상 이상 특성으로 동작시키는 것은 곤란하여 통상 오버랩 특성으로 설계되어 있다. 이 오버랩 폭이 넓으면 불요 스퓨리어스 발생의 요인이 되므로 시스템에 따라 최적의 PLL 주파수 합성기를 선택할 필요가 있다. The phase detector PFD compares the phase difference between the signal divided by the R counter REF which is a reference counter and the signal obtained by dividing the high frequency signal oscillated from the voltage controlled oscillator VCO 1. There are many types of phase detectors or phase comparators depending on the circuit type, but for high frequency, a type that operates on the rising edge of the reference signal source and the feedback signal may be used. This is because the phase difference detection range is -2 to +2 and the phase comparator output pulse does not come out when the phase difference is zero, so that the charge pump becomes a high impedance output and is easy to stabilize. Figure 5 shows the phase characteristics. Ideally, the charge pump output energy for the phase difference between fr and fp is as linear as possible, and the output energy at zero phase difference is stable and zero. However, in consideration of the temperature dependence, the voltage dependence, etc. of the transistor, it is difficult to always operate with the abnormal characteristic, and is usually designed with the overlap characteristic. The large width of this overlap will cause unnecessary spurious, so it is necessary to select the optimal PLL frequency synthesizer depending on the system.

루프필터(Loop Filter: LF)와 차지펌프(Charge Pump: CP)는 앞서 설명한 위상검출기(PFD)가 검출한 뒤 신호의 주파수 차이만큼 적분을 한다면 그에 비례하는 특정 레벨의 전압으로 변화시키고 스퓨리어스 성분을 제거하는 구성이다. 차지펌프는 위상검출기(PFD)와 루프필터(LF) 사이에 구비되며, 위상검출기(PFD) 출력의 펄스신호에 따라 특정량의 전하(charge)를 밀고 당기게 만들어져 있는 전자회로이다. 위상 차에 의한 펄스폭에 따라 출력되는 전하량이 달라지고 두 신호의 차이만큼의 전하량을 밀고 당겨주기 위하여 두 신호의 차이에 따라 전압을 올리기도 하고 내리기도 하는 두가지 분기동작을 한다. 루프필터(LF)는 기본적으로 저대역통과 필터(Low Pass Filter: LPF) 형태의 구조를 가진다. 루프필터는 병렬로 배치된 캐패시터(capacitor)에서 차지펌프(charge pump)에서 밀고 당기는 전하를 축적했다 방출한다. 즉, 루프필터는 그 구조 자체로 전압제어발진기(VCO 1)의 조절단자인 입력전압을 가변하는 역할을 하게 된다. 한편, 위상 검출기(PFD)는 믹서와 같이 원하지 않는 고조파(Harmonic) 성분을 출력하게 된다. 이러한 주파수 성분을 스퓨리어스(Spurious) 성분이라 한다. 루프필터(LF)는 이러한 저대역통과 필터(LPF)구조를 통하여 스퓨리어스 성분을 제거하게 된다. 즉 루프필터는 전압제어발진기의 주파수를 고정하기 위한 루프(Loop) 상에 구비되어 불필요한 신호를 걸러내는 역할을 하게 된다. 또한 루프필터는 능동 혹은 수동 필터로 구분되며, 필터단은 보통 2차 혹은 3차의 필터로 구성된다. 이러한 구성의 차이로 인하여 루프 대역(Loop bandwidth)과 동기시간(Lock time)이 결정된다.
The Loop Filter (LF) and Charge Pump (CP) change the voltage of a specific level proportional to the voltage level of the signal when the phase detector (PFD) described above detects and integrates the signal by the frequency difference. It is a configuration to remove. The charge pump is an electronic circuit provided between the phase detector PFD and the loop filter LF and pushes and draws a certain amount of charge according to the pulse signal of the output of the phase detector PFD. The amount of charge output varies according to the pulse width due to the phase difference, and in order to push and pull the amount of charge equal to the difference between the two signals, two branching operations are performed to increase or decrease the voltage according to the difference between the two signals. The loop filter LF basically has a low pass filter (LPF) type structure. The loop filter accumulates and discharges a charge pushed and pulled from a charge pump in a capacitor arranged in parallel. That is, the loop filter serves to vary an input voltage, which is a control terminal of the voltage controlled oscillator VCO 1, by its structure. On the other hand, the phase detector PFD outputs unwanted harmonic components, such as a mixer. This frequency component is called a spurious component. The loop filter LF removes the spurious component through the low pass filter LPF structure. That is, the loop filter is provided on a loop for fixing the frequency of the voltage controlled oscillator to filter out unnecessary signals. In addition, the loop filter is classified into an active or passive filter, and the filter stage is usually composed of a second or third order filter. Due to this difference in configuration, the loop bandwidth and lock time are determined.

본 실시예의 경우는 이러한 일반적인 위상고정루프를 이용한 주파수 합성기에 있어서 제1 전압제어 발진기(10)로부터의 부궤환 루프상에 믹서(MX)를 더 구비한다. 믹서(MX)를 통하여 하향변환(Down Conversion, Down-Mixing)된 신호가 제1 위상고정루프(PLL 1)로 입력되면 제1 위상고정루프(PLL 1)를 지나며 믹싱된 주파수와 기준신호원의 차를 보상하는 전압신호를 제1 전압제어발진기(VCO 1)에 전송하게 된다.In the present embodiment, the mixer MX is further provided on the negative feedback loop from the first voltage controlled oscillator 10 in the frequency synthesizer using such a general phase locked loop. When a down converted (down-mixing) signal is input to the first phase locked loop PLL 1 through the mixer MX, the mixed frequency and the reference signal source are passed through the first phase locked loop PLL 1. The voltage signal compensating for the difference is transmitted to the first voltage controlled oscillator VCO 1.

이 때 믹서가 궤환되는 주파수를 낮춰주게 되면, 분주기에서는 원래의 분주비 N 보다 낮은 비율로 궤환되는 주파수 성분을 기준신호원(REF)에 맞추게 된다. 한편, 발진기의 신호품질을 규정하는 대표적인 성능지표가 바로 위상잡음(phase noise)인데, 분주비 N이 작아질수록 위상잡음 특성이 우수해진다. 따라서 본 실시예에서와 같이 전압제어발진기(VCO 1)로부터 궤환되는 주파수를 강제적으로 낮추기 위해서 제2 전압제어발진기(20)의 고조파 주파수(Harmonic Frequency)를 발진시켜 궤환 주파수를 높게 함으로서 분주비 N을 작게하고, 그 결과 전체 주파수 합성기의 위상잡음 특성이 우수해 지는 것이다.At this time, when the mixer lowers the frequency fed back, the frequency divider adjusts the frequency component fed back at a ratio lower than the original division ratio N to the reference signal source REF. On the other hand, the representative performance index that defines the signal quality of the oscillator is phase noise (phase noise), the smaller the division ratio N, the better the phase noise characteristics. Therefore, in order to forcibly lower the frequency returned from the voltage controlled oscillator VCO 1 as in the present embodiment, the frequency division ratio N is increased by oscillating the harmonic frequency of the second voltage controlled oscillator 20 to increase the feedback frequency. In this case, the phase noise characteristics of the entire frequency synthesizer are excellent.

한편, 믹서(MX)의 출력에는 스퓨리어스 주파수 성분이 함께 출력이 된다. 이러한 스퓨리어스 성분을 제거하기 위하여 믹서(MX)와 분주기(1/N)사이에는 저대역통과필터(FT 1)가 구비된다. 저대역통과필터(FT 1)는 믹서(MX)로부터 출력되는 하향변환되어 낮아진 새로운 원천주파수 성분만을 선택적으로 통과시켜 분주기에 입력하게 된다.
On the other hand, the spurious frequency component is also output to the output of the mixer MX. In order to remove such spurious components, a low pass filter FT 1 is provided between the mixer MX and the divider 1 / N. The low pass filter FT 1 selectively passes only down-converted new source frequency components outputted from the mixer MX and inputs them to the divider.

[도 4]를 참조하여 대역선택 증폭회로(30)를 설명한다.The band select amplifier circuit 30 will be described with reference to FIG.

대역선택 증폭회로(30)는 가변주파수 발진회로로부터 가변주파수를 입력받아 고조파 대역을 선택적으로 통과시키고 증폭시키는 기능을 한다. 대역선택 증폭회로(30)는 대역통과필터(HF31, HF32)와 증폭기(AMP 31, 32)로 구성된다.The band select amplifier circuit 30 receives a variable frequency from the variable frequency oscillating circuit and selectively passes and amplifies a harmonic band. The band select amplifier circuit 30 is composed of band pass filters HF31 and HF32 and amplifiers AMP 31 and 32.

제1 대역선택 필터(HF 31)은 고조파 주파수(Harmonic Frequency)만 통과시키는 기능을 한다. 증폭기(AMP 31)는 최종단에서 충분한 전력을 가진 신호를 출력할 수 있도록 전력을 증폭하는 기능을 한다. 제2 대역선택 필터는 비선형 증폭기(amp 31) 후단에 비선형적인 스퓨리어스 주파수 성분들이 출력될 수 있으므로 이를 제거하고 원하는 주파수 대역만 외부로 출력하기 위하여 최종적으로 대역통과 여과 한다. 수신단과 안테나를 공유하는 시스템이라면 듀플렉서(duplexer)로 이를 대체할 수 있다. 한편, 필요에 따라 아이솔레이터(Isolator)를 구비할 수도 있다. 아이솔레이터는 안테나를 통해 역으로 유입되는 신호를 방지하기 위한 구성으로서, 특정 방향으로만 신호가 전달될 수 있도록 신호의 방향을 고정한다.
The first band selection filter HF 31 functions to pass only a harmonic frequency. The amplifier AMP 31 amplifies the power to output a signal with sufficient power at the final stage. Since the second band selection filter may output nonlinear spurious frequency components after the nonlinear amplifier (amp 31), the second band selection filter finally removes the bandpass filter to finally output the desired frequency band to the outside. If a system shares an antenna with a receiver, a duplexer can replace this. Meanwhile, an isolator may be provided as necessary. The isolator is configured to prevent a signal flowing back through the antenna, and fixes the direction of the signal so that the signal can be transmitted only in a specific direction.

이하 [도 1]을 참조하여 본 실시예에 의한 작용을 설명한다.Hereinafter, the operation according to the present embodiment will be described with reference to FIG. 1.

고정주파수 발진회로(20)는 제2 전압제어발진기(VCO 2)로부터 발생된 고조파 주파수를 믹서로 출력한다.The fixed frequency oscillator circuit 20 outputs harmonic frequencies generated from the second voltage controlled oscillator VCO 2 to the mixer.

한편, 가변주파수 발진회로(10)는 제1 전압제어발진기(VCO 1)로부터 발생된 주파수를 대역선택 증폭회로(30)로 출력한다. 이 때 위상의 고정을 위한 부궤환 회로상에 구비된 믹서(MIXER)에서는 고정주파수 발진회로(20)로부터 입력되는 고조파 주파수와 제1 전압제어발진기(VCO 1)로부터 궤환되는 주파수를 하향변환 방식으로 믹싱하여 분주기(1/N)로 출력한다. 이 경우 분주기의 분주비를 낮춤으로써 위상잡음 특성을 향상시킬 수 있게 된다.Meanwhile, the variable frequency oscillator circuit 10 outputs the frequency generated from the first voltage controlled oscillator VCO 1 to the band select amplifier circuit 30. In this case, in the mixer (MIXER) provided on the negative feedback circuit for fixing the phase, the harmonic frequency input from the fixed frequency oscillation circuit 20 and the frequency feedback from the first voltage controlled oscillator VCO 1 are down converted. Mix and output to divider (1 / N). In this case, the phase noise characteristic can be improved by lowering the frequency division ratio of the frequency divider.

한편, 상향변환 방식의 믹싱(Up conversion, Up-Mixing)에서 사용되는 고정 주파수원인 위상 고정 유전체 공진 발진기(Phase Locked DRO: PLDRO)는 소형 경량화가 중요시되는 항공관련 장치나 유도무기에 사용되는 장치로서는 무시하지 못할 부피를 자치하게 된다.On the other hand, Phase Locked DRO (PLDRO), which is a fixed frequency source used in up-conversion (Up-Mixing) mixing, is a device used in aviation-related devices or induction weapons, where small weight and weight are important. You will autonomously neglect a volume.

본 실시예에 의한 주파수 합성기의 경우 앞서 설명한 바와 같이 위상잡음 특성을 향상시키면서도 이러한 PLDRO를 사용하지 않음으로써 크기를 줄일 수 있으므로 소형화에 유리하다.
In the case of the frequency synthesizer according to the present embodiment, the size can be reduced by not using such a PLDRO while improving the phase noise characteristic as described above, which is advantageous in miniaturization.

이상 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명의 기술적 사상이 상술한 바람직한 실시예에 한정되는 것은 아니며, 특허청구범위에 구체화된 본 발명의 기술적 사상을 벗어나지 않는 범주에서 다양한 항공전자용 소형 고주파 주파수 합성기로 구현될 수 있다.Although the preferred embodiments of the present invention have been described above, the technical spirit of the present invention is not limited to the above-described preferred embodiments, and various air-operated small vehicles in a range without departing from the technical spirit of the present invention specified in the claims. It can be implemented with a high frequency frequency synthesizer.

10: 가변주파수 발진회로 20: 고정주파수 발진회로
30: 대역선택 증폭회로10: variable frequency oscillator circuit 20: fixed frequency oscillator circuit
30: band select amplifier circuit

Claims (5)

고정주파수 신호로서 고조파 주파수 신호를 출력하는 제1 전압제어 발진기 및 상기 출력된 고조파 주파수 신호를 입력받아 상기 제1 전압제어 발진기의 출력 위상을 고정시키는 제1 위상고정 루프회로를 포함하는 고정주파수 발진회로;
가변주파수 신호를 출력하는 제2 전압제어 발진기, 상기 출력된 가변주파수 신호를 입력받아 상기 제1 전압제어 발진기에서 출력된 고조파 주파수 신호와 다운믹싱(downmixing)하는 믹서(mixer) 및 상기 다운믹싱된 주파수 신호를 입력받아 상기 제2 전압제어 발진기의 출력 위상을 고정시키는 제2 위상고정루프 회로를 포함하는 가변주파수 발진회로 및
상기 출력된 가변주파수 신호를 입력받아 고조파 대역 신호를 선택적으로 통과시켜 증폭하고, 증폭된 고조파 대역 신호 중 소정 주파수 대역의 신호를 선택적으로 통과시켜 출력하는 대역선택 증폭회로를 포함하는 항공전자용 소형 고주파 주파수 합성기.
A fixed frequency oscillator circuit comprising a first voltage controlled oscillator for outputting a harmonic frequency signal as a fixed frequency signal and a first phase locked loop circuit for receiving the output harmonic frequency signal to fix an output phase of the first voltage controlled oscillator ;
A second voltage controlled oscillator for outputting a variable frequency signal, a mixer for receiving the output variable frequency signal and downmixing with a harmonic frequency signal output from the first voltage controlled oscillator and the downmixed frequency A variable frequency oscillator circuit comprising a second phase locked loop circuit configured to receive a signal and fix an output phase of the second voltage controlled oscillator;
A small high frequency for avionics including a band selection amplifying circuit for receiving the output variable frequency signal and selectively passing through the harmonic band signal to amplify, and selectively passing through a signal of a predetermined frequency band among the amplified harmonic band signals. Frequency synthesizer.
삭제delete 제1항에 있어서, 상기 고정주파수 발진회로는,
상기 제1 전압제어 발진기에서 출력된 고조파 주파수 신호를 증폭하여 상기 믹서로 출력하는 증폭기를 더 포함하는 항공전자용 소형 고주파 주파수 합성기.
The method of claim 1, wherein the fixed frequency oscillator circuit,
And amplifying the harmonic frequency signal output from the first voltage controlled oscillator and outputting the amplified harmonic frequency signal to the mixer.
삭제delete 제1항에 있어서,
상기 대역선택 증폭회로는,
상기 고조파 대역 신호를 선택적으로 통과시키는 대역통과필터; 및
상기 선택적으로 통과된 고조파 대역 신호를 증폭하는 증폭기를 포함하는 항공전자용 소형 고주파 주파수 합성기.The method of claim 1,
The band select amplifier circuit,
A bandpass filter for selectively passing the harmonic band signal; And
A small high frequency frequency synthesizer for an avionics comprising an amplifier for amplifying the selectively passed harmonic band signal.
KR1020100041144A 2010-05-01 2010-05-01 High frequency synthesizer for airbone with compact size KR101007210B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100041144A KR101007210B1 (en) 2010-05-01 2010-05-01 High frequency synthesizer for airbone with compact size

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100041144A KR101007210B1 (en) 2010-05-01 2010-05-01 High frequency synthesizer for airbone with compact size

Publications (1)

Publication Number Publication Date
KR101007210B1 true KR101007210B1 (en) 2011-01-12

Family

ID=43616058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100041144A KR101007210B1 (en) 2010-05-01 2010-05-01 High frequency synthesizer for airbone with compact size

Country Status (1)

Country Link
KR (1) KR101007210B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485076B1 (en) * 2014-05-09 2015-01-21 엘아이지넥스원 주식회사 System for detecting covert object
KR101485077B1 (en) * 2014-05-09 2015-01-21 엘아이지넥스원 주식회사 Method for detecting covert object
CN108712229A (en) * 2018-05-16 2018-10-26 广州天空概念通信科技有限公司 A kind of unmanned plane counter system of timesharing cooperation
KR101959789B1 (en) * 2017-10-20 2019-03-20 국방과학연구소 Frequency synthesizer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059868A (en) * 1999-12-30 2001-07-06 윤종용 Method for generating frequency in dual phase locked loop
KR20010063688A (en) * 1999-12-24 2001-07-09 서평원 Apparatus for RF transmitting by power control of oscillating amplifier in RF communication system
KR100751554B1 (en) 2006-06-28 2007-08-23 엘지전자 주식회사 A power amplifier module for a dual band mobile telecommunication device and the method thereof
KR20080107174A (en) * 2007-06-05 2008-12-10 엘지전자 주식회사 Harmonic rejection mixer and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063688A (en) * 1999-12-24 2001-07-09 서평원 Apparatus for RF transmitting by power control of oscillating amplifier in RF communication system
KR20010059868A (en) * 1999-12-30 2001-07-06 윤종용 Method for generating frequency in dual phase locked loop
KR100751554B1 (en) 2006-06-28 2007-08-23 엘지전자 주식회사 A power amplifier module for a dual band mobile telecommunication device and the method thereof
KR20080107174A (en) * 2007-06-05 2008-12-10 엘지전자 주식회사 Harmonic rejection mixer and method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485076B1 (en) * 2014-05-09 2015-01-21 엘아이지넥스원 주식회사 System for detecting covert object
KR101485077B1 (en) * 2014-05-09 2015-01-21 엘아이지넥스원 주식회사 Method for detecting covert object
KR101959789B1 (en) * 2017-10-20 2019-03-20 국방과학연구소 Frequency synthesizer
CN108712229A (en) * 2018-05-16 2018-10-26 广州天空概念通信科技有限公司 A kind of unmanned plane counter system of timesharing cooperation

Similar Documents

Publication Publication Date Title
US9705511B2 (en) Ultra low phase noise frequency synthesizer
US7701299B2 (en) Low phase noise PLL synthesizer
KR940007469B1 (en) Frequency source circuit of handy-phone
CN104135280B (en) Harmonic generation and mixing frequency source circuit
CA2879231C (en) Ultra low phase noise signal source
US20110148484A1 (en) Phase-locked loop frequency synthesizer
US8374283B2 (en) Local oscillator with injection pulling suppression and spurious products filtering
US8736326B1 (en) Frequency synthesizer and frequency synthesis method thereof
KR101007210B1 (en) High frequency synthesizer for airbone with compact size
US20080181347A1 (en) Receiving apparatus
US6262609B1 (en) Closed-loop voltage-to-frequency converter
US20140062605A1 (en) Method and apparatus for a synthesizer architecture
KR101007211B1 (en) Wideband high frequency synthesizer for airborne
KR101208041B1 (en) Frequency synthesizer for wide range frequenct synthesization with compact size
US6198354B1 (en) System for limiting if variation in phase locked loops
GB2567463A (en) Phase locked loop circuit
US11817871B2 (en) Frequency synthesizers having low phase noise
CN220511098U (en) 4-8GHz frequency hopping source assembly
Ameri Mahabadi et al. Design an X-band frequency synthesizer
CN116915247A (en) Broadband low-phase-noise low-spurious-frequency source
Lai et al. Architecture of a dual-mode cascaded-loop frequency synthesizer
Xue-Lin et al. A C-band Low-noise frequency synthesizer based on digital phase-locked loop
Rahman et al. Linearization of Voltage-Controlled Oscillator by Microcontroller Based PLL Frequency Synthesizer
Holtzman et al. A DIGITAL INTEGRATOR FOR AN S-BAND HIGH-SPEED FREQUENCY-HOPPING PHASE-LOCKED LOOP
Curtin et al. Fast-Locking, High Sensitivity Tuned-IF Radio Receiver Achieved with a 7-GHz Synthesizer

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 10