KR101005439B1 - Balanced output typed d-class digital amplifier of synchronizing between pwm wave form for + output and pwm wave form for - output - Google Patents

Balanced output typed d-class digital amplifier of synchronizing between pwm wave form for + output and pwm wave form for - output Download PDF

Info

Publication number
KR101005439B1
KR101005439B1 KR1020100049146A KR20100049146A KR101005439B1 KR 101005439 B1 KR101005439 B1 KR 101005439B1 KR 1020100049146 A KR1020100049146 A KR 1020100049146A KR 20100049146 A KR20100049146 A KR 20100049146A KR 101005439 B1 KR101005439 B1 KR 101005439B1
Authority
KR
South Korea
Prior art keywords
pwm
output
signal
differential
channel
Prior art date
Application number
KR1020100049146A
Other languages
Korean (ko)
Inventor
조순구
Original Assignee
(주)아이엠피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아이엠피 filed Critical (주)아이엠피
Priority to KR1020100049146A priority Critical patent/KR101005439B1/en
Application granted granted Critical
Publication of KR101005439B1 publication Critical patent/KR101005439B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: A class D digital amplifier is provided to minimize stress to power by inputting two signals into a reverse phase form. CONSTITUTION: A differential feedback part(300) generates a differential PWM feedback signal. A first integrator(302) integrates the differential PWM feedback signal. An adder(304) adds an output from the first integrator and an analog input signal. A second integrator(306) integrates an output from the adder. A comparator(308) generates a PWM signal by comparing an output from the second integrator with a predetermined level. A buffer(310) outputs a positive PWM signal by buffering the PWM signal. An inverter(312) outputs a negative PWM signal by reversing the PWM signal.

Description

＋ 출력용 ＰＷＭ 파형과 － 출력용 ＰＷＭ 파형의 동기를 맞추는 밸런스드 출력 방식의 Ｄ급 디지털 앰프{Balanced Output Typed D-class Digital Amplifier of Synchronizing between PWM Wave Form for + Output and PWM Wave Form For - Output}Balanced output typed d-class digital amplifier of synchronizing between PWM wave form for + output and pwm wave form for-output}

본 발명은 디지털 앰프에 관한 것으로, 더욱 상세하게는 + 출력용 PWM 파형과 - 출력용 PWM 파형의 동기를 맞추는 밸런스드 출력 방식의 D급 디지털 앰프에 관한 것이다. The present invention relates to a digital amplifier, and more particularly, to a class D digital amplifier of a balanced output method for synchronizing a + output PWM waveform with a-output PWM waveform.

D급 디지털 앰프는 아날로그 시그널을 PWM(Pulse Width Modulation) 시그널로 변조한 후에, 상기 PWM 시그널을 스위칭 전력 증폭하고, 증폭된 PWM 시그널을 LPF(Low Pass Filter)를 통하여 다시 아날로그 시그널로 복조하는 앰프이다. A class D digital amplifier is an amplifier that modulates an analog signal into a pulse width modulation (PWM) signal, amplifies the switching power, and demodulates the amplified PWM signal into an analog signal again through a low pass filter (LPF). .

그리고 밸런스드(Balanced) 출력방식은, + 출력과 - 출력이 서로 역상으로 출력하는 방식으로, 싱글 엔디드(Single Ended) 출력방식에 대별되는 방식이다.The balanced output method is a method in which the + output and the-output are output in reverse phase to each other, which is largely divided into the single-ended output method.

상기 밸런스드 출력방식은 보통 두 개의 앰프를 구비하여, 상기 두 개의 앰프가 아날로그 시그널을 서로 역상으로 출력하도록 구성된다. 그리고 싱글 엔디드(Single Ended) 출력방식은 + 터미널을 통해 하나의 아날로그 시그널을 출력하고 리턴 패스인 - 터미널은 접지된다.The balanced output method usually includes two amplifiers, and the two amplifiers are configured to output analog signals in reverse phase with each other. Single Ended outputs output one analog signal through the + terminal and the return terminal-is grounded.

상기한 밸런스드 출력방식을 파워 앰프에서 채용하는 이유는 출력 전압 또는 출력 전력을 증가하거나, 저전압 구동을 가능하게 하거나, 전원 전압을 단순화하거나, 펌핑 현상을 방지하기 위해서이다. 그리고 믹서, 프리앰프, 마이크헤드앰프 등과 같은 소신호 증폭기에서 밸런스드 입력 방식 혹은 밸런스드 출력 방식을 채용하는 주 이유는 커먼 모드 노이즈(Common mode noise) 혼입을 방지하기 위해서이다.The reason for employing the balanced output method in the power amplifier is to increase the output voltage or output power, enable low voltage driving, simplify the power supply voltage, or prevent a pumping phenomenon. The main reason for adopting balanced input or balanced output in small signal amplifiers such as mixers, preamplifiers and microphone head amplifiers is to prevent common mode noise.

도 1은 종래의 밸런스드 출력방식의 D급 디지털 앰프의 구성을 도시한 것이다. 도 1의 (a)는 + 채널 D급 디지털 앰프(100)에는 정상(In Phase) 아날로그 시그널을 입력하고, - 채널 D급 디지털 앰프(102)의 전단에 인버터 앰프(Inverter Amplifier)(104)를 삽입하여 아날로그 시그널을 역상(Out of Phase)으로 - 출력 D급 디지털 앰프(102)의 입력에 입력하여 구현한 밸런스드 출력 방식의 D급 디지털앰프를 도시한 것이다. 도 1의 (b)는 - 채널 D급 디지털 앰프(108)를 인버터 앰프로 만들고 + 채널 D급 디지털 앰프(106)의 아날로그 출력 시그널을 - 채널 D급 디지털 앰프(108)의 입력에 입력하여 구현한 밸런스드 출력 방식의 D급 디지털 앰프를 도시한 것이다.Figure 1 shows the configuration of a conventional class D digital amplifier of balanced output. (A) of FIG. 1 illustrates an input of an in-phase analog signal to a + channel D-class digital amplifier 100 and an inverter amplifier 104 in front of the channel-D digital amplifier 102. A balanced output class D digital amplifier is implemented by inserting an analog signal into an out of phase and inputting it to the input of the output class D digital amplifier 102. 1 (b) is implemented by inputting the -channel D-class digital amplifier 108 into an inverter amplifier and inputting the analog output signal of the + -channel D-class digital amplifier 106 to the input of the -channel D-class digital amplifier 108. A balanced output class D digital amplifier is shown.

그러나 상기한 종래 방법에 따르면 + 채널 D급 디지털 앰프의 스위칭과 - 채널 D급 디지털 앰프의 스위칭 동기가 맞지 않으므로, 도 2에 도시한 예와 같이 전체 스위칭 노이즈가 이중으로 발생되어 EMI 문제가 커지고 시스템의 성능이 저하되는 문제를 초래하였다.However, according to the conventional method described above, since the switching synchronization of the + channel D digital amplifier and the switching synchronization of the-channel D digital amplifier do not match, as shown in FIG. Resulted in a problem of deterioration of the performance.

또한 + 채널 D급 디지털 앰프의 PWM 스위칭 주파수 Fsw1와 - 채널 D급 디지털 앰프의 PWM 스위칭 주파수 Fsw2간의 차이가, 입력되는 아날로그 시그널의 주파수 상한보다 크지 않으면, 비트성 노이즈가 발생하기 때문에 두 개의 D급 디지털 앰프 중 하나의 PWM 스위칭 주파수 Fsw(PWM 캐리어 주파수라고도 함)를 낮출 수 밖에 없고, 그 채널의 성능 저하로 인하여 시스템의 성능 저하를 초래하였다.In addition, if the difference between the PWM switching frequency Fsw1 of the + channel D digital amplifier and the PWM switching frequency Fsw2 of the-channel D digital amplifier is not greater than the upper frequency limit of the input analog signal, bit noise occurs. One of the digital amplifiers had to lower the PWM switching frequency, Fsw (also known as the PWM carrier frequency), and the degradation of the channel caused the system to degrade.

또한 이 경우에도 역시 Fsw1과 Fsw2가 틀리기 때문에 도 3에 도시한 바와 같이 스위칭 노이즈가 이중으로 발생되어 EMI 문제 및 시스템의 성능 저하를 초래하였다.In this case, too, because Fsw1 and Fsw2 are different, switching noise is generated twice as shown in FIG. 3, resulting in EMI problems and performance degradation of the system.

상기한 바와 같이 D급 디지털 앰프를 2개 사용하여 밸런스드 출력방식을 구현하고자 할 때에, 스위칭 노이즈가 이중으로 발생되어 EMI 문제가 커지고 S/N,THD 저하 등 시스템의 성능이 저하되는 문제가 있었다.As described above, when implementing a balanced output method using two D-class digital amplifiers, switching noise is generated twice, resulting in a large EMI problem and a decrease in system performance such as S / N and THD.

본 발명은 밸런스드 출력 방식을 구현하기 위한 두 개의 D급 디지털 앰프에 대한 스위칭 동기를 맞추고(Synchronization), 상기 두 개의 D급 디지털 앰프를 서로 역상으로 스위칭하여 두 개의 D급 디지털 앰프가 서로 차동(Differential) 모드로 스위칭/작동/작용하도록 구현하여, + 채널 D급 디지털 앰프의 스위칭 노이즈와 - 채널 D급 디지털 앰프의 스위칭 노이즈가 서로 상쇄되도록 하는 + 출력용 PWM 파형과 - 출력용 PWM 파형의 동기를 맞추는 밸런스드 출력 방식의 D급 디지털 앰프를 제공하는 것을 그 목적으로 한다.The present invention synchronizes two D-class digital amplifiers for implementing a balanced output method (Synchronization), and switches the two D-class digital amplifiers out of phase with each other so that the two D-class digital amplifiers are differential from each other. Balanced / synchronized between + output PWM waveform and-output PWM waveform, so that switching noise of + channel D digital amplifier and-switching noise of channel D digital amplifier cancel each other. Its purpose is to provide a Class D digital amplifier with an output method.

상기한 목적을 달성하기 위한 본 발명에 따르는 + 출력용 PWM 파형과 - 출력용 PWM 파형의 동기를 맞추는 밸런스드 출력 방식의 D급 디지털 앰프는, 피드백된 + PWM 출력 시그널과 - PWM 출력 시그널을 입력받아 차동 증폭하여 차동 PWM 피드백 시그널을 생성하고, 피변조 시그널인 아날로그 입력 시그널을 상기 차동 PWM 피드백 시그널로 변조하여 변조 시그널인 + PWM 시그널 및 - PWM 시그널을 생성하여 출력하는 ESM(Enhanced Synchronized Modulation) 모듈; 상기 + PWM 시그널을 입력받아 스위칭 전력 증폭하는 + 채널 스위칭 전력 증폭부, 상기 - PWM 시그널을 입력받아 스위칭 전력 증폭하는 - 채널 스위칭 전력 증폭부, 스위칭 전력 증폭된 + PWM 시그널을 필터링하여 출력하는 + 채널 LC 필터, 스위칭 전력 증폭된 - PWM 시그널을 필터링하여 출력하는 - 채널 LC 필터;로 구성됨을 특징으로 한다. Balanced output class D digital amplifier for synchronizing the + output PWM waveform and the-output PWM waveform according to the present invention for achieving the above object, differentially amplified by receiving the feedback + PWM output signal and-PWM output signal An ESM (Enhanced Synchronized Modulation) module for generating a differential PWM feedback signal and modulating an analog input signal as a modulated signal into the differential PWM feedback signal to generate a + PWM signal as a modulation signal and a -PWM signal; A + channel switching power amplifying unit for receiving the + PWM signal and amplifying switching power, a-channel switching power amplifying unit for amplifying switching power by receiving the-PWM signal, a + channel for filtering and outputting the amplified + PWM signal LC filter, switching power amplified-to filter and output the PWM signal-channel LC filter; characterized in that consists of.

상기한 본 발명은 밸런스드 출력 방식의 D급 디지털 앰프에서 두 개의 스위칭 전력 증폭기에 입력되는 시그널의 스위칭 동기를 맞추고 두 시그널을 역상으로 스위칭되도록 하여, 스위칭 노이즈가 서로 상쇄되게 하여 최종 스위칭 노이즈를 최소화할 수 있다.According to the present invention, a balanced output type D digital amplifier matches switching inputs of signals input to two switching power amplifiers and causes the two signals to be reversed to be switched so that the switching noises cancel each other to minimize the final switching noise. Can be.

또한 본 발명은 두 시그널을 역상으로 입력하여 전원에 주는 스트레스를 최소화하고, S/N, THD를 향상시킬 수 있다.In addition, the present invention can minimize the stress on the power supply by inputting the two signals in reverse phase, it is possible to improve the S / N, THD.

도 1은 종래 기술에 따른 밸런스드 출력 방식의 D급 디지털 앰프의 구성도.
도 2 및 도 3은 종래 기술에 따라 야기되는 스위칭 노이즈를 도시한 도면.
도 4는 본 발명의 바람직한 실시예에 따른 + 출력용 PWM 파형과 - 출력용 PWM 파형의 동기를 맞추는 밸런스드 출력 방식의 D급 디지털 앰프의 구성도.
도 5는 도 4의 ESM 모듈의 구성도.1 is a block diagram of a class D digital amplifier of a balanced output method according to the prior art.
2 and 3 illustrate switching noise caused in accordance with the prior art.
4 is a configuration diagram of a class D digital amplifier of a balanced output method for synchronizing a + output PWM waveform with a-output PWM waveform according to a preferred embodiment of the present invention.
5 is a configuration diagram of the ESM module of FIG.

본 발명은 밸런스드 출력 방식을 구현하기 위한 두 개의 D급 디지털 앰프에 대한 스위칭 동기를 맞추고, 상기 두 개의 D급 디지털 앰프를 서로 역상으로 스위칭하여 두 개의 D급 디지털 앰프가 서로 차동 모드로 동작하도록 구현하여, + 채널 D급 디지털 앰프의 스위칭 노이즈와 - 채널 D급 디지털 앰프의 스위칭 노이즈가 서로 상쇄되도록 한다.The present invention implements the switching synchronization for two D-class digital amplifiers to implement a balanced output method, and by switching the two D-class digital amplifiers in reverse phase with each other to operate the two D-class digital amplifiers in a differential mode Thus, the switching noise of the + channel D digital amplifier and the switching noise of the-channel D digital amplifier are canceled.

<+ 출력용 PWM 파형과 - 출력용 PWM 파형의 동기를 맞추는 밸런스드 출력 방식의 D급 디지털 앰프의 구성 및 동작><Configuration and Operation of Balanced Class-D Digital Amplifier with Synchronization of PWM Waveform for Output + and PWM Waveform for Output>

이러한 본 발명에 따르는 + 출력용 PWM 파형과 - 출력용 PWM 파형의 동기를 맞추는 밸런스드 출력 방식의 D급 디지털 앰프의 구성을 도 4를 참조하여 설명한다.The configuration of a balanced output class D digital amplifier for synchronizing the + output PWM waveform and the-output PWM waveform according to the present invention will be described with reference to FIG. 4.

상기 밸런스드 출력 방식의 D급 디지털 앰프 장치는 ESM(Enhanced Synchronized Modulation) 모듈(200), + 채널 스위칭 전력 증폭부(202), - 채널 스위칭 전력 증폭부(204), + 채널 LC 필터(Filter)(206), - 채널 LC 필터(208)로 구성된다. 그리고 시그널은 아날로그 입력 시그널, + PWM 출력 시그널, - PWM 출력 시그널, + PWM 시그널, - PWM 시그널, + 채널 아날로그 출력 시그널, - 채널 아날로그 출력 시그널이 있다.The balanced output class D digital amplifier device includes an enhanced synchronized modulation (ESM) module 200, a + channel switching power amplifier 202, a-channel switching power amplifier 204, a + channel LC filter ( 206,-channel LC filter 208. Signals include analog input signal, + PWM output signal,-PWM output signal, + PWM signal,-PWM signal, + channel analog output signal and-channel analog output signal.

피변조 시그널인 아날로그 입력 시그널은 ESM 모듈(200)에 입력된다. 그리고 피드백 시그널인 + PWM 출력 시그널과 - PWM 출력 시그널은 ESM 모듈(200)에 피드백된다.The analog input signal, which is a modulated signal, is input to the ESM module 200. The feedback signal + PWM output signal and-PWM output signal is fed back to the ESM module (200).

상기 ESM 모듈(200)은 피드백된 + PWM 출력 시그널과 - PWM 출력 시그널을 입력받아 차동 피드백부에서 차동 PWM 피드백 시그널을 만들고, 피변조 시그널인 아날로그 입력 시그널과 상기 차동 PWM 피드백 시그널을 가산 및 적분 및 비교하여 변조 시그널인 PWM 시그널 및 + PWM 시그널 및 - PWM 시그널을 생성하여 출력한다. 특히 상기 ESM 모듈(200)은 상기 변조 시그널의 생성시에 스위칭 동기가 일치되며 서로 역상이 되게 하여 + 채널 스위칭 전력 증폭부(202), - 채널 스위칭 전력 증폭부(204)가 서로 차동(Differential) 모드로 동작하게 한다.The ESM module 200 receives a fed back + PWM output signal and a-PWM output signal to generate a differential PWM feedback signal from the differential feedback unit, and adds, integrates, and adds an analog input signal, which is a modulated signal, and the differential PWM feedback signal. In comparison, it generates and outputs a PWM signal, a PWM signal, and a -PWM signal. In particular, the ESM module 200 causes the switching synchronization to coincide with each other in the generation of the modulated signal and reverses them. Enable to operate in mode.

상기 + 채널 스위칭 전력 증폭부(202)와 상기 - 채널 스위칭 전력 증폭부(204) 각각은 + PWM 시그널과 - PWM 시그널을 받아 각각 스위칭 전력 증폭하며, 증폭된 + PWM 출력 시그널과 - PWM 출력 시그널 역시 서로 스위칭 동기가 일치되며 서로 역상이다.Each of the + channel switching power amplifier 202 and the-channel switching power amplifier 204 receives a + PWM signal and a-PWM signal to amplify the switching power, respectively, and the amplified + PWM output signal and-PWM output signal are also The switching motives are coincident with each other and are reversed.

상기 + 채널 LC 필터(206) 및 - 채널 LC 필터(208) 각각은 + 채널 아날로그 출력 시그널 및 - 채널 아날로그 출력 시그널을 필터링하여 출력한다.Each of the + channel LC filter 206 and the-channel LC filter 208 filters and outputs a + channel analog output signal and a-channel analog output signal.

<ESM 모듈(200)의 구성 및 동작><Configuration and Operation of ESM Module 200>

상기 ESM 모듈(200)은 차동 피드백부(300), 제1적분기(302), 가산기(304), 제2적분기(306), 비교기(308), 버퍼(310), 인버터(312)로 구성된다. 그리고 시그널은 아날로그 입력 시그널, +PWM 출력 시그널, -PWM 출력 시그널, 차동 PWM 피드백 시그널, PWM 시그널, + PWM 시그널, -PWM 시그널이 있다.The ESM module 200 includes a differential feedback unit 300, a first integrator 302, an adder 304, a second integrator 306, a comparator 308, a buffer 310, and an inverter 312. . Signals include analog input signal, + PWM output signal, -PWM output signal, differential PWM feedback signal, PWM signal, + PWM signal, and -PWM signal.

상기 차동 피드백부(300)는 피드백 시그널인 +PWM 출력 시그널과 -PWM 출력 시그널을 입력받아 차동 증폭하여 차동 PWM 피드백 시그널을 생성한다. 상기 차동 PWM 피드백 시그널은 제1적분기(302)를 통과한 후에 가산기(304)에 입력 및 피드백된다. The differential feedback unit 300 receives the + PWM output signal and the -PWM output signal, which are the feedback signals, differentially amplifies and generates a differential PWM feedback signal. The differential PWM feedback signal is input and fed back to the adder 304 after passing through the first integrator 302.

상기 차동 PWM 피드백 시그널은 제1적분기(302)에 입력되며, 상기 제1적분기(302)는 상기 차동 PWM 피드백 시그널을 1차 적분한다. The differential PWM feedback signal is input to a first integrator 302, and the first integrator 302 firstly integrates the differential PWM feedback signal.

그리고 가산기(304)는 상기 제1적분기(302)의 출력과 상기 아날로그 입력 시그널을 가산하여 출력한다. The adder 304 adds and outputs the output of the first integrator 302 and the analog input signal.

상기 제2적분기(306)는 상기 가산기(304)의 출력을 적분하여 출력한다. The second integrator 306 integrates and outputs the output of the adder 304.

상기 비교기(308)는 상기 제2적분기(306)의 출력과 미리 정해둔 레벨을 비교하여 PWM 시그널을 생성하여 출력한다. The comparator 308 compares the output of the second integrator 306 with a predetermined level to generate and output a PWM signal.

상기 버퍼(310)는 상기 PWM 시그널을 인버터(312)에 의한 지연값만큼 지연하여 출력하며, 이 출력 시그널이 +PWM 시그널이다.The buffer 310 delays and outputs the PWM signal by a delay value by the inverter 312, and this output signal is a + PWM signal.

그리고 상기 인버터(312)는 상기 PWM 시그널을 반전시켜 출력하며, 이 출력 시그널이 -PWM 시그널이다.The inverter 312 inverts and outputs the PWM signal, and this output signal is a -PWM signal.

상기 +PWM 시그널 및 -PWM 시그널은 서로 스위칭 동기가 맞고 서로 역상으로 스위칭하여 서로 차동(Differential) 모드로 동작한다.The + PWM signal and the -PWM signal are synchronized with each other and switch in reverse phase to operate in a differential mode.

200 : ESM 모듈
202 : + 채널 스위칭 전력 증폭부
204 : - 채널 스위칭 전력 증폭부
206 : + 채널 LC 필터
208 : - 채널 LC 필터200: ESM module
202: + channel switching power amplifier
204:-channel switching power amplifier
206: + channel LC filter
208: -channel LC filter

Claims (2)

+ 출력용 PWM 파형과 - 출력용 PWM 파형의 동기를 맞추는 밸런스드 출력 방식의 D급 디지털 앰프에 있어서,
피드백된 + PWM 출력 시그널과 - PWM 출력 시그널을 입력받아 차동 증폭하여 차동 PWM 피드백 시그널을 생성하고, 피변조 시그널인 아날로그 입력 시그널을 상기 차동 PWM 피드백 시그널로 변조하여 변조 시그널인 + PWM 시그널 및 - PWM 시그널을 생성하여 출력하는 ESM(Enhanced Synchronized Modulation) 모듈;
상기 + PWM 시그널을 입력받아 스위칭 전력 증폭하는 + 채널 스위칭 전력 증폭부,
상기 - PWM 시그널을 입력받아 스위칭 전력 증폭하는 - 채널 스위칭 전력 증폭부,
스위칭 전력 증폭된 + PWM 시그널을 필터링하여 + PWM 출력 시그널로 출력하는 + 채널 LC 필터,
스위칭 전력 증폭된 - PWM 시그널을 필터링하여 - PWM 출력 시그널로 출력하는 - 채널 LC 필터;로 구성되며,
상기 ESM 모듈은,
상기 스위칭 전력 증폭된 + PWM 출력 시그널 및 상기 스위칭 전력 증폭된 - PWM 출력 시그널을 피드백받아 차동 PWM 피드백 시그널을 생성하는 차동 피드백부,
상기 차동 PWM 피드백 시그널을 적분하여 출력하는 제1적분기,
상기 제1적분기의 출력과 상기 아날로그 입력 시그널을 가산하여 출력하는 가산기,
상기 가산기의 출력을 적분하여 출력하는 제2적분기,
상기 제2적분기의 출력과 미리 정해둔 레벨을 비교하여 PWM 시그널을 생성하여 출력하는 비교기,
상기 PWM 시그널을 버퍼링하여 + PWM 시그널을 출력하는 버퍼,
상기 PWM 시그널을 반전하여 -PWM 시그널을 출력하는 인버터로 구성됨을 특징으로 하는 + 출력용 PWM 파형과 - 출력용 PWM 파형의 동기를 맞추는 밸런스드 출력 방식의 D급 디지털 앰프.In the balanced output class D digital amplifier, which synchronizes the output PWM waveform with the output PWM waveform,
A differential PWM amplification signal is generated by differentially amplifying the + PWM output signal and the -PWM output signal, and modulating the analog input signal, which is a modulated signal, into the differential PWM feedback signal to modulate the + PWM signal and the-PWM signal. An Enhanced Synchronized Modulation (ESM) module that generates and outputs a signal;
+ Channel switching power amplifier for receiving the + PWM signal to amplify the switching power,
The channel switching power amplifier for receiving the PWM signal and amplifying the switching power;
+ Channel LC filter for filtering the amplified + PWM signal and outputting it as a + PWM output signal,
Switching power amplified-to filter the PWM signal-to output the PWM output signal-channel LC filter;
The ESM module,
A differential feedback unit configured to receive the switching power amplified + PWM output signals and the switching power amplified-PWM output signals to generate a differential PWM feedback signal;
A first integrator for integrating and outputting the differential PWM feedback signal,
An adder for adding and outputting the output of the first integrator and the analog input signal;
A second integrator for integrating and outputting the output of the adder,
A comparator for generating and outputting a PWM signal by comparing the output of the second integrator with a predetermined level;
A buffer for buffering the PWM signal and outputting a + PWM signal;
A balanced output class D digital amplifier for synchronizing the + output PWM waveform with the-output PWM waveform, wherein the inverter outputs a -PWM signal by inverting the PWM signal. 삭제delete
KR1020100049146A 2010-05-26 2010-05-26 Balanced output typed d-class digital amplifier of synchronizing between pwm wave form for + output and pwm wave form for - output KR101005439B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100049146A KR101005439B1 (en) 2010-05-26 2010-05-26 Balanced output typed d-class digital amplifier of synchronizing between pwm wave form for + output and pwm wave form for - output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100049146A KR101005439B1 (en) 2010-05-26 2010-05-26 Balanced output typed d-class digital amplifier of synchronizing between pwm wave form for + output and pwm wave form for - output

Publications (1)

Publication Number Publication Date
KR101005439B1 true KR101005439B1 (en) 2011-01-05

Family

ID=43615706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100049146A KR101005439B1 (en) 2010-05-26 2010-05-26 Balanced output typed d-class digital amplifier of synchronizing between pwm wave form for + output and pwm wave form for - output

Country Status (1)

Country Link
KR (1) KR101005439B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222845A1 (en) 2003-05-10 2004-11-11 Samsung Electronics Co., Ltd. Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof
JP2007060510A (en) * 2005-08-26 2007-03-08 Taiyo Yuden Co Ltd Digital amplifier
US20090102557A1 (en) 2005-03-18 2009-04-23 Yamaha Corporation Class D amplifier
US20090153251A1 (en) 2007-12-14 2009-06-18 Chi-Chen Cheng Voltage detection type overcurrent protection device for class-d amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222845A1 (en) 2003-05-10 2004-11-11 Samsung Electronics Co., Ltd. Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof
US20090102557A1 (en) 2005-03-18 2009-04-23 Yamaha Corporation Class D amplifier
JP2007060510A (en) * 2005-08-26 2007-03-08 Taiyo Yuden Co Ltd Digital amplifier
US20090153251A1 (en) 2007-12-14 2009-06-18 Chi-Chen Cheng Voltage detection type overcurrent protection device for class-d amplifier

Similar Documents

Publication Publication Date Title
US7425864B2 (en) Recovery from clipping events in a class D amplifier
US7446603B2 (en) Differential input Class D amplifier
JP5131200B2 (en) Power amplifier
US9065393B2 (en) Power amplifier, radio-frequency power amplification device, and amplification control method
KR102162776B1 (en) Envelope tracking modulator with feedback
US9929706B2 (en) Class D switching amplifier and method of controlling a loudspeaker
GB2510396A (en) Controlling resonance in an envelope tracking power supply
US20120235742A1 (en) Power amplifier
US20170279422A1 (en) Btl output self-oscillating class d amplifier
JP6098508B2 (en) Power circuit
WO2012023624A4 (en) Chireix power amplification method and transmitter using envelope-tracking power supply
US8010063B2 (en) Signal enhancement in RF transmitters employing non-linear filtering
US9124226B2 (en) Method of outputting audio signal and audio signal output apparatus using the method
KR20090077615A (en) Apparatus and method for amplifying signal power in a communication system
JP2011120142A (en) High-frequency power amplifier device
KR101005439B1 (en) Balanced output typed d-class digital amplifier of synchronizing between pwm wave form for + output and pwm wave form for - output
JP2017527191A (en) Amplifier circuit and method for amplifying a signal using said amplifier circuit
EP1530288B1 (en) Power amplification circuit
US8896376B2 (en) Digital amplifier
RU150918U1 (en) SOLID POWER AMPLIFIER
JP4167605B2 (en) Power amplifier
KR100865069B1 (en) Envelope predistorter for compensating memory effect
JP5301506B2 (en) High power amplifier circuit
KR20010095927A (en) Error correction method for switching power amplification of a pulse modulated signal
JP6730715B2 (en) Linear amplifier, input signal supply method, and origin avoidance circuit used therein

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181019

Year of fee payment: 9