KR101001865B1 - Contactless sensor circuit - Google Patents

Contactless sensor circuit Download PDF

Info

Publication number
KR101001865B1
KR101001865B1 KR1020090025204A KR20090025204A KR101001865B1 KR 101001865 B1 KR101001865 B1 KR 101001865B1 KR 1020090025204 A KR1020090025204 A KR 1020090025204A KR 20090025204 A KR20090025204 A KR 20090025204A KR 101001865 B1 KR101001865 B1 KR 101001865B1
Authority
KR
South Korea
Prior art keywords
amplifier
node
input terminal
output terminal
terminal
Prior art date
Application number
KR1020090025204A
Other languages
Korean (ko)
Other versions
KR20100107104A (en
Inventor
김민철
Original Assignee
(주)락싸
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)락싸 filed Critical (주)락싸
Priority to KR1020090025204A priority Critical patent/KR101001865B1/en
Publication of KR20100107104A publication Critical patent/KR20100107104A/en
Application granted granted Critical
Publication of KR101001865B1 publication Critical patent/KR101001865B1/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00Measuring for diagnostic purposes; Identification of persons
    • A61B5/72Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7225Details of analog processing, e.g. isolation amplifier, gain or sensitivity adjustment, filtering, baseline or drift compensation
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00Measuring for diagnostic purposes; Identification of persons
    • A61B5/24Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/25Bioelectric electrodes therefor
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00Measuring for diagnostic purposes; Identification of persons
    • A61B5/24Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/30Input circuits therefor
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B2560/00Constructional details of operational features of apparatus; Accessories for medical measuring apparatus
    • A61B2560/02Operational features
    • A61B2560/0204Operational features of power management
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B2562/00Details of sensors; Constructional details of sensor housings or probes; Accessories for sensors
    • A61B2562/16Details of sensor housings or probes; Details of structural supports for sensors

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Surgery (AREA)
  • General Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Physics & Mathematics (AREA)
  • Animal Behavior & Ethology (AREA)
  • Pathology (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physiology (AREA)
  • Psychiatry (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 비접촉식 센서 회로를 제공한다. 이 센서 회로는 측정 대상과 전기적, 물리적으로 비접촉하여 측정 대상의 전위를 측정할 수 있다. 이 센서 회로는 측정 대상과 축전 결합하는 측정 전극, 측정 전극과 직렬 연결되는 결합 축전기, 제1 음의 입력단 및 결합 축전기에 연결된 제1 양의 입력단을 포함하고 측정 신호를 제1 양의 입력단으로 입력받아 측정 신호를 증폭하여 제1 출력단으로 출력하는 제1 증폭기, 및 제1 노드와 상기 제1 출력단 사이에 연결되어 입력 임피던스를 증가시키는 임피던스 회로부를 포함하되, 제1 증폭기는 자체 입력 저항(Ri) 및 자체 정전용량(Ci)를 포함하고, 결합 축전기의 결합 정전용량은 측정 대상과 측정 전극에 의하여 형성된 등가 정전 용량보다 작을 수 있다.The present invention provides a contactless sensor circuit. This sensor circuit can measure the electric potential of a measuring object in electrical and physical contact with a measuring object. The sensor circuit includes a measuring electrode for capacitively coupling with a measurement object, a coupling capacitor connected in series with the measuring electrode, a first negative input terminal and a first positive input terminal connected to the coupling capacitor and inputting a measurement signal to the first positive input terminal. And a first amplifier for amplifying the measured signal and outputting the measured signal to a first output terminal, and an impedance circuit connected between the first node and the first output terminal to increase an input impedance, wherein the first amplifier has its own input resistance Ri. And a self capacitance Ci, wherein the coupling capacitance of the coupling capacitor may be smaller than the equivalent capacitance formed by the measurement target and the measurement electrode.

비접촉 센서, 전위 센서, 생체 신호 증폭기, 고입력 임피던스, 저입력 커패시턴스 Contactless sensors, potential sensors, biosignal amplifiers, high input impedance, low input capacitance

Description

비접촉식 센서 회로{CONTACTLESS SENSOR CIRCUIT}Non-contact sensor circuit {CONTACTLESS SENSOR CIRCUIT}

본 발명은 센서 회로에 관한 것이다. 더 구조체적으로, 비접촉식 센서 회로에 관한 것이다.The present invention relates to a sensor circuit. More structurally, it relates to a contactless sensor circuit.

생체 전기 신호 계측에 있어서 신호 검출을 위해서는 피검자 피부에 전극이 부착된다. 상기 전극에 연결된 전선을 이용하여 신호 증폭기에 연결하고, 상기 전극에 감지된 신호는 충분히 증폭되어 계측된다. 여기서, 상기 전극은 측정 과정의 번거로움 및 피검자의 불쾌감을 유발한다. 또한, 상기 전극은 오늘날 생체 전기 신호 활용의 폭발적인 수요를 막는 큰 걸림돌이기도 하다. 이러한, 문제점을 해결하는 방안은 신호원의 임피던스가 높을 경우에도 입력 임피던스가 훨씬 더 높은 신호 계측용 전단 증폭기를 구비하여 비접촉식으로 신호 계측이 가능한 구체적인 회로를 구현하는 것이다.In bioelectrical signal measurement, an electrode is attached to the skin of a subject for signal detection. It is connected to the signal amplifier using a wire connected to the electrode, and the signal sensed by the electrode is sufficiently amplified and measured. Here, the electrode causes the inconvenience of the measurement process and the discomfort of the subject. In addition, the electrode is also a major obstacle to the explosive demand for bioelectric signal utilization today. A solution to this problem is to implement a specific circuit capable of measuring a signal in a non-contact manner by including a signal amplifier with a much higher input impedance even when the signal source has a high impedance.

본 발명은 교육과학기술부의 21세기 프론티어연구개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제번호-M103KV010019-06K2201-01910 , 과제명: 뇌-기계접속장치개발].The present invention is derived from a study performed as part of the 21st century frontier R & D project of the Ministry of Education, Science and Technology [Task No.-M103KV010019-06K2201-01910, Task name: Development of brain-machine connecting device].

본 발명이 해결하고자 하는 일 기술적 과제는 신호원에 물리적 및/또는 전기적으로 접촉하지 않고 신호원의 전위를 측정할 수 있는 비접촉식 센서 회로를 제공하는 것이다.One technical problem to be solved by the present invention is to provide a non-contact sensor circuit that can measure the potential of the signal source without physically and / or electrically contacting the signal source.

본 발명의 일 실시예에 따른 비접촉식 센서 회로는 측정 대상과 전기적, 물리적 비접촉으로 상기 측정 대상의 전위를 측정할 수 있다. 이 센서 회로는 상기 측정 대상과 축전 결합하는 측정 전극, 상기 측정 전극과 직렬 연결되는 결합 축전기, 제1 음의 입력단 및 상기 결합 축전기에 연결된 제1 양의 입력단을 포함하고 측정 신호를 상기 제1 양의 입력단으로 입력받아 상기 측정 신호를 증폭하여 제1 출력단으로 출력하는 제1 증폭기, 및 상기 제1 노드와 상기 제1 출력단 사이에 연결되어 입력 임피던스를 증가시키는 임피던스 회로부를 포함하고, 상기 제1 증폭기는 자체 입력 저항(Ri) 및 자체 정전용량(Ci)를 포함하고, 상기 결합 축전기의 결합 정전용량은 상기 측정 대상과 상기 측정 전극에 의하여 형성된 등가 정전 용량보다 작을 수 있다.The non-contact sensor circuit according to the exemplary embodiment of the present invention may measure the electric potential of the measurement target in electrical and physical non-contact with the measurement target. The sensor circuit includes a measurement electrode for capacitively coupling the measurement object, a coupling capacitor connected in series with the measurement electrode, a first negative input terminal, and a first positive input terminal connected to the coupling capacitor, and configured to measure the first signal with the first positive signal. A first amplifier which is input to an input terminal of the amplifier and amplifies the output signal and outputs it to a first output terminal, and an impedance circuit unit connected between the first node and the first output terminal to increase an input impedance; Includes a self input resistance Ri and a self capacitance Ci, and a coupling capacitance of the coupling capacitor may be smaller than an equivalent capacitance formed by the measurement object and the measurement electrode.

본 발명의 일 실시예에 있어서, 상기 제1 증폭기의 상기 제1 음의 입력단은 상기 제1 출력단에 연결될 수 있다.In one embodiment of the present invention, the first negative input terminal of the first amplifier may be connected to the first output terminal.

본 발명의 일 실시예에 있어서, 상기 결합 축전기 및 상기 측정 전극 중에서 적어도 하나의 주위를 감싸고 상기 제1 출력단에 연결된 가드부를 포함할 수 있다.In one embodiment of the present invention, it may include a guard portion wrapped around at least one of the coupling capacitor and the measurement electrode and connected to the first output terminal.

본 발명의 일 실시예에 있어서, 상기 제1 증폭기의 상기 제1 양의 입력단과 상기 결합 축전기 사이에 위치한 제1 노드와 상기 제1 증폭기의 상기 제1 출력단 사이에 연결되어 상기 제1 증폭기의 안정적 동작을 제공하는 바이어스 회로부를 더 포함할 수 있다.In one embodiment of the present invention, a first node positioned between the first positive input terminal and the coupling capacitor of the first amplifier and the first output terminal of the first amplifier are connected to each other to stabilize the first amplifier. It may further comprise a bias circuit portion for providing an operation.

본 발명의 일 실시예에 있어서, 상기 바이어스 회로부는 상기 제1 노드와 제4 노드 사이에 연결된 바이어스 저항(Rb), 상기 제4 노드에 연결된 제4 출력단을 포함하는 제4 증폭기, 상기 제4 노드와 상기 제4 증폭기의 제4 음의 입력단 사이에 연결된 축전기(C), 및 상기 제4 증폭기의 상기 제4 음의 입력단과 상기 제1 증폭기의 제1 출력단 사이에 연결된 저항(R)을 포함하되, 상기 제4 증폭기의 제4 양의 입력단은 접지단에 연결될 수 있다.In example embodiments, the bias circuit part includes a bias resistor Rb connected between the first node and a fourth node, a fourth amplifier including a fourth output terminal connected to the fourth node, and the fourth node. And a capacitor (C) coupled between the fourth negative input terminal of the fourth amplifier and a resistor (R) coupled between the fourth negative input terminal of the fourth amplifier and the first output terminal of the first amplifier. The fourth positive input terminal of the fourth amplifier may be connected to a ground terminal.

본 발명의 일 실시예에 있어서, 상기 바이어스 회로부는 바이어스 저항 및 상기 바이어스 저항(Rb)을 통하여 음의 되먹임을 제공하는 반전 증폭회로를 가지는 적분회로를 포함할 수 있다.In one embodiment of the present invention, the bias circuit portion may include an integrating circuit having a bias resistor and an inverting amplifier circuit providing a negative feedback through the bias resistor Rb.

본 발명의 일 실시예에 있어서, 상기 임피던스 회로부는 상기 제1 노드와 상기 제1 출력단 사이에 연결되어 상기 센서 회로의 유효 입력 정전용량을 감소시키는 용량성 전류 회로부, 및 상기 제1 노드와 상기 제1 출력단 사이에 연결되어 상기 센서 회로의 유효 입력 저항을 증가시키는 저항성 전류 회로부 중에서 적어도 하나를 포함할 수 있다.In one embodiment of the present invention, the impedance circuit portion is connected between the first node and the first output terminal capacitive current circuit portion to reduce the effective input capacitance of the sensor circuit, and the first node and the first It may include at least one of the resistive current circuit portion connected between the output terminal to increase the effective input resistance of the sensor circuit.

본 발명의 일 실시예에 있어서, 상기 임피던스 회로부는 상기 제1 노드(N1)와 제3 노드(N3) 사이에 연결된 되먹임 축전기(Cf), 상기 제3 노드(N3)에 연결된 제3 출력단을 포함하는 제3 증폭기, 상기 제3 증폭기의 상기 제3 음의 입력단과 접지단 사이에 연결된 제1 저항(R1), 및 상기 제3 노드(N3)와 상기 제3 증폭기의 제3 음의 입력단 사이에 직렬 연결된 제2 저항(R2) 및 축전기(C1)를 포함하고, 상기 제3 증폭기의 제3 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결되고,In an embodiment of the present invention, the impedance circuit part includes a feedback capacitor Cf connected between the first node N1 and a third node N3, and a third output terminal connected to the third node N3. A third amplifier, a first resistor R1 connected between the third negative input terminal of the third amplifier and a ground terminal, and between the third node N3 and the third negative input terminal of the third amplifier. A second resistor R2 and a capacitor C1 connected in series, the third positive input terminal of the third amplifier is connected to the first output terminal of the first amplifier,

Figure 112009017846458-pat00001
Figure 112009017846458-pat00001

를 충족할 수 있다.Can meet.

본 발명의 일 실시예에 있어서, 상기 임피던스 회로부는 상기 제1 노드(N1)와 제3 노드(N3) 사이에 연결된 되먹임 축전기(Cf), 상기 제3 노드(N3)에 연결된 제3 출력단(435c)을 포함하는 제3 증폭기, 상기 제3 증폭기의 상기 제3 음의 입력단과 접지단 사이에 연결된 제1 저항(R1), 및 상기 제3 노드(N3)와 상기 제3 증폭기의 제3 음의 입력단 사이에 직렬 연결된 제2 저항(R2) 및 축전기(C1)를 포함하되, 상기 제3 증폭기의 제3 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결되고,In an embodiment of the present invention, the impedance circuit part includes a feedback capacitor Cf connected between the first node N1 and a third node N3, and a third output terminal 435c connected to the third node N3. A third amplifier comprising a third amplifier, a first resistor R1 connected between the third negative input terminal and the ground terminal of the third amplifier, and a third negative terminal of the third node N3 and the third amplifier. A second resistor (R2) and a capacitor (C1) connected in series between the input terminals, wherein the third positive input terminal of the third amplifier is connected to the first output terminal of the first amplifier,

Figure 112009017846458-pat00002
Figure 112009017846458-pat00002

를 충족할 수 있다.Can meet.

본 발명의 일 실시예에 있어서, 상기 임피던스 회로부는 상기 제1 노드(N1) 와 제2 노드(N2) 사이에 연결된 되먹임 저항(Rf), 상기 제2 노드(N2)에 연결된 제2 출력단을 포함하는 제2 증폭기, 상기 제2 증폭기의 상기 제2 음의 입력단과 접지단 사이에 연결된 제1 축전기(C1), 및 상기 제2 노드(N2)와 상기 제2 증폭기의 제2 음의 입력단 사이에 직렬 연결된 저항(R1) 및 제2 축전기(C2)를 포함하되, 상기 제2 증폭기의 제2 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결되고,In one embodiment of the present invention, the impedance circuit portion includes a feedback resistor Rf connected between the first node N1 and the second node N2 and a second output terminal connected to the second node N2. A second amplifier, a first capacitor C1 connected between the second negative input terminal of the second amplifier and a ground terminal, and between the second node N2 and the second negative input terminal of the second amplifier. A resistor (R1) and a second capacitor (C2) connected in series, wherein a second positive input terminal of the second amplifier is connected to the first output terminal of the first amplifier,

Figure 112009017846458-pat00003
Figure 112009017846458-pat00003

를 충족할 수 있다.Can meet.

본 발명의 일 실시예에 있어서, 상기 임피던스 회로부는 상기 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 되먹임 저항(Rf), 상기 제2 노드(N2)에 연결된 제2 출력단을 포함하는 제2 증폭기, 상기 제2 증폭기의 상기 제2 음의 입력단과 접지단 사이에 연결된 제1 축전기(C1), 및 상기 제2 노드(N2)와 상기 제2 증폭기의 제2 음의 입력단 사이에 직렬 연결된 저항(R1) 및 제2 축전기(C2)를 포함하되, 상기 제2 증폭기의 제2 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결되고,In an example embodiment, the impedance circuit part includes a feedback resistor Rf connected between the first node N1 and the second node N2 and a second output terminal connected to the second node N2. A second amplifier, a first capacitor C1 connected between the second negative input terminal of the second amplifier and a ground terminal, and between the second node N2 and the second negative input terminal of the second amplifier. A resistor (R1) and a second capacitor (C2) connected in series, wherein a second positive input terminal of the second amplifier is connected to the first output terminal of the first amplifier,

Figure 112009017846458-pat00004
Figure 112009017846458-pat00004

를 충족할 수 있다.Can meet.

본 발명의 일 실시예에 있어서, 상기 임피던스 회로부는 상기 제1 노드(N1)와 제3 노드(N3) 사이에 연결된 되먹임 축전기(Cf), 상기 제3 노드(N3)에 연결된 제3 출력단을 포함하는 제3 증폭기, 상기 제3 증폭기의 상기 제3 음의 입력단과 접지단 사이에 연결된 제1 저항(R1), 및 상기 제3 노드(N3)와 상기 제3 증폭기의 제3 음의 입력단 사이에 직렬 연결된 제2 저항(R2) 및 축전기(C1)를 포함하고, 상기 제3 증폭기의 제3 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결될 수 있다.In an embodiment of the present invention, the impedance circuit part includes a feedback capacitor Cf connected between the first node N1 and a third node N3, and a third output terminal connected to the third node N3. A third amplifier, a first resistor R1 connected between the third negative input terminal of the third amplifier and a ground terminal, and between the third node N3 and the third negative input terminal of the third amplifier. And a third resistor R2 and a capacitor C1 connected in series, and a third positive input terminal of the third amplifier may be connected to the first output terminal of the first amplifier.

본 발명의 일 실시예에 있어서, 상기 임피던스 회로부는 상기 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 되먹임 저항(Rf), 상기 제2 노드(N2)에 연결된 제2 출력단을 포함하는 제2 증폭기, 상기 제2 증폭기의 상기 제2 음의 입력단과 접지단 사이에 연결된 제1 축전기(C1), 및 상기 제2 노드(N2)와 상기 제2 증폭기의 제2 음의 입력단 사이에 직렬 연결된 저항(R1) 및 제2 축전기(C2)를 포함하되, 상기 제2 증폭기의 제2 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결될 수 있다.In an example embodiment, the impedance circuit part includes a feedback resistor Rf connected between the first node N1 and the second node N2 and a second output terminal connected to the second node N2. A second amplifier, a first capacitor C1 connected between the second negative input terminal of the second amplifier and a ground terminal, and between the second node N2 and the second negative input terminal of the second amplifier. A resistor R1 and a second capacitor C2 connected in series may be included, and the second positive input terminal of the second amplifier may be connected to the first output terminal of the first amplifier.

본 발명의 일 실시예에 따른 센서 회로는 증폭기의 설계 지침을 제공하고, 상기 센서 회로의 유효 입력저항을 높이는 방법, 유효 입력 정전용량(capacitance)을 줄이는 방법, 및 증폭기의 올바른 동작을 위한 바이어스 방법을 제공한다. 이에 따라, 상기 센서 회로는 다양한 신호원에 대해 비접촉으로 신호 계측을 제공할 수 있다. 특히, 생체 전기 신호 계측에 있어서, 전해질 전극 없는 비접촉식으로 신호 계측이 가능하다.  A sensor circuit according to an embodiment of the present invention provides a design guide of an amplifier, a method of increasing the effective input resistance of the sensor circuit, a method of reducing the effective input capacitance, and a bias method for correct operation of the amplifier. To provide. Accordingly, the sensor circuit can provide signal measurement in a non-contact manner for various signal sources. In particular, in bioelectrical signal measurement, signal measurement can be performed in a non-contact manner without an electrolyte electrode.

더구나, 비접촉식 생체 전기 신호 계측은 접촉식 생체 전기 신호 측정 방법에서 탈피할 수 있어, 생체 전기 신호 계측 분야의 계측 장비 및 산업화의 활성화에 크게 기여할 것이다. 본 발명의 일 실시예에 따른 센서 회로는 뇌파나 심전도 같은 생체 전기 신호가 전극의 피부 접촉 없이 계측할 수 있는 이론적 및 실질적 방안을 제공한다. 본 발명의 일 실시예에 따른 상기 센서 회로는 생체 전기 신호 계측뿐만 아니라 모든 전기 신호 측정에 있어서 비접촉 센서로서 활용될 수 있다. Moreover, contactless bioelectrical signal metrology can be avoided from the contact bioelectrical signal measuring method, which will greatly contribute to the activation of metrology equipment and industrialization in the field of bioelectrical signal measuring. The sensor circuit according to an embodiment of the present invention provides a theoretical and practical way in which bioelectrical signals such as brain waves and electrocardiograms can be measured without skin contact of electrodes. The sensor circuit according to an embodiment of the present invention can be utilized as a non-contact sensor in all electrical signal measurement as well as bioelectrical signal measurement.

본 발명의 일 실시예에 따른 센서 회로는 전압 신호원으로부터 전기적,물리적 접촉 없이 전위 신호 측정을 제공할 수 있다. 예를 들어, 상기 센서 회로는 생체 전기 신호 계측에 활용될 수 있다. 신호원의 임피던스가 클 경우, 상기 신호원의 전압 신호는 상기 센서 회로의 증폭기의 입력 임피던스가 매우 높을 때 손실 없이 계측할 수 있다. 상기 증폭기로 연산 증폭기(OP AMP)가 사용될 경우, 상기 연산 증폭기의 자체 입력 임피던스에 의해 상기 센서 회로의 입력 임피던스가 거의 결정될 수 있다. 특히, 생체 전기 신호 계측 분야에서 사용하는 상기 연산 증폭기의 자체 입력 임피던스는 상기 센서 회로의 입력 임피던스일 수 있다. 따라서, 다른 회로 요소는 거의 상기 센서 회로의 임피던스의 증가에 기여하지 않을 수 있다. 통상적으로, 접촉식 생체 전기 신호 계측 분야에서, 상기 연산 증폭기 자체의 입력 임피던스만으로도 충분히 손실 없는 측정을 달성할 수 있다.The sensor circuit according to an embodiment of the present invention can provide the potential signal measurement without the electrical and physical contact from the voltage signal source. For example, the sensor circuit may be utilized for measuring bioelectrical signals. When the impedance of the signal source is large, the voltage signal of the signal source can be measured without loss when the input impedance of the amplifier of the sensor circuit is very high. When an operational amplifier (OP AMP) is used as the amplifier, the input impedance of the sensor circuit may be almost determined by the input impedance of the operational amplifier. In particular, the input impedance of the operational amplifier used in the bioelectric signal measurement field may be the input impedance of the sensor circuit. Thus, other circuit elements may contribute little to the increase in the impedance of the sensor circuit. Typically, in the field of contact bioelectrical signal metrology, the input impedance of the operational amplifier itself alone can achieve a lossless measurement.

본 발명의 일 실시예에 따른 센서의 연산 증폭기의 입력 임피던스는 제어될 수 있다. 즉, 상기 연산 증폭기 자체의 입력 임피던스 값에 무관하게 상기 센서 회 로의 입력 임피던스를 결정할 수 있다.The input impedance of the operational amplifier of the sensor according to an embodiment of the present invention can be controlled. That is, the input impedance of the sensor circuit may be determined regardless of the input impedance value of the operational amplifier itself.

전압 신호원과 전기적, 물리적 접촉 없이 상기 전압 신호원의 전위를 계측할 수 있는 원리를 이하에서 설명한다.The principle of measuring the potential of the voltage signal source without electrical and physical contact with the voltage signal source is described below.

[비접촉 전위 측정의 물리적 상황][Physical situation of non-contact potential measurement]

도 1은 본 발명의 일 실시예에 따른 센서 회로의 동작 원리를 설명하는 도면이다. 도 2는 도 1의 센서 회로의 등가 회로도이다. 도 3은 도 2의 센서 회로의 주파수 특성을 설명하는 도면이다.1 is a view for explaining the operating principle of the sensor circuit according to an embodiment of the present invention. FIG. 2 is an equivalent circuit diagram of the sensor circuit of FIG. 1. FIG. 3 is a diagram illustrating a frequency characteristic of the sensor circuit of FIG. 2.

도 1 내지 도 3을 참조하면, 전압 신호원(102)의 전위(electric potential,Vs)는 비접촉식으로 측정 전극(103)에 축전 결합할 수 있다. 상기 측정전극(103)에 유도된 측정 전압(Vm) 또는 측정 신호는 이득이 A인 증폭기(106)를 통하여 계측될 수 있다. 상기 전압 신호원(102)과 상기 측정 전극(103)은 전기적으로 축전 결합(capacitive coupling)을 형성할 수 있다. 상기 축전 결합은 등가 정전용량(Cs)를 가지는 측정 축전기(104)로 표시될 수 있다. 상기 전압 신호원(102)과 상기 증폭기(106)는 상기 등가 정전용량(Cs), 상기 증폭기(106)의 자체 입력 저항(Ri), 및 자체 입력 정전용량(Ci)으로 모델화될 수 있다.1 to 3, the electric potential (Vs) of the voltage signal source 102 may be capacitively coupled to the measuring electrode 103 in a non-contact manner. The measurement voltage Vm or the measurement signal induced in the measurement electrode 103 may be measured through the amplifier 106 having a gain A. The voltage signal source 102 and the measurement electrode 103 may form an electrically capacitive coupling. The capacitive coupling can be represented by measuring capacitor 104 having an equivalent capacitance Cs. The voltage signal source 102 and the amplifier 106 may be modeled with the equivalent capacitance Cs, its own input resistance Ri, and its own input capacitance Ci.

상기 증폭기(106)는 상기 측정 전극(103)에 의한 측정 전위(Vm)를 이득 A로 증폭하여 출력할 수 있다. 상기 증폭기(106)는 연산 증폭기일 수 있다. 상기 측정 전위(Vm)는 상기 전압 신호원(102)의 생성 전위(Vs)와 다음과 같은 관계를 보일 수 있다.The amplifier 106 may amplify and output the measurement potential Vm of the measurement electrode 103 to the gain A. The amplifier 106 may be an operational amplifier. The measurement potential Vm may have the following relationship with the generation potential Vs of the voltage signal source 102.

Figure 112009017846458-pat00005
Figure 112009017846458-pat00005

여기서, ω는 상기 전압 신호원(102)의 상기 생성 전위(Vs)의 각주파수(angular frequency)이다. 상기 각주파수가 매우 큰 상황을 고려하면, 수학식 1은 다음과 같이 표시될 수 있다.Where ω is the angular frequency of the generation potential Vs of the voltage signal source 102. Considering the situation where the angular frequency is very large, Equation 1 may be expressed as follows.

Figure 112009017846458-pat00006
Figure 112009017846458-pat00006

gm은 상기 측정 전위(Vm)의 최대 크기를 얻을 조건이다. g m is a condition to obtain the maximum magnitude of the measurement potential (Vm).

상기 등가 정전용량(Cs)은 상기 전압 신호원(102)과 상기 측정 전극(103)의 비접촉 거리 및 대향 면적에 따라 다를 수 있다. 통상적으로, 상기 등가 정전용량(Cs)는 1pF 이하의 값을 가질 수 있다. 한편, 상기 증폭기(106)의 입력 정전용량(Ci)은 10pF 수준일 수 있다. 이 경우, 수학식 2에 따르면, 상기 측정 전위(Vm)는 상기 생성 전위(Vs)의 1/10 이하일 수 있다. 따라서, 상기 등가 정전용량(Cs)이 작고 상기 증폭기(106)의 자체 입력 정전용량(Ci)이 크면, 비접촉식 방식의 상기 측정 전위(Vm)의 계측은 어렵다. 더구나, 생체 전기 신호와 같이 신호 주파수가 낮을 경우(1Hz 수준)에는, 상기 주파수 특성은 더 나빠지기 때문에 비접촉 계측은 더 어려워질 수 있다.The equivalent capacitance Cs may vary according to the non-contact distance and the opposing area of the voltage signal source 102 and the measurement electrode 103. Typically, the equivalent capacitance Cs may have a value of 1 pF or less. Meanwhile, the input capacitance Ci of the amplifier 106 may be about 10 pF. In this case, according to Equation 2, the measurement potential (Vm) may be less than 1/10 of the generation potential (Vs). Therefore, when the equivalent capacitance Cs is small and the self input capacitance Ci of the amplifier 106 is large, measurement of the measurement potential Vm in a non-contact manner is difficult. Moreover, when the signal frequency is low (1 Hz level), such as a bioelectric signal, the contactless measurement may be more difficult because the frequency characteristic is worse.

도 3을 참조하면, 상기 측정 전위(Vm)은 주파수 의존성 측면에서 고주파 통 과 필터(high pass filter)와 같다. 상기 고주파 통과 필터의 차단 주파수(cut-off frequency, ωc)는 다음과 같이 주어질 수 있다.Referring to FIG. 3, the measurement potential Vm is the same as a high pass filter in terms of frequency dependency. The cut-off frequency (ω c ) of the high pass filter may be given as follows.

Figure 112009017846458-pat00007
Figure 112009017846458-pat00007

상기 등가 정전용량(Cs)이 1pF이고, 상기 증폭기의 자체 입력 정전용량이 10pF인 경우, 상기 고주파 통과 필터의 상기 차단 주파수(ωc)가 1Hz를 얻기 위한 상기 증폭기(106)의 자체 입력 저항(Ri)은 수학식 3에 따르면 약 140TΩ 수준임을 알 수 있다. 통상적으로, 상기 증폭기(106)의 자체 입력 저항은 1TΩ 정도이다. 따라서 상기 증폭기(106)의 자체 입력 저항(Ri)은 100TΩ 이상을 가지고, 상기 증폭기(106)의 자체 입력 정전용량(Ci)은 1pF 이하를 가지는 경우, 비접촉으로 상기 측정 전위(Vs)의 측정은 가능할 수 있다.When the equivalent capacitance Cs is 1pF and the amplifier's own input capacitance is 10pF, the self-input resistance of the amplifier 106 for obtaining the cutoff frequency ω c of the high pass filter to 1 Hz is obtained. Ri) can be seen that the level of about 140TΩ according to equation (3). Typically, the self input resistance of the amplifier 106 is on the order of 1TΩ. Therefore, when the self input resistance Ri of the amplifier 106 has 100 TΩ or more and the self input capacitance Ci of the amplifier 106 has 1 pF or less, the measurement of the measurement potential Vs without contacting It may be possible.

[전압 신호원과 측정 전극 사이의 등가 정전용량(Cs)의 영향 줄이기][Effect of equivalent capacitance (Cs) between voltage signal source and measuring electrode]

상기 전압 신호원(102)과 상기 측정 전극(103) 사이의 전기적 결합이 상기 센서 회로에 미치는 영향을 줄이는 방법이 검토될 필요가 있다.There is a need to consider ways to reduce the effect of electrical coupling between the voltage signal source 102 and the measurement electrode 103 on the sensor circuit.

도 4는 본 발명의 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.4 is a circuit diagram illustrating a sensor circuit according to another embodiment of the present invention.

도 4를 참조하면, 상기 센서 회로는 측정 대상(102)과 물리적으로 비접촉하여 상기 측정 대상의 전위를 측정할 수 있다. 상기 센서 회로는 제1 증폭기(106)와 결합 축전기(112)를 포함할 수 있다. 상기 제1 증폭기(106)는 상기 측정 대상(102)과 축전 결합하여 측정 신호(Vm)를 생성하는 측정 전극(미도시)에 연결된 입력단(105)을 포함할 수 있다. 상기 센서 회로가 측정 대상과 물리적으로 비접촉하기 위하여, 상기 측정 전극과 상기 측정 대상 사이에 공기, 옷, 또는 유전체 등이 개재될 수 있다. 상기 제1 증폭기(106)는 자체 입력 저항(Ri) 및 자체 입력 정전 용량(Ci)을 포함할 수 있다.Referring to FIG. 4, the sensor circuit may measure a potential of the measurement target by physically contacting the measurement target 102. The sensor circuit may include a first amplifier 106 and a coupling capacitor 112. The first amplifier 106 may include an input terminal 105 connected to a measurement electrode (not shown) which is capacitively coupled to the measurement object 102 to generate a measurement signal Vm. In order for the sensor circuit to be in physical contact with the measurement object, air, clothes, a dielectric, or the like may be interposed between the measurement electrode and the measurement object. The first amplifier 106 may include its own input resistance Ri and its own input capacitance Ci.

상기 제1 증폭기(106)는 상기 측정 신호(Vm)를 상기 입력단(105)으로 입력받아 상기 측정 신호(Vm)를 증폭하여 제1 출력단(107)으로 출력할 수 있다. 상기 결합 축전기(112)는 상기 측정 전극과 상기 제1 증폭기(106)의 상기 입력단(105) 사이에 연결될 수 있다. 상기 결합 축전기(112)의 결합 정전용량(Cc)은 상기 측정 대상(102)과 상기 측정 전극에 의하여 형성된 등가 정전 용량(Cs)보다 작을 수 있다. The first amplifier 106 may receive the measurement signal Vm through the input terminal 105, amplify the measurement signal Vm, and output the amplified measurement signal Vm to the first output terminal 107. The coupling capacitor 112 may be connected between the measurement electrode and the input terminal 105 of the first amplifier 106. The coupling capacitance Cc of the coupling capacitor 112 may be smaller than the equivalent capacitance Cs formed by the measurement target 102 and the measurement electrode.

상기 측정 전극(103)이 상기 전압 신호원(102)에 근접하는 정도에 따라 등가 정전용량(Cs)은 변할 수 있다. 이에 따라, 상기 측정 전위(Vm)는 상기 등가 정전용량(Cs)에 의존할 수 있다. 상기 측정 전위(Vm)의 상기 등가 정전용량(Cs) 의존성은 상기 측정 전위(Vm)의 계측을 어렵게 할 수 있다. 측정 과정 중에 발생하는 상기 등가 정전용량(Cs) 의 변화가 잡음으로 유입될 수 있기 때문에 정전용량(Cs) 의존성이 억제될 필요가 있다. 상기 등가 정전용량(Cs) 의존성을 줄이기 위해, 상기 등가 정전용량(Cs)과 상기 제1 증폭기(106)의 입력단(105) 사이에 연결된 결합 축전기(112)가 배치될 수 있다. 상기 결합 축전기(112)는 상기 결합 정전용량(Cc) 을 가질 수 있다. 직렬 연결된 상기 결합 축전기(112)와 상기 등가 정전 용량(Cs)의 총 정전용량(CT)은 각각의 정전용량보다 항상 작다. 따라서 상기 등가 정전용량(Cs)보다 충분히 작은 결합 정전용량(Cc)을 연결하면, 상기 총 정전용량(CT)은 상기 결합 정전용량(Cc)보다 작아, 상기 등가 정전용량(Cs) 의존성은 감소할 수 있다. 상기 총 정전용량(CT)은 다음과 같이 표시될 수 있다.The equivalent capacitance Cs may vary depending on the extent to which the measurement electrode 103 is close to the voltage signal source 102. Accordingly, the measurement potential Vm may depend on the equivalent capacitance Cs. The dependence of the equivalent capacitance Cs on the measurement potential Vm may make measurement of the measurement potential Vm difficult. Since the change in the equivalent capacitance Cs occurring during the measurement process can be introduced into the noise, the capacitance Cs dependency needs to be suppressed. In order to reduce the equivalent capacitance Cs dependency, a coupling capacitor 112 connected between the equivalent capacitance Cs and the input terminal 105 of the first amplifier 106 may be disposed. The coupling capacitor 112 may have the coupling capacitance Cc. The total capacitance C T of the coupled capacitor 112 and the equivalent capacitance Cs connected in series is always less than each capacitance. Therefore, when the coupling capacitance Cc is sufficiently smaller than the equivalent capacitance Cs, the total capacitance C T is smaller than the coupling capacitance Cc, so that the equivalent capacitance Cs dependency is reduced. can do. The total capacitance C T may be expressed as follows.

Figure 112009017846458-pat00008
Figure 112009017846458-pat00008

여기서, 상기 결합 정전용량(Cc)이 등가 정전용량(Cs)보다 충분히 작다면, 총 정전용량(CT)은 거의 상기 결합 정전용량(Cc)과 같음을 알 수 있다. 즉, 이 조건이 성립하면 상기 전압 신호원(102)과 상기 측정 전극 사이의 상기 등가 정전용량(Cs)이 상기 측정 전위(Vm)에 미치는 영향은 무시될 수 있다. 예를 들어, 상기 등가 정전용량(Cs)이 1pF 수준인 경우, 상기 등가 정전용량(Cs)의 의존성을 무시하려면, 상기 결합 정전용량(Cc)은 0.1pF 수준일 수 있다. Here, it can be seen that if the coupling capacitance Cc is sufficiently smaller than the equivalent capacitance Cs, the total capacitance C T is almost equal to the coupling capacitance Cc. That is, if this condition is satisfied, the effect of the equivalent capacitance Cs between the voltage signal source 102 and the measurement electrode on the measurement potential Vm can be ignored. For example, when the equivalent capacitance Cs is at a level of 1 pF, the coupling capacitance Cc may be at a level of 0.1 pF to ignore the dependency of the equivalent capacitance Cs.

[센서의 입력 저항 늘이기][Increase input resistance of sensor]

상기 증폭기의 자체 입력 저항(Ri)은 1TΩ 이상이 바람직할 수 있고, 상기 증폭기의 자체 입력 정전용량(Ci)은 0.1pF 이하가 바람직할 수 있다. 이제, 이렇게 높은 입력 저항과 이렇게 낮은 정전용량을 얻기 위한 방법에 대해 논의해 본다.The self input resistance Ri of the amplifier may be preferably 1 TΩ or more, and the self input capacitance Ci of the amplifier may be preferably 0.1 pF or less. Now, let's discuss how to achieve this high input resistance and this low capacitance.

도 5는 본 발명의 또 다른 실시예에 따른 센서 회로의 등가 회로도이다.5 is an equivalent circuit diagram of a sensor circuit according to another embodiment of the present invention.

도 5를 참조하면, 상기 센서 회로는 측정 대상과 물리적으로 비접촉하여 상기 측정 대상의 전위를 측정할 수 있다. 상기 센서 회로는 제1 증폭기(106) 및 결합 축전기(112)를 포함할 수 있다. 상기 제1 증폭기(106)는 자체 입력 저항(Ri) 및 자체 입력 정전 용량(Ci)을 포함할 수 있다.Referring to FIG. 5, the sensor circuit may measure the potential of the measurement target by physically contacting the measurement target. The sensor circuit may include a first amplifier 106 and a coupling capacitor 112. The first amplifier 106 may include its own input resistance Ri and its own input capacitance Ci.

상기 제1 증폭기(106)는 상기 측정 대상(102)과 축전 결합하여 측정 신호를 생성하는 측정 전극(미도시)에 연결된 제1 양의 입력단(106a) 및 제1 음의 입력단(106b)을 포함할 수 있다. 상기 제1 증폭기(106)는 상기 측정 전압 신호(Vm)를 상기 제1 양의 입력단(106a)으로 입력받아 상기 측정 전압 신호(Vm)를 증폭하여 제1 출력단(107)으로 출력할 수 있다. 상기 결합 축전기(112)는 상기 측정 전극과 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a) 사이에 연결될 수 있다. 상기 결합 축전기(112)의 결합 정전용량(Cc)은 상기 측정 대상(102)과 상기 측정 전극에 의하여 형성된 등가 정전 용량(Cs)보다 작을 수 있다. 상기 제1 증폭기(106)의 상기 제1 음의 입력단(106b)은 상기 제1 출력단(107)에 연결될 수 있다.The first amplifier 106 includes a first positive input terminal 106a and a first negative input terminal 106b connected to a measurement electrode (not shown) which is capacitively coupled to the measurement object 102 to generate a measurement signal. can do. The first amplifier 106 may receive the measured voltage signal Vm through the first positive input terminal 106a to amplify the measured voltage signal Vm and output the amplified measurement voltage signal Vm to the first output terminal 107. The coupling capacitor 112 may be connected between the measurement electrode and the first positive input terminal 106a of the first amplifier 106. The coupling capacitance Cc of the coupling capacitor 112 may be smaller than the equivalent capacitance Cs formed by the measurement target 102 and the measurement electrode. The first negative input terminal 106b of the first amplifier 106 may be connected to the first output terminal 107.

상기 센서 회로의 유효 입력 저항(Rie)은 측정 전압 신호(Vm)를 측정 전류(Im)로 나눈 값으로 정의된다. 편의상 제1 증폭기(106)의 입력 정전용량은 없는 것으로 간주한다. 상기 결합 축전기(112)를 통하여 상기 측정 전류(Im)가 흐를 수 있다.The effective input resistance Ri of the sensor circuit is defined as a value obtained by dividing the measured voltage signal Vm by the measured current Im. For convenience, the input capacitance of the first amplifier 106 is considered to be absent. The measurement current Im may flow through the coupling capacitor 112.

Figure 112009017846458-pat00009
Figure 112009017846458-pat00009

상기 측정 전류(Im)가 영의 값에 접근할수록 상기 센서 회로의 상기 유효입력 저항(Rie)은 증가한다. 상기 측정 전류(Im)는 상기 측정 전압 신호(Vm)에 의하여 상기 제1 증폭기(106)의 입력 저항(Ri)을 통해 흐른다. 따라서, 상기 센서 회로의 유효 입력 저항(Rie)은 상기 제1 증폭기(106)의 자체 입력 저항(Ri)일 수 있다. 그러나, 상기 측정 전압 신호(Vm)에 의한 상기 측정 전류(Im) 대신에 다른 전류를 제공하는 임피던스 회로부(120)에 의해 상기 제1 증폭기(106)의 자체 입력 저항(Ri)에 전류가 흐른다면, 상기 센서 회로의 상기 유효 입력 저항(Rie)은 수정될 수 있다. 상기 임피던스 회로부(120)는 상기 되먹임 저항(121,Rf) 및 저항 되먹임 전압(Vrf)을 제공하는 저항 전압원(20)을 포함할 수 있다.As the measured current Im approaches zero, the effective input resistance Ri of the sensor circuit increases. The measurement current Im flows through the input resistance Ri of the first amplifier 106 by the measurement voltage signal Vm. Thus, the effective input resistance Ri of the sensor circuit may be its own input resistance Ri of the first amplifier 106. However, if a current flows in its own input resistance Ri of the first amplifier 106 by an impedance circuit 120 which provides another current instead of the measured current Im by the measured voltage signal Vm. The effective input resistance Ri of the sensor circuit may be modified. The impedance circuit unit 120 may include a resistance voltage source 20 for providing the feedback resistors 121 and Rf and the resistance feedback voltage Vrf.

상기 되먹임 저항(121,Rf)은 상기 제1 증폭기(106)의 상기 자체 입력 저항(Ri)과 상기 저항 전압원(20) 사이에 놓인다.The feedback resistors 121 and Rf lie between the self input resistance Ri of the first amplifier 106 and the resistance voltage source 20.

상기 제1 증폭기의 자체 입력 저항(Ri)을 통하여 흐르는 전류(Ii)는 주로 상기 측정 전위(Vm)에 의한 전류(Im)가 아니라, 상기 저항 전압원(20)에 의한 저항 전류(If)일 수 있다. 이 경우, 상기 측정 전압 신호(Vm)는 그대로 유지하면서 상기 측정 전류(Im)는 억제될 수 있다. 이 조건이 성립하면 상기 센서 회로의 입력 저항(Rie)은 이론상 무한대가 될 수 있다. 상기 측정 전류(Im)은 다음과 같이 표시될 수 있다.The current Ii flowing through the first input resistance Ri of the first amplifier is not the current Im due to the measurement potential Vm but may be a resistance current If by the resistance voltage source 20. have. In this case, the measurement current Im can be suppressed while maintaining the measurement voltage signal Vm. If this condition is satisfied, the input resistance Ri of the sensor circuit may be infinite in theory. The measurement current Im may be expressed as follows.

Figure 112009017846458-pat00010
Figure 112009017846458-pat00010

상기 저항 전압원(20)의 전위(Vrf)의 크기에 따라 상기 측정 전류(Im)가 달라질 수 있다. 상기 센서 회로의 유효 입력 저항(Rie)은 다음과 같이 표시될 수 있다.The measurement current Im may vary according to the magnitude of the potential Vrf of the resistance voltage source 20. The effective input resistance Ri of the sensor circuit can be expressed as follows.

Figure 112009017846458-pat00011
Figure 112009017846458-pat00011

상기 센서 회로의 유효 입력 저항(Rie)은 0 이상이어야 한다는 조건에서 상기 저항 전압원(20)의 제한 조건이 다음과 같이 주어질 수 있다.In the condition that the effective input resistance Ri of the sensor circuit should be greater than or equal to zero, a limit condition of the resistance voltage source 20 may be given as follows.

Figure 112009017846458-pat00012
Figure 112009017846458-pat00012

수학식 8에서, 등호가 성립할 경우는 상기 센서 회로의 유효 입력 저항(Rie)은 무한대일 수 있다.In Equation 8, when the equal sign is established, the effective input resistance Ri of the sensor circuit may be infinite.

도 6은 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.6 is a circuit diagram illustrating a sensor circuit according to another embodiment of the present invention.

본 발명의 또 다른 실시예에 따른 센서 회로는 수학식 7을 구현한 예이다.The sensor circuit according to another embodiment of the present invention is an example of implementing Equation 7.

도 6을 참조하면, 상기 제1 증폭기(106)는 전압 플로우(Voltage follower)일 수 있다. 상기 제1 증폭기(106)의 제1 음의 입력단(106b)은 상기 제1 증폭기(106)의 제1 출력단(107)에 연결될 수 있다. 상기 제1 증폭기(106)가 전압 플로우로 결선되었기 때문에, 측정 전압 신호(Vm)는 상기 제1 증폭기(106)의 제1 출력단(107)에 그대로 나타날 수 있다. 상기 임피던스 회로부(120)는 되먹임 저항(Rf,121) 및 저항 전압원(20)을 포함할 수 있다. 제1 노드(N1)는 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a)과 상기 결합 축전기(112) 사이에 위치할 수 있다. 상기 제1 증폭기(106)는 자체 입력 저항(Ri) 및 자체 정전용량(Ci)를 포함할 수 있다. 상기 결합 축전기(112)의 정전용량은 측정 대상과 측정 전극에 의하여 형성된 등가 정전 용량(Cs)보다 작을 수 있다.Referring to FIG. 6, the first amplifier 106 may be a voltage follower. The first negative input terminal 106b of the first amplifier 106 may be connected to the first output terminal 107 of the first amplifier 106. Since the first amplifier 106 is wired with a voltage flow, the measured voltage signal Vm may appear at the first output terminal 107 of the first amplifier 106 as it is. The impedance circuit unit 120 may include a feedback resistor Rf 121 and a resistor voltage source 20. The first node N1 may be located between the first positive input terminal 106a of the first amplifier 106 and the coupling capacitor 112. The first amplifier 106 may include its own input resistance Ri and its own capacitance Ci. The capacitance of the coupling capacitor 112 may be smaller than the equivalent capacitance Cs formed by the measurement target and the measurement electrode.

상기 되먹임 저항(Rf,121)은 상기 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 상기 저항 전압원(20)은 제2 증폭기(124), 제1 저항(R1,123), 및 제2 저항(R2,122)을 포함할 수 있다. 상기 제2 증폭기(124)는 연산 증폭기일 수 있다. 상기 저항 전압원(20)은 비반전 증폭회로일 수 있다. 상기 제2 증폭기(124)의 제2 양의 입력단(124a)은 상기 제1 증폭기(106)의 제1 출력단(107)에 연결될 수 있다. 상기 제2 증폭기(124)의 제2 출력단(124c)은 상기 제2 노드(N2)에 연결될 수 있다. 상기 제2 저항(R2,122)은 상기 제2 노드(N2)와 상기 제2 증폭기(124)의 제2 음의 입력단(124b) 사이에 연결될 수 있다. 상기 제1 저항(R1,123)은 상기 제2 증폭기(124)의 제2 음의 입력단(124b)과 접지단 사이에 연결될 수 있다.The feedback resistor Rf and 121 may be connected between the first node N1 and the second node N2. The resistance voltage source 20 may include a second amplifier 124, first resistors R1 and 123, and second resistors R2 and 122. The second amplifier 124 may be an operational amplifier. The resistance voltage source 20 may be a non-inverting amplifier circuit. The second positive input terminal 124a of the second amplifier 124 may be connected to the first output terminal 107 of the first amplifier 106. The second output terminal 124c of the second amplifier 124 may be connected to the second node N2. The second resistors R2 and 122 may be connected between the second node N2 and the second negative input terminal 124b of the second amplifier 124. The first resistors R1 and 123 may be connected between the second negative input terminal 124b of the second amplifier 124 and the ground terminal.

상기 제2 증폭기(124)는 상기 제1 증폭기(106)의 제1 출력단(107)의 출력신호(Vout)를 입력받아 양의 되먹임하는 출력 신호(Vrf)를 제공할 수 있다. 상기 제 2 증폭기(124)의 이득을 고려하면 상기 센서 회로의 유효 입력 저항(Rie)은 다음과 같이 표시될 수 있다.The second amplifier 124 may receive the output signal Vout of the first output terminal 107 of the first amplifier 106 and provide a positive feedback output signal Vrf. Considering the gain of the second amplifier 124, the effective input resistance Ri of the sensor circuit may be expressed as follows.

Figure 112009017846458-pat00013
Figure 112009017846458-pat00013

상기 센서 회로의 유효 입력 저항(Rie)은 상기 임피던스 회로부(120)의 저항들(Rf,R1,R2)에 의존할 수 있다. 수학식 9를 참조하면, 상기 유효 입력 저항(Rie)은 영 이상일 수 있다. 따라서, 상기 임피던스 회로부(120)는 다음과 같은 조건을 가질 수 있다.The effective input resistance Ri of the sensor circuit may depend on the resistors Rf, R1, and R2 of the impedance circuit unit 120. Referring to Equation 9, the effective input resistance Ri may be zero or more. Therefore, the impedance circuit unit 120 may have the following conditions.

Figure 112009017846458-pat00014
Figure 112009017846458-pat00014

상기 저항값들의 오차를 고려하면, 상기 되먹임 저항(Rf)과 상기 제1 증폭기(106)의 자체 입력 저항(Ri)은 서로 비슷한 크기를 갖는 것이 바람직하다.In consideration of the error of the resistance values, the feedback resistor Rf and the self input resistance Ri of the first amplifier 106 preferably have similar magnitudes.

[센서 회로의 입력 정전용량 줄이기][Reduce input capacitance of sensor circuit]

앞에서 설명한 센서 회로의 입력 저항 늘이기와 유사한 방식으로 센서 회로의 입력 정전용량은 감소될 수 있다.The input capacitance of the sensor circuit can be reduced in a manner similar to the increase of the input resistance of the sensor circuit described above.

도 7은 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.7 is a circuit diagram illustrating a sensor circuit according to another embodiment of the present invention.

편의상 제1 증폭기(106)의 자체 입력 저항(Ri)은 없는 것으로 취급한다. For convenience, the first amplifier 106 does not have its own input resistance Ri.

도 7을 참조하면, 상기 제1 증폭기(106)는 전압 플로우(Voltage follower)일 수 있다. 상기 제1 증폭기(106)의 제1 음의 입력단(106b)은 상기 제1 증폭기(106)의 제1 출력단(107)에 연결될 수 있다. 상기 제1 증폭기(106)가 전압 플로우로 결선되었기 때문에, 측정 전압 신호(Vm)는 상기 제1 증폭기(106)의 제1 출력단(107)에 그대로 나타날 수 있다. 임피던스 회로부(130)는 되먹임 축전기(131,Cf) 및 정전용량 전압원(30)을 포함할 수 있다. 제1 노드(N1)는 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a)과 결합 축전기(112) 사이에 위치할 수 있다. 상기 결합 축전기(112)의 정전용량은 측정 대상과 측정 전극에 의하여 형성된 등가 정전 용량(Cs)보다 작을 수 있다. 상기 정전용량 전압원(30)은 상기 되먹임 축전기(131,Cf)와 직렬 연결되어, 정전용량 되먹임 전압(Vcf)을 제공할 수 있다.Referring to FIG. 7, the first amplifier 106 may be a voltage follower. The first negative input terminal 106b of the first amplifier 106 may be connected to the first output terminal 107 of the first amplifier 106. Since the first amplifier 106 is wired with a voltage flow, the measured voltage signal Vm may appear at the first output terminal 107 of the first amplifier 106 as it is. Impedance circuitry 130 may include feedback capacitors 131 and Cf and capacitive voltage source 30. The first node N1 may be located between the coupling capacitor 112 and the first positive input terminal 106a of the first amplifier 106. The capacitance of the coupling capacitor 112 may be smaller than the equivalent capacitance Cs formed by the measurement target and the measurement electrode. The capacitive voltage source 30 may be connected in series with the feedback capacitors 131 and Cf to provide the capacitive feedback voltage Vcf.

상기 센서 회로의 유효 입력 정전용량(Cie)은 측정 전압 신호(Vm)에 의해 제1 증폭기(106)의 제1 양의 입력단(106a)에 축적된 전하량(Qm)을 상기 측정 전압 신호(Vm)로 나눈 값으로 정의될 수 있다.The effective input capacitance Cie of the sensor circuit includes the amount of charge Qm accumulated in the first positive input terminal 106a of the first amplifier 106 by the measured voltage signal Vm and the measured voltage signal Vm. It can be defined as divided by.

Figure 112009017846458-pat00015
Figure 112009017846458-pat00015

상기 측정 전압 신호(Vm)에 의해 축적되는 측정 전하량(Qm)이 영이 되면, 상기 센서 회로의 유효 입력 정전용량(Cie)은 영이 될 수 있다. 상기 측정 전하 량(Qm)은 상기 측정 전압 신호(Vm)에 의해 상기 제1 증폭기(106)의 입력 정전용량(Ci)에 축적될 수 있다. 따라서, 상기 센서 회로의 유효 입력 정전용량(Cie)은 상기 제1 증폭기(106)의 입력 정전용량(Ci)일 수 있다. 그러나, 상기 제1 증폭기(106)의 입력 정전용량(Ci)에 축적되는 전하량(Qi)이 상기 측정 전압 신호(Vm)에 기인한 것이 아니라 다른 정전용량 전압원(30)의 전위(Vcf) 및 되먹임 정전용량(Cf,131)에 기인할 수 있다. 이 경우, 상기 센서 회로의 유효 입력 정전용량(Cie)은 영이 될 수 있다. 상기 측정 전하량(Qm)은 다음과 같이 표현될 수 있다.When the measured charge amount Qm accumulated by the measured voltage signal Vm becomes zero, the effective input capacitance Cie of the sensor circuit may be zero. The measured charge amount Qm may be accumulated in the input capacitance Ci of the first amplifier 106 by the measured voltage signal Vm. Thus, the effective input capacitance Cie of the sensor circuit may be the input capacitance Ci of the first amplifier 106. However, the charge amount Qi accumulated in the input capacitance Ci of the first amplifier 106 is not due to the measured voltage signal Vm, but the potential Vcf and feedback of the other capacitance voltage source 30. It may be due to the capacitance (Cf, 131). In this case, the effective input capacitance Cie of the sensor circuit may be zero. The measured charge amount Qm may be expressed as follows.

Figure 112009017846458-pat00016
Figure 112009017846458-pat00016

상기 정전용량 전압원(30) 및 상기 되먹임 축전기(131, Cf)는 상기 제1 증폭기(106)의 제1 양의 입력단(106a)에 축적되는 상기 측정 전하량(Qm)을 변경할 수 있다. 상기 되먹임 정전용량(Cf) 및 상기 정전용량 전압원(30)의 전위(Vcf)는 상기 측정 전하량(Qm)을 제어할 수 있다. 이 경우, 상기 센서 회로의 유효 입력 정전용량(Cie)는 다음과 같이 표시될 수 있다.The capacitive voltage source 30 and the feedback capacitors 131 and Cf may change the measured charge amount Qm accumulated in the first positive input terminal 106a of the first amplifier 106. The feedback capacitance Cf and the potential Vcf of the capacitance voltage source 30 may control the measured charge amount Qm. In this case, the effective input capacitance Cie of the sensor circuit may be expressed as follows.

Figure 112009017846458-pat00017
Figure 112009017846458-pat00017

상기 센서 회로의 유효 입력 정전용량(Cie)은 영 이상일 수 있다. 이에 따라, 상기 임피던스 회로부(130)는 다음과 같은 조건을 가질 수 있다.The effective input capacitance Cie of the sensor circuit may be zero or more. Accordingly, the impedance circuit 130 may have the following conditions.

Figure 112009017846458-pat00018
Figure 112009017846458-pat00018

이 식에서 등호가 성립하는 조건일 경우, 상기 센서 회로의 유효 입력 정전용량(Cie)은 영이 될 수 있다. In this equation, when the equal sign is true, the effective input capacitance Cie of the sensor circuit may be zero.

도 8은 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.8 is a circuit diagram illustrating a sensor circuit according to another embodiment of the present invention.

본 발명의 또 다른 실시예에 따른 센서 회로는 수학식 14를 구현한 예이다.The sensor circuit according to another embodiment of the present invention is an example of implementing Equation 14.

도 8을 참조하면, 제1 증폭기(106)는 전압 플로우(Voltage follower)일 수 있다. 상기 제1 증폭기(106)의 제1 음의 입력단(106b)은 상기 제1 증폭기(106)의 제1 출력단(107)에 연결될 수 있다. 상기 제1 증폭기(106)가 전압 플로우로 결선되었기 때문에 측정 전압 신호(Vm)는 상기 제1 증폭기(106)의 제1 출력단(107)에 그대로 나타날 수 있다. 상기 임피던스 회로부(130)는 되먹임 축전기(Cf,131) 및 정전용량 전압원(30)을 포함할 수 있다. 제1 노드(N1)는 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a)과 상기 결합 축전기(112) 사이에 위치할 수 있다. 상기 되먹임 축전기(Cf,131)는 상기 제1 노드(N1)와 제3 노드(N3) 사이에 연결될 수 있다. 상기 정전용량 전압원(30)은 상기 제3 노드(N3)에 연결되어 정전용량 되먹임 전압(Vcf)을 제공할 수 있다. 상기 임피던스 회로부(130)는 상기 센서 회로의 유효 입력 정전용량(Cie)을 감소시킬 수 있다. Referring to FIG. 8, the first amplifier 106 may be a voltage follower. The first negative input terminal 106b of the first amplifier 106 may be connected to the first output terminal 107 of the first amplifier 106. Since the first amplifier 106 is connected with the voltage flow, the measured voltage signal Vm may be displayed at the first output terminal 107 of the first amplifier 106 as it is. The impedance circuit unit 130 may include a feedback capacitor Cf 131 and a capacitive voltage source 30. The first node N1 may be located between the first positive input terminal 106a of the first amplifier 106 and the coupling capacitor 112. The feedback capacitor Cf and 131 may be connected between the first node N1 and the third node N3. The capacitive voltage source 30 may be connected to the third node N3 to provide a capacitive feedback voltage Vcf. The impedance circuit unit 130 may reduce the effective input capacitance Cie of the sensor circuit.

상기 정전용량 전압원(30)은 제3 증폭기(135), 제3 저항(R3,134), 및 제4 저항(R4,133)을 포함할 수 있다. 상기 제3 증폭기(135)는 연산 증폭기일 수 있다. 상기 정전용량 전압원(30)은 비반전 증폭회로일 수 있다. 상기 제3 증폭기(135)의 제3 양의 입력단(135a)은 상기 제1 증폭기(106)의 상기 제1 출력단(107)에 연결될 수 있다. 상기 제3 증폭기(135)의 상기 제3 출력단(135c)은 상기 제3 노드(N3)에 연결될 수 있다. 상기 제4 저항(R4,133)은 상기 제3 노드(N3)와 상기 제3 증폭기의 제3 음의 입력단(135b) 사이에 연결될 수 있다. 상기 제3 저항(R3, 134)은 상기 제3 증폭기(135)의 제3 음의 입력단(135b)과 접지단 사이에 연결될 수 있다.The capacitive voltage source 30 may include a third amplifier 135, third resistors R3 and 134, and fourth resistors R4 and 133. The third amplifier 135 may be an operational amplifier. The capacitive voltage source 30 may be a non-inverting amplifier circuit. The third positive input terminal 135a of the third amplifier 135 may be connected to the first output terminal 107 of the first amplifier 106. The third output terminal 135c of the third amplifier 135 may be connected to the third node N3. The fourth resistors R4 and 133 may be connected between the third node N3 and the third negative input terminal 135b of the third amplifier. The third resistors R3 and 134 may be connected between the third negative input terminal 135b of the third amplifier 135 and the ground terminal.

상기 제3 증폭기(135)는 상기 제1 증폭기(106)의 제1 출력단(107)의 출력신호(Vout)를 입력받아 양의 되먹임하는 출력 신호(Vcf)를 제공할 수 있다. 상기 제3 증폭기의 이득을 고려하면, 상기 센서 회로의 유효 입력 정전용량(Cie)은 다음과 같이 표시될 수 있다.The third amplifier 135 may receive the output signal Vout of the first output terminal 107 of the first amplifier 106 and provide a positive feedback output signal Vcf. Considering the gain of the third amplifier, the effective input capacitance Cie of the sensor circuit can be expressed as follows.

Figure 112009017846458-pat00019
Figure 112009017846458-pat00019

상기 센서 회로의 유효 입력 정전용량(Cie)는 양의 되먹임를 제공하는 제3 증폭기의 이득을 결정하는 저항들(R3,R4)에 의해 제어됨을 확인할 수 있다. 상기 센서 회로의 유효 입력 정전용량은 영 이상일 수 있다. 따라서, 상기 제3 증폭기의 저항들(R3,R4)은 다음과 같이 제한될 수 있다.It can be seen that the effective input capacitance Cie of the sensor circuit is controlled by resistors R3 and R4 that determine the gain of the third amplifier providing positive feedback. The effective input capacitance of the sensor circuit may be zero or more. Therefore, the resistors R3 and R4 of the third amplifier may be limited as follows.

Figure 112009017846458-pat00020
Figure 112009017846458-pat00020

저항값들의 오차를 고려하면, 상기 되먹임 정전용량(Cf)과 상기 제1 증폭기(106)의 입력 정전용량(Ci)은 비슷한 크기를 갖는 것이 바람직하다.In consideration of the error of the resistance values, the feedback capacitance Cf and the input capacitance Ci of the first amplifier 106 preferably have a similar magnitude.

[연산 증폭기의 안정적인 작동을 위한 바이어스][Bias for Stable Operation of Operational Amplifiers]

상기 센서 회로의 유효 입력 저항(Rie)을 늘이는 임피던스 회로부 또는 유효 입력 정전용량(Cie)을 줄이는 임피던스 회로부 만으로는 센서 회로의 정상적인 동작을 보장하지 못할 수 있다. 상기 센서회로의 안정적 동작을 위하여, 상기 제1 증폭기(106)의 입력 바이어스 전류 경로가 확보될 필요가 있다.The impedance circuit portion that increases the effective input resistance (Rie) of the sensor circuit or the impedance circuit portion that reduces the effective input capacitance (Cie) may not guarantee the normal operation of the sensor circuit. For stable operation of the sensor circuit, an input bias current path of the first amplifier 106 needs to be secured.

다시, 도 5 내지 도 8를 참조하면, 상기 제1 증폭기(106)가 안정적으로 동작하려면, 입력 바이어스 전류 경로가 회로적으로 형성될 필요가 있다. 상기 임피던스 회로부는 이득 결정용 저항들과 회로 결선 방식에 의하여 입력 바이어스 전류 경로를 제공할 수 있다. 하지만, 상기 센서 회로의 주요 기능을 수행하는 상기 제1 증폭기(106)의 입력 바이어스 전류 경로는 보장되지 않을 수 있다.5 to 8 again, in order for the first amplifier 106 to operate stably, an input bias current path needs to be formed in a circuit. The impedance circuit unit may provide an input bias current path by gain determining resistors and a circuit wiring method. However, the input bias current path of the first amplifier 106 which performs the main function of the sensor circuit may not be guaranteed.

도 9는 본 발명의 또 다른 실시예에 따른 센서회로를 설명하는 회로도이다.9 is a circuit diagram illustrating a sensor circuit according to another embodiment of the present invention.

도 9를 참조하면, 제1 증폭기(106)는 전압 플로우(Voltage follower)일 수 있다. 상기 제1 증폭기(106)의 제1 음의 입력단(106b)은 상기 제1 증폭기(106)의 제1 출력단(107)에 연결될 수 있다. 상기 제1 증폭기(106)가 전압 플로우로 결선되었기 때문에 측정 전압 신호(Vm)는 상기 제1 증폭기(106)의 제1 출력단(107)에 그대로 나타날 수 있다. 제1 노드(N1)는 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a)과 상기 결합 축전기(112) 사이에 위치할 수 있다. 상기 제1 증폭기(106)는 자체 입력 저항(Ri) 및 자체 정전용량(Ci)를 포함할 수 있다. 상기 결합 축전기(112)의 정전용량은 측정 대상과 측정 전극에 의하여 형성된 등가 정전 용량(Cs)보다 작을 수 있다.Referring to FIG. 9, the first amplifier 106 may be a voltage follower. The first negative input terminal 106b of the first amplifier 106 may be connected to the first output terminal 107 of the first amplifier 106. Since the first amplifier 106 is connected with the voltage flow, the measured voltage signal Vm may be displayed at the first output terminal 107 of the first amplifier 106 as it is. The first node N1 may be located between the first positive input terminal 106a of the first amplifier 106 and the coupling capacitor 112. The first amplifier 106 may include its own input resistance Ri and its own capacitance Ci. The capacitance of the coupling capacitor 112 may be smaller than the equivalent capacitance Cs formed by the measurement target and the measurement electrode.

상기 바이어스 회로부(140)는 음의 되먹임을 포함하는 적분 회로를 포함할 수 있다. 상기 바이어스 회로부(140)은 바이어스 저항(Rb,141), 제4 증폭기(144), 적분 저항(R,143), 적분 축전기(C,142)를 포함할 수 있다. 상기 바이어스 저항(Rb,141)은 상기 제1 노드(N1)와 제4 노드(N4) 사이에 연결될 수 있다. 상기 적분 축전기(C,142)는 상기 제4 노드(N4)와 상기 제4 증폭기(144)의 제4 음의 입력단(144b) 사이에 연결될 수 있다. 상기 적분 저항(R,143)은 상기 제4 증폭기(144)의 제4 음의 입력단(144b)과 제1 증폭기(106)의 출력단(107) 사이에 연결될 수 있다. 상기 제4 증폭기(144)의 제4 출력단(144c)은 상기 제4 노드(N4)에 연결될 수 있다. 상기 제4 증폭기(144)의 제4 양의 입력단(144a)은 접지될 수 있다.The bias circuit unit 140 may include an integration circuit including a negative feedback. The bias circuit unit 140 may include bias resistors Rb and 141, fourth amplifiers 144, integral resistors R and 143, and integral capacitors C and 142. The bias resistors Rb and 141 may be connected between the first node N1 and the fourth node N4. The integral capacitors C and 142 may be connected between the fourth node N4 and the fourth negative input terminal 144b of the fourth amplifier 144. The integration resistors R and 143 may be connected between the fourth negative input terminal 144b of the fourth amplifier 144 and the output terminal 107 of the first amplifier 106. The fourth output terminal 144c of the fourth amplifier 144 may be connected to the fourth node N4. The fourth positive input terminal 144a of the fourth amplifier 144 may be grounded.

상기 제1 증폭기(106)의 입력 바이어스 전류(Ib)는 상기 제1 증폭기(106)의 자체 입력 저항(Ri)를 통해 흐를 수 있다. 이에 따라, 상기 제1 증폭기(106)의 제1 양의 입력단(106a)에 직류 오프셋 전압(Voffset)은 Ib x Ri 일 수 있다. 상기 직류 오프셋 전압(Voffset)이 상기 제1 증폭기(106)의 구동 전압(Vcc) 범위 내에 있으면, 상기 제1 증폭기(106)의 동작은 보장될 수 있다. 그러나, 상기 제1 증폭기(106)의 출력에 직류 요동이 발생하면, 상기 제1 증폭기(106)의 동작은 불안할 수 있다. The input bias current Ib of the first amplifier 106 may flow through its own input resistance Ri of the first amplifier 106. Accordingly, the DC offset voltage V offset at the first positive input terminal 106a of the first amplifier 106 may be Ib x Ri. When the DC offset voltage V offset is within a driving voltage Vcc of the first amplifier 106, the operation of the first amplifier 106 may be guaranteed. However, when a direct current fluctuation occurs in the output of the first amplifier 106, the operation of the first amplifier 106 may be unstable.

되먹임 저항에 의한 바이어스 전류 경로를 생각해 볼 수도 있으나, 상기 되먹임 저항값은 상기 제1 증폭기(106)의 입력 저항(Ri)과 거의 같은 값을 가질 수 있으므로, 상기 제1 증폭기(106)의 제1 양의 입력단(106a)에 상기 직류 오프셋 전압(Voffset)이 형성될 수 있다.Although the bias current path by the feedback resistor may be considered, the feedback resistance value may have a value substantially equal to the input resistance Ri of the first amplifier 106, and thus, the first of the first amplifier 106. The DC offset voltage V offset may be formed at the positive input terminal 106a.

또한, 상기 제1 증폭기(106)에 따라 입력 바이어스 전류(Ib)와 입력 저항(Ri)은 다를 수 있기 때문에, 상기 직류 오프셋 전압(Voffset)이 항상 상기 제1 증폭기(106)의 구동 전압(Vcc) 범위 내에 있을 것을 보장하지 못할 수 있다. 더구나, 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a)에 존재하는 상기 직류 오프셋 전압(Voffset)은 수학식 9의 유효 입력 저항(Rie)을 무의미하게 할 수 있다.In addition, since the input bias current Ib and the input resistance Ri may be different according to the first amplifier 106, the DC offset voltage V offset is always the driving voltage of the first amplifier 106. Vcc) may not be guaranteed to be in the range. In addition, the DC offset voltage V offset present in the first positive input terminal 106a of the first amplifier 106 may make the effective input resistance Rie of Equation 9 meaningless.

상기 센서 회로의 유효 입력 저항(Rie)을 높이면 높일수록, 본 발명의 일 실시예에 부합하는 비접촉 전위 측정이 가능해 질 수 있다. 하지만, 상기 제1 증폭기(106)의 제1 양의 입력단(106a)에 상기 직류 오프셋 전압(Voffset)이 존재하면, 상기 제1 증폭기(106)의 출력(Vout)은 포화될 수 있다. 따라서, 상기 센서 회로의 유효 입력 저항(Rie)은 높은 값(이론적으로는 무한대)으로 유지하면서, 상기 제1 증 폭기(106)를 안정적으로 동작시키기 위하여 별도의 입력 바이어스 전류 경로를 확보할 필요가 있다. 예를 들어, 상기 바이어스 회로부(140)는 상기 직류 오프셋 전압(Voffset)이 제1출력단(107)에 나타나지 않도록 상기 제1 증폭기(106)의 제1 양의 입력단(106a)을 기준 전위( 예를 들면, 0 V)로 유지할 수 있다. 이를 위하여, 상기 바이어스 회로부(140)는 음의 되먹임 신호(Vb)를 제공할 수 있다. 또한, 상기 되먹임 신호(Vb)는 상기 제1 증폭기(106)의 출력(Vout)의 크기에 무관하게 항상 상기 기준 전위를 유지하도록 제공될 수 있다. 따라서, 상기 바이어스 회로부(140)는 적분회로를 포함할 수 있다. As the effective input resistance (Rie) of the sensor circuit is increased, the non-contact potential measurement according to the embodiment of the present invention may be enabled. However, when the DC offset voltage V offset is present at the first positive input terminal 106a of the first amplifier 106, the output Vout of the first amplifier 106 may be saturated. Therefore, it is necessary to secure a separate input bias current path in order to stably operate the first amplifier 106 while keeping the effective input resistance Rie of the sensor circuit at a high value (theoretical infinity). have. For example, the bias circuit unit 140 may apply the first positive input terminal 106a of the first amplifier 106 to a reference potential (eg, to prevent the DC offset voltage V offset ) from appearing at the first output terminal 107. For example, it can be maintained at 0 V). To this end, the bias circuit unit 140 may provide a negative feedback signal Vb. In addition, the feedback signal Vb may be provided to always maintain the reference potential regardless of the magnitude of the output Vout of the first amplifier 106. Thus, the bias circuit unit 140 may include an integration circuit.

상기 제1 증폭기(106)의 입력 바이어스 전류(Ib)에 의해 제1 출력단(107)에 양(음) 직류 오프셋 전압(Voffset)이 발생할 수 있다. 이 경우, 상기 바이어스 회로부(140)의 상기 제4 증폭기(144)의 상기 적분 저항(R,143)을 통한 전류 유입(유출)은 상기 적분 축전기(C,142)에 전하를 충전시킬 수 있다. 이에 따라, 상기 제4 증폭기(144)의 제4 출력단(144c)에 음(양)의 전압이 생성될 수 있다. 이어서, 상기 제4 증폭기(144)는 상기 바이어스 저항(Rb,141)을 통하여 상기 직류 바이어스 전류(Ib)를 흡수(생성)할 수 있다. 따라서, 상기 제1 증폭기(106)의 제1 양의 입력단(106a)에 직류 오프셋 전압(Voffset)의 생성을 억제할 수 있다. A positive (negative) DC offset voltage Voffset may be generated at the first output terminal 107 by the input bias current Ib of the first amplifier 106. In this case, the inflow (outflow) of the current through the integration resistors R and 143 of the fourth amplifier 144 of the bias circuit unit 140 may charge the integration capacitors C and 142. Accordingly, a negative voltage may be generated at the fourth output terminal 144c of the fourth amplifier 144. Subsequently, the fourth amplifier 144 may absorb (generate) the DC bias current Ib through the bias resistors Rb and 141. Therefore, generation of the DC offset voltage Voffset at the first positive input terminal 106a of the first amplifier 106 can be suppressed.

상기 바이어스 회로부(140)를 통해 측정 전류가 역시 흐를 수 있다. 하지만, 상기 바이어스 회로부(140)의 주파수 특성으로 인해, 상기 측정 전류의 높은 주파수 성분은 상기 바이어스 회로부(140)를 통과하지 못할 수 있다. 상기 적분 저 항(143)의 저항값(R)과 적분 축전기(142)의 정전용량(C)은 신호의 주파수 대역에 따라 적합하게 선정될 수 있다. 1/RC값이 신호의 각주파수보다 훨씬 작도록 선정할 수 있다. 그럼에도 불구하고, 상기 바이어스 저항(Rb,141)은 상기 센서 회로의 유효 입력 저항(Rie)에는 영향을 미칠 수 있다. 이 영향을 고려한 센서 회로의 구성에 대해 논의해 본다. Measurement current may also flow through the bias circuit unit 140. However, due to the frequency characteristic of the bias circuit unit 140, the high frequency component of the measurement current may not pass through the bias circuit unit 140. The resistance value R of the integration resistor 143 and the capacitance C of the integration capacitor 142 may be appropriately selected according to the frequency band of the signal. The 1 / RC value can be chosen to be much smaller than the angular frequency of the signal. Nevertheless, the bias resistor Rb 141 may affect the effective input resistance Ri of the sensor circuit. The configuration of the sensor circuit considering this effect is discussed.

[센서 회로 구성][Sensor Circuit Configuration]

도 10은 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.10 is a circuit diagram illustrating a sensor circuit according to another embodiment of the present invention.

도 10을 참조하면, 비접촉식 센서 회로는 측정 대상과 전기적, 물리적 비접촉으로 상기 측정 대상의 전위를 측정할 수 있다. 상기 센서 회로는 제1 증폭기(106) 및 결합 축전기(112)를 포함할 수 있다. Referring to FIG. 10, the non-contact sensor circuit may measure the potential of the measurement object in electrical and physical contact with the measurement object. The sensor circuit may include a first amplifier 106 and a coupling capacitor 112.

상기 비접촉식 센서 회로는 상기 측정 대상과 축전 결합하는 측정 전극, 상기 측정 전극과 직렬 연결되는 결합 축전기(112), 제1 음의 입력단 및 상기 결합 축전기에 연결된 제1 양의 입력단을 포함하고 측정 신호(Vm)를 상기 제1 양의 입력단(106a)으로 입력받아 상기 측정 신호(Vm)를 증폭하여 제1 출력단(107)으로 출력하는 제1 증폭기(106), 및 상기 제1 노드(N1)와 상기 제1 출력단(107) 사이에 연결되어 입력 임피던스를 증가시키는 임피던스 회로부(150)를 포함할 수 있다. 상기 결합 축전기(112)의 결합 정전용량(Cc)은 상기 측정 대상과 상기 측정 전극에 의하여 형성된 등가 정전 용량보다 작을 수 있다.The non-contact sensor circuit includes a measurement electrode capacitively coupled to the measurement object, a coupling capacitor 112 connected in series with the measurement electrode, a first negative input terminal and a first positive input terminal connected to the coupling capacitor, and a measurement signal ( A first amplifier 106 for receiving Vm) through the first positive input terminal 106a and amplifying the measured signal Vm to a first output terminal 107; and the first node N1 and the It may include an impedance circuit 150 is connected between the first output terminal 107 to increase the input impedance. The coupling capacitance Cc of the coupling capacitor 112 may be smaller than the equivalent capacitance formed by the measurement target and the measurement electrode.

상기 제1 증폭기(106)는 자체 입력 저항(Ri) 및 자체 정전용량(Ci)를 포함할 수 있다. 상기 제1 증폭기(106)의 상기 제1 음의 입력단(106b)은 상기 제1 출력단(107)에 연결될 수 있다. 바이어스 회로부(140)는 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a)과 상기 결합 축전기(112) 사이에 위치한 제1 노드(N1)와 상기 제1 증폭기(106)의 상기 제1 출력단(107) 사이에 연결되어 상기 제1 증폭기(106)의 안정적 동작을 제공할 수 있다.The first amplifier 106 may include its own input resistance Ri and its own capacitance Ci. The first negative input terminal 106b of the first amplifier 106 may be connected to the first output terminal 107. The bias circuit unit 140 includes a first node N1 located between the first positive input terminal 106a of the first amplifier 106 and the coupling capacitor 112 and the first node of the first amplifier 106. It is connected between the first output terminal 107 can provide a stable operation of the first amplifier 106.

상기 임피던스 회로부(150)는 상기 제1 노드(N1)와 상기 제1 출력단(107) 사이에 연결되어 상기 센서 회로의 유효 입력 정전용량(Cie)을 감소시키는 용량성 전류 회로부(130) 및 상기 제1 노드(N1)와 상기 제1 출력단(107) 사이에 연결되어 상기 센서 회로의 유효 입력 저항(Rie)을 증가시키는 저항성 전류 회로부(120) 중에서 적어도 하나를 포함할 수 있다.The impedance circuit unit 150 is connected between the first node N1 and the first output terminal 107 to reduce the effective input capacitance Cie of the sensor circuit. At least one of the resistive current circuit unit 120 connected between the first node (N1) and the first output terminal 107 to increase the effective input resistance (Rie) of the sensor circuit.

상기 저항성 전류 회로부(120)는 상기 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 되먹임 저항(Rf,121), 상기 제2 노드(N2)에 연결되는 제2 출력단(124c)을 포함하는 제2 증폭기(124), 상기 제2 증폭기(124)의 제2 음의 입력단(124b)과 접지단 사이에 연결된 제1 저항(R1,123), 및 상기 제2 노드(N2)와 상기 제2 증폭기(124)의 제2 음의 입력단(124b) 사이에 연결된 제2 저항(R2,122)을 포함할 수 있다. 상기 제2 증폭기(124)의 제2 양의 입력단(124a)은 상기 제1 증폭기(106)의 상기 제1 출력단(107)에 연결될 수 있다. 상기 저항성 전류 회로부(120)는 양의 되먹임을 가지는 비반전 증폭회로를 포함할 수 있다. 상기 제2 증폭기(124)의 제2 출력단(124c)은 저항 되먹임 전위(Vrf)를 제공할 수 있다. The resistive current circuit unit 120 includes a feedback resistor Rf and 121 connected between the first node N1 and the second node N2 and a second output terminal 124c connected to the second node N2. A second amplifier 124, a first resistor R1 and 123 connected between the second negative input terminal 124b of the second amplifier 124 and a ground terminal, and the second node N2 and the The second resistor 124 may include second resistors R2 and 122 connected between the second negative input terminal 124b of the second amplifier 124. The second positive input terminal 124a of the second amplifier 124 may be connected to the first output terminal 107 of the first amplifier 106. The resistive current circuit unit 120 may include a non-inverting amplifier circuit having a positive feedback. The second output terminal 124c of the second amplifier 124 may provide a resistance feedback potential Vrf.

상기 용량성 전류 회로부(130)는 상기 제1 노드(N1)와 제3 노드(N3) 사이에 연결된 되먹임 축전기(Cf,131), 상기 제3 노드(N3)에 연결된 제3 출력단(135c)을 포함하는 제3 증폭기(135), 상기 제3 증폭기(135)의 상기 제3 음의 입력단(135b)과 접지단 사이에 연결된 제3 저항(R3,134), 및 상기 제3 노드(N3)와 상기 제3 증폭기(135)의 제3 음의 입력단(135b) 사이에 연결된 제4 저항(R4,133)을 포함할 수 있다. 상기 제3 증폭기(135)의 제3 양의 입력단(135a)은 상기 제1 증폭기(106)의 제1 출력단(107)에 연결될 수 있다. 상기 용량성 전류 회로부는 양의 되먹임을 가지는 비반전 증폭회로를 포함할 수 있다. 상기 제3 증폭기(135)의 제3 출력단(135c)은 정전용량 되먹임 전위(Vcf)를 제공할 수 있다.The capacitive current circuit unit 130 includes a feedback capacitor Cf and 131 connected between the first node N1 and the third node N3 and a third output terminal 135c connected to the third node N3. And a third resistor 135 including a third resistor R3 and 134 connected between the third negative input terminal 135b and the ground terminal of the third amplifier 135, and the third node N3. Fourth resistors R4 and 133 connected between the third negative input terminal 135b of the third amplifier 135 may be included. The third positive input terminal 135a of the third amplifier 135 may be connected to the first output terminal 107 of the first amplifier 106. The capacitive current circuit unit may include a non-inverting amplifier circuit having a positive feedback. The third output terminal 135c of the third amplifier 135 may provide the capacitive feedback potential Vcf.

상기 바이어스 회로부(140)는 상기 제1 노드(N1)와 제4 노드(N4) 사이에 연결된 바이어스 저항(Rb), 상기 제4 노드(N4)에 연결된 제4 출력단(144c)을 포함하는 제4 증폭기(144), 상기 제4 노드(N4)와 상기 제4 증폭기(144)의 제4 음의 입력단(144b) 사이에 연결된 축전기(C,142), 및 상기 제4 증폭기(144)의 상기 제4 음의 입력단(144b)과 상기 제1 증폭기(106)의 상기 제1 출력단(107) 사이에 연결된 저항(R,143)을 포함할 수 있다. 상기 제4 증폭기(144)의 제4 양의 입력단(144a)은 접지에 연결될 수 있다. 상기 바이어스 회로부(140)는 음의 되먹임을 가지는 반전 증폭회로를 포함하는 적분회로를 포함할 수 있다. 상기 제4 증폭기(144)의 제4 출력단(144c)은 바이어스 전위(Vb)를 제공할 수 있다.The bias circuit unit 140 includes a bias resistor Rb connected between the first node N1 and the fourth node N4, and a fourth output terminal 144c connected to the fourth node N4. A capacitor C, 142 connected between the amplifier 144, the fourth node N4 and the fourth negative input terminal 144b of the fourth amplifier 144, and the fourth of the fourth amplifier 144. It may include a resistor (R, 143) connected between the four negative input terminal 144b and the first output terminal 107 of the first amplifier 106. The fourth positive input terminal 144a of the fourth amplifier 144 may be connected to ground. The bias circuit unit 140 may include an integrating circuit including an inverting amplifying circuit having a negative feedback. The fourth output terminal 144c of the fourth amplifier 144 may provide a bias potential Vb.

이하에서, 상기 바이어스 회로부(140)와 상기 임피던스 회로부(150)의 결합에 따른 동작을 설명한다.Hereinafter, an operation according to the coupling of the bias circuit unit 140 and the impedance circuit unit 150 will be described.

상기 센서 회로의 설계조건을 예를 통해 제시한다. 앞에서 설명한 것에서 크게 수정되는 부분은 상기 바이어스 회로부(140)의 바이어스 저항(Rb)의 도입으로 인한 유효 입력 저항(Rie)일 수 있다. 수학식 9를 참조하면, 측정 전압 신호(Vm)와 되먹임 저항(Rf)의 관점에서 보면, 상기 바이어스 저항(Rb)은 상기 제1 증폭기(106)의 입력 저항(Ri)과 병렬 연결된 것으로 볼 수 있다. 이 경우, 수학식 9의 유효 입력 저항(Rie)은 다음과 같이 수정될 수 있다.The design conditions of the sensor circuit are shown through examples. In the above description, a large modification may be an effective input resistance Rie due to the introduction of the bias resistor Rb of the bias circuit unit 140. Referring to Equation 9, in view of the measured voltage signal Vm and the feedback resistor Rf, the bias resistor Rb may be regarded as being connected in parallel with the input resistance Ri of the first amplifier 106. have. In this case, the effective input resistance Rie of Equation 9 may be modified as follows.

Figure 112009017846458-pat00021
Figure 112009017846458-pat00021

유사하게, 수학식 10을 참조하면, 되먹임 저항(Rf)에 되먹임 신호(Vrf)를 제공하는 제2 증폭기(124)의 이득을 결정하는 저항들(R1,R2)의 제한 조건은 다음과 같이 수정될 수 있다.Similarly, referring to Equation 10, the constraints of the resistors R1 and R2 that determine the gain of the second amplifier 124 which provides the feedback signal Vrf to the feedback resistor Rf are modified as follows. Can be.

Figure 112009017846458-pat00022
Figure 112009017846458-pat00022

되먹임 축전기(Cf)에 관련된 수학식 15 및 수학식 16은 그대로 유용할 수 있다. 즉, 상기 바이어스 회로(140)는 상기 센서 회로의 유효 입력 정전용량(Cie)에는 영향을 미치지 않을 수 있다. Equations 15 and 16 associated with the feedback capacitor Cf may be useful as they are. That is, the bias circuit 140 may not affect the effective input capacitance Cie of the sensor circuit.

가드부(115)는 상기 결합 축전기(112) 및/또는 상기 측정 전극 주위를 감싸고 상기 제1 출력단(107)에 연결될 수 있다. 상기 제1 증폭기(106)의 자체 입력 정전용량(Ci)은 실제 회로 결선 과정에서 전기적 배선에 의해 변형될 수 있다. 상기 제1 증폭기(106)의 자체 입력 저항(Ri)은 실제 회로 결선 과정에서 전기적 배선에 의해 변형될 수 있다. 이러한 상기 전기적 배선에 의한 영향을 줄이기 위해, 신호 입력 경로에 가드부(guard,115)가 배치될 수 있다. 예를 들어, 인쇄 회로 기판(PCB)에서 신호 입력선 주위에 측정 전압 신호(Vs)와 다른 전위가 형성되어 있으면, 그 전위차에 기인한 누설전류가 발생될 수 있다. 상기 누설 전류는 상기 제1 증폭기(106)의 자체 입력 저항(Ri)과 자체 입력 정전용량(Ci)에 영향을 줄 수 있다. 뿐만 아니라, 상기 누설 전류는 상기 제1 증폭기(106)의 입력 바이어스 전류(Ib)를 변형할 수 있다. 이러한 영향을 줄이기 위해, 상기 신호 입력선 주위는 측정 전압 신호(Vs)와 동등한 전위를 갖는 금속 도선으로 둘러싸일 수 있다. The guard unit 115 may be wrapped around the coupling capacitor 112 and / or the measuring electrode and connected to the first output terminal 107. The self input capacitance Ci of the first amplifier 106 may be modified by electrical wiring in an actual circuit wiring process. The self input resistance Ri of the first amplifier 106 may be modified by electrical wiring in an actual circuit wiring process. In order to reduce the influence of the electrical wiring, a guard 115 may be disposed in the signal input path. For example, if a potential different from the measurement voltage signal Vs is formed around the signal input line in the printed circuit board PCB, a leakage current due to the potential difference may be generated. The leakage current may affect the self input resistance Ri and the self input capacitance Ci of the first amplifier 106. In addition, the leakage current may modify the input bias current Ib of the first amplifier 106. To reduce this effect, the signal input line may be surrounded by a metal lead having a potential equal to the measured voltage signal Vs.

상기 가드부(115)의 구동 신호는 상기 제1 증폭기(106)의 출력 신호(Vout)에서 제공받을 수 있다. 이에 따라, 상기 제1 증폭기(106)는 외부 잡음의 유입을 억제하는 저 임피던스 상태의 가드부로 보호될 수 있다. 상기 가드부(115)는 신호 입력단(118) 주위에 배치된 가드 연결단(116)에 연결될 수 있다. 상기 가드 연결단(116)는 신호 검출용 측정 전극(미도시)의 가드 역할도 수행할 수 있다. 입력 단자부(119)는 신호입력단자(118), 기준 접지단(117), 및 가드 연결단(116)를 포함할 수 있다. 상기 입력 단자부(119)는 측정 전극의 장착을 용이하도록 구성해 둘 수 있다.The driving signal of the guard unit 115 may be provided from the output signal Vout of the first amplifier 106. Accordingly, the first amplifier 106 may be protected by a guard unit in a low impedance state that suppresses the inflow of external noise. The guard unit 115 may be connected to a guard connection terminal 116 disposed around the signal input terminal 118. The guard connection terminal 116 may also serve as a guard of a measurement electrode (not shown) for signal detection. The input terminal unit 119 may include a signal input terminal 118, a reference ground terminal 117, and a guard connection terminal 116. The input terminal unit 119 may be configured to facilitate mounting of the measurement electrode.

상기 측정 대상의 전압 신호(Vs)에 대한 상기 센서 회로의 출력 신호(Vout)의 주파수 응답 특성은 다음과 같이 얻을 수 있다.  The frequency response characteristic of the output signal Vout of the sensor circuit with respect to the voltage signal Vs to be measured can be obtained as follows.

Figure 112009017846458-pat00023
Figure 112009017846458-pat00023

여기서, i는 복소수를 나타내고, ω는 상기 측정 대상의 전압 신호(Vs)의 각주파수, Cc는 결합 정전용량, Cie는 상기 센서 회로의 유효 입력 정전용량(수학식 15 참조), Rb는 바이어스 저항, R은 적분 저항, C는 적분 축전기의 정전용량, Rie는 상기 센서 회로의 유효 입력 저항(수학식 17 참조), ωo는 상기 센서 회로의 고유 각주파수를 각각 나타낸다. 상기 센서 회로의 상기 고유 각주파수(ωo)는 상기 측정 대상의 전압 신호(Vs)의 최저 주파수 보다 월등히 낮도록 설정될 수 있다. 이 경우, 상기 센서 회로는 수학식 19에서 알 수 있듯이 고주파 통과 필터처럼 동작할 수 있다. 상기 측정 대상의 전압 신호(Vs)의 각주파수(ω)가 상기 고유 각주파수( ωo)보다 월등히 큰 경우, 입출력 신호 크기 비는 수학식1과 유사하게 다음과 같이 근사될 수 있다.I denotes a complex number, ω denotes an angular frequency of the voltage signal Vs to be measured, Cc denotes a coupling capacitance, Cie denotes an effective input capacitance of the sensor circuit (see Equation 15), and Rb denotes a bias resistor. Where R is the integral resistance, C is the capacitance of the integrating capacitor, Rie is the effective input resistance of the sensor circuit (see Equation 17), and o is the natural angular frequency of the sensor circuit. The natural angular frequency ω o of the sensor circuit may be set to be much lower than the lowest frequency of the voltage signal Vs to be measured. In this case, the sensor circuit may operate as a high pass filter as shown in Equation 19. When the angular frequency ω of the voltage signal Vs to be measured is much larger than the natural angular frequency ω o , the input / output signal size ratio may be approximated as follows, similar to Equation (1).

Figure 112009017846458-pat00024
Figure 112009017846458-pat00024

Rie를 Ri로 대치하고, Cie를 Ci로 대치하면, 수학식 20은 수학식 1과 동일하다. 그러나, 유효 입력 정전용량(Cie, 수학식 15 참조) 및 유효 입력 저항(Rie, 수학식 17 참조)은 각각 상기 용량성 전류 회로부(130) 및 저항성 전류 회로부(140)에 의하여 조절될 수 있다. 예를 들면, 상기 유효 입력 정전용량(Cie)은 상기 용량성 전류 회로부(130)의 제3 증폭기(135)의 이득용 저항값들(R3,R4)에 의하여 조절될 수 있고, 상기 유효 입력 저항(Rie)은 상기 저항성 전류 회로부(120)의 제2 증폭기(124)의 이득용 저항값들(R1,R2)에 의하여 조절될 수 있다. 결국, 상기 센서 회로는 유효 입력 정전 용량(Cie)을 감소시킬 수 있고, 상기 유효 입력 저항(Rie)을 증가시킬 수 있어, 상기 센서 회로는 비접촉식으로 측정 대상의 전위를 측정할 수 있다.If Rie is replaced with Ri and Cie is replaced with Ci, equation (20) is the same as that of equation (1). However, the effective input capacitance Cie (see Equation 15) and the effective input resistance Rie (see Equation 17) may be adjusted by the capacitive current circuit unit 130 and the resistive current circuit unit 140, respectively. For example, the effective input capacitance Cie may be adjusted by gain resistance values R3 and R4 of the third amplifier 135 of the capacitive current circuit unit 130, and the effective input resistance ( Rie) may be controlled by gain resistance values R1 and R2 of the second amplifier 124 of the resistive current circuit unit 120. As a result, the sensor circuit can reduce the effective input capacitance Cie and increase the effective input resistance Ri, so that the sensor circuit can measure the potential of the measurement target in a non-contact manner.

상기 센서 회로의 유효 입력 저항(Rie)과 유효 입력 정전용량(Cie)의 제어는 결합 정전용량(112)의 선택의 폭을 넓혀줄 수 있다. 따라서, 측정 대상과 측정 전극 사이의 전기적 결합(capacitive coupling)의 정도에 무관하게, 비접촉 전위 측정이 가능할 수 있다.The control of the effective input resistance Ri and the effective input capacitance Cie of the sensor circuit can widen the selection of the coupling capacitance 112. Accordingly, non-contact potential measurement may be possible regardless of the degree of capacitive coupling between the measurement object and the measurement electrode.

이하에서는 본 발명의 변형된 실시예를 설명한다. 변형된 실시예는 도 10에서 설명한 센서 회로와 유사하게 동작한다.Hereinafter, a modified embodiment of the present invention will be described. The modified embodiment operates similarly to the sensor circuit described in FIG.

도 11은 본 발명의 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.11 is a circuit diagram illustrating a sensor circuit according to another embodiment of the present invention.

도 11을 참조하면, 비접촉식 센서 회로는 측정 대상과 전기적, 물리적 비접촉으로 상기 측정 대상의 전위를 측정할 수 있다. 상기 센서 회로는 제1 증폭기(106) 및 결합 축전기(112)를 포함할 수 있다.Referring to FIG. 11, the non-contact sensor circuit may measure the potential of the measurement object in electrical and physical contact with the measurement object. The sensor circuit may include a first amplifier 106 and a coupling capacitor 112.

상기 비접촉식 센서 회로는 상기 측정 대상과 축전 결합하는 측정 전극, 상기 측정 전극과 직렬 연결되는 결합 축전기(112), 제1 음의 입력단 및 상기 결합 축전기에 연결된 제1 양의 입력단을 포함하고 측정 신호(Vm)를 상기 제1 양의 입력단(106a)으로 입력받아 상기 측정 신호(Vm)를 증폭하여 제1 출력단(107)으로 출력하는 제1 증폭기(106), 및 상기 제1 노드(N1)와 상기 제1 출력단(107) 사이에 연결되어 입력 임피던스를 증가시키는 임피던스 회로부(450)를 포함할 수 있다. 상기 결합 축전기(112)의 결합 정전용량(Cc)은 상기 측정 대상과 상기 측정 전극에 의하여 형성된 등가 정전 용량보다 작을 수 있다.The non-contact sensor circuit includes a measurement electrode capacitively coupled to the measurement object, a coupling capacitor 112 connected in series with the measurement electrode, a first negative input terminal and a first positive input terminal connected to the coupling capacitor, and a measurement signal ( A first amplifier 106 for receiving Vm) through the first positive input terminal 106a and amplifying the measured signal Vm to a first output terminal 107; and the first node N1 and the It may include an impedance circuit unit 450 connected between the first output terminal 107 to increase the input impedance. The coupling capacitance Cc of the coupling capacitor 112 may be smaller than the equivalent capacitance formed by the measurement target and the measurement electrode.

상기 제1 증폭기(106)는 자체 입력 저항(Ri) 및 자체 정전용량(Ci)를 포함할 수 있다. 상기 제1 증폭기(106)의 상기 제1 음의 입력단(106b)은 상기 제1 출력단(107)에 연결될 수 있다. 바이어스 회로부(140)는 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a)과 상기 결합 축전기(112) 사이에 위치한 제1 노드(N1)와 상기 제1 증폭기(106)의 상기 제1 출력단(107) 사이에 연결되어 상기 제1 증폭기(106)의 안정적 동작을 제공할 수 있다.The first amplifier 106 may include its own input resistance Ri and its own capacitance Ci. The first negative input terminal 106b of the first amplifier 106 may be connected to the first output terminal 107. The bias circuit unit 140 includes a first node N1 located between the first positive input terminal 106a of the first amplifier 106 and the coupling capacitor 112 and the first node of the first amplifier 106. It is connected between the first output terminal 107 can provide a stable operation of the first amplifier 106.

상기 측정 전극은 신호 입련단(118)에 장착될 수 있다. 상기 제1 증폭기(106)의 상기 제1 음의 입력단(106b)은 상기 제1 출력단(107)에 연결될 수 있다. 상기 센서 회로는 임피던스 회로부(450)를 포함할 수 있다. 상기 임피던스 회로 부(450)는 상기 센서 회로의 임피던스를 제어할 수 있다.The measuring electrode may be mounted on the signal input end 118. The first negative input terminal 106b of the first amplifier 106 may be connected to the first output terminal 107. The sensor circuit may include an impedance circuit unit 450. The impedance circuit unit 450 may control the impedance of the sensor circuit.

상기 바이어스 회로부(140)는 상기 제1 노드(N1)와 제4 노드(N4) 사이에 연결된 바이어스 저항(Rb), 상기 제4 노드(N4)에 연결된 제4 출력단(144c)을 포함하는 제4 증폭기(144), 상기 제4 노드(N4)와 상기 제4 증폭기(144)의 제4 음의 입력단(144b) 사이에 연결된 축전기(C,142), 및 상기 제4 증폭기(144)의 상기 제4 음의 입력단(144b)과 상기 제1 증폭기(106)의 상기 제1 출력단(107) 사이에 연결된 저항(R,143)을 포함할 수 있다. 상기 제4 증폭기(144)의 제4 양의 입력단(144a)은 접지에 연결될 수 있다. 상기 바이어스 회로부(140)는 음의 되먹임을 가지는 반전 증폭회로를 포함하는 적분회로를 포함할 수 있다.The bias circuit unit 140 includes a bias resistor Rb connected between the first node N1 and the fourth node N4, and a fourth output terminal 144c connected to the fourth node N4. A capacitor C, 142 connected between the amplifier 144, the fourth node N4 and the fourth negative input terminal 144b of the fourth amplifier 144, and the fourth of the fourth amplifier 144. It may include a resistor (R, 143) connected between the four negative input terminal 144b and the first output terminal 107 of the first amplifier 106. The fourth positive input terminal 144a of the fourth amplifier 144 may be connected to ground. The bias circuit unit 140 may include an integrating circuit including an inverting amplifying circuit having a negative feedback.

상기 임피던스 회로부(450)는 상기 제1 노드와 상기 제1 출력단 사이에 연결되어 입력 임피던스를 증가시킬 수 있다. 상기 임피던스 회로부(450)는 상기 제1 노드(N1)와 제3 노드(N3) 사이에 연결된 되먹임 축전기(Cf,431), 상기 제3 노드(N3)에 연결된 제3 출력단(435c)을 포함하는 제3 증폭기(435), 상기 제3 증폭기(435)의 상기 제3 음의 입력단(435b)과 접지단 사이에 연결된 제1 저항(R1,434), 및 상기 제3 노드(N3)와 상기 제3 증폭기(435)의 제3 음의 입력단(435b) 사이에 직렬 연결된 제2 저항(R2,437) 및 축전기(C1,436)를 포함할 수 있다. 상기 제3 증폭기(435)의 제3 양의 입력단(435a)은 상기 제1 증폭기(106)의 상기 제1 출력단(107)에 연결될 수 있다.The impedance circuit unit 450 may be connected between the first node and the first output terminal to increase an input impedance. The impedance circuit 450 includes a feedback capacitor Cf and 431 connected between the first node N1 and the third node N3 and a third output terminal 435c connected to the third node N3. A third resistor 435, a first resistor R1, 434 connected between the third negative input terminal 435b of the third amplifier 435 and a ground terminal, and the third node N3 and the third resistor; The third resistor 435 may include a second resistor (R2, 437) and a capacitor (C1, 436) connected in series between the third negative input terminal (435b). The third positive input terminal 435a of the third amplifier 435 may be connected to the first output terminal 107 of the first amplifier 106.

상기 임피던스 회로부(450)에 의한 센서 회로의 유효 입력 저항(Rie)은 수학식 17 대신에 다음으로 얻을 수 있다.The effective input resistance Ri of the sensor circuit by the impedance circuit unit 450 may be obtained next instead of Equation 17.

Figure 112009017846458-pat00025
Figure 112009017846458-pat00025

유효 저항(Rie)값은 0 이상일 수 있다는 조건에 의해 상기 센서회로의 회로 요소는 다음의 조건을 가질 수 있다.By the condition that the effective resistance (Rie) value may be zero or more, the circuit element of the sensor circuit may have the following conditions.

Figure 112009017846458-pat00026
Figure 112009017846458-pat00026

이것은 상기 수학식 18과 유사한 조건이다. This is a condition similar to the above expression (18).

상기 임피던스 회로부(450)에 의한 센서 회로의 입력 정전용량(Cie)은 수학식 15 대신에 다음으로 얻는다.The input capacitance Cie of the sensor circuit by the impedance circuit unit 450 is obtained next instead of equation (15).

Figure 112009017846458-pat00027
Figure 112009017846458-pat00027

유효 정전용량(Cie)이 0 이상일 수 있다는 조건에 의해 상기 센서회로의 회로 요소는 다음의 조건을 가질 수 있다.Under the condition that the effective capacitance Cie may be equal to or greater than zero, the circuit element of the sensor circuit may have the following condition.

Figure 112009017846458-pat00028
Figure 112009017846458-pat00028

이것은 상기 수학식 16과 유사한 조건이다. This is a condition similar to the above equation (16).

도 12는 본 발명의 또 다른 실시예에 따른 센서 회로를 설명하는 회로도이다.12 is a circuit diagram illustrating a sensor circuit according to another embodiment of the present invention.

도 12을 참조하면, 비접촉식 센서 회로는 측정 대상과 전기적, 물리적 비접촉으로 상기 측정 대상의 전위를 측정할 수 있다. 상기 센서 회로는 제1 증폭기(106) 및 결합 축전기(112)를 포함할 수 있다.Referring to FIG. 12, the non-contact sensor circuit may measure the potential of the measurement object in electrical and physical contact with the measurement object. The sensor circuit may include a first amplifier 106 and a coupling capacitor 112.

상기 비접촉식 센서 회로는 상기 측정 대상과 축전 결합하는 측정 전극, 상기 측정 전극과 직렬 연결되는 결합 축전기(112), 제1 음의 입력단 및 상기 결합 축전기에 연결된 제1 양의 입력단을 포함하고 측정 신호(Vm)를 상기 제1 양의 입력단(106a)으로 입력받아 상기 측정 신호(Vm)를 증폭하여 제1 출력단(107)으로 출력하는 제1 증폭기(106), 및 상기 제1 노드(N1)와 상기 제1 출력단(107) 사이에 연결되어 입력 임피던스를 증가시키는 임피던스 회로부(550)를 포함할 수 있다. 상기 결합 축전기(112)의 결합 정전용량(Cc)은 상기 측정 대상과 상기 측정 전극에 의하여 형성된 등가 정전 용량보다 작을 수 있다.The non-contact sensor circuit includes a measurement electrode capacitively coupled to the measurement object, a coupling capacitor 112 connected in series with the measurement electrode, a first negative input terminal and a first positive input terminal connected to the coupling capacitor, and a measurement signal ( A first amplifier 106 for receiving Vm) through the first positive input terminal 106a and amplifying the measured signal Vm to a first output terminal 107; and the first node N1 and the An impedance circuit unit 550 connected between the first output terminal 107 to increase an input impedance may be included. The coupling capacitance Cc of the coupling capacitor 112 may be smaller than the equivalent capacitance formed by the measurement target and the measurement electrode.

상기 제1 증폭기(106)는 자체 입력 저항(Ri) 및 자체 정전용량(Ci)를 포함할 수 있다. 상기 제1 증폭기(106)의 상기 제1 음의 입력단(106b)은 상기 제1 출력 단(107)에 연결될 수 있다. 바이어스 회로부(140)는 상기 제1 증폭기(106)의 상기 제1 양의 입력단(106a)과 상기 결합 축전기(112) 사이에 위치한 제1 노드(N1)와 상기 제1 증폭기(106)의 상기 제1 출력단(107) 사이에 연결되어 상기 제1 증폭기(106)의 안정적 동작을 제공할 수 있다.The first amplifier 106 may include its own input resistance Ri and its own capacitance Ci. The first negative input terminal 106b of the first amplifier 106 may be connected to the first output terminal 107. The bias circuit unit 140 includes a first node N1 located between the first positive input terminal 106a of the first amplifier 106 and the coupling capacitor 112 and the first node of the first amplifier 106. It is connected between the first output terminal 107 can provide a stable operation of the first amplifier 106.

상기 측정 전극은 신호 입련단(118)에 장착될 수 있다. 상기 제1 증폭기(106)의 상기 제1 음의 입력단(106b)은 상기 제1 출력단(107)에 연결될 수 있다. 상기 센서 회로는 임피던스 회로부(550)를 포함할 수 있다. 상기 임피던스 회로부(550)는 상기 센서 회로의 임피던스를 제어할 수 있다.The measuring electrode may be mounted on the signal input end 118. The first negative input terminal 106b of the first amplifier 106 may be connected to the first output terminal 107. The sensor circuit may include an impedance circuit unit 550. The impedance circuit unit 550 may control the impedance of the sensor circuit.

상기 바이어스 회로부(140)는 상기 제1 노드(N1)와 제4 노드(N4) 사이에 연결된 바이어스 저항(Rb), 상기 제4 노드(N4)에 연결된 제4 출력단(144c)을 포함하는 제4 증폭기(144), 상기 제4 노드(N4)와 상기 제4 증폭기(144)의 제4 음의 입력단(144b) 사이에 연결된 축전기(C,142), 및 상기 제4 증폭기(144)의 상기 제4 음의 입력단(144b)과 상기 제1 증폭기(106)의 상기 제1 출력단(107) 사이에 연결된 저항(R,143)을 포함할 수 있다. 상기 제4 증폭기(144)의 제4 양의 입력단(144a)은 접지에 연결될 수 있다. 상기 바이어스 회로부(140)는 음의 되먹임을 가지는 반전 증폭회로를 포함하는 적분회로를 포함할 수 있다.The bias circuit unit 140 includes a bias resistor Rb connected between the first node N1 and the fourth node N4, and a fourth output terminal 144c connected to the fourth node N4. A capacitor C, 142 connected between the amplifier 144, the fourth node N4 and the fourth negative input terminal 144b of the fourth amplifier 144, and the fourth of the fourth amplifier 144. It may include a resistor (R, 143) connected between the four negative input terminal 144b and the first output terminal 107 of the first amplifier 106. The fourth positive input terminal 144a of the fourth amplifier 144 may be connected to ground. The bias circuit unit 140 may include an integrating circuit including an inverting amplifying circuit having a negative feedback.

상기 임피던스 회로부(550)는 상기 제1 노드와 상기 제1 출력단 사이에 연결되어 입력 임피던스를 증가시킬 수 있다. 상기 임피던스 회로부(550)는 상기 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 되먹임 저항(Rf,521), 상기 제2 노드(N2)에 연결된 제2 출력단(524c)을 포함하는 제2 증폭기(524), 상기 제2 증폭기(524)의 상기 제2 음의 입력단(524b)과 접지단 사이에 연결된 제1 축전기(C1,525), 및 상기 제2 노드(N2)와 상기 제2 증폭기(524)의 제2 음의 입력단(524b) 사이에 직렬 연결된 저항(R1,522) 및 제2 축전기(C2,526)를 포함할 수 있다. 상기 제2 증폭기(524)의 제2 양의 입력단(524a)은 상기 제1 증폭기(106)의 상기 제1 출력단(107)에 연결될 수 있다.The impedance circuit unit 550 may be connected between the first node and the first output terminal to increase an input impedance. The impedance circuit unit 550 includes a feedback resistor Rf 521 connected between the first node N1 and the second node N2, and a second output terminal 524c connected to the second node N2. A second amplifier 524, a first capacitor C1, 525 connected between the second negative input terminal 524b and the ground terminal of the second amplifier 524, and the second node N2 and the first node; It may include a resistor (R1, 522) and the second capacitor (C2, 526) connected in series between the second negative input terminal (524b) of the two amplifier (524). The second positive input terminal 524a of the second amplifier 524 may be connected to the first output terminal 107 of the first amplifier 106.

상기 임피던스 회로부(550)에 의한 센서 회로의 유효 입력 저항(Rie)은 수학식 17 대신에 다음으로 얻을 수 있다.The effective input resistance Ri of the sensor circuit by the impedance circuit unit 550 can be obtained next instead of Equation 17.

Figure 112009017846458-pat00029
Figure 112009017846458-pat00029

유효 저항(Rie)값은 0 이상일 수 있다는 조건에 의해 상기 센서 회로의 회로 요소는 다음의 조건을 가질 수 있다.Under the condition that the effective resistance (Rie) value may be zero or more, the circuit element of the sensor circuit may have the following condition.

Figure 112009017846458-pat00030
Figure 112009017846458-pat00030

이것은 상기 수학식 18과 유사한 조건이다. This is a condition similar to the above expression (18).

상기 임피던스 회로부(550)에 의한 센서 회로의 입력 정전용량(Cie)은 수학식 15 대신에 다음으로 얻는다.The input capacitance Cie of the sensor circuit by the impedance circuit unit 550 is obtained next instead of the equation (15).

Figure 112009017846458-pat00031
Figure 112009017846458-pat00031

유효 정전용량(Cie)이 0 이상일 수 있다는 조건에 의해 상기 센서 회로의 회로 요소는 다음의 조건을 가질 수 있다.Under the condition that the effective capacitance Cie may be equal to or greater than zero, the circuit element of the sensor circuit may have the following condition.

Figure 112009017846458-pat00032
Figure 112009017846458-pat00032

이것은 상기 수학식 16과 유사한 조건이다. This is a condition similar to the above equation (16).

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far I looked at the center of the preferred embodiment for the present invention. Those skilled in the art will appreciate that the present invention can be implemented in a modified form without departing from the essential features of the present invention. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

도 1은 본 발명의 일 실시예에 따른 센서 회로의 동작 원리를 설명하는 도면이다. 1 is a view for explaining the operating principle of the sensor circuit according to an embodiment of the present invention.

도 2는 도 1의 센서 회로의 등가 회로도이다. FIG. 2 is an equivalent circuit diagram of the sensor circuit of FIG. 1.

도 3은 도 2의 센서 회로의 주파수 특성을 설명하는 도면이다. FIG. 3 is a diagram illustrating a frequency characteristic of the sensor circuit of FIG. 2.

도 4 내지 도 12는 본 발명의 실시예들에 따른 센서 회로를 설명하는 회로도이다.4 to 12 are circuit diagrams illustrating a sensor circuit according to embodiments of the present invention.

Claims (13)

측정 대상과 전기적, 물리적 비접촉으로 상기 측정 대상의 전위를 측정하는 비접촉식 센서 회로에 있어서,In the non-contact sensor circuit for measuring the potential of the measurement object in electrical and physical non-contact with the measurement object, 상기 측정 대상과 축전 결합하는 측정 전극;A measurement electrode capacitively coupled to the measurement object; 상기 측정 전극과 직렬 연결되는 결합 축전기;A coupling capacitor connected in series with the measuring electrode; 제1 음의 입력단 및 상기 결합 축전기에 연결된 제1 양의 입력단을 포함하고 측정 신호를 상기 제1 양의 입력단으로 입력받아 상기 측정 신호를 증폭하여 제1 출력단으로 출력하는 제1 증폭기; 및A first amplifier including a first negative input terminal and a first positive input terminal connected to the coupling capacitor, and receiving a measurement signal through the first positive input terminal and amplifying the measurement signal and outputting the measured signal to a first output terminal; And 제1 노드와 상기 제1 출력단 사이에 연결되어 입력 임피던스를 증가시키는 임피던스 회로부를 포함하고,An impedance circuit portion connected between a first node and the first output terminal to increase an input impedance, 상기 제1 증폭기는 자체 입력 저항(Ri) 및 자체 정전용량(Ci)를 포함하고,The first amplifier includes a self input resistance Ri and a self capacitance Ci; 상기 결합 축전기의 결합 정전용량은 상기 측정 대상과 상기 측정 전극에 의하여 형성된 등가 정전 용량보다 작은 것을 특징으로 하는 비접촉식 센서 회로.The coupling capacitance of the coupling capacitor is smaller than the equivalent capacitance formed by the measurement object and the measurement electrode. 제1 항에 있어서,According to claim 1, 상기 제1 증폭기의 상기 제1 음의 입력단은 상기 제1 출력단에 연결된 것을 특징으로 하는 비접촉식 센서 회로.And said first negative input end of said first amplifier is coupled to said first output end. 제1 항에 있어서,According to claim 1, 상기 결합 축전기 및 상기 측정 전극 중에서 적어도 하나의 주위를 감싸고 상기 제1 출력단에 연결된 가드부를 포함하는 것을 특징으로 하는 비접촉식 센서 회로.And a guard portion wrapped around at least one of the coupling capacitor and the measurement electrode and connected to the first output terminal. 제1 항에 있어서,According to claim 1, 상기 제1 증폭기의 상기 제1 양의 입력단과 상기 결합 축전기 사이에 위치한 제1 노드와 상기 제1 증폭기의 상기 제1 출력단 사이에 연결되어 상기 제1 증폭기의 안정적 동작을 제공하는 바이어스 회로부를 더 포함하는 비접촉식 센서 회로.A bias circuit portion coupled between a first node positioned between the first positive input terminal of the first amplifier and the coupling capacitor and the first output terminal of the first amplifier to provide stable operation of the first amplifier Contactless sensor circuit. 제4 항에 있어서,5. The method of claim 4, 상기 바이어스 회로부는:The bias circuit portion: 상기 제1 노드와 제4 노드 사이에 연결된 바이어스 저항(Rb);A bias resistor Rb coupled between the first node and a fourth node; 상기 제4 노드에 연결된 제4 출력단을 포함하는 제4 증폭기;A fourth amplifier including a fourth output terminal connected to the fourth node; 상기 제4 노드와 상기 제4 증폭기의 제4 음의 입력단 사이에 연결된 축전기(C); 및A capacitor C coupled between the fourth node and a fourth negative input terminal of the fourth amplifier; And 상기 제4 증폭기의 상기 제4 음의 입력단과 상기 제1 증폭기의 제1 출력단 사이에 연결된 저항(R)을 포함하되, A resistor (R) coupled between the fourth negative input terminal of the fourth amplifier and the first output terminal of the first amplifier, 상기 제4 증폭기의 제4 양의 입력단은 접지단에 연결된 것을 특징으로 하는 비접촉식 센서 회로.And a fourth positive input terminal of said fourth amplifier is connected to a ground terminal. 제4 항에 있어서,5. The method of claim 4, 상기 바이어스 회로부는 바이어스 저항 및 상기 바이어스 저항(Rb)을 통하여 음의 되먹임을 제공하는 반전 증폭회로를 가지는 적분회로를 포함하는 것을 특징으로 하는 비접촉식 센서 회로.And the bias circuit portion includes an integrating circuit having a bias resistor and an inverting amplification circuit providing a negative feedback through the bias resistor (Rb). 제1 항에 있어서,According to claim 1, 상기 임피던스 회로부는:The impedance circuit portion: 상기 제1 노드와 상기 제1 출력단 사이에 연결되어 상기 센서 회로의 유효 입력 정전용량을 감소시키는 용량성 전류 회로부; 및A capacitive current circuit portion connected between the first node and the first output terminal to reduce an effective input capacitance of the sensor circuit; And 상기 제1 노드와 상기 제1 출력단 사이에 연결되어 상기 센서 회로의 유효 입력 저항을 증가시키는 저항성 전류 회로부 중에서 적어도 하나를 포함하는 것을 특징으로 하는 비접촉식 센서 회로.And at least one of a resistive current circuit portion connected between the first node and the first output terminal to increase an effective input resistance of the sensor circuit. 제6 항에 있어서,The method according to claim 6, 상기 임피던스 회로부는:The impedance circuit portion: 상기 제1 노드(N1)와 제3 노드(N3) 사이에 연결된 되먹임 축전기(Cf);A feedback capacitor Cf connected between the first node N1 and a third node N3; 상기 제3 노드(N3)에 연결된 제3 출력단을 포함하는 제3 증폭기;A third amplifier including a third output terminal connected to the third node N3; 상기 제3 증폭기의 제3 음의 입력단과 접지단 사이에 연결된 제1 저항(R1); 및 A first resistor (R1) connected between the third negative input terminal and the ground terminal of the third amplifier; And 상기 제3 노드(N3)와 상기 제3 증폭기의 제3 음의 입력단 사이에 직렬 연결된 제2 저항(R2) 및 축전기(C1)를 포함하고,A second resistor R2 and a capacitor C1 connected in series between the third node N3 and a third negative input terminal of the third amplifier, 상기 제3 증폭기의 제3 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결되고,A third positive input terminal of the third amplifier is connected to the first output terminal of the first amplifier,
Figure 112010056324993-pat00033
Figure 112010056324993-pat00033
를 충족하고,Meet and Rb는 상기 바이어스 저항이고, Ri는 상기 자체 입력 저항인 것을 특징으로 하는 비접촉식 센서 회로.Rb is the bias resistor, and Ri is the self input resistor.
제1 항에 있어서,According to claim 1, 상기 임피던스 회로부는:The impedance circuit portion: 상기 제1 노드(N1)와 제3 노드(N3) 사이에 연결된 되먹임 축전기(Cf);A feedback capacitor Cf connected between the first node N1 and a third node N3; 상기 제3 노드(N3)에 연결된 제3 출력단(435c)을 포함하는 제3 증폭기;A third amplifier including a third output terminal 435c connected to the third node N3; 상기 제3 증폭기의 제3 음의 입력단과 접지단 사이에 연결된 제1 저항(R1); 및A first resistor (R1) connected between the third negative input terminal and the ground terminal of the third amplifier; And 상기 제3 노드(N3)와 상기 제3 증폭기의 제3 음의 입력단 사이에 직렬 연결된 제2 저항(R2) 및 축전기(C1)를 포함하되,A second resistor R2 and a capacitor C1 connected in series between the third node N3 and a third negative input terminal of the third amplifier, 상기 제3 증폭기의 제3 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결되고,A third positive input terminal of the third amplifier is connected to the first output terminal of the first amplifier,
Figure 112010056324993-pat00034
Figure 112010056324993-pat00034
를 충족하고,Meet and Ci는 상기 자체 입력 정전용량인 것을 특징으로 하는 비접촉식 센서 회로.Ci is a contactless sensor circuit, characterized in that the self input capacitance.
제6 항에 있어서,The method according to claim 6, 상기 임피던스 회로부는:The impedance circuit portion: 상기 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 되먹임 저항(Rf);A feedback resistor Rf connected between the first node N1 and the second node N2; 상기 제2 노드(N2)에 연결된 제2 출력단을 포함하는 제2 증폭기;A second amplifier including a second output terminal connected to the second node N2; 상기 제2 증폭기의 제2 음의 입력단과 접지단 사이에 연결된 제1 축전기(C1); 및A first capacitor C1 connected between the second negative input terminal and the ground terminal of the second amplifier; And 상기 제2 노드(N2)와 상기 제2 증폭기의 제2 음의 입력단 사이에 직렬 연결된 저항(R1) 및 제2 축전기(C2)를 포함하되,A resistor R1 and a second capacitor C2 connected in series between the second node N2 and the second negative input terminal of the second amplifier, 상기 제2 증폭기의 제2 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결되고,A second positive input terminal of the second amplifier is connected to the first output terminal of the first amplifier,
Figure 112010056324993-pat00035
Figure 112010056324993-pat00035
를 충족하고,Meet and Rb는 상기 바이어스 저항이고, Ri는 상기 자체 입력 저항인 것을 특징으로 하는 비접촉식 센서 회로.Rb is the bias resistor, and Ri is the self input resistor.
제1 항에 있어서,According to claim 1, 상기 임피던스 회로부는:The impedance circuit portion: 상기 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 되먹임 저항(Rf);A feedback resistor Rf connected between the first node N1 and the second node N2; 상기 제2 노드(N2)에 연결된 제2 출력단을 포함하는 제2 증폭기;A second amplifier including a second output terminal connected to the second node N2; 상기 제2 증폭기의 제2 음의 입력단과 접지단 사이에 연결된 제1 축전기(C1); 및A first capacitor C1 connected between the second negative input terminal and the ground terminal of the second amplifier; And 상기 제2 노드(N2)와 상기 제2 증폭기의 제2 음의 입력단 사이에 직렬 연결된 저항(R1) 및 제2 축전기(C2)를 포함하되,A resistor R1 and a second capacitor C2 connected in series between the second node N2 and the second negative input terminal of the second amplifier, 상기 제2 증폭기의 제2 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결되고,A second positive input terminal of the second amplifier is connected to the first output terminal of the first amplifier,
Figure 112010056324993-pat00036
Figure 112010056324993-pat00036
를 충족하고,Meet and Ci는 상기 자체 정전용량인 것을 특징으로 하는 비접촉식 센서 회로.Ci is the self-capacitance, characterized in that the contactless sensor circuit.
제1 항에 있어서,According to claim 1, 상기 임피던스 회로부는:The impedance circuit portion: 상기 제1 노드(N1)와 제3 노드(N3) 사이에 연결된 되먹임 축전기(Cf);A feedback capacitor Cf connected between the first node N1 and a third node N3; 상기 제3 노드(N3)에 연결된 제3 출력단을 포함하는 제3 증폭기;A third amplifier including a third output terminal connected to the third node N3; 상기 제3 증폭기의 제3 음의 입력단과 접지단 사이에 연결된 제1 저항(R1); 및 A first resistor (R1) connected between the third negative input terminal and the ground terminal of the third amplifier; And 상기 제3 노드(N3)와 상기 제3 증폭기의 제3 음의 입력단 사이에 직렬 연결된 제2 저항(R2) 및 축전기(C1)를 포함하고,A second resistor R2 and a capacitor C1 connected in series between the third node N3 and a third negative input terminal of the third amplifier, 상기 제3 증폭기의 제3 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결되는 것을 특징으로 하는 비접촉식 센서 회로.And a third positive input terminal of the third amplifier is connected to the first output terminal of the first amplifier. 제1 항에 있어서,According to claim 1, 상기 임피던스 회로부는:The impedance circuit portion: 상기 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 되먹임 저항(Rf);A feedback resistor Rf connected between the first node N1 and the second node N2; 상기 제2 노드(N2)에 연결된 제2 출력단을 포함하는 제2 증폭기;A second amplifier including a second output terminal connected to the second node N2; 상기 제2 증폭기의 제2 음의 입력단과 접지단 사이에 연결된 제1 축전기(C1); 및A first capacitor C1 connected between the second negative input terminal and the ground terminal of the second amplifier; And 상기 제2 노드(N2)와 상기 제2 증폭기의 제2 음의 입력단 사이에 직렬 연결된 저항(R1) 및 제2 축전기(C2)를 포함하되,A resistor R1 and a second capacitor C2 connected in series between the second node N2 and the second negative input terminal of the second amplifier, 상기 제2 증폭기의 제2 양의 입력단은 상기 제1 증폭기의 상기 제1 출력단에 연결되는 것을 특징으로 하는 비접촉식 센서 회로.And a second positive input terminal of the second amplifier is connected to the first output terminal of the first amplifier.
KR1020090025204A 2009-03-25 2009-03-25 Contactless sensor circuit KR101001865B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090025204A KR101001865B1 (en) 2009-03-25 2009-03-25 Contactless sensor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090025204A KR101001865B1 (en) 2009-03-25 2009-03-25 Contactless sensor circuit

Publications (2)

Publication Number Publication Date
KR20100107104A KR20100107104A (en) 2010-10-05
KR101001865B1 true KR101001865B1 (en) 2010-12-17

Family

ID=43128954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090025204A KR101001865B1 (en) 2009-03-25 2009-03-25 Contactless sensor circuit

Country Status (1)

Country Link
KR (1) KR101001865B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227413B1 (en) * 2011-03-08 2013-02-12 (주)락싸 Electrical contactless bio-electrical signal measurement apparatus and the method of the same
KR102137259B1 (en) * 2013-08-08 2020-07-23 삼성전자주식회사 Circuit, device and method to measure bio signal with driving shield by common mode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11332841A (en) 1998-05-29 1999-12-07 Rikagaku Kenkyusho Biological signal sensor
US6807438B1 (en) 1999-08-26 2004-10-19 Riccardo Brun Del Re Electric field sensor
KR100736721B1 (en) 2004-08-31 2007-07-09 재단법인서울대학교산학협력재단 Electric non-contact apparatus and method for taking electrocardiograms

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11332841A (en) 1998-05-29 1999-12-07 Rikagaku Kenkyusho Biological signal sensor
US6807438B1 (en) 1999-08-26 2004-10-19 Riccardo Brun Del Re Electric field sensor
KR100736721B1 (en) 2004-08-31 2007-07-09 재단법인서울대학교산학협력재단 Electric non-contact apparatus and method for taking electrocardiograms

Also Published As

Publication number Publication date
KR20100107104A (en) 2010-10-05

Similar Documents

Publication Publication Date Title
US8264247B2 (en) Electric potential sensor
US7466148B2 (en) Sensor system for measuring an electric potential signal of an object
KR101068037B1 (en) Sensor circuit
KR101001865B1 (en) Contactless sensor circuit
KR101001863B1 (en) Contactless sensor circuit
JP2002022786A (en) Impedance detecting circuit and impedance detecting method
KR20040053121A (en) Sensor capacity sensing apparatus and sensor capacity sensing method
JP4287130B2 (en) Capacitance detection circuit and capacitance detection method
JPS6182104A (en) Electrostatic capacity type range finder
CN106788327B (en) Sensor circuit for both contact and non-contact detection
Mustapha et al. Single supply differential capacitive sensor with parasitic capacitance and resistance consideration
JP2002022785A (en) Impedance detecting circuit and impedance detecting method
CN105866714A (en) Magnetic field intensity detecting suite
JP2003075481A (en) Impedance detection circuit and capacitance detection circuit
JP4071582B2 (en) Impedance detection circuit and method thereof
JP4282321B2 (en) Impedance detection device and impedance detection method
JP3356029B2 (en) Electric quantity detection circuit
Moayer et al. Ultra-low power wide-dynamic-range universal interface for capacitive and resistive sensors
CN220104335U (en) Torque signal acquisition circuit, sensing device and robot thereof
JP2017096886A (en) Piezoelectric sensor
JP2002044788A (en) Microphone device
CN115900923A (en) Weak signal extraction circuit for line vibration sensor
JPH03228738A (en) Living body potential measuring electrode
JP2011188405A (en) Electronic circuit and electronic equipment
CN116572285A (en) Torque signal acquisition circuit and robot thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171123

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191121

Year of fee payment: 10