KR100967677B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR100967677B1
KR100967677B1 KR1020070012360A KR20070012360A KR100967677B1 KR 100967677 B1 KR100967677 B1 KR 100967677B1 KR 1020070012360 A KR1020070012360 A KR 1020070012360A KR 20070012360 A KR20070012360 A KR 20070012360A KR 100967677 B1 KR100967677 B1 KR 100967677B1
Authority
KR
South Korea
Prior art keywords
film
psz
trench
device isolation
hsq
Prior art date
Application number
KR1020070012360A
Other languages
English (en)
Other versions
KR20080073585A (ko
Inventor
권혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070012360A priority Critical patent/KR100967677B1/ko
Publication of KR20080073585A publication Critical patent/KR20080073585A/ko
Application granted granted Critical
Publication of KR100967677B1 publication Critical patent/KR100967677B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane

Abstract

본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 소자분리영역을 갖는 반도체기판 상에 상기 소자분리 영역을 노출시키는 하드마스크막을 형성하는 단계와, 상기 하드마스크막을 식각마스크로 이용해서 노출된 반도체 기판의 소자분리 영역을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 상기 트렌치의 상부 면보다 낮은 깊이로 SOD 공정에 따라 PSZ(poly silazane) 물질막을 도포하는 단계와, 상기 PSZ 물질막 상에 트렌치가 완전 매립되도록 캡핑(capping)막으로써 SOD 공정에 따라 HSQ(Hydrogen silses quioxane) 물질막을 도포하는 단계와, 상기 도포된 PSZ 및 HSQ 물질막을 경화시키는 단계와, 상기 하드마스크막이 노출될때까지 경화된 HSQ 및 PSZ 물질막을 평탄화하는 단계와, 상기 하드마스크막을 제거하는 단계를 포함한다.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer of semiconductor device}
도 1 및 도 2는 종래 소자분리막 형성방법에서의 문제점을 설명하기 위한 그래프 및 표.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
300 : 반도체기판 302 : 패드산화막
304 : 패드질화막 306 : 하드마스크막
308 : 측벽산화막 310 : 선형질화막
312 : 선형산화막 314 : 절연막
318 : PSZ(Poly silazane) 물질막 T : 트렌치
320 : HSQ(Hydrogen silses quioxane) 물질막
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 자세하 게는, 소자분리막의 물성 변화를 방지할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 기술의 진보와 더불어, 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 사이즈의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다.
기판의 활성 영역을 정의하는 소자분리막의 형성시 상기 소자분리막을 형성하기 위한 트렌치를 매립하는 방법으로 HDP(high density plasma) 산화막을 이용하여 DED(deposition-dep-deposition) 또는 DEDED(deposition-dep-deposition-dep-deposition) 방법을 주로 사용해 왔다. 그러나, 반도체 소자의 집적도가 증가함에 따라 디자인 룰은 감소하여 액티브 영역의 크기는 점점 감소되고 있으며, 또한 소자의 전기적 특성을 위하여 트렌치의 깊이가 점점 깊어짐에 따라 종횡비가 증가하면서 트렌치 갭-필(gap-fill) 문제가 발생하게 되었다.
따라서, 상기 언급한 트렌치의 갭-필 문제를 해결하기 위해, HARP(High aspect ratio process)나 PDL(Pulsed seposition layer)의 방식을 사용하여 트렌치의 매립이 이루어지고 있는데, 상기와 같은 HARP나 PDL 방식은 등각형의 증착방식이라는 한계가 있으므로 트렌치의 매립 모양이 일정한 경사를 가지고 있어야 한다는 단점이 생기게 된다.
이에 현재는, 트렌치의 하단부를 매립특성이 우수한 SOD(Spin-On Dielectric)막으로 증착한 다음, 상기 SOD막 상에 상기 트렌치를 완전 매립하도록 HDP(High Density Plasma)막을 증착하여 상기 SOD막과 HDP막의 적층막으로 이루어진 소자분리막을 형성하는 방법이 제안된 바 있으며, 상기 소자분리막을 SOD막과 HDP막의 적층막 구조로 형성하면, 종횡비(aspect ratio)가 큰 트렌치의 하단부를 매립특성이 우수한 SOD막으로 형성함으로써 보이드의 발생 없이 막을 매립할 수 있으며, 후속 공정시 노출되는 트렌치의 상단부를 식각속도가 비교적 느린 HDP막으로 형성함으로써 후속으로 수행되는 세정 공정시 유발되는 소자분리막의 신뢰성 열화를 방지할 수 있는 장점이 있다.
그러나, 향후 50nm 이하의 반도체 소자에서는 상기와 같은 SOD막 및 HDP막의 적층구조 또는 HDP단일막의 적용이 불가능할 것으로 예상되어, SOD 단일막의 단일 공정으로 소자분리막을 형성하는 방법이 제안되고 있다.
한편, 상기 SOD막을 소자분리막으로 형성시, PSZ(Poly silazane)과 같은 소오스 물질막을 이용하여 형성하는 방법이 사용되고 있다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 상기와 같은 SOD 공정에 따라 PSZ 물질막을 이용하여 형성하는 소자분리막은 상기 PSZ 물질막이 대기중에 노출되면 대기중의 수분과 반응하여 후속의 SOD막의 물성이 점점 변하게 되며, 도 1 및 도 2에 도시된 바와 같이 SOD 공정으로 절연막 증착 후 노출 시간에 따라 상기 PSZ 물질막의 경화도 및 식각 비율에 따른 손실량이 변하는 것을 확인할 수 있다.
따라서, 상기와 같이 시간이 지연됨에 따라 후속의 SOD막 물성이 점점 변하게 되어 상기 SOD막에 대한 CMP 수행 공정이 어려워지게 된다.
결과적으로, 상기와 같이 CMP 공정 수행에 어려워짐에 따라 반도체 소자의 신뢰성이 저하되게 된다.
따라서, 본 발명은 SOD막의 물성 변화를 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
또한, 본 발명은 상기와 같이 SOD막의 물성변화를 방지하여 상기 SOD막에 대한 CMP 공정을 원활하게 수행할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
게다가, 본 발명은 상기와 같이 CMP 공정을 원활하게 수행하여 반도체 소자의 신뢰성을 향상시킨 반도체 소자의 소자분리막 형성방법을 제공한다.
일 실시예에 있어서, 반도체 소자의 소자분리막 형성방법은, 소자분리영역을 갖는 반도체기판 상에 상기 소자분리 영역을 노출시키는 하드마스크막을 형성하는 단계; 상기 하드마스크막을 식각마스크로 이용해서 노출된 반도체 기판의 소자분리 영역을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 내에 상기 트렌치의 상부 면보다 낮은 깊이로 SOD 공정에 따라 PSZ(poly silazane) 물질막을 도포하는 단계; 상기 PSZ 물질막 상에 트렌치가 매립되도록 캡핑(capping)막으로써 SOD 공정에 따라 HSQ(Hydrogen silses quioxane) 물질막을 도포하는 단계; 상기 도포된 PSZ 및 HSQ 물질막을 경화시키는 단계; 상기 하드마스크막이 노출될때까지 경화된 HSQ 및 PSZ 물질막을 평탄화하는 단계; 및 상기 하드마스크막을 제거하는 단계;를 포함한다.
상기 PSZ 및 HSQ 물질막은 인-시튜(In-situ)의 방식에 따라 차례로 도포한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 SOD막을 이용한 소자분리막 형성시, 상기 SOD 공정을 이용한 절연막 증착 시 PSZ(Poly silazane) 물질막을 도포하고, 상기 PSZ 물질막을 이용하여 증착된 절연막 상에 대해 HSQ(Hydrogen silses quioxane) 물질막을 캡핑(capping)막으로써 도포한다.
이렇게 하면, 상기 HSQ물질막에 의해 대기 중에 PSZ물질막이 노출되는 것을 방지할 수 있으므로, 상기 PSZ물질막 및 HSQ물질막으로 구성된 SOD막의 물성변화를 방지할 수 있다.
또한, 상기와 같이 SOD막의 물성변화를 방지함으로써, SOD막에 대한 CMP 공정을 원활하게 수행할 수 있다.
따라서, 본 발명은 SOD막의 특성을 확보할 수 있는 바, 전체 반도체 소자의 신뢰성을 향상시킬 수 있다.
자세하게, 도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막을 형성하기 위한 공정별 단면로로서, 이를 설명하면 다음과 같다.
도 3a를 참조하면, 활성 영역 및 소자분리 영역을 갖는 반도체 기판(300) 상 에 패드산화막(302) 및 패드질화막(304)의 적층막으로 이루어진 하드마스크막(306)을 형성하고, 상기 패드질화막(304) 상에 소자분리 영역 상부의 패드질화막(304) 부분을 노출시키는 감광막 패턴(도시안됨)을 형성한다.
도 3b를 참조하면, 상기 감광막 패턴을 식각마스크로 이용해서 노출된 패드질화막(304) 부분을 식각한 후, 상기 식각된 패드질화막(304)을 식각마스크로 이용하여 그 아래의 패드산화막(302)과 반도체 기판(300)을 식각하여 소자분리막이 형성될 트렌치(T)를 형성한다.
도 3c를 참조하면, 상기 잔류된 감광막 패턴을 제거하고, 상기 감광막 패턴이 제거된 반도체 기판(300) 결과물에 대해 열산화 공정을 수행하여 트렌치(T) 표면에 측벽산화막(308)을 형성한다. 그리고, 상기 측벽산화막(308)이 형성된 트렌치(T)를 포함한 반도체 기판(300) 상에 선형질화막(310) 및 선형산화막(312)을 차례로 형성한다.
도 3d를 참조하면, 상기 선형산화막(312), 선형질화막(310) 및 측벽산화막(308)이 형성된 트렌치(T)를 포함한 반도체 기판(300) 상에 SOD 공정을 이용한 절연막(314)을 증착한다. 이때, 상기 절연막(314)은 PSZ(Poly silazane)물질막(318)을 도포하여 형성하도록 한다.
도 3e를 참조하면, 상기 PSZ물질막(318)으로 SOD 공정에 따라 형성된 절연막 상에 인-시튜(In-situ)의 방식으로 HSQ(Hydrogen silses quioxane)물질막(320)을 캡핑(capping)막으로써 도포한다. 여기서, 미설명된 도면부호 314는 HSQ물질막(320)을 도포하여 형성된 절연막을 나타낸다.
도 3f를 참조하면, 상기 HSQ물질막(320) 및 PSZ물질막(318)이 증착된 절연 막(314)을 치밀하게 시키기 위해 경화시키고, 그런다음, 상기 하드마스크막(306)이 노출될까지 CMP하여 제거하고, 상기 반도체 기판(300) 상에 잔류한 하드마스크(306)를 제거하여 본 발명의 실시예에 따른 반도체 소자의 소자분리막을 완성한다.
이 경우, 본 발명은 PSZ물질막이 함유된 SOD 공정을 이용한 절연막에 대해 HSQ물질막을 캡핑막으로서 도포함으로써, 상기 PSZ물질막이 상기 HSQ캡핑 물질막에 의해 대기 중에 노출되는 것을 방지할 수 있어, 그에 따른 후속의 SOD막의 물성변화를 방지할 수 있다.
또한, 상기와 같이 후속의 SOD막 물성변화를 방지함으로써, SOD막에 대한 CMP 공정을 원활하게 수행할 수 있다.
따라서, 본 발명은 SOD막의 특성을 확보할 수 있는 바, 전체 반도체 소자의 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이 본 발명은, PSZ물질막이 함유된 SOD 공정에 따른 절연막에 대해 HSQ물질막을 캡핑막으로서 도포함으로써, 상기 PSZ물질막이 상기 HSQ캡핑 물질막에 의해 대기 중에 노출되는 것을 방지할 수 있어, 그에 따른 후속의 SOD막의 물성변화를 방지할 수 있다.
또한, 본 발명은 상기와 같이 SOD막의 물성변화를 방지함으로써, SOD막에 대한 CMP 공정을 원활하게 수행할 수 있다.
따라서, 본 발명은 SOD막의 특성을 확보할 수 있는 것을 통해 전체 반도체 소자의 신뢰성을 향상시킬 수 있다.

Claims (2)

  1. 소자분리영역을 갖는 반도체기판 상에 상기 소자분리 영역을 노출시키는 하드마스크막을 형성하는 단계;
    상기 하드마스크막을 식각마스크로 이용해서 노출된 반도체 기판의 소자분리 영역을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 내에 상기 트렌치의 상부 면보다 낮은 깊이로 SOD 공정에 따라 PSZ(poly silazane) 물질막을 도포하는 단계;
    상기 PSZ 물질막 상에 트렌치가 매립되도록 캡핑(capping)막으로써 SOD 공정에 따라 HSQ(Hydrogen silses quioxane) 물질막을 도포하는 단계;
    상기 도포된 PSZ 및 HSQ 물질막을 경화시키는 단계;
    상기 하드마스크막이 노출될때까지 경화된 HSQ 및 PSZ 물질막을 평탄화 하는 단계; 및
    상기 하드마스크막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 PSZ 및 HSQ 물질막은 인-시튜(In-situ)의 방식에 따라 차례로 도포하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
KR1020070012360A 2007-02-06 2007-02-06 반도체 소자의 소자분리막 형성방법 KR100967677B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070012360A KR100967677B1 (ko) 2007-02-06 2007-02-06 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070012360A KR100967677B1 (ko) 2007-02-06 2007-02-06 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20080073585A KR20080073585A (ko) 2008-08-11
KR100967677B1 true KR100967677B1 (ko) 2010-07-07

Family

ID=39883316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070012360A KR100967677B1 (ko) 2007-02-06 2007-02-06 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100967677B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999625B2 (en) 2013-02-14 2015-04-07 International Business Machines Corporation Silicon-containing antireflective coatings including non-polymeric silsesquioxanes
US9553119B2 (en) 2014-09-12 2017-01-24 Samsung Electronics Co., Ltd. Methods of forming an image sensor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349985B2 (en) * 2009-07-28 2013-01-08 Cheil Industries, Inc. Boron-containing hydrogen silsesquioxane polymer, integrated circuit device formed using the same, and associated methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075517A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 반도체 장치의 소자분리막 및 그 형성방법
KR20060076342A (ko) * 2004-12-29 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리층 형성 방법
JP2006269789A (ja) 2005-03-24 2006-10-05 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075517A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 반도체 장치의 소자분리막 및 그 형성방법
KR20060076342A (ko) * 2004-12-29 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리층 형성 방법
JP2006269789A (ja) 2005-03-24 2006-10-05 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999625B2 (en) 2013-02-14 2015-04-07 International Business Machines Corporation Silicon-containing antireflective coatings including non-polymeric silsesquioxanes
US9553119B2 (en) 2014-09-12 2017-01-24 Samsung Electronics Co., Ltd. Methods of forming an image sensor

Also Published As

Publication number Publication date
KR20080073585A (ko) 2008-08-11

Similar Documents

Publication Publication Date Title
KR20080039071A (ko) 반도체 소자의 소자분리막 형성방법
KR20040074348A (ko) 박막 형성 방법 및 이를 이용한 트렌치 소자 분리막의형성 방법
KR100967677B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100593673B1 (ko) 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
KR100564550B1 (ko) 트랜치형 소자분리막을 구비하는 반도체 장치 및 그 제조방법
KR100870323B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20070053842A (ko) 반도체소자의 트랜치 아이솔레이션 형성방법
KR100564561B1 (ko) 보이드 없는 반도체 소자의 트렌치 소자 분리 방법
KR100866142B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100891535B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100861307B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20080062564A (ko) 반도체 소자의 소자분리막 형성방법
KR20090011934A (ko) 반도체 소자의 소자분리막 형성방법
KR100861311B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101046376B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100670710B1 (ko) 반도체 소자의 소자분리막 제조 방법
KR100891533B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100900230B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20080062533A (ko) 반도체 소자의 소자분리막 형성방법
KR20090096183A (ko) 반도체 소자의 소자분리막 및 그의 형성방법
KR100929640B1 (ko) 반도체 소자의 제조방법
TW200830406A (en) Method for manufacturing semiconductor device and film uniformity improvement
JP2007281300A (ja) 半導体装置およびその製造方法
KR20090000346A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080001279A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee