KR100935865B1 - Methods and systems for flash memory erasure using A flash memory erase pins - Google Patents

Methods and systems for flash memory erasure using A flash memory erase pins Download PDF

Info

Publication number
KR100935865B1
KR100935865B1 KR1020070088811A KR20070088811A KR100935865B1 KR 100935865 B1 KR100935865 B1 KR 100935865B1 KR 1020070088811 A KR1020070088811 A KR 1020070088811A KR 20070088811 A KR20070088811 A KR 20070088811A KR 100935865 B1 KR100935865 B1 KR 100935865B1
Authority
KR
South Korea
Prior art keywords
flash memory
erase
pin
logic circuit
signal
Prior art date
Application number
KR1020070088811A
Other languages
Korean (ko)
Other versions
KR20090023787A (en
Inventor
이택규
류석
이상이
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070088811A priority Critical patent/KR100935865B1/en
Publication of KR20090023787A publication Critical patent/KR20090023787A/en
Application granted granted Critical
Publication of KR100935865B1 publication Critical patent/KR100935865B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 플래시 메모리 자체에 플래시 메모리 소거핀을 제공함으로써 위급상황이 발생한 경우 플래시 메모리내의 중요한 데이터가 노출되는 것을 방지하기 위하여 플래시 메모리의 전체 또는 특정 섹터(sector)를 소거하는 장치 및 방법에 관한 것이다. 본 발명에 따른, 플래시 메모리의 데이터를 소거하기 위한 시스템은, 중앙처리장치와, 상기 중앙처리장치에 연결되며, 적어도 하나의 플래시 메모리 소거핀을 구비한 플래시 메모리와, 상기 플래시 메모리에 연결되며, 상기 플래시 메모리의 전체 또는 특정 섹터를 소거할 것을 지정하는 소거 제어신호를 상기 적어도 하나의 플래시 메모리 소거핀에 전송하는 소거 논리회로를 포함한다. The present invention relates to an apparatus and method for erasing an entire or specific sector of a flash memory to prevent exposure of important data in the flash memory when an emergency occurs by providing a flash memory erase pin in the flash memory itself. . According to the present invention, a system for erasing data in a flash memory comprises: a central processing unit, a flash memory connected to the central processing unit, and having at least one flash memory erase pin; And an erase logic circuit for transmitting an erase control signal to the at least one flash memory erase pin that specifies erasing all or a specific sector of the flash memory.

플래시 메모리, 플래시 메모리 소거핀, 소거, 비상소거 Flash memory, flash memory erase pin, erase, emergency erase

Description

플래시 메모리 소거핀을 이용한 플래시 메모리 소거 방법 및 시스템{Methods and systems for flash memory erasure using a flash memory erase pins}Method and system for flash memory erasing using flash memory erase pins

본 발명은 일반적으로 플래시 메모리에 관한 것이며, 좀더 구체적으로는 플래시 메모리 자체에 플래시 메모리 소거핀을 제공함으로써 위급상황이 발생한 경우 플래시 메모리내의 중요한 데이터가 노출되는 것을 방지하기 위하여 플래시 메모리의 전체 또는 특정 섹터(sector)를 소거하는 장치 및 방법에 관한 것이다. The present invention relates generally to flash memory, and more particularly to providing flash memory erase pins to the flash memory itself, in order to prevent sensitive data in the flash memory from being exposed in the event of an emergency. An apparatus and method for erasing a sector are provided.

종래 기술에 따른 플래시 메모리 소거 방법이 적용될 수 있는 시스템에 대한 개략적인 구성이 도 1에 도시되어 있다. 플래시 메모리(10)는 중앙처리장치(1)와 Address/Data, Chip enable, Read/Write Enable 등의 핀으로 연결될 수 있다. 플래시 메모리(10)는 중앙처리장치(1)의 명령에 따라 데이터의 읽기/쓰기/소거 등의 제어동작을 수행하게 되며, 이러한 방식은 플래시 메모리(10)가 중앙처리장치(1)에 직접 연결되기 때문에 간단하게 구성될 수 있다. 그러나 이러한 시스템에서 플래시 메모리(10)는 중앙처리장치(1)만을 통해 제어될 수 있으므로 전원이 차단되어 중앙처리장치(1)가 동작하지 않을 경우에는 플래시 메모리의 데이터 소거가 수행될 수 없으며, 중앙처리장치(1)가 다른 프로세스를 수행하는 경우에는 플래시 메모리의 소거 동작이 지연될 수도 있다.A schematic configuration of a system to which a flash memory erase method according to the related art can be applied is shown in FIG. 1. The flash memory 10 may be connected to the CPU 1 through pins such as Address / Data, Chip enable, Read / Write Enable, and the like. The flash memory 10 performs a control operation such as reading / writing / erasing of data according to a command of the central processing unit 1, and the flash memory 10 is directly connected to the central processing unit 1. It can be configured simply. However, in such a system, since the flash memory 10 may be controlled only by the central processing unit 1, when the power is cut off and the central processing unit 1 does not operate, data erase of the flash memory cannot be performed. When the processing apparatus 1 performs another process, the erase operation of the flash memory may be delayed.

또한, 종래 기술에 따르면 플래시 메모리가 탑재된 장비의 탈취 및 분실 시 플래시 메모리내에 저장된 중요 데이터에 대한 불법적인 누출 시도가 있는 경우에 이를 방지할 수 있는 방법 및 시스템이 제공되지 않는다. In addition, according to the prior art, there is no method and system for preventing illegal leakage of important data stored in the flash memory when the device equipped with the flash memory is taken away or lost.

따라서, 본 발명은 플래시 메모리의 중요 데이터에 대한 불법적인 침입시 이를 감지하여 중요 데이터가 누출되지 않도록 신속하고 안전하게 플래시 메모리내의 데이터를 소거하는 방법 및 시스템을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method and system for quickly and safely erasing data in a flash memory by detecting the illegal intrusion into important data of the flash memory and preventing important data from leaking.

또한, 본 발명은 플래시 메모리에 연결된 중앙처리장치에 전원이 차단되는 등 중앙처리장치가 정상적으로 동작하지 않는 상황하에서도 독립적으로 플래시 메모리의 데이터를 안전하게 소거할 수 있는 방법 및 시스템을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a method and system for safely erasing data in a flash memory independently even in a situation in which the central processing device does not operate normally, such as when a power is cut off from a central processing device connected to a flash memory. do.

본 발명에 따른, 플래시 메모리의 데이터를 소거하기 위한 시스템은, 중앙처리장치와, 상기 중앙처리장치에 연결되며, 적어도 하나의 플래시 메모리 소거핀을 구비한 플래시 메모리와, 상기 플래시 메모리에 연결되며, 상기 플래시 메모리의 전체 또는 특정 섹터를 소거할 것을 지정하는 소거 제어신호를 상기 적어도 하나의 플래시 메모리 소거핀에 전송하는 소거 논리회로를 포함한다.According to the present invention, a system for erasing data in a flash memory comprises: a central processing unit, a flash memory connected to the central processing unit, and having at least one flash memory erase pin; And an erase logic circuit for transmitting an erase control signal to the at least one flash memory erase pin that specifies erasing all or a specific sector of the flash memory.

본 발명에 따른, 플래시 메모리의 데이터를 소거하는 방법은, (a) 센서를 통 해 상기 플래시 메모리에 대한 침입을 검지하는 단계와, (b) 침입이 검지되면, 상기 센서에 의해 소거신호를 발생시키는 단계와, (c) 상기 소거신호에 대응하여 소거 논리회로를 작동시키는 단계와, (d) 상기 소거 논리회로에 의해, 소거될 플래시 메모리의 섹터에 대응하는 플래시 메모리 소거핀에 소거 제어신호를 입력하는 단계와, (e) 상기 플래시 메모리 소거핀에 의해, 상기 플래시 메모리의 섹터의 데이터를 삭제하는 단계를 포함한다.According to the present invention, a method of erasing data in a flash memory includes (a) detecting an intrusion into the flash memory through a sensor; and (b) generating an erase signal by the sensor when the intrusion is detected. (C) operating an erase logic circuit in response to the erase signal, and (d) providing an erase control signal to a flash memory erase pin corresponding to a sector of the flash memory to be erased by the erase logic circuit. And (e) erasing data of a sector of the flash memory by the flash memory erase pin.

본 발명에 따른 플래시 메모리 소거 방법 및 시스템에 의하면, 플래시 메모리에 대한 불법적인 침입시 신속하고 안전하게 플래시 메모리내의 데이터를 소거함으로써 중요 데이터가 누출되는 것을 방지할 수 있다.According to the flash memory erasing method and system according to the present invention, it is possible to prevent the leakage of important data by quickly and safely erasing data in the flash memory in case of illegal intrusion into the flash memory.

또한, 플래시 메모리에 연결된 중앙처리장치가 정상적으로 동작하지 않는 경우라도 중앙처리장치의 동작 중단 또는 다른 프로세스 처리에 의한 지연 동작에 영향을 받지 않고 안전하게 플래시 메모리의 소거 동작이 수행될 수 있다.In addition, even when the CPU connected to the flash memory does not operate normally, the erase operation of the flash memory may be safely performed without being influenced by the interruption of the CPU or other delayed processing by other process processing.

이하에서는 본 명세서에 첨부된 도면들을 참조하여 본발명에 따른 플래시 메모리 소거 방법 및 시스템을 더욱 자세히 설명한다.Hereinafter, a flash memory erasing method and system according to the present invention will be described in more detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 플래시 메모리 소거 시스템의 개략적인 구성을 나타내고 있다. 중앙처리장치(2)는 플래시 메모리와 연결되어 응용 프로그램 수행 및 플래시 메모리에 데이터의 읽기/쓰기/소거가 가능한 장치이다. 플래시 메모리(20)는 전원이 없어도 저장된 자료가 사라지지 않는 형태의 메모리로서, 본 발명에 따르면, 플래시 메모리(20)에 플래시 메모리 소거핀(80)이 제공된다. 플래시 메모리 소거핀(80)은 플래시 메모리 소거를 위한 하드웨어 핀으로 소거 논리회로(30)로부터의 소거 제어신호에 따라 플래시 메모리 섹터의 데이터를 소거하며, 소거 가능한 메모리 영역이나 사용자의 용도에 따라 소거핀의 개수는 가변적이다. 센서(50)는 플래시 메모리가 장착된 장치를 불법적으로 해제하는 경우와 같이, 플래시 메모리에 대한 불법적인 침입을 감지하고, 침입이 감지되면 플래시 메모리를 소거하기 위한 소거신호(60)를 발생시킨다. 스위치 회로(70)는 센서(50)에 의해 소거신호(60)가 발생하기 전까지 배터리(40)의 전원을 차단하여 배터리(40)의 방전을 방지하고, 센서(50)로부터 소거신호(60)가 발생하면 배터리(40)를 소거 논리회로(30)로 연결시킨다. 이와 같이, 소거 논리회로(30)는 배터리(40)의 전원에 의해 중앙처리장치(2)에 영향받지 않고 독립적으로 동작할 수 있다. 소거 논리회로(30)는 간단한 콤비네이션 로직으로서 플래시 메모리의 전체 또는 특정 섹터를 소거할 것을 지정하는 소거 제어신호를 플래시 메모리 소거핀(80)에 전송한다. 또한, 소거 논리회로(30)는 상기 플래시 메모리 소거핀(80)에 의해 플래시 메모리의 전체 또는 특정 섹터의 데이터가 삭제되었는지 여부를 확인하고, 소거가 종료되면 스위치 회로(70)를 원래대로 복귀시킨다. 즉, 스위칭 회로(70)가 개방되면 배터리(30) 전원이 차단되고 이에 따라 소거 논리회로(30)는 동작을 중지하게 된다. 2 shows a schematic configuration of a flash memory erase system according to an embodiment of the present invention. The CPU 2 is connected to a flash memory to execute an application program and to read / write / erase data in the flash memory. The flash memory 20 is a type of memory in which stored data does not disappear even without a power source. According to the present invention, a flash memory erase pin 80 is provided in the flash memory 20. The flash memory erase pin 80 is a hardware pin for erasing a flash memory and erases data of a flash memory sector according to an erase control signal from an erase logic circuit 30. The flash memory erase pin 80 erases data according to an eraseable memory area or a user's purpose. The number of is variable. The sensor 50 detects an illegal intrusion into the flash memory, such as when illegally releasing a device equipped with the flash memory, and generates an erase signal 60 for erasing the flash memory when the intrusion is detected. The switch circuit 70 blocks the power of the battery 40 until the erase signal 60 is generated by the sensor 50 to prevent discharge of the battery 40, and the erase signal 60 from the sensor 50. Is generated, the battery 40 is connected to the erase logic circuit 30. As such, the erase logic circuit 30 may operate independently without being influenced by the CPU 2 by the power of the battery 40. The erase logic circuit 30 transmits an erase control signal to the flash memory erase pin 80 that specifies to erase all or a specific sector of the flash memory as simple combination logic. In addition, the erase logic circuit 30 checks whether data of all or a specific sector of the flash memory has been deleted by the flash memory erase pin 80, and returns the switch circuit 70 to its original state when the erase is completed. . That is, when the switching circuit 70 is opened, the power of the battery 30 is cut off and the erase logic circuit 30 stops operating accordingly.

도 3 및 4는 본 발명의 일실시예에서 따라, 플래시 메모리 소거핀(80) 3개(소거핀1, 소거핀2, 소거핀3)와 메모리 섹터 6개를 가지는 플래시 메모리에 대한 소 거 시스템의 구성과 동작을 간략히 나타내고 있다. 3 and 4 illustrate an erase system for a flash memory having three flash memory erase pins 80 (erase pins 1, erase pins 2, and erase pins 3) and six memory sectors, according to one embodiment of the invention. The configuration and operation of is briefly shown.

소거 논리회로(30)는 소거신호(60)가 입력되면 이에 대응하여 플래시 메모리 전체 또는 특정 섹터를 소거하는 소거 제어신호를 플래시 메모리의 섹터들에 대응하는 플래시 메모리 소거핀에 전송하고, 플래시 메모리 소거핀은 해당 섹터를 소거한다. 예를 들어, 소거핀3에 거짓(false,0), 소거핀2에 참(true, 1), 소거핀1에 거짓(false, 0)이 입력되면, 플래시 메모리의 섹터2가 소거된다. 또한, 소거핀3, 소거핀2, 소거핀1에 모두 참(true, 1)이 입력되면 플래시 메모리의 전체 섹터를 소거한다. The erase logic circuit 30 transmits an erase control signal for erasing the entire flash memory or a specific sector in response to the input of the erase signal 60 to the flash memory erase pins corresponding to the sectors of the flash memory. The pin erases that sector. For example, when false (0) is input to erase pin 3, true (1) to erase pin 2, and false (0) to erase pin 1, sector 2 of the flash memory is erased. If all of the erase pins 3, 2, and 1 are inputted as true, all sectors of the flash memory are erased.

도 5는 도 2에 도시된 본 발명에 따른 플래시 메모리 소거 시스템에서 실시될 수 있는 플래시 메모리 소거 방법의 흐름도를 나타내고 있다. 먼저, 센서를 통해 플래시 메모리에 대한 침입을 검지하고(단계501), 침입이 검지되면 센서는 소거신호를 발생시킨다(단계502). 발생된 소거신호는 스위치 회로로 전송되며, 스위치 회로는 배터리의 전원을 소거 논리회로에 연결시켜 소거 논리회로를 작동시킨다(단계 503). 소거신호가 스위치 회로에 전송되기 이전에, 스위치 회로는 배터리와 소거 논리회로의 연결을 차단시킴으로써 배터리의 방전을 방지하고 소거 논리회로의 동작을 차단한다. 소거 논리회로는 소거될 플래시 메모리의 섹터에 대응하는 플래시 메모리 소거핀에 소거 제어신호를 입력한다(단계 504). 소거 논리회로는 플래시 메모리 소거핀에 의해 해당 섹터의 데이터가 삭제되었는지 여부를 확인한다(단계 505). 삭제가 확인되면 소거 논리회로는 스위치 회로를 원래대로 회복시키고, 스위치 회로에 의해 배터리의 연결이 차단됨으로써 소거 논리회로의 동작은 중지된다( 단계506).FIG. 5 illustrates a flowchart of a flash memory erase method that may be implemented in the flash memory erase system according to the present invention shown in FIG. 2. First, an intrusion into the flash memory is detected through the sensor (step 501), and when the intrusion is detected, the sensor generates an erase signal (step 502). The generated erase signal is transmitted to the switch circuit, which operates the erase logic circuit by connecting the power of the battery to the erase logic circuit (step 503). Before the erase signal is transmitted to the switch circuit, the switch circuit breaks the connection between the battery and the erase logic circuit, thereby preventing the battery from discharging and interrupting the operation of the erase logic circuit. The erase logic circuit inputs an erase control signal to the flash memory erase pin corresponding to the sector of the flash memory to be erased (step 504). The erase logic checks whether data of the corresponding sector has been erased by the flash memory erase pin (step 505). If the deletion is confirmed, the erase logic restores the switch circuit to its original state, and the operation of the erase logic circuit is stopped by disconnecting the battery by the switch circuit (step 506).

상기에서 설명한 본 발명의 실시예는 본 발명을 제한하려는 의도가 아니고 본 발명을 보다 자세히 설명하려는 것임을 유의해야 한다. 아울러, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본발명의 보호범위에 포함되는, 다양한 실시예가 존재할 수 있다는 것을 이해할 수 있을 것이다.It should be noted that the embodiments of the present invention described above are not intended to limit the present invention but to explain the present invention in more detail. In addition, it will be understood by those skilled in the art that various embodiments, which fall within the protection scope of the present invention, may exist.

도 1은 종래 기술에 따른 플래시 메모리 소거 방법이 적용될 수 있는 시스템의 구성을 개략적으로 나타낸다.1 schematically illustrates a configuration of a system to which a flash memory erase method according to the related art may be applied.

도 2는 본 발명의 일실시예에 따른 플래시 메모리 소거 시스템의 개략적인 구성을 나타내고 있다. 2 shows a schematic configuration of a flash memory erase system according to an embodiment of the present invention.

도 3 및 4는 본 발명의 일실시예에서 따라, 플래시 메모리 소거핀 3개와 메모리 섹터 6개를 가지는 플래시 메모리에 대한 소거 시스템의 구성과 동작을 간략히 나타내고 있다.3 and 4 briefly illustrate the configuration and operation of an erase system for a flash memory having three flash memory erase pins and six memory sectors in accordance with one embodiment of the present invention.

도 5 도 2에 도시된 본 발명에 따른 플래시 메모리 소거 시스템에서 실시될 수 있는 플래시 메모리 소거 방법의 흐름도를 나타내고 있다.5 shows a flowchart of a flash memory erase method that can be implemented in the flash memory erase system according to the present invention shown in FIG.

Claims (10)

플래시 메모리의 데이터를 소거하기 위한 시스템에 있어서,In a system for erasing data in a flash memory, 중앙처리장치와,Central processing unit, 상기 중앙처리장치에 연결되며, 적어도 하나의 플래시 메모리 소거핀을 구비한 플래시 메모리와,A flash memory connected to the central processing unit and having at least one flash memory erase pin; 상기 플래시 메모리에 연결되며, 상기 플래시 메모리의 전체 또는 특정 섹터를 소거할 것을 지정하는 소거 제어신호를 상기 적어도 하나의 플래시 메모리 소거핀에 전송하며, 상기 적어도 하나의 플래시 메모리 소거핀에 의해 상기 플래시 메모리의 섹터들의 데이터가 삭제되었는지 여부를 확인하는 소거 논리회로A flash control signal coupled to the flash memory and transmitting an erase control signal to the at least one flash memory erase pin, the erase control signal specifying to erase all or a specific sector of the flash memory, by the at least one flash memory erase pin; Erase logic for checking whether data in sectors of 를 포함하는, 플래시 메모리 소거 시스템.Including a flash memory erase system. 제1항에 있어서,The method of claim 1, 상기 적어도 하나의 플래시 메모리 소거핀은 상기 소거 제어신호에 따라 상기 플래시 메모리의 섹터들의 데이터를 삭제하는 하드웨어 핀인, 플래시 메모리 소거 시스템. And the at least one flash memory erase pin is a hardware pin that erases data of sectors of the flash memory in accordance with the erase control signal. 삭제delete 제1항에 있어서,The method of claim 1, 상기 플래시 메모리에 대한 침입을 검지하고, 침입이 검지되면 소거신호를 발생시키는 센서와,A sensor for detecting an intrusion into the flash memory and generating an erase signal when the intrusion is detected; 상기 소거신호에 대응하여 배터리의 전원을 상기 소거 논리회로로 연결시키는 스위치 회로를 더 포함하며,A switch circuit for connecting a battery power source to the erase logic circuit in response to the erase signal; 상기 소거 논리회로는 상기 배터리의 전원에 의해 상기 중앙처리장치의 동작 여부에 상관없이 독립적으로 동작할 수 있는, 플래시 메모리 소거 시스템.And the erase logic circuit can be operated independently by the power of the battery regardless of the operation of the CPU. 제4항에 있어서,The method of claim 4, wherein 상기 스위치 회로는 상기 소거신호가 발생하기 이전에는 상기 배터리의 전원을 상기 소거 논리회로로부터 차단하는, 플래시 메모리 소거 시스템.And the switch circuit disconnects power from the battery from the erase logic circuit before the erase signal is generated. 플래시 메모리의 데이터를 소거하는 방법에 있어서,In a method of erasing data in a flash memory, (a) 센서를 통해 상기 플래시 메모리에 대한 침입을 검지하는 단계와,(a) detecting an intrusion into the flash memory through a sensor; (b) 침입이 검지되면, 상기 센서에 의해 소거신호를 발생시키는 단계와,(b) if an intrusion is detected, generating an erase signal by the sensor; (c) 상기 소거신호에 대응하여 소거 논리회로를 작동시키는 단계와,(c) operating an erase logic circuit in response to the erase signal; (d) 상기 소거 논리회로에 의해, 소거될 플래시 메모리의 섹터에 대응하는 플래시 메모리 소거핀에 소거 제어신호를 입력하는 단계와,(d) inputting, by the erase logic circuit, an erase control signal to a flash memory erase pin corresponding to a sector of the flash memory to be erased; (e) 상기 플래시 메모리 소거핀에 의해, 상기 플래시 메모리의 섹터의 데이터를 삭제하는 단계와,(e) erasing data of sectors of the flash memory by the flash memory erase pin; (f) 상기 플래시 메모리 소거핀에 의한 상기 플래시 메모리의 섹터의 데이터 삭제 여부를 확인하는 단계(f) checking whether data in the sector of the flash memory is deleted by the flash memory erase pin; 를 포함하는, 플래시 메모리의 데이터 소거 방법.A data erasing method of a flash memory comprising a. 제6항에 있어서,The method of claim 6, 상기 (c) 단계는,In step (c), 스위치 회로가 상기 소거신호를 수신하는 단계와,Receiving a cancellation signal by a switch circuit; 상기 스위치 회로가 배터리의 전원을 상기 소거 논리회로에 연결시키는 단계를 포함하는, 플래시 메모리의 데이터 소거 방법.And the switch circuit coupling a power supply of a battery to the erase logic circuit. 제7항에 있어서,The method of claim 7, wherein 상기 스위치 회로는 상기 소거신호를 수신하기 이전에는 상기 배터리의 전원을 상기 소거 논리회로로부터 차단하는, 플래시 메모리의 데이터 소거 방법.And the switch circuit disconnects power from the battery from the erase logic circuit before receiving the erase signal. 제6항에 있어서,The method of claim 6, 상기 플래시 메모리 소거핀은 상기 플래시 메모리에 구비되는 하드웨어 핀인, 플래시 메모리의 데이터 소거 방법.And the flash memory erase pin is a hardware pin provided in the flash memory. 삭제delete
KR1020070088811A 2007-09-03 2007-09-03 Methods and systems for flash memory erasure using A flash memory erase pins KR100935865B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070088811A KR100935865B1 (en) 2007-09-03 2007-09-03 Methods and systems for flash memory erasure using A flash memory erase pins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070088811A KR100935865B1 (en) 2007-09-03 2007-09-03 Methods and systems for flash memory erasure using A flash memory erase pins

Publications (2)

Publication Number Publication Date
KR20090023787A KR20090023787A (en) 2009-03-06
KR100935865B1 true KR100935865B1 (en) 2010-01-07

Family

ID=40692959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088811A KR100935865B1 (en) 2007-09-03 2007-09-03 Methods and systems for flash memory erasure using A flash memory erase pins

Country Status (1)

Country Link
KR (1) KR100935865B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160129924A (en) 2015-04-02 2016-11-10 김동범 Data security device for solid state drive
KR102119341B1 (en) 2019-04-24 2020-06-26 김동범 Solid state drive for data information leakage prevention
IT202100031439A1 (en) * 2021-12-15 2023-06-15 Mbda italia spa Electronic system of physical protection and cryptographic keys of a computer system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004759A (en) * 1999-06-29 2001-01-15 정선종 Apparatus for protection of SRAM data
KR20040044023A (en) * 2002-11-20 2004-05-27 엘지엔시스(주) Apparatus and method for managing data recorded on memory
KR20040087794A (en) * 2003-04-09 2004-10-15 주식회사 퓨쳐시스템 The system for removing data in case of emergency
US7039815B1 (en) * 1999-10-01 2006-05-02 Giesecke & Devrient Gmbh Method for protecting a data memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004759A (en) * 1999-06-29 2001-01-15 정선종 Apparatus for protection of SRAM data
US7039815B1 (en) * 1999-10-01 2006-05-02 Giesecke & Devrient Gmbh Method for protecting a data memory
KR20040044023A (en) * 2002-11-20 2004-05-27 엘지엔시스(주) Apparatus and method for managing data recorded on memory
KR20040087794A (en) * 2003-04-09 2004-10-15 주식회사 퓨쳐시스템 The system for removing data in case of emergency

Also Published As

Publication number Publication date
KR20090023787A (en) 2009-03-06

Similar Documents

Publication Publication Date Title
KR102095614B1 (en) Memory protection
US10354073B2 (en) Information processor device verifying software and method of controlling information processor device
JP2001306400A (en) Semiconductor storage device, its control device and electronic equipment
JP2001014871A (en) Non-volatile semiconductor storage
JP2010086523A (en) Secure memory interface
CN111226215B (en) Transparent attached flash memory security
KR100935865B1 (en) Methods and systems for flash memory erasure using A flash memory erase pins
US20080127356A1 (en) Embedded systems and methods for securing firmware therein
JP2003263368A (en) Semiconductor device and driving method of semiconductor device
US8990577B2 (en) Information processing apparatus and data protection method
TWI530954B (en) Apparatuses for securing software code stored in a non-volatile memory
KR100825786B1 (en) Memory card and debugging method for the same
KR100963775B1 (en) Device and method for protecting data in non-volatile memory
US20080177965A1 (en) Data backup device and data backup method
US11520893B2 (en) Integrated circuit and control method of integrated circuit
JP2009176147A (en) Electronic equipment and method for determining permission of access to memory of electronic equipment
JP2009258979A (en) Hard disk device
JP2006053916A (en) Device and method for checking whether data stored in external memory is changed or not
US11023591B2 (en) Data processing system having distributed security controller with local control and method for securing the data processing system
KR20120062590A (en) Computing system
CN112507402A (en) FLASH memory read protection processing method and device
CN112685802B (en) Flash chip reading control method and device and storage medium
JP2003203012A (en) Microcomputer device
US20210173570A1 (en) Micro-processing circuit and data protection method for memory thereof
JP2011180963A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140916

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee