KR100910910B1 - Display Data Processor Of Monitor - Google Patents

Display Data Processor Of Monitor Download PDF

Info

Publication number
KR100910910B1
KR100910910B1 KR1020020070580A KR20020070580A KR100910910B1 KR 100910910 B1 KR100910910 B1 KR 100910910B1 KR 1020020070580 A KR1020020070580 A KR 1020020070580A KR 20020070580 A KR20020070580 A KR 20020070580A KR 100910910 B1 KR100910910 B1 KR 100910910B1
Authority
KR
South Korea
Prior art keywords
signal
input
digital
output
monitor
Prior art date
Application number
KR1020020070580A
Other languages
Korean (ko)
Other versions
KR20040042329A (en
Inventor
유해석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020070580A priority Critical patent/KR100910910B1/en
Publication of KR20040042329A publication Critical patent/KR20040042329A/en
Application granted granted Critical
Publication of KR100910910B1 publication Critical patent/KR100910910B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/004Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes to give the appearance of moving signs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 모니터의 디스플레이 데이터 처리장치에 관한 것이다.The present invention relates to a display data processing apparatus of a monitor.

본 발명에 따른 모니터의 디스플레이 데이터 처리장치는 PC로부터 디지털 또는 아날로그 영상신호를 입력받고 해당 디스플레이 관련 정보를 상기 PC로 출력하기 위한 디지털/아날로그 비디오 입/출력부와, 아날로그 디스플레이 관련정보를 저장하기 위한 제1 메모리부 및 디지털 디스플레이 관련 정보를 저장하기 위한 제2 메모리부와, 상기 제1 및 제2 메모리부 중에서 어느 하나와 상기 디지털/아날로그 비디오 입/출력부를 연결시키기 위한 스위칭부와, 상기 디지털/아날로그 비디오 입/출력부를 통해서 입력되는 영상신호 포맷 판단을 위하여 수평 동기신호(H-sync)를 검출 및 인식하는 동기신호 검출부와, 상기 동기신호 검출부의 출력을 입력받아 수평 동기신호 입력 여부를 확인하여 해당 영상포맷에 따른 디스플레이 관련 정보가 상기 PC로 출력되도록 상기 스위칭부를 제어하는 스위칭 제어부를 포함하여 구성된다.The display data processing apparatus for a monitor according to the present invention receives a digital or analog video signal from a PC, and outputs a digital / analog video input / output unit for outputting the display related information to the PC, and for storing the analog display related information. A second memory unit for storing a first memory unit and digital display related information, a switching unit for connecting any one of the first and second memory units to the digital / analog video input / output unit, and the digital / In order to determine the format of the video signal inputted through the analog video input / output unit, a synchronization signal detection unit for detecting and recognizing a horizontal synchronization signal (H-sync) and an output of the synchronization signal detection unit are input to check whether the horizontal synchronization signal is input. Display-related information according to the video format is output to the PC It is configured to include a switching control unit for controlling the switching unit.

모니터, DDC, DVI-I, EDID, 영상신호 포맷Monitor, DDC, DVI-I, EDID, Video Signal Format

Description

모니터의 디스플레이 데이터 처리장치{Display Data Processor Of Monitor}Display Data Processor of Monitor

도1은 종래 기술에 따른 모니터의 디스플레이 데이터 처리장치의 블록도1 is a block diagram of a display data processing apparatus of a monitor according to the prior art;

도2는 본 발명에 따른 모니터의 디스플레이 데이터 처리장치의 블록도2 is a block diagram of a display data processing apparatus of a monitor according to the present invention;

도3은 본 발명에 따른 모니터의 디스플레이 데이터 처리장치에서 회로 각부의 신호 파형도3 is a signal waveform diagram of each circuit part in a display data processing apparatus of a monitor according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: PC 200: 모니터100: PC 200: Monitor

210: DVI-I 포트 220: 제1 메모리부210: DVI-I port 220: first memory portion

230: 제2 메모리부 240: 스위칭부230: second memory unit 240: switching unit

250: 동기신호 검출부 260: 스위칭 제어부250: Sync signal detector 260: Switching controller

본 발명은 모니터에 관한 것으로서, 특히 모니터의 디스플레이 데이터 처리장치에 관한 것이다.TECHNICAL FIELD The present invention relates to a monitor, and more particularly, to a display data processing apparatus of a monitor.

최근, LCD 패널을 구비한 영상표시장치의 급속한 보급에 따라 모니터와 PC(퍼스널 컴퓨터)간의 인터페이스가 기존의 아날로그 R/G/B 신호인터페이스 방식이 아닌 디지털 신호 인터페이스 방식의 이용이 증가하는 실정이다.Recently, with the rapid spread of image display apparatuses with LCD panels, the interface between a monitor and a PC (personal computer) is increasingly used as a digital signal interface rather than an analog R / G / B signal interface.

현재 출시되고 있는 대부분의 LCD 모니터는 디지털 인터페이스 방식 즉, DDWG(Digital Display Working Group)에서 규정한 디지털 인터페이스 표준으로서 TMDS(Transition Minimized Differential Signaling) 기술을 이용한 DVI(Digital Visual Interface) 방식이 이용되고 있다.Most LCD monitors currently on the market use a digital interface method, that is, a digital interface standard defined by the Digital Display Working Group (DDWG), and a digital visual interface (DVI) method using transition minimized differential signaling (TMDS) technology.

여기서, DDWG에 의해서 제안된 DVI 인터페이스 방식은 DVI-D 방식과 DVI-I방식이 있는데 DVI-D 방식은 아날로그 입력이 지원되지 않고 디지털 인터페이스만을 지원하는 반면, DVI-I 방식은 디지털 인터페이스 외에 기존의 방식인 아날로그 인터페이스와의 호환이 가능하도록 아날로그 R/G/B/H/V 신호를 지원하는 포맷을 이루고 있다.Here, the DVI interface method proposed by the DDWG includes the DVI-D method and the DVI-I method. The DVI-D method does not support analog input but only supports a digital interface, whereas the DVI-I method does not exist in addition to the digital interface. The format supports analog R / G / B / H / V signals for compatibility with analog interface.

이러한 이유로, LCD 모니터에는 일반적으로 D-Sub 및 DVI-I 방식을 이용한 포트가 구비된다.For this reason, LCD monitors are generally equipped with ports using D-Sub and DVI-I schemes.

이때, 모니터는 상기 DVI-I 포트에 디지털 방식의 그래픽 카드를 구비한 PC가 연결되는 경우, 디지털 디스플레이 관련정보인 디지털 EDID(Extended Display Identification Data)를 상기 DVI-I 포트를 통해 PC로 전송하고, D-Sub 포트에 아날로그 방식의 그래픽 카드를 구비한 PC가 연결되는 경우, 아날로그 EDID를 상기 D-Sub 포트를 통해 PC로 전송한다.In this case, when the PC having a digital graphics card is connected to the DVI-I port, the monitor transmits digital EDID (Extended Display Identification Data), which is digital display related information, to the PC through the DVI-I port. When a PC having an analog graphics card is connected to the D-Sub port, the analog EDID is transmitted to the PC through the D-Sub port.

또한, 상기 EDID에는 모니터의 기본적인 디스플레이 특성 등이 정의되어 있으므로 PC에서 해당 모니터의 특성을 파악하여 보다 효율적인 디스플레이를 위한 영상신호가 출력되도록 한다. In addition, since the basic display characteristics of the monitor are defined in the EDID, the PC monitors the characteristics of the monitor to output an image signal for more efficient display.                         

이하, 도면을 참조하여 종래 기술에 따른 모니터의 디스플레이 데이터 처리장치를 설명하면 다음과 같다.Hereinafter, a display data processing apparatus of a monitor according to the prior art will be described with reference to the accompanying drawings.

도1은 종래 기술에 따른 모니터의 디스플레이 데이터 처리장치의 구성을 나타낸 블록도 이다.1 is a block diagram showing a configuration of a display data processing apparatus of a monitor according to the prior art.

종래 기술에 따른 모니터(20)의 디스플레이 데이터 처리장치는 PC(10)로부터 디지털/아날로그 영상신호를 입력받고 그 중 하나의 해당 디스플레이 관련 정보를 상기 PC(10)로 출력하기 위한 디지털/아날로그 비디오 입/출력부(21)와, 상기 디스플레이 관련정보를 저장하기 위한 메모리부(22)와, 상기 디스플레이 관련 정보를 PC(10)로 전송 제어하기 위한 마이컴(23)을 포함하여 구성된다.The display data processing apparatus of the monitor 20 according to the related art receives a digital / analog video signal from a PC 10 and outputs one of the corresponding display related information to the PC 10. And an output unit 21, a memory unit 22 for storing the display related information, and a microcomputer 23 for controlling the transmission of the display related information to the PC 10.

여기서, 상기 디스플레이 관련 정보는 EDID로 모니터의 기본적인 디스플레이 특성이 정의된 것이며, 디지털/아날로그 비디오 입/출력부(21)는 DVI-I 포트이다.Here, the display-related information is defined by the EDID basic display characteristics of the monitor, the digital / analog video input / output unit 21 is a DVI-I port.

이와 같이 구성된 종래 기술에 따른 모니터의 디스플레이 데이터 처리장치는 도1에 도시한 바와 같이, PC(10)의 그래픽카드가 디지털 방식인 경우, DVI-I 포트(21)를 통해 모니터(20)와 PC(10)를 DDC(Display Data Channel) 라인(SCL, SDA)으로 연결한다. 이어서 모니터(20)는 마이컴(23)의 제어에 따라 상기 메모리부(22)에 저장된 디지털 EDID를 PC(10)로 전송한다. 그리고 PC(10)는 상기 EDID에 따라 상기 모니터(20)의 디스플레이 특성을 파악하고 그에 맞도록 DVI-I 포트(21)를 통해 영상신호를 출력한다. 이어서 모니터(20)는 상기 영상신호를 일련의 영상처리과정을 거쳐 화면상에 표시한다.The display data processing apparatus of the monitor according to the related art, which is configured as described above, as shown in FIG. 1, when the graphic card of the PC 10 is digital, the monitor 20 and the PC are connected through the DVI-I port 21. (10) to the DDC (Display Data Channel) lines (SCL, SDA). Subsequently, the monitor 20 transmits the digital EDID stored in the memory unit 22 to the PC 10 under the control of the microcomputer 23. The PC 10 detects the display characteristics of the monitor 20 according to the EDID and outputs an image signal through the DVI-I port 21 accordingly. The monitor 20 then displays the video signal on the screen through a series of video processing.

한편, PC(10)의 그래픽 카드가 아날로그 방식인 경우에도 메모리부(22)에 디 지털 EDID를 저장하여 놓고 이 디지털 EDID를 모니터가 읽어가도록 하고 있다. 따라서, DVI-I 커넥터의 구성은 아날로그 또는 디지털 신호가 입력될 수 있지만 DDC 통신 라인은 1개 밖에 없기 때문에 EDID 데이터를 인식하는데 오류가 발생할 수 있게 된다.On the other hand, even when the graphics card of the PC 10 is an analog system, the digital EDID is stored in the memory unit 22 and the monitor reads the digital EDID. Therefore, in the configuration of the DVI-I connector, an analog or digital signal can be input, but only one DDC communication line is used, so that an error in recognizing EDID data may occur.

한편, 모니터(20) 자체의 설정메뉴(OSD)를 통해 상기 아날로그 또는 디지털 입력 중에서 사용자가 원하는 포트를 선택하여 사용할 수도 있는데, 이 경우에는 마이컴(23)이 메모리부(22)의 EDID 데이터를 입력 영상신호 포맷에 맞게 변경하는 방식이다. 이 방식은 사용자가 모니터를 처음 구입해서 부팅하는 경우 공장 출하는 둘 중의 하나를 세팅하여 이루어지므로 사용자가 이러한 세팅 상태를 사전에 인지할 수 없다는 문제점이 있다.On the other hand, the user can select the desired port from the analog or digital input through the setting menu (OSD) of the monitor 20 itself, in this case, the microcomputer 23 inputs the EDID data of the memory unit 22 This is a method of changing the video signal format. This method has a problem in that when the user first purchases and boots the monitor, the factory sets one of the two settings so that the user cannot recognize the setting state in advance.

상기한 바와 같이 종래 기술에 따른 모니터의 디스플레이 데이터 처리장치는 DVI-I 인터페이스 방식이 적용되어 디지털 신호 입력 및 아날로그 신호 입력을 지원하지만, EDID를 PC로 전송하기 위한 DDC 라인이 하나의 채널만으로 구성되고 EDID를 저장하기 위한 메모리 또한 하나이므로 디지털 EDID 또는 아날로그 EDID 중 하나만을 지정하여 저장한다.As described above, the display data processing apparatus of the monitor according to the related art supports the digital signal input and the analog signal input by applying the DVI-I interface method, but the DDC line for transmitting the EDID to the PC is composed of only one channel. Since there is also one memory for storing EDID, only one of digital EDID or analog EDID is designated and stored.

즉, 아날로그 EDID가 지정되어 있으면 디지털 신호 입력시 부팅이 되지 않고 디지털 EDID가 지정되어 있으면 아날로그 신호 입력시 부팅이 되지 않으므로 PC 및 모니터간에 정확한 데이터 인터페이스가 이루어지지 못하는 문제점이 있다.In other words, if the analog EDID is specified, booting is not performed when the digital signal is input, and if the digital EDID is specified, the booting is not performed when the analog signal is input, there is a problem in that an accurate data interface is not achieved between the PC and the monitor.

따라서, 종래의 모니터 디스플레이 데이터 처리장치에 의하면, DVI-I 입력이 아날로그와 디지털 2개의 영상신호 포맷에 대한 입력이 가능한데 비하여, DDC 통신 라인(SCL,SDA)이 1조 밖에 없기 때문에 EDID 데이터를 처리하는데 문제가 발생하고 있다. 특히, DVI-I를 적용하는 대부분의 모니터에서는 OSD상에서 입력을 아날로그 또는 디지털로 선택하도록 하고 있는데 이러한 경우에는 사용자 편의성이 떨어지고, 아니면 디지털 EDID만을 저장해 놓고 아날로그가 입력되는 경우에는 디지털 EDID를 읽어 가도록 하기 때문에 이 경우에는 비디오 카드에 따라서 정상적인 신호가 출력되지 않는 호환성의 문제가 발생하게 된다.Therefore, according to the conventional monitor display data processing apparatus, since the DVI-I input can input analog and digital video signal formats, only one pair of DDC communication lines (SCL and SDA) are used to process EDID data. There is a problem. In particular, most monitors adopting DVI-I require the input to be selected as analog or digital on the OSD. In this case, the user convenience is inferior. Otherwise, only the digital EDID is stored and the digital EDID is read when analog is input. In this case, a compatibility problem occurs in which a normal signal is not output depending on the video card.

본 발명은 상기와 같은 문제점을 해결하고자, 아날로그 및 디지털 EDID에 대한 각각의 메모리를 구비하고 입력 영상신호의 포맷(아날로그/디지털)을 수평 동기신호 유무를 이용해서 검출하여 그 검출 결과에 따라 해당 EDID가 자동적으로 출력되도록 함으로써, 디지털/아날로그 신호에 상관없이 모니터와 PC간의 완전한 인터페이스가 이루어 질 수 있도록 한 모니터의 디스플레이 데이터 처리장치를 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention includes a memory for analog and digital EDID, and detects the format (analog / digital) of an input video signal by using a horizontal synchronization signal. It is an object of the present invention to provide a display data processing apparatus of a monitor so that a complete interface between a monitor and a PC can be achieved regardless of a digital / analog signal.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 모니터의 디스플레이 데이터 처리장치는, PC로부터 디지털 또는 아날로그 영상신호를 입력받고 해당 디스플레이 관련 정보를 상기 PC로 출력하기 위한 비디오 입/출력수단, 아날로그 디스플레이 관련정보를 저장하기 위한 제1 메모리수단 및 디지털 디스플레이 관련 정보를 저장하기 위한 제2 메모리수단과, 상기 제1 및 제2 메모리수단 중에서 어느 하나와 상기 비디오 입/출력수단을 연결시키기 위한 스위칭수단과, 상기 비디오 입/ 출력수단을 통해서 입력되는 영상신호 포맷 판단을 위하여 수평 동기신호(H-sync)를 검출 및 인식하는 동기신호 검출수단과, 상기 동기신호 검출수단의 출력을 입력받아 수평 동기신호 입력 여부를 확인하여 해당 영상포맷에 따른 디스플레이 관련 정보가 상기 PC로 출력되도록 상기 스위칭수단을 제어하는 스위칭 제어수단을 포함하여 구성된다.Display data processing apparatus for a monitor according to the present invention for achieving the above object, the video input / output means for receiving a digital or analog video signal from a PC and outputting the display related information to the PC, analog display related First memory means for storing information and second memory means for storing digital display related information, switching means for connecting any one of said first and second memory means to said video input / output means; Sync signal detecting means for detecting and recognizing a horizontal sync signal (H-sync) for determining a video signal format input through the video input / output means, and whether the horizontal sync signal is input by receiving the output of the sync signal detecting means. Display related information according to the video format is output to the PC. It is configured to include a switching control means for controlling the locking of the switching means.

이하, 첨부된 도면을 참조하여 본 발명에 따른 모니터의 디스플레이 데이터 처리장치를 보다 상세히 설명하면 다음과 같다.Hereinafter, a display data processing apparatus of a monitor according to the present invention will be described in detail with reference to the accompanying drawings.

도2는 본 발명에 따른 모니터의 디스플레이 데이터 처리장치 구성의 일 실시예를 나타낸 블록도이다.2 is a block diagram showing an embodiment of a configuration of a display data processing apparatus of a monitor according to the present invention.

본 발명에 따른 모니터(200)의 디스플레이 데이터 처리장치는 PC(100)로부터 디지털 또는 아날로그 영상신호를 입력받고 해당 디스플레이 관련 정보를 상기 PC(100)로 출력하기 위한 디지털/아날로그 비디오 입/출력부(210)와, 아날로그 디스플레이 관련정보와 디지털 디스플레이 관련 정보를 각각 저장하기 위한 제 1 및 제 2 메모리부(220, 230)와, 상기 제 1 및 제 2 메모리부(220, 230)중에서 어느 하나와 상기 디지털/아날로그 비디오 입/출력부(210)를 연결시키기 위한 스위칭부(240)와, 상기 디지털/아날로그 비디오 입/출력부(210)를 통해서 입력되는 영상신호 포맷 판단을 위하여 수평 동기신호(H-sync)를 검출 및 인식하는 동기신호 검출부(250)와, 상기 동기신호 검출부(250)의 출력을 입력받아 수평 동기신호 입력 여부를 확인하여 해당 영상포맷에 따른 디스플레이 관련 정보가 상기 PC로 출력되도록 상기 스위칭부(240)를 제어하는 스위칭 제어부(260)를 포함하여 구성된다. The display data processing apparatus of the monitor 200 according to the present invention includes a digital / analog video input / output unit for receiving a digital or analog video signal from a PC 100 and outputting corresponding display related information to the PC 100. 210, any one of the first and second memory units 220 and 230 for storing the analog display related information and the digital display related information, and the first and second memory units 220 and 230, respectively. A switching unit 240 for connecting the digital / analog video input / output unit 210 and a horizontal synchronization signal (H−) to determine an image signal format inputted through the digital / analog video input / output unit 210. a sync signal detector 250 for detecting and recognizing sync, and an output signal of the sync signal detector 250 to check whether a horizontal sync signal is input, and to display a display tube according to a corresponding video format. And a switching controller 260 for controlling the switching unit 240 to output related information to the PC.                     

여기서, 상기 디지털/아날로그 비디오 입/출력부(210)는 DVI-I 포트이며, 상기 디스플레이 관련 정보는 모니터의 기본적인 디스플레이 특성을 정의하는 EDID로서, PC(100)로부터 DVI-I 포트(210)를 통해 입력되는 아날로그 신호에 대한 아날로그 EDID는 제 1 메모리부(220)에 저장되고, 디지털 신호에 대한 디지털 EDID는 제 2 메모리부(230)에 저장된다. Here, the digital / analog video input / output unit 210 is a DVI-I port, and the display-related information is an EDID defining basic display characteristics of the monitor, and the DVI-I port 210 is connected from the PC 100. The analog EDID of the analog signal input through the first memory unit 220 is stored in the first memory unit 220, and the digital EDID of the digital signal is stored in the second memory unit 230.

한편, 상기 동기신호 검출부(250)는 수평 동기신호(H-sync)를 반전시키기 위한 인버터(251)와, 상기 인버터(251)로 반전된 수평 동기신호를 적분 처리하는 적분회로(R1,C1) 및 상기 반전된 수평 동기신호와 적분된 신호를 입력으로 배타적 논리합 연산을 수행하여 출력하는 XOR(Exclusive OR) 게이트(252)를 포함하여 구성된다. 여기서 인버터(251)는 일종의 버퍼 기능을 수행하므로 사용하지 않는 실시예도 무방하다.On the other hand, the synchronization signal detector 250 is an inverter 251 for inverting the horizontal synchronization signal (H-sync), and the integration circuit (R1, C1) for integrating the horizontal synchronization signal inverted by the inverter 251 And an exclusive OR (XOR) gate 252 configured to perform an exclusive OR operation on the inverted horizontal sync signal and the integrated signal as input. In this case, since the inverter 251 performs a kind of buffer function, the embodiment may not be used.

그리고, 상기 스위칭 제어부(260)는 상기 수평 동기신호 검출부(250)에서 검출된 동기신호를 적분 처리하는 적분회로(R2,C2) 및, 상기 적분된 신호를 입력으로 하여 스위칭부(240) 구동신호를 출력하는 인버터(261)를 포함하여 구성된다.In addition, the switching controller 260 integrates the integrated circuits R2 and C2 for integrating the synchronization signal detected by the horizontal synchronization signal detector 250 and the integrated signal as an input signal for driving the switching unit 240. It is configured to include an inverter 261 for outputting.

도3은 상기 모니터 디스플레이 데이터 처리장치의 회로 각 부분에서의 신호 파형을 나타낸 도면으로서, A는 수평 동기신호(H-sync)가 네가티브(Negative) 파형으로 입력될 경우의 인버터(251) 입력단 신호 파형이고, B는 A 파형 입력시의 콘덴서(C1) 양단 전압 파형이고, A'는 수평 동기신호(H-sync)가 포지티브(Positive) 파형으로 입력될 경우의 인버터(251) 입력단 신호 파형이고, B'는 A' 파형 입력시의 콘덴서(C1) 양단 전압 파형이고, C는 XOR 게이트(252)의 출력단 파형이며, D는 인 버터(261) 입력단 파형, E는 인버터(261)의 출력단 파형으로서 스위칭부(240)를 구동시킨다.FIG. 3 is a diagram showing signal waveforms in respective circuits of the monitor display data processing apparatus, and A is a signal waveform of an input terminal of the inverter 251 when a horizontal sync signal (H-sync) is input as a negative waveform. B is a voltage waveform across the capacitor C1 at the time of the A waveform input, A 'is a signal waveform at the input terminal of the inverter 251 when the H-sync is input as a positive waveform, and B is a 'A' is the voltage waveform across the capacitor C1 at the time of waveform input, C is the output waveform of the XOR gate 252, D is the input waveform of the inverter 261, and E is the output waveform of the inverter 261. The unit 240 is driven.

이와 같이 구성된 모니터의 디스플레이 데이터 처리장치의 동작을 설명하면 다음과 같다.The operation of the display data processing apparatus of the monitor configured as described above is as follows.

상기 PC(100)에서 DVI-I 포트(210)를 통해 디지털/아날로그 영상신호가 입력되면 동기신호 검출부(250) 및 스위칭 제어부(260)는 영상신호의 동기신호(H-sync)에 따라 상기 PC(100)로부터 입력된 영상포맷(디지털/아날로그 신호)을 파악하여 스위칭부(240)에 구동 제어신호를 출력한다.When the digital / analog video signal is input from the PC 100 through the DVI-I port 210, the synchronization signal detection unit 250 and the switching control unit 260 according to the synchronization signal (H-sync) of the video signal are connected to the PC. The image format (digital / analog signal) inputted from 100 is detected and a driving control signal is output to the switching unit 240.

먼저, 상기 PC(100)의 영상신호 포맷이 아날로그 신호인 경우에는 상기 스위칭 제어부(260)에서 출력되는 제어신호(High)에 따라 DDC 라인(SCL,SDA)이 상기 스위칭부(240)를 통해 제 1 메모리부(220)로 연결되고 상기 제 1 메모리부(220)에 저장된 아날로그 EDID는 상기 PC(100)로 전송된다.First, when the video signal format of the PC 100 is an analog signal, the DDC lines SCL and SDA are provided through the switching unit 240 according to the control signal High output from the switching controller 260. The analog EDID connected to the first memory unit 220 and stored in the first memory unit 220 is transmitted to the PC 100.

이 동작을 도3의 파형도를 참조하여 상세히 살펴보면 다음과 같다.This operation is described in detail with reference to the waveform diagram of FIG. 3 as follows.

DVI-I포트(210)로 입력되는 신호가 아날로그 포맷의 영상신호인 경우에는 수평 동기신호(H-Sync)가 입력되고, 이 수평 동기신호는 인버터(251)에 입력된다. 인버터(251)는 일종의 버퍼로서 다른 부분의 수평 동기신호 처리에 영향을 주지 않기 위해서 사용된다. 수평 동기신호(H-sync)가 네가티브 파형으로 입력될 경우에는 도3의 A와 같은 파형으로 입력될 것이고, 포지티브 파형으로 입력될 경우에는 도3의 A'와 같은 파형으로 입력되어 각각 인버터(251)에서 반전 및 버퍼링된다.When the signal input to the DVI-I port 210 is a video signal in analog format, a horizontal synchronization signal (H-Sync) is input, and the horizontal synchronization signal is input to the inverter 251. The inverter 251 is used as a kind of buffer so as not to affect the horizontal synchronization signal processing of other parts. When the horizontal synchronizing signal H-sync is input as a negative waveform, it is input as a waveform of A of FIG. 3, and when it is input as a positive waveform, it is input as a waveform as A 'of FIG. 3, respectively. Inverted and buffered).

인버터(251)의 출력은 XOR 게이트(252)의 입력으로 인가되는데, 이 때 XOR 게이트(252)의 일측 입력단에는 상기 인버터(251)의 출력 신호가 직접 인가되고, 다른 한쪽 입력단에는 저항(R1) 및 콘덴서(C1)로 이루어진 적분회로에 의해서 로우패스 필터링되어 A파형의 경우는 B파형과 같이 DC화 되고, A' 파형의 경우에는 B'파형과 같이 DC화 되어 XOR 게이트(252)의 타측 입력단에 입력된다.The output of the inverter 251 is applied to the input of the XOR gate 252, at which time the output signal of the inverter 251 is directly applied to one input terminal of the XOR gate 252, and the resistor R1 is applied to the other input terminal. And low pass filtering by an integrating circuit comprising a condenser (C1), and in the case of A waveform, it is DCized like a B waveform, and in the case of A 'waveform, it is DCized like a B' waveform and the other input terminal of the XOR gate 252. Is entered.

XOR 게이트(252)는 양쪽 입력단의 입력 신호를 배타적 논리합 연산하게 되므로, 그 출력은 C파형과 같이 입력 수평 동기신호의 극성과 관계없이 항상 포지티브 형태로 검출되는 수평 동기신호 파형을 유지하게 된다. 모니터에 적용되는 수평 동기신호 주파수가 30~100kHz이므로 R,C 적분기로 이러한 회로 구성이 가능하게 한 것이다.Since the XOR gate 252 performs an exclusive OR operation on input signals of both input terminals, the output of the XOR gate 252 always maintains a horizontal sync signal waveform detected in a positive form regardless of the polarity of the input horizontal sync signal, such as a C waveform. Since the horizontal sync signal frequency applied to the monitor is 30 to 100 kHz, this circuit configuration is made possible by the R and C integrators.

XOR 게이트(252)의 출력은 스위칭 제어부(260)의 저항(R2) 및 콘덴서(C2)로 이루어진 적분기를 통해서 D파형과 같이 변환된다. 여기서 R2 및 C2 시정수 값을 적절하게 설정함으로써 D파형과 같이 인버터(261)가 수평 동기신호 입력에 대하여 항상 로우(Low)로 인식하도록 조정해 둔다.The output of the XOR gate 252 is converted like a D waveform through an integrator composed of a resistor R2 and a capacitor C2 of the switching controller 260. Here, by appropriately setting the R2 and C2 time constant values, the inverter 261 like the D waveform is adjusted so as to recognize the horizontal synchronization signal input as low.

그러면, 인버터(261)의 출력은 수평 동기신호(H-sync)가 있는 경우 항상 하이(High)가 출력되고, 수평 동기신호(H-sync)가 없는 경우는 항상 로우(Low)가 출력되며, 지금까지 설명한 경우는 아날로그 입력의 경우이므로 수평 동기신호(H-sync)가 입력되기 때문에 결국 스위칭 제어부(260)에서 하이(High) 신호가 스위칭부(240)를 구동시키는 신호로 출력되고, 이 하이(High) 신호에 의해 스위칭부(240)는 제1 메모리부(220) 측으로 전환되어 상기 제 1 메모리부(220)에 저장된 아날로그 EDID가 상기 PC(100)로 전송된다. Then, the output of the inverter 261 is always high when there is a horizontal sync signal (H-sync), and low when there is no horizontal sync signal (H-sync). Since the case described so far is an analog input, since a horizontal sync signal (H-sync) is input, a high signal is eventually output from the switching controller 260 as a signal for driving the switching unit 240. The switching unit 240 is switched to the first memory unit 220 by the high signal, and the analog EDID stored in the first memory unit 220 is transmitted to the PC 100.                     

한편, 상기 PC(100)의 영상포맷이 디지털 신호인 경우에는 앞서 설명한 바와 같이 스위칭 제어부(260)의 출력이 로우(Low) 이므로 스위칭부(240)가 제2 메모리부(230) 측으로 전환되어 DDC 라인(SCL,SDA)이 상기 스위칭부(240)를 통해 제 2 메모리부(230)로 연결되고 상기 제2 메모리부(230)에 저장된 디지털 EDID는 상기 PC(100)로 전송된다.On the other hand, when the image format of the PC 100 is a digital signal, as described above, since the output of the switching controller 260 is low, the switching unit 240 switches to the second memory unit 230 and the DDC. Lines SCL and SDA are connected to the second memory unit 230 through the switching unit 240, and the digital EDID stored in the second memory unit 230 is transmitted to the PC 100.

상기 PC(100)는 상기 모니터(200)로부터 전송된 상기 디지털/아날로그 EDID에 따라 모니터의 디스플레이 특성을 파악하고 그에 맞도록 DVI-I 포트(210)를 통해 영상신호를 출력한다.The PC 100 determines the display characteristics of the monitor according to the digital / analog EDID transmitted from the monitor 200 and outputs an image signal through the DVI-I port 210 accordingly.

그리고, 상기 모니터(200)는 상기 영상신호를 일련의 영상 처리과정을 거쳐 화면상에 표시한다.The monitor 200 displays the video signal on a screen through a series of video processing processes.

이상에서 설명한 바와 같은 본 발명에 따른 모니터의 디스플레이 데이터 처리장치는 디지털/아날로그 영상신호 입력에 상관없이 모니터와 PC간의 완전한 인터페이스가 이루어지므로 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.The display data processing apparatus of the monitor according to the present invention as described above has the effect of improving the reliability of the product because a complete interface between the monitor and the PC is made irrespective of the digital / analog video signal input.

또한 본 발명의 모니터 디스플레이 데이터 처리장치는 수평 동기신호를 검출한 결과를 이용해서 DVI-I 포트를 아날로그 EDID 메모리부 또는 디지털 EDID 메모리부로 자동적으로 연결시켜 주기 때문에 편리하다.In addition, the monitor display data processing apparatus of the present invention is convenient because it automatically connects the DVI-I port to the analog EDID memory unit or the digital EDID memory unit by using the result of detecting the horizontal synchronization signal.

Claims (4)

PC로부터 디지털 또는 아날로그 영상신호를 입력받고 해당 디스플레이 관련 정보를 상기 PC로 출력하기 위한 비디오 입/출력수단;Video input / output means for receiving a digital or analog video signal from a PC and outputting corresponding display related information to the PC; 아날로그 디스플레이 관련정보를 저장하기 위한 제1 메모리 수단 및 디지털 디스플레이 관련 정보를 저장하기 위한 제2 메모리 수단;First memory means for storing analog display related information and second memory means for storing digital display related information; 상기 제1 및 제2 메모리 수단 중에서 어느 하나와 상기 비디오 입/출력수단을 연결시키기 위한 스위칭수단;Switching means for connecting any one of said first and second memory means to said video input / output means; 상기 비디오 입/출력수단을 통해서 입력되는 영상신호 포맷 판단을 위하여 수평 동기신호(H-sync)를 검출 및 인식하는 동기신호 검출수단;Sync signal detecting means for detecting and recognizing a horizontal sync signal (H-sync) for determining a video signal format inputted through the video input / output means; 상기 동기신호 검출수단의 출력을 입력받아 수평 동기신호 입력 여부를 확인하여 해당 영상포맷에 따른 디스플레이 관련 정보가 상기 PC로 출력되도록 상기 스위칭수단을 제어하는 스위칭 제어수단을 포함하여 구성되며,And a switching control means for receiving the output of the synchronization signal detecting means and checking the horizontal synchronization signal input to control the switching means to output the display related information according to the video format to the PC. 상기 동기신호 검출수단은 수평 동기신호를 적분 처리하는 적분회로 및 상기 수평 동기신호와 적분된 신호를 입력으로 배타적 논리합 연산을 수행하여 출력하는 XOR 게이트를 포함하여 구성되고, The synchronizing signal detecting means includes an integrating circuit for integrating a horizontal synchronizing signal and an XOR gate for performing an exclusive OR operation on the signal integrated with the horizontal synchronizing signal as an input, 상기 스위칭 제어수단은 상기 수평 동기신호 검출수단에서 검출된 동기신호를 적분 처리하는 적분회로 및, 상기 적분된 신호를 입력으로 하여 상기 스위칭수단 구동신호를 출력하는 인버터를 포함하여 구성된 것을 특징으로 하는 모니터의 디스플레이 데이터 처리장치.And the switching control means comprises an integrating circuit for integrating the synchronous signal detected by the horizontal synchronizing signal detecting means and an inverter for outputting the switching means driving signal by inputting the integrated signal. Display data processing device. 제 1 항에 있어서, 상기 비디오 입/출력수단은 DVI-I 포트임을 특징으로 하는 모니터의 디스플레이 데이터 처리장치.The display data processing device of a monitor according to claim 1, wherein said video input / output means is a DVI-I port. 제 1 항에 있어서, 상기 디스플레이 관련 정보는 EDID임을 특징으로 하는 모니터의 디스플레이 데이터 처리장치.The display data processing apparatus of claim 1, wherein the display related information is an EDID. 삭제delete
KR1020020070580A 2002-11-14 2002-11-14 Display Data Processor Of Monitor KR100910910B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020070580A KR100910910B1 (en) 2002-11-14 2002-11-14 Display Data Processor Of Monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020070580A KR100910910B1 (en) 2002-11-14 2002-11-14 Display Data Processor Of Monitor

Publications (2)

Publication Number Publication Date
KR20040042329A KR20040042329A (en) 2004-05-20
KR100910910B1 true KR100910910B1 (en) 2009-08-05

Family

ID=37339131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020070580A KR100910910B1 (en) 2002-11-14 2002-11-14 Display Data Processor Of Monitor

Country Status (1)

Country Link
KR (1) KR100910910B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050078111A (en) * 2004-01-30 2005-08-04 현대 이미지퀘스트(주) Dvi-i connector system for processing display data channel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001175230A (en) * 1999-12-21 2001-06-29 Nanao Corp Display device
KR20020067119A (en) * 2001-02-15 2002-08-22 엘지전자주식회사 Apparatus for Processing Display Data of Monitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001175230A (en) * 1999-12-21 2001-06-29 Nanao Corp Display device
KR20020067119A (en) * 2001-02-15 2002-08-22 엘지전자주식회사 Apparatus for Processing Display Data of Monitor

Also Published As

Publication number Publication date
KR20040042329A (en) 2004-05-20

Similar Documents

Publication Publication Date Title
JP3942986B2 (en) Display device, display system and cable
KR100349205B1 (en) An apparatus for detecting a DVI connector in a digital video signal display system
US6943753B2 (en) Input channel switching control device for display monitor and method of controlling input channel switching of display monitor
JP2001175230A (en) Display device
KR100327369B1 (en) Apparatus and method for interfacing video information of computer system
KR20020046600A (en) Liquid Crystal Display and Driving Method Thereof
KR100749811B1 (en) Display and control method thereof
KR20070037900A (en) Display device for using lcd panel and method for excuting timing control options thereof
US8427392B2 (en) Circuit for detecting an external display device adapted to notebook computer and detecting method thereof
KR100370047B1 (en) Apparatus for Processing Display Data of Monitor
JP2007206598A (en) Display apparatus, and method for switching display specification
KR100910910B1 (en) Display Data Processor Of Monitor
US7209134B2 (en) Liquid crystal display
JP2005091795A (en) Display device
US20090115753A1 (en) Display apparatus and controlling method thereof
KR100377226B1 (en) displaying device and controlling method thereof
KR20060004410A (en) Display system and control method thereof
CN214752886U (en) Display drive board
KR19990032800A (en) Test pattern generating circuit and method in monitor
KR100357149B1 (en) Method and apparatus for settling screen of monitor
KR20040049436A (en) Graphic card connection apparatus and method
KR20050048398A (en) Digital display apparatus for vehicle
KR20040042327A (en) Automatic Configuration Of PC Monitor
KR20060131224A (en) Dvi/rgb ddc data control device of using single dvi-i connector
KR19990084657A (en) Pin detection method of D-SUB connector

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 9