KR100899588B1 - Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production - Google Patents

Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production Download PDF

Info

Publication number
KR100899588B1
KR100899588B1 KR1020037005804A KR20037005804A KR100899588B1 KR 100899588 B1 KR100899588 B1 KR 100899588B1 KR 1020037005804 A KR1020037005804 A KR 1020037005804A KR 20037005804 A KR20037005804 A KR 20037005804A KR 100899588 B1 KR100899588 B1 KR 100899588B1
Authority
KR
South Korea
Prior art keywords
conductive layer
printed circuit
layer
electrically conductive
thin film
Prior art date
Application number
KR1020037005804A
Other languages
Korean (ko)
Other versions
KR20030044046A (en
Inventor
안드레사키스존에이
Original Assignee
오우크-미츠이, 인크 .
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우크-미츠이, 인크 . filed Critical 오우크-미츠이, 인크 .
Publication of KR20030044046A publication Critical patent/KR20030044046A/en
Application granted granted Critical
Publication of KR100899588B1 publication Critical patent/KR100899588B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 에칭의 균일성과 해상력이 개선된 인쇄 회로 기판의 제조에 관한 것이다. 이러한 공정은 블랙 옥사이드 처리의 필요성을 배제하여 부착성을 향상시키고, 인쇄 회로 기판을 광학적으로 검사하는 기능을 향상시킨다. 이 공정은 (a) 제1 표면과 이에 대향하는 거친 제2 표면을 구비하는 전기 전도성층의 제1 표면을 기재 상에 침적하는 단계와; (b) 전기 전도성층과는 에칭 저항성이 상이한 물질로 이루어진 얇은 금속층을 상기 전기 전도성층의 거친 제2 표면 상에 침적하는 단계를 수행함으로써 실시되며, (a) 단계와 (b) 단계는 (a)->(b)의 순서 혹은 (b)->(a)의 순서로 수행될 수 있다. 그 후, 포토레지스트를 상기 금속층 상에 침적하고; 상기 포토레지스트를 이미지 모양으로 노출시키고 현상하여, 아래에 위치하는 금속층 부분이 드러나게 한다. 상기 아래에 위치하는 금속층의 드러난 부분을 제거함으로써, 그 아래에 위치하는 전도성층 부분이 드러나게 하고; 상기 아래에 위치하는 전도성층의 드러난 부분을 제거하여, 인쇄 회로층을 제조한다.The present invention relates to the manufacture of printed circuit boards with improved etching uniformity and resolution. This process eliminates the need for black oxide treatment to improve adhesion and improve the ability to optically inspect printed circuit boards. The process includes (a) depositing a first surface of an electrically conductive layer on a substrate having a first surface and a rough second surface opposite thereto; (b) depositing a thin metal layer of a material having a different etching resistance from the electrically conductive layer on the rough second surface of the electrically conductive layer, wherein steps (a) and (b) are performed by (a) )-> (b) or (b)-> (a). A photoresist is then deposited on the metal layer; The photoresist is exposed to an image shape and developed to reveal portions of the underlying metal layer. By removing the exposed portion of the underlying metal layer, thereby revealing the portion of the conductive layer located below it; The exposed portion of the underlying conductive layer is removed to produce a printed circuit layer.

Description

인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세 라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄 회로 기판 제조 방법{USE OF METALLIC TREATMENT ON COPPER FOIL TO PRODUCE FINE LINES AND REPLACE OXIDE PROCESS IN PRINTED CIRCUIT BOARD PRODUCTION}USE OF METALLIC TREATMENT ON COPPER FOIL TO PRODUCE FINE LINES AND REPLACE OXIDE PROCESS IN PRINTED CIRCUIT BOARD PRODUCTION}

본 발명은 에칭의 균일성 및 해상력이 개선된 인쇄 회로 기판의 제조에 관한 것이다. 본 발명에 의한 방법은, 블랙 옥사이드 처리의 필요성을 배제하여 부착성을 향상시키고, 인쇄 회로 기판을 광학적으로 검사하는 기능을 향상시킨다.The present invention relates to the manufacture of a printed circuit board with improved etching uniformity and resolution. The method according to the present invention eliminates the need for black oxide treatment to improve adhesion and improve the ability to optically inspect printed circuit boards.

인쇄 회로 기판은 전자 공학 분야에서 광범위하게 이용되고 있다. 이들 인쇄 회로 기판은, 미사일 및 산업 제어 장비와 같은 대규모 용례뿐만 아니라 전화, 라디오 및 개인용 컴퓨터 등과 같은 소규모 용례에 유용하다. 특히, 인쇄 회로를 이용하는 경우, 매우 작은 라인과 공간 너비(100 ㎛ 이하 정도)에 대해서 정밀도와 해상력을 높여 회로의 양호한 성능을 보장하는 것이 중요하다.Printed circuit boards are widely used in the field of electronics. These printed circuit boards are useful for large scale applications such as missiles and industrial control equipment as well as small scale applications such as telephones, radios and personal computers. In particular, when using a printed circuit, it is important to ensure the good performance of the circuit by increasing the precision and resolution for very small lines and space widths (about 100 μm or less).

소규모 및 대규모 장비의 제조에 있어서는, 100 ㎛ 이하 정도의 매우 작은 치수를 갖는 정밀한 특징부를 제조할 수 있는 능력이 매우 중요하다. 회로 패턴이 더 소형화됨에 따라 에칭 공정의 정확성도 더 중요해지고 있다. 소형 특징부를 구비하는 인쇄 회로 기판을 높은 정밀도로 제조하기 위해 공지의 포토리소그래피 기 술을 이용하는 것은 당업계에 잘 알려져 있다. 일반적으로, 전기 전도성 포일을 기재 상에 침적시킨 후, 이 포일 상에 포토레지스트를 침적시킨다. 그 후, 이 포토레지스트를 이미지 모양으로 노출시키고 현상하여, 소정 패턴의 소형 라인과 공간을 형성한다. 그 후, 이들 소형 라인과 공간을 전도성 포일까지 에칭한다.In the manufacture of small and large scale equipment, the ability to produce precise features with very small dimensions on the order of 100 μm or less is very important. As circuit patterns become smaller, the accuracy of the etching process becomes more important. It is well known in the art to use known photolithography techniques to manufacture printed circuit boards with small features with high precision. Generally, an electrically conductive foil is deposited on a substrate and then a photoresist is deposited on this foil. The photoresist is then exposed to an image shape and developed to form small lines and spaces of a predetermined pattern. These small lines and spaces are then etched up to the conductive foil.

통상적으로 포일의 무광택면(matte side)을 기재 상에 적층하는 데, 그 주된 이유는 포일의 무광택면이 포일의 광택면보다 더 거칠고 기재에 대한 부착성이 더 양호하기 때문이다. 그러나, 광택면을 아래로 하여 포일을 기재에 대해 적층시키면 보다 정밀하게 에칭할 수 있는 것으로 밝혀졌는데, 이는 구리 결정이 상기 무광택면 부근에서 수직으로 배향되어 있고 길어서 사이드 에칭 또는 수평 방향 에칭이 덜 일어나기 때문이다. 또한, 치형 구조 및 처리제를 기재로부터 제거하기 위해 과도하게 에칭할 필요성이 보다 없어지므로, 에칭의 균일성이 보다 양호해진다.Typically the matte side of the foil is laminated onto the substrate because the matte side of the foil is rougher than the glossy side of the foil and has better adhesion to the substrate. However, it has been found that laminating the foil to the substrate with the glossy side down allows for more precise etching, since the copper crystals are oriented vertically near the matte surface and are long, resulting in less side etching or horizontal etching. Because. In addition, the need for excessive etching to remove the tooth structure and the treatment agent from the substrate is further eliminated, resulting in better uniformity of etching.

포일의 광택면을 기재 상에 적층하는 경우에는, 표면을 거칠게 하여 충분한 부착성을 제공할 필요가 있다. 이와 같이 하기 위한 한 가지 방법으로, 구리 포일의 광택면에 노듈(nodule)을 도금하는 것이 있다. 이러한 타입의 구리 제품의 한 가지 예로는, 미국 뉴욕주 후식 폴스에 소재하는 Oak-Mitsui Inc,에서 MLS란 이름으로 시판하는 것이 있다. 노듈 등과 같은 조화층(粗化層)을 포일의 각 측면에 침적하여 "이중 처리된" 포일을 형성하는 데에는 다른 방법이 사용된다. 이러한 공정을 이용하면, 보다 우수한 레지스트 부착성을 얻게 되며, 옥사이드 공정도 배제된다. 취급하는 동안에 포일의 노출된 측면의 조화층이 손상될 수 있으므로, 이는 산업에 있어서 바람직하지 못하다. When laminating the glossy surface of the foil on the substrate, it is necessary to roughen the surface to provide sufficient adhesion. One way to do this is to plate a nodule on the glossy surface of the copper foil. One example of this type of copper product is the name MLS available from Oak-Mitsui Inc, based in Dessert Falls, NY. Another method is used to deposit a roughened layer, such as a nodule, on each side of the foil to form a "double treated" foil. Using this process results in better resist adhesion and also excludes oxide processes. This is undesirable in industry as the roughening layer of the exposed side of the foil may be damaged during handling.                 

무광택면이 적층체에 맞닿는 경우, 광택면을 거칠게 하는 다른 공지의 방법으로는, 화학적 마이크로 에칭(미국 코네티컷주 워터베리에 소재하는 MacDermid 또는 매사추세츠주 마보로우에 소재하는 Shipley Ronel에서 시판하는 과황산소다 또는 황산/과산화수소를 이용함)이나 퓨미스 스크러빙(pumice scrubbing)(이탈리아의 I.S와 일본의 Isioki에서 시판하는 기계)에 의해 구리 포일을 미리 거칠게 하는 것이 있다. 표면은 이후에 화학적으로 처리되어 산화 제2 구리(black copper oxide)(역시 MacDermid와 Shipley Ronel에서 시판함)층이 침적되며, 이로써 다른 절연 기재가 회로 위에 적층될 수 있게 된다. 이러한 화학적 처리 순서는, 번잡하고 사용 화학 물질과 관련한 폐기물 처리 문제를 초래하기 때문에 바람직하지 못하다. 따라서, 당업계에서는 전도성 포일의 이중 처리와 관련한 문제가 없고, 다층 회로 기판의 가공 중에 블랙 옥사이드 처리를 필요로 하지 않으며, 회로의 라인과 공간을 높은 해상력과 정밀도로 에칭하는 방법을 필요로 하고 있다.If the matte surface is in contact with the laminate, another known method of roughening the polished surface is chemical microetching (sodium persulfate, available from MacDermid, Waterbury, Connecticut, or Shipley Ronel, Marborough, Mass.). Or copper foil in advance by using sulfuric acid / hydrogen peroxide) or pumis scrubbing (a machine sold by IS in Italy and Isioki in Japan). The surface is then chemically treated to deposit a layer of black copper oxide (also available from MacDermid and Shipley Ronel), allowing other insulating substrates to be deposited on the circuit. This chemical treatment sequence is undesirable because it is cumbersome and results in waste disposal issues associated with the chemicals used. Therefore, there is no problem related to the dual processing of the conductive foil in the art, there is no need for black oxide processing during the processing of the multilayer circuit board, and there is a need for a method of etching lines and spaces of the circuit with high resolution and precision. .

당업계에서는 회로 기판을 제조하는 기술을 향상시켜 그 특징부의 정밀도를 향상시키기 위해 지속적으로 노력해오고 있다. 예컨대, 미국 특허 제5,240,807호에는, 이미지 대비를 강화하고 치수가 매우 작은 부품을 재생하는 데 유용하며 휴대 가능하고 쾌적한 내장 에칭 마스크를 갖는 포토레지스트 물품이 교시되어 있다. 포토레지스트의 아래에 위치하는 전도성 포일 부분을 선택적으로 에칭하여 소정 패턴의 회로 라인을 형성한다. 미국 특허 제6,042,711호에는, 분말 수지상 침적부(dusty dendritic deposit)로 이루어진 금속층과 금속 플래시층을 구비하며 박리 강도가 향상된 금속 포일을 제공하는 다른 기법이 개시되어 있다. 또한, 국 제 출원 공보 WO 00/03568호에는, 구리 포일 캐리어를 이용하여 거친 전도성 금속층을 피복함으로써 기재 상에 회로 라인을 형성하는 방법이 개시되어 있다.There is a continuing effort in the art to improve the technology of manufacturing circuit boards to improve the precision of their features. For example, US Pat. No. 5,240,807 teaches a photoresist article having a built-in etching mask that is portable and comfortable for enhancing image contrast and reproducing very small dimensions. A portion of the conductive foil located below the photoresist is selectively etched to form circuit lines of a predetermined pattern. U. S. Patent No. 6,042, 711 discloses another technique for providing a metal foil having a metal layer composed of a powdery dendritic deposit and a metal flash layer and having improved peel strength. International application publication WO 00/03568 also discloses a method of forming circuit lines on a substrate by coating a rough conductive metal layer with a copper foil carrier.

미국 특허 제5,679,230호에는, 인쇄 회로 기판의 제조에 사용하기 위한 구리 포일을 제공하는 또 다른 기법이 개시되어 있다. 이 구리 포일은, 부착성을 향상시키기 위한 통상의 블랙 옥사이드 처리를 필요로 하지 않으면서 다층 회로 기판을 제조하는 데 사용될 수 있다.U. S. Patent No. 5,679, 230 discloses another technique for providing a copper foil for use in the manufacture of a printed circuit board. This copper foil can be used to make multilayer circuit boards without requiring conventional black oxide treatment to improve adhesion.

본 발명은 종래 기술의 문제를 해결하기 위하여 기재 상의 전도성층 위에 얇은 금속층(금속 박막층)을 침적하는 기법을 제공한다. 이 금속층은 전도성층의 에칭 중에는 에칭 마스크로서 작용하며, 에칭의 정밀도와 해상력을 향상시킨다. 에칭 후에, 상기 얇은 금속층은 전도성층 상에 잔류하여, 산화물층에 대한 필요를 배제시킨다.The present invention provides a technique for depositing a thin metal layer (metal thin film layer) on a conductive layer on a substrate to solve the problems of the prior art. This metal layer acts as an etching mask during the etching of the conductive layer and improves the precision and resolution of the etching. After etching, the thin metal layer remains on the conductive layer, eliminating the need for an oxide layer.

또한, 이 방법에 이용되는 금속층은 균일성과 반사성이 높아서, 이 방법에 의해 형성된 인쇄 회로가 종래 기술의 인쇄 회로보다 자동 광학 검사 장비와의 호환성이 더 나아진다. 또한, 본원에 이용된 금속층은 기계적 강도가 높고, 표면 긁힘 및 끌림 자국 등과 같은 기계적 손상에 대한 저항성이 높다.In addition, the metal layer used in this method has high uniformity and reflectivity, so that the printed circuit formed by this method is more compatible with automatic optical inspection equipment than the prior art printed circuit. In addition, the metal layer used herein has high mechanical strength and high resistance to mechanical damage such as surface scratches and drag marks.

본 발명은 인쇄 회로층을 제조하는 방법에 관한 것으로서, 이 방법은The present invention relates to a method for manufacturing a printed circuit layer, the method

(a) 제1 표면과 이에 대향하는 거친 제2 표면을 구비하는 전기 전도성층의 제1 표면을 기재 상에 침적하는 단계와,(a) depositing on the substrate a first surface of an electrically conductive layer having a first surface and a rough second surface opposite thereto;

(b) 전기 전도성층과는 에칭 저항성이 상이한 물질로 이루어진 얇은 금속층을 상기 전기 전도성층의 거친 제2 표면 상에 침적하는 단계와, (b) depositing a thin metal layer of a material having a different etching resistance from the electrically conductive layer on the rough second surface of the electrically conductive layer,                 

(c) 포토레지스트를 상기 금속층 상에 침적하는 단계와,(c) depositing a photoresist on the metal layer;

(d) 상기 포토레지스트를 이미지 모양으로 노출시키고 현상하여, 아래에 위치하는 금속층 부분이 드러나게 하는 단계와,(d) exposing and developing the photoresist in the form of an image to reveal portions of the underlying metal layer;

(e) 상기 아래에 위치하는 금속층의 드러난 부분을 제거함으로써, 그 아래에 위치하는 전도성층 부분이 드러나게 하는 단계와,(e) removing the exposed portions of the underlying metal layer to reveal portions of the conductive layer located thereunder;

(f) 상기 아래에 위치하는 전도성층의 드러난 부분을 제거하여, 인쇄 회로층을 제조하는 단계(f) fabricating the printed circuit layer by removing the exposed portions of the underlying conductive layer.

를 포함하며, 상기 (a)와 (b) 단계는 (a)->(b)의 순서 혹은 (b)->(a)의 순서로 수행될 수 있다.It includes, and the steps (a) and (b) may be performed in the order of (a)-> (b) or (b)-> (a).

또한, 본 발명은,In addition, the present invention,

(a) 제1 표면과 이에 대향하는 거친 제2 표면을 구비하는 전기 전도성층의 제1 표면을 기재 상에 침적하는 단계와,(a) depositing on the substrate a first surface of an electrically conductive layer having a first surface and a rough second surface opposite thereto;

(b) 전기 전도성층과는 에칭 저항성이 상이한 물질로 이루어진 얇은 금속층을 상기 전기 전도성층의 거친 제2 표면 상에 침적하는 단계와,(b) depositing a thin metal layer of a material having a different etching resistance from the electrically conductive layer on the rough second surface of the electrically conductive layer,

(c) 포토레지스트를 상기 금속층 상에 침적하는 단계와,(c) depositing a photoresist on the metal layer;

(d) 상기 포토레지스트를 이미지 모양으로 노출시키고 현상하여, 아래에 위치하는 금속층 부분이 드러나게 하는 단계와,(d) exposing and developing the photoresist in the form of an image to reveal portions of the underlying metal layer;

(e) 상기 아래에 위치하는 금속층의 드러난 부분을 제거함으로써, 그 아래에 위치하는 전도성층 부분이 드러나게 하는 단계와,(e) removing the exposed portions of the underlying metal layer to reveal portions of the conductive layer located thereunder;

(f) 상기 아래에 위치하는 전도성층의 드러난 부분을 제거하는 단계(f) removing the exposed portions of the underlying conductive layer

를 포함하며, 상기 (a)와 (b) 단계는 (a)->(b)의 순서 혹은 (b)->(a)의 순서로 수행될 수 있는 상기 방법에 의해 제조되는 인쇄 회로층에 관한 것이다.Wherein the steps (a) and (b) are performed on the printed circuit layer manufactured by the method, which may be performed in the order of (a)-> (b) or (b)-> (a). It is about.

본 발명은 포괄적으로 인쇄 회로층 및 인쇄 회로 기판을 제조하는 방법을 제공한다.The present invention generally provides a method for manufacturing a printed circuit layer and a printed circuit board.

본 발명에 의한 방법의 수행에 있어서, 제1 단계는 전기 전도성 물질의 층을 적절한 기재 상에 침적시키는 것이다. 전형적인 기재는 인쇄 회로 또는 그 밖의 마이크로 전자 소자로 가공되기에 적합한 것이다. 본 발명에 적합한 기재로는, 유리 섬유, 아라미드(Kevlar), 아라미드 종이(Thermount), 폴리벤조옥솔레이트 종이 또는 이들의 혼합물 등과 같은 물질로 보강된 폴리머가 있으며, 이에 한정되는 것은 아니다. 이들 중에서 유리 섬유로 보강된 에폭시가 가장 바람직한 기재이다. 또한, 반도체 물질이 적합하며, 그 예로서 갈륨 비소(GaAs)와, 실리콘과, 예컨대 결정질 실리콘, 다결정 실리콘, 비결정질 실리콘, 에피택셜 실리콘, 이산화 실리콘(SiO2) 등과 같은 실리콘 함유 조성물 및 이들의 혼합물 등이 있다. 기재의 두께는 약 10 ㎛ 내지 약 200 ㎛인 것이 바람직하며, 약 10 ㎛ 내지 약 50 ㎛인 것이 더 바람직하다.In carrying out the method according to the invention, the first step is to deposit a layer of electrically conductive material on a suitable substrate. Typical substrates are those suitable for processing into printed circuits or other microelectronic devices. Suitable substrates for the present invention include, but are not limited to, polymers reinforced with materials such as glass fibers, Kevlar, aramid paper, polybenzoxoleate paper, or mixtures thereof. Of these, epoxy reinforced with glass fibers is the most preferred substrate. Also suitable are semiconductor materials, for example gallium arsenide (GaAs), silicon, and silicon-containing compositions such as crystalline silicon, polycrystalline silicon, amorphous silicon, epitaxial silicon, silicon dioxide (SiO 2 ), and mixtures thereof. Etc. The thickness of the substrate is preferably from about 10 μm to about 200 μm, more preferably from about 10 μm to about 50 μm.

전도성층은 구리, 아연, 황동, 크롬, 니켈, 알루미늄, 스테인레스강, 철, 금, 은, 티타늄 또는 이들의 혼합물이나 합금 등과 같은 물질을 포함하는 것이 바람직하다. 전도성층은 구리 포일인 것이 가장 바람직하다.The conductive layer preferably comprises a material such as copper, zinc, brass, chromium, nickel, aluminum, stainless steel, iron, gold, silver, titanium or mixtures or alloys thereof. Most preferably, the conductive layer is a copper foil.

구리 포일은, 구리를 용액으로부터 회전 금속 드럼 상에 전착함으로써 제조 되는 것이 바람직하다. 드럼에 접하는 포일의 측면은 일반적으로 평활하거나 광택이 있는 측면인 반면에, 다른 측면은 비교적 거친 표면을 가지고 있으며 무광택면으로도 알려져 있다. 대개 스테인레스강 또는 티타늄으로 제조되는 드럼은 캐소드(cathode)로서 작용하며, 구리가 용액으로부터 침적될 때 구리를 수용한다. 일반적으로, 애노드(anode)는 합금연(lead alloy)으로 구성된다. 애노드와 캐소드 사이에 약 5 내지 10 볼트의 셀 전압을 인가하여 구리를 침적시키며, 그 동안에 애노드에서 산소가 방출된다. 그 후, 드럼으로부터 상기 구리 포일을 분리하고, 필요한 크기로 절단하며, 기재 상에 적층한다. 최소 약 175 ℃의 프레스에서 약 30분 동안 적층을 수행하는 것이 바람직하다. 상기 프레스는 28 inHg 이상의 진공 분위기 하에 있고, 약 150 psi의 압력으로 유지되는 것이 바람직하다.The copper foil is preferably produced by electrodepositing copper on a rotating metal drum from solution. The side of the foil facing the drum is generally a smooth or glossy side, while the other side has a relatively rough surface and is also known as a matt surface. Drums, usually made of stainless steel or titanium, act as a cathode and receive copper when it is deposited from solution. In general, the anode consists of a lead alloy. A cell voltage of about 5-10 volts is applied between the anode and the cathode to deposit copper, during which oxygen is released from the anode. The copper foil is then separated from the drum, cut to the required size and laminated onto the substrate. It is desirable to perform lamination for about 30 minutes in a press of at least about 175 ° C. The press is under a vacuum atmosphere of at least 28 inHg and is preferably maintained at a pressure of about 150 psi.

구리 포일의 광택면을 전해 처리하여 거친 구리 침적부를 형성하고, 무광택면을 전해 처리하여 금속 또는 합금의 마이크로 노듈을 침적하는 것이 바람직하지만 반드시 그러할 필요는 없으며, 이러한 처리를 적층 이전에 하는 것이 바람직하만 반드시 그러할 필요는 없다. 이들 노듈은 구리 또는 구리 합금인 것이 바람직하며, 표면의 거칠기를 증가시키지는 않지만 기재에 대한 접착성을 증가시킨다. 포일 표면의 마이크로 구조는, 미국 오하이오주 신시내티 소재의 Mahr Feinpruef Corporation에서 시판하는 Perthometer 모델 M4P 또는 S5P 등과 같은 표면조도계(profilometer)에 의해 측정된다. 산(peak)과 골(valley)로 이루어진 표면 입자 구조의 표면 형태는, 미국 일리노이주 60062 노스브룩 샌더스 로드 2115에 소재하는 Institute for Interconnecting and Packaging Circuits의 산업 표준 IPC-TM-650 섹션 2.2.17에 따라 측정된다. 이 측정 과정에서는, 샘플 표면에 관하여 측정 길이(Im)를 선택한다. Rz는, 측정 길이(Im)의 범위 내에 있는 5개의 연속적인 표본 길이(Io = Im/5)의 최대 산 높이 대 골 높이의 평균값으로 정의된다. Rt는 최대 거칠기 심도(roughness depth)이며, 측정 길이(Im) 범위 내에서 가장 높은 산과 가장 낮은 골 사이의 최대 수직 거리이다. Rp는 최대 수준 심도(leveling depth)이며, 측정 길이(Im) 범위 내에서 가장 높은 산의 높이이다. Ra(평균 거칠기)는, 측정 길이(Im) 범위 내에서 거칠기 프로파일의 중심선으로부터의 모든 절대 거리의 산술 평균값으로서 정의된다.It is desirable, but not necessarily, to deposit the micronodule of a metal or alloy by electrolytically treating the glossy side of the copper foil to form a rough copper deposit and electrolytically treating the matte side. Not necessarily. These nodules are preferably copper or copper alloys and do not increase the surface roughness but increase the adhesion to the substrate. The microstructure of the foil surface is measured by a profilometer, such as Perthometer model M4P or S5P, available from Mahr Feinpruef Corporation, Cincinnati, Ohio. The surface morphology of the peak and valley surface structures is outlined in Section 2.2.17 of the industry standard IPC-TM-650, Institute for Interconnecting and Packaging Circuits, 2115 Northbrook Sanders Road, 60062, Illinois, USA. Is measured accordingly. In this measurement procedure, the measurement length Im is chosen with respect to the sample surface. Rz is defined as the average of the maximum mountain height versus bone height of five consecutive sample lengths (Io = Im / 5) within the range of the measurement length Im. Rt is the maximum roughness depth and is the maximum vertical distance between the highest peak and the lowest valley within the measurement length Im range. Rp is the maximum leveling depth and the height of the highest mountain in the measurement length (Im) range. Ra (average roughness) is defined as the arithmetic mean value of all absolute distances from the centerline of the roughness profile within the measurement length Im range.

본 발명에서 중요한 파라미터는 Rz와 Ra이다. 표면 처리를 수행하면, 산과 골이 있으며 거칠기 파라미터 Ra가 약 1 ㎛ 내지 약 10 ㎛이고 Rz가 약 2 ㎛ 내지 약 10 ㎛인 표면 구조가 형성된다.Important parameters in the present invention are Rz and Ra. Surface treatment results in a surface structure with acid and valleys and a roughness parameter Ra of about 1 μm to about 10 μm and Rz of about 2 μm to about 10 μm.

표면 처리를 수행하면, 광택면에 산과 골이 있으며 거칠기 파라미터 Ra가 약 1 ㎛ 내지 약 4 ㎛, 바람직하게는 약 2 ㎛ 내지 약 4 ㎛, 더 바람직하게는 약 3 ㎛ 내지 약 4 ㎛인 표면 구조가 형성된다. Rz 값은 약 2 ㎛ 내지 약 4.5 ㎛, 바람직하게는 약 2.5 ㎛ 내지 약 4.5 ㎛, 더 바람직하게는 약 3 ㎛ 내지 약 4.5 ㎛이다.When surface treatment is carried out, the surface structure has acid and valleys on the polished surface and the roughness parameter Ra is about 1 μm to about 4 μm, preferably about 2 μm to about 4 μm, more preferably about 3 μm to about 4 μm. Is formed. The Rz value is about 2 μm to about 4.5 μm, preferably about 2.5 μm to about 4.5 μm, more preferably about 3 μm to about 4.5 μm.

표면 처리를 수행하면, 무광택면에 산과 골이 있으며 거칠기 파라미터 Ra가 약 4 ㎛ 내지 약 10 ㎛, 바람직하게는 약 4.5 ㎛ 내지 약 8 ㎛, 더 바람직하게는 약 5 ㎛ 내지 약 7.5 ㎛인 표면 구조가 형성된다. Rz 값은 약 4 ㎛ 내지 약 10 ㎛, 바람직하게는 약 4 ㎛ 내지 약 9 ㎛, 더 바람직하게는 약 4 ㎛ 내지 약 7.5 ㎛이다. When surface treatment is carried out, the surface structure has acid and valleys on the matte surface and the roughness parameter Ra is about 4 μm to about 10 μm, preferably about 4.5 μm to about 8 μm, more preferably about 5 μm to about 7.5 μm. Is formed. The Rz value is about 4 μm to about 10 μm, preferably about 4 μm to about 9 μm, more preferably about 4 μm to about 7.5 μm.                 

광택면은 약 2 ㎛ 내지 4.5 ㎛ 두께의 구리 침적부를 구비하여, 평균 거칠기(Rz)가 2 ㎛ 이상인 것이 바람직하다. 무광택면은 약 4 ㎛ 내지 7.5 ㎛로 이루어진 거칠기 Rz를 갖는 것이 바람직하다. 금속 또는 합금의 마이크로 노듈의 크기는 약 0.5 ㎛이다. 필요하다면, 그 밖의 금속, 예컨대 아연, 인듐, 주석, 코발트, 황동, 청동 등을 마이크로 노듈로서 침적할 수도 있다. 이러한 방법은 본원에 참조로 인용되고 있는 미국 특허 제5,679,230호에 보다 상세히 기재되어 있다. 광택 표면의 박리 강도는 약 0.7 kg/선형 cm 내지 약 1.6 kg/선형 cm이며, 바람직하게는 약 0.9 kg/선형 cm 내지 약 1.6 kg/선형 cm이다. 무광택 표면의 박리 강도는 약 0.9 kg/선형 cm 내지 약 2 kg/선형 cm이며, 바람직하게는 약 1.1 kg/선형 cm 내지 약 2 kg/선형 cm이다. 박리 강도는 산업 표준 IPC-TM-650 섹션 2.4.8 개정 C에 따라 측정된다.The glossy surface has a copper deposit of about 2 μm to 4.5 μm thick, and preferably has an average roughness Rz of 2 μm or more. The matte surface preferably has a roughness Rz consisting of about 4 μm to 7.5 μm. The micronodule of the metal or alloy is about 0.5 μm in size. If desired, other metals such as zinc, indium, tin, cobalt, brass, bronze, etc. may be deposited as the micro nodules. Such methods are described in more detail in US Pat. No. 5,679,230, which is incorporated herein by reference. The peel strength of the glossy surface is from about 0.7 kg / linear cm to about 1.6 kg / linear cm, preferably from about 0.9 kg / linear cm to about 1.6 kg / linear cm. The peel strength of the matte surface is from about 0.9 kg / linear cm to about 2 kg / linear cm, preferably from about 1.1 kg / linear cm to about 2 kg / linear cm. Peel strength is measured according to Industry Standard IPC-TM-650 Section 2.4.8 Revision C.

전도성층의 두께는 약 0.5 ㎛ 내지 약 200 ㎛인 것이 바람직하며, 약 9 ㎛ 내지 약 70 ㎛인 것이 더 바람직하다. 또한, 무전해 침적, 코팅, 스퍼터링, 증착 또는 적층 등과 같은 잘 알려진 그 밖의 금속 침적법을 이용하여 전도성층을 기재 상에 피복할 수도 있다.The thickness of the conductive layer is preferably about 0.5 μm to about 200 μm, more preferably about 9 μm to about 70 μm. The conductive layer may also be coated on the substrate using other well known metal deposition methods such as electroless deposition, coating, sputtering, deposition or lamination.

또한, 포일의 양 측면을 얇은 금속층으로 전해 처리하는 것이 바람직하지만, 반드시 그러할 필요는 없으며, 이러한 처리를 적층 이전에 하는 것이 바람직하지만, 반드시 그러할 필요는 없다. 상기 금속층은 전도성층 상에 전해 침적되는 것이 바람직하다. 또한, 금속층은 코팅, 스퍼터링, 증착 또는 적층에 의해 전도성층(기재에 적층한 후) 상에 침적될 수도 있다. 금속층은 박막이며, 니켈, 주석, 팔라듐, 백금, 크롬, 티타늄, 몰리브덴 또는 이들의 합금 등에서 선택된 물질을 포함하는 것이 바람직하다. 금속층은 니켈 또는 주석을 포함하는 것이 가장 바람직하다. 금속층의 두께는 약 0.01 ㎛ 내지 약 10 ㎛인 것이 바람직하며, 약 0.2 ㎛ 내지 약 3 ㎛인 것이 더 바람직하다. 이 금속층은 에칭 마스크로서 작용하여, 전도성층에 에칭되는 소정 패턴의 회로 라인 및 공간을 형성한다.It is also desirable to electrolytically treat both sides of the foil with a thin metal layer, although this is not necessarily the case, and this treatment is preferred prior to lamination, but it is not necessary. Preferably, the metal layer is electrolytically deposited on the conductive layer. In addition, the metal layer may be deposited on the conductive layer (after lamination to the substrate) by coating, sputtering, vapor deposition or lamination. The metal layer is a thin film and preferably includes a material selected from nickel, tin, palladium, platinum, chromium, titanium, molybdenum, alloys thereof, and the like. Most preferably, the metal layer comprises nickel or tin. The thickness of the metal layer is preferably about 0.01 μm to about 10 μm, more preferably about 0.2 μm to about 3 μm. This metal layer acts as an etching mask to form a predetermined pattern of circuit lines and spaces that are etched into the conductive layer.

일단 금속층을 전도성층 상에 침적하면, 다음 단계는 금속층의 일부분을 선택적으로 에칭하여 제거하고, 금속층에 에칭 패턴을 형성하는 것이다. 이 에칭 패턴은 포토레지스트 조성물을 이용하는 잘 알려진 포토리소그래피 기술에 의해 형성된다. 먼저, 얇은 금속층 상에 포토레지스트를 직접 침적시킨다. 포토레지스트 조성물은 포지티브 작용성이거나 네거티브 작용성이며, 일반적으로 시판되고 있다. 레지스트의 주 기능은 단지 얇은 금속층을 형성하는 것이며 혹독한 에칭 조건을 견뎌낼 필요가 없으므로, 레지스트는 매우 얇을 수 있다(5 ㎛ 내지 20 ㎛). 이로써, 보다 나은 해상력이 가능해진다. 적절한 포지티브 작용성 포토레지스트는 당업계에 잘 알려져 있으며, o-퀴논 디아지드 방사선 증감제를 포함할 수도 있다. o-퀴논 디아지드 방사선 증감제는, 미국 특허 제2,797,213호; 제3,106,465호; 제3,148,983호; 제3,130,047호; 제3,201,329호; 제3,785,825호; 및 제3,802,885호에 개시된 o-퀴논-4(또는 5)-술포닐-디아지드를 포함한다. o-퀴논 디아지드를 이용하는 경우, 바람직한 결합 수지로는, 비수용성(非水溶性) 결합 수지, 수성 알칼리 용해성 결합 수지, 또는 팽윤성 결합 수지 등이 있으며, 노볼락(novolak)이 바람직하다. 적절한 포지티브 광절연 수지(positive photodielectric resin)로는, 예컨대 미국 뉴저지주 솜머빌 소재의 Clariant Corporation에서 상표명 AZ-P4620으로 시판하는 것과 Shipley의 I-라인 포토레지스트가 있다. 또한, 네거티브 포토레지스도 널리 시판되고 있다.Once the metal layer is deposited on the conductive layer, the next step is to selectively etch away a portion of the metal layer and form an etch pattern on the metal layer. This etching pattern is formed by well known photolithography techniques using photoresist compositions. First, the photoresist is deposited directly on the thin metal layer. Photoresist compositions are either positive or negatively functional and are generally commercially available. The main function of the resist is to form only a thin metal layer and do not have to withstand harsh etching conditions, so the resist can be very thin (5-20 μm). This enables better resolution. Suitable positive functional photoresists are well known in the art and may include o-quinone diazide radiation sensitizers. o-quinone diazide radiation sensitizers are described in US Pat. No. 2,797,213; 3,106,465; 3,106,465; 3,148,983; 3,130,047; 3,201,329; 3,785,825; And o-quinone-4 (or 5) -sulfonyl-diazide as disclosed in US Pat. No. 3,802,885. When o-quinone diazide is used, preferred binder resins include water-insoluble binder resins, aqueous alkali-soluble binder resins, swellable binder resins, and the like. Novolak is preferable. Suitable positive photodielectric resins include, for example, those sold under the trade name AZ-P4620 by Clariant Corporation, Sommerville, NJ, and Shipley's I-line photoresist. Negative photoresist is also widely available.

그 후, 포토레지스트는, 스펙트럼의 가시광선, 자외선 또는 적외선 영역에 있는 빛 등과 같은 활성 방사선에 마스크를 통해 이미지 모양으로 노출되거나, 전자 빔, 이온 빔, 중성자 빔 또는 X-선 방사에 의해 이미지 모양으로 스캔된다. 활성 방사선은 비간섭광 또는 예컨대, 레이저로부터의 광선과 같은 간섭광 형태일 수 있다. 그 후, 포토레지스트는, 수성 알칼리 용액 등과 같은 적절한 용제를 이용하여 이미지 모양으로 현상되어, 아래에 위치하는 금속층의 부분이 드러나게 된다.The photoresist is then exposed to active radiation, such as visible light in the spectrum, light in the ultraviolet or infrared region, in the form of an image through a mask, or image shape by electron beam, ion beam, neutron beam or X-ray radiation. Is scanned. The actinic radiation can be in the form of non-interfering light or interfering light, such as, for example, light from a laser. Thereafter, the photoresist is developed in the form of an image using a suitable solvent such as an aqueous alkaline solution, so that the portion of the metal layer located below is exposed.

그 결과, 아래에 위치하는 금속층의 드러난 부분은 잘 알려진 에칭 기술을 통해 제거되지만, 잔류 포토레지스트의 아래에 위치하는 부분은 제거되지 않는다. 적절한 에칭제로는, 염화 제2 구리(니켈의 에칭에 바람직함) 또는 질산(주석의 에칭에 바람직함)과 같은 산성 용액 등이 있으며, 이에 한정되는 것은 아니다. 또한, 염화 제2철 또는 과산화황산(황산을 포함한 과산화수소)도 바람직하다. 상기 단계 동안에, 에칭되어 제거되는 금속층의 아래에 위치하는 전도성층의 부분이 드러나게 된다. 이와 같이 패턴화된 금속층은, 높은 정밀도와 정확도로 전도성층을 에칭하기 위한 뛰어난 품질의 에칭 마스크를 형성한다.As a result, the exposed portions of the underlying metal layer are removed through well known etching techniques, but the portions located below the residual photoresist are not removed. Suitable etchant includes, but is not limited to, an acidic solution such as cupric chloride (preferably for etching nickel) or nitric acid (preferably for etching tin). Ferric chloride or sulfuric acid peroxide (hydrogen peroxide including sulfuric acid) is also preferred. During this step, the portion of the conductive layer underlying the metal layer to be etched away is exposed. The patterned metal layer thus forms a high quality etching mask for etching the conductive layer with high precision and accuracy.

다음으로, 상기 전도성층의 드러난 하위 부분이 에칭에 의해 제거되지만, 금속층 중 잔류 부분의 아래에 위치하는 전도성층의 부분은 제거되지 않는다. 적절한 에칭제로는, 염화암모늄/수산화암모늄과 같은 알칼리 용액 등이 있으며, 이에 한정되는 것은 아니다. 그 후, 회로 기판을 세정하고 건조시킨다. 그 결과, 인쇄 회로 기판은 뛰어난 균일성, 해상력 및 성능을 갖는다.Next, the exposed lower portion of the conductive layer is removed by etching, but the portion of the conductive layer located below the remaining portion of the metal layer is not removed. Suitable etchant includes, but is not limited to, alkaline solutions such as ammonium chloride / ammonium hydroxide. Thereafter, the circuit board is cleaned and dried. As a result, the printed circuit board has excellent uniformity, resolution and performance.

상기 금속층이 니켈을 포함하는 다른 바람직한 실시예에서는, 원패스 에칭 공정(one pass etching process)을 수행할 수 있다. 이 실시예에서는, 포토레지스트에 이미지를 형성하고 현상한 후, 금속층의 드러난 부분과 그 아래에 위치하는 전기 전도성층을 각각 염화 제2 구리 에처(ethcher)에서 에칭할 수 있다. 주석을 포함하는 다른 금속층을 에칭하는 경우에, 상기 적절한 에칭제는 아래에 위치하는 전도성 포일을 적절하게 에칭할 수 없어서, 제2 에칭 단계가 여전히 필요하다. 상기 단일 에칭 단계는 약 3 mils 이상의 라인 또는 공간을 에칭하는 데 적합하다. 또한, 단일 에칭 단계를 이용하는 경우, 에처에 머무르는 시간을 에칭 시스템에 따라 가능하게는 10 % 내지 25 % 증가시킬 필요가 있을 수도 있다. 분무 압력과 온도를 더 높이면 동일한 결과를 얻을 수 있다. 상기 금속층과 전도성층을 통해 회로 라인과 공간을 에칭한 후, 잔류 포토레지스트를 적절한 용제로 벗겨내거나 잘 알려진 회분화(ashing) 기술에 의해 회분화함으로써, 금속층의 표면으로부터 선택적으로 제거할 수 있다. 또한, 금속층을 에칭한 후, 단 전도성 포일을 에칭하기 전에, 포토레지스트를 제거할 수도 있다.In another preferred embodiment in which the metal layer comprises nickel, a one pass etching process may be performed. In this embodiment, after the image is formed and developed in the photoresist, the exposed portion of the metal layer and the electrically conductive layer located below it can be etched in a second copper etchant respectively. In the case of etching another metal layer comprising tin, the suitable etchant cannot adequately etch the conductive foil located below, so a second etching step is still necessary. The single etching step is suitable for etching lines or spaces of about 3 mils or more. In addition, when using a single etching step, it may be necessary to increase the time to stay in the etchant, possibly 10% to 25%, depending on the etching system. Higher spray pressures and temperatures can achieve the same results. After etching the circuit lines and spaces through the metal and conductive layers, the residual photoresist can be selectively removed from the surface of the metal layer by stripping off the remaining photoresist with an appropriate solvent or by ashing by well-known ashing techniques. In addition, after etching the metal layer, but before etching the conductive foil, the photoresist may be removed.

바람직한 회분화 공정에서는, 스트리핑 챔버의 상류에 배치된 마이크로파 플라즈마 발생기에서 플라즈마를 발생시키고, 스트리핑 가스가 이 발생기를 통과하여, 플라즈마 속의 가스로부터 형성된 반응 종이 스트리핑 챔버에 들어간다. 플라즈마 이온은 여과 등에 의해 플라즈마 기(基)로부터 분리된다. 본원에서 사용하는 "기(radical)"라는 용어는, 상기 상류의 플라즈마 발생기에 의해 발생되는 분자 조각 또는 원자 등과 같은 중성 입자를 정의하려는 것이다. 플라즈마 발생기는 당업계에 알려진 임의의 플라즈마 발생기를 포함할 수 있다. 실질적으로 이온 또는 전자가 없는 기를 공급할 수 있는 플라즈마 발생기는, 예컨대 본원에 그 내용이 인용되어 있는 미국 특허 제5,174,856호와 미국 특허 제5,200,031호에 개시되어 있다. 일반적으로 본 발명의 실시에서는 임의의 타입의 통상적으로 발생되는 플라즈마를 사용할 수 있지만, 예컨대 미국 캘리포니아주 산 호세 소재의 GaSonics에서 시판하는 모델 AURA 플라즈마 발생기 등과 같은 마이크로파 플라즈마 발생기에 의해 발생된 플라즈마를 이용하는 것이 바람직하다. 실질적으로 전자 및/또는 이온이 없는 기를 공급할 수 있는 다른 상류 플라즈마 발생기로는, Applied Materials에서 Advanced Strip Passivation(ASP) Chamber란 이름으로 시판하는 것이 있다. 또한, 플라즈마 애셔(plasma ahser)로는 미국 캘리포니아주 프레몬트에 소재하는 Mattson Technology에서 시판하는 것이 있다. 또한, Tokyo Electron Ltd.에서 TEL DRM 85란 이름으로 시판하는 것과 같은 에칭 챔버에서 인-시츄 회분화(in-situ ashing)를 이용함으로써, 이방성 방법으로 회분화를 수행할 수 있다.In a preferred ashing process, the plasma is generated in a microwave plasma generator disposed upstream of the stripping chamber, and the stripping gas passes through the generator and enters the reactive paper stripping chamber formed from the gas in the plasma. Plasma ions are separated from the plasma group by filtration or the like. As used herein, the term "radical" is intended to define neutral particles, such as molecular fragments or atoms, generated by the upstream plasma generator. The plasma generator may include any plasma generator known in the art. Plasma generators capable of supplying groups substantially free of ions or electrons are disclosed, for example, in US Pat. Nos. 5,174,856 and 5,200,031, the contents of which are incorporated herein by reference. Generally, any type of commonly generated plasma may be used in the practice of the present invention, but using a plasma generated by a microwave plasma generator, such as a model AURA plasma generator commercially available from GaSonics, San Jose, CA, may be used. desirable. Another upstream plasma generator capable of supplying a substantially electron- and / or ion-free group is commercially available from Applied Materials under the name Advanced Strip Passivation (ASP) Chamber. Plasma ahser is also commercially available from Mattson Technology, Fremont, California. In addition, by using in-situ ashing in an etching chamber such as that sold by Tokyo Electron Ltd. under the name TEL DRM 85, the ashing can be performed by an anisotropic method.

이러한 점에서, 추가의 조화(粗化) 단계 없이, 그리고 포일의 무광택면의 블랙 옥사이드 처리 없이, 회로 상에 다른 절연 기재를 적층할 수 있다. 얇은 금속층은 에칭 후에 제거될 필요가 없고, 옥사이드 대체물의 역할을 담당하며, 다층 구조를 형성하기에 충분한 부착성을 제공한다. 또한, 금속층은 전도성 포일 단독에 비해 균일성과 반사성이 높고, 잘 알려진 자동 광학 검사(AOI) 장비를 이용하여 쉽 게 검사된다.In this regard, other insulating substrates can be deposited on the circuit without further roughening steps and without the black oxide treatment of the matte side of the foil. The thin metal layer does not need to be removed after etching, serves as an oxide substitute and provides sufficient adhesion to form a multilayer structure. In addition, the metal layer is more uniform and reflective than the conductive foil alone, and is easily inspected using well-known automated optical inspection (AOI) equipment.

이하의 비제한적인 예들은 본 발명을 잘 예시한다.The following non-limiting examples illustrate the invention well.

예 1Example 1

구리 포일의 광택면을 구리 노듈로 처리하고, Zn-Cr 경계층을 피복한다. 무광택면도 또한 노듈로 처리되지만, 이후에 니켈로 처리된다. 에폭시를 함침한 유리섬유에 포일을 적층하여(광택면이 상기 물질에 접촉하는 상태로) 기재를 형성한다. 이 기재에 12 ㎛의 두께로 액체 포토레지스트를 피복하고, 마스크를 통해 자외선광으로 노출시켜 이미지를 형성한다. 탄산칼륨을 이용하여 포토레지스트를 현상하고, 니켈 표면을 노출시킨다. 염화 제2 구리 에칭을 이용하여 니켈을 제거하고, 그 하부의 구리를 노출시킨다. 암모니아를 주성분으로 하는 시스템을 이용하여 상기 구리를 에칭하여, 트레이스를 형성한다. 포토레지스트는 수산화나트륨 용액을 이용하여 제거된다. 상기 이미지 패턴에 기초하여 기재의 주변에 구멍을 펀칭한다. 이들 구멍은 정합(整合)용으로 사용된다. 자동 광학 검사 기계를 이용하여 상기 트레이스를 검사하고, 필요하다면(가능하다면) 수리한다. 에칭된 트레이스(코어)를 구비하는 완성된 기재를, 다른 코어(필요하다면)를 구비하는 에폭시 유리섬유와 구리 포일(바깥쪽) 사이에 적층한다. 이러한 인쇄 회로 기판 "블랭크"에 구멍을 뚫고, 외부 회로를 형성하며, 솔더 마스크 및 솔더를 입혀 완성한다. 이렇게 완성된 기판을 검사한 후 조립한다. The glossy side of the copper foil is treated with a copper nodule and the Zn-Cr boundary layer is covered. The matt surface is also treated with nodule, but later with nickel. The foil is laminated on the glass fiber impregnated with epoxy (with a glossy surface in contact with the material) to form a substrate. The substrate is coated with a liquid photoresist with a thickness of 12 μm and exposed to ultraviolet light through a mask to form an image. Potassium carbonate is used to develop the photoresist and expose the nickel surface. Nickel is removed using cupric chloride etching to expose the copper below. The copper is etched using a system based on ammonia to form traces. The photoresist is removed using a sodium hydroxide solution. Holes are punched around the substrate based on the image pattern. These holes are used for matching. The trace is inspected using an automatic optical inspection machine and repaired if necessary (if possible). The finished substrate with etched traces (cores) is laminated between the epoxy glass fibers with another core (if necessary) and the copper foil (outer). These printed circuit board "blanks" are drilled, external circuits are formed, and solder masks and solders are completed. The completed board is then inspected and assembled.

예 2Example 2

적층체의 무광택면이 기재와 맞닿고, Zn-Cr로 처리된다는 것을 제외하고는 예 1을 반복한다. 광택면은 예 1과 마찬가지로 노듈이 도금되지만, 니켈로 처리된다.Example 1 is repeated except that the matte side of the laminate abuts the substrate and is treated with Zn-Cr. The polished surface is plated with nodules as in Example 1, but is treated with nickel.

예 3Example 3

광택면을 니켈로 처리하기 이전에 마이크로 에칭하여 거칠게 하는 것을 제외하고는 예 2를 반복한다.Example 2 is repeated except that the polished surface is microetched and roughened prior to treatment with nickel.

예 4Example 4

광택면을 니켈로 처리하기 이전에 퓨미스 스크러빙에 의해 거칠게 하는 것을 제외하고는 예 2를 반복한다. Example 2 is repeated except that the polished surface is roughened by fumig scrubbing prior to treatment with nickel.

예 5Example 5

포토레지스트가 영속적인 성질의 것이며 에칭 후에 제거되지 않는다는 것을 제외하고는 예 1을 반복한다.Example 1 is repeated except that the photoresist is of permanent nature and is not removed after etching.

예 6Example 6

염화 제2 구리를 이용하여 한 단계로 에칭한다는 것을 제외하고는 예 1을 반복한다.Example 1 is repeated except etching in one step with cupric chloride.

예 7Example 7

다이렉트 레이저 이미징 시스템을 사용하여 포토레지스트를 노출시키는 것을 제외하고는 예 1을 반복한다.Example 1 is repeated except that the photoresist is exposed using a direct laser imaging system.

예 8Example 8

니켈 대신에 주석을 도금하고, 질산을 이용하여 에칭이 실시되는 것을 제외하고는 예 1을 반복한다. Example 1 is repeated except that tin is plated instead of nickel and etching is performed with nitric acid.                 

예 9Example 9

미국 특허 제3,293,109호의 예 1에 따라 구리를 용액으로부터 회전 금속 드럼 상에 전착함으로써, 구리 포일을 제조한다. 구리를 황산에 용해시킨 후, 70 - 105 g/L의 황산 구리 형태의 구리와 80-160 g/L의 유리 황산으로 이루어진 용액에서 40 - 60 ℃의 온도로 전착시킨다. 상기 용액은 대개 티타늄으로 이루어진 회전 금속 드럼과 접촉하게 되고, 이 금속 드럼은 캐소드로서 작용하며, 구리가 용액으로부터 침적될 때 구리를 수용한다. 애노드는 합금연으로 구성된다. 애노드와 캐소드 사이에 약 5 내지 10 볼트의 셀 전압을 인가하여 구리를 침적시키며, 그 동안에 애노드에서 산소가 방출된다. 구리는 드럼 상에 약 18 ㎛ 내지 70 ㎛의 두께로 연속적인 구리 필름을 형성하고, 이를 제거하여 필요한 너비로 나누며, 끝으로 롤에 감는다. 드럼에 접하는 포일의 측면은 평활한("광택면") 반면에, 다른 측면은 비교적 거친 표면("무광택면")을 갖는다.Copper foil is prepared by electrodepositing copper from solution onto a rotating metal drum according to example 1 of US Pat. No. 3,293,109. The copper is dissolved in sulfuric acid and then electrodeposited at a temperature of 40-60 ° C. in a solution consisting of copper in the form of 70-105 g / L copper sulfate and 80-160 g / L free sulfuric acid. The solution comes in contact with a rotating metal drum, usually made of titanium, which acts as a cathode and receives copper when copper is deposited from the solution. The anode consists of alloy lead. A cell voltage of about 5-10 volts is applied between the anode and the cathode to deposit copper, during which oxygen is released from the anode. The copper forms on the drum a continuous copper film with a thickness of about 18 μm to 70 μm, which is removed by dividing into the required width and finally wound on a roll. The side of the foil facing the drum is smooth ("glossy surface"), while the other side has a relatively rough surface ("matte surface").

미국 특허 제5,679,230호에 따라 구리 포일 샘플의 광택면 또는 무광택면을 처리하여 표면 노듈을 형성한다. 다른 구리 포일 샘플의 광택면 또는 무광택면을 염화 제2 구리로 마이크로 에칭한다. 구리 샘플의 표면 거칠기와 박리 강도를 측정한다. 표면 거칠기는 IPC-TM-650 섹션 2.2.17에 따라 측정하고, 박리 강도는 IPC-TM-650 섹션 2.4.8 개정 C를 따라 측정한다. 다음 결과를 주목하라.The glossy or matte side of the copper foil sample is treated according to US Pat. No. 5,679,230 to form a surface nodule. The glossy or matte side of another copper foil sample is micro etched with cupric chloride. The surface roughness and peel strength of the copper sample are measured. Surface roughness is measured according to IPC-TM-650 Section 2.2.17, and peel strength is measured according to IPC-TM-650 Section 2.4.8 Revision C. Note the following results.

구리 포일 측면Copper foil side 처리process 표면 거칠기(Ra) (㎛)Surface Roughness (Ra) (μm) 박리 강도* (kg/선형 cm)Peel Strength * (kg / linear cm) 광택면Polished cotton 없음none 0.250.25 <0.18<0.18 "" 마이크로 에칭Micro etching 1.201.20 0.390.39 "" 노듈Nodule 3.563.56 1.521.52 무광택면Matte surface 없음none 5.085.08 0.630.63 "" 마이크로 에칭Micro etching 5.725.72 0.930.93 "" 노듈Nodule 7.607.60 1.911.91

* 박리 강도는 구리를 에폭시 프리프레그에 적층시켜 측정하였다.* Peel strength was measured by laminating copper on an epoxy prepreg.

이는 완성된 회로 기판 내부의 박리 강도를 모의로 실험하는 것이다.This simulates the peel strength inside the finished circuit board.

본 발명은 바람직한 실시예를 참조로 하여 구체적으로 설명되고 기술되어 있지만, 당업자라면 본 발명의 정신 및 범위를 벗어나지 않으면서 다양한 변형 및 수정이 만들어질 수 있다는 것을 쉽게 이해할 것이다. 청구 범위는 개시된 실시예와, 전술한 변형례, 그리고 이에 대한 모든 동등예를 보호하는 것으로 해석될 것이다.While the invention has been described and described in detail with reference to preferred embodiments, those skilled in the art will readily appreciate that various modifications and changes can be made without departing from the spirit and scope of the invention. The claims will be construed to protect the disclosed embodiments, the foregoing modifications, and all equivalents thereto.

Claims (43)

인쇄 회로층을 제조하는 방법으로서,As a method of manufacturing a printed circuit layer, (a) 제1 표면과 이에 대향하는 거친 제2 표면을 구비하는 전기 전도성층의 제1 표면을 기재 상에 침적하는 단계와,(a) depositing on the substrate a first surface of an electrically conductive layer having a first surface and a rough second surface opposite thereto; (b) 전기 전도성층과는 에칭 저항성이 상이한 물질로 이루어진 금속 박막층을 상기 전기 전도성층의 거친 제2 표면 상에 침적하는 단계와,(b) depositing a thin metal layer made of a material having a different etching resistance from the electrically conductive layer on the rough second surface of the electrically conductive layer; (c) 포토레지스트를 상기 금속 박막층 상에 침적하는 단계와,(c) depositing a photoresist on the metal thin film layer; (d) 상기 포토레지스트를 이미지 모양으로 노출시키고 현상하여, 아래에 위치하는 금속 박막층 부분이 드러나게 하는 단계와,(d) exposing and developing the photoresist in an image shape to reveal a portion of the metal thin film layer located below; (e) 상기 아래에 위치하는 금속 박막층의 드러난 부분을 제거함으로써, 그 아래에 위치하는 전도성층 부분이 드러나게 하는 단계와,(e) removing the exposed portions of the underlying metal thin film layer, thereby revealing portions of the conductive layer located thereunder; (f) 상기 아래에 위치하는 전도성층의 드러난 부분을 제거하여, 인쇄 회로층을 제조하는 단계(f) fabricating the printed circuit layer by removing the exposed portions of the underlying conductive layer. 를 포함하고, (a) 단계와 (b) 단계는 (a)->(b)의 순서로 수행되거나, 또는 (b)->(a)의 순서로 수행되는 것인 인쇄 회로층 제조 방법.Wherein the steps (a) and (b) are performed in the order of (a)-> (b) or in the order of (b)-> (a). 제1항에 있어서, (a) 단계를 수행한 후, (b) 단계를 수행하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein after performing step (a), step (b) is performed. 제1항에 있어서, (b) 단계를 수행한 후, (a) 단계를 수행하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein after performing step (b), step (a) is performed. 제1항에 있어서, 전기 전도성층의 제2 표면을 먼저 거칠게 한 후, 제2 금속으로 처리하고, 그 후 전기 전도성층의 제1 표면을 기재 상에 침적함으로써, (a) 단계를 수행하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the step (a) is performed by first roughening the second surface of the electrically conductive layer, followed by treatment with a second metal, and then depositing the first surface of the electrically conductive layer on the substrate. Printed circuit layer manufacturing method. 제1항에 있어서, 전기 전도성층의 제2 표면을 먼저 거칠게 한 후, 전기 전도성층의 제1 표면을 기재 상에 침적함으로써, (a) 단계를 수행하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein step (a) is performed by first roughening the second surface of the electrically conductive layer and then depositing the first surface of the electrically conductive layer on the substrate. 제1항에 있어서, 전기 전도성층의 제1 표면을 기재 상에 먼저 침적한 후, 전기 전도성층의 제2 표면을 먼저 거칠게 함으로써, (a) 단계를 수행하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein step (a) is performed by first depositing the first surface of the electrically conductive layer onto the substrate and then roughening the second surface of the electrically conductive layer first. 제1항에 있어서, 상기 전기 전도성층의 거친 제2 표면의 평균 거칠기(Ra)는 1 ㎛ 내지 10 ㎛인 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the average roughness Ra of the second rough surface of the electrically conductive layer is 1 μm to 10 μm. 제1항에 있어서, 상기 전기 전도성층의 거친 제2 표면 상에는 또는 내에는 금속이나 금속 합금의 마이크로 노듈이 마련되는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein a micro nodule of metal or metal alloy is provided on or in the rough second surface of the electrically conductive layer. 제1항에 있어서, 상기 전기 전도성층의 거친 제2 표면은 마이크로 에칭되는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the rough second surface of the electrically conductive layer is micro etched. 제1항의 (a) 단계에서 (f) 단계를 한번 이상 반복하여 복수 개의 인쇄 회로층을 제조한 후, 제조된 복수 개의 인쇄 회로층을 하나 이상의 중간층에 의해 서로 부착시켜 인쇄 회로 기판을 형성하는 것을 포함하는 콤포지트 제조 방법.After the steps (a) to (f) are repeated one or more times to produce a plurality of printed circuit layers, the plurality of printed circuit layers are attached to each other by one or more intermediate layers to form a printed circuit board. Composite manufacturing method containing. 제1항에 있어서, (e) 단계 후에 임의의 잔류 포토레지스트를 제거하는 단계를 더 포함하는 것인 인쇄 회로층 제조 방법.The method of claim 1, further comprising removing any residual photoresist after step (e). 제1항에 있어서, (f) 단계 후에 임의의 잔류 포토레지스트를 제거하는 단계를 더 포함하는 것인 인쇄 회로층 제조 방법.The method of claim 1, further comprising removing any residual photoresist after step (f). 제1항에 있어서, 상기 전기 전도성층은 전기 전도성 포일을 포함하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the electrically conductive layer comprises an electrically conductive foil. 제1항에 있어서, 상기 금속 박막층은 금속 포일을 포함하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the metal thin film layer comprises a metal foil. 제1항에 있어서, 상기 전도성층은 구리, 황동, 스테인레스강, 알루미늄, 니켈 및 이들의 합금과 혼합물로 이루어진 군에서 선택된 물질을 포함하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the conductive layer comprises a material selected from the group consisting of copper, brass, stainless steel, aluminum, nickel, and alloys and mixtures thereof. 제1항에 있어서, 상기 전도성층은 구리 포일인 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the conductive layer is a copper foil. 제1항에 있어서, 상기 전도성층은 기재 상에 적층되는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the conductive layer is laminated on a substrate. 제1항에 있어서, 상기 전도성층은 전해 침적 또는 무전해 침적에 의해 기재 상에 침적되는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the conductive layer is deposited on the substrate by electrolytic deposition or electroless deposition. 제1항에 있어서, 상기 전도성층은 코팅, 스퍼터링, 또는 증착에 의해 기재 상에 침적되는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the conductive layer is deposited on the substrate by coating, sputtering, or vapor deposition. 제1항에 있어서, 상기 금속 박막층은 니켈, 주석, 팔라듐, 백금, 크롬, 몰리브덴, 티타늄 및 이들의 합금과 혼합물로 이루어진 군에서 선택된 물질을 포함하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the metal thin film layer comprises a material selected from the group consisting of nickel, tin, palladium, platinum, chromium, molybdenum, titanium, and alloys and mixtures thereof. 제1항에 있어서, 상기 금속 박막층은 니켈을 포함하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the metal thin film layer comprises nickel. 제1항에 있어서, 상기 금속 박막층은 주석을 포함하는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the metal thin film layer comprises tin. 삭제delete 제1항에 있어서, 상기 금속 박막층은 전해 침적 기술 또는 무전해 침적 기술에 의해 전도성층 상에 침적되는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the metal thin film layer is deposited on the conductive layer by an electrolytic deposition technique or an electroless deposition technique. 제1항에 있어서, 상기 금속 박막층은 코팅, 스퍼터링, 또는 증착에 의해 전도성층 상에 침적되는 것인 인쇄 회로층 제조 방법.The method of claim 1, wherein the metal thin film layer is deposited on the conductive layer by coating, sputtering, or vapor deposition. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete (a) 제1 표면과 이에 대향하는 거친 제2 표면을 구비하는 전기 전도성층의 제1 표면을 기재 상에 침적하는 단계와,(a) depositing on the substrate a first surface of an electrically conductive layer having a first surface and a rough second surface opposite thereto; (b) 전기 전도성층과는 에칭 저항성이 상이한 물질로 이루어진 금속 박막층을 상기 전기 전도성층의 거친 제2 표면 상에 침적하는 단계와,(b) depositing a thin metal layer made of a material having a different etching resistance from the electrically conductive layer on the rough second surface of the electrically conductive layer; (c) 포토레지스트를 상기 금속 박막층 상에 침적하는 단계와,(c) depositing a photoresist on the metal thin film layer; (d) 상기 포토레지스트를 이미지 모양으로 노출시키고 현상하여, 아래에 위치하는 금속 박막층 부분이 드러나게 하는 단계와,(d) exposing and developing the photoresist in an image shape to reveal a portion of the metal thin film layer located below; (e) 상기 아래에 위치하는 금속 박막층의 드러난 부분을 제거함으로써, 그 아래에 위치하는 전도성층 부분이 드러나게 하는 단계와,(e) removing the exposed portions of the underlying metal thin film layer, thereby revealing portions of the conductive layer located thereunder; (f) 상기 아래에 위치하는 전도성층의 드러난 부분을 제거하는 단계(f) removing the exposed portions of the underlying conductive layer 를 포함하고, (a) 단계와 (b) 단계는 (a)->(b)의 순서로 수행되거나, 또는 (b)->(a)의 순서로 수행되는 것인 공정에 의해 제조되는 인쇄 회로층.Wherein the steps (a) and (b) are performed in the order of (a)-> (b) or in the order of (b)-> (a) Circuit layer. 제34항에 있어서, 상기 전기 전도성층은 전기 전도성 포일을 포함하는 것인 인쇄 회로층.35. The printed circuit layer of claim 34, wherein the electrically conductive layer comprises an electrically conductive foil. 제34항에 있어서, 상기 금속 박막층은 금속 포일을 포함하는 것인 인쇄 회로층.35. The printed circuit layer of claim 34, wherein the metal thin film layer comprises a metal foil. 제34항에 있어서, 상기 전도성층은 구리, 황동, 스테인레스강, 알루미늄, 니켈 및 이들의 합금과 혼합물로 이루어진 군에서 선택되는 물질을 포함하는 것인 인쇄 회로층.35. The printed circuit layer of claim 34, wherein the conductive layer comprises a material selected from the group consisting of copper, brass, stainless steel, aluminum, nickel, and alloys and mixtures thereof. 제34항에 있어서, 상기 전도성층은 구리 포일을 포함하는 것인 인쇄 회로층.The printed circuit layer of claim 34, wherein the conductive layer comprises a copper foil. 제34항에 있어서, 상기 금속 박막층은 니켈, 주석, 팔라듐, 백금, 크롬, 몰리브덴, 티타늄 및 이들의 합금과 혼합물로 이루어진 군에서 선택되는 물질을 포함하는 것인 인쇄 회로층.35. The printed circuit layer of claim 34, wherein the metal thin film layer comprises a material selected from the group consisting of nickel, tin, palladium, platinum, chromium, molybdenum, titanium, and alloys and mixtures thereof. 제34항에 있어서, 상기 금속 박막층은 니켈을 포함하는 것인 인쇄 회로층.35. The printed circuit layer of claim 34, wherein the metal thin film layer comprises nickel. 제34항에 있어서, (a) 단계를 수행한 후, (b) 단계를 수행하는 공정에 의해 제조되는 것인 인쇄 회로층.The printed circuit layer of claim 34, wherein the printed circuit layer is prepared by a process of performing step (a) and then performing step (b). 제34항에 있어서, (b) 단계를 수행한 후, (a) 단계를 수행하는 공정에 의해 제조되는 것인 인쇄 회로층.The printed circuit layer of claim 34, wherein the printed circuit layer is prepared by a process of performing step (a) after performing step (b). 삭제delete
KR1020037005804A 2000-10-26 2001-10-17 Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production KR100899588B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US69761400A 2000-10-26 2000-10-26
US09/697,614 2000-10-26
PCT/US2001/032400 WO2002035897A1 (en) 2000-10-26 2001-10-17 Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production

Publications (2)

Publication Number Publication Date
KR20030044046A KR20030044046A (en) 2003-06-02
KR100899588B1 true KR100899588B1 (en) 2009-05-27

Family

ID=24801816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037005804A KR100899588B1 (en) 2000-10-26 2001-10-17 Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production

Country Status (9)

Country Link
EP (1) EP1332653A1 (en)
JP (1) JP2004512698A (en)
KR (1) KR100899588B1 (en)
CN (1) CN1299546C (en)
AU (1) AU2002211790A1 (en)
CA (1) CA2426124A1 (en)
MY (1) MY156961A (en)
TW (1) TW592009B (en)
WO (1) WO2002035897A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230065855A (en) * 2021-11-05 2023-05-12 장 춘 페트로케미컬 컴퍼니 리미티드 Surface-treated copper foil and copper clad laminate

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703252B2 (en) 2002-01-31 2004-03-09 Hewlett-Packard Development Company, L.P. Method of manufacturing an emitter
JP2005285946A (en) * 2004-03-29 2005-10-13 Nippon Mektron Ltd Manufacturing method of circuit board
CN100446640C (en) * 2004-09-09 2008-12-24 广东东硕科技有限公司 An after-treatment fluid for copper surface black oxidation
US8580390B2 (en) 2008-12-26 2013-11-12 Jx Nippon Mining & Metals Corporation Rolled copper foil or electrolytic copper foil for electronic circuit, and method of forming electronic circuit using same
JP4955105B2 (en) 2008-12-26 2012-06-20 Jx日鉱日石金属株式会社 Rolled copper foil or electrolytic copper foil for electronic circuit and method for forming electronic circuit using these
EP2373132A1 (en) 2008-12-26 2011-10-05 JX Nippon Mining & Metals Corporation Method for forming electronic circuit
JP5935163B2 (en) * 2012-03-30 2016-06-15 ナガセケムテックス株式会社 Resist adhesion improver and copper wiring manufacturing method
JP7055049B2 (en) * 2017-03-31 2022-04-15 Jx金属株式会社 Surface-treated copper foil and laminated boards using it, copper foil with carriers, printed wiring boards, electronic devices, and methods for manufacturing printed wiring boards.
CN109693080B (en) * 2018-12-24 2020-12-29 江苏弘信华印电路科技有限公司 Burr-free milling process for rigid-flex printed circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122197A (en) 1986-10-31 1988-05-26 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Method of treating printed circuit board
JPH0681172A (en) * 1992-09-01 1994-03-22 Hitachi Cable Ltd Formation of fine pattern
JPH08222857A (en) * 1995-02-16 1996-08-30 Mitsui Mining & Smelting Co Ltd Copper foil and high-density multilayered printed circuit board using the foil for its internal-layer circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2009018B1 (en) * 1970-02-26 1971-04-15 Krause W Process for the production of printed circuit boards
DE2511189C2 (en) * 1975-03-14 1976-10-21 Heinz Bungard METHOD FOR MANUFACTURING SURFACE-CLAD BASE MATERIAL FOR MANUFACTURING PRINTED CIRCUITS
US4971894A (en) * 1989-02-13 1990-11-20 International Business Machines Corporation Method and structure for preventing wet etchant penetration at the interface between a resist mask and an underlying metal layer
JPH0728115B2 (en) * 1989-03-17 1995-03-29 株式会社日立製作所 Printed board and manufacturing method thereof
JPH0787270B2 (en) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 Copper foil for printed circuit and manufacturing method thereof
JP2762386B2 (en) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 Copper-clad laminates and printed wiring boards
US6132887A (en) * 1995-06-16 2000-10-17 Gould Electronics Inc. High fatigue ductility electrodeposited copper foil
US5679230A (en) * 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
US6117300A (en) * 1996-05-01 2000-09-12 Honeywell International Inc. Method for forming conductive traces and printed circuits made thereby
US5895581A (en) * 1997-04-03 1999-04-20 J.G. Systems Inc. Laser imaging of printed circuit patterns without using phototools
US5989727A (en) * 1998-03-04 1999-11-23 Circuit Foil U.S.A., Inc. Electrolytic copper foil having a modified shiny side
US6117250A (en) * 1999-02-25 2000-09-12 Morton International Inc. Thiazole and thiocarbamide based chemicals for use with oxidative etchant solutions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122197A (en) 1986-10-31 1988-05-26 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Method of treating printed circuit board
JPH0681172A (en) * 1992-09-01 1994-03-22 Hitachi Cable Ltd Formation of fine pattern
JPH08222857A (en) * 1995-02-16 1996-08-30 Mitsui Mining & Smelting Co Ltd Copper foil and high-density multilayered printed circuit board using the foil for its internal-layer circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230065855A (en) * 2021-11-05 2023-05-12 장 춘 페트로케미컬 컴퍼니 리미티드 Surface-treated copper foil and copper clad laminate
KR102622093B1 (en) * 2021-11-05 2024-01-05 장 춘 페트로케미컬 컴퍼니 리미티드 Surface-treated copper foil and copper clad laminate

Also Published As

Publication number Publication date
KR20030044046A (en) 2003-06-02
EP1332653A1 (en) 2003-08-06
WO2002035897A9 (en) 2003-02-20
TW592009B (en) 2004-06-11
JP2004512698A (en) 2004-04-22
CN1483303A (en) 2004-03-17
WO2002035897A1 (en) 2002-05-02
CA2426124A1 (en) 2002-05-02
AU2002211790A1 (en) 2002-05-06
CN1299546C (en) 2007-02-07
MY156961A (en) 2016-04-15

Similar Documents

Publication Publication Date Title
EP0497925B1 (en) Method for printed circuit board pattern making using selectively etchable metal layers
US7802361B2 (en) Method for manufacturing the BGA package board
KR100427794B1 (en) Method of manufacturing multilayer wiring board
US6629348B2 (en) Substrate adhesion enhancement to film
KR100899588B1 (en) Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production
CA1263763A (en) Printed circuit with chromium adhesion layer
JP2009260216A (en) Method for manufacturing wiring board
US6500349B2 (en) Manufacture of printed circuits using single layer processing techniques
US5294291A (en) Process for the formation of a conductive circuit pattern
US6767445B2 (en) Method for the manufacture of printed circuit boards with integral plated resistors
KR20170028047A (en) Flexible Copper Clad Laminate, Method for Manufacturing The Same, and Method for Manufacturing Flexible Printed Circuit Board
US20020130103A1 (en) Polyimide adhesion enhancement to polyimide film
JPH0745948A (en) Multilayer wiring board and its manufacture
KR20030073919A (en) The fabrication method of multi-layer printed circuit board using single etching semi-additive process
JPH08242059A (en) Manufacture of circuit board
JPH05198927A (en) Formation of conductor circuit
JPH02122690A (en) Manufacture of printed circuit board
JP2007189114A (en) Semiconductor mounting substrate and method of manufacturing same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120220

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee