KR100880054B1 - Circuit module system and method - Google Patents

Circuit module system and method Download PDF

Info

Publication number
KR100880054B1
KR100880054B1 KR1020050074824A KR20050074824A KR100880054B1 KR 100880054 B1 KR100880054 B1 KR 100880054B1 KR 1020050074824 A KR1020050074824 A KR 1020050074824A KR 20050074824 A KR20050074824 A KR 20050074824A KR 100880054 B1 KR100880054 B1 KR 100880054B1
Authority
KR
South Korea
Prior art keywords
circuit
flex circuit
substrate
csps
flex
Prior art date
Application number
KR1020050074824A
Other languages
Korean (ko)
Other versions
KR20060050487A (en
Inventor
폴 굿윈
제임스 더블유. 캐디
제임스 더글러스 주니어. 웰리
Original Assignee
스탁텍 그룹 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/934,027 external-priority patent/US20060050492A1/en
Priority claimed from US11/007,551 external-priority patent/US7511968B2/en
Priority claimed from US11/058,979 external-priority patent/US7468893B2/en
Priority claimed from US11/068,688 external-priority patent/US7324352B2/en
Priority claimed from US11/123,721 external-priority patent/US20060053345A1/en
Priority claimed from US11/125,018 external-priority patent/US7606049B2/en
Priority claimed from US11/193,954 external-priority patent/US20060049513A1/en
Application filed by 스탁텍 그룹 엘.피. filed Critical 스탁텍 그룹 엘.피.
Publication of KR20060050487A publication Critical patent/KR20060050487A/en
Application granted granted Critical
Publication of KR100880054B1 publication Critical patent/KR100880054B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]
    • H05K2201/056Folded around rigid support or component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/1056Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018Presence of a frame in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

플렉스 회로(Flexible circuit)는 그 주측부 중 하나 또는 두 측부 모두를 따라 배열되는 집적 회로(IC)들로 점유된다. 플렉스 회로를 따라 분포되는 접점들은 IC들에 대한 연결을 제공한다. 플렉스 회로가 견고한 열전도성 기판의 변부 둘레로 배열되는 것이 바람직하다. 그래서, 기판의 한 측부나 두 측부 모두에 집적 회로의 한개나 두개 층을 위치시키면서, 기판의 한 측부나 두 측부 모두에 집적 회로를 위치시키는 것이 바람직하다. 대안의 선호되는 실시예로서, 기판에 가장 가까운 플렉스 회로의 측부 상의 IC들이 기판의 윈도, 포켓, 또는 잘려진 영역에 배열된다. 다른 실시예들은 플렉스 회로의 한 측부만을 점유할 수 있고, 또는, 모듈 프로파일을 감소시키도록 기판 물질을 제거할 수도 있다. 선호되는 실시예에서, 플렉스 회로를 따라 분포되는 접점들은 범용 컴퓨터 및 서버 컴퓨터(일례에 불과함)에서 발견되는 변부 커넥터 소켓에 삽입되도록 구성된다. 선호되는 기판들은 열전도성 물질로 구성된다. 선호되는 실시예에서 기판으로부터의 팽창부들은 열적 모듈 로딩을 감소시킬 것으로 기대되며, 동작 중 모듈의 집적 회로 중에서 열적 변화를 감소시킬 것으로 기대된다. A flexible circuit is occupied by integrated circuits (ICs) arranged along one or both sides of its main side. The contacts distributed along the flex circuit provide the connection to the ICs. Preferably, the flex circuit is arranged around the edge of the rigid thermally conductive substrate. Thus, it is desirable to position the integrated circuit on one or both sides of the substrate while placing one or two layers of the integrated circuit on one or both sides of the substrate. As an alternative preferred embodiment, the ICs on the side of the flex circuit closest to the substrate are arranged in a window, pocket, or cut region of the substrate. Other embodiments may occupy only one side of the flex circuit, or may remove substrate material to reduce module profile. In a preferred embodiment, the contacts distributed along the flex circuit are configured to be inserted into edge connector sockets found in general purpose computer and server computers (only one example). Preferred substrates are composed of thermally conductive material. In a preferred embodiment expansions from the substrate are expected to reduce thermal module loading and to reduce thermal variations in the integrated circuit of the module during operation.

Description

회로 모듈 시스템 및 방법{CIRCUIT MODULE SYSTEM AND METHOD}Circuit Module System and Method {CIRCUIT MODULE SYSTEM AND METHOD}

도 1은 본 발명의 선호되는 실시예에 따라 한 모듈에서 사용하도록 고안된 플렉스 회로의 측면도.1 is a side view of a flex circuit designed for use in one module according to a preferred embodiment of the present invention.

도 2는 도 1의 플렉스 회로의 제 2 측면도.2 is a second side view of the flex circuit of FIG.

도 3은 본 발명의 선호되는 실시예에 따라 고안된 한 모듈의 단면도.3 is a cross-sectional view of one module designed in accordance with a preferred embodiment of the present invention.

도 4는 선호되는 실시예에서 기판 변부 주변 영역의 확대도.4 is an enlarged view of the region around the substrate edge in a preferred embodiment.

도 5는 본 발명의 선호되는 실시예에 따라 고안된 모듈의 한 측면을 도시하는 평면도.5 is a plan view showing one side of a module designed in accordance with a preferred embodiment of the present invention.

도 6은 발명에 따라 이용될 수 있는 한쌍의 모듈 도면.6 is a pair of module diagrams that may be used in accordance with the invention.

도 7은 본 발명에 따른 대안의 실시예 도면.7 shows an alternative embodiment according to the invention.

도 8은 클립을 가진 본 발명의 또다른 실시예 도면.8 is another embodiment of the present invention with a clip.

도 9는 기판의 얇은 부분을 가진 또다른 실시예 도면.9 is another embodiment view with a thin portion of the substrate.

도 10은 본 발명의 또다른 실시예의 단면도.10 is a cross-sectional view of another embodiment of the present invention.

도 11은 IC의 추가층들을 가진 대안의 선호 실시예 도면.11 is an alternative preferred embodiment diagram with additional layers of IC.

도 12는 기판의 대향 변부들 주위로 플렉스 회로를 감은 또다른 대안의 실시예 도면.12 illustrates another alternative embodiment of winding the flex circuit around opposite sides of the substrate.

도 13은 기판의 대향 변부들 주위로 플렉스 회로를 감은 또다른 대안의 실시 예 도면.FIG. 13 illustrates another alternative embodiment of winding the flex circuit around opposite sides of the substrate. FIG.

도 14는 기판 위에 플렉스 회로가 배열되는 또다른 대안의 실시예 도면.14 illustrates another alternative embodiment in which the flex circuit is arranged on a substrate.

도 15는 플렉스 회로의 외측면에 CSP를 구비한 본 발명의 대안의 실시예 도면.Figure 15 illustrates an alternative embodiment of the present invention having a CSP on the outer side of the flex circuit.

도 16은 플렉스 회로와 기판 사이에 장착되는 CSP를 구비한 본 발명의 대안의 실시예 도면.FIG. 16 illustrates an alternative embodiment of the present invention with a CSP mounted between the flex circuit and the substrate. FIG.

도 17은 또다른 대안의 실시예 도면.17 illustrates another alternative embodiment.

도 18은 다중 열-복사 팽창부를 구비한 본 발명의 선호 실시예 도면.18 illustrates a preferred embodiment of the present invention with multiple heat-radiating expansions.

도 19는 기판의 맞은편 측면들 위 플렉스 회로 부분들 간에 선택적인 상호연결 설비를 제공하는 커넥터를 구비한 본 발명의 대안의 실시예 도면.FIG. 19 illustrates an alternative embodiment of the present invention with a connector providing selective interconnect arrangement between flex circuit portions on opposite sides of the substrate. FIG.

도 20은 도 19의 "A"로 표시된 영역에서의 상세도.20 is a detail view in the area indicated by "A" in FIG. 19;

도 21과 22는 본 발명에 따라 한 모듈에 사용되는 플렉스 회로의 측면도.21 and 22 are side views of flex circuits used in one module in accordance with the present invention.

도 23은 대안의 실시예에 사용되는 기판의 도면.23 is an illustration of a substrate used in an alternative embodiment.

도 24는 도 23에 도시된 기판을 이용한 실시예의 단면도.24 is a cross-sectional view of the embodiment using the substrate shown in FIG.

도 25는 또다른 실시예의 단면도.25 is a cross-sectional view of another embodiment.

도 26은 도 25에 도시된 모듈에 사용되는 기판의 단면도.FIG. 26 is a sectional view of the substrate used in the module shown in FIG. 25; FIG.

도 27은 본 발명에 따라 한 모듈에 이용가능한 또다른 기판의 평면도.Figure 27 is a plan view of another substrate usable in one module in accordance with the present invention.

도 28은 대안의 실시예의 일부 단면도.28 is a partial cross-sectional view of an alternative embodiment.

도 29는 발명에 따른 선호되는 실시예에 이용되는 플렉스 회로의 단면 전개도.29 is a cross sectional exploded view of a flex circuit for use in the preferred embodiment according to the invention.

도 30은 선호되는 실시예 도면.30 is a preferred embodiment diagram.

도 31은 "평면" 전략에 따라 고안된 공지기술 모듈의 측면도.Figure 31 is a side view of a known technology module devised in accordance with a "planar" strategy.

도 32는 도표로 모델링된 데이터를 이해하는 데 사용하기 위한 한 실시예의 도식적 맵.32 is a schematic map of one embodiment for use in understanding graphically modeled data.

도 33은 발명의 선호되는 실시예에 따라 고안된 모듈의 평면도.33 is a plan view of a module designed according to a preferred embodiment of the invention.

도 34는 열 흐름을 도시하는 선호되는 실시예에 따른 모듈의 확대도.34 is an enlarged view of a module according to a preferred embodiment showing the heat flow.

도 35는 대안의 실시예에 사용되는 플렉스 회로의 도면.35 is a diagram of a flex circuit used in an alternative embodiment.

도 36은 한 실시예에서 센서 신호 흐름의 도면.36 is a diagram of sensor signal flow in one embodiment.

도 37은 발명에 따라 고안된 열 관리 시스템의 한 실시예 도면.37 is an embodiment diagram of a thermal management system designed in accordance with the invention.

도 38은 발명에 따른 열 관리 시스템의 또다른 도면.38 is another illustration of a thermal management system in accordance with the invention.

도 39는 본 발명에 따른 모듈 연 관리 시스템의 또다른 실시예 도면.39 illustrates another embodiment of a modular year management system in accordance with the present invention.

도 40은 발명의 열 관리 시스템 실시예에 이용하기 위해 고안된 두개의 모듈 도면.40 is a two module diagram designed for use in an inventive thermal management system embodiment.

도 41은 발명의 열 관리 시스템 실시예에 이용되는 대안의 실시예 도면.41 is an alternative embodiment diagram used in the thermal management system embodiment of the present invention.

도 42는 발명에 따른 또다른 실시예 도면.42 is another embodiment according to the invention.

도 43은 본 발명의 또다른 실시예 평면도.43 is a plan view of another embodiment of the present invention.

도 44는 FB-DIMM 회로의 다중 사례를 표현하도록 고안된 모듈에 사용되는 점유된 플렉스 회로의 측면도.FIG. 44 is a side view of an occupied flex circuit used in a module designed to represent multiple instances of an FB-DIMM circuit. FIG.

도 45는 도 44에 도시된 플렉스 회로의 또다른 측면도.FIG. 45 is another side view of the flex circuit shown in FIG. 44. FIG.

도 46은 기판의 각각의 측면에 IC의 네개의 랭크를 구비한 대안의 실시예 단 면도.46 illustrates an alternative embodiment stage with four ranks of IC on each side of the substrate.

도 47은 두개의 기존 FB-DIMM 사이에서 임피던스 불연속성의 도식적 전개도.47 is a schematic exploded view of impedance discontinuity between two existing FB-DIMMs.

도 48은 두개 이상의 AMB를 구비한 실시예에서 일부 임피던스 특징부들의 도식적 도면.48 is a schematic diagram of some impedance features in an embodiment with two or more AMB.

도 49는 스택과 AMB를 이용하는 FB-DIMM의 일부 도면.FIG. 49 is a partial view of an FB-DIMM using a stack and AMB. FIG.

도 50은 발명에 따른 FB-DIMM 실시예의 또다른 구조 도면.50 is another structural diagram of an FB-DIMM embodiment according to the present invention;

도 51은 발명의 또다른 FB-DIMM 실시예의 도면.51 is a diagram of another FB-DIMM embodiment of the invention.

도 52는 본 발명의 한 실시예에 사용되는 플렉스 회로의 측면도.52 is a side view of the flex circuit used in one embodiment of the present invention.

도 53은 본 발명에 따라 고안된 선호 모듈의 도면.53 is a view of a preferred module designed in accordance with the present invention.

도 54는 발명에 따른 로우 프로파일 FB-DIMM형 실시예의 평면도.54 is a plan view of a low profile FB-DIMM type embodiment according to the invention.

도 55는 로우 프로파일 FB-DIMM형 실시예에 사용되는 플렉스 회로 도면.55 is a flex circuit diagram used in the low profile FB-DIMM type embodiment.

도 56은 발명에 따른 모듈의 단면도.56 is a sectional view of a module according to the invention.

도 57은 발명에 따른 또다른 모듈의 단면도.57 is a sectional view of another module according to the invention.

본 발명은 고밀도 회로 모듈을 제작하기 위한 시스템 및 방법에 관한 발명이다. The present invention relates to a system and method for manufacturing a high density circuit module.

메모리 확장은 고밀도 회로 모듈 솔루션이 공간-절약 장점을 제공할 수 있는 여러 분야 중 한가지이다. 예를 들어, 공지된 DIMM(Dual In-Line Memory Module)은 여러가지 형태로 수년간 메모리 확장 제공에 사용되고 있다. 통상적인 DIMM은 메모리 소자들을 구비한 종래의 PCB와, 그 양 측면에 장착된 보조 디지털 로직을 포함한다. DIMM은 DIMM의 접촉-지점 변부를 카드 변부 커넥터에 삽입함으로서 호스트 컴퓨터 시스템에 장착되는 것이 일반적이다. 통상적으로, DIMM을 이용하는 시스템들은 이러한 소자들에 대해 프로파일 공간이 매우 제한되는 경향이 있으며, 기존의 DIMM-기반 솔루션들은 적당한 정도의 메모리 확장만을 제공하는 것이 일반적이다. Memory expansion is one of many areas where high density circuit module solutions can offer space-saving advantages. For example, known dual in-line memory modules (DIMMs) have been used to provide memory expansion for many years. Typical DIMMs include a conventional PCB with memory elements and auxiliary digital logic mounted on both sides thereof. DIMMs are typically mounted in a host computer system by inserting the contact-point edge of the DIMM into the card edge connector. Typically, systems using DIMMs tend to be very limited in profile space for these devices, and conventional DIMM-based solutions generally provide only moderate memory expansion.

버스 속도가 증가함에 따라, 기존의 DIMM 기반 솔루션으로 신뢰성있게 처리할 수 있는 채널 당 소자 수가 적어지고 있다. 예를 들어, 버퍼링되지 않은 한개의 DIMM에서 SDRAM-100 버스 프로토콜을 이용하여 처리할 수 있는 채널 당 IC나 소자들의 수가 288개일 수 있다. DDR-200 버스 프로토콜을 이용하면, 채널 당 대략 144개의 소자들이 처리될 수 있다. DDR2-400 버스 프로토콜에서는, 채널 당 72개의 소자들만이 처리될 수 있다. 이러한 제약으로 인해 버퍼링된 C/A와 데이터를 이용하는 풀-버퍼 DIMM(fully-buffered DIMM: FB-DIMM)이 개발되었으며, 이 경우에 채널 당 288개의 소자들이 취급될 수 있다. FB-DIMM을 이용할 경우, 용량만이 증가하는 것이 아니라, 핀 수도 과거의 240개에서 69개의 신호 핀으로 감소하였다.As bus speeds increase, fewer devices per channel can be reliably handled with existing DIMM-based solutions. For example, there may be 288 ICs or devices per channel that can be processed using the SDRAM-100 bus protocol on one unbuffered DIMM. Using the DDR-200 bus protocol, approximately 144 devices can be processed per channel. In the DDR2-400 bus protocol, only 72 devices per channel can be processed. This limitation has resulted in the development of fully-buffered DIMMs (FB-DIMMs) that use buffered C / A and data, in which case 288 devices can be handled per channel. With FB-DIMMs, not only capacity is increased, but the number of pins has decreased from 240 in the past to 69 signal pins.

FB-DIMM 회로 솔루션은 1기가바이트 DRAM을 이용하여 DIMM 당 두개의 랭크와 채널 당 8개의 DIMM으로 구성되는, 6개의 채널로 192 기가바이트까지의 마더보드 메모리 용량을 제공할 것으로 기대된다. 이러한 솔루션은 차세대 기술에도 적용가능하여야 하며, 상당한 하향 호환성(downward compatibility)을 보여야 한다.The FB-DIMM circuit solution is expected to provide motherboard memory capacity of up to 192 gigabytes in six channels, consisting of two ranks per DIMM and eight DIMMs per channel using 1 gigabyte DRAM. Such a solution should be applicable to next-generation technologies and should exhibit significant downward compatibility.

DIMM이나 그외 다른 회로 보드의 제한된 용량을 개선시키는 방법에는 여러 가지 공지 기술이 존재한다. 한 방법으로서, 추가 메모리 공간을 제공하도록 DIMM에 소회로보드(도터 카드: daughter card)가 연결된다. 그러나, 이러한 추가적인 연결은 DIMM으로부터 도터 카드로 전달되는 데이터 신호에 대한 신호 일체성에 손상을 일으킬 수 있고, 도터 카드의 추가적인 두께로 인해 모듈 프로파일이 증가한다.  There are several known techniques for improving the limited capacity of DIMMs or other circuit boards. In one method, a small circuit board (daughter card) is connected to the DIMM to provide additional memory space. However, this additional connection may damage the signal integrity of the data signal transmitted from the DIMM to the daughter card, and the module thickness increases due to the additional thickness of the daughter card.

다중 다이 패키지(Multiple Die Packages: MDP)들이 DIMM 용량을 증가시키는데 또한 사용될 수 있다. 이러한 기법은 단일 소자 패키지에 다중 반도체 다이를 포함시킴으로서 DIMM에서의 메모리 소자들의 용량을 증가시킨다. 그러나, 다중 다이로 인해 발생하는 열은 최대 동작 속도의 구현을 위해 추가적인 냉각 기능을 필요로 한다. 더우기, MDP 기법은 완전히 사전테스트되지 않은 여러 다이들을 함께 패키징할 때 생기는 양품률 손실로 인해 비용이 증가하는 문제점이 있다. Multiple Die Packages (MDP) can also be used to increase DIMM capacity. This technique increases the capacity of memory elements in a DIMM by including multiple semiconductor dies in a single device package. However, the heat generated by multiple dies requires additional cooling to achieve maximum operating speeds. Moreover, the MDP technique has the problem of increased cost due to yield loss caused by packaging several dies that have not been fully pretested.

모듈 용량 증가를 위한 또한가지 방법은 적층형 패키지들이다. 대형 회로 보드에 장착하기 위한 고밀도 회로 모듈을 제작하기 위해 패키징된 집적 회로들을 적층함으로서 용량이 증가한다. 일부 기술에서는, 패키징된 집적 회로들을 선택적으로 상호연결하기 위해 플렉스 전도체들이 사용된다. 본 발명의 양수자인 Staktek Group L.P은 공간 절약 구조에 CSP(칩스케일 패키징) 소자들을 집약시키기 위한 시스템들을 상당량 개발하였다. 그러나, 일부 적층 기술의 구성요소 높이 증가로 인해, 호스트 시스템 상에서 회로 보드 주위 공간이 최소가 된다거나, 공냉식 냉각이 요구된다거나 하는 시스템 요건의 변경이 나타날 수 있다. Another method for increasing module capacity is stacked packages. Capacity is increased by stacking packaged integrated circuits to fabricate high density circuit modules for mounting on large circuit boards. In some techniques, flex conductors are used to selectively interconnect packaged integrated circuits. Staktek Group L.P, the assignee of the present invention, has developed a significant amount of systems for integrating chip-scale packaging (CSP) devices into a space-saving structure. However, the increased component height of some stacking techniques may result in changes in system requirements such as minimizing space around the circuit board or requiring air-cooled cooling on the host system.

(* "플렉스 전도체", "플렉스 회로"란 유연성 전도체, 유연성 회로를 의미하 는 것으로서, 원어는 flexible conductor, flexible conductor, flexible circuit, flex circuit 등에 해당합니다) (* "Flex Conductor", "Flex Circuit" means flexible conductor, flexible circuit, and the original language corresponds to flexible conductor, flexible conductor, flexible circuit, flex circuit, etc.)

일반적으로, 공지된 방법들은 열발생 및 관리 상의 문제점들을 야기한다. 예를 들어, 기존의 FBGA 패키징 DRAM이 DIMM에 장착될 때, 주요 열 경로는 볼을 통해 다층 DIMM의 코어로 이어진다. In general, known methods cause heat generation and management problems. For example, when a conventional FBGA packaging DRAM is mounted on a DIMM, the main thermal path runs through the ball to the core of the multilayer DIMM.

따라서, 높은 주파수에서 정상적으로 동작하면서 너무 크지 않은, 그러면서도 합리적인 비용으로 제작될 수 있는, 열적으로 효율적이고 신뢰성있는 설계로 고용량 회로 모드를 제공하기 위한 방법 및 구조들이 필요하다. Thus, what is needed is a method and structure for providing high capacity circuit modes in a thermally efficient and reliable design that can be fabricated at a high cost while operating normally at high frequencies but not too large.

플렉스 회로(flexible circuitry)는 그 측부 중 한쪽 또는 양쪽 모두를 따라 배열되는 집적 회로들로 채워진다. 플렉스 회로를 따라 분포되는 접점들은 IC에 대한 연결을 제공한다. 플렉스 회로는 견고한 열전도성 기판의 변부에 배치되는 것이 바람직하다. 그래서, 기판의 한쪽이나 양쪽에 집적 회로의 한개층이나 두개층으로, 기판의 한쪽이나 양쪽에 집적 회로를 위치시키는 것이 바람직하다. 역시 선호되는 대안으로서, 기판에 가장 가까운 플렉스 회로의 측면의 IC들은 기판의 잘려진 영역, 포켓, 또는 윈도우에 배치된다. 그외 다른 실시예들은 플렉스 회로의 한쪽만을 정유할 수 있고, 또는, 모듈 프로파일을 감소시키도록 기판 물질을 제거할 수 있다. 선호되는 실시예에서, 범용 및 서버 컴퓨터에서 발견되는 것처럼, 플렉스 회로를 따라 분포되는 접점들은 변부 커넥터 소켓에 삽입하도록 구성된다. 선호되는 기판들은 열전도성 물질로 구성된다. 선호되는 실시예에서 기판으로부터의 확장부들 은 열적 모듈 로딩을 감소시킬 것이라 기대되며, 동작 시 모듈의 집적 회로 간의 열 변화 감소를 도울 것으로 기대된다. Flexible circuitry is filled with integrated circuits arranged along one or both of its sides. The contacts distributed along the flex circuit provide the connection to the IC. The flex circuit is preferably disposed at the edge of the rigid thermally conductive substrate. Therefore, it is preferable to position the integrated circuit on one or both of the substrates in one or two layers of the integrated circuit on one or both of the substrates. As also a preferred alternative, the ICs on the side of the flex circuit closest to the substrate are placed in the cut region, pocket, or window of the substrate. Other embodiments may refine only one side of the flex circuit, or may remove substrate material to reduce module profile. In a preferred embodiment, contacts found along the flex circuit are configured to insert into the edge connector sockets, as found in general purpose and server computers. Preferred substrates are composed of thermally conductive material. In a preferred embodiment the extensions from the substrate are expected to reduce thermal module loading and to help reduce thermal changes between the integrated circuits of the modules in operation.

도 1과 2는 본 발명의 선호되는 실시예를 구성하는 데 사용되는 선호되는 플렉스 회로(12)의 양쪽 측부, 즉 윗면(8)과 아랫면(9)을 도시한다. 플렉스 회로(12)는 한개 이상의 플렉스 기판층에 의해 지지되는 다수의 전도층으로 만들어진다. 플렉스 회로(12) 전체는 유연한 성질을 지닐 수 있고, 또는 당 분야에서 쉽게 판단할 수 있는 바와 같이, 플렉스 회로 구조(12)가 일부 영역에서는 어떤 요건 형태나 구부림에 대해 쉽게 순응하여 변형될 수 있도록, 그리고 일부 영역에서는 견고하고 평탄한 장착 표면을 제공하도록 견고하게 만들어질 수 있다. 선호되는 플렉스 회로(12)는 조립 중 기판에 플렉스 회로(12)를 정렬시키는 데 사용되는 구멍(17)(또는 탭)을 구비한다. 1 and 2 show both sides of the preferred flex circuit 12, namely the upper side 8 and the lower side 9, which are used to construct a preferred embodiment of the present invention. The flex circuit 12 is made of a plurality of conductive layers supported by one or more flex substrate layers. The entire flex circuit 12 may be flexible or, as can be readily appreciated in the art, the flex circuit structure 12 may be easily adapted and deformed to some requirements shape or bending in some areas. And in some areas can be made rigid to provide a firm and flat mounting surface. The preferred flex circuit 12 has holes 17 (or tabs) used to align the flex circuit 12 to the substrate during assembly.

플렉스 회로(12) 상의 IC(18)들은 본 실시예에서 칩-스케일 패키징된(CSP) 메모리 소자들이다. "칩스케일 패키징" 또는 "CSP"는 패키지나 다이의 주표면 사이에 분포되는 접점들을 통해 한개 이상의 다이에 대한 연결을 제공하는 어레이 패키지를 구비한 임의의 기능의 집적 회로를 의미한다. CSP는, TSOP처럼 패키지의 주변부로부터 나타나는 리드들을 통해 패키지 내의 집적 회로에 대한 연결을 제공하는 리드 소자들을 의미하지는 않는다. The ICs 18 on the flex circuit 12 are chip-scale packaged (CSP) memory elements in this embodiment. "Chipscale packaging" or "CSP" means any functional integrated circuit with an array package that provides a connection to one or more die through contacts distributed between the package or the major surface of the die. CSP does not mean lead devices that provide a connection to an integrated circuit within a package through leads appearing from the periphery of the package, such as TSOP.

본 발명의 실시예들은 패키징된 형태 및 패키징되지 않은 형태로 리드 소자나 CSP 소자, 또는 그외 다른 소자로 이용될 수 있다. 하지만, CSP가 사용될 경우, CSP에 대한 상술한 정의가 채택되어야 한다. 결과적으로, CSP가 리드 소자들을 포 함하지 않지만, CSP에 대한 기준들은 다양한 어레이 소자들을 포함하도록 폭넓게 간주되어야 할 것이며, BGA, 마이크로 BGA, 그리고 플립-칩같은 다이-크기나 그외 다른 크기도 포함하는 것으로 간주되어야 할 것이다. 당 분야의 통상의 지식을 가진 자라면 본 공개 내용을 읽고 난 후 판단할 수 있겠지만, 본 발명의 일부 실시예들은 예시된 도면에 IC(18)로 표시된 바와 같이 각각 배치된 IC들의 스택을 이용하도록 고안될 수 있다. Embodiments of the present invention can be used as lead devices, CSP devices, or other devices in packaged and unpackaged form. However, if CSP is used, the above definition of CSP should be adopted. As a result, although CSP does not include lead devices, the criteria for CSP should be widely regarded to include various array devices, including die-size or other sizes such as BGA, micro BGA, and flip-chip. Should be considered. One of ordinary skill in the art may determine after reading this disclosure, but some embodiments of the present invention utilize a stack of ICs each arranged as indicated by IC 18 in the illustrated figures. Can be designed.

다중 IC 다이가 단일 IC(18)로 묘사되는 패키지에 포함될 수 있다. 본 실시예에서, 메모리 IC들이 메모리 확장 보드를 제공하는 데 사용되지만, 이는 제한적인 사항이 아니며, 여러 다양한 실시예들은 메모리에 추가하여 그외 다른 주요 기능을 위해 고안된 다양한 IC들과 그외 다른 구성요소들을 포함할 수 있다. 이러한 다양한 종류로는 마이크로프로세서, FPGA, RF 송수신기, 또는 그외 다른 통신 회로, 디지털 로직들을 들 수 있고, 고밀도 회로 모듈 기능으로부터 장점을 취할 수 있는 그외 다른 회로나 시스템들도 그러한 예로 들 수 있다. 한쌍의 IC(18) 사이에 표시된 회로(19)는 메모리 버퍼나 컨트롤러일 수 있으며, AMB(Advanced Memory Buffer)일 수도 있고, 또는 마이크로프로세서, 로직, 또는 통신 소자로 간주될 수도 있다. Multiple IC dies may be included in a package depicted as a single IC 18. In the present embodiment, memory ICs are used to provide a memory expansion board, but this is not a limitation, and various various embodiments incorporate various ICs and other components designed for other main functions in addition to the memory. It may include. These various types include microprocessors, FPGAs, RF transceivers, or other communication circuits, digital logic, and other circuits or systems that can benefit from high density circuit module functionality. The circuit 19 shown between the pair of ICs 18 may be a memory buffer or controller, may be an Advanced Memory Buffer (AMB), or may be considered a microprocessor, logic, or communication element.

도 1은 플렉스 회로(12)의 윗면(8)을 도시한다. 이 윗면에는 두개의 행(ICR1, ICR2)으로 배열되는 IC(18)가 장착된다. 당 분야의 통상의 지식을 가진 자라면, 플렉스 회로(12)에 IC(18)들을 장착함으로서, 일례의 모듈(10)이 조립될 때 직관적이면서도 효율적인 제작 상의 장점을 제공할 수 있다는 것을 이해할 수 있을 것이다. 그외 다른 실시예들은 행 수를 달리 할 수 있고, 한개의 행만을 가질 수도 있다. IC(18)와 회로(19) 사이에 접점 어레이들이 배열되어, IC에 대한 상호연결을 위한 전도 패드를 제공한다. 일례의 접점 어레이(11A)가 도시되는 데, 이 경우에 도시되는 바와 같이 접점 어레이(11A)에서 일례의 IC(18)가 장착된다. IC(18)의 행 ICR1과 ICR2 사이에서, 플렉스 회로(12)는 모듈 접점(20)의 두개의 행(CR1과 CR2)를 가진다. 플렉스 회로(12)가 차후 도면에서 접힐 때, 도 1의 윗면(8)은 모듈(10)의 외부로 제시된다. 플렉스 회로(12)의 아랫면(9)은 내부로 표시된다. 1 shows a top surface 8 of the flex circuit 12. On this top surface, ICs 18 arranged in two rows IC R1 and IC R2 are mounted. One of ordinary skill in the art will appreciate that mounting ICs 18 in the flex circuit 12 can provide intuitive and efficient manufacturing advantages when the example module 10 is assembled. will be. Other embodiments may vary the number of rows and may have only one row. Contact arrays are arranged between the IC 18 and the circuit 19 to provide conductive pads for interconnection to the IC. An example contact array 11A is shown, in which case an example IC 18 is mounted in the contact array 11A. Between the rows IC R1 and IC R2 of the IC 18, the flex circuit 12 has two rows C R1 and C R2 of the module contacts 20. When the flex circuit 12 is folded in a later view, the top surface 8 of FIG. 1 is presented outside of the module 10. The bottom surface 9 of the flex circuit 12 is shown internally.

도 2는 ICR3와 ICR4로 나타나는 플렉스 회로(12)의 아랫면(9)에 두개의 또다른 행들의 IC(18)를 도시한다. 터미네이션 저항, 바이패스 커패시터, 그리고 바이어스 저항과 같은 여러 개별적인 구성요소들이 플렉스 회로(12)의 윗면(8)과 아랫면(9)에 장착될 수도 있다. 이러한 개별적인 구성요소들은 도면 단순화를 위해 제시하지 않는다. 플렉스 회로(12)는 그 변부를 참고하여 기술될 수도 있다. 두 변부(PElong1, PElong2)는 길고, 두 변부(PEshort1, PEshort2)는 짧은 것이 일반적이다. 그외 다른 실시예들은 장방형이 아니거나 정사각형인 플렉스 회로(12)를 이용할 수 있으며, 제작 상의 특이사항에 부합하도록 그외 다른 편리한 형태를 취할 수도 있다.FIG. 2 shows two further rows of ICs 18 on the bottom surface 9 of the flex circuit 12, represented by IC R3 and IC R4 . Several individual components, such as termination resistors, bypass capacitors, and bias resistors, may be mounted to the top and bottom surfaces 9 and 9 of the flex circuit 12. These individual components are not presented for the sake of simplicity of drawing. The flex circuit 12 may be described with reference to its edge. The two sides PElong1 and PElong2 are long, and the two sides PEshort1 and PEshort2 are short. Other embodiments may use a non-rectangular or square flex circuit 12 and may take other convenient forms to meet manufacturing specifics.

도 1은 모듈 접점(20)의 행 CR1과 CR2를 IC(18)에 연결하는 일례의 전도 트레이스(21)를 도시한다. 몇가지 트레이스들만이 도면 단순화를 위해 제시되었을 뿐이다. 트레이스(21)들은 두개 이상의 전도층을 가진 일부 실시예들에서 플렉스(12)의 그외 다른 전도층으로 전달될 수 있는 바이어(via)들에게 연결될 수 있다. 바이어(23)는 점선의 트레이스(25)에 의해 표시되는 바와 같이, 플렉스(12)의 또다른 전도층 상에서 회로(19)로부터 신호 트레이스(25)를 연결하는 것으로 도시된다. 선호되는 실시예에서, 바이어는 플렉스 회로(12)의 아랫면(9)의 IC(18)를 모듈 접점(20)에 연결하는 부분이다. 트레이스(21, 25)들은 플렉스 회로(12)의 윗면이나 아랫면의 IC 들 간의 그외 다른 연결을 구축할 수 있고, IC를 상호연결하도록 모듈 접점(20)의 행들을 가로지를 수 있다. 여러 트레이스들과 바이어들은 함께 여러 IC에 신호를 전달하는 데 필요한 상호연결을 구축한다. 단일 행의 모듈 접점(20)만으로 본 발명이 구현될 수도 있고, 플렉스 회로의 두 면 중 한면이나 양면 모두에, 또는 모듈의 한면에만, IC를 지닌 모듈로 본 발명이 구현될 수도 있다. 1 shows an example conducting trace 21 connecting rows C R1 and C R2 of module contacts 20 to IC 18. Only a few traces have been presented to simplify the drawing. Traces 21 may be connected to vias that may be transferred to other conductive layers of flex 12 in some embodiments having two or more conductive layers. Via 23 is shown as connecting signal trace 25 from circuit 19 on another conductive layer of flex 12, as indicated by dashed trace 25. In a preferred embodiment, the via is the portion that connects the IC 18 of the bottom surface 9 of the flex circuit 12 to the module contacts 20. Traces 21 and 25 may establish other connections between ICs on the top or bottom of flex circuit 12 and may traverse rows of module contacts 20 to interconnect the ICs. Several traces and buyers together establish the interconnect needed to deliver signals to multiple ICs. The invention may be implemented with only a single row of module contacts 20, or the invention may be implemented with a module having an IC on one or both sides of the flex circuit, or only on one side of the module.

도 3은 본 발명의 선호 실시예에 따라 고안된 모듈(10)의 단면도이다. 모듈(10)은 윗면(18T)과 아랫면(18B)을 구비한 CSP(18)로 채워진다. 기판(14)은 도 3의 도면에서 나타나는 변부(16A)를 구비하며, 이 변부(16A) 주위로 플렉스 회로(12)가 배치된다. 기판(14)은 제 1, 2 측부(S1과 S2)를 가진다. 플렉스 회로(12)는 기판(14)의 변부(16A) 주위로 감기며, 이는 도시된 실시예의 변부(16A) 근처에서, 공통 DIMM 보드 형태 팩터의 기본 형태를 제공한다. 기판 둘레로 플렉스 회로를 감아 형성되는 플렉스 회로(12)의 포켓 부분은 기판(14)의 양 측부 상에서 기판(14)에 고정되거나 박판화(래미네이션)된다. 이 부분은 모듈(10)을 삽입할 변부 커넥터 또는 컴퓨터나 확장 보드 소켓의 크기 및 설계와, 모듈 접점(20)의 길이, 기판(14)의 두께, IC(18)의 높이 등등과 같은 인자들을 고려하여 길이 변화를 보일 수 있다. 플렉스 회로가 IC(18) 연결 영역에 도달하는 공간은 등각(conformal)이거나 열전도성인 언더필(underfill)로 채워질 수 있고, 언필(unfilled) 상태로 남겨질 수도 있으며, 또는 도 7에 도시되는 바와 같이, 기판(14)의 플렉스 지지부에 의해 점유될 수도 있다. 선호되는 실시예에서 접착제(30)가 열전도성 물질이어서, 알루미늄같은 금속(일례에 해당)으로 구성되는, 적절히 선택된 열전도성 기판(14)을 이용함으로서 제공될 수 있는 열 소산 특성을 이용할 수 있다. 3 is a cross-sectional view of a module 10 designed according to a preferred embodiment of the present invention. The module 10 is filled with a CSP 18 having an upper face 18 T and a lower face 18 B. The substrate 14 has a side portion 16A shown in the figure of FIG. 3, and a flex circuit 12 is disposed around the side portion 16A. The substrate 14 has first and second sides S1 and S2. The flex circuit 12 is wound around the edge 16A of the substrate 14, which provides a basic form of a common DIMM board shape factor, near the edge 16A of the illustrated embodiment. Pocket portions of the flex circuit 12, formed by winding the flex circuit around the substrate, are fixed or laminated (laminated) to the substrate 14 on both sides of the substrate 14. This part determines factors such as the size and design of the edge connector or computer or expansion board socket into which the module 10 is to be inserted, the length of the module contacts 20, the thickness of the substrate 14, the height of the IC 18, and the like. Considering this, the length may be changed. The space where the flex circuit reaches the IC 18 connection area can be filled with an underfill that is conformal or thermally conductive, left unfilled, or as shown in FIG. It may be occupied by the flex support of (14). In a preferred embodiment, the adhesive 30 is a thermally conductive material, so that it is possible to take advantage of the heat dissipation properties that can be provided by using a suitably selected thermally conductive substrate 14, which is composed of a metal, such as aluminum.

네개의 IC(18)의 내부 쌍들이 기판(14)에 열전도성 접착제(30)를 이용하여 부착되는 것이 바람직하다. 접착제(30)는 선호되는 실시예에서 열전도성 물질이어서, 적절히 선택된 열전도성 기판(14)을 이용하여 제공될 수 있는 열 소산 특성을 활용할 수 있다. 본 실시예에서, 네개의 IC들이 서로 대향하는 쌍으로서 플렉스 회로(12)에 부착되어 있지만, 이는 제한적인 사항이 아니며, 다른 배열에 더 많은 IC들이 연결될 수 있다. 가령, 지그재그 형태나 이격된 상태의 배열로 나타날 수 있다. 그 예들을 차후에 다시 설명할 것이다. 더우기, CSP IC들만이 도시되지만, 다른 IC들도 IC(18)처럼 이용될 수 있다. 메모리 CSP들이 전형적인 IC(18)이지만, 다른 기능의 IC들도 이용될 수 있다.Inner pairs of four ICs 18 are preferably attached to the substrate 14 using a thermally conductive adhesive 30. The adhesive 30 is a thermally conductive material in a preferred embodiment, so that it can utilize the heat dissipation properties that can be provided using a properly selected thermally conductive substrate 14. In the present embodiment, four ICs are attached to the flex circuit 12 as opposing pairs, but this is not a limitation, and more ICs may be connected to other arrangements. For example, they may appear in a zigzag or spaced array. The examples will be explained later. Moreover, although only CSP ICs are shown, other ICs may be used like IC 18. Although memory CSPs are a typical IC 18, other functional ICs may be used.

본 실시예에서 플렉스 회로(12)는, 변부 커넥터나 컴퓨터 또는 확장 보드 소켓에 들어맞도록, 그리고 커넥터나 소켓의 대응하는 접점에 연결하도록 구성되는 방식으로 위치하는 모듈 접점(20)을 구비한다. 모듈 접점(20)들이 플렉스 회로(12) 의 표면으로부터 돌출되는 것으로 도시되지만, 이는 제한적인 사항이 아니며, 플렉스 회로(12)의 표면 레벨 아래에 접점을 가질 수도 있고 동일 높이의 접점들을 가질 수도 있다. 기판(14)은 소켓에 삽입하는 데 필요한 기계적 형태를 제공하도록 구성된 방식으로 플렉스 회로(12) 뒤로부터 모듈 접점(20)을 지지한다. 도시된 기판(14)이 균일한 두께를 보이지만, 이는 제한적인 사항이 아니며, 다른 실시예에서는 기판(14) 표면이나 두께가 변할 수 있다. 이러한 가능한 변화의 제한없는 예가 추후 도면에서 나타난다. 도시되는 실시예의 기판(14)은 알루미늄이나 구리같은 열전도성 금속 물질로 만들어지는 것이 바람직하다. 기판(14)은 예를 들어, 열전도성 플라스틱이나 탄소-기반 물질처럼, 그외 다른 열전도성 물질로 구성될 수도 있다. 열 관리가 관심 대상이 아닐 경우엔, FR4(flame retardant type 4) 에폭시 래미네이트, PTFE(poly-tetra-fluoro-ethylene)같은 물질이 대안의 실시예로 사용될 수 있다. 또하나의 실시예에서, 다중 기술로부터의 바람직한 특징들은 양면에 구리층을 가진 FR4를 이용하여 조합되어, 열 전도나 접지면을 제공할 수 있는 친숙한 물질로부터 고안된 기판(14)을 제공할 수 있다. In this embodiment, the flex circuit 12 has a module contact 20 positioned in such a way as to fit into a side connector or a computer or expansion board socket and to connect to a corresponding contact of the connector or socket. Although module contacts 20 are shown to protrude from the surface of flex circuit 12, this is not a limitation and may have contacts below the surface level of flex circuit 12 and may have contacts of the same height. . The substrate 14 supports the module contacts 20 from behind the flex circuit 12 in a manner configured to provide the mechanical form necessary to insert into the socket. Although the substrate 14 shown has a uniform thickness, this is not a limitation, and in other embodiments the surface or thickness of the substrate 14 may vary. Non-limiting examples of such possible changes appear in later figures. The substrate 14 of the illustrated embodiment is preferably made of a thermally conductive metal material such as aluminum or copper. Substrate 14 may be comprised of other thermally conductive materials, such as, for example, thermally conductive plastics or carbon-based materials. If thermal management is not of interest, materials such as flame retardant type 4 (FR4) epoxy laminates, poly-tetra-fluoro-ethylene (PTFE) may be used in alternative embodiments. In another embodiment, the desirable features from multiple technologies can be combined using FR4 with copper layers on both sides to provide a substrate 14 designed from a familiar material that can provide thermal conduction or ground planes. .

도 3에서, 모듈(10)은 열적 팽창부(16T)를 나타낸다. 가장 편하게 배치되는 기판(14)의 단부에 위치하는 것이 바람직하지만, 기판의 열적 팽창부는 기판 단부 사이에서 메인 바디 기판(14)으로부터 뻗어나올 수 있다. 기판(14)은 한개 이상의 이러한 팽창부들을 보일 수 있다. 열적 팽창부(16T)는 다양한 방향으로 기판의 중앙 축으로부터 나타날 수 있고, 기판의 메인 바디에 관련하여 수직일 필요도 없고, 모듈(10) 양면에게로 뻗어나올 필요는 없다. 추가로 설명되겠지만, 도 3에 도시된 바와 같은 모듈(10)의 모델은 메모리 확장 응용부품에 대게 사용되는 공지된 평면 모듈에 비해, 모듈(10)의 열적 장점을 예측한다. 열적 팽창부(16T)는 기판(14)에 대해 추가적인 표면적을 제공하며, 따라서, 모듈(10)로부터 열이 흘러나오는 영역을 증가시킨다. 이러한 열 흐름을 위한 주요 수단은 공기 흐름이 모듈 냉각을 돕는 것처럼 대류(convective)형이다. 하지만, 열 팽창부(16T)를 구비한 기판(14)의 구조가 모듈(10)로부터 열 흐름을 위한 다양한 수단에 대해 전도성이기 쉬움을 이해할 수 있을 것이다. In FIG. 3, module 10 shows thermal expansion 16T. While preferably located at the end of the substrate 14 that is most conveniently disposed, the thermal expansion of the substrate may extend from the main body substrate 14 between the substrate ends. Substrate 14 may show one or more such inflation portions. Thermal expansion 16T may appear from the central axis of the substrate in various directions, and need not be perpendicular to the main body of the substrate, nor need to extend to both sides of module 10. As will be described further, the model of module 10 as shown in FIG. 3 predicts the thermal advantages of module 10 over known planar modules used for memory expansion applications. Thermal expansion 16T provides additional surface area for substrate 14, thus increasing the area where heat flows out of module 10. The main means for this heat flow is convective as the air flow helps to cool the module. However, it will be appreciated that the structure of substrate 14 with thermal expansion 16T is likely to be conductive for various means for heat flow from module 10.

회로 모듈(10)을 효율적으로 조립하기 위한 한가지 이로운 방식은 다음과 같다. 선호되는 모듈 조립체(10)를 조립하는 방법으로서, 플렉스 회로(12)가 평탄하게 놓이고, 양면이 당 분야에 공지된 회로 보드 조립 기술에 따라 구성된다. 플렉스 회로(12)는 기판(14)의 단부(16A) 주변으로 접힌다. 그 후, 툴링 구멍(17)들이 기판(14)에 플렉스 회로(12)를 정렬시키는 데 사용될 수 있다. 플렉스(12)는 기판(14)에 부착되거나 래미네이션될 수 있다. 더우기, IC(18)의 윗면(18T)은 기계적 일체성이나 열전도를 제공하도록 고안된 방식으로 기판(14)에 부착될 수 있다. One advantageous way to efficiently assemble the circuit module 10 is as follows. As a preferred method of assembling the module assembly 10, the flex circuit 12 is laid flat and both sides are constructed according to circuit board assembly techniques known in the art. The flex circuit 12 is folded around the end 16A of the substrate 14. The tooling holes 17 can then be used to align the flex circuit 12 to the substrate 14. Flex 12 may be attached or laminated to substrate 14. Moreover, the top surface 18T of the IC 18 may be attached to the substrate 14 in a manner designed to provide mechanical integrity or heat conduction.

도 4는 일례의 모듈(10)의 단부(16A) 주변 영역의 확대도이다. 기판(14)의 변부(16A)는 변부 카드 커넥터에 삽입하기 위해 둥글게 마감처리되는 것이 바람직하다. 둥근 형태의 특정 구조가 도시되지만, 변부(16A)는 다양한 종류의 커넥터나 소켓에 부합하도록 고안된 다른 형태를 취할 수도 있다. 다양한 변부 커넥터의 형태와 기능은 당 분야에 잘 알려져 있다. 도시된 접착제(30)와 플렉스 회로(12)의 두께는 바뀔 수 있고, 도면 단순화를 위해 축적대로 그리지 않았다. 플렉스 회로 (12)와 접착제(30)로 조립할 때, 모듈 접점(20) 간에 측정된 두께는 접합 커넥터에 명시된 범위 내에 있다. 4 is an enlarged view of the area around end 16A of an example module 10. The edge portion 16A of the substrate 14 is preferably rounded off for insertion into the edge card connector. While a specific structure of round shape is shown, the edge portion 16A may take other forms designed to match various types of connectors or sockets. The shape and function of the various edge connectors are well known in the art. The thickness of the adhesive 30 and the flex circuit 12 shown can vary and are not drawn to scale for simplicity of the drawings. When assembled with the flex circuit 12 and the adhesive 30, the thickness measured between the module contacts 20 is within the range specified for the bonded connector.

도 5는 본 발명의 선호되는 실시예에 따라 고안된 모듈 조립체(10)의 평면도이다. 모듈 조립체(10)는 다양한 조율의 시스템에 이용될 수 있는 전통적인 DIMM을 대체할 수 있다. 모듈 조립체(10)는 기판(14)의 변부(16A) 주변으로 감기는 플렉스 회로(12)를 구비한다. IC(18)는 전 도면에 도시된 바와 같이 도시된 측부를 따라 플렉스 회로(12)에 장착된다. 모듈 접점(20)은 카드 변부 커넥터나 소켓에 연결하기 위해 모듈 조립체(10)의 변부(22) 근처에 배치된다. 도시된 모듈(10)의 윗부분을 따라 부가적인 팽창부(16T)가 도 5에 도시된다. 5 is a plan view of a module assembly 10 designed according to a preferred embodiment of the present invention. Module assembly 10 may replace traditional DIMMs that may be used in a variety of coordinated systems. The module assembly 10 has a flex circuit 12 that is wound around the edge 16A of the substrate 14. IC 18 is mounted to flex circuit 12 along the side shown as shown in the previous figure. The module contacts 20 are disposed near the edge 22 of the module assembly 10 for connection to a card edge connector or socket. An additional inflation 16T is shown in FIG. 5 along the upper portion of the illustrated module 10.

도 6은 두 모듈(10)을 이용하는 시스템(5)을 도시하며, 본 발명에 따른 시스템(5)에서 다중 모듈(10)의 이용을 도시한다. 6 shows a system 5 using two modules 10 and shows the use of multiple modules 10 in a system 5 according to the invention.

모듈(10)들은 회로 보드(33)에 각기 전개된 카드 변부 커넥터(31)에 삽입되는 것으로 도시된다. 따라서 시스템(5)은 모듈(10)들의 열적 로딩을 최소화시키도록 구성된 특징부들을 메모리 확장에 제공하도록 구성될 수 있다. The modules 10 are shown to be inserted into card edge connectors 31 respectively deployed on the circuit board 33. Thus, system 5 may be configured to provide features for memory expansion that are configured to minimize thermal loading of modules 10.

도 7은 본 발명의 대안의 실시예로서, IC 대류 영역으로 전환할 때 플렉스 회로(12)를 지지하기 위한 플렉스 지지부 14FS를 기판(14)이 포함한다. 팽창부(16T)가 없는 도 7의 모듈에서 기판(14)의 상부 단부(16B)가 나타난다. FIG. 7 shows an alternative embodiment of the present invention wherein the substrate 14 includes a flex support 14FS for supporting the flex circuit 12 when switching to the IC convection region. The upper end 16B of the substrate 14 is shown in the module of FIG. 7 without the inflation 16T.

도 8은 클립을 가진 또다른 실시예를 도시한다. 본 실시예에서, 클립(82)은 IC(18) 둘레로 클리핑된다. 클립(82)은 금속이나 그외 다른 열전도성 물질로 만들어지는 것이 바람직하다. 바람직하게는 기판(14)의 단부와 부합하도록 설계된 홈(trough)(84)이 클립(82)에 구성된다. 클립(82)과 기판(14), 또는 IC(18) 사이에 접착제로 이러한 부착이 구현될 수도 있다. 8 shows another embodiment with a clip. In this embodiment, the clip 82 is clipped around the IC 18. The clip 82 is preferably made of metal or other thermally conductive material. Preferably, a trough 84 is configured in the clip 82 that is designed to mate with the end of the substrate 14. Such attachment may be implemented with an adhesive between the clip 82 and the substrate 14, or the IC 18.

도 9는 기판(14)의 얇은 부분(thinned portion)을 가진 실시예를 도시한다. 본 실시예에서, 기판(14)은 변부나 그외 다른 커넥터와의 연결을 위해 필요한 모듈 조립체(10)의 주변 영역이나 변부용 지지체를 제공하도록 설계된 변부(16A)를 향해 제 1 두께(1)를 가진다. 두께(1)에 해당하는 기판(14) 부분 위에 두께(2)의 부분(92)이 존재한다. 부분(92)의 좁은 폭은 모듈 조립체(10)의 전체 폭을 좁히도록 설계되며, 동작 환경에서 모듈 조립체(10)들의 공간 간격을 치밀하게 하거나 공냉식 공기흐름을 개선시킬 수 있다. 9 shows an embodiment with a thinned portion of the substrate 14. In this embodiment, the substrate 14 has a first thickness 1 towards the edge 16A, which is designed to provide a peripheral area or edge support of the module assembly 10 necessary for connection with the edge or other connector. Have A portion 92 of thickness 2 is present on the portion of substrate 14 that corresponds to thickness 1. The narrow width of the portion 92 is designed to narrow the overall width of the module assembly 10 and can close the space spacing of the module assemblies 10 or improve air-cooled airflow in an operating environment.

도 10은 또다른 선호되는 실시예의 단면도이다. 이 도면은 모듈(10) 위로부터 아래를 내려다 보는 화면이다. 기판(14)은 소자(19) 아래의 부분(102)에서 선택적으로 가늘다. 소자(19)는 기판에 장착된 노출 다이(19D)를 구비한다. 다른 실시예들은 전형적인 IC(18)보다 큰 높이를 가진 다른 소자나, 패키징되거나 장착된 IC들을 가질 수도 있다. 본 실시예에서, 소자(19)는 플렉스 회로(12)를 구성하는 다른 IC(18)들보다 높이나 두께가 크다. 소자(19) 아래 기판(14)의 얇은 부분(102)은 추가적인 높이를 수용할 수 있어서, 플렉스 회로(12)가 평면 상태를 유지하고, 소자(19)의 윗면이 기판(14)과 열적으로 접촉상태를 유지한다. 기판(14)은 본 실시예나 그외 다른 유사 실시예를 위해 제작될 수 있고, 이때, CNC(컴퓨터 수치 제어) 머신으로 기계가공되거나 사출되는 등의 다양한 방법으로 제작될 수 있다. 본 실시예와 유사 실시예들은 소자(19)가 FB-DIMM AMB(Advanced Memory Buffer)일 때 바람 직한 열 성능을 제공할 수 있다. 소자(19)는 열 전도성 접착제로 기판(14)에 부착되는 것이 바람직하다. 10 is a cross-sectional view of another preferred embodiment. This figure is a screen looking down from above the module 10. Substrate 14 is optionally tapered at portion 102 below device 19. The device 19 has an exposed die 19D mounted on a substrate. Other embodiments may have other devices having a height greater than the typical IC 18 or packaged or mounted ICs. In this embodiment, the element 19 is taller or thicker than the other ICs 18 that make up the flex circuit 12. The thin portion 102 of the substrate 14 below the device 19 can accommodate additional heights such that the flex circuit 12 remains in a planar state and the top surface of the device 19 is in thermal contact with the substrate 14. Keep contact. Substrate 14 may be fabricated for this embodiment or other similar embodiments, which may be fabricated in a variety of ways, such as being machined or injected into a CNC (computer numerical control) machine. Embodiments similar to this embodiment can provide desirable thermal performance when the device 19 is an FB-DIMM Advanced Memory Buffer (AMB). The device 19 is preferably attached to the substrate 14 with a thermally conductive adhesive.

도 11은 IC(18)들의 추가 층들을 가진 발명의 또다른 실시예를 도시한다. 플렉스 회로(12)의 일부분(24)에서 바이어와 상호연결되는 층들을 구비한 스플릿 플렉스(split flex) 등이 플렉스 회로(12)에 제공될 수 있다. 더우기, 두개의 플렉스 회로가 사용될 수 있고, 패드간 접점이나 인터-플렉스 접점에 의해 상호연결될 수 있다. 11 shows another embodiment of the invention with additional layers of ICs 18. A split flex, etc. having layers interconnected with vias in a portion 24 of the flex circuit 12 may be provided to the flex circuit 12. Moreover, two flex circuits can be used and interconnected by inter-pad contacts or inter-flex contacts.

도 12는 기판(14)의 변부 둘레로 감긴 플렉스 부분들을 가진 또다른 실시예를 도시한다. 플렉스 회로(12)는 기판(14)의 팽창부(16T) 둘레로 감긴 연결 부분(12C)을 가진다. 본 실시예를 조립하기 위한 선호되는 방법으로서, 도시된 IC(18)들이 먼저 플렉스 회로(12)에 장착된다. IC(18A)에 연계된 플렉스 부분(26)은 기판에 대해 상대편에 놓인다. 플렉스 회로(12)는 기판(14)의 변부(16A) 둘레로 감긴다. 기판(14)에 플렉스(12)와 IC(18A, 18B)를부착하는 데 적절한 접착 래미네이션이나 그외 다른 기술들이 이용된다. 플렉스 회로(12)의 연결 부분(12C)이팽창부(16T) 둘레로 감긴다. 도시된 IC(18) 들 간에 후면 연결을 행하는 데 접착제가 사용될 수 있다. 래미네이션이나 그외 다른 접착 및 접합 기술들은 플렉스 부분(24)에서 플렉스(12)의 두 층을 서로에게 부착하는 데 사용될 수 있다. 더우기, 변부(16A) 둘레로 감기는 플렉스 회로(12)의 두 층들은 패드간 접점이나 인터-플렉스 접점에 의해 상호연결될 수 있다. 플렉스(12)는 변부(16A) 둘레로 다시 감기며, IC(18C)를 위치로 밀어넣는다. IC(18D)는 IC(18E)와 후면 연결로 위치하여 부착된다. 12 shows another embodiment with flex portions wound around the edge of the substrate 14. The flex circuit 12 has a connecting portion 12C wound around the inflation portion 16 T of the substrate 14. As a preferred method for assembling this embodiment, the illustrated ICs 18 are first mounted in the flex circuit 12. Flex portion 26 associated with IC 18A lies opposite to the substrate. The flex circuit 12 is wound around the edge 16A of the substrate 14. Adhesive lamination or other techniques suitable for attaching the flex 12 and ICs 18A, 18B to the substrate 14 are used. The connecting portion 12C of the flex circuit 12 is wound around the expansion portion 16T. Adhesives can be used to make backside connections between the illustrated ICs 18. Lamination or other bonding and bonding techniques may be used to attach the two layers of flex 12 to each other at flex portion 24. Furthermore, the two layers of flex circuit 12 wound around edge 16A may be interconnected by inter-pad contacts or inter-flex contacts. Flex 12 is rewound around edge 16A and pushes IC 18C into position. The IC 18D is attached to the IC 18E by being located in a back connection.

도 13은 기판(14)의 양 변부 둘레로 감긴 플렉스 부분을 가진 또다른 실시예를 도시한다. 플렉스 회로(12)는 기판(14)의 팽창부(16T) 둘레로 감긴 연결부(12C)를 구비한다. 연결부(12C)는 두개 이상의 전도층을 가지는 것이 바람직하며, 세개나 네개, 또는 그 이상의 전도층을 가질 수도 있다. 이러한 전도층들은 FB-DIMM같은 응용분야용 신호를 전달하는 데 유익할 수 있다. FB-DIMM은 등록된 DIMM에 비해 더 적은 DIMM 입/출력 신호를 가지기 때문이다. 하지만, FB-DIMM AMB에 의해 생성된 C/A 카피 A와 C/A 카피 B(명령/어드레스) 신호들처럼, DIMM 상의 소자들 중에서 요구되는 상호연결 트레이스들을 더많이 가질 수 있다. 두 세트의 모듈 접점들(20)이 도시되지만, 다른 실시예들은 한 세트만 가질 수도 있다. FIG. 13 shows another embodiment with a flex portion wound around both sides of the substrate 14. The flex circuit 12 has a connection portion 12C wound around the inflation portion 16T of the substrate 14. The connecting portion 12C preferably has two or more conductive layers, and may have three, four, or more conductive layers. Such conductive layers can be beneficial for carrying signals for applications such as FB-DIMMs. This is because FB-DIMMs have fewer DIMM input / output signals than registered DIMMs. However, as with the C / A copy A and C / A copy B (command / address) signals generated by the FB-DIMM AMB, it may have more of the interconnect traces required among the elements on the DIMM. While two sets of module contacts 20 are shown, other embodiments may have only one set.

도 14는 본 발명의 또다른 대안의 실시예의 단면도이다. 플렉스 회로(12)는 플렉스 회로(12)의 양쪽 변부들(192)에 인접한 접점(20)들을 보여준다. 플렉스 회로(12)의 연결부(12C)는 기판(14)의 팽창부(16T) 둘레로 감긴다. 본 실시예를 조립하기 위한 선호되는 방법으로서, 도시된 IC(18)들은 플렉스 회로(12)에 장착된다. 플렉스 회로(12)는 기판(14)의 확장부(16T) 둘레로 감기며, 툴링 구멍으로 기판(14)에 정렬되는 것이 바람직하다. 플렉스 회로(12)의 부분(24)은 기판(14)에 래미네이션되는 것이 바람직하다. 14 is a cross-sectional view of another alternative embodiment of the present invention. The flex circuit 12 shows the contacts 20 adjacent to both sides 192 of the flex circuit 12. The connection portion 12C of the flex circuit 12 is wound around the inflation portion 16T of the substrate 14. As a preferred method for assembling this embodiment, the illustrated ICs 18 are mounted to the flex circuit 12. The flex circuit 12 is wound around the extension 16T of the substrate 14 and is preferably aligned with the substrate 14 with tooling holes. Portion 24 of flex circuit 12 is preferably laminated to substrate 14.

도 15는 플렉스 회로(12)의 한쪽만을 따라 IC(18)들이 구성되는 본 발명의 대안의 실시예 도면이다. FIG. 15 is an alternative embodiment diagram of the invention in which ICs 18 are configured along only one side of flex circuit 12.

도 16은 플렉스 회로와 기판(14) 사이에 위치하여 플렉스 회로(12)의 내측을 구성하는 CSP들을 구비한 본 발명의 대안의 실시예를 도시한다. ZFIG. 16 illustrates an alternative embodiment of the present invention with CSPs located between the flex circuit and the substrate 14 to form the inside of the flex circuit 12. Z

도 17은 접점(20) 반대편의 기판(14) 단부(16B)로 플렉스 회로가 거쳐가는 본 발명의 대안의 실시예를 도시한다. FIG. 17 shows an alternative embodiment of the present invention through which the flex circuit passes to substrate 14 end 16B opposite contact 20.

도 18은 다중 팽창부(16T)와, 오목부(92)를 구비한 얇은 기판(14)을 나타내는 본 발명의 선호되는 실시예 도면이다.18 is a preferred embodiment of the present invention showing a thin substrate 14 having multiple inflation portions 16T and recesses 92.

도 19와 20은 기판(14)의 측부 S1과 S2에 각기 상관된 플렉스 회로(12)의 부분들(202A, 202B) 사이에 선택적 상호연결을 제공하도록 커넥터(200)를 이용하는 본 발명의 대안의 실시예를 도시한다. 도시되는 커넥터(200)는 기판(14)의 공동(204)에서 상호연결을 위한 부분(200B, 200A)를가진다. 커넥터(200)의 한 예는 200024/50027 Molex 커넥터이고, 하지만 발명의 실시예들에서 여러 다른 다양한 커넥터들이 사용될 수 있다. 도시되는 커넥터(200)는 기판 공동(204)에 배치되며, 플렉스 회로(12)의 부분들(202A, 202B)에 각기 대응하는 제 1 부분(200A)과 제 2 부분(200B)을 구비할 것이다. 19 and 20 illustrate an alternative embodiment of the present invention that utilizes the connector 200 to provide selective interconnection between portions 202A, 202B of the flex circuit 12 respectively correlated to sides S1 and S2 of the substrate 14. An example is shown. The connector 200 shown has portions 200B and 200A for interconnection in the cavity 204 of the substrate 14. One example of the connector 200 is a 200024/50027 Molex connector, but various other connectors may be used in embodiments of the invention. The connector 200 shown is disposed in the substrate cavity 204 and will have a first portion 200A and a second portion 200B respectively corresponding to portions 202A, 202B of the flex circuit 12. .

도 21은 본 발명의 대안의 선호 실시예에 따라 고안된 플렉스 회로의 일례의 접점을 지닌 제 1 측부를 도시한다. 도 21의 도면은 본 발명의 원리를 명확하게 하기 위해 단순화되었다. 더 많은 IC(18)들을 가진 실시예가 앞서 제시된 바 있다.Figure 21 shows a first side with an example contact of a flex circuit designed in accordance with an alternative preferred embodiment of the present invention. 21 is simplified to clarify the principles of the present invention. An embodiment with more ICs 18 has been presented above.

도 22는 도 21의 플렉스 회로(12)의 측부(9)를 도시한다. FIG. 22 shows the side 9 of the flex circuit 12 of FIG. 21.

도 23은 도 21 및 도 22에 개시된 일례의 플렉스 회로와 함께 이용되도록 형성된 일례의 기판을 도시한다. 플렉스 회로(12)는 도 23에 도시되는 기판(14) 둘레 로 접혀, 플렉스 회로(12)의 측부(9)를 따라 IC(18)를, 기판(14)을 따라 배열되는 윈도(250)에 위치시켰다. 이로 인해, ICR3, ICR4의 행을 따라 놓인 IC들이 윈도(250) 내에서 후면연결되며 배치되었다. 열전도성 접착제나 아교가 IC(18)의 윗면(18T)에 사용되는 것이 바람직하다. 이 경우, 열에너지 흐름을 촉진시키고 일부 기계적인 장점을 얻기까지 한다. 이는 기판(14)의 양면 위 IC들(18) 간의 상대적 배열 중 한가지일 뿐이다. FIG. 23 illustrates an example substrate formed for use with the example flex circuits disclosed in FIGS. 21 and 22. The flex circuit 12 is folded around the substrate 14 shown in FIG. 23, with the IC 18 along the side 9 of the flex circuit 12 and the window 250 arranged along the substrate 14. Located. As a result, the ICs placed along the rows of ICR3 and ICR4 are rearranged in the window 250. It is preferable that a thermally conductive adhesive or glue is used for the upper surface 18T of the IC 18. In this case, it promotes thermal energy flow and even obtains some mechanical advantages. This is only one of the relative arrangements between the ICs 18 on both sides of the substrate 14.

도 24는 기판(14)과 조합된 플렉스 회로(12)를 도 23의 선 A-A를 따라 본 도면이다. 플렉스 회로(12)들로 구성된, 도면에서 제 2 측부(9)에 놓인 IC(18)들은(모듈(10)에 대해서는 내측임) 윈도(250)에 배열되어, 행 ICR3의 IC(18)들의 윗면(18T)이 행 ICR4의 IC들(18)의 윗면(18T)과 근접하게 놓이게 된다. 따라서, IC들의 제 1, 2 그룹들(도면에서 CSP)은 기판(14)의 제 1 측부와 제 2 측부의 잘려진 영역에 각각 위치한다. 이 경우에, 기판(14)의 잘려진 영역들은 윈도(250)를 생성하도록 공간적 일치를 나타낸다. 이 도면은 축적대로 그려진 것이 아니며, 소자들과 배열 간의 상관 관계를 나타내는 것일 뿐이다. 이 배열은 플렉스 회로(12)의 내측부(9)를 따라 IC를 윈도(250)에 배치하지 않으면서 구현된 것보다 훨씬 작은 모듈(10)에 대한 프로파일 "P"를 도출한다. 본 경우의 프로파일 "P"는 한개의 IC(18)를 다른 IC에 접착하는 데 이용되는 임의의 접착층(30)에 부가하여, IC(18)의 윗면과 아랫면간 거리, BGA 접점(63)의 직경 x 4, 플렉스 회로(12)의 두께 x 2를 더한 값이다. 이 프로파일 크기는, 플렉스 회로(12)의 일부분인 적절한 전도층이나 접점에 도달하도록 플렉스 회로(12)의 표면 아래로 BGA 접점(63)들이 배열되는 지 여부에 따라 변할 것이다. FIG. 24 is a view of the flex circuit 12 combined with the substrate 14 along line A-A in FIG. The ICs 18, which are placed on the second side 9 in the figure, composed of the flex circuits 12 (inside to the module 10), are arranged in the window 250, so that the ICs 18 in row ICR3 are arranged. Top face 18T is placed in close proximity to top face 18T of ICs 18 in row ICR4. Thus, the first and second groups of ICs (CSP in the figure) are located in the cut off region of the first side and the second side of the substrate 14, respectively. In this case, the truncated regions of the substrate 14 exhibit spatial agreement to create the window 250. This figure is not drawn to scale, it merely illustrates the correlation between the elements and the array. This arrangement leads to a profile “P” for module 10 that is much smaller than that implemented without placing IC in window 250 along inner portion 9 of flex circuit 12. The profile "P" in this case is in addition to any adhesive layer 30 used to bond one IC 18 to another IC, so that the distance between the top and bottom surfaces of the IC 18, BGA contact 63 It is a value obtained by adding the diameter x 4 and the thickness x 2 of the flex circuit 12. This profile size will vary depending on whether the BGA contacts 63 are arranged below the surface of the flex circuit 12 to reach a suitable conductive layer or contact that is part of the flex circuit 12.

도 25는 잘려진 영역으로 패턴처리된 기판(14)과 플렉스 회로 간의 관계를 달리 표현한다. 도 25의 모습은 IC(18)의 바디를 절단할 수 있는 라인을 따라 취해진 것이다. 도 25에서, 행 또는 그룹 ICR3를 포함하는 IC(18)는, 모듈(10)이 조립되고 플렉스 회로(12)가 기판(14)에 조합될 때, 플렉스 회로(12)의 제 2 측부(9)의 행이나 그룹 ICR4를 포함하는 IC(18)에 대해 지그재그 형태이다. 이러한 지그재그 형태는 기판(14)에 결합될 때 IC(18)에 대한 기계적인 "계단"을 제공하는 효과가 있으며, 다수의 IC(18)와 기판 간의 접촉 영역을 증가시키는 열적 측면의 효과도 제공한다. FIG. 25 illustrates differently the relationship between the flex circuit and the substrate 14 patterned into the cut region. 25 is taken along a line capable of cutting the body of IC 18. In FIG. 25, an IC 18 comprising a row or group ICR3 is provided with a second side 9 of the flex circuit 12 when the module 10 is assembled and the flex circuit 12 is assembled to the substrate 14. ) And a zigzag pattern for the IC 18 including the group ICR4. This zigzag shape provides the effect of providing a mechanical "step" to the IC 18 when coupled to the substrate 14, and also provides the thermal side effect of increasing the contact area between multiple ICs 18 and the substrate. do.

도 26은 기판(14)의 윈도(250)를 통과하는 라인을 따라 봤을 때 구성된 플렉스 회로(12)와 조합되기 전에 도 25에 이용된 일례의 기판(14)을 도시한다. 도 26에 도시되는 바와 같이, 다수의 잘려진 영역이나 포켓들이 점선으로 나타나며 각각 (250B3, 250B4)로 표시된다. 영역(250B3)은 본 예에서, 기판(14)과 플렉스 회로(12)가 조합될 때 플렉스 회로(12)의 ICR3로부터 IC(18)을 배치하게 될 기판(14)의 한 측부 상의 포켓, 사이트, 또는 잘려진 영역에 대응한다. 포켓, 사이트, 또는 잘려진 영역들(250B4)은 ICR4로부터 IC(18)를 배치할 사이트에 대응한다. 대안의 실시예에서, 기판(14)의 단일 측부에 배치되는 IC(18)의 행이 두개 이상일 수 있다.FIG. 26 shows an example substrate 14 used in FIG. 25 before being combined with the flex circuit 12 constructed along the line through window 250 of substrate 14. As shown in FIG. 26, a number of truncated areas or pockets are indicated by dashed lines and represented by 250B3 and 250B4, respectively. Region 250B3 is in this example a pocket, site on one side of substrate 14 that will place IC 18 from ICR3 of flex circuit 12 when substrate 14 and flex circuit 12 are combined. , Or the truncated area. Pocket, site, or truncated regions 250B4 correspond to the site where IC 18 is to be placed from ICR4. In alternative embodiments, there may be more than one row of ICs 18 disposed on a single side of the substrate 14.

여기서, 윈도라는 용어는 패키징된 IC(18)의 폭이나 높이에 대응하는 스팬 S에 걸쳐 기판(14)을 통과하는 구멍을 의미할 수 있다. 또는, 기판(14)의 두 측부 각각에 대한 잘려진 영역들이 겹쳐지는 구멍을 의미할 수도 있다.Here, the term window may mean a hole passing through the substrate 14 over a span S corresponding to the width or height of the packaged IC 18. Alternatively, it may mean a hole in which the cut regions for each of the two sides of the substrate 14 overlap.

도 27은 도 26에 앞서 도시된 기판(14)의 평면도이다. 잘려진 영역들(250B3, 250B4)이 겹쳐지면, 기판(14)을 통과하는 윈도가 존재한다. 일부 실시예에서, 잘려진 영역(250B3, 250B4)은 겹쳐지지 않을 수 있고, 또다른 실시예에서는, 기판(14)의 한 측부에만 포켓이나 잘려진 영역이 존재할 수 있다. (250B3)나(250B4)같은 잘려진 영역들은 기판(14) 물질에 따라 다양한 방식으로 형성될 수 있고, 문자 그대로 반드시 "잘려질" 필요는 없으며, 몰딩, 밀링, 커팅 처리와 같이 다양한 수단에 의해 형성될 수 있다. FIG. 27 is a plan view of the substrate 14 shown before FIG. When the cropped regions 250B3 and 250B4 overlap, there is a window through the substrate 14. In some embodiments, cropped regions 250B3 and 250B4 may not overlap, and in yet other embodiments, pockets or cropped regions may exist only on one side of substrate 14. Cropped areas such as 250B3 or 250B4 may be formed in a variety of ways, depending on the substrate 14 material, and are not necessarily "cut" literally, and may be formed by various means, such as molding, milling, or cutting processes. Can be.

도 28은 하부 IC(181)와 상부 IC(182)를 도시하는 한가지 선호 실시예의 일부분 확대도이다. 본 실시예에서, 플렉스 회로(12)의 전도층(66)은 IC(181)(182) 상의 BGA 접점(63)에 모듈 접점(20)을 연결하는 전도 트레이스들을 지닌다. 필요시에, 다수의 층들이 변부(16A, 16B) 주변으로 플렉스 회로(12)를 구부리는 실시예에서 요구되는 휨 반경을 구현하는 방식으로 고안될 수 있다. 기판(14)의 적절하게 구현된 단부에 대해 필요할만큼 네개의 전도층을 가진 플렉스 회로가 구부러질 수 있다는 것을 본 양수인이 도출한 바 있는 것도 또한 사실이다. 플렉스 회로(12)의 적절한 위치에서의 구멍이나 바이어는 필요시 플렉스 회로(12)의 등각 휨을 생성한다. 플렉스 회로(12)의 특정 부분의 층들의 수는 사용되는 플렉스 회로 기술에 연계된 특정 최소 트레이스가 부여된 상황에서, 필요한 연결 밀도를 구현하도록 고안될 수도 있다. 일부 플렉스 회로(12)들은 세개나 네개, 또는 다섯개 이상의 전도층들을 구비할 수 있다. 이러한 층들은 FB-DIMM같은 응용장치에 대한 신호를 전달하는 데 유익하다. FB-DIMM은 등록된 DIMM보다 더 적은 DIMM 입/출력 신호를 가질 수 있지만 DIMM 상의 소자들 사이에서 요구되는 상호연결 트레이스들을 더 많이 구비할 수 있다. 28 is an enlarged view of a portion of one preferred embodiment showing the lower IC 18 1 and the upper IC 18 2 . In this embodiment, the conductive layer 66 of the flex circuit 12 has conductive traces connecting the module contacts 20 to the BGA contacts 63 on the ICs 18 1 and 18 2 . If desired, multiple layers can be devised in such a way as to implement the bending radius required in the embodiment of bending flex circuit 12 around edges 16A and 16B. It is also true that the assignee has shown that the flex circuit with four conductive layers as needed for the properly implemented end of the substrate 14 can be bent. Holes or vias in the proper location of the flex circuit 12 produce conformal warpage of the flex circuit 12 as needed. The number of layers in a particular portion of flex circuit 12 may be designed to achieve the required connection density, given the particular minimum trace associated with the flex circuit technology used. Some flex circuits 12 may have three, four, five or more conductive layers. These layers are beneficial for carrying signals for applications such as FB-DIMMs. FB-DIMMs may have fewer DIMM input / output signals than registered DIMMs but may have more interconnect traces required between devices on the DIMMs.

본 실시예에서, 두개의 IC(181)(182) 사이에 플렉스 회로(12)의 세개층이 존재한다. 전도층(64, 66)들은 IC에 연결하기 위한, 그리고 그외 다른 구분된 성분들에게 추가적으로 연결할 수 있는, 전도 트레이스들을 나타낸다. 전도층들은 구리나 합금(110)같은 금속인 것이 바람직하다. 일례의 바이어(23)같은 바이어들은 두개의 전도층(64, 66)들을 연결하여, 전도층(64)과 모듈 접점(20) 간에 전기적 연결을 구현한다. 플렉스 회로(12)의 3-층 부분을 가지는 본 선호 실시예에서, 두 전도층(64, 66)은 접지면으로 이용되는 주요 영역을 그중 하나가 가지도록 구성될 수 있다. 나머지 한 층은 전압 기준 면으로 주요 영역을 이용할 수 있다. 다수의 전도층을 이용함으로서, 높은 주파수에서 신호 일체성을 저하시킬 수 있는 잡음이나 바운스 효과를 감소시키고자 하는 분포 커패시턴스의 생성 및 장점을 도출할 수 있다. 세개 이상의 전도층이 이용될 경우, 전도층들을 분리시키는 절연층과 함께 추가적인 전도층들이 부가될 수 있다. In this embodiment, there are three layers of flex circuit 12 between two ICs 18 1 and 18 2 . Conductive layers 64, 66 represent conductive traces for connecting to the IC and additionally for other discrete components. The conductive layers are preferably metal such as copper or alloy 110. Vias, such as the example via 23, connect the two conductive layers 64, 66 to achieve electrical connection between the conductive layer 64 and the module contacts 20. In this preferred embodiment having a three-layer portion of the flex circuit 12, the two conductive layers 64, 66 can be configured so that one of them has a major area used as the ground plane. The other layer can use the main area as the voltage reference plane. By using multiple conductive layers, it is possible to derive the benefits and the generation of distributed capacitance to reduce noise or bounce effects that can degrade signal integrity at high frequencies. If three or more conductive layers are used, additional conductive layers may be added along with an insulating layer separating the conductive layers.

도 29는 본 발명의 한가지 선호 실시예에 따르는 플렉스 회로(12) 단면의 전개도이다. 플렉스 회로(12)는 네개의 전도층(701-704)과 일곱개의 절연층(705-711)을 가진다. 이러한 층들의 수는 선호되는 실시예에 사용될 뿐이며, 다른 층들의 수 및 층들의 배열이 사용될 수도 있다. 단일 전도층 플렉스 회로(12)가 일부 실시예 에서 사용될 수 있지만, 발명의 보다 복잡한 실시예에 적용하기에는 두개 이상의 전도층을 가진 플렉스 회로가 적합한 것으로 판명되었다. 29 is an exploded view of a cross section of a flex circuit 12 in accordance with one preferred embodiment of the present invention. The flex circuit 12 has four conductive layers 701-704 and seven insulating layers 705-711. The number of such layers is only used in the preferred embodiment, and the number of other layers and the arrangement of the layers may be used. Although a single conductive layer flex circuit 12 may be used in some embodiments, flex circuits having two or more conductive layers have been found suitable for application to more complex embodiments of the invention.

상부 전도층(701)과 나머지 전도층들은 구리나 합금(110)같은 전도성 금속으로 만들어지는 것이 바람직하다. 본 배열에서, 전도층(701, 702, 704)은 플렉스 회로(12)를 이용함으로서 여러 연결을 행하는 신호 트레이스들(712)을 표현한다. 세개의 층들은 접지, 파워, 기준 전압을 위한 전도면을 또한 표현할 수 있다. The upper conductive layer 701 and the remaining conductive layers are preferably made of a conductive metal such as copper or alloy 110. In this arrangement, conductive layers 701, 702, and 704 represent signal traces 712 that make several connections by using flex circuit 12. The three layers can also represent the conducting surface for ground, power and reference voltage.

본 실시예에서, 내부 전도층(702)은 보조 기판(21)에 장착된 여러 소자들에 연결을 위한 트레이스들을 표현한다. 도시되는 전도층들 중 임의의 하나의 기능은 다른 전도층의 기능과 상호교환될 수 있다. 내부 전도층(703)은, 프리-레지스터 어드레스 신호(pre-register address signals)에 대한 VDD 리턴을 제공하도록 분리될 수 있는, 접지면을 표현한다. 내부 전도층(703)이 이와는 다른 평면 및 트레이스들을 표현할 수도 있다. 본 실시예에서, 하부 전도층(704)의 평면들은 도시되는 트레이스들에 추가하여 VREF와 접지를 제공한다. In this embodiment, the inner conductive layer 702 represents traces for connection to various elements mounted on the auxiliary substrate 21. The function of any one of the conductive layers shown may be interchanged with that of another conductive layer. The inner conductive layer 703 represents a ground plane that can be separated to provide a VDD return for pre-register address signals. The inner conductive layer 703 may represent other planes and traces. In this embodiment, the planes of the bottom conductive layer 704 provide VREF and ground in addition to the traces shown.

절연층(705, 711)은 본 실시예에서, 인접 전도층들에 증착될 수 있는 유전체 솔더 마스크층들이다. 다른 실시예들은 이러한 접착성 유전층들을 가지지 않을 수 있다. 절연층(706, 708, 710)들은 폴리이미드로 만들어진 플렉스(즉, 유연성) 유전체 기판층들인 것이 바람직하다. 그러나, 어떤 적절한 플렉스 회로도 본 발명에 사용될 수 있으며, 도 29에 도시된 바는 플렉스 회로(12)로 이용될 수 있는 보다 복잡한 플렉스 회로 구조 중 한가지에 불과한 것으로 간주되어야 한다. Insulating layers 705 and 711 are dielectric solder mask layers that may be deposited in adjacent conductive layers in this embodiment. Other embodiments may not have such adhesive dielectric layers. The insulating layers 706, 708, 710 are preferably flex (ie, flexible) dielectric substrate layers made of polyimide. However, any suitable flex circuit can be used in the present invention, and what is shown in FIG. 29 should be considered to be one of the more complex flex circuit structures that can be used as the flex circuit 12.

도 30은 도 3에 도시된 실시예와는 다른 발명에 따른 모듈(10)의 대안의 선 호 실시예를 도시한다. 즉, 도 3에 도시되는 실시예에서 이용된 단일 플렉스 회로(12) 대신에, 도 30의 실시예는 두개의 플렉스 회로(12A, 12B)를 이용하고 있다. 각각의 플렉스 회로(12A, 12B)는 그 측부(8, 9) 한쪽 또는 양쪽에 IC(18)들을 배치한다. 플렉스 회로(12A, 12B) 둘 모두, 또는 그 중 하나는 버퍼, 센서, 레지스터, AMB, PLL 같은 보조 회로(19)를 이용할 수 있다. 발명의 원리에 따라 고안된 모듈들은 메모리 소자, ASIC, 마이크로프로세서, 비디오 전용 마이크로프로세서, RF 소자, 그외 다른 로직 및 FPGA 등등의 다양한 IC들로 구성될 수 있다. 여러 실시예들은 등록된 DIMM, 미등록 DIMM, SO-DIMM, SIMM, 비디오 모듈, FB-DIMM(AMB 병용), PCMCIA 모듈 및 카드 , 그리고 그외 다른 모듈들 등등을 포함하는 다양한 전기적, 또는 형태적으로 식별된 모듈들을 구현하도록 고안될 수 있다. 본 발명에 따라 고안된 모듈들에 대한 관련 응용 장치 몇가지를 들자면, 서버, 데스크탑 컴퓨터, 비디오 카메라, 텔레비전, 휴대용 통신 장치 등등을 들 수 있다.30 shows an alternative preferred embodiment of the module 10 according to the invention different from the embodiment shown in FIG. 3. That is, instead of the single flex circuit 12 used in the embodiment shown in FIG. 3, the embodiment of FIG. 30 uses two flex circuits 12A and 12B. Each flex circuit 12A, 12B places ICs 18 on one or both sides 8, 9. Both, or one of the flex circuits 12A and 12B may utilize an auxiliary circuit 19, such as a buffer, sensor, register, AMB, PLL. Modules devised in accordance with the principles of the invention may consist of various ICs such as memory devices, ASICs, microprocessors, video-dedicated microprocessors, RF devices, other logic and FPGAs, and the like. Various embodiments may be identified by various electrical or morphological forms, including registered DIMMs, unregistered DIMMs, SO-DIMMs, SIMMs, video modules, FB-DIMMs (AMBs in combination), PCMCIA modules and cards, and other modules, and the like. Can be designed to implement modules. Some related applications for modules designed in accordance with the present invention include servers, desktop computers, video cameras, televisions, portable communication devices, and the like.

본 발명은 개선된 열성능을 제공하도록 다양한 모듈들의 반복을 표현하도록 적용될 수 있으며, 프로파일 최소화나 제작시의 편의성이 높은 점수를 받을 수 있다. 마이크로프로세서나 연산 로직을 포함하는 비디오 카드나 그외 다른 전용 모듈이 본 발명에 따라 고안되면, 도시된 회로(19)들 중 한가지 이상이 마이크로프로세서로 간주될 수 있다. The present invention can be applied to express the repetition of various modules to provide improved thermal performance, and can receive high scores for profile minimization or ease of production. If a video card or other dedicated module containing a microprocessor or computational logic is devised in accordance with the present invention, one or more of the circuits 19 shown may be considered a microprocessor.

도 30에 도시된 실시예에서, 각각의 플렉스 회로(12A, 12B)는 변부 커넥터나 소켓(31)에 결합되는 방식으로 위치하는 모듈 접점(20)을 구비하며, 이는 커넥터의 해당 접점에 이를 연결한다. 변부 커넥터나 소켓(31)은 컴퓨터(33)의 일부분인 것 이 일반적이다. In the embodiment shown in FIG. 30, each flex circuit 12A, 12B has a module contact 20 positioned in such a manner as to be coupled to the edge connector or socket 31, which connects it to the corresponding contact of the connector. do. The edge connector or socket 31 is typically part of the computer 33.

도 31은 "평면형"이라 불리는 전략으로 IC(18B)로 구성되는 종래의 DIMM 모듈(11)을 도시한다. 아래에 이어지는 도표들은 도 31에 도시되는 일례의 모듈(11)과 본 발명의 선호 실시예에 따라 도 3에 개시된 일례의 모듈(10) 간의 비교를 제공한다. 도표에 제시되는 바와 같이, 같은 조건 하에서 도 31에 도시된 모듈에서 발견되는 것보다, 모듈(10)(도 3)의 IC 사이에서 열 변화가 적다. 다음의 데이터는 당 분야에 친숙한 모델링 기술을 이용하여 발명의 양수인, 스탁텍 그룹 엘.피.에 의해 도출되었다.FIG. 31 shows a conventional DIMM module 11 composed of ICs 18B in a strategy called " planar ". The following diagrams provide a comparison between the example module 11 shown in FIG. 31 and the example module 10 disclosed in FIG. 3 in accordance with a preferred embodiment of the present invention. As shown in the diagram, there is less thermal change between the ICs of module 10 (FIG. 3) than found in the module shown in FIG. 31 under the same conditions. The following data was derived by Starktech Group L.P., assignee of the invention using modeling techniques familiar to the art.

다음의 표들은 도 32를 참고하여 해석되어야 한다. 도 32는 본 공개내용의 아래 도표들에 대한 이해를 돕기 위해 일례의 모듈(10)의 다수의 IC들의 위치를 표시한 모듈(10)의 한 실시예를 도시한다. 예를 들어, 도 32에서 특정 도면부호포 표시되는 IC(18)는 모듈의 측부(1)의 외측부(기준 "0")의 위치 4(기준 "ST4")에 위치한다. 공기흐름(40)이 도 32에서 식별되며, 아래의 표에서 정량화될 것이다. 도 32에서의 위치는 첨자 "B"로 아래에서 표시된 도표에서 평가되는 모듈(11)의 대응하는 위치를 식별한다. 표들은 동일 모델 조건하에서, 일례의 모듈(11)과 일례의 모듈(10) 간의 직접적인 비교를 제공하도록 구성된다. 표1A는 일례의 모듈(10)(도 3)의 모델로 부터 얻은 데이터이며, 표 1B는 일례의 모듈(도 31)로부터 얻은 데이터에 관한 것이다. 아래의 데이터 도표들이 제시하는 바와 같이, 도 3에 따라 고안된 모듈(10)의 모델과, 도 31에 따라 고안된 모듈(11)의 모델 사이에 IC 간 온도 변화와 모든 온도에서의 실질적인 차이점을 모델들이 예측한다. 모듈(11)에 대해 예측 된 값에 비해, 모듈(10)에서 IC간 온도 변화 감소를 포함한 열 조건 개선 예측치는 역적으로 유도되는 스쿠 변화(skew variation)를 감소시킬 것이며, 이는 열전도성 기판(14)을 가진 도 3에 따라 고안된 모듈들의 타이밍 성능 및 타이밍 아이 허용공차(timing eye tolerances)에 유익한 효과를 보일 것이다. 열 팽창(16T)을 보이지 않는 모델들은 이러한 뚜렷한 열성능 개선을 나타내지 않을 것이며, 다만, 밀도 및 기개 내구성 개선만을 보여야 한다. 도 18, 19, 30 등에 도시된 바의 일례의 모듈들은 훨씬 뚜렷한 열 성능 개선 특성을 보일 것으로 기대된다. 이러한 개선점들은 구리나 구리 합금 등과 같은 열전도성 금속 물질의 다른 기판들을 이용함으로서 기대되어야 한다. 금속 물질에 부가하여, 기판(14)은 탄소 본위 물질이나 열전도성 플라스틱같은 다른 열전도성 물질로부터 고안될 수도 있다. The following tables should be interpreted with reference to FIG. 32 illustrates one embodiment of a module 10 that has indicated the location of multiple ICs of an example module 10 to facilitate understanding of the diagrams below of this disclosure. For example, the IC 18 indicated by the specific reference numeral in FIG. 32 is located at position 4 (reference "ST4") of the outer side (reference "0") of the side 1 of the module. Airflow 40 is identified in FIG. 32 and will be quantified in the table below. The position in FIG. 32 identifies the corresponding position of the module 11 which is evaluated in the diagram indicated below with the subscript “B”. The tables are configured to provide a direct comparison between the example module 11 and the example module 10 under the same model conditions. Table 1A is data obtained from the model of the example module 10 (FIG. 3), and Table 1B relates to data obtained from the example module (FIG. 31). As the data plots below show, the models show the substantial differences in all temperatures and temperature variations between the ICs between the model of module 10 designed according to FIG. 3 and the model of module 11 designed according to FIG. Predict. Compared to the values predicted for module 11, thermal condition improvement predictions, including reduced inter-IC temperature change in module 10, will reduce the reversely induced skew variation, which is a thermally conductive substrate 14. Will have a beneficial effect on the timing performance and timing eye tolerances of the modules designed according to FIG. Models that do not exhibit thermal expansion 16T will not exhibit this marked thermal performance improvement, but should only show density and mechanical durability improvements. It is expected that the example modules as shown in Figures 18, 19, 30, etc., will show much more pronounced thermal performance improvement properties. These improvements should be expected by using other substrates of thermally conductive metal materials such as copper or copper alloys. In addition to the metallic material, the substrate 14 may be designed from other thermally conductive materials such as carbon based materials or thermally conductive plastics.

표 1A는 모듈(10)에 따라 고안된 모델 실시예로부터 도출된 열 데이터에 관한 것이다. 일례의 모듈(10)은 IC(18)로 다수의 Micron Technologies DDR2(11X19) 소자를 이용하여 모델링되었다. 본 사례에서, 두 모듈(10)은 10mm 모듈 피치로 동작하도록 모델링되었다. 기판(14)은 도 3의 표현에 의해 예시된 구조로 나타나며, 알루미늄으로 구성되었다. 이 모델에서, 공기흐름(40)은 섭씨 35도에서 2m/sec이며, IC(18) 중 하나는 IC 당 0.38 와트로 동작하고, 나머지 랭크는 IC 당 0.05 와트로 동작하였다. Table 1A relates to thermal data derived from model embodiments devised in accordance with module 10. An example module 10 was modeled using a number of Micron Technologies DDR2 (11X19) devices as IC 18. In this example, both modules 10 were modeled to operate at 10 mm module pitch. Substrate 14 is shown in the structure illustrated by the representation of FIG. 3 and is comprised of aluminum. In this model, airflow 40 was 2 m / sec at 35 degrees Celsius, one of the ICs 18 operating at 0.38 watts per IC, and the remaining rank at 0.05 watts per IC.

Figure 112005044887763-pat00001
Figure 112005044887763-pat00001

표 1B는 표 1A에 모델링된 것과 동일한 조건 하에서 동작하는, 도 31에 따라 고안된 일례의 모듈(11)에 대한 열 데이터에 관한 것이다. Table 1B relates to thermal data for an example module 11 designed according to FIG. 31, operating under the same conditions as modeled in Table 1A.

Figure 112005044887763-pat00002
Figure 112005044887763-pat00002

도 33은 본 발명의 또다른 실시예에 따른 모듈(10)을 도시한다. 본 실시예에서, 모듈(10)에는 플렉스 회로(12)의 내측부(9)를 따라 장착되는 열 센서(191)가 제공된다. 도 33에서, 플렉스 회로(12)의 측부(8)를 도시하고 있지만, 도 33에 제공되는 모듈(10)의 외측 도면에 관련하여 센서(191) 위치는 이해될 것이다. 열 센서 (191)는 기판(14)의 열 측정을 행하도록 기판(14)에 열적으로 연결된다. 이러한 배열은 구리, 니켈, 알루미늄, 탄소-기반 물질, 또는 열전도성 플라스틱 등등으로 만들어진 열전도성 기판(14)을 가지는 실시예에서 바람직하게 사용된다. 플렉스 회로(12)의 내측부(9)를 따라 배열된 IC(18)가 기판(14)에 열적으로 연결될 때, 기판(14) 온도는 IC(18)의 온도에 부합할 것이다. 33 shows a module 10 according to another embodiment of the present invention. In this embodiment, the module 10 is provided with a thermal sensor 191 mounted along the inner portion 9 of the flex circuit 12. In FIG. 33, the side 8 of the flex circuit 12 is shown, but the sensor 191 position will be understood with respect to the outer view of the module 10 provided in FIG. 33. Thermal sensor 191 is thermally coupled to substrate 14 to effect thermal measurements of substrate 14. This arrangement is preferably used in embodiments having a thermally conductive substrate 14 made of copper, nickel, aluminum, carbon-based materials, thermally conductive plastics, or the like. When the IC 18 arranged along the inner side 9 of the flex circuit 12 is thermally connected to the substrate 14, the substrate 14 temperature will correspond to the temperature of the IC 18.

일부 실시예에서, 열 센서(191)가 버퍼나 레지스터에 일체형으로 구성될 수 있다. 예를 들어, 일부 FB-DIMM 시스템들은 일체형 열 센서를 가진 한개 이상의 AMB를 이용할 수 있다. 이러한 모듈에서, AMB 중 하나는 플렉스 회로(12)의 내측부(9)를 따라 장착되어 기판(14)에 열적으로 연결될 수 있다. 이러한 AMB로부터 얻은 열 판독은 외측부(8)를 따라 장착된 AMB로부터 얻은 열 판독에 비해, 모듈 IC온도를 훨씬 정확하게 표시하는 것으로 호스트 시스템에 의해 이용될 수 있다. In some embodiments, thermal sensor 191 may be integral to the buffer or register. For example, some FB-DIMM systems may use one or more AMB with integrated thermal sensors. In such a module, one of the AMBs may be mounted along the inner portion 9 of the flex circuit 12 and thermally connected to the substrate 14. This heat reading from the AMB can be used by the host system to indicate the module IC temperature much more accurately than the heat reading from the AMB mounted along the outer part 8.

단일 모듈에 두개 이상의 DIMM 인스탄티에이션(instantiation)을 가지도록 구성된 실시예에서, 플렉스 회로(12)의 내측부(9)를 따라 장착되는 열 센서는 외측부(8)를 따라 장착된 한개 이상의 DIMM 인스탄티에이션들에 대해 이용되도록 판독물을 제공할 수 있다. 예를 들어, 한개의 모듈이 네개의 DIMM 인스탄티에이션을 가질 수 있는 데, 두개는 기판(14)에 인접하게 배치되고, 나머지 두개는 기판(14)으로부터 이격되어 플렉스 회로의 외측부를 따라 배열된다. 이러한 모듈은 기판(14)에 열적으로 연결된 두개의 열 센서(191)를 두 측부 중 한편에 가질 수 있다. 각각의 열 센서는 기판(14)의 측부에 두개의 DIMM 인스탄티에이션에 대한 판독물을 제공할 수 있다. 대안으로, 한개의 열 센서가 네개의 DIMM 인스탄티에이션 모두에 대한 판독물들을 제공할 수도 있다. In an embodiment configured to have two or more DIMM instances in a single module, the thermal sensor mounted along the inner portion 9 of the flex circuit 12 may include one or more DIMM instances mounted along the outer portion 8. The read may be provided to be used for generations. For example, one module may have four DIMM instantiations, two of which are disposed adjacent to the substrate 14, and two of which are spaced apart from the substrate 14 and arranged along the outside of the flex circuit. . Such a module may have two thermal sensors 191 on one of the two sides thermally connected to the substrate 14. Each thermal sensor may provide a read for two DIMM instantiations on the side of the substrate 14. Alternatively, one thermal sensor may provide reads for all four DIMM instantiations.

도 34는 본 발명의 또다른 실시예의 단면도이다. 열 센서(191)와, IC(18) 중하나가 기판(14)에 열적으로 연결된다. 이때, 열전도성 접착제(30)를 이용하여 열적으로 연결된다. 일반적으로, 열 센서(191)에 부가하여 플렉스 회로(12)에 다른 IC(18)들이 장착될 것이다. 본 실시예에서, IC(18)와 열 센서(191)는 도시된 플렉 스 회로(12) 위에서 비슷한 높이나 두께를 가진다. 다른 실시예들은 IC(18)보다 크거나 작은 높이를 가지는 열 센서로 구성될 수도 있다. 이러한 높이 차는 구리나 그외 다른 금속 조각같은, 열 전도성 스페이서에 의해 조정될 수 있다. 이러한 높이 차는 열전도성 접착제의 충진에 의해 조정될 수도 있다. 이러한 충진은 기판(14)에 열적 연결되도록 IC(18)와 열 센서(191)를 배치하도록 고안된다. 도 34의 화살표(202)는 도시된 IC(18)로부터 기판(14)을 향한 열 흐름을 도시한다. 화살표(204)는 기판(14)으로부터 열 센서(191)를 향한 열 흐름을 도시한다. 화살표(205)는 IC(181)로부터 IC(182)까지 열 흐름을 도시한다. 서로 반대편에 위치하여 플렉스 회로에 의해 이격되는 IC(181)(182) 배치는 온 상태인 IC(181)(182)로 구성된 쌍 중 하나로부터 침묵 상태나 오프 상태인 상기 쌍 중 상기 하나에게로 열 흐름을 촉진시키는 경향이 있다. 34 is a cross-sectional view of another embodiment of the present invention. The thermal sensor 191 and one of the ICs 18 are thermally connected to the substrate 14. At this time, it is thermally connected using the thermally conductive adhesive (30). In general, other ICs 18 will be mounted to the flex circuit 12 in addition to the thermal sensor 191. In this embodiment, the IC 18 and the thermal sensor 191 have a similar height or thickness on the flex circuit 12 shown. Other embodiments may be constructed with a thermal sensor having a height greater than or less than IC 18. This height difference can be adjusted by thermally conductive spacers, such as copper or other pieces of metal. This height difference may be adjusted by the filling of the thermally conductive adhesive. This filling is designed to place the IC 18 and thermal sensor 191 to be thermally connected to the substrate 14. Arrow 202 of FIG. 34 shows the heat flow from the IC 18 shown to the substrate 14. Arrow 204 shows the heat flow from substrate 14 toward thermal sensor 191. Arrow 205 shows the heat flow from IC 18 1 to IC 18 2 . IC 18 1 (18 2 ) arrangements located opposite each other and spaced apart by the flex circuit are selected from one of the pairs of pairs of ICs 18 1 and 18 2 that are on, either of which are either silent or off. There is a tendency to promote heat flow to one.

도 35는 본 발명의 또다른 실시예에 따른 플렉스 회로(12)의 내측부(9) 도면이다. 열 센서(191)가 내측부 플렉스 회로(12)를 따라 장착되며, 그후 기판(14)의 변부 둘레로 플렉스 회로(12)가 감겨서, 기판에 인접한 위치에 도시된 측부를 위치시킨다. 본 실시예에서 한개의 플렉스 회로만이 사용되는 데 반해, 도 30에 도시된 경우처럼 다른 실시예에서는 두개 이상의 플렉스 회로들이 기판(14)과 조합되어 모듈을 형성할 수 있다. 이러한 실시예에서, 한개 이상의 열 센서(191)가 각각의 플렉스 회로에 장착될 수 있고, 또는, 한개의 열 센서가 기판(14)에 대한 열적 연결에 의해 기판(14)의 양 측부를 따라 회로에 대한 열 상태를 적절하게 측정할 수 있 다. 35 is a view of the inner side 9 of the flex circuit 12 according to another embodiment of the present invention. The thermal sensor 191 is mounted along the inner flex circuit 12, and then the flex circuit 12 is wound around the edge of the substrate 14 to position the side shown at a location adjacent to the substrate. While only one flex circuit is used in this embodiment, in another embodiment, as shown in FIG. 30, two or more flex circuits may be combined with the substrate 14 to form a module. In this embodiment, one or more thermal sensors 191 may be mounted in each flex circuit, or one thermal sensor may be circuitd along both sides of the substrate 14 by thermal connection to the substrate 14. The thermal state for can be measured appropriately.

도 36은 본 발명의 한 실시예에 따른 센서 신호들을 도시하는 블록도표이다. 기판(14)을 나타내는 블록(14)이 도시된다. 화살표(202, 204)들은 IC(2203)으로부터 기판(14)까지, 그리고 기판(14)으로부터 열 센서(191)까지의 열 흐름을 나타낸다. IC(2203)는 IC의 그룹이나 랭크인 것이 바람직하지만, 이와는 다른 IC이거나 단일 IC일 수 있다. 상술한 바와 같이, IC(2203)들은 기판(14)에 열적으로 접착된 표면을 가질 수 있고, 또는, 플렉스 회로 및 그외 다른 IC를 통해 연결될 수도 있다. IC(2203)나 열 센서(191)는 기판(14)의 잘려진 부분에 배치될 수도 있다. 36 is a block diagram illustrating sensor signals according to an embodiment of the present invention. A block 14 representing the substrate 14 is shown. Arrows 202 and 204 indicate heat flow from IC 2203 to substrate 14 and from substrate 14 to thermal sensor 191. IC 2203 is preferably a group or rank of ICs, but may be a different IC or a single IC. As discussed above, ICs 2203 may have a surface thermally bonded to substrate 14 or may be connected via flex circuits and other ICs. IC 2203 or thermal sensor 191 may be disposed in the cutout portion of substrate 14.

열 센서(191)는 온도 신호를 전기 신호로 변환하기 위해 트랜스듀서를 지닌다. 따라서, 모듈의 열 조건에 관련된 신호를 제공한다. 열 센서 트랜스듀서는 당 분야에 잘 알려져 있다. 이러한 여러개의 트랜스듀서들이 측정 온도에 비례하는 아날로그 전압이나 전류를 생성한다. 아날로그 신호는 열 센서(191)의 출력부에서 디지털 열 신호(2202)로 변환되는 것이 바람직하다. 이와는 다른 구성이 사용될 수도 있다. 예를 들어, 신호(2202)는 모듈(10) 내 다른 곳에서, 또는 모듈(10) 외부의 회로에서 처리를 위해 변환되는 아날로그 신호일 수 있다. 또는 디지털 출력을 가진 센서가 이용될 수도 있다. Thermal sensor 191 has a transducer to convert a temperature signal into an electrical signal. Thus, it provides a signal related to the thermal conditions of the module. Thermal sensor transducers are well known in the art. Many of these transducers produce analog voltages or currents that are proportional to the measured temperature. The analog signal is preferably converted into a digital thermal signal 2202 at the output of the thermal sensor 191. Other configurations may be used. For example, the signal 2202 may be an analog signal that is converted for processing elsewhere within the module 10, or in circuitry outside the module 10. Alternatively, a sensor with a digital output may be used.

도시되는 열 신호(2202)는 네개의 DIMM 인스탄티에이션(2203)에 대한 모니터링 회로(2204)에 연결된다. 본 실시예에서, FB-DIMM 회로나 등록된 DIMM 회로같은 DIMM 회로의 네개의 인스탄티에이션들이 단일 모듈(10) 내 플렉스 회로에 장착된다. 도시되는 단일 열 센서는 모두 네개의 인스탄티에이션을 제어하고 모니터링하 기 위해 열 측정을 제공한다. 다른 실시예에선, 신호(2202)가 추가적으로, 또는 앞서에 대한 대신으로, 열 모니터링 신호를 수신하고 처리하기 위한 시스템 모니터 회로나 그외 다른 제어 회로에 연결될 수 있다. 이러한 회로는 모듈(10)의 일부분일 수도 있고, 모듈(10)이 설치되는 시스템의 일부분으로 위치할 수도 있다.The column signal 2202 shown is coupled to the monitoring circuit 2204 for four DIMM instantiations 2203. In this embodiment, four instances of a DIMM circuit, such as an FB-DIMM circuit or a registered DIMM circuit, are mounted to the flex circuit in the single module 10. The single thermal sensor shown provides thermal measurements to control and monitor all four instantiations. In other embodiments, signal 2202 may additionally or alternatively be connected to system monitor circuitry or other control circuitry for receiving and processing thermal monitoring signals. Such circuits may be part of the module 10 or may be located as part of the system in which the module 10 is installed.

두개 이상의 열 센서(191)가 모듈(10) 내 회로의 열 상태를 모니터링하도록 배열될 수 있다. 예를 들어, 한개의 열 센서(191)가, IC들의 두개의 랭크에 대해 한개의 열 측정 신호(2202)를 공급할 수 있다. 기판(14)의 각각의 측부에 랭크 한개씩이 열적으로 장착된다. 이러한 실시예는 한 위치로부터 다른 위치로, 또는 한 IC랭크로부터 다른 IC 랭크로 열 조건의 변화를 보이는 시스템에서 바람직하게 활용될 수 있다. FB-DIMM 회로를 이용하는 시스템에서, 시스템 메모리 컨트롤러에 가까운 DIMM 인스탄티에이션은 시스템 메모리 컨트롤러로부터 DIMM 인스탄티에이션을 행하는 것보다, AMB를 통해 더 큰 시그널링을 가지는 것이 일반적이다. 이러한 DIMM 인스탄티에이션들이 모듈(10)에 함께 위치할 경우, 기판(14)의 측부를 따르는 회로에 관련된, 또는 각각의 DIMM 인스탄티에이션에 관련된 별도의 열 측정치를 제공하는 데 제어측면의 장점이 확보된다. Two or more thermal sensors 191 may be arranged to monitor the thermal state of the circuitry in module 10. For example, one thermal sensor 191 can supply one thermal measurement signal 2202 for two ranks of ICs. One rank is thermally mounted on each side of the substrate 14. Such an embodiment may be preferably utilized in a system that exhibits changes in thermal conditions from one location to another, or from one IC rank to another. In a system using an FB-DIMM circuit, a DIMM instantiation close to the system memory controller generally has greater signaling through AMB than to perform a DIMM instantiation from the system memory controller. When these DIMM instances are located together in the module 10, the control side advantage of providing separate thermal measurements related to circuitry along the sides of the substrate 14 or related to each DIMM instantiation is Secured.

도 37은 본 발명에 따른 모듈(10)의 또다른 선호 실시예를 도시한다. 도 37은 열 도관(22)을 통해 샤시나 박스(24)에 열적으로 연결되는 도 3의 모듈과 유사한 모듈(10)을 도시한다. 샤시나 박스(24)는 모듈(10)로부터 열 에너지에 대한 열 싱크(thermal sink)로 기능한다. 열 도관(22)은 기판(14)과 샤시(24) 간의 열적 연결에 기여한다. 열 도관(22)은 모듈(10)과 샤시나 박스(24) 간의 열 흐름을 구현하 는 어떤 물질도 가능하다. 열 도관(22)이 어느정도의 순응성과, 압축에 대한 내성을 가진 물질로 구성되는 것이 바람직하다. 이는 모듈(10)과 샤시(24) 간의 열 경로 신뢰성을 향상시키고, 동시에, 모듈(10)에 가해지는 손상력을 감소시킨다. 도시되는 바와 같이, 열 도관(22)은 기판(14)과 샤시(24) 사이에 위치한다. 37 shows another preferred embodiment of the module 10 according to the invention. FIG. 37 shows a module 10 similar to the module of FIG. 3 thermally connected to the chassis or box 24 via a thermal conduit 22. The chassis box 24 functions as a thermal sink for thermal energy from the module 10. Thermal conduit 22 contributes to the thermal connection between substrate 14 and chassis 24. Thermal conduit 22 may be any material that implements heat flow between module 10 and chassis or box 24. It is preferable that the heat conduit 22 is made of a material having some degree of compliance and resistance to compression. This improves thermal path reliability between module 10 and chassis 24, while at the same time reducing the damage applied to module 10. As shown, the thermal conduit 22 is located between the substrate 14 and the chassis 24.

도 37에서, 열 도관(22)은 스프링이다. 하지만, 열 도관이 다양한 열전도성 물질 중 임의의 것일 수 있으며, 열 도관(22)이 순응성일 필요도 없다. 일부 실시예에서, 발명의 시스템은 중간 열 도관없이 모듈(10) 기판(14)과 샤시(24) 간의 접촉을 구현할 수 있다. 그러나, 순응성 중간 소자로 열 도관(22)을 선호한다는 것을 당 분야의 통상의 지식을 가진 자라면 쉽게 이해할 수 있을 것이다. 적절한 열 도관 물질의 예로는, 스프링, 전자기 복사 개스킷, 열전도성 물질(Bergquist사나 그외, 다른 열전도성 물질 공급자 제품) 등을 들 수 있다.In FIG. 37, the thermal conduit 22 is a spring. However, the thermal conduit can be any of a variety of thermally conductive materials, and the thermal conduit 22 need not be compliant. In some embodiments, the inventive system may implement contact between module 10 substrate 14 and chassis 24 without intermediate thermal conduits. However, one of ordinary skill in the art will readily appreciate that thermal conduit 22 is preferred as a compliant intermediate element. Examples of suitable thermal conduit materials include springs, electromagnetic radiation gaskets, thermally conductive materials (Bergquist or other thermally conductive material suppliers).

선호 모드로서, 기판(14)과 모듈(10) 팽창부(16T)는 구리, 알루미늄, 또는 금속 합금, 또는 탄소-본위 물질, 또는 열전도성 플라스틱 등등과 같은 열 전도성 물질로 만들어진다. 기판(14)에 금속 물질을 이용하는 것은 강도 증가 및 열 관리 상의 장점 등 여러 추가적인 장점들을 보인다. 열 팽창부(16T)는 기판(14)과 연속된 조각으로 만들어지는 것이 바람직하지만 강제적이지는 않으며, 결과적으로, 어느 경우에도 기판(14)의 일부분으로 간주될 수 있다. 앞서의 단면도에서 도시한 바와 같이, IC들 중 일부분은 기판(14)과 열적으로 직접 연결되며, 따라서, 기판(14)에 직접 열 에너지를 공급할 수 있다. 모듈(10)의 상주 IC들 중 다른 것들은 플렉스 회로(12)에 열 에너지를 공급할 수 있고, 이는 기판(14) 내로의 열 전도를 개선 시키도록 구성될 수 있다. As a preferred mode, the substrate 14 and module 10 inflation 16T are made of a thermally conductive material such as copper, aluminum, or a metal alloy, or a carbon-based material, thermally conductive plastic, or the like. The use of metallic materials in the substrate 14 presents several additional advantages, including increased strength and thermal management advantages. The thermal expansion 16T is preferably made of a continuous piece with the substrate 14 but is not mandatory, and consequently can be considered part of the substrate 14 in any case. As shown in the cross-sectional view above, some of the ICs are thermally connected directly to the substrate 14, and thus can directly supply thermal energy to the substrate 14. Others of the resident ICs of the module 10 may supply thermal energy to the flex circuit 12, which may be configured to improve thermal conduction into the substrate 14.

도 38은 본 발명에 따른 시스템(5)의 단면도이다. 도시된 시스템(5)은 모듈(10)과 샤시(24)를 포함하며, 도시되는 실시예에서 열 도관(22)을 포함한다. 모듈(10)로부터의 열 에너지는 모듈(10)의 기판(14)을 통해 샤시(24)에 전달된다. 열 도관s(22)은 기판(14)과 샤시(24) 간의 열 전도에 참가한다. 샤시(24)는 연산 시스템의 일부분일 것이며(일반적임), 범용 PC같은 컴퓨터 시스템의 더 큰 샤시의 팽창부나 쉘프일 수도 있다. 또다른 예로서, 서버나 더 큰 컴퓨터 샤시의 일부분일 수도 있고, 노트북 컴퓨터나 전용 응용 장치의 연산 플랫폼과 같은 소형 연산 장치의 샤시 구조에 연결된 금속 팽창부, 시트, 또는 브래킷일 수도 있다.38 is a cross sectional view of a system 5 according to the invention. The illustrated system 5 includes a module 10 and a chassis 24 and in the illustrated embodiment includes a thermal conduit 22. Thermal energy from module 10 is transferred to chassis 24 through substrate 14 of module 10. Thermal conduits s 22 participate in thermal conduction between the substrate 14 and the chassis 24. Chassis 24 may be part of a computing system (typically), and may be an expansion or shelf of a larger chassis of a computer system, such as a general purpose PC. As another example, it may be part of a server or larger computer chassis, or may be a metal bulge, seat, or bracket connected to the chassis structure of a small computing device, such as a computing platform of a notebook computer or a dedicated application.

도 38의 단면은 모듈(10) 기판의 양 측부 S1, S2 중 임의의 측부에 배치되는 모듈(10)의 IC(18)들을 따라 그린 것이다. 시스템(5)에서, 모듈(10)은 보드(33)에위치하는 변부 커넥터(31)에 삽입된다. 변부 커넥터(31)는 당 분야에 친숙한 부품으로서, 컴퓨터의 마더보드같은 보드(33)에 사용되는 것이 일반적이다. 변부 커넥터(31)를 통해 모듈(10)과 보드(33) 간의 열에너지 흐름이 내재적 사항으로서 미미한 만큼 존재한다. 하지만 변부 커넥터(31)를 통한 이러한 열에너지 흐름은 본 출원에서 주목할만한 열 연결에 해당하진 않는다. The cross section of FIG. 38 is drawn along the ICs 18 of the module 10 disposed on any of the sides S1 and S2 of the module 10 substrate. In the system 5, the module 10 is inserted into the edge connector 31 located on the board 33. The edge connector 31 is a component familiar to the art, and is generally used for a board 33 such as a motherboard of a computer. There is a minimal amount of thermal energy flow between the module 10 and the board 33 through the edge connector 31 as an inherent matter. However, this heat energy flow through the edge connector 31 does not correspond to the thermal connection notable in the present application.

기판(14)은 열 팽창부(16T)를 통해 열 도관(22)과 접촉한다. 열 도관(22)은 샤시(24)의 하측부(24L)를 따라 배치되는 가스켓같은 물질이다. 특정 열 도관(22)의 개스켓 물질은 도 38에 도시되고 있지만, 전자기복사 가스켓 물질일 수 있다. Substrate 14 is in contact with thermal conduit 22 through thermal expansion 16T. Thermal conduit 22 is a gasket-like material disposed along lower portion 24L of chassis 24. The gasket material of the particular thermal conduit 22 is shown in FIG. 38, but may be an electromagnetic radiation gasket material.

IC(18) 중 일부 IC의 윗면(18T)은 모듈(10)의 기판(14)에 IC 구성 플렉스 회 로(12)를 부착시키기 위해 도 38의 도면에서 사용되고 있다. 이러한 부착을 위해 열 아교나 접착제가 사용되는 것이 바람직하다. 기판(14)은 열 팽창부(16T)로 도 38의 도면에서 도시된 제 2 한도와 16A로 표시된 제 1 둘레 변부를 가진다. 열 팽창부(16T)는 다양한 형태로 구성될 수 있다. 대안으로, 기판(14)이 팽창부없이 또는 특징 형태없이 제 2 변부만 가질 수도 있다. The upper surface 18T of some of the ICs 18 is used in the diagram of FIG. 38 to attach the IC-configured flex circuit 12 to the substrate 14 of the module 10. Thermal glue or adhesive is preferably used for this attachment. Substrate 14 has thermal expansion 16T with a first circumferential edge indicated by 16A and a second limit shown in the FIG. 38 diagram. The thermal expansion portion 16T may be configured in various forms. Alternatively, the substrate 14 may have only the second edge without expansion or without feature shape.

기판(14)의 열 전도성 물질은 모듈의 CSP로부터 열 에너지를 추출시키는 것을 촉진시킨다. 플렉스 회로(12)는 IC(18, 19)로부터 열 전도를 돕는 열 싱크나 열 스프레더로 동작할 수 있다. 또다른 실시예에서, 다중 기술로부터의 여러가지 특징들이 양 측부에 구리층을 가진 FR4 이용과 조합되어, 발명의 원리를 활용하도록 고안된 기판(14)을 제공할 수 있다. 그외 다른 실시예들은 모듈(10)에서, FR4같은 전통적인 구성 물질들을 기판의 금속성 물질과 조합시켜서, 본 발명의 장점을 활용할 수 있으면서도 종래의 연결 전략을 여전히 이용할 수 있다. The thermally conductive material of the substrate 14 facilitates the extraction of thermal energy from the CSP of the module. The flex circuit 12 may operate as a heat sink or a heat spreader to assist heat conduction from the ICs 18 and 19. In another embodiment, various features from multiple technologies can be combined with the use of FR4 with copper layers on both sides to provide a substrate 14 designed to utilize the principles of the invention. Other embodiments may combine traditional constituent materials, such as FR4, with the metallic material of the substrate in module 10, while still taking advantage of the present invention while still utilizing conventional connection strategies.

도 39는 보조 기판(21A, 21B)을 구비한 대안의 실시예 모듈(10)을 이용하는 시스템을 도시한다. 상기 보조 기판들은 IC(18)들로 구성되며, PCB 물질로 구성될 수 있다. 당 분야에 잘 알려진 다른 물질이 사용될 수도 있다. 예를 들어, 주기판(14)에 관해 전달되거나 플렉스 변부 커넥터(20)에게로 확장되는 플렉스 부분과, 레지스터 및 PLL같은 회로, IC(18, 19) 등을 위한 장착 장소를 제공하는 견고한 일체형 플렉스 구조의 견고부에 의해 보조 기판(21)이 제공될 수 있다. 도시되는 실시예에서, 보조 기판(21A, 21B)은 커넥터(23)에 연결되며, 커넥터(23)는 접점(20)에 연결된다. 도 39의 시스템(5)의 모듈(10)은 더 큰 샤시 바디(24B)의 쉘프 팽창 부로 도시되는 샤시(24)의 하부(24L)를 따라 열 도관(22)과 열적으로 연결되는 것으로 도시된다. 39 shows a system using an alternative embodiment module 10 with auxiliary substrates 21A, 21B. The auxiliary substrates are composed of ICs 18 and may be made of PCB material. Other materials well known in the art may be used. For example, a rigid integral flex structure that provides a flex portion delivered about the main board 14 or extended to the flex edge connector 20, and a mounting location for circuits such as resistors and PLLs, ICs 18, 19, and the like. The auxiliary substrate 21 can be provided by the firmness of the. In the embodiment shown, the auxiliary substrates 21A, 21B are connected to the connector 23, and the connector 23 is connected to the contact 20. The module 10 of the system 5 of FIG. 39 is shown thermally connected with the thermal conduit 22 along the bottom 24L of the chassis 24, which is shown as a shelf expansion of the larger chassis body 24B. .

도 40은 본 발명에 따른 시스템(5)의 다중 모듈(10)을 이용하는 것을 도시하도록 두 모듈(10)을 이용하는 시스템(5)의 실시예를 도시한다. 40 shows an embodiment of a system 5 using two modules 10 to illustrate the use of multiple modules 10 of a system 5 according to the invention.

시스템(5)에서, 모듈(10)의 열적 확장부(16T)는 큰 샤시 바디의 팽창부일 수 있는 샤시의 하부(24L)를 따라 열 도관(22)과 열적으로 연결된다. 선호되는 모듈에서, 열 도관(22)은 전자기 복사 개스킷 물질일 수 있고, 대안으로, 모듈(10)이 모듈을 이용하는 샤시 부분과 직접 접촉할 수 있다. In the system 5, the thermal extension 16T of the module 10 is thermally connected with the thermal conduit 22 along the bottom 24L of the chassis, which may be an expansion of the large chassis body. In a preferred module, the thermal conduit 22 may be an electromagnetic radiation gasket material and, alternatively, the module 10 may be in direct contact with the chassis portion utilizing the module.

도 41은 몇개 안되는 IC(18)를이용하는 모듈(10)을 포함하는 시스템(5)의 또다른 실시예를 도시한다. 도시되는 모듈(10)에서, 기판(14)은 FR4로 만들어지지만, 구리 코어를 가져서, 샤시(24)에 열 에너지를 분로시키도록 열 팽창부(16T)와 협조하는 코어(28) 및 구리층(26)을 포함한다. 이러한 구성은 모듈에 대한 다양한 구성 조합을 이용할 수 있게 한다. FIG. 41 shows another embodiment of a system 5 including a module 10 that uses few ICs 18. In the module 10 shown, the substrate 14 is made of FR4, but with a copper core, the core 28 and copper layer cooperate with the thermal expansion 16T to shunt the thermal energy to the chassis 24. (26). This configuration makes it possible to use various configuration combinations for the module.

도 42는 카드 변부 커넥터에 삽입되는 모듈(10)을 이용하는 열 관리 시스템(5)의 또다른 실시예의 단면도이다. 모듈(10)은 IC(19)를 이용하여, IC(19)의 수용 장소인 공간(15S)를 생성하도록 변형(또는 윤곽, 오목부)(15)을 가진다. 이는 그래픽 모듈의 그래픽 엔진이나, FB-DIMM의 AMB같은 버퍼 등의 키가 큰 프로파일의 소자일 수 있다. 기판(14)이 균일한 두께를 가질 필요는 없으며, 도면에는 기판의 윤곽을 따라 변하는 두께를 가진 기판들이 제시되고 있다. 도 42의 모듈(10)의 기판(14)은 열 팽창부(16T)를 통해 열 도관(22)과 접촉한다. 열 도관(22)은 샤시(24)와 접촉한다. 42 is a cross-sectional view of another embodiment of a thermal management system 5 employing a module 10 inserted into a card edge connector. The module 10 has a deformation (or contour, recess) 15 using the IC 19 to create a space 15S which is an accommodation place of the IC 19. This could be a device with a tall profile, such as a graphics module's graphics engine or a buffer like the AMB's of an FB-DIMM. The substrate 14 does not have to have a uniform thickness, and substrates with thicknesses varying along the contour of the substrate are shown in the figures. Substrate 14 of module 10 in FIG. 42 is in contact with thermal conduit 22 through thermal expansion 16T. Thermal conduit 22 is in contact with chassis 24.

일부 실시예에서 제공되는 대용량은 단일 모듈에서 다중 DIMM 회로를 제공하기 위해 이용될 수 있다. 예를 들어, AMB로 나타난 다중 회로(19) 및 IC(18)들을 포함하는 구성 소자들이 조합되어, 단일 모듈(10)에 이중 풀-버퍼 DIMM을 생성할 수 있다.In some embodiments, the large capacity provided may be used to provide multiple DIMM circuits in a single module. For example, components including multiple circuits 19 and ICs 18, represented by AMB, may be combined to create a dual full-buffer DIMM in a single module 10.

도 43은 단일 모듈(10)에 FB-DIMM 회로의 두개 이상의 사례를 표현하도록 고안된 모듈의 평면도이다. 회로(19)는 AMB로 표현된다. 단일 FB-DIMM으로 구성된 모듈(10)들이 발명의 원리를 이용하여 쉽게 구현될 수 있다. 43 is a plan view of a module designed to represent two or more instances of an FB-DIMM circuit in a single module 10. Circuit 19 is represented by AMB. Modules 10 comprised of a single FB-DIMM can be easily implemented using the principles of the invention.

도 44는 제 1 필드 및 제 2 필드 F1, F2를 구비한 플렉스 회로(12)의 측부(8)를 도시한다. 각각의 필드 F1, F2는 CSP(11A)용 한개 이상의 장착 접촉 어레이를 가진다. 어레이(11)같은 접촉 어레이들은 IC(18)와 회로(19) 아래에 배치된다. 일례의 접촉 어레이(11A)가 일례의 IC(18)처럼 도시되어, 접촉 어레이(11A)에서 장착되도록 한다. 44 shows the side 8 of the flex circuit 12 with the first field and the second field F1, F2. Each field F1, F2 has one or more mounting contact arrays for the CSP 11A. Contact arrays, such as array 11, are disposed below IC 18 and circuit 19. One example contact array 11A is shown as an example IC 18 to be mounted in contact array 11A.

플렉스 회로(12)의 측부(8)의 필드 F1은 다수의 제 1 CSP ICR1과 다수의 제 2 CSP ICR2로 채워진다. 플렉스 회로(12)의 측부(8)의 제 2 필드 F2는 다수의 제 1 CSP ICR1과 다수의 제 2 CRP ICR2로 채워진다. 표시된 다수의 CSP들은 "랭크(rank)"라고 불린다. 필드 F1의 랭크 ICR2와 필드 F2의 랭크 ICR2 사이에는 모듈 접점(20)의 두 행(CR1과 CR2)에 할당된 다수의 모듈 접점들을 보여준다. 플렉스 회로(12)가 접힐 경우, 도 44에 도시된 측부(8)가 모듈의 외측부로 제시된다. 플렉스 회로(12) 의 맞은편 측부(9)는 모듈(10)의 내부에 있으며, 따라서, 플렉스 회로(12)가 배치되는 기판(14)에 측부(9)가 측부(8)에 비해 더 가깝다. 도시되는 바와 같이, 다른 실시예들은 다른 수치의 랭크들을 가질 수 있고, 본 발명의 실시예를 구현하기 위해 연결되는 다수의 CSP 조합들을 가질 수 있다. Field F1 of side 8 of flex circuit 12 is filled with a plurality of first CSP ICs R1 and a plurality of second CSP ICs R2 . The second field F2 of the side 8 of the flex circuit 12 is filled with a plurality of first CSP ICs R1 and a plurality of second CRP ICs R2 . The indicated multiple CSPs are called "ranks". Between the rank ICR2 of the field F1 and the rank ICR2 of the field F2 is shown a number of module contacts assigned to the two rows C R1 and C R2 of the module contact 20. When the flex circuit 12 is folded, the side 8 shown in FIG. 44 is presented to the outside of the module. The opposite side 9 of the flex circuit 12 is inside the module 10, so that the side 9 is closer than the side 8 to the substrate 14 on which the flex circuit 12 is disposed. . As shown, other embodiments may have other numerical ranks and may have multiple CSP combinations that are connected to implement an embodiment of the present invention.

도 45는 도 44에 도시되는 플렉스 회로의 다른 한 측부를 도시하는 플렉스 회로(12)의 측부(9) 도면이다. 플렉스 회로(12)의 측부(9)는 다중 CSP(18)로 채워진다. 측부(9)는 CSP에 대해 한개 이상의 장착 접촉 어레이 사이트를 각기 포함하는 필드 F1과 F2를 가진다. 도시되는 경우에는, 다중 접촉 어레이를 포함한다. 각각의 필드 F1과 F2는 도시되는 선호 실시예에서, ICR1과 ICR2로 도 3에 식별되는 두개의 다수의 IC들을 포함한다. 따라서, 플렉스 회로(12)의 각각의 측부는 두개의 필드 F1과 F2를 가지며, 각각의 필드는 CSP ICR1과 ICR2의 다수의 랭크를 포함한다. IC(18)들이 도 44 및 45에서 명시된 조직 식별사항에 따라 식별될 경우, 도 46에서 나중에, F1과 F2가 완성 모듈(10)에서 기판(14)의 서로 다른 측부에 배치됨을 알 수 있을 것이다. 도 44 및 45에 도시된 IC(18)들의 그룹형성은 발명에 의해 강제적으로 제시된 것이 아니라, 본 발명의 이해를 돕기 위한 일례의 조직적 전략으로 제공될 뿐이다. 플렉스 회로(12)의 측부(8)에 도시되는 버퍼(19)에 추가하여, 터미네이션 저항, 바이패스 커패시터, 바이어스 저항 등등과 같은 다양한 개별 소자들이 사용될 수 있다. FIG. 45 is a side 9 view of the flex circuit 12 showing the other side of the flex circuit shown in FIG. The side 9 of the flex circuit 12 is filled with multiple CSPs 18. The side 9 has fields F1 and F2, each containing one or more mounting contact array sites for the CSP. If shown, multiple contact arrays are included. Each field F1 and F2 includes two multiple ICs identified in FIG. 3 as IC R1 and IC R2 in the preferred embodiment shown. Thus, each side of flex circuit 12 has two fields F1 and F2, each field comprising a plurality of ranks of CSP IC R1 and IC R2 . If the ICs 18 are identified according to the tissue identifications specified in FIGS. 44 and 45, later in FIG. 46, it will be seen that F1 and F2 are placed on different sides of the substrate 14 in the completion module 10. . The grouping of ICs 18 shown in FIGS. 44 and 45 is not forcibly presented by the invention, but merely serves as an exemplary organizational strategy to aid in understanding the invention. In addition to the buffer 19 shown on the side 8 of the flex circuit 12, various individual components such as termination resistors, bypass capacitors, bias resistors and the like can be used.

도 44는 IC(18)에 모듈 접점(20)의 행 CR2를 연결하는 일례의 전도성 트레이 스(21)를 도시한다. 전형적인 실시예에는 이러한 트레이스들이 수없이 존재한다. 트레이스들(21)은 두개 이상의 전도층을 가진 일부 실시예에서 플렉스 회로(12)의 다른 전도층에 전달될 수 있는 바이어에 연결될 수도 있다. 선호 실시예에서, 바이어들은 모듈 접점(20)에 플렉스 회로(12)의 측부(9) 상의 IC(18)들을 연결시킨다. 일례의 바이어(23)가 도시된다. 트레이스(21)들은 플렉스 회로(12)의 양 측부 중 어느 한 측부 상의 IC 들 사이에 다른 연결을 구현할 수 있고, 모듈 접점(20)의 행들을 가로질러서 IC들을 상호연결시킬 수 있다. 다양한 ic들과 버퍼 회로 사이에서 데이터를 운반하고 신호들을 제어하는 데 필요한 상호연결을 다양한 트레이스와 바이어들이 구현할 수 있다. FIG. 44 shows an example conductive trace 21 for connecting row CR2 of module contacts 20 to IC 18. There are numerous such traces in a typical embodiment. Traces 21 may be connected to a via which may be transferred to another conductive layer of flex circuit 12 in some embodiments with two or more conductive layers. In a preferred embodiment, the vias connect the ICs 18 on the side 9 of the flex circuit 12 to the module contacts 20. An example buyer 23 is shown. Traces 21 may implement other connections between the ICs on either side of the flex circuit 12 and may interconnect the ICs across rows of module contacts 20. Various traces and buyers can implement the interconnections needed to carry data and control signals between various ICs and buffer circuits.

도 46은 본 발명의 선호 실시예에 따라 고안된 모듈(10)의 단면도이다. 모듈(10)은 상부면(18T)과 하부면(18B)을 가진 IC(18)들로 채워진다. 기판이나 지지 구조(14)는 도 46의 도면에서 단부로 나타나는 제 1, 2 둘레 변부(16A, 16B)를 가진다. 기판이나 지지 구조(14)는 제 1, 2 측면부 S1과 S2를 가진다. 플렉스(12)는 기판(14)의 둘레 변부(16A) 주변으로 감긴다. 46 is a cross sectional view of a module 10 designed according to a preferred embodiment of the present invention. The module 10 is filled with ICs 18 having an upper surface 18T and a lower surface 18B. The substrate or support structure 14 has first and second circumferential edge portions 16A, 16B, which appear as ends in the figure of FIG. 46. The board | substrate or support structure 14 has 1st, 2nd side part S1 and S2. Flex 12 is wound around circumferential edge 16A of substrate 14.

다중 FB-DIMM을 이용하는 전형적인 FB-DIMM 시스템에서, 한 FB-DIMM으로부터 다른 FB-DIMM 회로까지 각각의 AMB는 도 47의 시스템에서 D1, D2, D3로 표현되는 세개의 임피던스 불연속물로 간주될 수 있는 사항에 의해 이격된다. 도 47은 두개의 모듈 10F와 10S를 포함하며, 두 모듈 간의 연결 표현물을 포함한다. 불연속물 D1은 제 1 모듈 10F에 연계된 커넥터-소켓 조합에 의해 나타나는 임피던스 불연속물을 나타낸다. 불연속물 D2는 제 2 모듈 10S의 커넥터-소켓과 제 1 모듈 10F의 커 넥터-소켓 사이의 연결에 의해 나타나는 임피던스 변동을 나타낸다. 불연속물 D3는 제 2 모듈 10S에 관련된 커넥터-소켓 조합에 의해 나타나는 불연속물을 나타낸다. AMB는 서버 메모리 용의 새로운 버퍼 기술로서, 데이터 및 명령의 기입 및 판독과 내부 시리얼화 기능을 위한 패스-스루 로직, 데이터 버스 인터페이스, 시리얼화해제 및 디코딩 로직 기능과, 클럭 기능들을 포함하는 다수의 특징들을 포함하는 것이 일반적이다. AMB의 기능은 FB-DIMM 모듈의 어려운 특징들을 구분하는 요체이다. 본 명세서를 읽고나면, 본 발명의 실시예들에 의해 구현되는 FB-DIMM 회로에서 IC(18)와 AMB(19) 간의 연결을 어떻게 구현하는 지 이해할 수 있을 것이며, FB-DIMM 시스템의 대형 구현을 방해할 수 있는 임피던스 불연속물을 감소시키면서 용량 상의 장점을 본 발명이 제공할 수 있음을 이해할 수 있을 것이다. 더우기, 본 발명의 여러 원칙은 모듈에 한개 이상의 FB-DIMM 회로를 구현하도록 이용될 수 있다. In a typical FB-DIMM system using multiple FB-DIMMs, each AMB from one FB-DIMM to another FB-DIMM circuit may be considered as three impedance discontinuities represented by D1, D2, D3 in the system of FIG. Spaced apart. 47 includes two modules 10F and 10S and includes a connection representation between the two modules. Discontinuity D1 represents the impedance discontinuity represented by the connector-socket combination associated with the first module 10F. Discontinuity D2 represents the impedance variation exhibited by the connection between the connector socket of the second module 10S and the connector socket of the first module 10F. Discontinuity D3 represents the discontinuity represented by the connector-socket combination associated with the second module 10S. AMB is a new buffer technology for server memory that includes a number of pass-through logic, data bus interface, deserialization and decoding logic functions for clock writing and reading and internal serialization functions, and clock functions. It is common to include features. The function of the AMB is to distinguish the difficult features of the FB-DIMM module. After reading this specification, it will be understood how to implement a connection between the IC 18 and the AMB 19 in the FB-DIMM circuit implemented by embodiments of the present invention. It will be appreciated that the present invention can provide capacity advantages while reducing impedimental impedance discontinuities. Moreover, various principles of the present invention can be used to implement one or more FB-DIMM circuits in a module.

도 48은 도 47에 의해 표현되는 시스템과는 달리, 제 1 모듈 10F의 제 1 FB-DIMM "FB1"의 제 1 AMB(19)와, 제 1 모듈 10F의 제 2 FB-DIMM "FB2"의 제 2 AMB(19) 간의 연결에 의해 나타나는 단일 임피던스 변동 DX를 도식적으로 표현한 것이다. FIG. 48 shows the first AMB 19 of the first FB-DIMM "FB1" of the first module 10F and the second FB-DIMM "FB2" of the first module 10F, unlike the system represented by FIG. 47. Schematic representation of a single impedance variation DX exhibited by the connection between the second AMB 19.

도 49는 두개의 FB-DIMM 회로를 제시하는 모듈을 생성하도록 스택을 이용하여 고안된 모듈(10)에 대한 구조를 설명하는 본 발명의 또하나의 실시예 도면이다. 스탁텍 그룹 엘.피. 사의 스택(40)같은 스택들을 이용함으로서, 고용량의 모듈들을 생성할 수 있다. 스택(40)은 본 발명에 이용할 수 있는 여러가지 스택 설계 중 하 나에 지나지 않는다. 일례의 스택들(40)은 미국특허 6,914,324 B2(2005.7.5)에 공개된 맨드릴(mandrel)(42)과 스택 플렉스 회로(44)로 설계되며, 스택(40)과 AMB(19)는 기판(14) 둘레로 배치되는 플렉스 회로(12) 상에 장착된다. FIG. 49 is yet another embodiment diagram of the present invention illustrating the structure of a module 10 designed using a stack to create a module presenting two FB-DIMM circuits. Stocktech Group L.P. By using stacks, such as yarn stack 40, it is possible to create high capacity modules. Stack 40 is only one of the various stack designs available in the present invention. Exemplary stacks 40 are designed with a mandrel 42 and a stack flex circuit 44 disclosed in US Pat. No. 6,914,324 B2 (2005.7.5), wherein the stack 40 and the AMB 19 are formed of a substrate ( 14) mounted on the flex circuit 12 disposed around.

도 50은 본 발명의 한 실시예에서 스택을 이용하는 또다른 실시예 구조를 도시한다. 이러한 실시예는 접점(20)에 FB-DIMM 회로를 제시한다. 50 shows another embodiment structure using a stack in one embodiment of the present invention. This embodiment presents the FB-DIMM circuit at the contact 20.

도 51은 본 발명의 또다른 실시예를 도시한다. 도시되는 모듈(10)은 한개 이상의 AMB와 관련 회로(가령, IC(18)를포함한다. 선호되는 모드에서, 관련 회로는 CSP이며, 비교적 작은 프로파일로 모듈(10) 상에 한개 이상의 FB-DIMM 회로나 인스탄티에이션을 생성하도록 지원 회로를 필요로 한다. 도시된 AMB에 추가하여 제 2 AMB가 모듈(10)의 한 측부에 배치될 수 있다. 하지만, 사용될 경우, 제 1 AMB(19)에 비해, 기판(14)의 측면부 S2에 더 가깝게 제 2 AMB가 배치되는 것이 바람직하다. 본 실시예에서, 플렉스 회로(12)의 측부(8)를 따라 플렉스 회로(12)의 변부 E에 가깝게 접점(20)이 위치한다. FB-DIMM 회로나 인스탄티에이션(즉, CSP와 AMB)을 구성하는 요체 회로는 기판(14) 양쪽에 분포되거나 단일 랭크 파일에 배치될 수 있다. 이들은 앞서의 도면들을 참고하여 설명한 바와 같이, 플렉스 회로(12)의 제 1, 2 측부의 제 1, 2 장착 필드에 장착될 수 있다. 접점(20)이 응용 장치의 기계적 접촉 인터페이스 특이사항에 따라 모듈의 한쪽이나 양쪽 모두에 나타날 수 있다.51 shows another embodiment of the present invention. The illustrated module 10 includes one or more AMB and associated circuitry, such as IC 18. In a preferred mode, the associated circuit is a CSP and one or more FB-DIMMs on the module 10 with a relatively small profile. Support circuitry is required to generate circuitry or instantiation In addition to the AMB shown, a second AMB may be placed on one side of the module 10. However, when used, the first AMB 19 In comparison, it is preferable that the second AMB is arranged closer to the side portion S2 of the substrate 14. In this embodiment, the contact is closer to the edge E of the flex circuit 12 along the side portion 8 of the flex circuit 12. (20) is located. The main circuit forming the FB-DIMM circuit or the instantiation (i.e., CSP and AMB) can be distributed on both sides of the substrate 14 or placed in a single rank file. As described with reference, the first and second mounting fills on the first and second sides of the flex circuit 12 are described. To be mounted. Contact 20 can receive both of the modules one or both depending on the specific details mechanical contact interface of the application device.

도 52는 본 발명의 또다른 실시예에 따른 모듈을 구성하는 데 사용되는 플렉스 회로(12)의 제 1 측부(8)를 도시한다. 플렉스 회로(12) 상의 IC(18)들은 본 실시예에서, 작은 스케일의 칩 스케일 패키지 메모리 소자들이다. IC(18) 들 사이에 도시된 회로(19)는 AMB같은 컨트롤러나 메모리 버퍼일 수 있고, 본 실시예에서는 등록된 DIMM용 레지스터이거나 메모리 컨트롤러이다. 본 실시예는 반대편 측부(9)에 추가적인 IC(18)들을 가지는 것이 바람직하다. 플렉스 회로(12)는 도 29를 참고하여 앞서 설명한 바와 같이, 네개의 연속층과 다중 플렉스 기판층으로 만들어진다. 52 shows a first side 8 of the flex circuit 12 used to construct a module according to another embodiment of the present invention. The ICs 18 on the flex circuit 12 are, in this embodiment, small scale chip scale package memory elements. The circuit 19 shown between the ICs 18 may be a controller or memory buffer such as AMB, and in this embodiment is a register for a registered DIMM or a memory controller. This embodiment preferably has additional ICs 18 on the opposite side 9. The flex circuit 12 is made of four continuous layers and multiple flex substrate layers, as described above with reference to FIG.

본 실시예에서, 플렉스 회로(12)에는 구멍(13)이 제공된다. 이 구멍(13)들은 곡선(25)에 대한 요망 휨 반경을 얻기 위해 플렉스 회로(12)를 구부릴만한 유연성을 가지도록 만들어진다. 구멍(13)들은 플렉스 회로(12)를 통과하지만, 다른 실시예에서는 플렉스 회로(12)의 전도층들 중 한개 이상의 층만큼, 또는 플렉스 회로(12)의 플렉스 기판층들 중 한개 이상층만큼 나타날 수 있는 부분적인 구멍일 수 있다. 이러한 부분적인 구멍들은 충분히 전도성인 물질을 제공하면서 유연성을 제공하도록 고안되어, 필드 F1과 필드 F2의 IC들 사이에서 접점(20)에 대한 연결을 제공할 수 있다. In the present embodiment, the flex circuit 12 is provided with a hole 13. These holes 13 are made to have the flexibility to bend the flex circuit 12 to obtain the desired bending radius for the curve 25. The holes 13 pass through the flex circuit 12, but in other embodiments appear by at least one of the conductive layers of the flex circuit 12, or by at least one of the flex substrate layers of the flex circuit 12. It can be a partial hole that can. These partial holes can be designed to provide flexibility while providing a sufficiently conductive material, providing a connection to the contact 20 between the ICs of field F1 and field F2.

본 실시예의 구멍(13)들은 플렉스(13)의 전도층들의 높이에서 트레이스들(21)이 구멍(13)을 통과할 수 있게 이격된다. 일부 선호되는 실시예들은 측부(8)를 부분적으로 덮는 유전체 솔더 마스크층을 가지지만, 트레이스들(21)은 단순화를 위해 측부(8)를 따라 위치하는 것으로 도시되었다. 트레이스들이 플렉스 회로 내에서 서로 다른 층에 놓일 수 있음은 이해할 수 있을 것이다. The holes 13 in this embodiment are spaced apart so that the traces 21 can pass through the hole 13 at the height of the conductive layers of the flex 13. Some preferred embodiments have a dielectric solder mask layer partially covering side 8, but traces 21 are shown positioned along side 8 for simplicity. It will be appreciated that the traces may be placed on different layers within the flex circuit.

본 실시예에서, 플렉스 회로(12)에는 구멍(15)들이 추가적으로 제공된다. 구멍(15)들은 플렉스 회로(12)를 구부릴만한 유연성을 제공하도록 설계되어, 기판 (14)의 변부(16A, 16B) 둘레로 요망 휨 반경을 구현한다. 구멍(15)들은 플렉스 회로(12)의 여러 전도성층 및 비전도성층에서 구멍이나 부분 구멍으로 표현될 수 있다. 플렉스 회로(12)의 본 실시예에는 플렉스 회로(12)의 측부(18)를 따라 장착 패드(51)가 제공된다. 이러한 패드(51)는 표면 장착 저항(52)같은 소자들을 장착하는 데 사용된다. In the present embodiment, the flex circuit 12 is additionally provided with holes 15. The holes 15 are designed to provide flexibility to bend the flex circuit 12 to achieve the desired bending radius around the edges 16A, 16B of the substrate 14. The holes 15 may be represented as holes or partial holes in the various conductive and nonconductive layers of the flex circuit 12. In this embodiment of the flex circuit 12, a mounting pad 51 is provided along the side 18 of the flex circuit 12. This pad 51 is used to mount elements such as surface mount resistor 52.

도 53은 본 발명의 한 실시예에 따른 모듈(10)의 사시도이다. 곡선(25)을 따라 구멍(13)들이 도시된다. 더우기, 모듈(10)의 하부 변부를 따라 구멍들(15) 일부분을 발견할 수 있다. 구멍(13)들은 곡선(25) 전체를 따라 나타날 수 있는 크기를 가진다. 구멍(15)은 기판(14) 변부 둘레로 전체 휨을 보일 수 있는 크기를 가질 수도 있다. 구멍(13, 15)들은 곡선 길이보다 큰 간격을 가질 수 있고, 작은 간격을 가질 수도 있다. 예를 들어, 구멍(13, 15)들은 수정되지 않은 플렉스 회로(12)로 가능한 반경보다 작은 요망 휨 반경을 가지는 휨 부분에서만 플렉스 회로(12)의 조정 휨 반경을 제공하도록 크기설정될 수 있다. 53 is a perspective view of a module 10 according to an embodiment of the present invention. Holes 13 are shown along curve 25. Moreover, a portion of the holes 15 can be found along the lower edge of the module 10. The holes 13 have a size that can appear along the entire curve 25. The hole 15 may be sized to exhibit a total warp around the edge of the substrate 14. The holes 13, 15 may have a gap larger than the curve length and may have a small gap. For example, the holes 13, 15 may be sized to provide an adjustable bending radius of the flex circuit 12 only at the bending portion having a desired bending radius smaller than the radius possible with the unmodified flex circuit 12.

플렉스 회로의 도시되는 구조 및 배열은 고용량 및 얇은 프로파일 회로 모듈을 생성하는 데 사용될 수 있다. 예를 들어, 주어진 DIMM 높이에 대해 이중 소자-장착 표면적을 가지도록 DIMM이 구성될 수 있다. 이러한 이중화는 전통적인 DIMM에 부합하지 않는 대형 소자들을 가능하게 하거나, 메모리 소자들의 수를 두배로 할 수 있다. The illustrated structure and arrangement of the flex circuit can be used to create high capacity and thin profile circuit modules. For example, a DIMM can be configured to have a dual element-mount surface area for a given DIMM height. This redundancy may enable large devices that do not conform to traditional DIMMs, or may double the number of memory devices.

예를 들어, 한가지 선호되는 실시예는 512 메가비트 파트를 이용하여 30mm 4가기바이트 등록 DIMM 을 제공한다. 또다른 실시예는 512 메가비트 파트를 이용하 여 2기가바이트 SO-DIMM을 제공한다. DIMM 모듈은 DIM이나 BD-DIMM 회로들의 다중 인스탄티에이션을 가질 수 있다. 또한, DIMM 회로의 단일 인스탄티에이션을 가진 DIMM들은 전형적인 산업 표준 DIMM 모듈에 의해 제공된 표면적에 부합하기엔 너무 큰 소자들이 이용되는 경우에 제공될 수 있다. 이러한 고용량 기능 및 유연성은 제한된 수의 마더보드 DIMM 소켓이나 슬롯을 가지는 컴퓨터 시스템용 고용량 메모리를 제공하는 데 사용될 수 있다. For example, one preferred embodiment provides a 30 mm 4-gigabyte registration DIMM using 512 megabit parts. Another embodiment provides a 2 gigabyte SO-DIMM using 512 megabit parts. The DIMM module may have multiple instances of DIM or BD-DIMM circuits. In addition, DIMMs with a single instantiation of a DIMM circuit may be provided when devices are used that are too large to meet the surface area provided by typical industry standard DIMM modules. This high capacity capability and flexibility can be used to provide high capacity memory for computer systems with a limited number of motherboard DIMM sockets or slots.

도 54는 AMB같은 더 큰 높이의 소자들을 이용하면서, 얇은 프로파일을 제공하도록 고안된 일례의 모듈(10)을 도시한다. 도 54는 본 발명의 선호 실시예를 도시하며, 다음 도면에 추가적으로 도시되는 플렉스 회로(12)의 IC 구멍(35)으로부터 발생하는 상주 열 싱크(33)를 구비한 AMB 회로(19)와, IC(18)로 채워진 모듈(10)을 도시한다. 54 shows an example module 10 designed to provide a thin profile while using larger height elements such as AMB. 54 shows a preferred embodiment of the present invention, an AMB circuit 19 with an resident heat sink 33 resulting from the IC aperture 35 of the flex circuit 12, which is further shown in the following figure, and the IC. A module 10 filled with 18 is shown.

도 55는 플렉스 회로(12)의 측부(9)를 도시한다. 도시되는 플렉스 회로(12)의 필드 F1과 F는 IC(18)들의 단일 랭크로 각기 채워진다. 필드 F는 플렉스 회로(12)를 통과하는 IC 구멍(35)을 보여준다. 구멍(35)의 크기는 AMB 회로(19)같은 선택된 IC가 플렉스 회로(12)를 관통할만한 크기이다. 두개 이상의 IC 구멍(35)이 플렉스 회로(12)에 배열되어, 여러개의 키큰 프로파일 소자들이 해당 구멍들을 관통하게 한다. 55 shows the side 9 of the flex circuit 12. Fields F1 and F of the flex circuit 12 shown are filled with a single rank of ICs 18, respectively. Field F shows the IC hole 35 through the flex circuit 12. The size of the hole 35 is such that a selected IC, such as the AMB circuit 19, can penetrate the flex circuit 12. Two or more IC holes 35 are arranged in the flex circuit 12 to allow several tall profile elements to penetrate the holes.

도 56은 본 발명의 또다른 선호 실시예를 도시하며, 회로(19)의 반복을 따라 얻은 모듈(10)의 단면을 도시한다. 도 56의 그림은 회로(19)가 나타나는 구멍(35)을 가진 플렉스 회로(12)를 구비한 모듈(10)을 도시한다. 플렉스 회로(12)의 측부 (9)의 필드 F에 장착되는, 기판(14)과 IC(19) 둘레로 플렉스 회로(12)가 감긴다. 도시되는 실시예에서, 이는 모듈(10)의 내측부로서, 플렉스 회로(12)의 IC 구멍(35)으로부터 부분적으로 나타나도록 기판(12)의 윈도(250)를 통과한다. 도시되는 회로(19)는 열 복사 소자나 열 싱크(33)를 나타내며, AMB나 버퍼, 또는 로직 소자를 나타낸다고 간주할 수도 있다. 회로(19)가 플렉스 회로(12)의 IC 구멍(35)으로부터 꼭 나타날 필요는 없으며, 플렉스 회로(12)의 IC 구멍(35)을 회로(19)와 일치하게 배치시킴으로서 충분한 장점이 나타난다. 그러나 여러 실시예에서, 회로(19)는 구멍(35)으로부터 부분적으로 나타날 것이다. 다른 실시예들도 본 발명에 따라 구성될 수 있다. 즉,단일 모듈에 FB-DIMM 회로의 두 인스탄티에이션들 위치시키고 두개의 IC 구멍(35)을 나타내는 플렉스 회로를 이용하여, 기판 내 윈도를 통해 보이는 두개의 AMB와 일치시키거나, 또는 플렉스 회로의 구멍(35)으로부터 부분적으로 실제 나타나게 할 수 있다. FIG. 56 shows another preferred embodiment of the present invention and shows a cross section of the module 10 obtained following the iteration of the circuit 19. The figure of FIG. 56 shows a module 10 with a flex circuit 12 with a hole 35 in which the circuit 19 appears. The flex circuit 12 is wound around the substrate 14 and the IC 19, which are mounted in the field F of the side 9 of the flex circuit 12. In the embodiment shown, this is the inner part of the module 10, passing through the window 250 of the substrate 12 to partially appear from the IC aperture 35 of the flex circuit 12. The circuit 19 shown represents a thermal radiation element or a heat sink 33 and may be considered to represent an AMB, a buffer, or a logic element. The circuit 19 need not necessarily appear from the IC hole 35 of the flex circuit 12, and sufficient advantages are shown by disposing the IC hole 35 of the flex circuit 12 coincident with the circuit 19. However, in various embodiments, circuit 19 will appear partially from hole 35. Other embodiments may also be constructed in accordance with the present invention. In other words, using a flex circuit that places two instances of the FB-DIMM circuit in a single module and shows two IC holes 35, it matches the two AMB visible through the window in the substrate, or It may be partially shown from the hole 35.

도 56에 도시되는 바와 같이, 회로(19)는 PT로 표시되는 프로파일을 가지며, 모듈(10)은 PM으로 표시되는 프로파일을 가지며, IC(18)는 P18로 표시되는 프로파일을, 기판(14)은 PS로 표시되는 프로파일을 가진다. 도시되는 바와 같이, 모듈(10)의 프로파일 PM은 본원 기술 이용없이 기대되는 수치에 비해, IC(18)과 회로(19)에 대한 프로파일만큼 적도록 증가한다. 예를 들어, 도 56에 도시된 실시예에서, PM은 PT 더하기 IC(18)의 프로파일 P18 X 4 보다 작다. 왜냐하면, 회로(19)가 플렉스 회로 (12)의 구멍(35)을 통해 기판(14)의 윈도(250) 내에 배치되기 때문이다. As shown in FIG. 56, the circuit 19 has a profile denoted by P T , the module 10 has a profile denoted by P M , and the IC 18 has a profile denoted by P 18 . 14 has a profile represented by P S. As shown, the profile P M of the module 10 increases to be as small as the profile for the IC 18 and the circuit 19 compared to the expected value without using the present technology. For example, in the embodiment shown in FIG. 56, P M is less than P T plus profile P 18 X 4 of IC 18. This is because the circuit 19 is disposed in the window 250 of the substrate 14 through the hole 35 of the flex circuit 12.

본 실시예에서, 이 구성은 기판(14)의 S1 측면부에 필드 F1의 IC(18)들을 배치하고, 기판(14)의 S 측면부에 필드 F의 IC(18)들을 배치한다. PT로 표시되는 회로(19)의 높이나 프로파일은 모듈(10)의 프로파일이나 높이 내에 있으며, 따라서, 도 51에 도시된 키큰 프로파일 모듈(10)처럼 플렉스 회로(12)의 측부(8)에 회로(19)가 장착된 경우에 비해 더 낮은 프로파일 모듈(10)을 가진다. In this embodiment, this arrangement arranges the ICs 18 of the field F1 on the S side surface of the substrate 14 and the ICs 18 of the field F on the S side surface of the substrate 14. The height or profile of the circuit 19, denoted by P T , is within the profile or height of the module 10, and thus the circuit on the side 8 of the flex circuit 12, like the tall profile module 10 shown in FIG. 51. It has a lower profile module 10 than when 19 is mounted.

도 57은 본 발명의 대안의 실시예를 도시하는 도면으로서, 기판(14)의 윈도(250)를 통과하는 회로(19)와 플렉스 회로(12)의 측부 (8)에 IC(18)로 채워진 모듈(10)을 도시한다. 도 57에 도시되는 실시예는 PCI 환경에 사용될 수 있다. 이경우에, 확장 보드용의 공간이 최소한이고, 일반적으로 한쪽 보드만이 순응성이며 그 공간은 응용장치에 의해 할당된다. 본 발명의 원리에 따르면 더 큰 용량을 PCI-제약환경에서 이용할 수 있다. FIG. 57 shows an alternative embodiment of the present invention, in which the circuit 19 passing through the window 250 of the substrate 14 and the side 8 of the flex circuit 12 are filled with IC 18. The module 10 is shown. The embodiment shown in FIG. 57 can be used in a PCI environment. In this case, the space for expansion boards is minimal, typically only one board is compliant and that space is allocated by the application. In accordance with the principles of the present invention, larger capacities are available in PCI-constrained environments.

따라서, 본원 발명의 방법 및 시스템에 따르면, 높은 주파수에서 정상적으로 동작하면서 너무 크지 않은, 그러면서도 합리적인 비용으로 제작될 수 있는, 열적으로 효율적이고 신뢰성있는 설계로 고용량 회로 모드를 제공할 수 있다. Thus, according to the method and system of the present invention, it is possible to provide a high capacity circuit mode in a thermally efficient and reliable design that can be manufactured at a reasonable cost while operating normally at high frequencies.

Claims (141)

회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 두개의 맞은편 측면부와 한개의 변부를 가진 견고한 기판, A rigid substrate with two opposite sides and one edge, - 상기 견고한 기판의 변부 둘레로 감기는 플렉스 회로(flex circuit)로서, 상기 플렉스 회로는 제 1 측부와 제 2 측부를 가지며, 상기 플렉스 회로의 일부분은 상기 견고한 기판의 맞은편 측면부들 중 한 측면부, 또는 두 측면부에 부착되고, 상기 플렉스 회로는 회로 보드 소켓에 연결시키기 위한 다수의 변부 커넥터 접점들을 구비하며, 상기 다수의 변부 커넥터 접점들은 플렉스 회로 외측부 상에서 견고한 기판의 변부 근처에 배치되는 바의 상기 플렉스 회로, 그리고A flex circuit wound around an edge of the rigid substrate, the flex circuit having a first side and a second side, wherein a portion of the flex circuit is one side of opposite sides of the rigid substrate, Or attached to two side portions, the flex circuit having a plurality of side connector contacts for connecting to a circuit board socket, the plurality of side connector contacts being disposed near a side of a rigid substrate on the outside of the flex circuit. Circuit, and - 플렉스 회로의 제 1 측부와 제 2 측부 중 한 측부, 또는 두 측부에 부착되는 다수의 메모리 CSPMultiple memory CSPs attached to one or both sides of the first and second sides of the flex circuit; 를 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a. 제 1 항에 있어서, 다수의 메모리 CSP 각각은 한개씩의 윗면을 가지며, 상기 윗면들은 견고한 기판에 부착되는 것을 특징으로 하는 회로 모듈.The circuit module of claim 1, wherein each of the plurality of memory CSPs has one top surface, and the top surfaces are attached to a rigid substrate. 제 1 항에 있어서, 플렉스 회로의 제 1 측부 및 제 2 측부 중 한 측부, 또는 두 측부에 장착되는 다수의 메모리 CSP들은 상기 견고한 기판의 맞은편 측면부들 중 한 측면부 상의 잘려진 영역에 배치되는 것을 특징으로 하는 회로 모듈.2. A plurality of memory CSPs mounted to one or both of the first and second sides of a flex circuit are disposed in a cutout region on one of the opposite side portions of the rigid substrate. Circuit module. 제 3 항에 있어서, 상기 견고한 기판의 맞은편 측면부들 각각 위에는 다수의 잘려진 영역들이 존재하고, 상기 견고한 기판의 맞은편 측면부들 각각 위의 다수의 잘려진 영역들 중 일부는 견고한 기판의 두 맞은편 측면부들 중 대응하는 측면부 위의 다수의 잘려진 영역 일부에 대해 지그재그 형태로 구성되는 것을 특징으로 하는 회로 모듈.4. The substrate of claim 3, wherein a plurality of truncated regions are present on each of the opposite side portions of the rigid substrate, and some of the plurality of truncated regions on each of the opposite side portions of the rigid substrate are two opposite side portions of the rigid substrate. Circuitry in a zigzag fashion for a portion of the plurality of truncated regions on the corresponding side of the plurality. 제 1 항 내지 4 항 중 어느 한 항에 있어서, 상기 회로 모듈은 AMB를 추가로 포함하고, 상기 견고한 기판은 AMB가 배치되는 잘려진 영역이나 윈도를 구비하는 것을 특징으로 하는 회로 모듈.5. The circuit module of claim 1, wherein the circuit module further comprises an AMB, and wherein the rigid substrate has a cutout area or window in which the AMB is disposed. 6. 제 1 항 내지 4 항 중 어느 한 항에 있어서, 상기 견고한 기판은 열전도성 물질로 구성되는 것을 특징으로 하는 회로 모듈.5. The circuit module of claim 1, wherein the rigid substrate is comprised of a thermally conductive material. 제 1 항 내지 4 항 중 어느 한 항에 있어서, 상기 견고한 기판이 알루미늄으로 구성되는 것을 특징으로 하는 회로 모듈.5. A circuit module according to any one of claims 1 to 4, wherein said rigid substrate is comprised of aluminum. 제 1 항 내지 4 항 중 어느 한 항에 있어서, 상기 견고한 기판의 상기 변부 반대편에 상기 견고한 기판에 의해 열 팽창부가 나타나는 것을 특징으로 하는 회로 모듈.5. A circuit module according to any one of the preceding claims, wherein a thermal expansion is caused by said rigid substrate opposite said edge of said rigid substrate. 제 1 항에 있어서, 상기 견고한 기판의 한개 이상의 정렬 수단과 함께 정렬 기능을 수행하는 플렉스 회로의 한개 이상의 정렬 수단을 추가로 포함하는 것을 특징으로 하는 회로 모듈.2. The circuit module of claim 1, further comprising one or more alignment means of a flex circuit that performs an alignment function with one or more alignment means of the rigid substrate. 제 1 항에 있어서, 상기 플렉스 회로의 제 1, 2 측부 중 한 측부 또는 두 측부 상에 장착되는 AMB를 추가로 포함하는 것을 특징으로 하는 회로 모듈.2. The circuit module of claim 1 further comprising an AMB mounted on one or two of the first and second sides of the flex circuit. 제 1 항에 있어서, 상기 플렉스 회로가 두개 이상의 전도층을 포함하는 것을 특징으로 하는 회로 모듈.2. The circuit module of claim 1 wherein the flex circuit comprises two or more conductive layers. 제 1 항 내지 4 항 및 제 9 항 내지 11 항 중 어느 한 항에 있어서, 상기 플렉스 회로가 네 개의 전도층들로 구성되는 것을 특징으로 하는 회로 모듈.12. The circuit module according to any one of claims 1 to 4 and 9 to 11, wherein the flex circuit consists of four conductive layers. 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 제 1 측면부와 제 2 측면부, 그리고 한개의 변부를 구비한 열전도성 기판, 그리고A thermally conductive substrate having a first side portion, a second side portion, and one side portion, and - 다수의 CSP가 구성되는 제 1 측부 및 제 2 측부를 구비한 플렉스 회로로서, 상기 제 1 측부는 변부 커넥터 슬롯에 연결하기 위한 변부 커넥터 접점을 가지며, 상기 플렉스 회로는 상기 열전도성 기판의 변부 둘레로 감겨, 다수의 CSP 배치 위치보다 상기 열전도성 기판의 변부에 더 가깝게 상기 제 1 측부의 변부 커넥터 접점을 배치하며, 그리고 상기 플렉스 회로의 제 1 측부보다 상기 열전도성 기판의 측면부들에 더 가깝게 플렉스 회로의 제 2 측부를 배치시키는 바의 상기 플렉스 회로A flex circuit having a first side and a second side composed of a plurality of CSPs, said first side having edge connector contacts for connecting to edge connector slots, said flex circuit having a periphery of the edge of said thermally conductive substrate; The side connector contacts of the first side closer to the sides of the thermally conductive substrate than the plurality of CSP placement positions, and flex closer to the side portions of the thermally conductive substrate than the first side of the flex circuit. The flex circuit of the bar which places the second side of the circuit 를 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a. 제 13 항에 있어서, 상기 열전도성 기판은 둘레 변부 반대편에 열팽창부를 나타내는 것을 특징으로 하는 회로 모듈.14. The circuit module of claim 13, wherein the thermally conductive substrate exhibits thermal expansion on opposite sides of the peripheral edge. 제 13 항 또는 14 항에 있어서, 플렉스 회로의 제 1 측부 및 제 2 측부 중 한 측부, 또는 두 측부 모두에 장착되는 AMB를 추가로 포함하는 것을 특징으로 하는 회로 모듈.15. The circuit module of claim 13 or 14, further comprising an AMB mounted to one of the first and second sides of the flex circuit, or to both sides. 제 13 항 및 제 14 항 중 어느 한 항에 있어서, 제 1 측면부와 제 2 측면부 간의 열전도성 기판 두께가 열전도성 기판의 길이를 따라 두개 이상의 위치에서 변하는 것을 특징으로 하는 회로 모듈.The circuit module according to claim 13, wherein the thermally conductive substrate thickness between the first side portion and the second side portion varies in at least two positions along the length of the thermally conductive substrate. 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 변부 커넥터 소켓에 연결하기 위한 확장 보드 접점을 구비한 플렉스 회로로서, 상기 플렉스 회로는 제 1 측부와 제 2 측부를 구비하고, 제 2 측부를 따라 제 1 그룹의 CSP와 제 2 그룹의 CSP가 장착되는 바의 상기 플렉스 회로, 그리고A flex circuit with an expansion board contact for connecting to a side connector socket, said flex circuit having a first side and a second side, the first group of CSPs and the second group of CSPs being connected along the second side; The flex circuit of the bar being mounted, and - 제 1 측면부와 제 2 측면부, 그리고 한개의 변부를 구비한 기판으로서, 상기 제 1 측면부는 한개 이상의 잘려진 영역을 구비하고, 상기 제 2 측면부는 한개 이상의 잘려진 영역을 구비하며, 상기 플렉스 회로는 기판 둘레로 배치되어, 상기 기판의 제 1 측면부의 한개 이상의 잘려진 영역에 제 1 그룹의 CSP를 배치하고, 상기 기판의 제 2 측면부의 한개 이상의 잘려진 영역에 제 2 그룹의 CSP를 배치하는 바의 상기 기판A substrate having a first side portion, a second side portion, and one side, the first side portion having one or more cut regions, the second side portion having one or more cut regions, the flex circuit being a substrate The substrate being disposed circumferentially to place the first group of CSPs in at least one cutout region of the first side portion of the substrate and the second group of CSPs in at least one cutout region of the second side portion of the substrate 을 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a. 제 17 항에 있어서, 기판의 제 1 측면부의 한개 이상의 잘려진 영역들은 기판의 제 2 측면부의 한개 이상의 잘려진 영역과 공간적으로 일치하는 것을 특징으로 하는 회로 모듈.18. The circuit module of claim 17 wherein at least one cutout region of the first side of the substrate is spatially coincident with at least one cutout region of the second side of the substrate. 제 17 항에 있어서, 기판의 제 1 측면부의 한개 이상의 잘려진 영역들은 기판의 제 2 측면부의 한개 이상의 잘려진 영역과 일부분에 대해 공간적으로 일치하는 것을 특징으로 하는 회로 모듈.18. The circuit module of claim 17, wherein the one or more cropped regions of the first side portion of the substrate are spatially coincident with a portion of the one or more cut regions of the second side portion of the substrate. 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 제 1 주측부와 제 2 주측부를 구비한 플렉스 회로로서, 상기 플렉스 회로는 제 1 주측부에 표면 장착 어레이들의 한개 이상의 행들을, 그리고 제 2 주측부 에 표면 장착 어레이들의 두개 이상의 행들을 구비하고, 상기 플렉스 회로는 상기 제 2 주측부상의 표면 장착 어레이들의 두개 이상의 행들 중 선택된 두 행들 사이에서 아치형 휨을 가지며, 상기 제 2 주측부는 상기 아치형 휨 내향으로 면하고, 상기 플렉스 회로는 단부 변부와, 상기 단부 변부에 인접하게 배치되는 변부 커넥터 접점들을 구비하는 바의 상기 플렉스 회로, A flex circuit having a first main side and a second main side, said flex circuit having at least one row of surface mount arrays at a first main side and at least two rows of surface mount arrays at a second main side; Wherein the flex circuit has an arcuate deflection between two selected rows of two or more rows of surface mount arrays on the second major side, wherein the second main side faces inward in the arcuate flexion, and the flex circuit has an end edge; The flex circuit of the bar having edge connector contacts disposed adjacent the end edge, - 상기 제 2 주측부의 표면 장착 어레이들의 두개 이상의 행들 중 일부분을 점유하는 다수의 CSP로서, 각각의 CSP가 주윗면(top major surface)을 가지는 바의 상기 다수의 CSP, 그리고A plurality of CSPs occupying a portion of two or more rows of surface mount arrays of said second major side, said plurality of CSPs as each CSP has a top major surface, and - 상기 아치형 휨 내에 부분적으로 배치되는 지지 기판으로서, 상기 지지 기판은 한개의 변부와 제 1, 2 측부를 구비하고 있고, 상기 제 1 측부는 다수의 CSP들의 개별 CSP를 배치하기 위한 다수의 잘려진 영역이나 윈도를 구비하고, 상기 CSP들은 플렉스 회로의 제 2 주측부의 표면 장착 어레이들의 두개 이상의 행들 중 일부분을 점유하는 바의 상기 지지 기판A support substrate partially disposed within the arcuate bending, the support substrate having one side and first and second sides, the first side having a plurality of truncated areas for placing individual CSPs of the plurality of CSPs; Or a window, wherein the CSPs occupy a portion of two or more rows of surface mount arrays of the second major side of the flex circuit. 을 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 제 1, 2 측부를 구비한 플렉스 회로로서, 상기 플렉스 회로의 제 1 측부를 따라 변부 커넥터에 연결하기 위한 다수의 접점들이 배치되는 바의 상기 플렉스 회로,A flex circuit having first and second sides, wherein the flex circuit is arranged with a plurality of contacts for connecting to the edge connector along the first side of the flex circuit, - 플렉스 회로 상에 장착되는 제 1 AMB와 다수의 CSP를 구비한 제 1 FB-DIMM 회로와, 플렉스 회로 상에 장착되는 제 2 AMB와 다수의 CSP를 구비한 제 2 FB-DIMM 회로, 그리고A first FB-DIMM circuit having a first AMB mounted on the flex circuit and a plurality of CSPs, a second FB-DIMM circuit having a second AMB mounted on the flex circuit and a plurality of CSPs, and - 서로 맞은편에 제 1, 2 측면부들을 구비한 견고한 기판으로서, 상기 플렉스 회로는 상기 플렉스 회로의 제 2 측부 위치보다 기판으로부터 더 멀리 플렉스 회로의 제 1 측부를 위치시키도록 상기 견고한 기판의 둘레로 배치되는 바의 상기 견고한 기판A rigid substrate having first and second side portions opposite each other, the flex circuit being around the rigid substrate to position the first side of the flex circuit farther from the substrate than the second side position of the flex circuit; The rigid substrate of the bar being disposed 을 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a. 제 71 항에 있어서, 상기 회로 모듈이 컴퓨터의 변부 커넥터에 삽입되는 것을 특징으로 하는 회로 모듈.72. The circuit module of claim 71 wherein the circuit module is inserted into a side connector of a computer. 제 72 항에 있어서, 상기 컴퓨터가 서버 컴퓨터인 것을 특징으로 하는 회로 모듈.73. The circuit module of claim 72 wherein the computer is a server computer. 제 71 항에 있어서, 상기 견고한 기판은 잘려진 영역을 제공하도록 패턴처리되고, 상기 잘려진 영역들 내에는 플렉스 회로 상의 다수의 CSP들 중 선택된 CSP들이 배치되는 것을 특징으로 하는 회로 모듈.72. The circuit module of claim 71 wherein the rigid substrate is patterned to provide a cutout area, within which the selected CSPs of a plurality of CSPs on a flex circuit are disposed. 제 71 항에 있어서, 상기 견고한 기판은 잘려진 영역이나 윈도를 제공하도록 패턴처리되고, 상기 잘려진 영역이나 윈도 내에는 제 1 AMB 또는 제 2 AMB 중 하나 가 배치되는 것을 특징으로 하는 회로 모듈.72. The circuit module of claim 71 wherein the rigid substrate is patterned to provide a cutout area or window, wherein one of the first AMB or the second AMB is disposed within the cutout area or window. 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 제 1, 2 측부 및 한 세트의 확장 보드 접점을 구비한 제 1 플렉스 회로로서, 각각의 상기 측부는 제 1 필드와 제 2 필드를 가지며, 각각의 필드는 CSP를 위한 한개 이상의 장착 어레이 사이트를 가지는 바의 상기 제 1 플렉스 회로, A first flex circuit having first and second sides and a set of expansion board contacts, each said side having a first field and a second field, each field having one or more mounting array sites for the CSP; Said first flex circuit of having a bar, - 제 1, 2 측부를 구비한 제 2 플렉스 회로로서, 각각의 상기 측부는 제 1 필드와 제 2 필드를 가지며, 각각의 필드는 CSP를 위한 한개 이상의 장착 어레이 사이트를 가지는 바의 상기 제 2 플렉스 회로, A second flex circuit having first and second sides, each said side having a first field and a second field, each field having said at least one mounting array site for a CSP; Circuit, - 제 1 플렉스 회로의 제 1 측부를 따라 장착되는 제 1 AMB와 다수의 제 1 CSP, 그리고 제 1 플렉스 회로의 제 2 측부를 따라 장착되는 다수의 제 2 CSP,A first AMB mounted along the first side of the first flex circuit and a plurality of first CSPs, and a plurality of second CSPs mounted along the second side of the first flex circuit, - 제 2 플렉스 회로의 제 1 측부를 따라 장착되는 제 2 AMB와 다수의 제 1 CSP, 그리고 제 2 플렉스 회로의 제 2 측부를 따라 장착되는 다수의 제 2 CSPA second AMB mounted along the first side of the second flex circuit and a plurality of first CSPs, and a plurality of second CSPs mounted along the second side of the second flex circuit; - 제 1, 2 측면부를 구비한 견고한 기판으로서, 상기 제 1 플렉스 회로는 상기 견고한 기판의 제 1 측면부를 따라 위치하고 상기 제 2 플렉스 회로는 상기 견고한 기판의 제 2 측면부를 따라 배치되는 바의 상기 견고한 기판A rigid substrate having first and second side portions, wherein the first flex circuit is located along a first side portion of the rigid substrate and the second flex circuit is disposed along a second side portion of the rigid substrate Board 을 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a. 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 제 1, 2 측부를 구비한 플렉스 회로로서, 상기 제 1 측부를 따라 다수의 측방 확장 보드 접점들이 배열되는 바의 상기 플렉스 회로,A flex circuit having first and second sides, the flex circuit of which a plurality of lateral expansion board contacts are arranged along the first side, - 상기 플렉스 회로의 제 1 측부를 따라 배열되는 제 1, 2 랭크의 CSP 메모리 소자들로서, 이때, 제 1 랭크의 CSP 메모리 소자들은 상기 다수의 측방 확장 보드 접점에 의해 제 2 랭크의 CSP 메모리 소자들과 분리되는 바의 상기 제 1, 2 랭크의 CSP 메모리 소자들, First and second rank CSP memory elements arranged along the first side of the flex circuit, wherein the first rank CSP memory elements are joined by the plurality of lateral expansion board contacts; The first and second rank CSP memory elements, - 제 1 랭크의 CSP 메모리소자들로 배열되는 제 1 AMB와, 제 2 랭크의 CSP 메모리소자들로 배열되는 제 2 AMB, 그리고A first AMB arranged with CSP memory elements of a first rank, a second AMB arranged with CSP memory elements of a second rank, and - 플렉스 회로가 부착되는 기판-Substrate to which flex circuit is attached 을 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a. 제 77 항에 있어서, 다수의 제 1, 2 메모리 소자들이 스택으로 구성되는 것을 특징으로 하는 회로 모듈.78. The circuit module of claim 77 wherein a plurality of first and second memory elements are arranged in a stack. 회로 모듈에 있어서, 상기 회로 모듈은, In the circuit module, wherein the circuit module, - 한개의 변부, 제 1, 2 측부를 구비한 플렉스 회로로서, 상기 플렉스 회로의 상기 변부에 인접한 제 1 측부를 따라 한 세트의 접점들이 구성되고, 상기 플렉스 회로는 제 1 FB-DIMM 회로와 제 2 FB-DIMM 회로로 점유되며, 상기 제 1 FB-DIMM 회로는 다수의 제 1 메모리 CSP들과 제 1 AMB를, 그리고 상기 제 2 FB-DIMM 회로는 다수의 제 2 메모리 CSP와 제 2 AMB를 포함하는 바의 상기 플렉스 회로, 그리고A flex circuit having one side, first and second sides, wherein a set of contacts are formed along the first side adjacent the side of the flex circuit, the flex circuit comprising a first FB-DIMM circuit and a first side; Occupied by two FB-DIMM circuits, wherein the first FB-DIMM circuit includes a plurality of first memory CSPs and a first AMB, and the second FB-DIMM circuit includes a plurality of second memory CSPs and a second AMB. Said flex circuit as comprising, and - 단부(end)를 가진 기판으로서, 상기 기판의 단부에 인접한 위치에 플렉스 회로의 접점 세트들을 배치시키도록 상기 기판의 단부 둘레로 플렉스 회로가 배치되는 바의 상기 기판A substrate having an end, the substrate being arranged around the end of the substrate to place the contact sets of the flex circuit at a location proximate the end of the substrate. 을 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a. 제 79 항에 있어서, 상기 플렉스 회로의 제 1 측부는 CSP용 제 1, 2 장착 필드를, 그리고 상기 플렉스 회로의 제 2 측부는 CSP용 제 1, 2 장착 필드를 구비하고, 80. The system of claim 79, wherein the first side of the flex circuit has first and second mounting fields for CSP, and the second side of the flex circuit has first and second mounting fields for CSP, 제 1 FB-DIMM 회로의 다수의 제 1 메모리 CSP와 제 1 AMB는 상기 플렉스 회로의 제 1 측부의 제 1 장착 필드와 제 2 측부의 제 1 장착 필드를 따라 위치하고, A plurality of first memory CSPs and first AMBs of the first FB-DIMM circuit are located along the first mounting field of the first side and the first mounting field of the second side of the flex circuit; 제 2 FB-DIMM 회로의 다수의 제 2 메모리 CSP와 제 2 AMB는 상기 플렉스 회로의 제 1 측부의 제 2 장착 필드와 제 2 측부의 제 2 장착 필드를 따라 위치하는 것을 특징으로 하는 회로 모듈.And a plurality of second memory CSPs and a second AMB of the second FB-DIMM circuit are located along the second mounting field of the first side and the second mounting field of the second side of the flex circuit. 제 80 항에 있어서, 제 1 FB-DIMM 회로의 다수의 제 1 메모리 CSP와 제 1 AMB는 플렉스 회로의 제 1 측부의 제 1 장착 필드를 따라 단일 측방 랭크 파일에, 그리고, 플렉스 회로의 제 2 측부의 제 1 필드를 따라 단일 측방 랭크 파일에 배열되며, 81. The flex circuit of claim 80, wherein the plurality of first memory CSPs and the first AMB of the first FB-DIMM circuit are in a single side rank file along the first mounting field of the first side of the flex circuit and in the second of the flex circuit. Arranged in a single lateral rank file along the first field of the sides, 제 2 FB-DIMM 회로의 다수의 제 2 메모리 CSP와 제 2 AMB는 플렉스 회로의 제 1 측부의 제 2 장착 필드를 따라 단일 측방 랭크 파일에, 그리고, 플렉스 회로의 제 2 측부의 제 2 필드를 따라 단일 측방 랭크 파일에 배열되는 것을 특징으로 하는 회로 모듈.The plurality of second memory CSPs and the second AMB of the second FB-DIMM circuit are arranged in a single side rank file along the second mounting field of the first side of the flex circuit, and the second field of the second side of the flex circuit. And accordingly arranged in a single lateral rank file. 제 79 항에 있어서, 플렉스 회로의 제 1 측부는 CSP용 제 1, 2 장착 필드를, 플렉스 회로의 제 2 측부는 CSP용 제 1, 2 장착 필드를 가지며, 80. The apparatus of claim 79, wherein the first side of the flex circuit has first and second mounting fields for CSPs, and the second side of the flex circuit has first and second mounting fields for CSPs, 제 1 FB-DIMM 회로의 다수의 제 1 메모리 CSP와 제 1 AMB는 상기 플렉스 회로의 제 1 측부의 제 1 장착 필드와 제 2 측부의 제 2 장착 필드를 따라 위치하고, A plurality of first memory CSPs and first AMBs of the first FB-DIMM circuit are located along the first mounting field of the first side and the second mounting field of the second side of the flex circuit; 제 2 FB-DIMM 회로의 다수의 제 2 메모리 CSP와 제 2 AMB는 상기 플렉스 회로의 제 1 측부의 제 2 장착 필드와 제 2 측부의 제 1 장착 필드를 따라 위치하는 것을 특징으로 하는 회로 모듈.And the plurality of second memory CSPs and the second AMB of the second FB-DIMM circuit are located along the second mounting field of the first side and the first mounting field of the second side of the flex circuit. 제 82 항에 있어서, 제 1 FB-DIMM 회로의 다수의 제 1 메모리 CSP와 제 1 AMB는 플렉스 회로의 제 1 측부의 제 1 장착 필드를 따라 단일 측방 랭크 파일에, 그리고, 플렉스 회로의 제 2 측부의 제 2 필드를 따라 단일 측방 랭크 파일에 배열되며, 83. The flex circuit of claim 82, wherein the plurality of first memory CSPs and the first AMB of the first FB-DIMM circuit are in a single side rank file along the first mounting field of the first side of the flex circuit and in the second of the flex circuit. Arranged in a single lateral rank file along the second field of the sides, 제 2 FB-DIMM 회로의 다수의 제 2 메모리 CSP와 제 2 AMB는 플렉스 회로의 제 1 측부의 제 2 장착 필드를 따라 단일 측방 랭크 파일에, 그리고, 플렉스 회로의 제 2 측부의 제 1 필드를 따라 단일 측방 랭크 파일에 배열되는 것을 특징으로 하는 회로 모듈.The plurality of second memory CSPs and the second AMB of the second FB-DIMM circuit are arranged in a single side rank file along the second mounting field of the first side of the flex circuit, and the first field of the second side of the flex circuit. And accordingly arranged in a single lateral rank file. 회로 모듈에 있어서, 상기 회로 모듈은, In the circuit module, wherein the circuit module, - 제 1, 2 측부를 구비한 플렉스 회로로서, 상기 플렉스 회로는 제 1 측부쪽으로부터 제 2 측부 방향으로 차례로, 신호 트레이스들을 포함하는 제 1 전도층(701), 신호 트레이스들을 포함하는 제 2 전도층(702), 접지면을 포함하는 제 3 전도층(703), 신호 트레이스들을 포함하는 제 4 전도층(704)을 포함하고, 상기 제 1 측부를 따라 한 행의 확장 보드 접점들이 배열되는 바의 상기 플렉스 회로, A flex circuit having first and second sides, the flex circuit in turn from the first side towards the second side, a first conducting layer 701 comprising signal traces, a second conducting comprising signal traces A layer 702, a third conductive layer 703 including a ground plane, a fourth conductive layer 704 including signal traces, and a row of expansion board contacts arranged along the first side Of the flex circuit, - 상기 플렉스 회로의 제 1 측부를 따라 배열되는 제 1, 2 랭크의 CSP 메모리 소자로서, 이때, 제 1 랭크의 CSP 메모리 소자들은 상기 행의 확장 보드 접점들에 의해 제 2 랭크의 CSP 메모리 소자들과 분리되는 바의 상기 CSP 메모리 소자, 그리고First and second rank CSP memory elements arranged along the first side of the flex circuit, wherein the first rank CSP memory elements are extended by the expansion board contacts in the row to the second rank CSP memory elements. The CSP memory device as separate from, and - 제 1, 2 측면부와 한개의 변부를 가진 기판으로서, 상기 변부 둘레로 플렉스 회로가 배치되는 바의 상기 기판A substrate having first and second side portions and one edge, wherein the flex circuit is arranged around the edge 을 포함하며, 이때, 각각의 신호 트레이스들은 직접 접촉을 이용하여 또는 바이어를 이용하여 CSP 메모리 소자, 확장 보드 접점, 또는, 각각의 전도층들 간을 상호연결할 수 있는 것을 특징으로 하는 회로 모듈.Wherein each signal trace is capable of interconnecting between CSP memory elements, expansion board contacts, or respective conductive layers using direct contact or vias. 제 84 항에 있어서, 상기 회로 모듈은 AMB를 추가로 포함하고, 상기 회로 모듈은 FB-DIMM으로 구성되는 것을 특징으로 하는 회로 모듈.86. The circuit module of claim 84 wherein the circuit module further comprises an AMB, wherein the circuit module is comprised of an FB-DIMM. 제 84 항 또는 85 항에 있어서, 다수의 제 1, 2 CSP 메모리소자들이 스택으로 구성되는 것을 특징으로 하는 회로 모듈.86. The circuit module of claim 84 or 85 wherein a plurality of first and second CSP memory elements are arranged in a stack. 제 84 항 및 제 85 항 중 어느 한 항에 있어서, 상기 플렉스 회로는 한개 이상의 휨 구역을 가지며, 상기 휨 구역을 따라 플렉스 회로에 구멍들로 된 한개 이상의 행이 구성되는 것을 특징으로 하는 회로 모듈.86. The circuit module of any one of claims 84 and 85 wherein the flex circuit has one or more flexure zones, wherein the flex circuit comprises one or more rows of holes in the flex circuit along the flexure zone. 제 87 항에 있어서, 구멍들의 행이 플렉스 회로를 관통하는 구멍들의 행인 것을 특징으로 하는 회로 모듈.88. The circuit module of claim 87 wherein the row of holes is a row of holes passing through the flex circuit. 제 87 항에 있어서, 구멍들의 행은 플렉스 회로의 모든 층보다 작은 구멍들을 포함하는 것을 특징으로 하는 회로 모듈.88. The circuit module of claim 87 wherein the row of holes comprises holes smaller than all layers of the flex circuit. 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 제 1, 2 측부를 구비한 플렉스 회로로서, 상기 플렉스 회로를 관통하는 IC 구멍들과, 회로 보드 소켓에 연결하기 위해 상기 제 1 측부를 따라 배치되는 다수의 변부 커넥터 접점들을 포함하는 플렉스 회로,A flex circuit having first and second sides, said flex circuit comprising IC holes penetrating said flex circuit and a plurality of side connector contacts disposed along said first side for connection to a circuit board socket, - 상기 플렉스 회로의 제 2 측부에 장착되는 제 1 타입의 한개 이상의 CSP, 그리고At least one CSP of a first type mounted to a second side of said flex circuit, and - 서로 맞은편에 위치하는 제 1, 2 측면부를 구비한 견고한 기판으로서, 상기 견고한 기판을 관통하는 윈도가 배치되고, 상기 플렉스 회로는 상기 견고한 기판 둘레로 위치하여, 상기 견고한 기판을 관통하는 윈도에 제 1 타입의 한개 이상의 CSP가 배치되는 바의 상기 견고한 기판A rigid substrate having first and second side portions located opposite each other, the window penetrating the rigid substrate being arranged, the flex circuit being located around the rigid substrate, the window penetrating the rigid substrate The rigid substrate of one or more CSPs of the first type are arranged 을 포함하며, 상기 견고한 기판은 열전도성 물질로 구성되어 한개 이상의 열 팽창부를 나타내는 것을 특징으로 하는 회로 모듈.Wherein said rigid substrate is comprised of a thermally conductive material to represent one or more thermal expansions. 삭제delete 제 90 항에 있어서, 제 1 타입의 한개 이상의 CSP가 플렉스 회로를 관통하는 IC 윈도로부터 나타나는 것을 특징으로 하는 회로 모듈.93. The circuit module of claim 90 wherein one or more CSPs of the first type appear from an IC window through the flex circuit. 제 90 항에 있어서, 제 2 타입의 다수의 CSP들이 플렉스 회로의 제 2 측부를 따라 위치하는 것을 특징으로 하는 회로 모듈.93. The circuit module of claim 90 wherein a plurality of CSPs of the second type are located along the second side of the flex circuit. 제 93 항에 있어서, 제 2 타입의 다수의 CSP들이 메모리 CSP로 구성되는 것을 특징으로 하는 회로 모듈.95. The circuit module of claim 93 wherein a plurality of CSPs of the second type are comprised of memory CSPs. 제 94 항에 있어서, 제 2 타입의 다수의 CSP들이 스택으로 구성되는 것을 특징으로 하는 회로 모듈.95. The circuit module of claim 94 wherein a plurality of CSPs of the second type are arranged in a stack. 제 90 항에 있어서, 제 2 타입의 CSP들이 플렉스 회로의 제 1 측부를 따라 위치하는 것을 특징으로 하는 회로 모듈.93. The circuit module of claim 90 wherein the second types of CSPs are located along the first side of the flex circuit. 제 96 항에 있어서, 제 2 타입의 다수의 CSP들이 메모리 회로로 구성되는 것을 특징으로 하는 회로 모듈.97. The circuit module of claim 96 wherein a plurality of CSPs of the second type are comprised of a memory circuit. 제 97 항에 있어서, 제 2 타입의 다수의 CSP들이 스택으로 구성되는 것을 특징으로 하는 회로 모듈.98. The circuit module of claim 97 wherein a plurality of CSPs of a second type are arranged in a stack. 제 90 항에 있어서, 플렉스 회로의 다수의 변부 커넥터 접점들을 통해 회로 보드 소켓에 연결되는 것을 특징으로 하는 회로 모듈.93. The circuit module of claim 90 wherein the circuit module is connected to the circuit board socket through a plurality of edge connector contacts of the flex circuit. 제 90 항에 있어서, 플렉스 회로의 제 2 측부는 제 1 필드 및 제 2 필드를 구비하고, 제 1 타입의 한개 이상의 CSP는 제 2 측부의 제 1 필드에 장착되고, 제 2 타입의 다수의 CSP는 제 2 측부의 제 2 필드에 장착되는 것을 특징으로 하는 회로 모듈.93. The system of claim 90, wherein the second side of the flex circuit has a first field and a second field, and one or more CSPs of the first type are mounted in the first field of the second side and the plurality of CSPs of the second type. Is mounted to the second field of the second side. 제 90 항에 있어서, 제 1 타입의 한개 이상의 CSP가 AMB인 것을 특징으로 하는 회로 모듈.93. The circuit module of claim 90 wherein at least one CSP of the first type is AMB. 제 90 항에 있어서, 플렉스 회로의 제 1 측부가 제 2 타입의 다수의 CSP들로 점유되는 것을 특징으로 하는 회로 모듈.93. The circuit module of claim 90 wherein the first side of the flex circuit is occupied by a plurality of CSPs of a second type. 제 99 항에 있어서, 제 2 타입의 다수의 CSP들이 메모리 회로인 것을 특징으로 하는 회로 모듈.107. The circuit module of claim 99 wherein the plurality of CSPs of the second type are memory circuits. 제 102 항에 있어서, 제 2 타입의 다수의 CSP들이 스택 구조로 배열되는 메모리 회로인 것을 특징으로 하는 회로 모듈.107. The circuit module of claim 102 wherein the plurality of CSPs of the second type are memory circuits arranged in a stack structure. 제 90 항에 있어서, 제 2 타입의 다수의 CSP들이 배치될 잘려진 영역을 제공하도록, 기판이 패턴처리되는 제 2 타입의 다수의 CSP들을 추가로 포함하는 것을 특징으로 하는 회로 모듈.93. The circuit module of claim 90, further comprising a plurality of CSPs of a second type, wherein the substrate is patterned to provide a cropped region in which the plurality of CSPs of the second type are to be disposed. 제 90 항에 있어서, 상기 회로 모듈은 제 2 타입의 다수의 제 1 CSP들을 추가로 포함하고, 제 1 타입의 CSP들 중 한개 이상과, 상기 제 2 타입의 다수의 제 1 CSP들은 제 1 FB-DIMM 인스탄티에이션(instantiation)을 포함하는 것을 특징으로 하는 회로 모듈.91. The apparatus of claim 90, wherein the circuit module further comprises a plurality of first CSPs of a second type, wherein at least one of the first types of CSPs and the plurality of first CSPs of the second type are first FBs. A circuit module comprising a DIMM instantiation. 제 106 항에 있어서, 상기 회로 모듈은 제 2 타입의 다수의 제 2 CSP들을 추가로 포함하고, 제 1 타입의 한개 이상의 CSP는 두개의 AMB를 포함하며, 두개의 AMB를 포함하는 제 1 타입의 한개 이상의 CSP와, 제 2 타입의 다수의 제 2 CSP들은 제 2 FB-DIMM 인스탄티에이션을 포함하는 것을 특징으로 하는 회로 모듈.107. The apparatus of claim 106, wherein the circuit module further comprises a plurality of second CSPs of a second type, wherein the one or more CSPs of the first type include two AMBs and include two AMBs. At least one CSP and a plurality of second CSPs of the second type comprise a second FB-DIMM instantiation. 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 제 1, 2 측부를 구비한 플렉스 회로로서, 상기 플렉스 회로는 상기 플렉스 회로를 관통하는 IC 구멍들과, 회로 보드 소켓에 연결하기 위한 한 세트의 접점들을 포함하며, 상기 제 1 측부는 제 1 타입의 다수의 CSP들로 점유되고, 제 2 측부는 제 2 타입의 CSP로 점유되는 바의 상기 플렉스 회로, 그리고A flex circuit with first and second sides, said flex circuit comprising IC holes penetrating said flex circuit and a set of contacts for connecting to a circuit board socket, said first side having a first side; The flex circuit as occupied by a plurality of CSPs of a type, the second side being occupied by a CSP of a second type, and - 상기 플렉스 회로의 제 2 측부에 장착되는 제 1 타입의 한개 이상의 CSP, 그리고At least one CSP of a first type mounted to a second side of said flex circuit, and - 제 1, 2 측면부, 한개의 변부를 구비한 견고한 기판으로서, 상기 기판에는 상기 견고한 기판을 관통하는 윈도가 배치되며, 상기 플렉스 회로는 상기 견고한 기판의 변부 둘레로 감겨, 제 1 타입의 다수의 CSP들을 상기 회로 모듈 외부에 배치하고 제 2 타입의 CSP를 상기 견고한 기판의 윈도 내에 배치하는 바의 상기 견고한 기판A rigid substrate having first and second side portions, one edge, said substrate being arranged with a window penetrating said rigid substrate, said flex circuit being wound around the edge of said rigid substrate, The rigid substrate of placing CSPs outside the circuit module and placing a second type of CSP into the window of the rigid substrate 을 포함하며, 이때, 상기 견고한 기판은 열전도성 물질로 구성되어 한개 이상의 열 팽창부를 나타내는 것을 특징으로 하는 회로 모듈.Wherein the rigid substrate is comprised of a thermally conductive material to represent one or more thermal expansions. 삭제delete 제 108 항에 있어서, 제 2 타입의 CSP가 플렉스 회로의 IC 구멍으로부터 부분적으로 나타나는 것을 특징으로 하는 회로 모듈.109. The circuit module of claim 108 in which the second type of CSP appears partially from the IC aperture of the flex circuit. 제 108 항에 있어서, 제 1 타입의 다수의 CSP들이 메모리 회로인 것을 특징으로 하는 회로 모듈.109. The circuit module of claim 108 wherein the plurality of CSPs of the first type are memory circuits. 제 111 항에 있어서, 제 1 타입의 다수의 CSP들이 스택으로 배열되는 메모리 회로인 것을 특징으로 하는 회로 모듈.118. The circuit module of claim 111 wherein the plurality of CSPs of the first type are memory circuits arranged in a stack. 제 108 항에 있어서, 회로 보드의 삽입을 위한 접점 세트가 플렉스 회로의 둘레 변부에 인접하게 배치되는 것을 특징으로 하는 회로 모듈.109. The circuit module of claim 108 wherein a set of contacts for insertion of the circuit board are disposed adjacent the peripheral edge of the flex circuit. 제 108 항에 있어서, 플렉스 회로의 제 1 측부는 제 1, 2 필드를 구비하고, 각각의 필드는 제 1 타입의 다수의 CSP들로 점유되며, 109. The apparatus of claim 108, wherein the first side of the flex circuit has first and second fields, each field occupied by a plurality of CSPs of the first type, 플렉스 회로의 제 2 측부는 제 1, 2 필드를 구비하고, 그 제 1 필드는 제 2 타입의 CSP로 점유되고, 제 2 측부의 제 2 필드는 제 1 타입의 다수의 CSP들로 점유되며, The second side of the flex circuit has first and second fields, the first field is occupied with a second type of CSP, the second field of the second side is occupied with a plurality of CSPs of the first type, 상기 플렉스 회로는 상기 견고한 기판 둘레로 배치되어, 상기 견고한 기판의 제 1 측부에 제 1, 2 측부의 제 1 필드들을 배치하고, 상기 견고한 기판의 제 2 측부에 제 1, 2 측부의 제 2 필드들을 배치하는 것을 특징으로 하는 회로 모듈.The flex circuit is disposed around the rigid substrate to place first fields of first and second sides on the first side of the rigid substrate and second fields of first and second sides on the second side of the rigid substrate. Circuit module, characterized in that for arranging. 제 114 항에 있어서, 회로 보드 소켓에서의 삽입을 위한 접점들의 세트가 플렉스 회로의 제 1 측부의 제 1, 2 필드 사이에 위치하는 것을 특징으로 하는 회로 모듈. 116. The circuit module of claim 114 wherein a set of contacts for insertion in a circuit board socket is located between the first and second fields of the first side of the flex circuit. 제 114 항에 있어서, 회로 보드 소켓에서의 삽입을 위한 접점들의 세트가 플렉스 회로의 둘레 변부에 인접한 위치에 배치되는 것을 특징으로 하는 회로 모듈.116. The circuit module of claim 114 wherein the set of contacts for insertion in the circuit board socket is disposed at a location proximate the peripheral edge of the flex circuit. 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 제 1, 2 측부, 한개의 IC 구멍, 그리고 회로 보드 커넥터에 상기 모듈을 연결하기 위한 접점들의 세트를 포함하는 플렉스 회로로서, 상기 플렉스 회로의 제 1 측부는 메모리 CSP들로 점유되고, 제 2 측부는 선택된 타입의 한개 이상의 IC로 점유되는 바의 상기 플렉스 회로, 그리고A flex circuit comprising a first, second side, one IC hole, and a set of contacts for connecting the module to a circuit board connector, the first side of the flex circuit being occupied with memory CSPs, the second The side is the flex circuit as occupied by one or more ICs of the selected type, and - 제 1, 2 측부, 한개의 변부를 구비한 기판으로서, 상기 기판에는 상기 기판을 관통하는 윈도가 배열되며, 상기 변부 둘레로 플렉스 회로가 감겨, 플렉스 회로의 제 2 측부 위치보다 기판으로부터 멀리 플렉스 회로의 제 1 측부를 배치하고, 상기 기판의 윈도에 상기 선택된 타입의 한개 이상의 IC를 배치하는 바의 상기 기판A substrate having a first side, a side, and one side, the window arranged through the substrate, the flex circuit being wound around the side, the flex circuit being farther from the substrate than the second side position of the flex circuit The substrate on which the first side of the circuit is disposed, and at least one IC of the selected type is placed in a window of the substrate. 을 포함하며, 이때, 상기 기판은 열전도성 물질로 구성되어 한개 이상의 열팽창부를 나타내는 것을 특징으로 하는 회로 모듈.Wherein the substrate is made of a thermally conductive material to represent one or more thermal expansion portions. 삭제delete 제 117 항에 있어서, 선택된 타입의 IC가 상기 지지 기판의 윈도를 통과하여 배열되며, 상기 IC가 상기 플렉스 회로의 IC 구멍으로부터 부분적으로 나타나는 것을 특징으로 하는 회로 모듈.118. The circuit module of claim 117 wherein an IC of a selected type is arranged through a window of the support substrate, the IC partially appearing from an IC aperture of the flex circuit. 제 117 항에 있어서, 상기 접점 세트는 플렉스 회로의 둘레 변부에 인접하게 배치되는 것을 특징으로 하는 회로 모듈.118. The circuit module of claim 117 wherein the set of contacts is disposed adjacent a peripheral edge of the flex circuit. 제 117 항에 있어서, 상기 접점 세트는 플렉스 회로의 제 1 측부를 점유하는 제 1 랭크의 메모리 CSP들과 제 2 랭크의 메모리 CSP들 사이에 배열되는 것을 특징으로 하는 회로 모듈.118. The circuit module of claim 117 wherein the set of contacts is arranged between memory CSPs of a first rank and memory CSPs of a second rank occupying a first side of the flex circuit. 제 117 항에 있어서, 상기 회로 모듈이 회로 보드 커넥터에 삽입되는 것을 특징으로 하는 회로 모듈.118. The circuit module of claim 117 wherein the circuit module is inserted into a circuit board connector. 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 제 1, 2 측부, 둘레 변부, 그리고 회로 보드 커넥터 접점 세트를 구비한 플렉스 회로로서, 상기 플렉스 회로의 제 1 측부는 제 1 타입의 다수의 CSP들로 점유되고, 상기 플렉스 회로의 제 2 측부는 제 2 타입의 한개 이상의 CSP로 점유되는 바의 상기 플렉스 회로, 그리고A flex circuit having a first, a second side, a perimeter, and a set of circuit board connector contacts, wherein the first side of the flex circuit is occupied by a plurality of CSPs of a first type, the second side of the flex circuit Is the flex circuit as occupied by one or more CSPs of a second type, and - 제 1, 2 측부, 한개의 변부를 구비한 기판으로서, 상기 기판에 윈도가 형성되고 제 2 타입의 한개 이상의 CSP가 이 윈도를 통해 삽입되어, 상기 기판의 제 1 측부에 제 1 타입의 다수의 CSP들이 배열되고, 기판의 제 2 측부로부터 상기 기 판의 윈도를 통해 제 2 타입의 한개 이상의 CSP가 나타나게 하는 바의 상기 기판A substrate having a first, a second side, and one side, wherein a window is formed in the substrate and one or more CSPs of a second type are inserted through the window, thereby providing a first type of majority on the first side of the substrate. The CSPs of the substrate are arranged and cause one or more CSPs of the second type to appear through the window of the substrate from the second side of the substrate. 을 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a. 제 123 항에 있어서, 상기 기판은 열전도성 물질로 구성되어 한개 이상의 열팽창부를 나타내는 것을 특징으로 하는 회로 모듈.126. The circuit module of claim 123 wherein the substrate is comprised of a thermally conductive material to represent one or more thermal expansion portions. 제 123 항 또는 124 항에 있어서, 제 1 타입의 다수의 CSP들이 메모리 CSP들이고, 제 2 타입의 한개 이상의 CSP가 버퍼 회로인 것을 특징으로 하는 회로 모듈.124. The circuit module of claims 123 or 124 wherein the plurality of CSPs of the first type are memory CSPs and at least one CSP of the second type is a buffer circuit. 제 123 항 또는 124 항에 있어서, 제 2 타입의 한개 이상의 CSP가 로직 회로인 것을 특징으로 하는 회로 모듈.124. The circuit module of claims 123 or 124 wherein at least one CSP of the second type is a logic circuit. 제 123 항 또는 124 항에 있어서, 플렉스 회로의 상기 둘레 변부에 인접한 위치에 상기 회로 보드 커넥터 접점 세트가 배치되는 것을 특징으로 하는 회로 모듈.124. The circuit module of claim 123 or 124, wherein the circuit board connector contact set is disposed at a position adjacent the circumferential edge of the flex circuit. 제 125 항에 있어서, 버퍼 회로인 제 2 타입의 한개 이상의 CSP가 AMB인 것을 특징으로 하는 회로 모듈.126. The circuit module of claim 125 wherein at least one CSP of the second type that is a buffer circuit is AMB. 회로 모듈을 제작하는 방법으로서, 상기 방법은,As a method of manufacturing a circuit module, the method is - 제 1, 2 측부, 제 1, 2 장변부, 그리고 제 1, 2 단변부를 구비한 플렉스 회로를 제공하고, 이때, 상기 제 1 측부를 따라 한 세트의 변부 커넥터 접합 접점이 배치되고, 상기 플렉스 회로의 제 1 측부에는 다수의 제 1, 2 CSP들이 장착되며, 상기 한 세트의 변부 커넥터 접합 접점 둘레로 측방으로 배치되고, 모듈 접점 세트의 위치보다 플렉스 회로의 제 1 장변부에 가깝게 다수의 제 1 CSP들이 배치되고, 모듈 접점 세트 위치보다 플렉스 회로의 제 2 장변부에 가깝게 다수의 제 2 CSP들이 배치되며, Providing a flex circuit having a first, a second side, a first, a second long side, and a first, a second short side, wherein a set of side connector junction contacts are disposed along the first side and the flex The first side of the circuit is equipped with a plurality of first and second CSPs, arranged laterally around the set of side connector junction contacts, the plurality of first closer to the first long side of the flex circuit than the position of the module contact set. 1 CSPs are arranged, and a plurality of second CSPs are arranged closer to the second long side of the flex circuit than the module contact set position, - 제 1, 2 측면부와 제 1, 2 장변부를 구비한, 견고한 열전도성 기판을 제공하며, Providing a rigid thermally conductive substrate having first and second side portions and first and second long sides, - 상기 열전도성 기판 둘레로 상기 플렉스 회로를 감아, 플렉스 회로의 제 1 측부 위치보다 상기 기판의 제 1, 2 측면부에 가깝게 플렉스 회로의 제 2 측부를 배치하고, 상기 열전도성 기판의 제 2 장변부보다 상기 기판의 제 1 장변부에 가깝게 모듈 접점들의 세트를 배치하며, 그리고 다수의 제 2 CSP 위치보다 상기 열전도성 기판의 제 1 측면부에 가깝게 다수의 제 1 CSP들을 배치하는Winding the flex circuit around the thermally conductive substrate to arrange the second side of the flex circuit closer to the first and second side portions of the substrate than to the first side position of the flex circuit, and to the second long side of the thermally conductive substrate. Placing the set of module contacts closer to the first long side of the substrate, and placing the plurality of first CSPs closer to the first side portion of the thermally conductive substrate than the plurality of second CSP positions. 단계들을 포함하는 것을 특징으로 하는 회로 모듈 제작 방법.A method of manufacturing a circuit module comprising the steps. 삭제delete 회로 모듈 제작 방법으로서, 상기 방법은,As a circuit module manufacturing method, the method - 제 1, 2 측부를 구비한 플렉스 회로를 제공하고, 이때, 상기 제 1 측부에는 확장 보드 슬롯에 삽입하기 위한 다수의 접점과, CSP를 장착하기 위한 다수의 패드들이 위치하고, 상기 제 2 측부에는 CSP를 장착하기 위한 다수의 패드들이 위치하며, Providing a flex circuit having first and second sides, wherein the first side has a plurality of contacts for inserting into an expansion board slot and a plurality of pads for mounting the CSP, the second side having There are a number of pads for mounting the CSP - 상기 플렉스 회로의 제 1 측부에 다수의 CSP를 장착하고,Mounting a plurality of CSPs on the first side of the flex circuit, - 상기 플렉스 회로의 제 2 측부에 다수의 CSP를 장착하며,Mounting a plurality of CSPs on the second side of the flex circuit, - 상기 플렉스 회로의 제 1 측부 또는 제 2 측부 중 한개 이상의 측부에 AMB를 장착하고, -Mount an AMB on at least one of the first side or the second side of the flex circuit, - 제 1, 2 주표면과, 한개의 변부, 그리고 한개의 열팽창부를 구비한, 견고한 열전도성 기판을 제공하며, 그리고Providing a rigid thermally conductive substrate having first and second major surfaces, one edge and one thermal expansion, and - 상기 견고한 기판의 변부 둘레로 플렉스 회로를 감고, 이때, 제 1 측부는 외면을 향하게 되어, 상기 다수의 접점들이 상기 열전도성 기판의 변부에 인접한 위치에 배열되는 A flex circuit is wound around the edge of the rigid substrate, with the first side facing outwards such that the plurality of contacts are arranged at a position adjacent the edge of the thermally conductive substrate 단계들을 포함하는 것을 특징으로 하는 회로 모듈 제작 방법.A method of manufacturing a circuit module comprising the steps. 제 131 항에 있어서, 다수의 CSP들 중 선택된 CSP들에 대해 열 복사 클립을 부착하는 단계를 추가로 포함하는 것을 특징으로 하는 회로 모듈 제작 방법.143. The method of claim 131, further comprising attaching a thermal radiation clip to selected ones of the plurality of CSPs. 제 131 항에 있어서, 동작 환경에 연결하기 위해 확장 보드 슬롯에 다수의 접점들을 부분적으로 삽입하는 단계를 추가로 포함하는 것을 특징으로 하는 회로 모듈 제작 방법.143. The method of claim 131, further comprising partially inserting a plurality of contacts into an expansion board slot for connection to an operating environment. 제 131 항에 있어서, 상기 열전도성 기판은 제 1 부분과 제 2 부분을 가지는 데, 상기 제 1 부분이 상기 제 2 부분보다 얇은 것을 특징으로 하는 회로 모듈 제작 방법.143. The method of claim 131, wherein the thermally conductive substrate has a first portion and a second portion, wherein the first portion is thinner than the second portion. 제 131 항에 있어서, 상기 열전도성 기판이 금속으로 구성되는 것을 특징으로 하는 회로 모듈 제작 방법.143. The method of claim 131, wherein the thermally conductive substrate is made of metal. 제 131 항에 있어서, 상기 열전도성 기판이 알루미늄으로 구성되는 것을 특징으로 하는 회로 모듈 제작 방법.143. The method of claim 131, wherein said thermally conductive substrate is comprised of aluminum. 제 131 항에 있어서, 상기 열전도성 기판이 FR4와 금속층으로 구성되는 것을 특징으로 하는 회로 모듈 제작 방법.143. The method of claim 131, wherein said thermally conductive substrate is comprised of FR4 and a metal layer. 점유된 플렉스 회로에 있어서, 상기 점유된 플렉스 회로는, In the occupied flex circuit, the occupied flex circuit is: - 제 1, 2 주측부를 구비한 플렉스 회로로서, 상기 플렉스 회로는 제 1 주측부를 따라 제 1 측부 제 1, 2 세트의 접점 사이트 어레이를 나타내고, 그 두 세트 사이에 다수의 커넥터 접점들이 위치하며, 상기 플렉스 회로의 제 2 주측부는 제 2 측부 제 1, 2 세트의 접점 사이트 어레이를 나타내고, 상기 제 2 측부 제 1, 2 세트의 접점 사이트 어레이는 제 1 측부 제 1, 2 세트의 접점 사이트 어레이에 대응하지만, 제 1 측부 제 1, 2 세트의 접점 사이트 어레이와 측방으로 이격하여 위치하며, 제 1 측부 및 제 2 측부의 제 1, 2 세트의 접점 사이트 어레이들 각각은 두개 이상의 표면 장착 어레이를 포함하고, 상기 플렉스 회로는 다수의 커넥터 접점들 중 선택된 접점들과 제 1 측부 제 1, 2 세트의 접점 사이트 어레이들 각각의 두개 이상의 표면 장착 어레이들 사이의 연결을 제공하는 바의 플렉스 회로, 그리고A flex circuit with first and second principalities, said flex circuit representing an array of contact side first and second sets of contact sites along the first principal side, wherein a plurality of connector contacts are located between the two sets And the second main side of the flex circuit represents an array of contact sites of the second side first and second sets, and the array of contact sites of the second side first and second sets of first and second sets of contact sites Corresponding to the array, but located laterally spaced apart from the first and second sets of contact site arrays, each of the first and second sets of contact site arrays of the first and second sides are two or more surface mount arrays. Wherein the flex circuit comprises a connection between selected ones of a plurality of connector contacts and two or more surface mount arrays of each of the first side first and second sets of contact site arrays. The flex circuit of bars offering, and - 제 1 측부 제 1, 2 세트의 접점 사이트 어레이 각각의 두개 이상의 표면 장착 어레이들을 점유하는 다수의 CSP들Multiple CSPs occupying two or more surface mount arrays of each of the first side first and second sets of contact site arrays; 을 포함하는 것을 특징으로 하는 점유된 플렉스 회로.Occupied flex circuit comprising a. 제 138 항에 있어서, 다수의 제 2 CSP들이 제 2 측부 제 1, 2 세트의 접점 사이트 어레이들 각각의 두개 이상의 표면 장착 어레이들을 점유하는 것을 특징으로 하는 점유된 플렉스 회로.138. The occupied flex circuit of claim 138 wherein a plurality of second CSPs occupy two or more surface mount arrays of each of the second side first and second sets of contact site arrays. 회로 모듈에 있어서, 상기 회로 모듈은,In the circuit module, wherein the circuit module, - 제 1, 2 측면부와 한개의 구멍을 가진 기판, A substrate having first and second side portions and one hole, - 제 1, 2 부분으로 구성되는 플렉스 회로로서, 상기 제 1 부분은 상기 기판의 제 1 측면부에 인접하게 위치하고, 상기 제 2 부분은 상기 기판의 제 2 측면부 에 인접하게 위치하며, 상기 플렉스 회로는 변부카드 커넥터 접점들을 구비하는 바의 상기 플렉스 회로,A flex circuit consisting of first and second parts, the first part being located adjacent the first side part of the substrate, the second part being located adjacent the second side part of the substrate, the flex circuit being Said flex circuit of bars having side card connector contacts, - 선택적으로 결합가능한 제 1, 2 파트로 구성된 커넥터로서, 상기 커넥터의 제 1 파트는 상기 플렉스 회로의 제 1 부분에 대응하고, 상기 커넥터의 제 2 파트는 상기 플렉스 회로의 제 2 부분에 대응하며, 상기 플렉스 회로의 제 1, 2 부분은 상기 커넥터의 제 1, 2 파트를 통해 상기 기판의 구멍에 전기적으로 결합되는 바의 상기 커넥터A connector consisting of first and second parts selectively coupleable, the first part of the connector corresponding to a first part of the flex circuit and the second part of the connector corresponding to a second part of the flex circuit Wherein the first and second portions of the flex circuit are electrically coupled to the holes of the substrate through the first and second parts of the connector. 를 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a. AMB와 연계하여 동작하는 메모리 CSP들로부터 열에너지의 추출을 촉진시키는 회로 모듈에 있어서, 상기 회로 모듈은, A circuit module for facilitating extraction of thermal energy from memory CSPs operating in conjunction with AMB, the circuit module comprising: - 윗면과 아랫면, 그리고 CSP 접점들을 구비한 다수의 메모리 CSP로서, 상기 CSP 접점들은 상기 아랫면을 따라 배열되는 바의 상기 다수의 메모리 CSP, A plurality of memory CSPs having top and bottom surfaces and CSP contacts, wherein the CSP contacts are arranged along the bottom surface; - AMB와 다수의 메모리 CSP에 부착되는 플렉스 회로, A flex circuit attached to the AMB and multiple memory CSPs, - 한개의 변부와 한개의 열 팽창부를 지닌 열전도성 기판 부재, 그리고A thermally conductive substrate member with one edge and one thermal expansion, and - 플렉스 회로에 부착된 다수의 메모리 CSP들 중 선택된 제 1 CSP와 제 2 CSP로서, 선택된 제 1 CSP 접점들은 플렉스 회로의 일부분만큼 선택된 제 2 CSP의 CSP 접점들로부터 분리되는 바의 상기 제 1, 2 CSPA first CSP and a second CSP selected of the plurality of memory CSPs attached to the flex circuit, wherein the selected first CSP contacts are separated from the CSP contacts of the selected second CSP by a portion of the flex circuit; 2 CSP 를 포함하는 것을 특징으로 하는 회로 모듈.Circuit module comprising a.
KR1020050074824A 2004-09-03 2005-08-16 Circuit module system and method KR100880054B1 (en)

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
US10/934,027 US20060050492A1 (en) 2004-09-03 2004-09-03 Thin module system and method
US10/934,027 2004-09-03
US11/005,992 2004-12-07
US11/005,992 US7480152B2 (en) 2004-09-03 2004-12-07 Thin module system and method
US11/007,551 2004-12-08
US11/007,551 US7511968B2 (en) 2004-09-03 2004-12-08 Buffered thin module system and method
US11/058,979 US7468893B2 (en) 2004-09-03 2005-02-16 Thin module system and method
US11/058,979 2005-02-16
US11/068,688 US7324352B2 (en) 2004-09-03 2005-03-01 High capacity thin module system and method
US11/068,688 2005-03-01
US11/123,721 US20060053345A1 (en) 2004-09-03 2005-05-06 Thin module system and method
US11/123,721 2005-05-06
US11/125,018 2005-05-09
US11/125,018 US7606049B2 (en) 2004-09-03 2005-05-09 Module thermal management system and method
US11/173,450 2005-07-01
US11/173,450 US20060049512A1 (en) 2004-09-03 2005-07-01 Thin module system and method with skew reduction
US11/193,954 2005-07-29
US11/193,954 US20060049513A1 (en) 2004-09-03 2005-07-29 Thin module system and method with thermal management

Publications (2)

Publication Number Publication Date
KR20060050487A KR20060050487A (en) 2006-05-19
KR100880054B1 true KR100880054B1 (en) 2009-01-22

Family

ID=35098242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074824A KR100880054B1 (en) 2004-09-03 2005-08-16 Circuit module system and method

Country Status (8)

Country Link
JP (1) JP2006074031A (en)
KR (1) KR100880054B1 (en)
AU (1) AU2005203591A1 (en)
CA (1) CA2515714A1 (en)
DE (1) DE102005038254A1 (en)
FR (1) FR2878118A1 (en)
GB (3) GB2417836B (en)
WO (1) WO2006028643A2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837276B1 (en) 2006-12-20 2008-06-11 삼성전자주식회사 Printed circuit board and semiconductor memory module using the same
US7715200B2 (en) 2007-09-28 2010-05-11 Samsung Electronics Co., Ltd. Stacked semiconductor module, method of fabricating the same, and electronic system using the same
JP2011035345A (en) 2009-08-06 2011-02-17 Fujitsu Ltd Semiconductor device module, electronic circuit unit, electronic device, and method of manufacturing semiconductor device module
JP2011090441A (en) * 2009-10-21 2011-05-06 Elpida Memory Inc Memory module
US8536697B2 (en) 2011-11-30 2013-09-17 Freescale Semiconductor, Inc. Packaged die for heat dissipation and method therefor
US9159647B2 (en) 2012-01-27 2015-10-13 Novachips Canada Inc. Method and apparatus for connecting memory dies to form a memory system
US9516755B2 (en) * 2012-12-28 2016-12-06 Intel Corporation Multi-channel memory module
DE102016115665B3 (en) * 2016-08-24 2018-01-18 Harting Electric Gmbh & Co. Kg Connectors
US10679722B2 (en) 2016-08-26 2020-06-09 Sandisk Technologies Llc Storage system with several integrated components and method for use therewith
JP6597810B2 (en) 2018-02-02 2019-10-30 日本電気株式会社 Mounting structure, structural component, and manufacturing method of mounting structure
US20190314083A1 (en) * 2018-04-11 2019-10-17 Biosense Webster (Israel) Ltd. Flexible Multi-Arm Catheter with Diametrically Opposed Sensing Electrodes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250909A (en) * 2000-02-03 2001-09-14 Fujitsu Ltd Stress reducing interposer for electric component mounting substrate
JP2002151648A (en) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp Semiconductor module
KR20020055573A (en) * 2000-12-28 2002-07-09 윌리엄 비. 켐플러 Chip-scale packages stacked on folded interconnector for vertical assembly on substrates

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193094A (en) * 1981-05-18 1982-11-27 Matsushita Electric Ind Co Ltd Electronic circuit part and method of mounting same
FR2538989B1 (en) * 1982-12-30 1985-10-04 Thomson Csf ASSEMBLY STRUCTURE FOR COMPLEX ELECTRONIC CIRCUITS, AND METHOD FOR IMPROVING THE RELIABILITY OF SUCH AN ASSEMBLY
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
JPH113955A (en) * 1997-06-12 1999-01-06 Shinko Electric Ind Co Ltd Semiconductor chip mounting board
US5963427A (en) * 1997-12-11 1999-10-05 Sun Microsystems, Inc. Multi-chip module with flexible circuit board
US6219243B1 (en) * 1999-12-14 2001-04-17 Intel Corporation Heat spreader structures for enhanced heat removal from both sides of chip-on-flex packaged units
US6449159B1 (en) * 2000-05-03 2002-09-10 Rambus Inc. Semiconductor module with imbedded heat spreader
WO2005104324A2 (en) * 2004-04-15 2005-11-03 Smith Gary W Folded, fully buffered memory module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250909A (en) * 2000-02-03 2001-09-14 Fujitsu Ltd Stress reducing interposer for electric component mounting substrate
JP2002151648A (en) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp Semiconductor module
KR20020055573A (en) * 2000-12-28 2002-07-09 윌리엄 비. 켐플러 Chip-scale packages stacked on folded interconnector for vertical assembly on substrates

Also Published As

Publication number Publication date
KR20060050487A (en) 2006-05-19
GB2452880A (en) 2009-03-18
WO2006028643A2 (en) 2006-03-16
AU2005203591A1 (en) 2006-03-23
GB2453064A (en) 2009-03-25
GB0822086D0 (en) 2009-01-07
GB2417836A (en) 2006-03-08
DE102005038254A1 (en) 2006-03-23
GB0822085D0 (en) 2009-01-07
JP2006074031A (en) 2006-03-16
WO2006028643A3 (en) 2006-11-30
GB2417836B (en) 2009-08-26
GB0516622D0 (en) 2005-09-21
FR2878118A1 (en) 2006-05-19
GB2452880B (en) 2009-07-29
CA2515714A1 (en) 2006-03-03

Similar Documents

Publication Publication Date Title
KR100880054B1 (en) Circuit module system and method
US7602613B2 (en) Thin module system and method
US7324352B2 (en) High capacity thin module system and method
US7511968B2 (en) Buffered thin module system and method
US7468893B2 (en) Thin module system and method
US7443023B2 (en) High capacity thin module system
US7446410B2 (en) Circuit module with thermal casing systems
US20060049513A1 (en) Thin module system and method with thermal management
US7606040B2 (en) Memory module system and method
US20070126124A1 (en) Memory Module System and Method
US20080278924A1 (en) Die module system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee