KR100851068B1 - Stamper and PCB manufacturing method using thereof - Google Patents

Stamper and PCB manufacturing method using thereof Download PDF

Info

Publication number
KR100851068B1
KR100851068B1 KR1020070010464A KR20070010464A KR100851068B1 KR 100851068 B1 KR100851068 B1 KR 100851068B1 KR 1020070010464 A KR1020070010464 A KR 1020070010464A KR 20070010464 A KR20070010464 A KR 20070010464A KR 100851068 B1 KR100851068 B1 KR 100851068B1
Authority
KR
South Korea
Prior art keywords
stamper
pattern
insulating layer
embossed pattern
layer
Prior art date
Application number
KR1020070010464A
Other languages
Korean (ko)
Other versions
KR20080072145A (en
Inventor
노리오 마츠다
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070010464A priority Critical patent/KR100851068B1/en
Publication of KR20080072145A publication Critical patent/KR20080072145A/en
Application granted granted Critical
Publication of KR100851068B1 publication Critical patent/KR100851068B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Abstract

스템퍼 및 이를 이용한 인쇄회로기판의 제조방법이 개시된다. 스템퍼 몸체부와, 스템퍼 몸체부의 표면에 형성된 양각패턴을 포함하는 스템퍼에 있어서, 상기 양각패턴의 표면에는 요철부가 형성된 것을 특징으로 하는 스템퍼는 양각패턴의 표면적을 넓혀, 도금이 용이하도록 한다.A stamper and a method of manufacturing a printed circuit board using the same are disclosed. A stamper comprising a stamper body portion and an embossed pattern formed on the surface of the stamper body portion, wherein the stamper has an uneven portion formed on the surface of the embossed pattern to widen the surface area of the embossed pattern to facilitate plating. do.

스템퍼, 요철부, 양각패턴, 미립자 Stamper, irregularities, embossed pattern, fine particles

Description

스템퍼 및 이를 이용한 인쇄회로기판의 제조방법{Stamper and PCB manufacturing method using thereof}Stamper and printed circuit board manufacturing method using same

도 1은 본 발명의 바람직한 제1 실시예에 따른 스템퍼의 단면도.1 is a cross-sectional view of a stamper according to a first preferred embodiment of the present invention.

도 2는 본 발명의 바람직한 제2 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조방법의 순서도.Figure 2 is a flow chart of a manufacturing method of a printed circuit board using a stamper according to a second embodiment of the present invention.

도 3은 본 발명의 바람직한 제2 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도.3 is a manufacturing process diagram of a printed circuit board using a stamper according to a second embodiment of the present invention.

도 4는 본 발명의 바람직한 제3 실시예에 따른 스템퍼의 단면도.4 is a cross-sectional view of a stamper according to a third preferred embodiment of the present invention.

도 5는 본 발명의 바람직한 제4 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 순서도.5 is a manufacturing flowchart of a printed circuit board using a stamper according to a fourth embodiment of the present invention.

도 6은 본 발명의 바람직한 제4 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도.6 is a manufacturing process diagram of a printed circuit board using a stamper according to a fourth embodiment of the present invention.

도 7은 본 발명의 바람직한 제5 실시예에 따른 스템퍼의 단면도.7 is a sectional view of a stamper according to a fifth preferred embodiment of the present invention.

도 8은 본 발명의 바람직한 제6 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 순서도.8 is a manufacturing flowchart of a printed circuit board using a stamper according to a sixth embodiment of the present invention.

도 9는 본 발명의 바람직한 제6 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도.9 is a manufacturing process diagram of a printed circuit board using a stamper according to a sixth embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 스템퍼 11: 양각패턴10: stamper 11: embossed pattern

11a: 요철부 12: 스템퍼 몸체부11a: uneven portion 12: stamper body portion

본 발명은 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a stamper and a method of manufacturing a printed circuit board using the same.

현재 전자 전기 기술은 21세기 고도 정보통신 사회의 구현에 발 맞추기 위하여 더 많은 용량의 정보 저장, 더 빠른 정보처리와 전송, 더 간편한 정보 통신망의 구축을 위해 빠르게 발전해가고 있다. 특히, 주어진 정보의 전송 속도 유한성이라는 조건 하에서, 이러한 요구 조건을 충족시킬 수 있는 한 방법으로서 그 구성 소자를 가능한 더욱 작게 구현하는 동시에 신뢰성을 높여 새로운 기능성을 부여하기 위한 방안이 제시되고 있다.Today, electronic and electric technology is rapidly developing to store more capacity, faster information processing and transmission, and simpler information communication network to keep pace with the 21st century high information and communication society. In particular, under the condition of the transmission rate finiteness of a given information, as a way to satisfy such a requirement, a method for implementing the component as small as possible and increasing reliability and providing new functionality has been proposed.

상술한 바와 같이, 전자제품의 경박 단소화 추세에 따라 인쇄회로기판 역시 미세 패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있으며, 이에 따라 신호처리 능력이 뛰어난 회로를 보다 좁은 면적에 구현하기 위해서 고밀도의 기판(line/space≤10㎛/10㎛, Microvia<30㎛) 제조에 대한 필요성이 대두되고 있다.As described above, in accordance with the trend of light and short sized electronic products, fine patterns, miniaturization, and packaging are also progressed at the same time, thereby realizing a circuit having excellent signal processing capability in a smaller area. For this purpose, there is a need for manufacturing high density substrates (line / space ≦ 10 μm / 10 μm, Microvia <30 μm).

지금까지 가장 널리 사용되고 있는 미세 구조 제작 기술 중의 하나는 UV 리소그래피(UV lithography)로서, 포토 레지스트 박막이 입혀진 기판 위에 자외선을 쪼아주어 회로패턴을 형성시키는 방법이다. 그러나, UV 리소그라피 방법을 사용하여 기판을 제조할 때에는 회로로 사용되는 동박이 두꺼워야 한다는 점과 습식 에칭법을 사용해야 한다는 제한이 있기 때문에 UV 리소그라피로 10㎛ 이하의 미세 선폭을 형성할 경우 제품의 신뢰성이 떨어진다는 문제점을 안고 있다.One of the most widely used microstructure fabrication techniques so far is UV lithography, a method of forming a circuit pattern by injecting ultraviolet rays onto a substrate coated with a photoresist thin film. However, when manufacturing the substrate using the UV lithography method, there is a limitation that the copper foil used as the circuit must be thick and the wet etching method is used, so that the reliability of the product when forming a fine line width of 10 μm or less with UV lithography This has the problem of falling.

최근에는 인쇄회로기판의 집적도가 더욱 높아지는 추세이며 그에 따라 미세 패턴을 형성하는 방법에 대한 연구가 더욱 활발해지고 있는 바, 상술한 UV 리소그라피의 대체 공법으로서 회로 패턴 형성용 스템퍼를 이용하여 고밀도의 기판을 제조하려는 시도가 주목을 받고 있다.In recent years, the degree of integration of printed circuit boards has been increasing and researches on how to form fine patterns have become more active. As a substitute method of the above-described UV lithography, a high-density substrate using a stamper for forming a circuit pattern is used. Attempts to prepare the product have attracted attention.

본 발명은 임프린트 공정 단계를 줄일 수 있는 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법을 제공하고자 한다.The present invention is to provide a stamper and a method of manufacturing a printed circuit board using the same to reduce the imprint process step.

본 발명의 일 측면에 따르면, 스템퍼 몸체부와, 스템퍼 몸체부의 표면에 형성된 양각패턴을 포함하는 스템퍼에 있어서, 상기 양각패턴의 표면에는 요철부가 형성된 것을 특징으로 하는 스템퍼가 제공된다. 이러한 스템퍼는 양각패턴의 표면적을 넓혀, 도금이 용이하도록 한다. 상기 요철부는 톱니 형상인 것이 좋다.According to an aspect of the present invention, a stamper including a stamper body portion and an embossed pattern formed on the surface of the stamper body portion, the surface of the embossed pattern is provided with a stamper characterized in that the uneven portion is formed. This stamper increases the surface area of the relief pattern, thereby facilitating plating. It is preferable that the uneven part is sawtooth-shaped.

본 발명의 다른 측면은, (a) 양각패턴에 제1 요철부가 형성된 스템퍼를 준비하는 단계, (b) 절연층에 스템퍼를 임프린트하여 양각패턴과 제1 요철부에 대응하는 음각패턴과 제2 요철부를 절연층에 형성하는 단계,및 (c) 음각패턴을 도금하여 절연층에 회로패턴을 형성하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법이 제공된다.According to another aspect of the present invention, (a) preparing a stamper having a first uneven portion formed in the embossed pattern, (b) imprinting the stamper on the insulating layer to form a negative pattern corresponding to the embossed pattern and the first uneven portion; Provided are a method of manufacturing a printed circuit board using a stamper, comprising: forming an uneven portion in the insulating layer, and (c) plating the intaglio pattern to form a circuit pattern in the insulating layer.

상기 단계(c)는 (c1) 상기 절연층의 표면에 시드층을 적층하는 단계, (c2) 시드층에 도금층을 적층하는 단계, (c3) 도금층의 일부를 상기 절연층의 표면이 노출되도록 제거하는 단계를 포함하여 이루어 질 수 있다.In step (c), (c1) laminating a seed layer on the surface of the insulating layer, (c2) laminating a plating layer on the seed layer, and (c3) removing a portion of the plating layer so that the surface of the insulating layer is exposed. It can be done including the step.

본 발명의 다른 측면은, 스템퍼 몸체부와, 스템퍼 몸체부의 표면에 형성된 양각패턴을 포함하는 스템퍼에 있어서, 상기 양각패턴은 자성을 가지는 것을 특징으로 하는 스템퍼가 제공된다.Another aspect of the present invention is a stamper comprising a stamper body portion and an embossed pattern formed on the surface of the stamper body portion, wherein the embossed pattern is provided with a stamper having magnetic properties.

본 발명의 다른 측면은, (a)자성이 있는 양각패턴이 형성된 스템퍼를 준비하는 단계, (b) 양각패턴의 자성과 반대되는 자성을 가지며 전도성이 있는 미립자를 포함하는 절연층에 스템퍼를 임프린트하여 미립자가 표면에 노출된 음각패턴을 절연층에 형성하는 단계, 및 (c) 음각패턴을 도금하여 절연층에 회로패턴을 형성하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법이 제공된다. 한편, 상기 절연층은 유동성이 있으며, 상기 단계(b)는 미립자가 자력에 의해 절연층의 표 면으로 이동되었을 때, 절연층을 경화시키는 단계를 포함할 수 있다.According to another aspect of the present invention, (a) preparing a stamper having a magnetic relief pattern is formed, (b) a stamper to the insulating layer containing a conductive particle having a magnetic opposite to the magnetism of the relief pattern A method of manufacturing a printed circuit board using a stamper, comprising: imprinting a negative pattern on the insulating layer to expose the surface of the fine particles, and (c) plating the negative pattern to form a circuit pattern on the insulating layer. Is provided. On the other hand, the insulating layer is fluid, the step (b) may include the step of curing the insulating layer when the fine particles are moved to the surface of the insulating layer by magnetic force.

본 발명의 다른 측면은, 스템퍼 몸체부와, 스템퍼 몸체부의 표면에 형성된 양각패턴을 포함하는 스템퍼에 있어서, 상기 양각패턴에는 고온부가 형성된 것을 특징으로 하는 스템퍼가 개시된다. 상기 몸체부 표면에는 저온부가 형성될 수 있다.Another aspect of the present invention is a stamper comprising a stamper body portion and an embossed pattern formed on the surface of the stamper body portion, wherein the stamper is characterized in that the high temperature portion is formed on the embossed pattern. The low temperature portion may be formed on the surface of the body portion.

본 발명의 다른 측면은, (a) 양각패턴이 형성된 스템퍼에 있어서, 양각패턴을 고온으로 유지하는 단계, (b) 미립자를 포함한 절연층에 스템퍼를 임프린트하여, 미립자가 녹아 응집된 기능층이 표면에 형성된 음각패턴을 상기 절연층에 형성하는 단계, 및 (c) 음각패턴을 도금하여 절연층에 회로패턴을 형성하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법이 제공된다.According to another aspect of the present invention, in (a) a stamper having an embossed pattern, the step of maintaining the embossed pattern at a high temperature, (b) imprinting the stamper on an insulating layer including the fine particles, the fine layer melts and aggregates the functional layer There is provided a method of manufacturing a printed circuit board using a stamper, the method comprising: forming an intaglio pattern formed on the surface of the insulation layer, and (c) plating the intaglio pattern to form a circuit pattern on the insulation layer.

이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in more detail with respect to an embodiment of a preferred stamper according to the present invention and a method of manufacturing a printed circuit board using the same, regardless of the reference numerals in the description with reference to the accompanying drawings. The same or corresponding components are given the same reference numerals and redundant description thereof will be omitted.

도 1은 본 발명의 바람직한 제1 실시예에 따른 스템퍼의 단면도이다. 도 1을 참조하면, 양각패턴(11), 요철부(11a), 스템퍼 몸체부(12), 스템퍼(10)가 도시되어 있다. 1 is a cross-sectional view of a stamper according to a first preferred embodiment of the present invention. Referring to FIG. 1, an embossed pattern 11, an uneven portion 11a, a stamper body portion 12, and a stamper 10 are illustrated.

스템퍼(10)는 임프린트 공정에 사용되는 부재로, 반복적으로 사용가능하다. 스템퍼(10)는 크게 평판형의 스템퍼 몸체부(12)와 양각패턴(11)으로 구성되며, 본 실시예는 양각패턴(11)의 표면에 요철부(11a)를 형성하였다. 스템퍼 몸체부(12)와 양각패턴(11)은 일체적으로 형성되는 것이 일반적이나, 스템퍼 몸체부(12)에 양각패턴(11)을 도금 등의 방법으로 형성될 수도 있다.The stamper 10 is a member used in an imprint process and can be used repeatedly. The stamper 10 includes a plate-shaped stamper body part 12 and an embossed pattern 11. In this embodiment, the uneven part 11a is formed on the surface of the embossed pattern 11. Although the stamper body part 12 and the embossed pattern 11 are generally formed integrally, the stamper body part 12 and the embossed pattern 11 may be formed by plating or the like.

양각패턴(11)의 표면에 형성된 요철부(11a)는 양각패턴(11)의 표면적을 넓히는 역할을 한다. 양각패턴(11)의 표면적이 넓을 때의 장점에 대해서는 이후의 도 3을 참조로 상세히 설명하겠다. 요철부(11a)는 양각패턴(11)이 형성될 때, 일체적으로 형성될 수도 있으며, 양각패턴(11)이 형성된 후 결합될 수도 있다. 본 실시예의 요철부(11a)는 톱니 형상이나, 양각패턴(11)의 표면적을 넓힐 수 있는 형상이라면 다양한 형태가 가능하다.The uneven portion 11a formed on the surface of the relief pattern 11 serves to widen the surface area of the relief pattern 11. Advantages when the surface area of the relief pattern 11 is wide will be described in detail with reference to FIG. 3. The uneven portion 11a may be integrally formed when the relief pattern 11 is formed, or may be combined after the relief pattern 11 is formed. The concave-convex portion 11a of the present embodiment can have various shapes as long as it has a sawtooth shape or a shape that can widen the surface area of the relief pattern 11.

도 2는 본 발명의 바람직한 제2 실시예에 따른 스템퍼를 이용한 인쇄회로기판 제조방법의 순서도이며, 도 3은 본 발명의 바람직한 제2 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도이다. 도 3을 참조하면, 양각패턴(31), 제1 요철부(31a), 스템퍼 몸체부(32), 절연층(33), 음각패턴(33a), 제2 요철부(33b), 기판(34), 도금층(35), 회로패턴(36), 스템퍼(30), 인쇄회로기판(300)이 도시되어 있다.2 is a flowchart illustrating a method of manufacturing a printed circuit board using a stamper according to a second exemplary embodiment of the present invention, and FIG. 3 is a manufacturing process diagram of a printed circuit board using a stamper according to a second exemplary embodiment of the present invention. . Referring to FIG. 3, an embossed pattern 31, a first uneven portion 31a, a stamper body portion 32, an insulating layer 33, an intaglio pattern 33a, a second uneven portion 33b, a substrate ( 34), the plating layer 35, the circuit pattern 36, the stamper 30, and the printed circuit board 300 are illustrated.

도 2의 S21은 양각패턴(31)에 제1 요철부(31a)가 형성된 스템퍼(30)를 준비하는 단계이다. 도 3의 (a)의 스템퍼(30)는 금속성 재질로서, 그 제조 방법은 양각패턴(31)과 제1 요철부(31a)에 대응하는 형태를 가지는 실리콘 기판에 니켈 전주도금으로 이루어 진다.S21 of FIG. 2 is a step of preparing the stamper 30 having the first uneven portion 31a formed on the relief pattern 31. The stamper 30 of FIG. 3A is a metallic material, and the manufacturing method is made of nickel electroplating on a silicon substrate having a shape corresponding to the embossed pattern 31 and the first uneven portion 31a.

도 2의 S22는 절연층(33)에 스템퍼(30)를 임프린트하여 상기 양각패턴(31)과 제1 요철부(31a)에 대응하는 음각패턴(33a)과 제2 요철부(33b)를 상기 절연층(33)에 형성하는 단계로서, 도 3의 (a), (b), (c)는 이에 상응하는 공정이다.S22 of FIG. 2 imprints the stamper 30 on the insulating layer 33 to form the intaglio pattern 33a and the second uneven portion 33b corresponding to the embossed pattern 31 and the first uneven portion 31a. As a step of forming the insulating layer 33, (a), (b), (c) of Figure 3 is a corresponding process.

도 3의 (a)와 같이 우선, 절연층(33)과 스템퍼(30)를 정렬한다. 이때, 절연층(33)은 평판형의 기판(34) 위에 적층된 상태로 정렬되는 것이 좋다. 절연층(33)은 연질이므로 이를 지지해줄 경질의 기판(34)이 필요하기 때문이다.First, as shown in FIG. 3A, the insulating layer 33 and the stamper 30 are aligned. At this time, the insulating layer 33 is preferably aligned in a stacked state on the flat substrate 34. Since the insulating layer 33 is soft, a hard substrate 34 to support it is required.

스템퍼(30)는 양각패턴(31)이 절연층(33)으로 향하도록 정렬되는 것이 좋다 . 이는 임프린트 공정이 스템퍼(30)의 양각패턴(31)을 절연층(33)에 전사하는 공정이기 때문이다.The stamper 30 may be aligned so that the relief pattern 31 faces the insulating layer 33. This is because the imprint process is a process of transferring the embossed pattern 31 of the stamper 30 to the insulating layer 33.

도 3의 (b)는 절연층(33)에 스템퍼(30)를 가압하는 공정이며, 도 3의 (c)는 이형시키는 공정이다. 이와 같은 공정을 끝내면, 음각패턴(33a)과 제2 요철부(33b)가 형성된다. 이러한 음각패턴(33a)과 제2 요철부(33a)에는 도금층(35)이 적층될 부분으로, 궁극적으로는 공정에서 회로패턴(36)이 될 금속이 적층되는 부분이다. 특히, 제2 요철부(33b)는 음각패턴(33a)의 내부 표면적을 높여 도금 공정시 형성되는 도금층(35)과의 접촉면적을 넓혀 접착 강도를 증가시키게 된다.FIG. 3B is a step of pressing the stamper 30 against the insulating layer 33, and FIG. 3C is a step of releasing. When the process is completed, the intaglio pattern 33a and the second uneven portion 33b are formed. The intaglio pattern 33a and the second uneven portion 33a are portions in which the plating layer 35 is to be stacked, and ultimately, portions in which metal to be the circuit pattern 36 in the process are stacked. In particular, the second uneven portion 33b increases the inner surface area of the intaglio pattern 33a to increase the contact area with the plating layer 35 formed during the plating process, thereby increasing the adhesive strength.

도 2의 S23은 음각패턴(33a)을 도금하여 절연층(33)에 회로패턴(36)을 형성 하는 단계로서, 도 3의 (d), (e)는 이에 상응하는 공정이다. 도 3의 (d)와 같이 절연층(33)에 도금층(35)을 적층한다. 도금층(35)은 절연층(33)의 표면에 적층하는 것이 좋다. 이때, 원만한 도금공정을 위하여 절연층(33)의 표면에 시드층(35a)을 미리 적층하는 것이 좋다. 도금 공정 후 연마공정을 거치면, 절연층(33)의 표면이 노출되고 회로패턴(36)이 형성된 인쇄회로기판(300)이 완성된다.S23 of FIG. 2 is a step of forming the circuit pattern 36 on the insulating layer 33 by plating the intaglio pattern 33a, and FIGS. 3D and 3E correspond to the same. As shown in FIG. 3D, the plating layer 35 is laminated on the insulating layer 33. The plating layer 35 is preferably laminated on the surface of the insulating layer 33. At this time, for the smooth plating process, it is preferable to laminate the seed layer 35a on the surface of the insulating layer 33 in advance. When the polishing process is performed after the plating process, the surface of the insulating layer 33 is exposed and the printed circuit board 300 on which the circuit pattern 36 is formed is completed.

도 4는 본 발명의 바람직한 제3 실시예에 따른 스템퍼의 단면도이다. 도 4를 참조하면, 양각패턴(41), 스템퍼 몸체부(42), 스템퍼(40)가 도시되어 있다. 4 is a sectional view of a stamper according to a third preferred embodiment of the present invention. Referring to FIG. 4, an embossed pattern 41, a stamper body 42, and a stamper 40 are illustrated.

스템퍼(40)의 양각패턴(41)은 자성이 있다. 스템퍼 몸체부(42)는 평판형의 형태이다. 양각패턴(41)은 자성을 띠는 물체를 스템퍼 몸체부(42)에 결합하는 방식으로 형성할 수 있으며, 스템퍼 몸체부(42)와 양각패턴(41)을 일체적으로 형성한 후, 양각패턴(41)만 선택적으로 자화시킬 수 있다. 이러한 스템퍼(40)의 사용방법은 도 6의 제조 공정을 통해서 상세히 설명하겠다.The embossed pattern 41 of the stamper 40 is magnetic. The stamper body portion 42 is in the form of a flat plate. The embossed pattern 41 may be formed by coupling a magnetic object to the stamper body part 42, and after the stamper body part 42 and the embossed pattern 41 are integrally formed, Only the embossed pattern 41 may be selectively magnetized. How to use the stamper 40 will be described in detail through the manufacturing process of FIG.

도 5는 본 발명의 바람직한 제4 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 순서도이며, 도 6은 본 발명의 바람직한 제4 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도이다. 도 6을 참조하면, 양각패턴(61), 스템퍼 몸체부(62), 절연층(63), 음각패턴(63a), 미립자(63b), 기판(64), 회로패턴(66), 스템퍼(60), 인쇄회로기판(600)이 도시되어 있다.5 is a manufacturing flowchart of a printed circuit board using a stamper according to a fourth exemplary embodiment of the present invention, and FIG. 6 is a manufacturing process diagram of a printed circuit board using a stamper according to a fourth exemplary embodiment of the present invention. Referring to FIG. 6, an embossed pattern 61, a stamper body part 62, an insulating layer 63, an intaglio pattern 63a, fine particles 63b, a substrate 64, a circuit pattern 66, and a stamper 60, printed circuit board 600 is shown.

도 5의 S51은 자성이 있는 양각패턴(61)이 형성된 스템퍼(60)를 준비하는 단 계로서, 이는 이미 도 4의 실시예에서 설명한 바이다.S51 of FIG. 5 is a step of preparing a stamper 60 on which a magnetic relief pattern 61 is formed, as described above in the embodiment of FIG. 4.

도 5의 S52는 양각패턴(61)의 자성과 반대되는 자성을 가지는 미립자(63b)를 포함하는 절연층(63)에 스템퍼(60)를 인프린트하여 미립자(63b)가 표면에 노출된 음각패턴(63a)을 절연층(63)에 형성하는 단계로서, 도 6의 (a), (b), (c)는 이에 상응하는 공정이다.In FIG. 5, S52 is an intaglio in which the fine particles 63b are exposed on the surface by imprinting the stamper 60 on the insulating layer 63 including the fine particles 63b having magnets opposite to those of the relief pattern 61. As a step of forming the pattern 63a in the insulating layer 63, (a), (b) and (c) of FIG. 6 are corresponding processes.

우선, 도 6의 (a)와 같이 스템퍼(60)와 절연층(63)을 정렬한다. 스템퍼(60)의 양각패턴(61)은 자성을 가진다. 절연층(60)의 내부에는 양각패턴(61)의 자성과 반대되는 자성을 가지는 미립자(63b)가 포함되어 있다. 미립자(63b)는 나노 사이즈의 금속인 것이 좋으며, 전기 전도성이 있는 것이 좋다. 한편, 절연층(63)은 미립자(63b)가 쉽게 유동할 수 있도록 낮은 점성을 유지하는 것이 좋다. 또한, 절연층(63)의 형태를 유지하기 위하여 평판형의 기판(64)을 절연층(63)의 하면에 위치시키는 것이 좋다. First, the stamper 60 and the insulating layer 63 are aligned as shown in FIG. The embossed pattern 61 of the stamper 60 has magnetic properties. The inside of the insulating layer 60 includes fine particles 63b having magnetism opposite to that of the relief pattern 61. The fine particles 63b are preferably nano-sized metals and preferably electrically conductive. On the other hand, it is preferable that the insulating layer 63 maintain a low viscosity so that the fine particles 63b can easily flow. In addition, in order to maintain the shape of the insulating layer 63, the flat substrate 64 is preferably placed on the lower surface of the insulating layer 63.

도 6의 (b)는 절연층(63)에 스템퍼(60)를 가압는 공정으로, 스템퍼(60)의 양각패턴(61)은 절연층(63)의 내부로 함침된다. 이때, 절연층(63) 내부에 포함된 미립자(63b)는 자성이 있는 양각패턴(61)과 인력이 작용하여, 양각패턴(61)의 경계면에 위치하게 된다. 이후, 절연층(63)을 경화시키면, 미립자(63b)는 고정된다.6B illustrates a step of pressing the stamper 60 against the insulating layer 63, and the embossed pattern 61 of the stamper 60 is impregnated into the insulating layer 63. In this case, the fine particles 63b included in the insulating layer 63 may act on the magnetic relief pattern 61 and the attraction force, and thus are located at the boundary surface of the relief pattern 61. Thereafter, when the insulating layer 63 is cured, the fine particles 63b are fixed.

도 6의 (c)는 스템퍼(60)와 절연층(63)의 이형공정으로서, 스템퍼(60)를 이형시키면, 양각패턴(61)에 대응하는 형태의 음각패턴(63a)이 절연층(63)에 형성된다. 이때, 음각패턴(63a)의 표면에는 미립자(63b)가 위치한다. 6C illustrates a release process of the stamper 60 and the insulating layer 63. When the stamper 60 is released, the intaglio pattern 63a of the shape corresponding to the embossed pattern 61 is insulated from the insulating layer. It is formed at 63. At this time, the fine particles (63b) is located on the surface of the intaglio pattern (63a).

도 5의 S53은 음각패턴(63a)을 도금하여 절연층(63)에 회로패턴(66)을 형성 하는 단계로서, 도 6의 (d)와 (e)는 이에 상응하는 공정이다. 음각패턴(63a)의 내부 표면은 전도성 미립자(63b)로 채워져 있기 때문에, 별도의 시드층을 형성하지 않고 도금이 가능하다. 도금 공정을 거치면, 도 6의 (d)와 같이 된다. 이때, 도금은 음각패턴(63a)에만 형성되기 때문에, 별도의 연마공정을 필요로 하지 않고 회로패턴(66)을 형성할 수 있다. 이후, 기판(64)을 제거하면, 인쇄회로기판(600)이 형성된다.S53 of FIG. 5 is a step of forming the circuit pattern 66 on the insulating layer 63 by plating the intaglio pattern 63a, and FIGS. 6D and 6E correspond to the corresponding processes. Since the inner surface of the intaglio pattern 63a is filled with the conductive fine particles 63b, plating can be performed without forming a separate seed layer. After the plating process, it becomes as shown in FIG. At this time, since the plating is formed only on the intaglio pattern 63a, the circuit pattern 66 can be formed without requiring a separate polishing process. Thereafter, when the substrate 64 is removed, the printed circuit board 600 is formed.

도 7은 본 발명의 바람직한 제5 실시예에 따른 스템퍼의 단면도이다. 도 7을 참조하면, 양각패턴(71), 스템퍼 몸체부(72), 고온부(73a), 저온부(73b), 스템퍼(70)가 도시되어 있다.7 is a sectional view of a stamper according to a fifth preferred embodiment of the present invention. Referring to FIG. 7, an embossed pattern 71, a stamper body portion 72, a high temperature portion 73a, a low temperature portion 73b, and a stamper 70 are illustrated.

본 실시예의 스템퍼(70)는 양각패턴(71)에 고온부(73a)를 형성하여 온도 조절이 가능하도록 되어 있으며, 양각패턴(71)이 형성되지 않은 스템퍼 몸체부(72)의 표면에는 저온부(73b)가 형성된 것을 특징으로 한다. 고온부(73a)에는 전기에너지를 열에너지로 변환하는 장치가 내장될 수도 있으며, 외부로부터 전도에 의해서 열을 공급 받아 고온을 유지할 수도 있다. 저온부(73b)의 경우 외부에 위치하는 저온의 물체에 의해 전도의 방법으로 저온을 유지하는 것이 좋다. 이와 같이 고온부(73a)와 저온부(73b)의 용도에 대해서는 이하의 실시예에서 상세히 설명하도록 한다. In the present embodiment, the stamper 70 forms a high temperature portion 73a on the embossed pattern 71 to control the temperature, and a low temperature portion on the surface of the stamper body portion 72 on which the embossed pattern 71 is not formed. (73b) is formed. The high temperature unit 73a may have a built-in device for converting electrical energy into thermal energy, and may be supplied with heat from the outside to maintain high temperature. In the case of the low temperature portion 73b, it is preferable to maintain the low temperature by a method of conduction by a low temperature object located outside. The use of the high temperature portion 73a and the low temperature portion 73b will be described in detail in the following embodiments.

도 8은 본 발명의 바람직한 제6 실시예에 따른 스템퍼를 이용한 인쇄회로기 판의 제조 순서도이며, 도 9는 본 발명의 바람직한 제6 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도이다. 도 9를 참조하면, 양각패턴(91), 스템퍼 몸체부(92), 절연층(93), 음각패턴(93a), 미립자(93b), 기판(94), 고온부(95a), 저온부(95b), 회로패턴(96), 기능층(98), 도금층(99), 시드층(99a), 스템퍼(90)가 도시되어 있다. 8 is a manufacturing flowchart of a printed circuit board using a stamper according to a sixth exemplary embodiment of the present invention, and FIG. 9 is a manufacturing process diagram of a printed circuit board using a stamper according to a sixth exemplary embodiment of the present invention. . 9, an embossed pattern 91, a stamper body 92, an insulating layer 93, an intaglio pattern 93a, fine particles 93b, a substrate 94, a high temperature portion 95a, and a low temperature portion 95b. ), A circuit pattern 96, a functional layer 98, a plating layer 99, a seed layer 99a, and a stamper 90 are shown.

도 8의 S81은 양각패턴(91)이 형성된 스템퍼(90)에 있어서, 상기 양각패턴(91)을 고온으로 유지하는 단계이다. 양각패턴(91)에는 고온부(95a)가 형성되어 있어 양각패턴(91)의 온도를 조절할 수 있다. 한편, 양각패턴(91)이 형성되지 않은 스템퍼 몸체부(92)의 표면에는 저온부(95b)를 형성하여 양각패턴(91)과의 온도차를 뚜렷하게 할 수 있다. 이러한 스템퍼(90)의 구조는 도 7의 실시예에서 설명한 바이다. S81 of FIG. 8 is a step of maintaining the relief pattern 91 at a high temperature in the stamper 90 having the relief pattern 91 formed thereon. The high temperature portion 95a is formed in the relief pattern 91 to adjust the temperature of the relief pattern 91. Meanwhile, a low temperature portion 95b may be formed on the surface of the stamper body portion 92 on which the relief pattern 91 is not formed, so that the temperature difference with the relief pattern 91 may be clear. The structure of the stamper 90 is as described in the embodiment of FIG.

도 8의 S82는 미립자(93b)를 포함한 절연층(93)에 스템퍼(90)를 임프린트하여 미립자(93b)가 녹아 응집된 기능층(98)이 표면에 형성된 음각패턴(93a)을 절연층(93)에 형성하는 단계로서, 도 9의 (a), (b), (c)는 이에 상응하는 공정이다.S82 of FIG. 8 shows the intaglio pattern 93a having the functional layer 98 formed on the surface by imprinting the stamper 90 on the insulating layer 93 including the fine particles 93b. As a step of forming in (93), (a), (b), (c) of Fig. 9 is a corresponding process.

도 9의 (a)는 양각패턴(91)이 고온으로 유지된 스템퍼(90)를 절연층(93)의 상면에 정렬하는 공정으로, 절연층(93)의 내부에는 미립자(93b)를 포함하고 있다. 여기서 미립자(93b)는 나머지 절연층(93)을 이루는 재료보다 녹는점이 낮은 재료이다. 따라서, 미립자(93b)가 고온의 양각패턴(91)과 접촉하면 녹아서 응집되게 된다. 양각패턴(91) 이외의 부분의 미립자(93b)는 녹지 않도록 스템퍼 몸체부(92)의 표면에는 저온부(95b)를 형성하거나, 단열재료를 부착하는 것이 좋다. 양각패 턴(91)이 "고온"으로 유지된다는 의미는 미립자(93b)가 녹는 정도의 온도를 말한다. 미립자(93b)의 녹는 점은 각각의 재료마다 다르므로 정확히 명시하기에는 어려움이 있다. FIG. 9A illustrates a process of aligning the stamper 90 on which the relief pattern 91 is maintained at a high temperature with an upper surface of the insulating layer 93. The inside of the insulating layer 93 includes fine particles 93b. Doing. Herein, the fine particles 93b are materials having a lower melting point than those of the remaining insulating layer 93. Therefore, when the fine particles 93b come into contact with the high-temperature relief pattern 91, they are melted and aggregated. It is preferable to form a low temperature portion 95b on the surface of the stamper body portion 92 or to attach a heat insulating material so that the fine particles 93b in portions other than the relief pattern 91 do not melt. The fact that the relief pattern 91 is maintained at "high temperature" means a temperature at which the fine particles 93b are melted. Since the melting point of the fine particles 93b is different for each material, it is difficult to specify precisely.

미립자(93b)는 기능성 재질로서 무전해 도금과의 밀착성이 좋은 재료, 스템퍼(90)와 이형하기 쉽도록 하는 재료 등이 될 수 있다The fine particles 93b may be a material having good adhesion to the electroless plating as a functional material, a material that is easy to release from the stamper 90, and the like.

도 9의 (b)는 절연층(93)에 스템퍼(90)를 가압하는 단계로서, 고온의 양각패턴(91)의 경계면에는 미립자(93b)가 녹은 뒤 응집되어 경화된 기능층(98)이 형성된다. FIG. 9B illustrates a step of pressing the stamper 90 against the insulating layer 93, and the fine layer 93b is melted and aggregated and cured at the boundary surface of the high-temperature relief pattern 91. Is formed.

도 9의 (c)는 절연층(93)으로부터 스템퍼(90)를 이형시키는 공정이다. 스템퍼(90)를 이형시키면, 양각패턴(91)과 대응되는 형태의 음각패턴(93a)이 절연층(93)에 형성된다. 기능층(98)이 이형을 쉽게하는 성질이 있다면, 본 단계에서 이형공정이 원만하게 이루어 질 것이다. 기능층(98)이 도금공정을 용이하게 하는 목적이라면, 이후의 공정에서 시드층(99a)과의 접착력이 좋을 것이다. 한편, 본 실시예의 기능층(98)은 시드층(99a)과의 접착력을 좋게 하는 성질이 있다. 따라서, 이후의 공정은 이를 중심으로 설명할 것이다.9C is a step of releasing the stamper 90 from the insulating layer 93. When the stamper 90 is released, an intaglio pattern 93a having a shape corresponding to the embossed pattern 91 is formed in the insulating layer 93. If the functional layer 98 has a property of easy release, the release process will be smooth at this stage. If the functional layer 98 is for the purpose of facilitating the plating process, the adhesion with the seed layer 99a in the subsequent process will be good. On the other hand, the functional layer 98 of the present embodiment has a property of improving the adhesion to the seed layer (99a). Therefore, subsequent processes will be described based on this.

도 8의 S83은 음각패턴(93a)을 도금하여 절연층(93)에 회로패턴(96)을 형성하는 단계로서, 도 9의 (d), (e), (f)는 이에 상응하는 공정이다.S83 of FIG. 8 is a step of forming a circuit pattern 96 on the insulating layer 93 by plating the intaglio pattern 93a, and FIGS. 9D, 9E, and 9F are corresponding processes. .

도 9의 (d)는 도금층(99)을 형성하는 단계이다. 음각패턴(93a)의 표면에는 기능층(98)이 형성되어 있다. 도금층(99)을 형성하기 위해서는 우선 절연층(93) 표면에 시드층(99a)을 적층하는데, 시드층(99a)은 전해도금으로 도금층(99)이 형성되 기 쉽도록 한다. 이러한 시드층(99a)이 음각패턴(93a)의 표면에 얼마나 잘 형성되느냐가 도금층(99)과 절연층(93)의 접착력을 결정하며, 원만한 도금 공정의 진행여부를 결정한다. 본 실시예의 기능층(98)은 시드층(99a)과의 접착력을 높이므로, 도금 공정이 원만히 이루어진다. 9D is a step of forming the plating layer 99. The functional layer 98 is formed on the surface of the intaglio pattern 93a. In order to form the plating layer 99, first, a seed layer 99a is stacked on the surface of the insulating layer 93, and the seed layer 99a is easy to form the plating layer 99 by electroplating. How well the seed layer 99a is formed on the surface of the intaglio pattern 93a determines the adhesion between the plating layer 99 and the insulating layer 93, and determines whether the smooth plating process proceeds. Since the functional layer 98 of the present embodiment increases the adhesive strength with the seed layer 99a, the plating process is smoothly performed.

도 9의 (e)는 도금층(99)을 연마하여 절연층(93)에 회로패턴(96)을 형성하는 단계이다. 연마는 절연층(93)의 표면이 드러날 때까지 하게 되는데, 이 부분은 기능층(98)이 형성되지 않은 부분이다. 따라서, 시드층(99a)과 절연층(93)의 접착력이 약하다. 결과적으로 쉽게 연마가 가능하다.9E is a step of forming the circuit pattern 96 on the insulating layer 93 by polishing the plating layer 99. Polishing is performed until the surface of the insulating layer 93 is exposed, which is the portion where the functional layer 98 is not formed. Therefore, the adhesion between the seed layer 99a and the insulating layer 93 is weak. As a result, it can be easily polished.

도 9의 (F)는 기판(94)을 제거하여 인쇄회로기판(900)을 제조하는 공정이다.9F illustrates a process of manufacturing the printed circuit board 900 by removing the substrate 94.

상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the preferred embodiments of the present invention have been described above, those skilled in the art may variously modify and modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that it can be changed.

상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 스템퍼의 양각패턴에 요철을 형성함으로써 도금층과의 접착 면적을 넓혀 접착력을 증가시킨다.According to the preferred embodiment of the present invention as described above, by forming the irregularities in the embossed pattern of the stamper to increase the adhesive strength by widening the adhesive area with the plating layer.

또한, 스템퍼의 양각패턴에 자성을 부여하고, 절연층의 음각패턴의 표면에 전도성이 있으면서 상기 양각패턴의 자성과 반대되는 자성을 가지는 미립자를 분포 시킴으로써 시드층을 형성하지 않고, 회로패턴을 형성할 수 있다.In addition, a circuit pattern is formed without forming a seed layer by imparting magnetism to the embossed pattern of the stamper and distributing fine particles having conductivity on the surface of the engraved pattern of the insulating layer and having magnetism opposite to that of the embossed pattern. can do.

또한, 스템퍼의 양각패턴에 고온부를 형성하여 미립자를 절연층의 음각패턴의 표면에 응집시킬 수 있어, 시드층과의 접착력 또는 스템퍼와의 이형성을 증가시키게 된다.In addition, by forming a high temperature portion in the embossed pattern of the stamper to aggregate the fine particles on the surface of the intaglio pattern of the insulating layer, thereby increasing the adhesive force with the seed layer or the releasability with the stamper.

Claims (10)

삭제delete 삭제delete (a) 양각패턴에 제1 요철부가 형성된 스템퍼를 준비하는 단계;(a) preparing a stamper having a first uneven portion formed on an embossed pattern; (b) 절연층에 상기 스템퍼를 임프린트하여 상기 양각패턴과 상기 제1 요철부에 대응하는 음각패턴과 제2 요철부를 상기 절연층에 형성하는 단계; 및 (b) imprinting the stamper on an insulating layer to form an intaglio pattern and a second uneven portion corresponding to the embossed pattern and the first uneven portion in the insulating layer; And (c) 상기 음각패턴을 도금하여 상기 절연층에 회로패턴을 형성하는 단계를 포함하되,(c) forming a circuit pattern on the insulating layer by plating the intaglio pattern; 상기 단계(c)는,Step (c) is, (c1) 상기 절연층의 표면에 시드층을 적층하는 단계;(c1) depositing a seed layer on the surface of the insulating layer; (c2) 상기 시드층에 도금층을 적층하는 단계;(c2) depositing a plating layer on the seed layer; (c3) 상기 도금층의 일부를 상기 절연층 표면이 노출되도록 제거하는 단계를 포함하는 것을 특징으로 하는 스템퍼를 이용한 인쇄회로기판 제조방법. (c3) removing the portion of the plating layer to expose the surface of the insulating layer. 삭제delete 스템퍼 몸체부와;A stamper body portion; 상기 스템퍼 몸체부의 표면에 형성된 양각패턴을 포함하는 스템퍼에 있어서,In the stamper comprising an embossed pattern formed on the surface of the stamper body portion, 상기 양각패턴은 자성을 가지는 것을 특징으로 하는 스템퍼.Stamper, characterized in that the embossed pattern has a magnetic. (a)자성이 있는 양각패턴이 형성된 스템퍼를 준비하는 단계;(a) preparing a stamper having a magnetic relief pattern formed thereon; (b)상기 양각패턴의 자성과 반대되는 자성을 가지며 전도성이 있는 미립자를 포함하는 절연층에 상기 스템퍼를 임프린트하여 상기 미립자가 표면에 노출된 음각패턴을 상기 절연층에 형성하는 단계; 및(b) imprinting the stamper on an insulating layer including conductive particles having magnetic properties opposite to that of the embossed pattern, thereby forming a negative pattern on the surface of which the fine particles are exposed; And (c) 상기 음각패턴을 도금하여 상기 절연층에 회로패턴을 형성하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판 제조방법.(C) a method of manufacturing a printed circuit board using a stamper comprising the step of plating the intaglio pattern to form a circuit pattern on the insulating layer. 제6항에 있어서,The method of claim 6, 상기 절연층은 유동성이 있으며,The insulating layer is fluid, 상기 단계(b)는 상기 미립자가 자력에 의해 상기 절연층의 표면으로 이동되었을 때, 상기 절연층을 경화시키는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법.The step (b) is a manufacturing method of a printed circuit board using a stamper comprising the step of curing the insulating layer when the fine particles are moved to the surface of the insulating layer by a magnetic force. 스템퍼 몸체부와;A stamper body portion; 상기 스템퍼 몸체부의 표면에 형성된 양각패턴을 포함하는 스템퍼에 있어서,In the stamper comprising an embossed pattern formed on the surface of the stamper body portion, 상기 양각패턴에는 고온부가 형성된 것을 특징으로 하는 스템퍼.Stamper, characterized in that the high temperature portion is formed in the embossed pattern. 제8항에 있어서,The method of claim 8, 상기 몸체부 표면에는 저온부가 형성된 것을 특징으로 하는 스템퍼.Stamper, characterized in that the low temperature portion is formed on the body portion surface. (a) 양각패턴이 형성된 스템퍼에 있어서, 상기 양각패턴을 고온으로 유지하는 단계;(a) a stamper having an embossed pattern, comprising: maintaining the embossed pattern at a high temperature; (b) 미립자를 포함한 절연층에 상기 스템퍼를 임프린트하여, 상기 미립자가 녹아 응집된 기능층이 표면에 형성된 음각패턴을 상기 절연층에 형성하는 단계; 및(b) imprinting the stamper on an insulating layer including fine particles to form an intaglio pattern on the surface of which the fine layer is formed by melting the fine particles; And (c) 상기 음각패턴을 도금하여 절연층에 회로패턴을 형성하는 단계를 포함하 는 스템퍼를 이용한 인쇄회로기판의 제조방법. (c) forming a circuit pattern on an insulating layer by plating the intaglio pattern.
KR1020070010464A 2007-02-01 2007-02-01 Stamper and PCB manufacturing method using thereof KR100851068B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070010464A KR100851068B1 (en) 2007-02-01 2007-02-01 Stamper and PCB manufacturing method using thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070010464A KR100851068B1 (en) 2007-02-01 2007-02-01 Stamper and PCB manufacturing method using thereof

Publications (2)

Publication Number Publication Date
KR20080072145A KR20080072145A (en) 2008-08-06
KR100851068B1 true KR100851068B1 (en) 2008-08-12

Family

ID=39882530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070010464A KR100851068B1 (en) 2007-02-01 2007-02-01 Stamper and PCB manufacturing method using thereof

Country Status (1)

Country Link
KR (1) KR100851068B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012078009A3 (en) * 2010-12-09 2012-09-07 한국기계연구원 Method for manufacturing a roll for roll printing/roll imprinting

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346516A (en) 1980-05-26 1982-08-31 Fujitsu Limited Method of forming a ceramic circuit substrate
JP2001320150A (en) * 2000-02-29 2001-11-16 Mitsui Chemicals Inc Wiring board by stamper and manufacturing method thereof
JP2001347529A (en) * 2000-06-06 2001-12-18 Mitsui Chemicals Inc Stamper for manufacturing circuit board and method for manufacturing stamper
KR20030066360A (en) * 2002-02-05 2003-08-09 소니 가부시끼 가이샤 Semiconductor device built-in multilayer wiring board and method of manufacturing same
KR20050085879A (en) * 2002-12-24 2005-08-29 티디케이가부시기가이샤 Electronic part manufacturing method and electronic part
KR20060018262A (en) * 2003-09-29 2006-02-28 이비덴 가부시키가이샤 Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same
JP2006216836A (en) * 2005-02-04 2006-08-17 Bridgestone Corp Circuit-pattern forming method and circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346516A (en) 1980-05-26 1982-08-31 Fujitsu Limited Method of forming a ceramic circuit substrate
JP2001320150A (en) * 2000-02-29 2001-11-16 Mitsui Chemicals Inc Wiring board by stamper and manufacturing method thereof
JP2001347529A (en) * 2000-06-06 2001-12-18 Mitsui Chemicals Inc Stamper for manufacturing circuit board and method for manufacturing stamper
KR20030066360A (en) * 2002-02-05 2003-08-09 소니 가부시끼 가이샤 Semiconductor device built-in multilayer wiring board and method of manufacturing same
KR20050085879A (en) * 2002-12-24 2005-08-29 티디케이가부시기가이샤 Electronic part manufacturing method and electronic part
KR20060018262A (en) * 2003-09-29 2006-02-28 이비덴 가부시키가이샤 Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same
JP2006216836A (en) * 2005-02-04 2006-08-17 Bridgestone Corp Circuit-pattern forming method and circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012078009A3 (en) * 2010-12-09 2012-09-07 한국기계연구원 Method for manufacturing a roll for roll printing/roll imprinting
US9211575B2 (en) 2010-12-09 2015-12-15 Korea Institute Of Machinery & Materials Method of manufacturing roll for roll printing/roll imprinting

Also Published As

Publication number Publication date
KR20080072145A (en) 2008-08-06

Similar Documents

Publication Publication Date Title
US8187518B2 (en) Method for manufacturing substrate by imprinting
TW200306771A (en) Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
CN103887189B (en) For manufacturing the method for chip layout and chip layout
JP2006210866A (en) Method of manufacturing printed circuit board
TW201234945A (en) Printed circuit board and method for manufacturing the same
TW200414838A (en) Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
US7353600B2 (en) Circuit board fabrication method and circuit board
US20110089138A1 (en) Method of manufacturing printed circuit board
TWI471073B (en) Circuit substrate and manufacturing method thereof
KR100851068B1 (en) Stamper and PCB manufacturing method using thereof
KR20160092686A (en) Fine circuit board and its manufacturing method
TW201114348A (en) Printed circuit board and manufacturing method thereof
JP2014017534A (en) Method for manufacturing wiring board
JP5406241B2 (en) Wiring board manufacturing method
EP3723122B1 (en) Component carrier comprising a double layer structure
JP2012169486A (en) Base material, wiring board, production method of base material and production method of wiring board
TW404149B (en) Production method for wiring board
KR100771472B1 (en) Pcb manufacturing method using stamper
KR20090065896A (en) Film substrate formed with fine circuit thereon and manufacturing method thereof
JP4720767B2 (en) Flexible substrate and manufacturing method thereof
KR20090076380A (en) Film substrate formed with fine circuit thereon and manufacturing method thereof
JPH1174640A (en) Manufacture of printed wiring board
KR101138553B1 (en) Flexible Laminate THEREON AND MANUFACTURING METHOD THEREOF
JP2012004022A (en) Sheet-like metal mold and circuit connection member, and their manufacturing method
KR100836633B1 (en) Manufacturing method of stamper

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110711

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee