KR100849809B1 - Method for forming semiconductor device - Google Patents

Method for forming semiconductor device Download PDF

Info

Publication number
KR100849809B1
KR100849809B1 KR1020060042954A KR20060042954A KR100849809B1 KR 100849809 B1 KR100849809 B1 KR 100849809B1 KR 1020060042954 A KR1020060042954 A KR 1020060042954A KR 20060042954 A KR20060042954 A KR 20060042954A KR 100849809 B1 KR100849809 B1 KR 100849809B1
Authority
KR
South Korea
Prior art keywords
forming
layer
lower electrode
semiconductor device
soc
Prior art date
Application number
KR1020060042954A
Other languages
Korean (ko)
Other versions
KR20070109651A (en
Inventor
반근도
이기령
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060042954A priority Critical patent/KR100849809B1/en
Publication of KR20070109651A publication Critical patent/KR20070109651A/en
Application granted granted Critical
Publication of KR100849809B1 publication Critical patent/KR100849809B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02285—Langmuir-Blodgett techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 소자의 캐패시터를 형성하는데 있어서 실린더형의 하부 전극이 쓰러지는 문제를 해결하기 위하여 하부 전극을 형성하는 희생층을 비정질탄소층으로 형성하였으나, 이 과정에서 비정질탄소층의 광흡수성으로 인하여 저장전극 콘택 플러그와 하부전극용 감광막 마스크 패턴의 정렬 공정이 정상적으로 수행되지 못하는 문제가 발생하였고 이를 방지하기 위하여, 하부 전극을 형성하는 희생층을 SOC(Spin On Carbon)층으로 형성하고 반사방지막 및 하드마스크의 기능을 동시에 수행하는 다기능 하드마스크층을 더 형성함으로써, 오정렬에 대한 위험을 감소시킬 수 있고 하부 전극의 쓰러짐 문제없이 안정적으로 캐패시터 형성 공정을 수행할 수 있도록 하는 반도체 소자의 형성 방법에 관한 발명이다.In order to solve the problem of the cylindrical lower electrode falling down when forming the capacitor of the semiconductor device, the sacrificial layer forming the lower electrode was formed of an amorphous carbon layer, but in this process, the storage electrode contact plug due to the light absorption of the amorphous carbon layer And the alignment process of the photoresist mask pattern for the lower electrode was not performed normally. In order to prevent this problem, the sacrificial layer forming the lower electrode was formed of a spin on carbon (SOC) layer and the functions of the anti-reflection film and the hard mask were performed. The present invention relates to a method of forming a semiconductor device, which further reduces the risk of misalignment by forming a multi-function hard mask layer which is performed simultaneously, and enables the capacitor forming process to be stably performed without the problem of falling of the lower electrode.

Description

반도체 소자의 형성 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}Method of forming a semiconductor device {METHOD FOR FORMING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1e는 종래 기술에 따른 캐패시터의 하부 전극을 형성하는 방법을 도시한 단면도들.1A-1E are cross-sectional views illustrating a method of forming a lower electrode of a capacitor according to the prior art.

도 2는 희생층으로 산화막을 사용한 경우 정렬 마크를 도시한 단면도.2 is a cross-sectional view showing alignment marks when an oxide film is used as a sacrificial layer.

도 3은 희생층으로 비정질탄소층을 사용한 경우 정렬 마크를 도시한 단면도.3 is a cross-sectional view showing an alignment mark when an amorphous carbon layer is used as a sacrificial layer.

도 4a 내지 도 4f는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들.4A to 4F are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 종래 기술에 따른 반도체 소자의 캐패시터를 형성하는데 있어서 실린더형의 하부 전극이 쓰러지는 문제를 해결하기 위하여 하부 전극을 형성하는 희생층을 비정질탄소층으로 형성하였다. 그러나, 이 과정에서 비정질탄소층의 광흡수성으로 인하여 저장전극 콘택 플러그와 하부전극용 감광막 마스크 패턴의 정렬 공정이 정상적으로 수행되지 못하는 문제가 발생하였고, 이를 방지하기 위하여, 하부 전극을 형성하는 희생층을 SOC(Spin On Carbon)층으로 형성하고 반사방지막 및 하드마스크의 기능을 동시에 수행하는 다기능 하드마스크층을 더 형성함으로써, 오정렬에 대한 위험을 감소시키며, 하부 전극의 쓰러짐 문제없이 안정적으로 캐패시터 형성 공정을 수행할 수 있도록 하는 반도체 소자의 형성 방법에 관한 발명이다.The present invention relates to a method of forming a semiconductor device, and in order to solve the problem of the cylindrical lower electrode falling when forming a capacitor of the semiconductor device according to the prior art, a sacrificial layer for forming the lower electrode is formed of an amorphous carbon layer. . However, in this process, due to the light absorption of the amorphous carbon layer, the alignment process of the storage electrode contact plug and the photoresist mask pattern for the lower electrode may not be normally performed. In order to prevent this, the sacrificial layer forming the lower electrode may be prevented. By forming a SOC (Spin On Carbon) layer and further forming a multi-functional hard mask layer that simultaneously performs the functions of an anti-reflection film and a hard mask, the risk of misalignment is reduced, and the capacitor formation process is stably performed without falling down of the lower electrode. The invention relates to a method of forming a semiconductor device that can be performed.

반도체 소자의 캐패시터 형성 공정은 하부 전극을 형성하는 희생층으로 산화막을 사용한다.In the capacitor forming process of the semiconductor device, an oxide film is used as a sacrificial layer for forming a lower electrode.

도 1a 내지 도 1e는 종래 기술에 따른 캐패시터의 하부 전극을 형성하는 방법을 도시한 단면도들이다.1A to 1E are cross-sectional views illustrating a method of forming a lower electrode of a capacitor according to the prior art.

도 1a를 참조하면, 반도체 기판(미도시) 상부에 저장전극 콘택 플러그(20)를 포함하는 층간절연막(10)을 형성한다. 다음에는, 층간절연막(10) 상부에 식각 정지막(30) 및 하부 전극 형성용 희생산화막(40)을 순차적으로 형성한다. 그 다음에는, 희생산화막(40) 상부에 하부전극용 감광막 패턴(70)을 형성한다.Referring to FIG. 1A, an interlayer insulating layer 10 including a storage electrode contact plug 20 is formed on a semiconductor substrate (not shown). Next, the etch stop film 30 and the sacrificial oxide film 40 for forming the lower electrode are sequentially formed on the interlayer insulating film 10. Thereafter, a photoresist pattern 70 for lower electrodes is formed on the sacrificial oxide film 40.

도 1b를 참조하면, 감광막 패턴(70)을 식각 마스크로 희생산화막(40) 및 식각 정지막(30)을 식각하여 하부 전극 영역(80)을 형성한다.Referring to FIG. 1B, the sacrificial oxide layer 40 and the etch stop layer 30 are etched using the photoresist pattern 70 as an etch mask to form the lower electrode region 80.

도 1c를 참조하면, 하부 전극 영역(80)을 포함하는 반도체 기판 전면에 하부 전극 물질(90)을 형성한다.Referring to FIG. 1C, the lower electrode material 90 is formed on the entire surface of the semiconductor substrate including the lower electrode region 80.

도 1d를 참조하면, 희생산화막(40) 상부에 형성된 하부 전극 물질(90)을 제거하여 각각의 저장전극 콘택 플러그(20)에 하나의 하부 전극(95)만 접속되도록 한다.Referring to FIG. 1D, only one lower electrode 95 is connected to each storage electrode contact plug 20 by removing the lower electrode material 90 formed on the sacrificial oxide layer 40.

도 1e를 참조하면, 희생산화막(40)을 습식식각 방법으로 모두 제거한다. 후속 공정에서 하부 전극(95)의 표면에 유전층을 형성한 후 반도체 기판 전면에 플레이트 전극층을 형성하여 캐패시터를 완성한다. 그러나, 희생산화막(40)의 습식식각 공정에서 하부 전극(95)이 쓰러지는 문제가 발생하여 후속의 캐패시터 형성 공정이 정상적으로 수행되지 못하는 문제가 있다.Referring to FIG. 1E, all of the sacrificial oxide film 40 is removed by a wet etching method. In a subsequent process, a dielectric layer is formed on the surface of the lower electrode 95 and a plate electrode layer is formed on the entire surface of the semiconductor substrate to complete the capacitor. However, in the wet etching process of the sacrificial oxide film 40, a problem occurs that the lower electrode 95 collapses, thereby preventing the subsequent formation of the capacitor.

이러한 문제를 해결하기 위하여, 희생산화막을 비정질탄소층으로 대체하는 방법이 제시되었으나 반도체 기판의 외곽 영역에 형성된 정렬 마크에 있어서, 상기 비정질탄소층은 광흡수성을 갖고 있어서 하부 전극 형성 이전에 형성된 정렬 마크까지 도달하지 못하여, 저장전극 콘택 플러그와 감광막 패턴을 정렬시키는 공정이 정상적으로 수행되지 못하는 문제가 있다.In order to solve this problem, a method of replacing the sacrificial oxide film with an amorphous carbon layer has been proposed, but in the alignment mark formed on the outer region of the semiconductor substrate, the amorphous carbon layer has light absorption, so that the alignment mark formed before the lower electrode is formed. There is a problem that the process of aligning the storage electrode contact plug and the photoresist pattern may not be performed normally.

도 2는 희생층으로 산화막을 사용한 경우 정렬 마크를 도시한 단면도이다.2 is a cross-sectional view illustrating alignment marks when an oxide film is used as a sacrificial layer.

도 2를 참조하면, 캐패시터가 형성된 반도체 기판의 외곽 영역에 소정 개수의 정렬 키들을 포함하는 정렬 마크를 형성한다. 이때, 상기 정렬 키는 층간절연막(10)으로 형성되며, 그 상부에는 캐패시터 형성 공정에서 사용되는 식각 정지막(30) 및 희생산화막(40)이 동일하게 적층된다.Referring to FIG. 2, an alignment mark including a predetermined number of alignment keys is formed in an outer region of a semiconductor substrate on which a capacitor is formed. In this case, the alignment key is formed of the interlayer insulating film 10, and the etch stop film 30 and the sacrificial oxide film 40 used in the capacitor forming process are stacked on the same.

다음에는, 정렬 공정에 사용되는 빛을 상기 정렬 키에 조사하여 회절된 빛을 이용하여 정렬 공정을 수행함으로써, 저장전극 콘택 플러그와 감광막 패턴의 정렬 상태를 맞춘다. 여기서, 희생산화막 및 식각 정지막은 빛을 흡수하는 성질이 거의 없으므로 빛의 투과 및 회절이 잘 일어나기 때문에 정렬 공정을 수행하기가 용이하다.
그러나, 희생산화막이 비정질탄소층으로 대체 될 경우에는 빛이 투과 및 회절되지 않고 비정질탄소층에 모두 흡수되어 정렬 공정을 수행하는데 어려움이 있다.Next, the alignment key is aligned with the storage electrode contact plug and the photoresist pattern by irradiating the light used in the alignment process with the alignment key and performing the alignment process using the diffracted light. Here, since the sacrificial oxide film and the etch stop film have little property of absorbing light, the sacrificial oxide film and the etch stop film are easy to perform the alignment process because light transmission and diffraction occur well.
However, when the sacrificial oxide film is replaced with the amorphous carbon layer, light is not transmitted and diffracted, but is absorbed by the amorphous carbon layer, thereby making it difficult to perform the alignment process.

도 3은 희생층으로 비정질탄소층을 사용한 경우 정렬 마크를 도시한 단면도 이다.3 is a cross-sectional view showing an alignment mark when an amorphous carbon layer is used as a sacrificial layer.

도 3을 참조하면, 정렬 마크는 상기 '도 2'의 희생산화막 대신에 비정질탄소층(45)으로 형성하며, 비정질탄소층(45) 상부에는 하드마스크층(50)이 형성된다. 이때, 하드마스크층(50)은 SiON막으로 형성하는데, 이 경우 상기 SiON막은 빛을 흡수하는 성질이 약하지만 비정질탄소층(45)은 빛을 흡수하는 성질이 강해서 정렬 공정에 수행되는 빛을 투과 및 회절시키지 못하는 문제가 있다.
따라서, 캐패시터를 형성하는 데 있어서 오정렬이 발생하고 이에 따른 반도체 소자의 신뢰성 및 형성 수율이 저하되는 문제가 있다. Referring to FIG. 3, the alignment mark is formed of an amorphous carbon layer 45 instead of the sacrificial oxide film of FIG. 2, and a hard mask layer 50 is formed on the amorphous carbon layer 45. In this case, the hard mask layer 50 is formed of a SiON film. In this case, the SiON film absorbs light, but the amorphous carbon layer 45 absorbs light, and thus transmits light. And there is a problem that can not diffraction.
Accordingly, there is a problem in that misalignment occurs in forming the capacitor, thereby degrading reliability and yield of the semiconductor device.

상기한 종래기술의 문제점을 해결하기 위하여, 하부 전극을 형성하는 희생층을 흡수율이 "0"인 성질을 갖는 SOC(Spin On Carbon)층으로 형성하고 반사방지막 및 하드마스크의 기능을 동시에 수행하는 다기능 하드마스크층을 더 형성함으로써, 오정렬에 대한 위험을 감소시킬 수 있고 하부 전극의 쓰러짐 문제없이 안정적으로 캐패시터 형성 공정을 수행할 수 있도록 하는 반도체 소자의 형성 방법에 관한 발명이다.In order to solve the above problems of the prior art, the sacrificial layer forming the lower electrode is formed of a SOC (Spin On Carbon) layer having a property of "0" absorptivity, and performs a function of an antireflection film and a hard mask simultaneously. By further forming a hard mask layer, the present invention relates to a method of forming a semiconductor device which can reduce the risk of misalignment and perform a capacitor forming process stably without a problem of falling of the lower electrode.

이상의 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 형성 방법은,
반도체 기판 상부에 저장전극 콘택 플러그를 포함하는 층간절연막을 형성하는 단계와, 상기 층간절연막 상부에 식각 정지막을 형성하는 단계와, 상기 식각 정지막 상부에 SOC(Spin On Carbon)층을 형성하는 단계와, 상기 SOC층 및 상기 식각 정지막을 선택 식각하여 상기 저장전극 콘택 플러그를 노출시키는 하부 전극 영역을 형성하는 단계와, 상기 하부 전극 영역의 표면에 하부 전극 물질을 형성하는 단계와, O2 플라즈마를 이용하여 상기 SOC층을 제거하는 단계를 포함하는 것을 특징으로 한다. The method for forming a semiconductor device according to the present invention for achieving the above object,
Forming an interlayer insulating layer including a storage electrode contact plug on the semiconductor substrate, forming an etch stop layer on the interlayer insulating layer, and forming a spin on carbon (SOC) layer on the etch stop layer; And selectively etching the SOC layer and the etch stop layer to form a lower electrode region exposing the storage electrode contact plug, forming a lower electrode material on a surface of the lower electrode region, and using an O 2 plasma To remove the SOC layer.

삭제delete

이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체 소자의 형성 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 4a 내지 도 4f는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.4A to 4F are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

도 4a 및 도 4b를 참조하면, 반도체 기판(미도시) 상부에 저장전극 콘택 플러그(120)를 포함하는 층간절연막(100)을 형성한다. 이때, 저장전극 콘택 플러그(120)는 게이트 및 소스/드레인 영역을 포함하는 상기 반도체 기판(미도시) 전면에 층간절연막(100)을 형성한 후 층간절연막(100)을 선택 식각하여 게이트 사이의 영역에 저장 전극 콘택홀을 형성하고, 상기 저장 전극 콘택홀에 플러그 물질을 매립하여 형성한다.4A and 4B, an interlayer insulating film 100 including a storage electrode contact plug 120 is formed on a semiconductor substrate (not shown). In this case, the storage electrode contact plug 120 forms an interlayer insulating film 100 on the entire surface of the semiconductor substrate (not shown) including a gate and a source / drain area, and then selectively etches the interlayer insulating film 100 to form a region between the gates. A storage electrode contact hole is formed in the substrate, and a plug material is embedded in the storage electrode contact hole.

여기서, 후속의 캐패시터 하부 전극을 형성하는 공정에서 하부 전극 마스크 패턴과 상기 저장전극 콘택 플러그와의 정렬을 수행하기 위하여 상기 반도체 기판의 외곽 영역에 정렬 마크(미도시)를 형성한다. Here, an alignment mark (not shown) is formed in an outer region of the semiconductor substrate to align the lower electrode mask pattern with the storage electrode contact plug in a subsequent process of forming the capacitor lower electrode.

다음에는, 층간절연막(100) 상부에 식각 정지막(130)을 형성한다.
다음에는, 식각 정지막(130) 상부에 SOC층(140)을 형성하고, SOC층(140) 상부에 다기능 하드마스크층(150)을 형성한다.
이때, 식각 정지막(130)은 300 ~ 600Å 두께의 질화막으로 형성하고, SOC층(140)은 14000 ~ 20000Å의 두께로 형성하고, 다기능 하드마스크층(150)은 2000 ~ 3000Å의 두께로 형성하는 것이 바람직하다.Next, an etch stop layer 130 is formed on the interlayer insulating layer 100.
Next, the SOC layer 140 is formed on the etch stop layer 130, and the multifunctional hard mask layer 150 is formed on the SOC layer 140.
At this time, the etch stop layer 130 is formed of a nitride film of 300 ~ 600Å thickness, the SOC layer 140 is formed to a thickness of 14000 ~ 20000Å, the multi-function hard mask layer 150 is formed to a thickness of 2000 ~ 3000Å It is preferable.

다음에는 다기능 하드마스크층(150) 상부에 하부 전극용 감광막 패턴(160)을 형성한다.Next, a photoresist pattern 160 for lower electrodes is formed on the multifunction hard mask layer 150.

여기서, 다기능 하드마스크층(150)은 SOC층(140)을 얇은 두께의 감광막 패턴(160)만으로도 식각할 수 있도록 BARC(Bottom Anti-Reflective Coating) 및 하드마스크의 역할을 동시에 수행하는 물질이며, SOC층(140)은 흡수율이 "0"으로 빛을 전반사시키는 물질이므로 정렬 공정에서 사용되는 빛이 전반사시켜 정렬 공정이 용이하게 수행될 수 있도록 한다. 따라서, SOC층(140)은 하부전극용 감광막 패턴(160)이 저장전극 콘택 플러그(120)와 오정렬 되는 문제를 방지하고, 후속의 하부 전극 영역을 형성하는 식각 공정도 안정적으로 수행할 수 있도록 하는 역할을 한다.Here, the multi-functional hard mask layer 150 is a material that simultaneously performs the role of BARC (Bottom Anti-Reflective Coating) and a hard mask so that the SOC layer 140 can be etched using only a thin photoresist pattern 160. Since the layer 140 is a material that totally reflects light with an absorbance of "0", the light used in the alignment process is totally reflected so that the alignment process may be easily performed. Accordingly, the SOC layer 140 may prevent the lower electrode photoresist pattern 160 from being misaligned with the storage electrode contact plug 120 and may also stably perform an etching process for forming a subsequent lower electrode region. Play a role.

도 4c를 참조하면, 하부전극용 감광막 패턴(160)을 식각 마스크로 다기능 하드마스크층(150), SOC층(140) 및 식각 정지막(130)을 순차적으로 식각하여 저장전극 콘택 플러그(120)를 노출시키는 하부 전극 영역(180)을 정의하는 SOC층 패턴(145) 및 식각 정지막 패턴(135)을 형성한다. 이때, SOC층(140)은 O2 가스를 베이스로 하는 식각 가스를 이용하여 식각하며 식각 정지막(130)은 CF2 가스를 베이스로 하는 식각 가스를 이용하여 식각하는 것이 바람직하다. 다음에는, 하부 전극용 감광막 패턴(160) 및 다기능 하드마스크층(150)을 제거한다.Referring to FIG. 4C, the multi-functional hard mask layer 150, the SOC layer 140, and the etch stop layer 130 are sequentially etched using the lower electrode photoresist pattern 160 as an etch mask, thereby storing the storage electrode contact plug 120. The SOC layer pattern 145 and the etch stop layer pattern 135 defining the lower electrode region 180 exposing the portions are formed. In this case, the SOC layer 140 may be etched using an etching gas based on the O 2 gas, and the etch stop layer 130 may be etched using an etching gas based on the CF 2 gas. Next, the lower electrode photoresist pattern 160 and the multifunctional hard mask layer 150 are removed.

도 4d를 참조하면, 하부 전극 영역(180)의 표면에 하부 전극 물질(170)을 형성한다.Referring to FIG. 4D, the lower electrode material 170 is formed on the surface of the lower electrode region 180.

도 4e를 참조하면, SOC층 패턴(145) 상부에 형성된 하부 전극 물질(170)을 제거하여 하부 전극(175)을 분리시킨다.Referring to FIG. 4E, the lower electrode material 170 formed on the SOC layer pattern 145 is removed to separate the lower electrode 175.

도 4f를 참조하면, SOC층 패턴(145)을 제거하고 실린더 형의 하부 전극(175)을 형성한다. 이때, SOC층 패턴(145)을 제거하는 공정은 O2 플라즈마를 이용한 건식 방법으로 수행하는 것이 바람직하다.Referring to FIG. 4F, the SOC layer pattern 145 is removed to form a cylindrical lower electrode 175. At this time, the process of removing the SOC layer pattern 145 is preferably performed by a dry method using O 2 plasma.

상술한 바와 같이, 본원 발명은 반도체 소자의 캐패시터를 형성하는데 있어서 실린더형의 하부 전극을 형성하기 위한 희생층을 SOC층으로 형성함으로써 하부전극의 쓰러짐 현상을 방지하며, 저장전극 콘택 플러그와 하부전극용 감광막 마스크 패턴이 오정렬되는 것을 방지할 수 있다. As described above, the present invention forms the sacrificial layer for forming the cylindrical lower electrode in the SOC layer in forming the capacitor of the semiconductor device, thereby preventing the lower electrode from falling, and for the storage electrode contact plug and the lower electrode. Misalignment of the photoresist mask pattern can be prevented.

이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 형성 방법은, 반도체 소자의 캐패시터의 하부 전극을 형성하는 희생층을 흡수율이 "0"인 성질을 갖는 SOC층으로 형성하되, 반사방지막 및 하드마스크의 기능을 동시에 수행하는 다기능 하드마스크층을 더 형성함으로써, 오정렬에 대한 위험을 감소시키고 하부 전극의 쓰러짐 문제없이 안정적으로 캐패시터 형성 공정을 수행하여 반도체 소장의 형성 수율을 증가시킬 수 있는 효과를 제공한다.As described above, in the method of forming a semiconductor device according to the present invention, the sacrificial layer forming the lower electrode of the capacitor of the semiconductor device is formed of an SOC layer having a property of absorbance of "0", but the antireflection film and the hard mask By further forming a multi-function hard mask layer that simultaneously performs a function, the risk of misalignment is reduced and the capacitor formation process can be stably performed without a problem of falling of the lower electrode, thereby providing an effect of increasing the formation yield of the semiconductor small intestine.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (10)

반도체 기판 상부에 저장전극 콘택 플러그를 포함하는 층간절연막을 형성하는 단계;Forming an interlayer insulating film including a storage electrode contact plug on the semiconductor substrate; 상기 층간절연막 상부에 식각 정지막을 형성하는 단계;Forming an etch stop layer on the interlayer insulating layer; 상기 식각 정지막 상부에 SOC(Spin On Carbon)층을 형성하는 단계; Forming a spin on carbon (SOC) layer on the etch stop layer; 상기 SOC층 및 상기 식각 정지막을 선택 식각하여 상기 저장전극 콘택 플러그를 노출시키는 하부 전극 영역을 형성하는 단계;Selectively etching the SOC layer and the etch stop layer to form a lower electrode region exposing the storage electrode contact plug; 상기 하부 전극 영역의 표면에 하부 전극 물질을 형성하는 단계; 및Forming a lower electrode material on a surface of the lower electrode region; And O2 플라즈마를 이용하여 상기 SOC층을 제거하는 단계Removing the SOC layer using an O 2 plasma 를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법. Forming method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 SOC층 상부에 다기능 하드마스크층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.Forming a multi-function hard mask layer on the SOC layer further comprising the step of forming a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 식각 정지막은 300 ~ 600Å 두께의 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The etching stop film is a semiconductor device forming method, characterized in that formed by the nitride film of 300 ~ 600Å thickness. 제 1 항에 있어서,The method of claim 1, 상기 SOC층은 14000 ~ 20000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The SOC layer is formed with a thickness of 14000 ~ 20000 Å. 제 1 항에 있어서,The method of claim 1, 상기 SOC층은 스핀 코팅(Spin Coating) 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The SOC layer is formed by a spin coating method (Spin Coating). 제 2 항에 있어서,The method of claim 2, 상기 다기능 하드마스크층은 2000 ~ 3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The multifunctional hard mask layer is a semiconductor device forming method, characterized in that formed in a thickness of 2000 ~ 3000Å. 제 1 항에 있어서,The method of claim 1, 상기 SOC층은 O2 가스를 베이스로 하는 식각 가스를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 형성 방법.The SOC layer is etched using an etching gas based on the O 2 gas. 제 1 항에 있어서,The method of claim 1, 상기 식각 정지막은 CF2 가스를 베이스로 하는 식각 가스를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 형성 방법.The etching stop layer is a method of forming a semiconductor device, characterized in that for etching using an etching gas based on CF 2 gas. 제 1 항에 있어서,The method of claim 1, 상기 하부 전극 영역 형성과 동시에 상기 반도체 기판 외곽에 정렬 마크를 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.And forming an alignment mark outside the semiconductor substrate at the same time as forming the lower electrode region. 삭제delete
KR1020060042954A 2006-05-12 2006-05-12 Method for forming semiconductor device KR100849809B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060042954A KR100849809B1 (en) 2006-05-12 2006-05-12 Method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060042954A KR100849809B1 (en) 2006-05-12 2006-05-12 Method for forming semiconductor device

Publications (2)

Publication Number Publication Date
KR20070109651A KR20070109651A (en) 2007-11-15
KR100849809B1 true KR100849809B1 (en) 2008-07-31

Family

ID=39064137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060042954A KR100849809B1 (en) 2006-05-12 2006-05-12 Method for forming semiconductor device

Country Status (1)

Country Link
KR (1) KR100849809B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972900B1 (en) * 2007-12-31 2010-07-28 주식회사 하이닉스반도체 Semicoductor device and method of fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074094A (en) * 2002-07-26 2002-09-28 에이엔 에스 주식회사 Manufacturing method of metal film with air gap
KR20060004508A (en) * 2004-07-09 2006-01-12 삼성전자주식회사 Method for manufacturing a capacity
KR20060036705A (en) 2004-10-26 2006-05-02 주식회사 하이닉스반도체 Method for fabrication of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074094A (en) * 2002-07-26 2002-09-28 에이엔 에스 주식회사 Manufacturing method of metal film with air gap
KR20060004508A (en) * 2004-07-09 2006-01-12 삼성전자주식회사 Method for manufacturing a capacity
KR20060036705A (en) 2004-10-26 2006-05-02 주식회사 하이닉스반도체 Method for fabrication of semiconductor device

Also Published As

Publication number Publication date
KR20070109651A (en) 2007-11-15

Similar Documents

Publication Publication Date Title
KR100732282B1 (en) Method for forming semiconductor device
KR100781858B1 (en) Method for manufacturing semiconductor device
KR100849809B1 (en) Method for forming semiconductor device
US20090023285A1 (en) Method of forming contact of semiconductor device
US20100055922A1 (en) Method for fabricating semiconductor device
KR100613392B1 (en) Method for fabricating self aligned contact hole
US20050142830A1 (en) Method for forming a contact of a semiconductor device
KR101767112B1 (en) Method for manufacturing non volatile memory device
CN113725166B (en) Semiconductor structure preparation method and semiconductor structure
KR20070002840A (en) Method for manufacturing semiconductor device using recessd gate process
KR100532980B1 (en) Capacitor forming method
US7517755B2 (en) Method for fabricating semiconductor device
KR101024814B1 (en) Method for manufacturing semiconductor device
KR100429008B1 (en) Method of forming contact hole of semiconductor device
KR100310823B1 (en) Contact hole formation method of semiconductor device
KR100400321B1 (en) A method for forming of a semiconductor device
KR100490299B1 (en) Method of manufacturing flash memory device
KR100763112B1 (en) Method of forming contact plug in a flash memory device
KR20010058980A (en) Method for manufacturing capacitor in semiconductor device
KR100819674B1 (en) Method for forming semiconductor devices
KR100531551B1 (en) Semiconductor device and method for fabricating the same
KR100607778B1 (en) Method for manufacturing metal insulator metal capacitor
KR20090030507A (en) Method for fabricating semiconductor device
KR20080095669A (en) Method of forming a contact structure
KR19990059083A (en) Method for forming charge storage electrode of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee