KR100842909B1 - Scan method of Burn-in test - Google Patents

Scan method of Burn-in test Download PDF

Info

Publication number
KR100842909B1
KR100842909B1 KR1020060109671A KR20060109671A KR100842909B1 KR 100842909 B1 KR100842909 B1 KR 100842909B1 KR 1020060109671 A KR1020060109671 A KR 1020060109671A KR 20060109671 A KR20060109671 A KR 20060109671A KR 100842909 B1 KR100842909 B1 KR 100842909B1
Authority
KR
South Korea
Prior art keywords
scan
burn
test
nand flash
packaged
Prior art date
Application number
KR1020060109671A
Other languages
Korean (ko)
Other versions
KR20080041507A (en
Inventor
오경승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060109671A priority Critical patent/KR100842909B1/en
Publication of KR20080041507A publication Critical patent/KR20080041507A/en
Application granted granted Critical
Publication of KR100842909B1 publication Critical patent/KR100842909B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0458—Details related to environmental aspects, e.g. temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

번-인 테스트의 스캔 방법은, 최대 32개의 스캔용 신호선과 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 보유한 번-인 테스트 장비를 이용하고, 번-인보드에 패키지 상태로 배치된 192개의 2CE(Chip Enable) 낸드 플래시에 대한 스캔 방법에 있어서, X축 방향의 로우(Row)로 16행이 형성되고, Y축 방향의 컬럼(Column)으로 12열이 형성되어 192개의 테스트 유닛(DUT)으로 구성되어 있는 번-인보드의 각 테스트 유닛에 배치된 패키지 상태의 2CE(Chip Enable) 낸드 플래시 중 X축 방향으로 4행의 로우(Row)와 Y축 방향으로 3열의 컬럼(Column) 내에 배치되어 있는 12개의 패키징된 낸드 플래시의 각 칩들을 하나하나 스캔 0 ∼ 스캔 23까지의 제1스캔 영역으로 지정하는 단계; 상기 스캔 0 ∼ 스캔 23까지의 제1스캔 영역들을 하나의 스캔 영역으로 하고, 이를 각각 스캔 24 ∼ 스캔 31까지의 제2스캔 영역으로 지정하는 단계; 상기 제2스캔 영역들을 X축 방향의 로우(Row)로 4개씩 묶어 4개의 제3스캔 영역을 지정하는 단계로 이루어진다.

Figure R1020060109671

The scan method of the burn-in test uses burn-in test equipment having a maximum of 32 scan signal lines and a user signal line that can be arbitrarily used by the user, and is used as a package of 192 2CEs packaged on the burn-in board. Chip Enable) In the scan method for NAND flash, 16 rows are formed in a row in the X-axis direction, and 12 columns are formed in a column in the Y-axis direction and composed of 192 test units (DUTs). Among the 2CE (Chip Enable) NAND flash packaged in each test unit of the burn-in board, it is arranged in four rows of rows in the X-axis and three columns in the Y-axis. Designating each chip of the twelve packaged NAND flashes as a first scan area from scan 0 to scan 23 one by one; Designating the first scan areas from the scan 0 to the scan 23 as one scan area and designating them as the second scan areas from the scan 24 to the scan 31, respectively; The second scan areas are grouped into four rows in the X-axis direction to designate four third scan areas.

Figure R1020060109671

Description

번-인 테스트의 스캔 방법{Scan method of Burn-in test}Scan method of burn-in test

도 1은 종래 96개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법을 도시한 평면도. 1 is a plan view illustrating a scanning method for a conventional 96 packaged 2CE NAND flash.

도 2는 본 발명의 실시예에 따른 192개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법을 도시한 평면도.2 is a plan view illustrating a scanning method for 192 packaged 2CE NAND flashes according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 192개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법 중 제3스캔 영역을 스캔하는 방법을 도시한 평면도.3 is a plan view illustrating a method of scanning a third scan area of a scan method for 192 packaged 2CE NAND flashes according to an embodiment of the present invention;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200 : 번-인보드 202 : 2CE 낸드 플래시 200: Burn-inboard 202: 2CE NAND Flash

204 : 연결핀204: connecting pin

본 발명은 번-인 테스트(Burn-in test)의 스캔 방법에 관한것으로, 보다 상세하게는, 32개의 스캔용 신호선을 보유한 번-인보드(Burn-in Board)에 배치된 192개의 2CE 낸드 플래시에 대한 스캔 방법에 관한 것이다. The present invention relates to a scan method of a burn-in test, and more particularly, to 192 2CE NAND flash arranged on a burn-in board having 32 scan signal lines. To a scan method.

일반적으로 반도체 칩은 소비자에게 공급하기 전에 또는 시스템에 장착하기 전에 초기 불량칩을 찾아내기 위하여 웨이퍼에서 분리된 반도체 칩을 패키징한 다음 각종 신뢰성 테스트를 거치게 된다.In general, a semiconductor chip is packaged in a semiconductor chip separated from a wafer and then subjected to various reliability tests to find an initial defective chip before supplying it to a consumer or mounting it in a system.

이와 같은 반도체 칩의 신뢰성 테스트는 반도체 패키지의 모든 입출력 단자를 테스트 신호 발생회로와 연결하여 정상적인 동작 및 단선 여부를 테스트하는 전기적 특성 테스트와, 반도체 패키지의 전원 입력단자 등 입출력 단자들을 테스트 신호 발생회로와 연결하여 정상동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 패키지의 수명 및 결함 발생 여부를 체크하는 번-인 테스트(Burn-in test)가 있다.Such a reliability test of the semiconductor chip is connected to all the input and output terminals of the semiconductor package with the test signal generation circuit to test the electrical characteristics of normal operation and disconnection, and the input and output terminals such as the power input terminal of the semiconductor package and the test signal generation circuit There is a burn-in test that checks the lifetime and defects of a semiconductor package by applying stress at higher temperatures, voltages, and currents than normal operating conditions.

상기와 같은 번-인 테스트는 특수한 환경하에서 칩에 스트레스를 가하여 칩에 결함 또는 이상이 있는 칩이나 불량이 발생할 것으로 예상되는 칩을 제거하는 것이다. The burn-in test as described above stresses the chip under a special environment and removes a chip having a defect or an abnormality or a chip which is expected to be defective.

이와 같은 번-인 테스트는 약 80 ∼ 125℃의 높은 온도로 칩에 열적 스트레스를 가하는데, 번-인 테스트가 진행되는 동안 반도체 칩은 높은 온도와 높은 전계가 인가된 상태에서 동작하므로 불량 메카니즘이 가속된다. This burn-in test applies thermal stress to the chip at a high temperature of about 80 to 125 ° C. During the burn-in test, the semiconductor chip operates under a high temperature and a high electric field. Accelerates.

따라서, 수명이 길지 않은 초기 불량 칩들은 번-인 테스트가 진행되는 동안 가혹조건을 견디지 못하고 불량을 발생시키고, 이러한 번-인 테스트를 통과한 양품 칩은 오랜 기간의 수명을 보장해 줄 수 있기 때문에 시스템의 신뢰성을 향상시킬 수 있다.Thus, early failure chips that do not have long lifespans fail to withstand harsh conditions during burn-in tests, and good chips that pass these burn-in tests can guarantee long life. Can improve the reliability.

한편, 번-인 테스트를 진행하기 위해서는 번-인 테스트 장비와 번-인보드(Burn-in board) 장치가 사용된다. 상기 번-인 테스트 장비는 일반적으로 테스트 를 위한 스캔용 신호선과 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 보유하고 있고, 번-인보드는 패키징이 끝난 일정 수량의 반도체 칩을 동시에 번-인보드의 테스트 유닛(DUT) 소켓 내의 지정된 위치에 배치시켜 전술된 번-인 테스트를 위한 상태하에서 동시에 테스트 동작을 수행할 수 있도록 제작되어 있다.Meanwhile, burn-in test equipment and burn-in board apparatuses are used to perform burn-in test. The burn-in test equipment generally has a scan signal line for testing and a user signal line that can be arbitrarily used by the user, and the burn-in board simultaneously tests a number of packaged semiconductor chips for burn-in board testing. It is designed so that the test operation can be performed at the same time under the conditions for the burn-in test described above by placing it in a designated position in the unit (DUT) socket.

아울러, 번-인 테스트는 스캔(Scan)이라는 과정을 통하여 진행되는데, 번-인 테스트를 위한 스캔은 번-인보드 내부의 반도체 칩들을 한꺼번에 쓰기(Write) 동작과 읽기(Read) 동작을 할 수 있는 범위를 정하는 것으로, 스캔의 구성이 잘못되면 번-인 테스트의 수행이 이루어지지 않게 되고, 잘못된 테스트 결과를 얻을 수 있다. In addition, the burn-in test is performed through a process called scan, and the scan for the burn-in test can write and read the semiconductor chips in the burn-in board at once. In this case, if the scan is configured incorrectly, the burn-in test will not be performed and the test result may be incorrect.

그리고, 일반적인 번-인 테스트 장비는 장비의 규격에 따라 테스트를 위한 스캔용 신호선이 최대 32개로 정해져 있기 때문에 번-인 테스트시 최대 32 스캔이 가능하고, 따라서, 번-인보드에 최대로 배치될 수 있는 패키징된 반도체 칩의 수는 96개이다.In addition, the general burn-in test equipment has a maximum of 32 scan signal lines for testing according to the specification of the equipment, so that up to 32 scans can be performed during the burn-in test. The number of packaged semiconductor chips can be 96.

도 1은 종래 96개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법을 도시한 평면도이다.1 is a plan view illustrating a conventional scanning method for 96 packaged 2CE NAND flashes.

도시된 바와 같이, 종래 번-인 테스트를 위한 번-인보드는 패키징된 2CE(Chip Enable : 이하 "CE" 라고 함) 낸드 플래시(102)가 96개 배치될 수 있는 테스트 유닛(DUT)을 구비하고 있다. 즉, 2개의 낸드 플래시가 하나로 패키징된 구조물을 번-인보드(100) 내의 테스트 유닛(DUT)에 96개 배치될 수 있는 구조로 되어 있고, 번-인 테스트 장비와 연결되는 다수의 연결핀(104)을 구비하고 있다. As shown, a burn-in board for a conventional burn-in test has a test unit (DUT) in which 96 packaged 2CE (Chip Enable: "CE") NAND flash 102 can be arranged. have. That is, a structure in which two NAND flash packages are packaged as one in a test unit (DUT) in the burn-in board 100 may be arranged in 96, and a plurality of connection pins connected to the burn-in test equipment ( 104).

그리고, 최대 32 스캔이 가능한 번-인 테스트 장비에 연결되고, 96개의 패키징된 2CE 낸드 플래시(102)를 보유한 번-인보드(100)에서 번-인 테스트를 위한 번인 보드 테스트 유닛의 배치 구조는 X축 방향의 로우(Row)로 12행과 Y축 방향의 컬럼(Column)으로 8열이 형성되어 있는 형태이다.In addition, the arrangement structure of the burn-in board test unit for burn-in test in burn-in board 100 connected to burn-in test equipment capable of up to 32 scans and having 96 packaged 2CE NAND flash 102 is It is a form in which 12 rows are formed in a row in the X-axis direction and 8 columns are formed in a column in the Y-axis direction.

여기서, 상기와 같은 배치 구조를 가지는 번-인보드(100)에서 패키징된 2CE용 낸드 플래시(102)의 번-인 테스트를 위한 번-인보드(100)의 32 스캔 방법은 다음과 같다. Here, the 32-scan method of the burn-in board 100 for burn-in testing of the 2CE NAND flash 102 packaged in the burn-in board 100 having the arrangement structure as described above is as follows.

우선, X축 방향의 로우(Row)에 배치된 12개의 패키징된 2CE 낸드 플래시(102), 즉, 24개의 낸드 플래시가 각각 스캔 0 ∼ 스캔 23까지 제1스캔 영역으로 지정된다. 그리고, 8열의 컬럼(Column) 중 상기 제1스캔 영역의 24개 2CE 낸드 플래시(102)로 이루어진 컬럼 1 전체가 스캔 24로 지정된다. 그리고, 상기와 동일한 방법으로 컬럼 2 내의 스캔 0 ∼ 스캔 23까지로 지정된 컬럼 2 전체의 2CE 낸드 플래시(102)가 스캔 25로 지정되어, 전체 컬럼이 8열로 구성되어 있으므로 스캔 31까지 구성되는 제2스캔 영역이 지정된다. 또한, 스캔 0 ∼ 스캔 31까지로 이루어진 전체를 스캔 32로 하는 제3스캔 영역이 지정된다. First, twelve packaged 2CE NAND flashes 102, i.e., 24 NAND flashes arranged in a row in the X-axis direction, are designated as first scan regions from scan 0 to scan 23, respectively. The entire column 1 of the 24 2CE NAND flashes 102 of the first scan area among the eight columns is designated as scan 24. In the same manner as described above, the 2CE NAND flash 102 of the entire column 2 designated as the scan 0 to the scan 23 in the column 2 is designated as the scan 25, and the second column configured to the scan 31 is configured because the entire column is composed of eight columns. The scan area is specified. In addition, a third scan region in which the entirety of scans 0 to 31 is made scan 32 is specified.

그러나, 종래 2CE 낸드 플래시의 번-인 테스트는 96개의 패키징된 낸드 플래시를 하나의 번-인보드에 실장시켜 진행하기 때문에 소모품의 소모가 많고, 일정 시간내에 일반적인 번-인 테스트 시스템 장비에서 더 많은 수의 2CE 낸드 플래시에 대한 번-인 테스트가 필요해졌다. However, the burn-in test of the conventional 2CE NAND flash is carried out by mounting 96 packaged NAND flash units on one burn-in board, which consumes a lot of consumables, and more time in a general burn-in test system equipment within a certain time. Burn-in testing of a number of 2CE NAND flash is required.

따라서, 본 발명은 32개의 스캔용 신호선을 보유한 번-인보드(Burn-in Board)에 배치된 192개의 2CE 낸드 플래시에 대한 스캔 방법을 제공한다.Accordingly, the present invention provides a scanning method for 192 2CE NAND flash arranged on a burn-in board having 32 scan signal lines.

일 실시예에서, 번-인 테스트의 스캔 방법은, 최대 32개의 스캔용 신호선과 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 보유한 번-인 테스트 장비를 이용하고, 번-인보드에 패키지 상태로 배치된 192개의 2CE(Chip Enable) 낸드 플래시에 대한 스캔 방법에 있어서, X축 방향의 로우(Row)로 16행이 형성되고, Y축 방향의 컬럼(Column)으로 12열이 형성되어 192개의 테스트 유닛(DUT)으로 구성되어 있는 번-인보드의 각 테스트 유닛에 배치된 패키지 상태의 2CE(Chip Enable) 낸드 플래시 중 X축 방향으로 4행의 로우(Row)와 Y축 방향으로 3열의 컬럼(Column) 내에 배치되어 있는 12개의 패키징된 낸드 플래시의 각 칩들을 하나하나 스캔 0 ∼ 스캔 23까지의 제1스캔 영역으로 지정하는 단계; 상기 스캔 0 ∼ 스캔 23까지의 제1스캔 영역들을 하나의 스캔 영역으로 하고, 이를 각각 스캔 24 ∼ 스캔 31까지의 제2스캔 영역으로 지정하는 단계; 상기 제2스캔 영역들을 X축 방향의 로우(Row)로 4개씩 묶어 4개의 제3스캔 영역을 지정하는 단계를 포함하는 것을 특징으로 한다. In one embodiment, the scan method of the burn-in test uses a burn-in test equipment having up to 32 scan signal lines and a user signal line that can be arbitrarily used by the user, and is placed in a package on the burn-in board. In the scanning method for 192 2CE (Chip Enable) NAND flashes, 16 rows are formed in a row in the X-axis and 12 columns are formed in a column in the Y-axis. Among the 2CE (Chip Enable) NAND flash packaged in each test unit of the burn-in board configured as (DUT), four rows in the X axis direction and three columns in the Y axis direction. Assigning each of the chips of the twelve packaged NAND flash units disposed within each one to a first scan area of scan 0 to scan 23 one by one; Designating the first scan areas from the scan 0 to the scan 23 as one scan area and designating them as the second scan areas from the scan 24 to the scan 31, respectively; And specifying four third scan areas by grouping the second scan areas into four rows in the X-axis direction.

상기 번-인 테스트 장비 내에 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 이용하여 상기 4개의 제3스캔 영역을 각각 선택하는 것을 특징으로 한다. Each of the four third scan areas is selected using a user signal line that can be arbitrarily used by a user in the burn-in test equipment.

상기 유저 신호선은 각 낸드 플래시 패키지의 CLE 단자에 연결되는 것을 특징으로 한다.The user signal line is connected to the CLE terminal of each NAND flash package.

(실시예)(Example)

이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

낸드 플래시의 번-인 테스트 중 읽기(Read) 테스트를 수행할 때는 내부적인 패일 블럭(Fail Block)의 위치나 패일 숫자, 제조 공정의 정보까지도 읽게 된다. 이때, 에러(Error) 메시지를 다시 쓰거나 테스트 관련 정보를 쓰는(Wirte) 동작을 진행해야 하고, 이와 같은 경우 낸드 플래시 내부의 각 개별 칩 단위까지 선택(Scan)이 되어야 한다. 따라서, 상기와 같은 동작을 위해서는 많은 수의 스캔을 위한 신호선이 필요하다. When performing a read test during the burn-in test of NAND flash, the internal fail block position, the number of the fail, and even the manufacturing process information are read. At this time, it is necessary to rewrite the error message or write the test information, and in this case, it must be scanned to each individual chip unit in the NAND flash. Therefore, a signal line for a large number of scans is required for the above operation.

본 발명에서는 종래 최대 32개의 스캔용 신호선과 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 보유한 일반적인 번-인 테스트 장비와 192개의 테스트 유닛을 보유한 번-인보드를 사용한다. In the present invention, a conventional burn-in test apparatus having up to 32 scan signal lines and a user signal line that can be arbitrarily used by a user and a burn-in board having 192 test units are used.

그리고, 번-인 테스트 방법은 192개의 테스트 유닛을 보유한 번-인보드에 번-인 테스트 장비 자체에서 제공하는 스캔 신호선 외에 장비에 구성되어 있는 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 낸드 플래시의 CLE(Clock Enable)와 연결하고, 발생되는 드라이버 시그널(Driver Signal)을 사용하여 번-인보드의 동작을 조절함으로써 최대 32스캔 범위 내에서 192개의 2CE 낸드 플래시를 스캔한다.In addition, the burn-in test method uses a CLE of NAND flash on a burn-in board having 192 test units in addition to a scan signal line provided by the burn-in test equipment itself. It connects to (Clock Enable) and scans 192 2CE NAND flashes within a maximum of 32 scans by adjusting burn-in board operation using the generated driver signal.

도 2는 본 발명의 실시예에 따른 192개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법을 도시한 평면도이다. 2 is a plan view illustrating a scanning method for 192 packaged 2CE NAND flashes according to an exemplary embodiment of the present invention.

도시된 바와 같이, 2CE 낸드 플래시(202)가 192개 배치시킬 수 있는 192개의 테스트 유닛(DUT)으로 구성되어 있고 번-인 테스트 장비와 연결되는 다수의 연결핀(204)을 보유한 번-인보드(200)의 내에 패키징된 192개의 낸드 플래시가 배치되어 있다.As shown, a burn-in board consisting of 192 test units (DUTs) in which the 2CE NAND flash 202 can be placed and having a plurality of connecting pins 204 connected to burn-in test equipment. 192 NAND flash packages are arranged within 200.

여기서, 상기 192개의 2CE 낸드 플래시(202)를 번-인 테스트 하기 위한 번-인보드(200)에서 스캔을 위한 테스트 유닛(DUT)의 배치 구조는 X축 방향의 로우(Row)로 16행이 배치되어 있고, Y축 방향의 컬럼(Column)으로 12열이 배치되어 있다. Here, the arrangement structure of the test unit (DUT) for scanning in the burn-in board 200 for burn-in testing the 192 2CE NAND flash 202 is 16 rows in a row in the X-axis direction. 12 columns are arrange | positioned at the column of a Y-axis direction.

한편, 2CE 낸드 플래시(202)의 번-인 테스트를 위하여 상기와 같이 배치되어 있는 번-인보드(200)에서 스캔 방법은 다음과 같다. On the other hand, in the burn-in board 200 is arranged as described above for the burn-in test of the 2CE NAND flash 202 is as follows.

우선, X축 방향으로 4행의 로우(Row)와 Y축 방향으로 3열의 컬럼(Column)이 배치되어 있는 12개의 패키징된 2CE 낸드 플래시(202)를, 즉, 24개의 낸드 플래시의 각 칩들을 하나하나 스캔 0 ∼ 스캔 23까지의 제1스캔 영역으로 지정한다. First, 12 packaged 2CE NAND flashes 202 having four rows of rows in the X-axis and three columns of Y-axis are arranged, that is, each chip of the 24 NAND flashes The first scan area from scan 0 to scan 23 is designated one by one.

또한, 상기와 같이 지정된 제1스캔 영역 내의 24개의 2CE 낸드 플래시(202) 칩 전체를 하나의 스캔 영역으로 지정하고, 이를 각각 스캔 24에서 스캔 31까지의 제2스캔 영역으로 지정한다. 이때, 상기와 같은 제2스캔 영역은 총 16개가 형성된다. In addition, the entirety of the 24 2CE NAND flash chips 202 in the first scan area designated as described above are designated as one scan area, and each of them is designated as a second scan area from scan 24 to scan 31. In this case, a total of 16 second scan areas are formed.

그리고, 상기 16개의 제2스캔 영역들 중 X축 방향의 로우(Row)로 4개씩 묶어 4개의 제3스캔 영역을 지정한다. 따라서, 총 4개의 제3스캔 영역이 형성된다.In addition, four third scan areas are designated by grouping four of the sixteen second scan areas into rows in the X-axis direction. Thus, a total of four third scan regions are formed.

한편, 상기와 같이 총 4개의 제3스캔 영역으로 지정된 번-인보드(200)에 배치된 192개의 패키징된 2CE 낸드 플래시(202)의 번-인 테스트는 다음과 같이 진행 된다.Meanwhile, the burn-in test of the 192 packaged 2CE NAND flashes 202 disposed on the burn-in board 200 designated as four third scan areas as described above is performed as follows.

도시된 바와 같이, 4개의 제3스캔 영역으로 형성된 2CE 낸드 플래시(202)에 대한 번-인 테스트는 번-인 테스트 장비 자체에서 제공하는 스캔 신호선 외에 사용자에 의해 임의로 사용될 수 있는 유저 신호선들 중 A―콘넥터와 B―콘넥터로 지정된 각 2개씩 총4개의 신호선을 낸드 플래시의 지정된 CLE(Clock Enable)과 연결하고, 발생되는 드라이버 시그널(Driver Signal)로 번-인 테스트를 진행함으로써 최대 32스캔 범위 내에서 192개의 2CE 낸드 플래시(202)를 스캔한다.As shown, the burn-in test for the 2CE NAND flash 202 formed of four third scan areas is A of user signal lines that can be arbitrarily used by the user in addition to the scan signal lines provided by the burn-in test equipment itself. Up to 32 scan ranges by connecting a total of four signal lines, two each designated as a connector and a B connector, with the specified CLE (Clock Enable) of the NAND flash, and performing a burn-in test with the generated driver signal. Scan 192 2CE NAND flash 202 at.

자세하게, 도 3은 본 발명의 실시예에 따른 192개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법 중 제3스캔 영역을 스캔하는 방법을 도시한 평면도로서, 이를 설명하면 다음과 같다. In detail, FIG. 3 is a plan view illustrating a method of scanning a third scan area of a scan method for 192 packaged 2CE NAND flashes according to an embodiment of the present invention.

도시된 바와 같이, 상기 총 4개의 유저 신호선 중 2개를 각각의 제3스캔영역의 스캔 24 ∼ 스캔 27에 위치한 모든 패키징된 2CE 낸드 플래시(202)의 CLE(Clock Enable) 단자에 연결하고, 나머지 2개는 각각의 제3스캔 영역의 스캔 28 ∼ 스캔 31에 위치한 모든 패키징된 2CE 낸드 플래시(202)의 CLE(Clock Enable) 단자에 연결한다. 이렇게 하면 총 4개의 제3스캔 영역은 상기 4개의 유저 신호선에 의해 각각 조절할 수 있게 된다. 따라서, 이를 이용하여 패키징된 2CE 낸드 플래시(202) 내의 각 개별 칩들 각각의 쓰기 동작을 가능하게 한다. As shown, two of the four user signal lines are connected to the CLE (Clock Enable) terminals of all packaged 2CE NAND flashes 202 located at scans 24 to 27 of each third scan area, and the rest The two are connected to the CLE (Clock Enable) terminals of all packaged 2CE NAND flashes 202 located at scans 28 to 31 of each third scan area. In this way, a total of four third scan areas can be adjusted by the four user signal lines. Thus, this enables write operations for each of the individual chips in the packaged 2CE NAND flash 202.

아울러, 본 발명의 실시예에 따른 스캔의 구성은 낸드 플레시 제품의 번-인보드에만 적용되는 것이 아니라, DRAM이나 ASIC 제품의 번-인보드 제작에도 적용할 수 있다. In addition, the configuration of the scan according to the embodiment of the present invention may be applied not only to burn-in board of NAND flash products but also to burn-in board production of DRAM or ASIC products.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 일반적인 최대 32스캔이 가능한 번-인 테스트 장비와 장비 자체에서 제공하는 스캔 신호 외에 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 이용하여 192개의 2CE 낸드 플래시를 스캔함으로써, 종래에 비해 전체적인 번-인보드의 효율을 100% 향상시킬 수 있고, 번-인 테스트 시스템 장비의 용량도 100% 향상시킬 수 있다.As described above, the present invention is conventional by scanning the 192 2CE NAND flash by using a user signal line that can be arbitrarily used by the user in addition to the general burn-in test equipment capable of up to 32 scans and the scan signal provided by the equipment itself. Compared to this, the overall burn-in board efficiency can be improved by 100%, and the capacity of burn-in test system equipment can be increased by 100%.

그리고, 192개의 2CE 낸드 플래시를 하나의 번-인보드에 배치시켜 번-인 테스트를 진행할 수 있음으로써 번-인보드의 밀도를 종래에 비하여 2배 증가시킬 수 있다.The burn-in test can be performed by placing 192 2CE NAND flashes on one burn-in board, thereby doubling the density of the burn-in board.

Claims (3)

최대 32개의 스캔용 신호선과 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 보유한 번-인 테스트 장비를 이용하고, 번-인보드에 패키지 상태로 배치된 192개의 2CE(Chip Enable) 낸드 플래시에 대한 스캔 방법에 있어서, Scanning method of 192 2CE (Chip Enable) NAND flash arranged as packaged on burn-in board using burn-in test equipment with up to 32 scan signal lines and user signal line that can be used by user. To X축 방향의 로우(Row)로 16행이 형성되고, Y축 방향의 컬럼(Column)으로 12열이 형성되어 192개의 테스트 유닛(DUT)으로 구성되어 있는 번-인보드의 각 테스트 유닛에 배치된 패키지 상태의 2CE(Chip Enable) 낸드 플래시 중 X축 방향으로 4행의 로우(Row)와 Y축 방향으로 3열의 컬럼(Column) 내에 배치되어 있는 12개의 패키징된 낸드 플래시의 각 칩들을 하나하나 스캔 0 ∼ 스캔 23까지의 제1스캔 영역으로 지정하는 단계;16 rows are formed in the row in the X-axis and 12 columns are formed in the column in the Y-axis and placed in each test unit of the burn-in board composed of 192 test units (DUT). Each chip of 12 packaged NAND flash units arranged in 4 rows of XCE and 3 columns of column Y in the Y axis direction among the 2CE (Chip Enable) NAND flash units in the packaged state. Designating a first scan area from scan 0 to scan 23; 상기 스캔 0 ∼ 스캔 23까지의 제1스캔 영역들을 하나의 스캔 영역으로 하고, 이를 각각 스캔 24 ∼ 스캔 31까지의 제2스캔 영역으로 지정하는 단계;Designating the first scan areas from the scan 0 to the scan 23 as one scan area and designating them as the second scan areas from the scan 24 to the scan 31, respectively; 상기 제2스캔 영역들을 X축 방향의 로우(Row)로 4개씩 묶어 4개의 제3스캔 영역을 지정하는 단계;Designating four third scan regions by grouping the second scan regions into four rows in an X-axis direction; 를 포함하는 것을 특징으로 하는 번-인 테스트의 스캔 방법.The scan method of the burn-in test comprising a. 제 1 항에 있어서,The method of claim 1, 상기 번-인 테스트 장비 내에 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 이용하여 상기 4개의 제3스캔 영역을 각각 선택하는 것을 특징으로 하는 번 -인 테스트의 스캔 방법.And each of the four third scan areas is selected using a user signal line that can be arbitrarily used by a user in the burn-in test equipment. 제 1 항에 있어서,The method of claim 1, 상기 유저 신호선은 각 낸드 플래시 패키지의 CLE 단자에 연결되는 것을 특징으로 하는 번-인 테스트의 스캔 방법.And the user signal line is connected to a CLE terminal of each NAND flash package.
KR1020060109671A 2006-11-07 2006-11-07 Scan method of Burn-in test KR100842909B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060109671A KR100842909B1 (en) 2006-11-07 2006-11-07 Scan method of Burn-in test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060109671A KR100842909B1 (en) 2006-11-07 2006-11-07 Scan method of Burn-in test

Publications (2)

Publication Number Publication Date
KR20080041507A KR20080041507A (en) 2008-05-13
KR100842909B1 true KR100842909B1 (en) 2008-07-02

Family

ID=39648658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060109671A KR100842909B1 (en) 2006-11-07 2006-11-07 Scan method of Burn-in test

Country Status (1)

Country Link
KR (1) KR100842909B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571166B (en) * 2016-11-09 2020-02-14 中国空间技术研究院 MT29F series NAND FLASH test aging system with customizable flow
CN110133479A (en) * 2019-05-29 2019-08-16 深圳市深科达智能装备股份有限公司 Multistation IC chip recording device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1019974A (en) 1996-06-27 1998-01-23 Nec Corp Semiconductor tester and testing method using the tester
JP2000046906A (en) 1998-07-30 2000-02-18 Oki Electric Ind Co Ltd Burn-in device and device driving method thereof
JP2000322899A (en) 1999-05-12 2000-11-24 Nec Corp Semiconductor device, its test apparatus and its test method
JP2001124822A (en) 1999-10-29 2001-05-11 Ando Electric Co Ltd Test burn-in device and method of burn-in test
JP2006189286A (en) 2005-01-05 2006-07-20 Seiko Epson Corp Semiconductor integrated circuit and burn-in test method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1019974A (en) 1996-06-27 1998-01-23 Nec Corp Semiconductor tester and testing method using the tester
JP2000046906A (en) 1998-07-30 2000-02-18 Oki Electric Ind Co Ltd Burn-in device and device driving method thereof
JP2000322899A (en) 1999-05-12 2000-11-24 Nec Corp Semiconductor device, its test apparatus and its test method
JP2001124822A (en) 1999-10-29 2001-05-11 Ando Electric Co Ltd Test burn-in device and method of burn-in test
JP2006189286A (en) 2005-01-05 2006-07-20 Seiko Epson Corp Semiconductor integrated circuit and burn-in test method therefor

Also Published As

Publication number Publication date
KR20080041507A (en) 2008-05-13

Similar Documents

Publication Publication Date Title
US7449350B2 (en) Structure and method for parallel testing of dies on a semiconductor wafer
US6871307B2 (en) Efficient test structure for non-volatile memory and other semiconductor integrated circuits
US20060284174A1 (en) Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer
TWI472780B (en) Semiconductor device test system
KR100556639B1 (en) Semiconductor testing apparatus, semiconductor integrated circuit device, and method for testing the semiconductor integrated circuit device
JP3031883B2 (en) Inspection board capable of jointly inspecting integrated circuit devices operating in a merged data output mode and a standard operation mode
CN112014604A (en) Wafer testing device, testing system and testing method
KR100842909B1 (en) Scan method of Burn-in test
US7673205B2 (en) Semiconductor IC and testing method thereof
KR102047665B1 (en) Probe card and test device including the same
JP4592080B2 (en) Semiconductor integrated circuit
KR102256750B1 (en) A interfacing device for semiconductor tester and handler having different DUT map and A semiconductor test equipment having the same
KR100768578B1 (en) Test apparatus of integrated circuit
US20110254579A1 (en) Semiconductor test method and semiconductor test system
US7157923B2 (en) Method for full wafer contact probing, wafer design and probe card device with reduced probe contacts
KR100472700B1 (en) Probe card for testing semiconductor device
KR100821095B1 (en) Test device for the semiconductor and the testing method thereof
KR100190921B1 (en) Monitoring burn-in tester
JP2010165819A (en) Apparatus and method for testing semiconductor integrated circuits
KR200285963Y1 (en) Probe card by Parallel Probing Method
KR100252303B1 (en) Tester for semiconductor chip slave
JP2005292062A (en) Inspection method and manufacturing method for multichip module
JP2004226159A (en) Burn-in test adapter and burn-in test device
KR20070017788A (en) Integrated Circuit having fine-pitch Pads, and Probe card and method for testing the
JP2000150602A (en) Burn-in device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee