KR100842904B1 - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
KR100842904B1
KR100842904B1 KR1020050092041A KR20050092041A KR100842904B1 KR 100842904 B1 KR100842904 B1 KR 100842904B1 KR 1020050092041 A KR1020050092041 A KR 1020050092041A KR 20050092041 A KR20050092041 A KR 20050092041A KR 100842904 B1 KR100842904 B1 KR 100842904B1
Authority
KR
South Korea
Prior art keywords
film
forming
trench
hard mask
teos
Prior art date
Application number
KR1020050092041A
Other languages
Korean (ko)
Other versions
KR20070036950A (en
Inventor
정채오
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050092041A priority Critical patent/KR100842904B1/en
Publication of KR20070036950A publication Critical patent/KR20070036950A/en
Application granted granted Critical
Publication of KR100842904B1 publication Critical patent/KR100842904B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리막 형성방법을 개시한다. 개시된 본 발명의 방법은, 반도체 기판 상에 하드마스크막을 형성하는 단계와, 상기 하드마스크막 및 상기 반도체 기판을 차례로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 표면에 측벽산화막을 형성하는 단계와, 상기 측벽산화막이 형성된 반도체 기판에 대해 He, O2, NF3, Ar 및 N2로 구성된 그룹으로부터 선택되는 어느 하나인 가스로 플라즈마를 발생시키는 고밀도 플라즈마 공정을 수행하는 단계와, 상기 고밀도 플라즈마 공정이 수행된 측벽산화막을 포함한 트렌치를 매립하도록 O3-TEOS막을 형성하는 단계와, 상기 O3-TEOS막을 하드마스크막이 노출될 때까지 CMP하는 단계 및 상기 하드마스크막을 제거하는 단계를 포함하는 것을 특징으로 한다.The present invention discloses a method for forming a device isolation film of a semiconductor device. The disclosed method includes forming a hard mask film on a semiconductor substrate, sequentially etching the hard mask film and the semiconductor substrate to form a trench, forming a sidewall oxide film on the trench surface, Performing a high density plasma process for generating a plasma with a gas selected from the group consisting of He, O2, NF3, Ar, and N2 to the semiconductor substrate on which the sidewall oxide film is formed; and the sidewall on which the high density plasma process is performed Forming an O3-TEOS film to fill the trench including an oxide film; CMP the O3-TEOS film until the hard mask film is exposed; and removing the hard mask film.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer of semiconductor device}Method for forming isolation layer of semiconductor device

도 1a 및 도 1b는 종래의 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.1A and 1B are cross-sectional views illustrating processes of forming a device isolation film of a conventional semiconductor device.

도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.2A to 2E are cross-sectional views of processes for describing a method of forming a device isolation film of a semiconductor device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21: 반도체기판 22: 패드산화막21: semiconductor substrate 22: pad oxide film

23: 패드질화막 24: 트렌치23: pad nitride film 24: trench

25: 측벽산화막 26: 선형질화막25: sidewall oxide film 26: linear nitride film

27: 선형산화막 28: O3-TEOS막27: linear oxide film 28: O3-TEOS film

28a: 소자분리막28a: device isolation film

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는, STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법에 관한 것이다. The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film using a shallow trench isolation (STI) process.

반도체 기술의 진보와 더불어, 반도체 소자의 고속화, 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 치수의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자분리막에도 적용된다. 이것은 소자 영역의 폭이 감소되고 있는 추세에서 상대적으로 소자 영역의 폭을 감소시켜야만 하기 때문이다. With the advance of semiconductor technology, the speed and the high integration of a semiconductor element are progressing rapidly, and with this, the demand for refinement | miniaturization of a pattern and high precision of a pattern dimension is increasing. This requirement also applies to device isolation films. This is because the width of the device region must be relatively reduced in the trend that the width of the device region is decreasing.

여기서, 기존의 소자분리막은 로코스(LOCOS) 공정에 의해 형성되어져 왔는데, 상기 로코스 공정에 의한 소자분리막은, 주지된 바와 같이, 그 가장자리 부분에서 새부리 형상의 버즈-빅(bird's-beak)이 발생되기 때문에 소자 분리막의 면적을 증대시키면서 누설전류를 발생시키는 단점이 있다. Here, a conventional device isolation film has been formed by a LOCOS process, and the device isolation film by the LOCOS process, as is well known, has a bird's-beak having a beak shape at its edge portion. Since it is generated, there is a disadvantage in that a leakage current is generated while increasing the area of the device isolation layer.

따라서, 상기 로코스 공정에 의한 소자분리막 대신에 작은 폭을 가지며 우수한 소자분리 특성을 갖는 STI 공정을 이용한 소자분리막 형성방법이 제안되었고, 현재 대부분의 반도체 소자는 STI 공정을 적용해서 소자분리막을 형성하고 있다. Therefore, a device isolation film formation method using an STI process having a small width and excellent device isolation characteristics has been proposed in place of the device isolation film by the LOCOS process. Currently, most semiconductor devices form a device isolation film by applying an STI process. have.

여기서, 현재 수행하고 있는 소자분리막 형성방법을 도 1a 및 도 1b를 참조하여 간략하게 설명하도록 한다.Here, a method of forming a device isolation film that is currently performed will be briefly described with reference to FIGS. 1A and 1B.

도 1a를 참조하면, 셀지역 및 주변지역이 구획된 반도체 기판을 마련한 후, 상기 기판의 셀지역에 실리콘 기판(1) 상에 패드산화막(2)과 패드질화막(3)을 차례로 형성한 후, 소자분리 영역에 해당하는 기판 부분을 노출시키도록 상기 패드질화막(3)을 식각한 후, 연이어, 상기 패드산화막(2)과 노출된 실리콘 기판 부분을 식각하여 셀지역에 트렌치(4)를 형성한다. Referring to FIG. 1A, after a semiconductor substrate having a cell region and a peripheral region is provided, a pad oxide film 2 and a pad nitride film 3 are sequentially formed on the silicon substrate 1 in the cell region of the substrate. The pad nitride film 3 is etched to expose the substrate portion corresponding to the device isolation region, and then the pad oxide film 2 and the exposed silicon substrate portion are etched to form a trench 4 in the cell region. .

도 1b를 참조하면, 상기 트렌치 형성을 위한 식각시의 식각 데미지(etch damage)를 회복시키기 위해 상기 결과물에 대한 희생산화 공정을 수행하고, 이를 통해, 트렌치의 표면에 열산화막(5)을 형성한다. 이어서, 트렌치(4)가 완전 매립되도록 상기 기판 결과물 상에 O3-TEOS막(6)을 CVD(Chemical Vapor Deposition)공정을 통해 두껍게 증착한다. Referring to FIG. 1B, a sacrificial oxidation process is performed on the resultant to recover etch damage during etching for forming the trench, thereby forming a thermal oxide film 5 on the surface of the trench. . Subsequently, an O3-TEOS film 6 is thickly deposited on the substrate resultant through CVD (Chemical Vapor Deposition) process to completely fill the trench 4.

이후, 도시하지는 않았으나, 상기 패드질화막(3)이 노출되도록 O3-TEOS막(6)을 CMP(Chemical Mechanical Polishing)하여 평탄화 시킨 후, 상기 패드질화막과 패드산화막을 차례로 습식식각을 통해 제거하여 소자분리막(6a)을 형성한다.Thereafter, although not shown, the O3-TEOS film 6 is planarized by CMP (Chemical Mechanical Polishing) so that the pad nitride film 3 is exposed, and then the pad nitride film and the pad oxide film are sequentially removed by wet etching to form an element isolation film. (6a) is formed.

전술한 바와 같이 종래의 STI 공정을 이용한 소자분리막 형성방법에 따르면, 트렌치 매립공정을 O3-TEOS 공정을 수행하고 있다. 그러나, 상기 O3-TEOS 공정은 하부막의 성질에 따라 극심한 편차를 보이고 있다. 특히 열산화막 위에서는 성장속도가 매우 느리기 때문에 성장속도가 빠른 패드질화막과의 성장속도 차이에 의해 트렌치 내에 보이드(void)가 발생하게 되어 트렌치의 매립특성을 저하시키고 있다. As described above, according to the conventional method of forming an isolation layer using the STI process, the trench filling process is performed by the O3-TEOS process. However, the O3-TEOS process shows a severe deviation depending on the properties of the lower layer. In particular, since the growth rate is very slow on the thermal oxide film, voids are generated in the trench due to the difference in growth rate from the fast growing pad nitride film, thereby reducing the buried characteristics of the trench.

한편, 이와 같은 문제점을 해결하기 위해 트렌치 내에 저농도의 O3-TEOS와 고농도의 O3-TEOS를 2단계로 증착하는 방식으로 진행하고 있다. 상기 저농도의 O3-TEOS를 먼저 트렌치에 증착함으로써, 하부막의 성질에 관계없이 균일한 성장속도를 가질 수 있다. On the other hand, in order to solve this problem, a low concentration of O3-TEOS and a high concentration of O3-TEOS in the trench is proceeding in a method of depositing in two steps. By depositing the low concentration of O3-TEOS in the trench first, it can have a uniform growth rate regardless of the properties of the underlying film.

그러나, 점차적으로 고집적화에 따라 트렌치의 폭이 더욱 감소되고 있고, 이에 따라, 종횡비(Aspect ratio)가 증가되고 있는 추세에서 미세 폭의 트렌치 매립에 한계가 발생되고 있어 저농도의 O3-TEOS막 증착시에 이미 트렌치의 입구가 막히는 문제점이 발생하게 되어 고농도의 O3-TEOS막 증착시 많은 어려움이 따르고 있다. 따라서, 상기 2단계 O3-TEOS 공정도 매립 능력의 개선이 미약하다. However, as the high integration gradually increases, the width of the trench is further reduced. Accordingly, in the trend of increasing the aspect ratio, there is a limit to the filling of fine trenches. There is already a problem that the inlet of the trench is clogged, there is a lot of difficulties when depositing a high concentration of O3-TEOS film. Therefore, the two-step O3-TEOS process also has a slight improvement in landfill capability.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로써, O3-TEOS 공정시 트렌치 매립특성을 향상할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a device isolation layer of a semiconductor device capable of improving trench embedding characteristics during an O3-TEOS process.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 하드마스크막을 형성하는 단계; 상기 하드마스크막 및 상기 반도체 기판을 차례로 식각하여 트렌치를 형성하는 단계; 상기 트렌치 표면에 측벽산화막을 형성하는 단계; 상기 측벽산화막이 형성된 반도체 기판에 대해 He, O2, NF3, Ar 및 N2로 구성된 그룹으로부터 선택되는 어느 하나인 가스로 플라즈마를 발생시키는 고밀도 플라즈마 공정을 수행하는 단계; 상기 고밀도 플라즈마 공정이 수행된 측벽산화막을 포함한 트렌치를 매립하도록 O3-TEOS막을 형성하는 단계; 상기 O3-TEOS막을 하드마스크막이 노출될 때까지 CMP하는 단계; 및 상기 하드마스크막을 제거하는 단계;를 포함하는 반도체 소자의 소자분리막 형성방법을 제공한다.In order to achieve the above object, the present invention, forming a hard mask film on a semiconductor substrate; Sequentially etching the hard mask layer and the semiconductor substrate to form a trench; Forming a sidewall oxide film on the trench surface; Performing a high density plasma process on the semiconductor substrate on which the sidewall oxide film is formed, generating plasma with a gas selected from the group consisting of He, O 2, NF 3, Ar, and N 2; Forming an O3-TEOS film to fill the trench including the sidewall oxide film subjected to the high density plasma process; CMPing the O3-TEOS film until the hard mask film is exposed; And removing the hard mask layer.

여기서, 상기 하드마스크막은 패드산화막과 패드질화막으로 이루어진 것을 특징으로 한다.Here, the hard mask film is characterized in that the pad oxide film and the pad nitride film.

상기 측벽산화막을 형성하는 단계 후, 그리고, 상기 고밀도 플라즈마 공정을 수행하는 단계 전,After forming the sidewall oxide film, and before performing the high density plasma process,

상기 기판의 전면 상에 선형질화막과 선형산화막을 차례로 형성하는 단계를 더 포함하는 것을 특징으로 한다.And sequentially forming a linear nitride film and a linear oxide film on the entire surface of the substrate.

상기 고밀도 플라즈마 공정은 발생된 플라즈마를 5∼200초 동안 상기 반도체 기판에 노출시키는 방식으로 수행하는 것을 특징으로 한다.
상기 고밀도 플라즈마 공정은 RF 파워를 100∼10000kHz로 하고, 바이어스 파워를 100∼10000Ｗ로 하는 조건으로 수행하는 것을 특징으로 한다.The high density plasma process may be performed by exposing the generated plasma to the semiconductor substrate for 5 to 200 seconds.
The high density plasma process is characterized in that the RF power is set to 100 ~ 10000kHz, the bias power is carried out under the conditions of 100 ~ 10000kHz.

상기 O3-TEOS막은 TEOS의 유량을 100∼5000mgm로 하고, 10∼30％의 부피 농도를 갖는 O3의 유량을 1∼20slm로 하여 수행하는 것을 특징으로 한다.The O3-TEOS film is characterized in that the flow rate of TEOS is set to 100 to 5000 mgm, and the flow rate of O3 having a volume concentration of 10 to 30% is set to 1 to 20 slm.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.2A to 2E are cross-sectional views of processes for describing a method of forming a device isolation film of a semiconductor device according to the present invention.

도 2a를 참조하면, 반도체기판(21) 상에 소자분리용 트렌치 형성을 위한 식각 장벽으로 하드마스크막을 형성한다. 여기서, 상기 하드마스크막은 패드산화막(22)과 패드질화막(23)으로 이루어진다. 그런다음, 상기 반도체기판의 소자분리 영역에 해당하는 부분을 노출시키도록 상기 패드질화막(23)을 식각한 후, 연이어 패드산화막(22)과 노출된 반도체기판 부분을 식각하여 트렌치(24)를 형성한다. Referring to FIG. 2A, a hard mask layer is formed on the semiconductor substrate 21 as an etch barrier for forming a trench for device isolation. The hard mask layer may include a pad oxide layer 22 and a pad nitride layer 23. Thereafter, the pad nitride layer 23 is etched to expose a portion corresponding to the device isolation region of the semiconductor substrate, and then the pad oxide layer 22 and the exposed portion of the semiconductor substrate are subsequently etched to form the trench 24. do.

도 2b를 참조하면, 상기 트렌치 형성을 위한 식각시의 식각 데미지(etch damage)를 회복시키기 위해 상기 트렌치(24) 표면에 측벽산화막(25)을 형성한다. 그런다음, 상기 기판의 전면 상에 LPCVD(Low Pressure Chemical Vapor Deposition) 공정을 통해 20∼100Å 두께로 선형질화막(26)과 20∼200Å 두께로 선형산화막(27)을 차례로 증착한다.Referring to FIG. 2B, a sidewall oxide layer 25 is formed on the surface of the trench 24 to recover etch damage during etching for forming the trench. Then, a linear nitride film 26 having a thickness of 20 to 100 GPa and a linear oxide film 27 having a thickness of 20 to 200 GPa are sequentially deposited on the entire surface of the substrate through a low pressure chemical vapor deposition (LPCVD) process.

도 2c를 참조하면, 상기 선형산화막(27)이 형성된 반도체기판에 대해 고밀도 플라즈마(High Density Plasma) 공정을 수행하여 상기 트렌치에 형성된 하부막(선형산화막, 선형질화막, 측벽산화막: 27,26,25)을 고밀도 플라즈마에 노출시킨다. 여기서, 상기 고밀도 플라즈마 공정은 He, O2, NF3, Ar 및 N2 중에서 어느 하나인 가스로 플라즈마를 발생시킨 후, 상기 발생된 플라즈마를 5∼200초 동안 상기 반도체기판을 노출시키는 방식으로 수행하도록 한다. 또한, 상기 고밀도 플라즈마 공정은 RF 파워를 100∼10000kHz로 하고, 바이어스 파워를 100∼10000Ｗ로 하는 조건에서 수행하도록 한다.Referring to FIG. 2C, a lower film (linear oxide film, linear nitride film, sidewall oxide film: 27, 26, 25) formed in the trench by performing a high density plasma process on the semiconductor substrate on which the linear oxide film 27 is formed. ) Is exposed to a high density plasma. Here, the high-density plasma process is performed by generating a plasma with a gas of any one of He, O2, NF3, Ar, and N2, and then exposing the semiconductor substrate for 5 to 200 seconds. In addition, the high-density plasma process may be performed under the condition that the RF power is set to 100 to 10000 kHz and the bias power is set to 100 to 10000 kHz.

여기서, 본 발명은 He, O2, NF3, Ar 및 N2 중에서 어느 하나인 가스를 사용한 고밀도 플라즈마 공정을 O3-TEOS막을 증착하는 공정 전에 전처리로 수행함으로써, 트렌치에 O3-TEOS막 증착을 보이드의 발생 없이 용이하게 수행할 수 있다.Here, the present invention performs a high-density plasma process using a gas of any one of He, O2, NF3, Ar, and N2 as a pretreatment before the process of depositing the O3-TEOS film, thereby depositing the O3-TEOS film in the trench without generation of voids. It can be done easily.

즉, 트렌치에 형성된 하부막, 즉, 측벽산화막, 선형질화막 및 선형산화막으로 이루어진 하부막에 대해 He, O2, NF3, Ar 및 N2 중에서 어느 하나인 가스를 사용한 고밀도 플라즈마 공정을 수행함으로써, 노출된 하부막 표면의 전위가 동일해지게 된다. 즉, 고밀도 플라즈마는 이온의 이동이 기판에 수직하게 방향성을 가지기 때문에 좁은 트랜치 바닥까지 잘 도달하여 표면을 일치시키는데 매우 적합한 방식이다. 따라서, 후속 소자분리막 형성을 위한 트렌치에 O3-TEOS막 증착시 성장속도 편차가 줄어드는 효과를 가질 수 있어 보이드없이 용이하게 수행할 수 있다.That is, by performing a high-density plasma process using any one of He, O2, NF3, Ar, and N2, the lower layer formed on the trench, that is, the lower layer formed of the sidewall oxide film, the linear nitride film, and the linear oxide film, is exposed. The potential of the film surface becomes the same. In other words, high density plasma is a very suitable way to reach the narrow trench bottom to match the surface because the movement of ions is oriented perpendicular to the substrate. Therefore, the growth rate variation may be reduced when the O3-TEOS film is deposited in the trench for subsequent device isolation film formation, and thus may be easily performed without voids.

도 2d를 참조하면, 상기 하부막(25, 26, 27)을 포함한 트렌치(24)를 매립하도록 상기 고밀도 플라즈마 처리된 선형산화막(27) 상에 고농도의 O3-TEOS막(28)을 증착한다. 여기서, 상기 O3-TEOS막(28)은 TEOS의 유량을 100∼5000mgm(miligram per min)로 하고, 10∼30％의 부피 농도를 갖는 O3의 유량을 1∼20slm로 하여 수행하도록 한다. Referring to FIG. 2D, a high concentration of O3-TEOS film 28 is deposited on the high density plasma-treated linear oxide film 27 to fill the trench 24 including the lower films 25, 26, and 27. Here, the O3-TEOS film 28 is carried out at a flow rate of TEOS of 100 to 5000 mgm (miligram per min) and at a flow rate of O3 having a volume concentration of 10 to 30% at 1 to 20 slm.

도 2e를 참조하면, 상기 O3-TEOS막(28)을 패드질화막(23)이 노출될 때까지 CMP 공정을 진행한 후, 상기 패드질화막과 패드산화막을 제거하여 본 발명에 따른 반도체 소자의 소자분리막(28a)을 완성한다.Referring to FIG. 2E, after the CMP process is performed on the O3-TEOS layer 28 until the pad nitride layer 23 is exposed, the pad nitride layer and the pad oxide layer are removed to remove the device isolation layer of the semiconductor device according to the present invention. Complete (28a).

전술한 바와 같이, 본 발명은 트렌치에 형성된 측벽산화막(25), 선형질화막(26) 및 선형산화막(27)으로 이루어진 하부막에 He, O2, NF3, Ar 및 N2 중에서 어느 하나인 가스를 사용한 고밀도 플라즈마 공정을 수행함으로써, 노출된 하부막 표면의 전위가 동일해져 막의 균일화를 이룰 수 있고, 후속 O3-TEOS막(28) 증착시 하부막(25,26,27) 상에서 증착속도가 빠르게 진행되어 트렌치에 O3-TEOS막을 용이하게 증착할 수 있다.As described above, the present invention is a high density using a gas of any one of He, O2, NF3, Ar, and N2 in the lower layer formed of the sidewall oxide film 25, the linear nitride film 26, and the linear oxide film 27 formed in the trench. By performing the plasma process, the potential of the exposed lower layer surface is the same to achieve uniformity of the film, and the deposition rate is accelerated on the lower layers 25, 26, and 27 during the subsequent deposition of the O3-TEOS film 28 to form a trench. The O3-TEOS film can be easily deposited on.

따라서, 본 발명은 점차 증가하는 트렌치의 종횡비에 요구되는 개선된 트렌치의 매립 특성을 가짐으로써 소자의 수율 향상을 기대할 수 있다. Therefore, the present invention can be expected to improve the yield of the device by having the improved trench filling characteristics required for the gradually increasing aspect ratio of the trench.

이상에서와 같이, 본 발명은 트렌치 표면에 형성된 하부막에 대해 고밀도 플라즈마 공정을 수행함으로써, O3-TEOS막 증착시 하부막 상에서 성장속도가 균일해지고, 증착속도가 빨라져 트렌치의 매립을 손쉽게 수행할 수 있다. 결국, 트렌치의 매립 특성이 향상되는 효과가 발생하게 되어, 이로 인해, 소자의 수율 향상을 기대할 수 있다. As described above, according to the present invention, by performing a high-density plasma process on the lower layer formed on the trench surface, the growth rate is uniform on the lower layer when the O3-TEOS film is deposited, and the deposition rate is fast, so that the filling of the trench can be easily performed. have. As a result, the effect of improving the buried characteristics of the trenches is generated, which can be expected to improve the yield of the device.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지 만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.Hereinbefore, the present invention has been illustrated and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the spirit and scope of the present invention. It will be readily apparent to those skilled in the art that various modifications and variations can be made.

Claims (6)

반도체 기판 상에 하드마스크막을 형성하는 단계;Forming a hard mask film on the semiconductor substrate; 상기 하드마스크막 및 상기 반도체 기판을 차례로 식각하여 트렌치를 형성하는 단계;Sequentially etching the hard mask layer and the semiconductor substrate to form a trench; 상기 트렌치 표면에 측벽산화막을 형성하는 단계;Forming a sidewall oxide film on the trench surface; 상기 측벽산화막이 형성된 반도체 기판에 대해 He, O2, NF3, Ar 및 N2로 구성된 그룹으로부터 선택되는 어느 하나인 가스로 플라즈마를 발생시키는 고밀도 플라즈마 공정을 수행하는 단계;Performing a high density plasma process on the semiconductor substrate on which the sidewall oxide film is formed, generating plasma with a gas selected from the group consisting of He, O 2, NF 3, Ar, and N 2; 상기 고밀도 플라즈마 공정이 수행된 측벽산화막을 포함한 트렌치를 매립하도록 O3-TEOS막을 형성하는 단계;Forming an O3-TEOS film to fill the trench including the sidewall oxide film subjected to the high density plasma process; 상기 O3-TEOS막을 하드마스크막이 노출될 때까지 CMP하는 단계; 및CMPing the O3-TEOS film until the hard mask film is exposed; And 상기 하드마스크막을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Removing the hard mask film; and forming a device isolation film for the semiconductor device. 제 1 항에 있어서, 상기 하드마스크막은 패드산화막과 패드질화막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of claim 1, wherein the hard mask layer comprises a pad oxide layer and a pad nitride layer. 제 1 항에 있어서, 상기 측벽산화막을 형성하는 단계 후, 그리고, 상기 고밀도 플라즈마 공정을 수행하는 단계 전,The method of claim 1, after the forming of the sidewall oxide layer and before the performing of the high density plasma process, 상기 기판의 전면 상에 선형질화막과 선형산화막을 차례로 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And sequentially forming a linear nitride film and a linear oxide film on the entire surface of the substrate. 제 1 항에 있어서, 상기 고밀도 플라즈마 공정은 발생된 플라즈마를 5∼200초 동안 상기 반도체 기판에 노출시키는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of claim 1, wherein the high density plasma process is performed by exposing the generated plasma to the semiconductor substrate for 5 to 200 seconds. 제 1 항에 있어서, 상기 고밀도 플라즈마 공정은 RF 파워를 100∼10000kHz로 하고, 바이어스 파워를 100∼10000Ｗ로 하는 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of claim 1, wherein the high-density plasma process is performed under conditions in which RF power is set to 100 to 10000 kHz and bias power is set to 100 to 10000 kHz. 제 1 항에 있어서, 상기 O3-TEOS막은 TEOS의 유량을 100∼5000mgm로 하고, 10∼30％의 부피 농도를 갖는 O3의 유량을 1∼20slm로 하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The device isolation film according to claim 1, wherein the O3-TEOS film is formed at a flow rate of TEOS of 100 to 5000 mgm and a flow rate of O3 having a volume concentration of 10 to 30% at 1 to 20 slm. Formation method.
KR1020050092041A 2005-09-30 2005-09-30 Method for forming isolation layer of semiconductor device KR100842904B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050092041A KR100842904B1 (en) 2005-09-30 2005-09-30 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092041A KR100842904B1 (en) 2005-09-30 2005-09-30 Method for forming isolation layer of semiconductor device

Publications (2)

Publication Number Publication Date
KR20070036950A KR20070036950A (en) 2007-04-04
KR100842904B1 true KR100842904B1 (en) 2008-07-02

Family

ID=38158932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092041A KR100842904B1 (en) 2005-09-30 2005-09-30 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100842904B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077341A (en) * 1997-04-18 1998-11-16 김영환 Method of forming device isolation film of semiconductor device
KR19990004560A (en) * 1997-06-28 1999-01-15 김영환 Device Separation Method of Semiconductor Device
KR19990080352A (en) * 1998-04-16 1999-11-05 윤종용 Trench isolation method and structure
KR20040097604A (en) * 2003-05-12 2004-11-18 아남반도체 주식회사 Semiconductor device and formation method of trench in the semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077341A (en) * 1997-04-18 1998-11-16 김영환 Method of forming device isolation film of semiconductor device
KR19990004560A (en) * 1997-06-28 1999-01-15 김영환 Device Separation Method of Semiconductor Device
KR19990080352A (en) * 1998-04-16 1999-11-05 윤종용 Trench isolation method and structure
KR20040097604A (en) * 2003-05-12 2004-11-18 아남반도체 주식회사 Semiconductor device and formation method of trench in the semiconductor device

Also Published As

Publication number Publication date
KR20070036950A (en) 2007-04-04

Similar Documents

Publication Publication Date Title
KR100898580B1 (en) Method of forming isolation layer for semiconductor device
US6949447B2 (en) Method for fabricating isolation layer in semiconductor device
US20050136686A1 (en) Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device
KR20080095621A (en) Method of forming an isolation layer in semiconductor device
US7018905B1 (en) Method of forming isolation film in semiconductor device
KR100842904B1 (en) Method for forming isolation layer of semiconductor device
US7214595B2 (en) Method of producing semiconductor devices
KR101025730B1 (en) Method for isolation in semiconductor device
KR100376875B1 (en) Method for forming isolation layer in semiconductor device
KR100691016B1 (en) Method for forming isolation layer of semiconductor device
KR100876874B1 (en) Device Separating Method of Semiconductor Device
KR100508865B1 (en) Method for fabricating trench of semiconductor device
KR101161661B1 (en) Method for forming isolation layer of semiconductor device
KR20050009874A (en) Method for forming isolation layer of semiconductor device
KR100743619B1 (en) A method for fabricating trench of semiconductor device
KR20120042045A (en) Method for fabricating semiconductor device
KR100619395B1 (en) Method for fabricating the semiconductor device
KR20050118489A (en) Method for isolation in semiconductor device
KR20080025859A (en) Method of filling patterns in semiconductor device
KR20040059439A (en) Method for forming trench type isolation layer in semiconductor device
KR20060063303A (en) Method for forming sti-type device isolation film of semiconductor device
KR20060075007A (en) Method for manufacturing isolation layer in semiconductor device
KR20070090621A (en) Method for forming isolation layer of semiconductor device
KR20040005388A (en) Method for forming isolation layer of semiconductor device
KR20050012652A (en) Method for forming element isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee