KR100810288B1

KR100810288B1 - 정보 처리 장치 및 방법과 기록매체

Info

Publication number: KR100810288B1
Application number: KR1020017010246A
Authority: KR
Inventors: 모리나가타케오
Original assignee: 소니 가부시끼 가이샤
Priority date: 1999-12-17
Filing date: 2000-12-15
Publication date: 2008-03-06
Also published as: KR20010102101A; US7565460B2; US20020161942A1; EP1164492A1; US20060129708A1; CN1188789C; WO2001044957A1; CN1347528A

Abstract

본 발명은 FIFO에 기억되어 있는 데이터량을 트리거로 하여 FIFO의 용량에 의해 DMA 전송을 시작시키는 제어 머신은 DMA 전송의 준비를 하는 제어 머신으로 DMA 전송을 위한 커맨드 등의 준비를 시작시키는 것을 목적으로 하는 것으로, DMA 전송의 준비를 하는 제어 머신은 DMA 데이터의 전송을 담당하는 제어 머신으로 준비한 커맨드를 발행하고 그 커맨드에 따른 처리가 시작된다. DMA 전송할 때 호스트 CPU의 부담이 경감된다.

데이터량, 제어 머신, 호스트, 커맨드, 스트림

Description

정보 처리장치 및 방법과 기록매체{Device and method for processing information and recorded medium}

본 발명은 정보 처리장치 및 방법과 기록매체에 관한 것으로서, 특히 DMA 전송을 행할 때 호스트 CPU의 부담을 경감시키는데 알맞은 정보 처리장치 및 방법과기록매체에 관한 것이다.

근래, 디지털방송이 본격적으로 시작되고 각종 디지털방송 수신장치가 상품화되어 있다. 그들 장치 중에는, 수신한 디지털방송 방송프로그램을 기록하기 위한 하드디스크 등의 축적 디바이스를 내장한 것이 있다. 도 1은 종래 기술에 의한 디지털방송을 수신하는 디지털방송 수신장치에 축적 디바이스로서의 하드디스크 드라이브(15)를 내장시킨 것의 구성예를 도시하고 있다.

이 디지털방송 수신장치는 도시하지 않은 방송국으로부터의 디지털방송 방송프로그램으로서의 트랜스포트 스트림을 수신하고, 그 트랜스포트 스트림으로서의 화상이나 음성 표시 등을 할 수 있는 외에, 그 트랜스포트 스트림을 기록해 두고, 다음에 그 기록한 트랜스포트 스트림을 재생할 수도 있도록 되어 있다.

즉, 안테나(11)에서는 디지털방송파가 수신되고, 그 수신신호는 튜너(12)에 출력된다. 튜너(12)는 안테나(11)로부터의 수신신호의 복조 등을 행하고, 트랜스포트 스트림을 얻어 디스크램블러(13)에 공급한다. 디스크램블러(13)는 CPU(1)의 제어하에 튜너(12)로부터의 트랜스포트 스트림에 걸려 있는 스크램블을 CPU(1)로부터 공급되는 복호 키를 이용 해제하여 하드디스크 제어부(14)에 출력한다.

디스크램블러(13)가 출력하는 트랜스포트 스트림(이하, 간단히, 수신 트랜스포트 스트림이라 한다)은, 하드디스크 제어부(14)의 PID(Packet Identification) 퍼서(21) 및 스위치(31)에 공급되게 되어 있다. 또한 스위치(31)에는 수신 트랜스포트 스트림 외에, 하드디스크 드라이브(15)로부터 재생되는 트랜스포트 스트림도 트랜스미터(26)를 통해 공급되게 되어 있다.

수신 트랜스포트 스트림을 재생하는 경우에는, 스위치(31)는 거기에 입력되는 2개의 트랜스포트 스트림(수신 트랜스포트 스트림과, 트랜스미터(26)로부터 공급되는 트랜스포트 스트림) 중의, 수신 트랜스포트 스트림을 선택하고, 출력 트랜스포트 스트림으로서 MV링크 IC(MV Link-IC(MPEG(Moving Picture Experts Group) Link Integrated Circuit))(16)에 출력한다.

MV링크 IC(16)는 출력 트랜스포트 스트림에 대해 IEEE(Institute of EIectrical and Electronics Engineers)1394 시리얼 버스의 레이어 구조에 있어서의 링크층의 처리 등을 시행하여 파이IC(PHY-IC)(17)에 출력한다. 또는 MV링크 IC(16)는 출력 트랜스포트 스트림을 DEMUX(디멀티플렉서)(18)에 출력한다.

여기서, 파이IC(17)는 IEEE1394 시리얼 버스의 레이어 구조에 있어서의 링크 층의 처리를 행하도록 되어 있으며, MV링크 IC(16)로부터 출력 트랜스포트 스트림을 수신한 경우에는 그 출력 트랜스포트 스트림을 IEEE1394 시리얼 버스를 통하여 도시하지 않은 IEEE1394 기기에 아이소크로너스(Isochronous) 전송한다.

DEMUX(18)는 도시하지 않은 마이크로컴퓨터나 메모리 등을 가지며, MV링크 IC(16)로부터의 출력 트랜스포트 스트림을 구성하는 트랜스포트 패킷(이하, 간단히, TS패킷이라 한다)으로부터 섹션의 데이터(PAT(Program Association Table)나, PMT(Program Map Table), 트랜스포트 스트림의 스크램블을 디스크램블하기 위한 복호 키, 그 외의 제어를 위해 이용되는 제어 데이터가 배치된 TS패킷을 분리하고 또한 그 내용을 해석하여 필요한 제어 데이터를 CPU(1)에 출력한다.

여기서, CPU(1)는, 이상과 같이 하여, DEMUX(18)로부터 공급되는 섹션의 데이터 중의 복호 키를 디스크램블러(13)에 출력하고, 마찬가지로 DEMUX(18)로부터 공급되는 그 밖의 섹션의 데이터에 의거하여 디스크램블러(13)를 제어한다.

DEMUX(18)는 출력 트랜스포트 스트림으로부터 제어 데이터(섹션의 데이터)가 배치된 TS패킷을 분리하는 외에 사용자가 도시하지 않은 리모트 커맨더 등을 조작함으로써 선택한 방송프로그램의 비디오 데이터 및 오디오 데이터(이하, 간단히, 양쪽을 포함시켜 AV 데이터라 한다)가 배치된 패킷도 분리하여 AV 디코더(19)에 출력한다. AV 디코더(19)는 DEMUX(18)로부터의 TS패킷을 MPEG2 디코드하고 그 결과 얻어지는 AV 데이터를 도시하지 않은 모니터에 출력한다. 이로써, 모니터에서는 디지털위성방송 방송프로그램으로서의 화상 및 음성이 출력(표시)된다.

한편, 수신 트랜스포트 스트림을 기록하는 경우에는 스위치(31)는 역시, 거 기에 입력되는 2개의 트랜스포트 스트림(수신 트랜스포트 스트림과, 트랜스미터(26)로부터 공급되는 트랜스포트 스트림) 중의 수신 트랜스포트 스트림을 선택하고, 출력 트랜스포트 스트림으로서 MV링크 IC(16)를 경유하여 DEMUX(18)에 출력한다.

DEMUX(18)는, 상술한 바와 같이, 출력 트랜스포트 스트림으로부터 제어 데이터가 배치된 TS패킷을 분리하고, 그 TS패킷에 배치된 필요한 제어 데이터를 분리하여 CPU(1)에 출력하고, CPU(1)는 이 제어 데이터에 의거하여 디스크램블러(13)를 제어한다. 이로써, 디스크램블러(13)에서는, 지금 기록의 대상으로 되어 있는 TS패킷을 포함하는 트랜스포트 스트림의 디스크램블이 행하여진다.

수신 트랜스포트 스트림은, 상술한 바와 같이 PID 퍼서(21)에도 공급되며, PID 퍼서(21)는 거기에 공급되는 수신 트랜스포트 스트림을 구성하는 TS패킷의 PID를 참조하여 기록의 대상으로 되어 있는 방송프로그램에 대한 TS패킷만을 리시버(22)에 공급한다(나머지의 TS패킷은 폐기된다). 리시버(22)는 사이클 타이머(27)가 출력하는 클록에 의거한 타임 스탬프를 PID 퍼서(21)로부터의 TS패킷에 부가하고, 입력 FIFO(First In First Out)(23)에 공급한다. 즉, 사이클 타이머(27)는 소정 주파수의 클록을 리시버(22) 및 트랜스미터(26)에 출력하고 있으며, 리시버(22)는 사이클 타이머(27)가 출력하는 클록에 동기한 타임 스탬프를 PID 퍼서(21)로부터의 TS패킷에 부가하고, 입력 FIFO(23)에 출력한다. 입력 FIFO(23)는 리시버(22)로부터의 TS패킷을 차례로 기억하고, 컨트롤러(28)의 제어에 따라 기억한 TS패킷을 그 기억한 순서로 하드디스크 IF(Interface)(24)에 출력한 다.

여기서, 컨트롤러(28)는 마이크로컴퓨터(마이콤)를 내장하며, 입력 FIFO(23) 또는 출력 FIFO(25)에 있어서의 기억의 상태(status)를 감시하고, 각각에 있어서의 데이터의 판독 기록을 제어하도록 되어 있다. 또한, 컨트롤러(28)는 하드디스크 IF(24)를 제어하도록 되어 있다.

하드디스크 IF(24)는, 입력 FIFO(23)로부터 TS패킷을 수신하면, 그 TS패킷을 하드디스크 드라이브(15)에 출력한다. 하드디스크 드라이브(15)에서는 하드디스크 컨트롤러(41)에서 하드디스크 IF(24)로부터의 TS패킷이 수신되고, 하드디스크(42)에 기록된다.

다음에, 이상과 같이 하여 하드디스크(42)에 기록된 TS패킷을 재생하는 경우, 하드디스크 컨트롤러(41)에 있어서, 하드디스크(42)에 기록된 TS패킷의 시퀸스로서의 트랜스포트 스트림(이하, 간단히 재생 트랜스포트 스트림이라 한다)이 판독되어 하드디스크 제어부(14)에 출력된다.

하드디스크 제어부(14)에 있어서는, 하드디스크 IF(24)에서 재생 트랜스포트 스트림이 수신되며, 출력 FIFO(25)에 공급된다. 출력 FIFO(25)는 하드디스크 IF(24)로부터의 재생 트랜스포트 스트림을 구성하는 TS패킷을 차례로 기억하고, 컨트롤러(28)의 제어에 따라 기억한 TS패킷을 그 기억한 순서로 트랜스미터(26)에 출력한다.

트랜스미터(26)는 사이클 타이머(27)로부터 공급되는 클록에 동기하여 출력 FIFO(25)로부터의 TS패킷의 시퀸스로서의 재생 트랜스포트 스트림을 스위치(31)에 출력한다. 즉, PID 퍼서(21)가 출력하는 TS패킷의 시퀸스인 트랜스포트 스트림을 하드디스크 드라이브(15)에 기록한 경우에 있어서는, 그 트랜스포트 스트림을 구성하는 TS패킷끼리의 시간 간격이 손상되는 겅우가 있다. 그래서, 트랜스미터(26)는, 리시버(22)가 TS패킷에 부가한 타임 스탬프를 참조하여, TS패킷끼리의 시간 간격을 원래의 상태로 되돌리는 타이밍으로 TS패킷을 스위치(31)에 출력하게 되어 있다.

하드디스크(42)에 기록된 TS패킷을 재생하는 경우에 있어서는, 스위치(31)는 트랜스미터(26)가 출력하는 재생트랜스포트 스트림을 선택하고, 출력 트랜스포트 스트림으로서 MV링크 IC(16)에 출력한다. 이하, 이 출력 트랜스포트 스트림으로서의 재생 트랜스포트 스트림은 수신 트랜스포트 스트림을 처리한 경우와 같이 하여 파이IC(17)를 통하여 IEEE1394 시리얼 버스상을 아이소크로너스 전송되고, 또는 DEMUX(18) 및 디코더(19)를 통하여 모니터에 출력된다.

또한, CPU(1)는 버스(3)에 접속되어 있으며, 마찬가지로 버스(3)에 접속된 시스템 메모리(2)에 기억된 프로그램을 판독하여 실행함으로써, 디스크램블러(13)의 제어 그 밖의 각종 처리를 행하게 되어 있다. 시스템 메모리(2)는 CPU(1)에 각종의 처리를 행하게 하기 위한 프로그램을 기억하고 있다.

또한, 하드디스크 제어부(14)를 구성하는 호스트 IF(29)는 버스(3)를 통하여 CPU(1)와 통신하기 위한 인터페이스로서 기능하게 되어 있다. 이 호스트 IF(29)와 상술한 하드디스크 IF(24) 사이에 마련된 입출력 버퍼(30)는 그들 사이에서 주고 받는 데이터를 일시 기억하게 되어 있다.

이상으로부터, CPU(1)는 버스(3), 호스트 IF(29), 입출력 버퍼(30) 및 하드 디스크 IF(24)를 통하여, 하드디스크 드라이브(15)에 액세스할 수 있게 되어 있고, 이로써, CPU(1)는 하드디스크 드라이브(15)에 파일로서의 데이터를 기록하고, 또한 하드디스크 드라이브(15)에 기록한 파일로서의 데이터를 판독할수 있게 되어 있다.

그런데, 상술한 하드디스크 드라이브(15)에 있어서의 데이터 기록의 최소 단위는 섹터라 칭하여진다. 1섹터는 예를 들면, 512바이트로 이루어진다. 또한, 이 하드디스크 드라이브(15)는, 데이터에 액세스할 때, 하드디스크 드라이브(15)의 액세스하는 장소를 최소 기록 단위인 섹터 어드레스로 지정하도록, 인터페이스나 사용방법이 사양으로 통일화 되어 있다. 하드디스크 드라이브(15)는, 데이터에 액세스될 때 섹터 어드레스로 지정되지 않으면 커맨드로서 접수하지 않은 구성으로 되어 있다.

이 최소 단위의 어드레스가 LBA(Logical Block Address)라 칭하여지는 논리적인 통과 번호로 표시된다. 하드디스크 드라이브(15)에 액세스하는 커맨드로서는 DMA 컨트롤러에 의해 데이터 전송이 제어되는 DMA(Direct Memory Access)와, CPU에 의해 데이터 전송이 제어되는 PIO(Programmed I/0)가 있다. 어느쪽의 경우에도 어드레스 지정에는 LBA를 이용할 필요가 있다.

상술한 종래의 디지털영상방송 수신장치에 있어서는, 트랜스포트 스트림과 같은 AV(Audio Visual) 스트림을 DMA에 의해 내장하고 있는 하드디스크에 기록 또는 하드디스크로부터 판독하여 재생하는 경우, 호스트 CPU(Central Processing Unit)가 하드디스크에의 커맨드 발행, LBA의 블록 전송마다에 설정, 전송 시작 타이밍의 설정 등을 행할 필요가 있다. 그와 같은 처리는, 호스트 CPU에 있어서 부담 이 되어, 퍼포먼스가 나오게 할 수 없다고 하는 문제점이 있다.

그 때문에, 예를 들면, AV 스트림의 기록처리를 행하고 있을 때, 그 스트림을 연속하여 기록할 수 없는 가능성이 있다고 하는 문제점이 있다.

(발명의 개시)

본 발명은, 이러한 상황을 감안하여 이루어진 것으로서, DMA 전송용의 레지스터, LBA를 자동 설정할 수 있는 기능을 구비함으로써, 종래 호스트 CPU에서 처리하고 있던 커맨드의 발행, LBA의 설정 및 전송 시작 타이밍의 설정을 DMA측에서 행하여, 상술한 바와 같은 호스트 CPU에 드는 부담을 경감하는 것을 목적으로 한다.

본 발명은, 상술한 과제를 해결하기 위하여, 소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 수단과, 수신 수단에 의해 수신된 스트림을 구성하는 패킷으로부터 기록장치에 기록할 패킷을 추출하는 추출 수단과, 추출 수단에 의해 추출된 패킷을 기억하는 기억 수단과, DMA 전송을 지시하는 커맨드를 생성하기 위한 커맨드 버퍼와, 커맨드 버퍼에서 생성된 커맨드에 따라 패킷을 소정 데이터량의 블록으로서 기록장치에 대하여 DMA 전송하는 전송 수단을 갖는 것을 특징으로 하는 정보 처리장치이다.

또한, 본 발명은 소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 수단과, 수신 수단에 의해 수신된 스트림을 구성하는 패킷으로부터 기록장치에 기록할 패킷을 추출하는 추출 수단과, 추출 수단에 의해 추출된 패킷을 기억하는 기억 수단과, DMA 전송용의 어드레스 정보를 설정하기 위한 커맨드 버퍼와, 설정된 어드레스 정보를 기억 수단으로부터 판독된 패킷의 소정 데이터량(블록)마다 부가하는 부가 수단을 갖는 것을 특징으로 하는 정보 처리장치이다.

또한, 본 발명은 하드디스크 드라이브를 내장하는 디지털방송 수신장치에 있어서, 소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 수단과, 수신 수단에 의해 수신된 스트림을 구성하는 패킷으로부터 하드디스크 드라이브에 기록할 패킷을 추출하는 추출 수단과, 추출 수단에 의해 추출된 패킷을 기억하는 기억 수단과, DMA 전송을 지시하는 커맨드를 생성하기 위한 커맨드 버퍼와, 커맨드 버퍼에서 생성된 커맨드에 따라 패킷을 소정 데이터량의 블록으로서, 하드디스크 드라이브에 대하여 DMA 전송하는 전송 수단을 갖는 것을 특징으로 하는 디지털방송 수신장치이다.

또한, 본 발명은 하드디스크 드라이브를 내장하는 디지털방송 수신장치에 있어서, 소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 수단과, 수신 수단에 의해 수신된 스트림을 구성하는 패킷으로부터 하드디스크 드라이브에 기록할 패킷을 추출하는 추출 수단과, 추출 수단에 의해 추출된 패킷을 기억하는 기억 수단과, DMA 전송용의 어드레스 정보를 설정하기 위한 커맨드 버퍼와, 설정된 어드레스 정보를 기억 수단으로부터 판독된 패킷의 소정 데이터량(블록)마다 부가하는 부가 수단을 갖는 것을 특징으로 하는 디지털방송 수신장치이다.

또한, 본 발명은 소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 스텝과, 수신 스텝에 의해 수신된 스트림을 구성하는 패킷으로부터 기록장치에 기록 할 패킷을 추출하는 추출 스텝과, 추출 수단에 의해 추출된 패킷을 기억하는 기억 스텝과, 커맨드 버퍼에 의해 DMA 전송을 지시하는 커맨드를 생성하는 생성 스텝과, 생성 스텝에서 생성된 커맨드에 따라 패킷을 소정 데이터량의 블록으로서, 기록장치에 대하여 DMA 전송하는 전송 스텝을 갖는 것을 특징으로 하는 정보 처리방법이다.

또한, 본 발명은 소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 스텝과, 수신 스텝에 의해 수신된 스트림을 구성하는 패킷으로부터 기록장치에 기록할 패킷을 추출하는 추출 스텝과, 추출 스텝에 의해 추출된 패킷을 기억하는 기억 스텝과, 커맨드 버퍼에 의해 DMA 전송용의 어드레스 정보를 설정하는 설정 스텝과, 설정된 어드레스 정보를 기억 수단으로부터 판독된 패킷의 소정 데이터량(블록)마다 부가하는 부가 스텝을 갖는 것을 특징으로 하는 정보 처리방법이다.

또한, 본 발명은 소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 스텝과, 수신 스텝에 의해 수신된 스트림을 구성하는 패킷으로부터 기록장치에 기록할 패킷을 추출하는 추출 스텝과, 추출 수단에 의해 추출된 패킷을 기억하는 기억 스텝과, 커맨드 버퍼에 의해 DMA 전송을 지시하는 커맨드를 생성하는 생성 스텝과, 생성 스텝에서 생성된 커맨드에 따라 패킷을 소정의 데이터량의 블록으로서, 기록장치에 대하여 DMA 전송하는 전송 스텝을 포함하는 것을 특징으로 하는 컴퓨터가 판독 가능한 프로그램이 기록되어 있는 기록매체이다.

또한, 본 발명은 소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 스텝과, 수신 스텝에 의해 수신된 스트림을 구성하는 패킷으로부터 기록장치에 기록 할 패킷을 추출하는 추출 스텝과, 추출 스텝에 의해 추출된 패킷을 기억하는 기억 스텝과, 커맨드 버퍼에 의해 DMA 전송용의 어드레스 정보를 설정하는 설정 스텝과, 설정된 어드레스 정보를 기억 수단으로부터 판독된 패킷의 소정 데이터량(블록)마다에 부가하는 부가 스텝을 포함하는 것을 특징으로 하는 컴퓨터가 판독 가능한 프로그램이 기록되어 있는 기록매체이다.

상술한 바와 같이 본 발명은 소정 포맷의 패킷으로 구성되는 스트림을 수신하고, 수신된 스트림을 구성하는 패킷으로부터 추출된, 기록장치에 기록하는 패킷이 기억되고, 커맨드 버퍼에서 생성된 DMA 전송을 지시하는 커맨드에 따라 패킷을 소정 데이터량의 블록으로서, 기록장치에 대하여 DMA 전송하도록 하고 있기 때문에 호스트 CPU에 드는 부담이 경감된다.

또한, 본 발명은 소정 포맷의 패킷으로 구성되는 스트림을 수신하고, 수신된 스트림을 구성하는 패킷으로부터 추출된, 기록장치에 기록하는 패킷을 기억 수단에 기억하고, 커맨드 버퍼에 의해 설정된 DMA 전송용의 어드레스 정보를 기억 수단으로부터 판독된 패킷의 소정 데이터량(블록)마다 부가하도록 하고 있기 때문에 호스트 CPU에 드는 부담이 경감된다.

도 1은 하드디스크 드라이브를 내장시킨 디지털위성방송 수신장치의 구성예를 도시한 블록도,

도 2는 본 발명을 적용한 디지털위성방송 수신장치의 1실시 형태의 구성예를 도시한 블록도,

도 3은 도 2의 하드디스크 제어부의 구성예를 도시한 블록도,

도 4는 도 3의 DMA 컨트롤러의 구성을 도시한 블록도,

도 5는 도 4의 커맨드 셀의 구성을 도시한 블록도,

도 6은 도5의 LBA 결정부의 구성을 도시한 블록도,

도 7은 DMA 컨트롤러의 기능 블록도,

도 8은 DMA 컨트롤러의 기록 동작을 설명하는 플로우챠트,

도 9는 DMA 컨트롤러의 판독 동작을 설명하는 플로우챠트,

도 10은 판독 타이밍에 관하여 설명하는 도면,

도 11은 DMA 컨트롤러의 DMA 전송할 때 행하여지는 동작을 설명하는 플로우챠트,

도 12는 레지스터에 관하여 설명하는 도,

도 13은 레지스터에 관하여 설명하는 도,

도 14는 매체를 설명하는 도.

(도면의 주요부분에 대한 부호의 설명)

1 : CPU 15 : 하드디스크 드라이브

58 : 아비터 61 : 입력 FIFO

62 : 출력 FIFO 68 : DMA 컨트롤러

82 : 커맨드 셀 104 : LBA 결정부

105 : 넥스트 커맨드 버퍼 106 : 커런트 커맨드 버퍼

107 : 프리비어스 커맨드 버퍼

(발명을 실시하기 위한 최선의 형태)

도 2는 본 발명이 적용된 디지털위성방송 수신장치의 한 실시형태의 구성을 도시하고 있다. 또한, 도면 중, 상술한 도 1과 대응하는 부분에 관하여서는 동일 부호를 붙이며, 이하에서는 그 설명은 간단히 생략한다. 즉, 도 2의 디지털위성방송 수신장치는, 도 1에 도시한 하드디스크 제어부(14) 대신에, 하드디스크 제어부(50)가 마련되어 있는 이외에는 도 1의 디지털위성방송 수신장치와 같이 구성되어 있다.

도 3은, 도 2의 하드디스크 제어부(50)의 구성예를 도시하고 있다. 또한, 도면 중, 도 1의 하드디스크 제어부(14)에 있어서의 경우와 대응하는 부분에 관하여서는 동일의 부호를 붙이고, 이하에서는 그 설명은 간단히 생략한다.

디스크램블러(13)로부터의 수신 트랜스포트 스트림은 스위치(31) 및 입력 PID 퍼서(51)에 공급되도록 되어 있다. 입력 PID 퍼서(51)는 디스크램블러(13)로부터의 수신 트랜스포트 스트림을 구성하는 TS패킷으로부터 기록만을 하여야 하는 TS패킷(이하, 간단히, 기록용 패킷이라 한다), 기록하는 동시에 제어에 이용하는 TS패킷(이하, 간단히, 기록/제어용 패킷이라 한다), 제어에만 이용하는 TS패킷(이하, 간단히, 제어용 패킷이라 한다) 및 폐기해야 할 TS패킷(이하, 간단히, 폐기용 패킷이라 한다)을 추출하고, 기록용 패킷 및 기록/제어용 패킷을 타임 스탬프 부가부(56)에 출력하는 동시에 제어용 패킷을 MUX(53)에 출력하게 되어 있다. 또한, 입력 PID 퍼서(51)는 폐기용 패킷을 폐기하게 되어 있다.

출력 PID 퍼서(52)는 타임 스탬프 검출부(54)가 출력한 하드디스크 드라이브(15)로부터 재생된 재생 트랜스포트 스트림을 수신하고, 그 재생 트랜스포트 스트림을 구성하는 TS패킷으로부터 재생해야 할 TS패킷(이하, 간단히, 재생용 패킷이라 한다)과 폐기해야 할 TS패킷(폐기용 패킷)을 추출하게 되어 있다. 또한, 출력 PID 퍼서(52)는 재생용 TS패킷을 MUX(53)에 출력함과 동시에 폐기용 패킷을 폐기하게 되어 있다.

또한, 출력 PID 퍼서(52)는, MUX(53)와 통신함으로써, 입력 PID 퍼서(51)가 MUX(53)에 출력하는 TS패킷과 PID가 같은 재생용 TS패킷을 검출하고, 그 재생용 TS패킷의 PID를 다른 PID로 변경하게도 되어 있다. MUX(53)는 입력 PID 퍼서(51)가 출력하는 TS패킷과 출력 PID 퍼서(52)가 출력하는 TS패킷을 다중화하여 스위치(31)에 출력하게 되어 있다.

타임 스탬프 부가부(56) 및 입력 타이머(57)는 제 1도의 사이클 타이머(27) 및 리시버(22)와 같은 처리, 즉, 타임 스탬프 부가부(56)는 입력 타이머(57)가 출력하는 클록에 의거한 타임 스탬프를 입력된 TS패킷에 부가한다. 타임 스탬프 부가부(56)에 의해 타임 스탬프가 부가된 TS패킷은 아비터(58)에 입력된다. 아비터(58)에 입력된 TS패킷은 SDRAM 컨트롤러(59)의 제어하에 SDRAM(60)의 입력 FIFO(61)에 기억된다. SDRAM 컨트롤러(59)는 FIFO 컨트롤러(63)의 지시에 의해 SDRAM(60)의 입력 FIFO(61)와 출력 FIFO(62)의 패킷의 기록 및 판독을 제어한다.

입력 FIFO(61)에 기억된 TS패킷은 SDRAM 컨트롤러(59)의 제어하에서 판독되며, 아비터(58)를 통하여 인덱스 부가부(64)에 출력된다. 인덱스 부가부(64)는 하드디스크의 어드레스를 나타내는 LBA와 그 밖의 제어를 위해 유효한 정보를 인덱스로서 부가하고, 셀렉터(67)에 출력한다. 셀렉터(67)에는 버스 인터페이스(29)를 통하여 입력된 데이터나 DMA 컨트롤러(68)로부터의 커맨드 등도 입력된다. 셀렉터(67)는 입력된 TS패킷, 데이터, 커맨드 등을 선택하고 소정의 장치에 출력한다. 예를 들면, 인덱스 부가부(64)로부터 출력되고 셀렉터(67)에 입력된 TS패킷은 하드디스크 IF(24)에 출력되고, 또한, 하드디스크 드라이브(15)에 출력되고 기록된다.

이렇게 하여 하드디스크 드라이브(15)에 기록된 TS패킷을 재생하는 경우, 하드디스크 컨트롤러(41)에 있어서, 하드디스크(42)에 기록된 TS패킷의 시퀸스로서의 재생 트랜스포트 스트림이 판독되고, 하드디스크 제어부(50)에 출력된다. 하드디스크 제어부(50)에 하드디스크 IF(24)를 통하여 입력된 재생 트랜스포트 스트림은 셀렉터(67)를 통하여 인덱스 검출부(66)에 출력된다.

인덱스 검출부(66)는 입력된 재생 트랜스포트 스트림으로부터 인덱스 부가부(64)에서 부가된 인덱스를 검출한다. 검출된 인덱스는 DMA 컨트롤러(68) 내의 레지스터에 기억되고, DMA 컨트롤러(68)는 그 기억된 인덱스를 기초로 DMA 컨트롤러(68)를 제어하는 것도 가능하다.

인덱스 검출부(66)에 의해 인덱스가 검출되고, 인덱스가 제거된 재생 트랜스포트 스트림은 아비터(58), SDRAM 컨트롤러(59)를 통하여, SDRAM(60)의 출력 FIFO(62)에 일단 기억된다. 출력 FIFO(62)에 기억된 재생 트랜스포트 스트림은 SDRAM 컨트롤러(59)의 제어하에 아비터(58)에 판독되고, 또한, 타임 스탬프 검출부(54)에 출력된다. 타임 스탬프 검출부(54)에 입력된 재생 트랜스포트 스트림은 타임 스탬프가 검출되고, 그 타임 스탬프에 따라 출력 PID 퍼서(52)에 출력된다. 또한, 상술한 바와 같은 처리가 MUX(53) 및 스위치(31)에 의해 행하여짐으로써 MVLink-IC(16)에 출력된다.

또한, CRC(69)는, 하드디스크(15)와 주고 받는 데이터에 관하여, CRC(Cyclic Redundancy Check)를 이용하여 데이터의 체크를 행한다.

제 4도는, DMA 컨트롤러(68)의 내부 구성을 도시한 도면이다. 버스 인터페이스(29)와는 DMA 컨트롤러(68) 내의 내부 버스(81)가 접속되어 있다. 내부 버스(81)에는, 커맨드 셀(82), 커맨드 셀(82)을 제어하는 커맨드 아비터(83), 호스트 CPU인 CPU(1)를 통하여 데이터를 주고 받을 때의 동작을 제어하는 PIO(Programmed I/0) 스테이트 머신(84) 및 DMA 전송할 때의 데이터를 버퍼링하는 호스트 데이터 DMA 버퍼(85)가 접속되어 있다.

DMA 스테이트 머신(86)은, 커맨드 셀(82)과 연휴하여 DMA 전송을 실행하기 위한 레지스터나 커맨드의 준비를 행한다. IDE(Inte11igent Drive Electronics) 스테이트 머신(87)은 IDE 드라이브에 의해 접속되는 하드디스크 드라이브(15)의 제어를 행하는 것이다. PIO 스테이트 머신(84), DMA 스테이트 머신(86) 및 IDE 스테이트 머신(87)은 서로 컨트롤선이 뻗어나 있어 각각의 스테이트 머신이 상황에 따른 제어를 행할 수 있게 되어 있다.

PIO 스테이트 머신(84)과 DMA 스테이트 머신(86)으로부터 출력된 신호는 셀렉터(88)에 공급되며, 어느 한쪽의 신호가 논리곱 회로(89)에 공급된다. 논리곱 회로(89)에는, IDE 스테이트 머신(87)으로부터의 신호도 공급되며, 그들의 공급된 신호로부터 논리곱이 취해지고, 그 결과가, 내부 버스(91)에 출력된다. 내부 버스(91)에는, IDE 스테이트 머신(87)으로부터의 컨트롤선도 인출되어 있으며, IDE의 컨트롤신호도 공급된다.

또한, 내부 버스(91)에는, 셀렉터(90)로부터의 신호도 공급된다. 셀렉터(90)는 PIO 스테이트 머신(84)으로부터의 데이터, DMA 스테이트 머신(86)으로부터의 데이터 또는 FIFO 컨트롤러(63)로부터의 데이터 중에서 하나를 선택하여 내부 버스(91)에 출력된다.

제 5도는, 커맨드 셀(82)의 내부 구성을 도시한 도면이다. 내부 버스(101)에는 호스트 커맨드 버퍼(102)와 호스트 데이터 커맨드 버퍼(103)가 접속되어 있다. 상세한 것은 후술하지만, 호스트 커맨드 버퍼(102)와 LBA 결정부(104)로부터 출력되는 데이터로부터 후단의 넥스트 커맨드 버퍼(105)에 기억되는 데이터가 생성된다. 넥스트 커맨드 버퍼(105)에 기억된 데이터는 새로운 데이터가 입력되면, 기억되어 있던 데이터를 커런트 커맨드 버퍼(106)에 출력하여 기억시킨다. 이와 같이, 커런트 커맨드 버퍼(106)에 새로운 데이터가 입력되면, 기억되어 있던 데이터는 프리비어스 커맨드 버퍼(107)에 출력되어 기억된다.

커맨드 셀(82)은, PIO 액세스로써 DMA 전송을 초기화 하기 위한 호스트 커맨드 버퍼(102)를 가지며, 커런트의 DMA 전송이 종료할 때마다 커맨드 버퍼의 내용을 이행하는 FIFO적인 역할을 가지고 있다. 또한, 각 커맨드 버퍼는 기록용과 판독용을 각각 준비할 필요가 있으나, 제 5도에 있어서는 하나의 기록밖에 나타나 있지 않다. 이 FIFO적인 구성의 커맨드 버퍼에 의해 넥스트, 커런트, 프리비어스의 LBA를 인덱스로서 1클러스터 마다의 부가가 가능하게 된다.

커런트 LBA는 그 시점에서 처리되어 있는 블록이 기록되는 선두의 LBA를 나타내며, 프리비어스의 LBA는 블록 N의 직전에 위치하는 블록의 선두 LBA를 나타내고, 넥스트 LBA는 블록 N의 직후에 위치하는 블록의 선두 LBA를 나타낸다.

넥스트 커맨드 버퍼(105), 커런트 커맨드 버퍼(106) 및 프리비어스 커맨드 버퍼(107)에 기억된 데이터는 각각 셀렉터(108)에 공급된다. 셀렉터(108)에는 호스트 데이터 커맨드 버퍼(103)로부터의 데이터도 공급되며, 그들의 공급된 데이터 중에서 하나를 선택하여 DMA 스테이트 머신(86)에 출력된다. 이 선택된 데이터는 하드디스크의 DMA 전송을 기동하기 위해 필요한 LBA, 섹터 사이즈 등으로 구성되어 있으며, 이들의 정보를 DMA 스테이트 머신(86), IDE 스테이트 머신(87)에 공급함으로써 하드디스크의 제어가 가능하게 된다.

제 6도는, LBA 결정부(104)의 내부 구성을 도시한 도면이다. LBA 결정부(104)는 카운트업부(121), LBA 비교용 레지스터(122) 및 비교부(123)로 구성되어 있다.

여기서, 상술한 바와 같은 구성을 갖는 DMA 컨트롤러(68)를 기능적인 블록으로 표시하면 도 7과 같이 된다. FIFO의 용량에 의해 DMA 전송을 시작시키는 제어 머신(131)은 주로 FIFO 컨트롤러(63)와 커맨드 아비터(83)로 구성된다. DMA 전송의 준비를 하는 제어 머신(132)은 주로 커맨드 셀(82)이나 DMA 스테이트 머신(86)으로 구성된다. PIO 액세스를 담당하는 제어 머신(133)은 PIO 스테이트 머신(84)이다. DMA 전송을 담당하는 제어 머신(134)은 주로 IDE 스테이트 머신(87)으로 구성되며, 커맨드 버퍼(135)는 주로 커맨드 셀(82)로 구성된다. LBA 결정회로(136)는, LBA 결정부(104)이다.

다음에, 도 8의 플로우챠트를 참조하여 FIFO의 용량에 의해 DMA 전송을 시작시키는 제어 머신(131)의 동작에 관하여 설명한다. DMA 전송은 128k바이트 단위로 행하여지게 하고 이 128k바이트 단위를 1클래스터라 정의한다. 물론, 1클래스터를 128k바이트 이하로 정의하여도 좋다.

하드디스크 드라이브(15)에 수신한 트랜스포트 스트림의 기록을 행하는 경우, 스텝 S1에 있어서, 커맨드 아비터(83)는 FIFO 컨트롤러(63)를 통하여 입력 FIFO(61)의 소정치 이상의 용량에 트랜스포트 스트림이 기억되어 있는지의 여부를 판단한다. 소정치란, 예를 들면, 입력 FIFO(61)의 80%의 용량으로서, 스텝 S1에 있어서는, 80% 이상의 용량에 이미 트랜스포트 스트림의 데이터가 기록된 상태인지의 여부가 판단된다.

스텝 S1에 있어서, 입력 FIFO(61)의 소정 용량 이상으로 트랜스포트 스트림이 기억되어 있다고 판단된 경우, 스텝 S2로 진행한다. 스텝 S2에 있어서, DMA 전송시작의 지시가 DMA 전송의 준비를 하는 제어 머신(132)에 대하여 나온다. 또한, LBA 결정회로(136)에 대하여 스타트 LBA가 공급된다. 그 결과, 스텝 S3에 있어서, DMA 전송의 준비를 하는 제어 머신(132)이 스트림의 리드, 라이트 및 호스트 데이 터 액세스의 3개의 요구중, 어떤 요구를 허가하는지의 판단을 한다.

스텝 S4에 있어서, 스트림의 라이트가 허가되면 스텝 S5로 진행하고, 종료 스테터스가 발행되었는지의 여부가 판단된다. 종료 스테터스는 DMA 전송의 준비를 하는 제어 머신(132)에 의해 발행된다. 종료 스테터스가 발행되었다고 판단될 때까지, 스텝 S5의 처리는 반복되며, 종료 스테터스가 발행되었다고 판단되면 스텝 S6로 진행하여, LBA의 갱신의 지시가 LBA 결정부(104)에 나온다.

LBA의 갱신은, LBA 결정부(104)(LBA 결정회로(136))에 의해 행하여진다. 카운트업부(121)는 스타트 LBA가 입력됨으로써 카운트업을 시작한다. 카운트업부(121)는 1클래스터분의 전송이 종료할 때마다 카운트업하고 1클러스터분의 LBA를 설정한다. LBA 비교용 레지스터(122)는 비교하는 LBA, 그 다음의 LBA와 플래그를 세트하고, 플래그가 유효한 경우에, 비교하는 LBA를 다음 LBA로 치환함으로써 자동적으로 세트되는 값을 변경하는 것이 가능하게 되어 있다. 이러한 기능을 마련하고, 트랜스포트 스트림의 기억 영역의 최대 LBA를 이 레지스터에 세트하여 둠으로써 자동적으로 기억 용량의 시작 LBA로 되돌리는 것이 가능하게 된다.

이렇게 하여 갱신되는 LBA는 DMA 스테이트 머신(86)뿐만 아니라 인덱스 부가부(64)에도 공급되고, 처리 대상으로 되어 있는 트랜스포트 스트림이 하드디스크 드라이브(15)에 기억될 때 부가된다. 도 8에 도시한 플로우챠트의 처리는, 수신된 트랜스포트 스트림이 하드디스크 드라이브(15)에 기억될 때 반복하여 행하여진다.

도 9는 하드디스크 드라이브(15)에 기억되어 있는 트랜스포트 스트림을 판독할 때의 처리에 관하여 설명하는 플로우챠트이다. 기본적으로 제 9도는 제 8도에 있어서의 스텝 S4의 스트림의 라이트 허가가 스트림의 리드 허가의 처리인 스텝 S4'로 변경되어 있는 외는, 제 8도의 플로우챠트를 참조하여 설명한 기록할 때의 처리와 같기 때문에 그 설명은 생략한다. 단지, 스텝 S1의 처리는, 출력 FIFO(62)에 기억되어 있는 트랜스포트 스트림의 데이터량이 예를 들면, 소정치로서 20% 이하가 되었는지의 여부가 판단된다. 소정치 이하로 되었다고 판단된 경우, 스텝 S2 이후의 처리로 이행한다.

여기서, 하드디스크 드라이브(15)로부터 판독되는 트랜스포트 스트림의 데이터에 관하여, 도 10을 참조하여 설명한다. 소정의 데이터에 대해, 다음에 판독할 LBA를 이미 판독된 블록의 인덱스 정보 내에 있는 넥스트 LBA의 값으로부터 판독을 세트하는 방법도 가능하다. 또한, LBA의 자동 갱신에 의해 세트하는 것도 가능하고, 그와 같은 방법인 경우에 인터럽트를 인덱스 정보의 판독 완료 시점에서 CPU(1)에 통지함으로써, 도 10에 도시한 타이밍으로 넥스트 LBA의 다이나믹한 변경이 가능하다.

도 10에 있어서, a는 하드디스크 드라이브(15)로부터 판독된 인덱스 내의 LBA 링크 리스트가 실제로 재생 넥스트 LBA 레지스터(불도시)에 로드되는 타이밍이다. 그 타이밍에서, 인터럽트를 통지함으로써 호스트는 b에서 넥스트 LBA 또는 커런트 LBA의 판독을 행한다. 또한, 다이나믹하게 다음에 판독하는 클래스터의 LBA를 변경하고, 건너 뛴 재생을 하고 싶은 경우에는 c에서 기록을 행한다. d는 출력 FIFO(62)로부터의, 용량의 절반정도가 기록된 것을 나타내는 데이터를 참조하여 DMA 컨트롤러(68)가 하드디스크 드라이브(15)에 자동적으로 커맨드를 발행하는 타 이밍이다.

한편, 기록 또는 판독용의 DMA 커맨드 버퍼에 CPU(1)가 LBA를 설정하고, DMA를 컨트롤하는 것도 가능하다. 이와 같은 경우, 각 커맨드 세트 레지스터에 값을 설정한 후, 컨트롤 레지스터의 각 커맨드 Exec 비트에 1을 설정함으로써 커맨드가 실행된다. 또한, 이 때, 설정에 의해 FIFO 플래그의 트리거에 의해, 상술한 바와 같이 하드디스크 드라이브(15)와의 DMA 전송을 CPU(1)의 제어에 의하지 않고 자동적으로 행할 수도 있다. 이러한 때는, 컨트롤 레지스터의 각 Valid 비트가 1일 때, 커맨드 버퍼의 내용에 따라 교대로 실행된다.

재생시에, 데이터가 출력 FIFO(62)에 입력되고 나서 어떠한 원인에 의해, 1클래스터의 데이터 모두가 판독되기 전에 종료되어 버린 경우, 출력 FIFO(62)의 커런트 어드레스 포인터를 되돌려, 결과적으로 폐기할 수 있다. 이로써, 에러가 발생한 경우에도, CPU(1)를 개재하지 않고 AV 스트림의 재생 정상상태로 복귀시키는 것이 가능하다.

다음에, 도 11의 플로우챠트를 참조하여 DMA 전송의 준비를 하는 제어 머신(132)과 DMA 전송의 준비를 하는 제어 머신(132)에 커맨드를 공급하는 커맨드 버퍼(135)의 동작에 관하여 설명한다. FIFO의 용량에 의해 DMA 전송을 시작시키는 제어 머신(131)으로부터의 시작의 지시에 의해, 스텝 S21에 있어서, 스테터스가 판독된다. 스텝 S22에 있어서, 판독된 스테터스를 기초로 액세스 가능한지의 여부가 판단된다. 액세스 가능하다고 판단될 때까지 스텝 S22의 처리가 반복되고 액세스 가능하다고 판단되면 스텝 S23으로 진행한다.

스텝 S23에 있어서, 디바이스/헤드·레지스트가 기록된다. 여기서, 레지스터에 관하여 설명한다. 도 12의 A는 IDE의 레지스터의 사양으로서 레지스터의 일람을 도시한 도면이다. 도 12의 A내의 컨트롤 블록 레지스터중에서 디바이스 컨트롤러는 도 12의 B에 도시한 바와 같은 레지스터이다.

도 12의 A내의 커맨드 블록 레지스터중 데이터는 도 12의 C에 도시한 바와 같은 레지스터이며, 섹터 넘버는 도 12의 D에 도시한 바와 같은 레지스터이다. 또한, 도 12의 A내의 커맨드 블록 레지스터중 실린더 로우와 실린더 하이는 도 13의 A에 도시한 바와 같은 레지스터이며, 디바이스/헤드는 도 13의 B에 도시한 바와 같은 레지스터이며, 섹터 카운터는 도 13의 C에 도시한 바와 같은 레지스터이며, 대체 스테터스, 스테터스는 도 13의 D에 도시한 바와 같은 레지스터이다.

상술한 바와 같은 레지스터가 있고, 그 중에서, 스텝 S23에 있어서는 디바이스/헤드 레지스터가 판독되고, 스텝 S24에 있어서는 스테터스가 판독되고, 스텝 S25에 있어서는 판독한 스테터스의 결과, 번잡한 상태인지의 여부가 판단된다. 상태가 번잡하지 않다고 판단될 때까지 스텝 S25의 처리가 반복되고, 상태가 번잡하지 않다고 판단된 경우, 스텝 S26으로 진행한다.

스텝 S26에 있어서는 실린더 로우 레지스터의 기록이 행하여지고, 스텝 S27에 있어서는 실린더 하이 레지스터의 기록이 행하여진다. 스텝 S28에 있어서는 섹터 넘버 레지스터의 기록이 행하여지고, 스텝 S29에 있어서는 섹터 카운트 레지스터의 기록이 행하여진다. 이렇게 하여, 기록이 차례로 행하여진 각 레지스터는, 스텝 S30에 있어서 DMA 라이트 또는 DMA 리드의 커맨드로서 기록된다.

DMA 라이트 또는 DMA 리드의 커맨드를, DMA 전송의 준비를 하는 제어 머신(132)은, 스텝 S31에 있어서 DMA 전송을 담당하는 제어 머신(134)으로 발행하고, DMA 전송을 담당하는 제어 머신(134)은 수신한 커맨드에 따라 DMA 전송을 시작한다. 스텝 S32에 있어서, DMA 전송의 준비를 하는 제어 머신(132)은, 종료 스테터스인지의 여부를 판단하고, 종료 스테터스라고 판단된 경우, 스텝 S33으로 진행한다.

스텝 S33에 있어서, DMA 전송의 준비를 하는 제어 머신(132)은 종료 스테터스를 받아 FIFO의 용량에 의해 DMA 전송을 시작시키는 제어 머신(131)에 대해 DMA 전송의 종료를 알리는 데이터를 출력한다. 도 11에 도시한 플로우챠트의 처리는 DMA 전송이 시작될 때마다 반복하여 행하여진다.

이와 같이, DMA 전송용의 커맨드 버퍼를 구비하고 LBA를 갱신하는 기능을 구비함으로써 호스트 CPU의 부담을 경감시키는 것이 가능하게 된다. 또한, AV 스트림이 결핍하지 않고 녹화, 재생이 가능하다.

상술한 일련의 처리는, 하드웨어에 의해 실행킬 수도 있지만, 소프트웨어에 의해 실행시킬 수도 있다. 일련의 처리를 소프트웨어에 의해 실행시키는 경우에는, 그 소프트웨어를 구성하는 프로그램이 전용의 하드웨어에 조립되어 있는 컴퓨터 또는 각종의 프로그램을 인스톨함으로써, 각종의 기능을 실행할 수 있는, 예를 들면 범용의 퍼스널컴퓨터 등에, 기록매체로부터 인스톨된다.

이 기록매체는, 도 14에 도시한 바와 같이, 디지털위성방송 수신장치에 드라이브(140)를 마련하고, 그 디지털위성방송 수신장치와는 별도로, 사용자에게 프로 그램을 제공하기 위해 배포된다, 프로그램이 기록되어 있는 자기디스크(151)(플로피디스크를 포함한다), 광디스크(152)(CD-ROM(Compact Disk - Read 0nly Memory), DVD(Digital Versatile Disk)를 포함한다), 광자기디스크(153)(MD(Mini-Disk)를 포함한다) 혹은 반도체 메모리(154) 등으로 이루어지는 패키지 미디어에 의해 구성될 뿐만 아니라, 컴퓨터에 미리 조립된 상태로 사용자에게 제공되는 프로그램이 기억되어 있는 ROM이나 하드디스크(15) 등이라도 좋다.

또한, 본 명세서에 있어서, 매체에 의해 제공되는 프로그램을 기술하는 스텝은, 기재된 순서에 따라 시계열적으로 행하여지는 처리는 물론, 반드시 시계열적으로 처리되지 않아도 병렬적 또는 개별로 실행되는 처리도 포함되는 것이다.

본 발명의 디지털방송 수신장치에 의하면, 수신된 AV 스트림을 DMA 전송하여 기록재생할 때, DMA 전송용의 커맨드 버퍼를 마련하고, 전송용의 커맨드를 생성, LBA를 자동적으로 설정하여, 종래 호스트 CPU로 처리하고 있던 커맨드의 발행, LBA의 설정 및 전송 시작 타이밍의 설정을 DMA측에서 행함으로써, 호스트 CPU에 드는 부담을 경감할 수 있다.

Claims

소정의 포맷 패킷으로 구성되는 스트림을 수신하는 수신 수단과,

상기 수신 수단에 의해 수신된 상기 스트림을 구성하는 패킷으로부터 기록장치에 기록할 패킷을 추출하는 추출 수단과,

상기 추출 수단에 의해 추출된 상기 패킷을 기억하는 기억 수단과,

DMA 전송을 지시하는 커맨드를 생성하기 위한 커맨드 버퍼와,

상기 커맨드 버퍼에서 생성된 상기 커맨드에 따라, 상기 기억 수단에 기억된 상기 패킷을 소정 데이터량의 블록으로서, 상기 기록장치에 대하여 DMA 전송하는 전송 수단을 포함하며,

직전의 블록이 기록되어 있는 상기 기록장치 내의 어드레스, 현재의 블록이 기록되는 상기 기록장치 내의 어드레스 또는 직후의 블록이 기록되는 상기 기록장치 내의 어드레스 중, 적어도 하나를 포함하는 어드레스 정보를 상기 패킷에 부가하는 부가 수단을 더 포함하는 것을 특징으로 하는 정보 처리장치.
제 1항에 있어서,

상기 DMA 전송을 지시하는 커맨드는, 상기 기억 수단에 의해 기억된 상기 패킷의 데이터량이 소정의 용량에 도달한 경우에 생성되는 것을 특징으로 하는 정보 처리장치.
제 1항에 있어서,

상기 기억 수단은 입력 FIFO 및 출력 FIFO로 구성되는 것을 특징으로 하는 정보 처리장치.
제 3항에 있어서,

상기 DMA 전송을 지시하는 커맨드는, 상기 입력 FIFO에서 기억된 상기 패킷의 데이터량이 소정의 용량 이상인 경우에 생성되는 것을 특징으로 하는 정보 처리장치.
제 3항에 있어서,

상기 DMA 전송을 지시하는 커맨드는, 상기 출력 FIFO에서 기억된 상기 패킷의 데이터량이 소정의 용량 이하인 경우에 생성되는 것을 특징으로 하는 정보 처리장치.
삭제
제 1항에 있어서,

상기 기록장치는, 상기 정보 처리장치에 내장된 하드디스크 드라이브인 것을 특징으로 하는 정보 처리장치.
소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 수단과,

상기 수신 수단에 의해 수신된 상기 스트림을 구성하는 패킷으로부터 기록장치에 기록할 패킷을 추출하는 추출 수단과,

상기 추출 수단에 의해 추출된 상기 패킷을 기억하는 기억 수단과,

DMA 전송용의 어드레스 정보를 설정하기 위한 커맨드 버퍼와,

상기 설정된 어드레스 정보를 상기 기억 수단으로부터 판독된 패킷의 소정 데이터량(블록)마다 부가하는 부가 수단을 갖는 것을 특징으로 하는 정보 처리장치.
제 8항에 있어서,

상기 부가 수단은, 직전의 블록이 기록되어 있는 상기 기록장치 내의 어드레스, 현재의 블록이 기록되는 상기 기록장치 내의 어드레스 또는 직후의 블록이 기록되는 상기 기록장치 내의 어드레스중, 적어도 하나를 포함하는 어드레스 정보를, 상기 블록에 부가하는 것을 특징으로 하는 정보 처리장치.
제 8항에 있어서,

상기 정보 처리장치는, 상기 설정된 DMA 전송용의 어드레스 정보를 갱신하는 갱신 수단을 더 갖는 것을 특징으로 하는 정보 처리장치.
제 10항에 있어서,

상기 갱신 수단은, 상기 어드레스 정보를 자동 설정하기 위한 내부 카운터를 갖는 것을 특징으로 하는 정보 처리장치.
제 11항에 있어서,

상기 어드레스 정보는, 1블록의 DMA 전송이 종료할 때마다 상기 내부 카운터가 카운트업되어 1블록분의 어드레스 정보가 설정되는 것을 특징으로 하는 정보 처리장치.
제 10항에 있어서,

상기 갱신 수단은, 상기 기억 수단에 의해 기억된 상기 패킷의 데이터량이 소정의 용량에 도달한 경우에 상기 DMA 전송용의 어드레스 정보를 갱신하는 것을 특징으로 하는 정보 처리장치.
제 8항에 있어서,

상기 기억 수단은 입력 FIFO 및 출력 FIFO로 구성되는 것을 특징으로 하는 정보 처리장치.
제 14항에 있어서,

상기 정보 처리장치는, 상기 설정된 DMA 전송용의 어드레스 정보를 갱신하는 갱신 수단을 더 갖는 것을 특징으로 하는 정보 처리장치.
제 15항에 있어서,

상기 갱신 수단은, 상기 입력 FIFO에서 기억된 상기 패킷의 데이터량이 소정의 용량 이상인 경우에 상기 DMA 전송용의 어드레스 정보를 갱신하는 것을 특징으로 하는 정보 처리장치.
제 15항에 있어서,

상기 갱신 수단은, 상기 출력 FIFO에서 기억된 상기 패킷의 데이터량이 소정의 용량 이하인 경우에 상기 DMA 전송용의 어드레스 정보를 갱신하는 것을 특징으로 하는 정보 처리장치.
제 8항에 있어서,

상기 기록장치는, 상기 정보 처리장치에 내장된 하드디스크 드라이브인 것을 특징으로 하는 정보 처리 장치.
하드디스크 드라이브를 내장하는 디지털방송 수신장치에 있어서,

소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 수단과,

상기 수신 수단에 의해 수신된 상기 스트림을 구성하는 패킷으로부터 상기 하드디스크 드라이브에 기록할 패킷을 추출하는 추출 수단과,

상기 추출 수단에 의해 추출된 상기 패킷을 기억하는 기억 수단과,

DMA 전송을 지시하는 커맨드를 생성하기 위한 커맨드 버퍼와,

상기 커맨드 버퍼에서 생성된 상기 커맨드에 따라, 상기 기억 수단에 기억된상기 패킷을 소정의 데이터량의 블록으로서, 상기 하드디스크 드라이브에 대하여 DMA 전송하는 전송 수단을 포함하며,

직전의 블록이 기록되어 있는 상기 하드디스크 드라이브 내의 어드레스, 현재의 블록이 기록되는 상기 하드디스크 드라이브 내의 어드레스 또는 직후의 블록이 기록되는 상기 하드디스크 드라이브 내의 어드레스중, 적어도 하나를 포함하는 어드레스 정보를 상기 패킷에 부가하는 부가 수단을 더 포함하는 것을 특징으로 하는 디지털방송 수신장치.
제 19항에 있어서,

상기 DMA 전송을 지시하는 커맨드는, 상기 기억 수단에 의해 기억된 상기 패킷의 데이터량이 소정의 용량에 도달한 경우에 생성되는 것을 특징으로 하는 디지털방송 수신장치.
제 19항에 있어서,

상기 기억 수단은 입력 FIFO 및 출력 FIFO로 구성되는 것을 특징으로 하는 디지털방송 수신장치.
제 21항에 있어서,

상기 DMA 전송을 지시하는 커맨드는, 상기 입력 FIFO에서 기억된 상기 패킷의 데이터량이 소정의 용량 이상인 경우에 생성되는 것을 특징으로 하는 디지털방송 수신장치.
제 21항에 있어서,

상기 DMA 전송을 지시하는 커맨드는, 상기 출력 FIFO에서 기억된 상기 패킷의 데이터량이 소정의 용량 이하인 경우에 생성되는 것을 특징으로 하는 디지털방송 수신장치.
삭제
하드디스크 드라이브를 내장하는 디지털방송 수신장치에 있어서,

소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 수단과,

상기 수신 수단에 의해 수신된 상기 스트림을 구성하는 패킷으로부터 상기 하드디스크 드라이브에 기록하는 패킷을 추출하는 추출 수단과,

상기 추출 수단에 의해 추출된 상기 패킷을 기억하는 기억 수단과,

DMA 전송용의 어드레스 정보를 설정하기 위한 커맨드 버퍼와,

상기 설정된 어드레스 정보를 상기 기억 수단으로부터 판독된 패킷의 소정 데이터량(블록)마다 부가하는 부가 수단을 갖는 것을 특징으로 하는 디지털방송 수 신장치.
제 25항에 있어서,

상기 부가 수단은, 직전의 블록이 기록되어 있는 상기 하드디스크 드라이브 내의 어드레스, 현재의 블록이 기록되는 상기 하드디스크 드라이브 내의 어드레스, 또는 직후의 블록이 기록되는 상기 하드디스크 드라이브내의 어드레스중, 적어도 하나를 포함하는 어드레스 정보를 상기 블록에 부가하는 것을 특징으로 하는 디지털방송 수신장치.
제 25항에 있어서,

상기 디지털방송 수신장치는, 상기 설정된 DMA 전송용의 어드레스 정보를 갱신하는 갱신 수단을 더 갖는 것을 특징으로 하는 디지털방송 수신장치.
제 27항에 있어서,

상기 갱신 수단은, 상기 어드레스 정보를 자동 설정하기 위한 내부 카운터를 갖는 것을 특징으로 하는 디지털방송 수신장치.
제 28항에 있어서,

상기 어드레스 정보는, 1블록의 DMA 전송이 종료할 때마다 상기 내부 카운터가 카운트업되어 1블록분의 어드레스 정보가 설정되는 것을 특징으로 하는 디지털 방송 수신장치.
제 27항에 있어서,

상기 갱신 수단은, 상기 기억 수단에 의해 기억된 상기 패킷의 데이터량이 소정의 용량에 도달한 경우, 상기 DMA 전송용의 어드레스 정보를 갱신하는 것을 특징으로 하는 디지털방송 수신장치.
제 25항에 있어서,

상기 기억 수단은 입력 FIFO 및 출력 FIFO로부터 구성되는 것을 특징으로 하는 디지털방송 수신장치.
제 31항에 있어서,

상기 디지털방송 수신장치는, 상기 설정된 DMA 전송용의 어드레스 정보를 갱신하는 갱신 수단을 더 갖는 것을 특징으로 하는 디지털방송 수신장치.
제 32항에 있어서,

상기 갱신 수단은, 상기 입력 FIFO에서 기억된 상기 패킷의 데이터량이 소정의 용량 이상인 경우, 상기 DMA 전송용의 어드레스 정보를 갱신하는 것을 특징으로 하는 디지털방송 수신장치.
제 32항에 있어서,

상기 갱신 수단은, 상기 출력 FIFO에서 기억된 상기 패킷의 데이터량이 소정의 용량 이하인 경우, 상기 DMA 전송용의 어드레스 정보를 갱신하는 것을 특징으로 하는 디지털방송 수신장치.
삭제
소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 스텝과,

상기 수신 스텝에 의해 수신된 상기 스트림을 구성하는 패킷으로부터 기록장치에 기록할 패킷을 추출하는 추출 스텝과,

상기 추출 스텝에 의해 추출된 상기 패킷을 기억하는 기억 스텝과,

커맨드 버퍼에 의해 DMA 전송용의 어드레스 정보를 설정하는 설정 스텝과,

상기 설정된 어드레스 정보를 상기 기억 수단으로부터 판독된 패킷의 소정 데이터량(블록)마다 부가하는 부가 스텝을 갖는 것을 특징으로 하는 정보 처리방법.
삭제
소정 포맷의 패킷으로 구성되는 스트림을 수신하는 수신 스텝과,

상기 수신 스텝에 의해 수신된 상기 스트림을 구성하는 패킷으로부터 기록장치에 기록할 패킷을 추출하는 추출 스텝과,

상기 추출 스텝에 의해 추출된 상기 패킷을 기억하는 기억 스텝과,

커맨드 버퍼에 의해 DMA 전송용의 어드레스 정보를 설정하는 설정 스텝과,

상기 설정된 어드레스 정보를 상기 기억 수단으로부터 판독된 패킷의 소정 데이터량(블록)마다 부가하는 부가 스텝을 포함하는 것을 특징으로 하는 컴퓨터가 판독 가능한 프로그램이 기록되어 있는 기록매체.