KR100772554B1 - Method for forming isolation layer in nonvolatile memory device - Google Patents

Method for forming isolation layer in nonvolatile memory device Download PDF

Info

Publication number
KR100772554B1
KR100772554B1 KR1020060113828A KR20060113828A KR100772554B1 KR 100772554 B1 KR100772554 B1 KR 100772554B1 KR 1020060113828 A KR1020060113828 A KR 1020060113828A KR 20060113828 A KR20060113828 A KR 20060113828A KR 100772554 B1 KR100772554 B1 KR 100772554B1
Authority
KR
South Korea
Prior art keywords
film
trench
forming
layer
insulating
Prior art date
Application number
KR1020060113828A
Other languages
Korean (ko)
Other versions
KR20070098444A (en
Inventor
조정일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/647,634 priority Critical patent/US20070232019A1/en
Priority to JP2007003720A priority patent/JP2007273948A/en
Publication of KR20070098444A publication Critical patent/KR20070098444A/en
Application granted granted Critical
Publication of KR100772554B1 publication Critical patent/KR100772554B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 공정을 단순화시키고, 그 내부에 공극(void)이 존재하지 않도록 매립 특성을 개선시킬 수 있는 비휘발성 메모리 소자의 소자 분리막 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 게이트 절연막, 게이트용 도전막 및 하드 마스크를 형성하는 단계와, 상기 하드 마스크, 상기 도전막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치의 일부가 매립되도록 상기 트렌치의 내부면에 제1 절연막을 증착하는 단계와, 상기 제1 절연막을 리세스시키는 단계와, 상기 하드 마스크를 제거하는 단계와, 상기 트렌치가 매립되도록 상기 제1 절연막 상에 제2 절연막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법을 제공한다. The present invention is to provide a method for forming a device isolation layer of a nonvolatile memory device that can simplify the process and improve the buried property so that voids do not exist therein. Forming an insulating film, a conductive film for a gate, and a hard mask; forming a trench by etching a portion of the hard mask, the conductive film, the gate insulating film, and the substrate; and forming the trench so that a portion of the trench is buried. Depositing a first insulating film on an inner surface of the substrate, recessing the first insulating film, removing the hard mask, and forming a second insulating film on the first insulating film to fill the trench. It provides a device isolation film forming method of a nonvolatile memory device comprising the step.

비휘발성 메모리 소자, 플래시 메모리 소자, 소자 분리막, SA-STI, HDP Nonvolatile Memory Devices, Flash Memory Devices, Device Separators, SA-STI, HDP

Description

비휘발성 메모리 소자의 소자 분리막 형성방법{METHOD FOR FORMING ISOLATION LAYER IN NONVOLATILE MEMORY DEVICE}METHODS FOR FORMING ISOLATION LAYER IN NONVOLATILE MEMORY DEVICE}

도 1a 내지 도 1e는 종래 기술에 따른 플래시 메모리 소자의 소자 분리막 형성방법을 도시한 공정 단면도.1A to 1E are cross-sectional views illustrating a method of forming an isolation layer of a flash memory device according to the prior art;

도 2a 내지 도 2e는 본 발명의 실시예에 따른 플래시 메모리 소자의 소자 분리막 형성방법을 도시한 공정 단면도.2A to 2E are cross-sectional views illustrating a method of forming an isolation layer of a flash memory device according to an exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 반도체 기판 32 : 터널산화막31 semiconductor substrate 32 tunnel oxide film

33 : 플로팅 게이트용 폴리실리콘막 34 : 버퍼산화막33: polysilicon film for floating gate 34: buffer oxide film

35 : 하드마스크용 질화막 36 : 하드마스크용 산화막35 nitride film for hard mask 36 oxide film for hard mask

37 : 트렌치 38 : 측벽 보호막37: trench 38: sidewall protective film

39, 40 : HDP막39, 40: HDP film

본 발명은 반도체 제조기술에 관한 것으로, 특히, 반도체 메모리 소자 중 비휘발성 메모리 소자(nonvolatile memory device)의 소자 분리막 형성방법, 더욱 상세하게는 플래시 메모리 소자(flash memory device)의 소자 분리막 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technology, and more particularly, to a method of forming an isolation layer of a nonvolatile memory device among semiconductor memory devices, and more particularly, a method of forming an isolation layer of a flash memory device. will be.

반도체 메모리 소자의 제조공정 기술의 발달과 더불어 반도체 메모리 소자의 선폭이 점차 감소하게 되었다. 이에 따라, 액티브 영역(active region) 사이의 필드 영역(field region)의 폭이 감소하게 되었고, 이로 인해, 필드 영역에 형성되는 트렌치(trench)의 종횡비가 증가하여 트렌치 내에 소자 분리막을 매립시키는 공정이 어려워졌다. With the development of the manufacturing process technology of the semiconductor memory device, the line width of the semiconductor memory device has gradually decreased. As a result, the width of the field region between the active regions is reduced, and as a result, the aspect ratio of the trenches formed in the field region is increased to fill the device isolation layer in the trench. It became hard.

따라서, 이러한 소자 분리막의 매립 특성을 향상시키기 위해 기존에 사용하던 HDP(High Density Plasma) USG(Undoped Silicate Glass) 대신에 스핀 코팅(spin coating) 방식으로 증착되는 SOD(Spin On Dielectric)막의 일종인 PSZ(PolySilaZane)를 이용하여 트렌치를 매립하는 기술이 제안되었다. 그러나, PSZ는 습식식각율이 빠르고 불균일하다는 물질 특성을 가지고 있어 습식식각공정 적용시 소자 분리막의 유효 높이(EFH, Effective Field oxide Height)를 불균일하게 하는 문제가 있다.Therefore, PSZ, which is a type of spin on dielectric (SOD) film deposited by spin coating instead of HDP (High Density Plasma) USG (Undoped Silicate Glass) used to improve the buried characteristics of the device isolation layer A technique for embedding trenches using (PolySilaZane) has been proposed. However, PSZ has a material property that the wet etch rate is fast and nonuniform, which causes a problem of non-uniformity of effective field oxide height (EFH) of the device separator when the wet etch process is applied.

이러한 문제를 해결하기 위하여 최근에는 소자 분리막 형성시 HDP막으로 트 렌치를 일정 깊이로 매립시킨 후 그 상부에 트렌치가 완전히 매립되도록 PSZ막을 도포한다. 그런 다음 PSZ막을 일정 깊이 리세스(recess)시킨 후 그 상부에 다시 HDP막을 증착하는 방법이 제안되었다. 이러한 방법을 플래시 메모리 소자의 플로팅 게이트 형성방법 중 하나인 SA-STI(Self Aligned Shallow Trench Isolation) 공정과 결부시켜 설명하면 다음과 같다. In order to solve this problem, in recent years, when forming a device isolation layer, a trench is embedded with an HDP film to a certain depth, and a PSZ film is applied to completely fill the trench. Then, a method of recessing the PSZ film to a predetermined depth and then depositing the HDP film thereon has been proposed. This method is described below in connection with a Self Aligned Shallow Trench Isolation (SA-STI) process, which is one of the methods of forming a floating gate of a flash memory device.

이하, 종래기술에 따른 플래시 메모리 소자에서 적용하고 있는 SA-STI 공정을 설명하기로 한다. Hereinafter, the SA-STI process applied to the flash memory device according to the prior art will be described.

도 1a 내지 도 1e는 종래기술에 따른 플래쉬 메모리 소자의 소자 분리막 형성방법을 도시한 공정 단면도이다. 1A to 1E are cross-sectional views illustrating a method of forming an isolation layer of a flash memory device according to the related art.

먼저, 도 1a에 도시된 바와 같이, 기판(11) 상에 터널 산화막(12), 폴리실리콘막(13), 버퍼 산화막(14), SiN막(15), TEOS(Tetra Ethyle Ortho Silicate)막(16) 및 SiON막(미도시)을 순차적으로 형성한다. First, as shown in FIG. 1A, the tunnel oxide film 12, the polysilicon film 13, the buffer oxide film 14, the SiN film 15, and the TEOS (Tetra Ethyle Ortho Silicate) film ( 16) and a SiON film (not shown) are formed sequentially.

이어서, SiON막, TEOS막(16), SiN막(15), 버퍼 산화막(14), 폴리실리콘막(13), 터널 산화막(12) 및 기판(11)의 일부를 식각하여 트렌치(trench, 17)를 형성한다. Subsequently, a portion of the SiON film, TEOS film 16, SiN film 15, buffer oxide film 14, polysilicon film 13, tunnel oxide film 12, and substrate 11 is etched to form a trench. ).

한편, 트렌치(17) 형성공정시 SiON막은 식각되어 제거된다. In the trench 17 forming process, the SiON film is etched and removed.

이어서, 도 1b에 도시된 바와 같이, 트렌치(17)가 일부 매립되도록 트렌치(17)의 내부면을 따라 HDP막(18)을 증착한다. Subsequently, as shown in FIG. 1B, the HDP film 18 is deposited along the inner surface of the trench 17 so that the trench 17 is partially embedded.

이어서, 도 1c에 도시된 바와 같이, 트렌치(17, 도 1b참조)가 완전히 매립되도록 SOD막(19)을 도포한다. Next, as shown in FIG. 1C, the SOD film 19 is applied so that the trench 17 (see FIG. 1B) is completely embedded.

이어서, SiN막(15)을 연마 정지막으로 이용한 화학적기계적연마(Chemical Mechanical Polishing, 이하, CMP라 함) 공정을 실시하여 SiN막(15) 상에 증착된 SOD막(19)을 제거한다. 이때, CMP 공정에 의해 SiN막(15) 상에 잔류된 TEOS막(16, 도 1b참조) 또한 제거된다. Subsequently, a chemical mechanical polishing (hereinafter referred to as CMP) process using the SiN film 15 as the polishing stop film is performed to remove the SOD film 19 deposited on the SiN film 15. At this time, the TEOS film 16 (see FIG. 1B) remaining on the SiN film 15 is also removed by the CMP process.

이어서, 습식식각공정을 실시하여 SOD막(19)을 일정 두께로 리세스시킨다. Subsequently, a wet etching process is performed to recess the SOD film 19 to a predetermined thickness.

이어서, 도 1d에 도시된 바와 같이, 트렌치(17, 도 1b참조)가 완전히 매립되도록 HDP막(20)을 증착한다. Next, as shown in FIG. 1D, the HDP film 20 is deposited so that the trench 17 (see FIG. 1B) is completely embedded.

이어서, SiN막(15)을 연마 정지막으로 이용한 CMP 공정을 실시하여 HDP막(20)을 평탄화한다.Next, the CMP process using the SiN film 15 as the polishing stop film is performed to planarize the HDP film 20.

이어서, 도 1e에 도시된 바와 같이, SiN막(15, 도 1d참조)과 버퍼 산화막(14, 도 1d참조)을 제거한다. Subsequently, as shown in FIG. 1E, the SiN film 15 (see FIG. 1D) and the buffer oxide film 14 (see FIG. 1D) are removed.

이어서, 도시되진 않았지만 HDP막(20)을 일정 깊이로 리세스시켜 유효 높이를 조절한다. 이로써, 최종적으로 HDP막(18), SOD막(19) 및 HDP막(20)으로 이루어진 소자 분리막이 완성된다. Next, although not shown, the effective height is adjusted by recessing the HDP film 20 to a predetermined depth. As a result, an element isolation film consisting of the HDP film 18, the SOD film 19, and the HDP film 20 is finally completed.

그러나, 상기한 종래기술에 따른 플래시 메모리 소자의 소자 분리막 형성방법에서는 다음과 같은 문제가 발생된다. However, the following problem occurs in the method of forming an isolation layer of a flash memory device according to the related art.

도 1d와 같이, 종래기술에 따른 플래시 메모리 소자의 소자 분리막 형성방법에서는 SOD막(19)을 도포 및 식각한 후 다시 그 상부에 HDP막(20)을 증착하기 때문에 그 만큼 공정이 복잡해진다. 전술한 바와 같이, SOD막은 매립 특성은 우수하나, 습식식각용액에 의해 쉽게 식각되어 소자 분리막의 유효 두께를 제어하는데 한계가 있기 때문에 SOD막을 적용하는 소자 분리막 형성공정에서는 SOD막을 소자 분리막의 최상부층으로 사용하지 못하고, 그 상부에 식각용액에 강한 HDP막을 증착해야만 한다. As illustrated in FIG. 1D, in the method of forming a device isolation layer of a flash memory device according to the related art, the process is complicated by applying and etching the SOD film 19 and then depositing the HDP film 20 thereon. As described above, the SOD film has excellent embedding characteristics, but is easily etched by the wet etching solution to limit the effective thickness of the device isolation film, so that the SOD film is used as the top layer of the device isolation film in the process of forming the device isolation film. It cannot be used and a HDP film resistant to the etching solution must be deposited on top of it.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 다음과 같은 목적들이 있다. Therefore, the present invention has been proposed to solve the above problems of the prior art, and has the following objects.

첫째, 본 발명은 공정을 단순화시킬 수 있는 비휘발성 메모리 소자의 소자 분리막 형성방법을 제공하는데 그 목적이 있다. First, an object of the present invention is to provide a method of forming a device isolation layer of a nonvolatile memory device which can simplify the process.

둘째, 본 발명은 그 내부에 공극(void)이 존재하지 않도록 매립 특성을 개선시킬 수 있는 비휘발성 메모리 소자의 소자 분리막 형성방법을 제공하는데 다른 목적이 있다. Second, another object of the present invention is to provide a method of forming a device isolation layer of a nonvolatile memory device capable of improving a buried property so that voids do not exist therein.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 게이트 절연막, 게이트용 도전막 및 하드 마스크를 형성하는 단계와, 상기 하드 마스크, 상기 도전막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치의 일부가 매립되도록 상기 트렌치의 내부면에 제1 절연막을 증착하는 단계와, 상기 제1 절연막을 리세스시키는 단계와, 상기 하드 마스크를 제거하는 단계와, 상기 트렌치가 매립되도록 상기 제1 절연막 상에 제2 절연막 을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법을 제공한다. According to an aspect of the present invention, a gate insulating film, a conductive film for a gate, and a hard mask are formed on a substrate, and the hard mask, the conductive film, the gate insulating film, and a part of the substrate are provided. Etching to form a trench, depositing a first insulating film on an inner surface of the trench to fill a portion of the trench, recessing the first insulating film, and removing the hard mask. And forming a second insulating film on the first insulating film so that the trench is buried.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면번호(참조번호)로 표시된 부분은 동일한 구성요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. In addition, parts denoted by the same reference numerals (reference numbers) throughout the specification represent the same components.

실시예Example

도 2a 내지 도 2e는 본 발명의 실시예에 따른 플래시 메모리 소자의 소자 분리막 형성방법을 설명하기 위하여 도시한 공정 단면도이다. 여기서는 설명의 편의를 위해 SA-STI 공정을 적용한 플래시 메모리 소자의 소자 분리막 형성방법의 공정 단면도를 일례로 도시하였으며, 또한, 웨이퍼 전체가 아닌 메모리 셀 영역의 일부만을 도시하였다. 2A through 2E are cross-sectional views illustrating a method of forming an isolation layer of a flash memory device according to an exemplary embodiment of the present invention. For convenience of description, a cross-sectional view of a method of forming an isolation layer of a flash memory device using the SA-STI process is shown as an example, and only a part of the memory cell region is illustrated, not the entire wafer.

먼저, 도 2a에 도시된 바와 같이, 반도체 물질로 이루어진 기판(31) 상에 게이트 절연막(32), 플로팅 게이트용 도전막으로 기능하는 폴리실리콘막(33), 버퍼 산화막(34), 하드 마스크용 질화막(35) 및 하드 마스크용 산화막(36)을 순차적으로 형성한다. First, as shown in FIG. 2A, a gate insulating film 32, a polysilicon film 33 serving as a conductive film for a floating gate, a buffer oxide film 34, and a hard mask are formed on a substrate 31 made of a semiconductor material. The nitride film 35 and the hard mask oxide film 36 are sequentially formed.

이때, 게이트 절연막(32)은 산화막 또는 산화막 내에 질화막이 개재된 구조로 산화공정을 통해 형성하며, 그 증착 두께는 50~100Å, 바람직하게는 75Å로 형성한다. At this time, the gate insulating film 32 is formed through an oxidation process in which an oxide film or a nitride film is interposed in the oxide film, and the deposition thickness thereof is 50 to 100 kPa, preferably 75 kPa.

폴리실리콘막(33)은 불순물 이온이 도핑된 도프트(doped) 또는 불순물 이온이 도핑되지 않은 언도프트(undoped) 실리콘막으로 형성하며, 최종 목표치 두께보다 적어도 10~20% 정도 더 두껍게 형성하는 것이 바람직하다. 그 이유는 폴리실리콘막(33)이 후속 CMP 공정시 연마 정지막으로 사용되는 경우 일정 두께로 연마되어 제거되기 때문이다. 예컨대, 그 증착 두께는 800~1200Å, 바람직하게는 1000Å로 형성한다. The polysilicon film 33 is formed of an undoped silicon film doped with impurity ions or an undoped silicon film that is not doped with impurity ions, and at least 10 to 20% thicker than the final target thickness. desirable. This is because the polysilicon film 33 is polished and removed to a certain thickness when used as a polishing stop film in a subsequent CMP process. For example, the deposition thickness thereof is 800 to 1200 kPa, preferably 1000 kPa.

버퍼 산화막(34)은 산화막 계열의 물질로 형성하며, 예컨대 HTO(High Temperature Oxide)막으로 형성하며, 그 증착 두께는 40~60Å, 바람직하게는 50Å로 형성한다. The buffer oxide film 34 is formed of an oxide-based material, for example, a HTO (High Temperature Oxide) film, and has a deposition thickness of 40 to 60 kPa, preferably 50 kPa.

하드 마스크용 질화막(35)은 CMP 공정시 연마 정지막 또는 식각공정시 하드 마스크로 기능하며 SiN막으로 형성한다. 또한, 그 증착 두께는 400~600Å, 바람직하게는 500Å로 형성한다. The nitride film 35 for a hard mask functions as a polishing stop film during a CMP process or a hard mask during an etching process and is formed of a SiN film. The deposition thickness is 400 to 600 kPa, preferably 500 kPa.

하드 마스크용 산화막(36)은 TEOS(Tetra Ethyle Ortho Silicate)막으로 형성하며, 그 증착 두께는 200~400Å, 바람직하게는 300Å로 형성한다. The hard mask oxide film 36 is formed of a TEOS (Tetra Ethyle Ortho Silicate) film, and the deposition thickness thereof is 200 to 400 Pa, preferably 300 Pa.

이어서, 하드 마스크용 산화막(36) 상에 반사 방지막 물질로 SiON막(미도시)을 형성한다.Subsequently, a SiON film (not shown) is formed on the hard mask oxide film 36 using an antireflection film material.

이어서, SiON막 상에 감광막을 도포한 후 포토 마스크(photo mask)를 이용한 노광 및 현상공정(이하, 통칭하여 포토 공정이라 함)을 실시하여 감광막 패턴(미도시)을 형성한다. Subsequently, after the photosensitive film is coated on the SiON film, an exposure and development process (hereinafter, collectively referred to as a photo process) using a photo mask is performed to form a photosensitive film pattern (not shown).

이어서, 감광막 패턴을 식각 마스크로 이용한 식각공정을 통해 반사 방지막, 하드 마스크용 산화막(36), 하드 마스크용 질화막(35), 버퍼 산화막(34), 폴리실리콘막(33), 게이트 절연막(32) 및 기판(31)의 일부를 식각하여 트렌치(37)를 형성한다. Subsequently, the antireflection film, the hard mask oxide film 36, the hard mask nitride film 35, the buffer oxide film 34, the polysilicon film 33, and the gate insulating film 32 are formed by an etching process using the photoresist pattern as an etching mask. And a portion of the substrate 31 is etched to form the trench 37.

이어서, 스트립 공정을 실시하여 감광막 패턴을 제거한다. 이 과정에서 반사 방지막 또한 제거된다. Subsequently, a strip process is performed to remove the photoresist pattern. In this process, the anti-reflection film is also removed.

이어서, 도 2b에 도시된 바와 같이, 트렌치(37)의 내부면을 따라 측벽 보호막(38)을 형성할 수 있다. 이때, 측벽 보호막(38)은 게이트 절연막(32)과 다른 물질, 예컨대 게이트 절연막(32)이 산화막으로 이루어진 경우 질화막 계열의 물질로 비교적 얇게 증착한다. 그 이유는 측벽 보호막(38)을 형성하지 않고 후속 HDP막(39, 도 2c참조)을 증착하는 경우 동일 산화막 계열의 게이트 절연막(32)의 노출 부위에서 과도 성장이 유발되어 트렌치(37)의 입구가 저부에 비해 상대적으로 좁아지기 때문이다. 또한, 측벽 보호막(38)을 두껍게 증착하는 경우 트렌치(37)의 폭이 좁아져 그 만큼 HDP막(39) 증착공정시 매립 특성이 저하되어 그 내부에 공극이 발생할 소지가 크다. 따라서, 측벽 보호막(38)을 증착하는 경우 100Å 이하, 바람직하게는 30~100Å로 형성한다. Subsequently, as shown in FIG. 2B, the sidewall passivation layer 38 may be formed along the inner surface of the trench 37. In this case, the sidewall passivation layer 38 is deposited relatively thin with a material of a nitride layer based on a material different from that of the gate insulating layer 32, for example, the oxide layer 32. The reason for this is that when the subsequent HDP film 39 (see FIG. 2C) is deposited without forming the sidewall protective film 38, overgrowth is caused at the exposed portion of the gate oxide film 32 of the same oxide film type so that the inlet of the trench 37 is formed. Is relatively narrower than the bottom. In addition, when the sidewall passivation film 38 is thickly deposited, the width of the trench 37 is narrowed, so that the embedding characteristics are reduced during the deposition process of the HDP film 39, and voids are likely to occur in the inside thereof. Therefore, in the case of depositing the sidewall protective film 38, the thickness is preferably 100 kPa or less, preferably 30 to 100 kPa.

이어서, 하드 마스크용 질화막(35)을 연마 정지막으로 이용한 CMP 공정 또는 식각 장벽층으로 이용한 식각공정을 실시하여 하드 마스크용 질화막(35) 상부에 형 성된 하드 마스크용 산화막(36, 도 2a참조)과 측벽 보호막(38)을 제거할 수도 있다. Next, a CMP process using the hard mask nitride film 35 as the polishing stop film or an etching process using the etching barrier layer is performed to form an oxide film for hard mask 36 formed on the hard mask nitride film 35 (see FIG. 2A). And the sidewall protective film 38 may be removed.

이어서, 도 2c에 도시된 바와 같이, 트렌치(37, 도 2b참조)의 일부가 매립되도록 측벽 보호막(38) 상에 소자 분리막용 절연막으로 매립 특성이 우수한 HDP막(39)을 증착한다. 이때, HDP막(39)은 트렌치(37)의 내측벽보다 트렌치(37)의 저부와 하드 마스크용 질화막(35) 상부에서 더 두껍게 증착된다. 또한, HDP막(39)의 두께는 트렌치(37)의 폭 넓이에 따라 달라질 수 있으며, 60nm급의 경우에는 트렌치(37)의 저부로부터 1400~2000Å 두께로 증착한다. Subsequently, as shown in FIG. 2C, an HDP film 39 having excellent embedding characteristics is deposited on the sidewall protective film 38 as an insulating film for device isolation so that a portion of the trench 37 (see FIG. 2B) is buried. At this time, the HDP film 39 is deposited thicker on the bottom of the trench 37 and on the nitride film 35 for hard mask than the inner wall of the trench 37. In addition, the thickness of the HDP film 39 may vary depending on the width of the trench 37. In the case of 60 nm, the thickness of the HDP film 39 is 1400 to 2000 ~ from the bottom of the trench 37.

이어서, 하드 마스크용 질화막(35)을 연마 정지막으로 이용한 CMP 공정을 실시하여 하드 마스크용 질화막(35) 상에 증착된 HDP막(39)을 연마하여 제거한다. Subsequently, the CMP process using the hard mask nitride film 35 as a polishing stop film is performed to remove and remove the HDP film 39 deposited on the hard mask nitride film 35.

이어서, 도 2d에 도시된 바와 같이, 산화막에 대한 높은 식각 선택비를 갖는 인산(H3PO4)을 이용한 식각공정을 통해 선택적으로 하드 마스크용 질화막(35, 도 2c참조)을 제거한다.Subsequently, as illustrated in FIG. 2D, a hard mask nitride film 35 (see FIG. 2C) is selectively removed through an etching process using phosphoric acid (H 3 PO 4 ) having a high etching selectivity with respect to the oxide film.

이어서, DHF(Dilute HF, H20로 희석된 HF용액) 용액을 이용한 습식식각공정을 실시하여 선택적으로 HDP막(39)을 리세스한다. 이로써, 트렌치(37, 도 2b참조)의 내측벽에는 트렌치(37)의 저부로 갈수록 그 폭이 좁아지도록 HDP막(39)이 일정한 경사를 갖도록 형성되며, 이에 따라 트렌치(37)의 상부의 폭(W1)이 저부의 폭(W2)보다 증대되어 후속 HDP막(40, 도 2e참조) 증착공정시 매립 특성을 개선시킬 수 있다. Subsequently, the HDP film 39 is selectively recessed by performing a wet etching process using DHF (dilute HF, HF solution diluted with H 2 O). Thus, the inner wall of the trench 37 (see FIG. 2B) is formed such that the HDP film 39 has a constant inclination so that the width thereof becomes narrower toward the bottom of the trench 37, and thus the width of the upper portion of the trench 37 is increased. The width W1 may be greater than the width W2 of the bottom portion, thereby improving embedding characteristics in a subsequent HDP film 40 (see FIG. 2E) deposition process.

한편, HDP막(39) 식각공정시 트렌치(37)의 내측벽에는 측벽 보호막(38)이 형성되어 있기 때문에 측벽에서의 폴리실리콘막(33)의 손실없이 선택적으로 HDP막(39)을 식각할 수 있다. Meanwhile, since the sidewall protective film 38 is formed on the inner wall of the trench 37 during the HDP film 39 etching process, the HDP film 39 may be selectively etched without losing the polysilicon film 33 on the sidewall. Can be.

또한, HDP막(39) 식각공정시 버퍼 산화막(34, 도 2c참조) 또한 제거된다. In addition, during the etching process of the HDP film 39, the buffer oxide film 34 (see FIG. 2C) is also removed.

이어서, 도 2e에 도시된 바와 같이, 트렌치(37, 도 2b참조)가 완전히 매립되도록 소자 분리막용 절연막으로 HDP막(40)을 증착한다. 이때, HDP막(40)은 도 2d에서 하드 마스크용 질화막(35, 도 2c참조)이 제거된 상태에서 실시되는 한편, HDP막(39)의 식각공정을 통해 트렌치(37)의 상부가 저부에 비해 상대적으로 넓은 폭을 갖는 상태에서 증착되기 때문에 그 만큼 종횡비가 감소되어 매립 특성을 확보할 수 있다. Next, as shown in FIG. 2E, the HDP film 40 is deposited as the insulating film for device isolation so that the trench 37 (see FIG. 2B) is completely filled. At this time, the HDP film 40 is performed while the hard mask nitride film 35 (refer to FIG. 2C) is removed in FIG. 2D, while the upper portion of the trench 37 is formed at the bottom through the etching process of the HDP film 39. In comparison, since the deposition is performed in a relatively wide state, the aspect ratio is reduced to thereby secure the landfill characteristics.

이어서, HDP막(39)에 대해 어닐링(annealing) 공정을 실시할 수 있다. 이때, 어닐링 공정은 HDP막(39)을 단단하게 하여 후속 CMP 공정시 연마 특성을 향상시키기 위한 것으로서, 그 온도는 제한되지 않는다. Subsequently, an annealing process may be performed on the HDP film 39. At this time, the annealing process is to harden the HDP film 39 so as to improve polishing characteristics in a subsequent CMP process, and the temperature is not limited.

이어서, 폴리실리콘막(33)을 연마 정지막으로 이용한 CMP 공정을 실시하여 HDP막(40)을 연마한다. 이때, 폴리실리콘막(33)은 100~200Å의 두께 정도 연마된다. Next, the CMP process using the polysilicon film 33 as a polishing stop film is performed to polish the HDP film 40. At this time, the polysilicon film 33 is polished to a thickness of 100 to 200 kPa.

상기에서 설명한 바와 같이, 본 발명의 기술 사상은 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 본 발명의 실시예에서는 SA-STI 공정을 일례로 들어 설명하였으나, ASA-STI(Advanced SA-STI) 공정에도 적용할 수 있다. 또한, 소자 분리막으로 사용되는 물질 또한 HDP막에 한정되는 것은 아니며, 소자 분리를 위한 절연막은 모두 사용할 수 있다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.As described above, although the technical idea of the present invention has been described in detail according to a preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In particular, in the embodiment of the present invention has been described as an SA-STI process as an example, it can be applied to the ASA-STI (Advanced SA-STI) process. In addition, the material used as the device isolation film is not limited to the HDP film, and any insulating film for device isolation may be used. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다. As described above, according to the present invention, the following effects can be obtained.

첫째, 본 발명에 의하면, 소자 분리막의 상부층으로 기능하는 HDP막을 증착하기 전에 플로팅 게이트용 폴리실리콘막 상부에 형성된 하드 마스크용 질화막을 제거하여 트렌치의 종횡비를 감소시킴으로써 HDP막의 매립 특성을 향상시킬 수 있다. First, the buried property of the HDP film can be improved by removing the hard mask nitride film formed on the floating silicon polysilicon film before the deposition of the HDP film serving as the upper layer of the device isolation film to reduce the aspect ratio of the trench. .

둘째, 본 발명에 의하면, 소자 분리막의 상부층으로 기능하는 HDP막을 증착하기 전에 하드 마스크로 기능하는 질화막을 제거하여 트렌치의 종횡비를 감소시키고, 이를 통해 HDP막의 매립 특성을 향상시킴으로써 종래기술과 같이 HDP 증착 전에 매립 특성이 우수한 별도의 SOD막을 도포할 필요가 없어 그 만큼 공정을 단순화시킬 수 있다. Second, according to the present invention, before depositing the HDP film serving as the upper layer of the device isolation layer, the nitride film serving as the hard mask is removed to reduce the aspect ratio of the trench, thereby improving the embedding characteristics of the HDP film, thereby improving HDP deposition as in the prior art. There is no need to apply a separate SOD film having excellent embedding properties before, thus simplifying the process.

셋째, 본 발명에 의하면, 소자 분리막의 하부층으로 기능하는 HDP막을 증착하기 전에 트렌치 내부면에 측벽 보호막을 형성함으로써 후속 HDP막 증착공정시 게이트 절연막의 노출 부위에서 산화막이 과다 성장되는 것을 방지하여 트렌치의 개 구부가 좁아지는 문제를 방지하고, 이를 통해 후속 HDP막 매립 특성을 향상시킬 수 있다. Third, according to the present invention, by forming a sidewall protective film on the inner surface of the trench before depositing the HDP film serving as the lower layer of the device isolation layer, the oxide film is prevented from being excessively grown at the exposed portion of the gate insulating film during the subsequent HDP film deposition process. The problem of narrowing the openings can be prevented, thereby improving subsequent HDP film embedding properties.

넷째, 본 발명에 의하면, 소자 분리막의 하부층으로 기능하는 HDP막을 증착하기 전에 트렌치 내부면에 측벽 보호막을 형성함으로써 후속 HDP막을 리세스(recess)시키기 위한 식각공정시 플로팅 게이트용 폴리실리콘막의 측벽이 손실되는 것을 방지할 수 있다. Fourth, according to the present invention, the sidewalls of the floating gate polysilicon film are lost during the etching process for recessing the subsequent HDP film by forming a sidewall protective film on the inner surface of the trench before depositing the HDP film serving as the lower layer of the device isolation film. Can be prevented.

Claims (14)

기판 상에 게이트 절연막, 게이트용 도전막 및 하드 마스크를 형성하는 단계;Forming a gate insulating film, a gate conductive film, and a hard mask on the substrate; 상기 하드 마스크, 상기 도전막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계;Etching a portion of the hard mask, the conductive layer, the gate insulating layer, and the substrate to form a trench; 상기 트렌치의 일부가 매립되도록 상기 트렌치의 내부면에 제1 절연막을 증착하는 단계;Depositing a first insulating film on an inner surface of the trench to fill a portion of the trench; 상기 제1 절연막을 리세스시키는 단계;Recessing the first insulating film; 상기 하드 마스크를 제거하는 단계; 및Removing the hard mask; And 상기 트렌치가 매립되도록 상기 제1 절연막 상에 제2 절연막을 형성하는 단계Forming a second insulating film on the first insulating film to fill the trench 를 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법.A device isolation film forming method of a nonvolatile memory device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 트렌치를 형성하는 단계 후 상기 트렌치의 내부면의 단차를 따라 측벽 보호막을 형성하는 단계를 더 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법.And forming a sidewall protective film along a step of the inner surface of the trench after the forming of the trench. 제 2 항에 있어서, The method of claim 2, 상기 측벽 보호막은 상기 제1 절연막과 서로 다른 물질로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.And the sidewall passivation layer is formed of a material different from that of the first insulating layer. 제 2 항에 있어서, The method of claim 2, 상기 측벽 보호막은 질화막 계열의 물질로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.The sidewall passivation layer may be formed of a nitride layer-based material. 제 1 항에 있어서, The method of claim 1, 상기 제1 절연막을 리세스시키는 단계는 상기 도전막의 측벽 중 일부분이 노출되도록 실시하는 비휘발성 메모리 소자의 소자 분리막 형성방법.And recessing the first insulating layer to expose a portion of sidewalls of the conductive layer. 제 1 항에 있어서, The method of claim 1, 상기 제1 절연막을 리세스시키는 단계는 리세스된 제1 절연막에 의해 상기 트렌치의 상부의 폭이 저부의 폭보다 큰 폭을 갖도록 실시하는 비휘발성 메모리 소자의 소자 분리막 형성방법.And recessing the first insulating layer so that the width of the upper portion of the trench is greater than the width of the bottom portion by the recessed first insulating layer. 제 1 항에 있어서, The method of claim 1, 상기 제2 절연막을 형성하는 단계는,Forming the second insulating film, 상기 트렌치가 매립되도록 상기 제1 절연막 상에 상기 제2 절연막을 증착하는 단계; 및Depositing the second insulating film on the first insulating film to fill the trench; And 상기 도전막을 연마 정지막으로 이용한 연마공정을 통해 상기 제2 절연막을 연마하는 단계Polishing the second insulating film through a polishing process using the conductive film as a polishing stop film 를 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법.A device isolation film forming method of a nonvolatile memory device comprising a. 제 7 항에 있어서, The method of claim 7, wherein 상기 연마공정은 상기 도전막의 일부가 연마되도록 실시하는 비휘발성 메모리 소자의 소자 분리막 형성방법.And the polishing step is performed so that a portion of the conductive film is polished. 제 8 항에 있어서, The method of claim 8, 상기 도전막을 형성하는 단계는 상기 도전막의 최종 목표치 두께보다 상기 연마공정시 연마되는 두께만큼 더 두껍게 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.The forming of the conductive film may include forming a thicker film than the final target thickness of the conductive film by a thickness that is polished during the polishing process. 제 7 항에 있어서, The method of claim 7, wherein 상기 제2 절연막을 증착하는 단계 후 상기 제2 절연막에 대해 어닐링 공정을 실시하는 단계를 더 포함하는 비휘발성 메모리 소자의 소자 분리막 형성방법.And performing an annealing process on the second insulating layer after depositing the second insulating layer. 제 1 항에 있어서, The method of claim 1, 상기 제1 및 제2 절연막은 서로 동일막으로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.And the first and second insulating layers are formed on the same layer. 제 1 항에 있어서, The method of claim 1, 상기 제1 및 제2 절연막은 산화막 계열의 물질로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.And the first and second insulating layers are formed of an oxide-based material. 제 1 항에 있어서, The method of claim 1, 상기 제1 및 제2 절연막은 HDP(High Density Plasma)막으로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.The first and second insulating layers are formed of a high density plasma (HDP) film. 제 1 항에 있어서, The method of claim 1, 상기 하드 마스크는 질화막 계열의 물질로 형성하는 비휘발성 메모리 소자의 소자 분리막 형성방법.The hard mask is a method of forming a device isolation layer of a nonvolatile memory device formed of a nitride film-based material.
KR1020060113828A 2006-03-30 2006-11-17 Method for forming isolation layer in nonvolatile memory device KR100772554B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/647,634 US20070232019A1 (en) 2006-03-30 2006-12-28 Method for forming isolation structure in nonvolatile memory device
JP2007003720A JP2007273948A (en) 2006-03-30 2007-01-11 Method for forming element isolation film of non-volatile memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060029029 2006-03-30
KR20060029029 2006-03-30

Publications (2)

Publication Number Publication Date
KR20070098444A KR20070098444A (en) 2007-10-05
KR100772554B1 true KR100772554B1 (en) 2007-11-02

Family

ID=38771570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060113828A KR100772554B1 (en) 2006-03-30 2006-11-17 Method for forming isolation layer in nonvolatile memory device

Country Status (2)

Country Link
KR (1) KR100772554B1 (en)
CN (1) CN100539081C (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909798B1 (en) * 2007-11-01 2009-07-29 주식회사 하이닉스반도체 Manufacturing method of nonvolatile memory device
KR100929641B1 (en) * 2008-02-20 2009-12-03 주식회사 하이닉스반도체 Manufacturing method of semiconductor device
CN103066008A (en) * 2012-12-26 2013-04-24 上海宏力半导体制造有限公司 Method for improving groove dielectric medium pore-filling capacity in flash memory shallow groove isolation technology
TWI802829B (en) 2020-12-09 2023-05-21 華邦電子股份有限公司 Method for manufacturing non-volatile memory device
CN113327886A (en) * 2021-05-28 2021-08-31 上海华力微电子有限公司 Method for preventing gap from being formed in interlayer medium filling process
CN115666127A (en) * 2021-07-07 2023-01-31 长鑫存储技术有限公司 Semiconductor structure and forming method thereof
US11991876B2 (en) 2021-07-07 2024-05-21 Changxin Memory Technologies, Inc. Method for forming a semiconductor structure having second isolation structures located between adjacent active areas

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106411A (en) * 1993-10-05 1995-04-21 Toshiba Corp Fabrication of semiconductor device
KR20020021741A (en) * 2000-09-16 2002-03-22 윤종용 Semiconductor device having desired gate profile and Method of making thereof
KR20040029862A (en) * 2002-10-02 2004-04-08 아남반도체 주식회사 Fabrication method of semiconductor device
KR20050088266A (en) * 2001-09-20 2005-09-05 가부시끼가이샤 도시바 Semiconductor device and manufacturing method thereof
KR20060109055A (en) * 2005-04-15 2006-10-19 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106411A (en) * 1993-10-05 1995-04-21 Toshiba Corp Fabrication of semiconductor device
KR20020021741A (en) * 2000-09-16 2002-03-22 윤종용 Semiconductor device having desired gate profile and Method of making thereof
KR20050088266A (en) * 2001-09-20 2005-09-05 가부시끼가이샤 도시바 Semiconductor device and manufacturing method thereof
KR20040029862A (en) * 2002-10-02 2004-04-08 아남반도체 주식회사 Fabrication method of semiconductor device
KR20060109055A (en) * 2005-04-15 2006-10-19 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device

Also Published As

Publication number Publication date
CN100539081C (en) 2009-09-09
KR20070098444A (en) 2007-10-05
CN101047151A (en) 2007-10-03

Similar Documents

Publication Publication Date Title
KR100512939B1 (en) trench isolation method
KR100473733B1 (en) Semiconductor device and method for manufacturing the same
KR100780643B1 (en) Method for forming isolation layer of semiconductor device
KR20100013980A (en) Method of fabricating the trench isolation layer for semiconductor device
KR100772554B1 (en) Method for forming isolation layer in nonvolatile memory device
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
KR100766232B1 (en) Non-volatile memory device and manufacturing method of the same
KR100841050B1 (en) Method for forming a isolation layer in semiconductor device
KR100966957B1 (en) Flash memory device and manufacturing method thereof
US20090068818A1 (en) Method of forming an isolation layer of a semiconductor device
US7521320B2 (en) Flash memory device and method of manufacturing the same
KR100500942B1 (en) Fabricating method for trench isoaltion layer using bottom anti reflection coating
US20090117705A1 (en) Method of forming isolation layer of semiconductor memory device
KR100792376B1 (en) Method for fabricating isolation layer of flash memory device
KR100912988B1 (en) Method of manufacturing a semiconductor device
KR20100074668A (en) Manufacturing method for isolation structure of semiconductor device
KR20080000785A (en) Method of manufacturing a nand type flash memory device
KR100958632B1 (en) Fabricating Method of Flash Memory Device
KR20080060348A (en) Forming method of isolation layer in semiconductor device
KR100822620B1 (en) Method of manufacturing a semiconductor device
KR100870276B1 (en) Method of manufacturing a non-volatile memory device
KR20080001279A (en) Method for forming isolation layer in semiconductor device
KR100912961B1 (en) Method for forming isolation layer of semiconductor device
KR20100085670A (en) Manufacturing method of isolation structure for semiconductor device
KR20080060335A (en) Method for forming isolation layer in non volatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee