KR100771540B1 - Method for forming capacitor - Google Patents
Method for forming capacitor Download PDFInfo
- Publication number
- KR100771540B1 KR100771540B1 KR1020060040523A KR20060040523A KR100771540B1 KR 100771540 B1 KR100771540 B1 KR 100771540B1 KR 1020060040523 A KR1020060040523 A KR 1020060040523A KR 20060040523 A KR20060040523 A KR 20060040523A KR 100771540 B1 KR100771540 B1 KR 100771540B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide layer
- zirconium oxide
- forming
- deposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910001928 zirconium oxide Inorganic materials 0.000 claims abstract description 66
- 238000000151 deposition Methods 0.000 claims abstract description 42
- 238000003860 storage Methods 0.000 claims abstract description 41
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 40
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 38
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 238000010438 heat treatment Methods 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims description 43
- 230000008021 deposition Effects 0.000 claims description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 18
- 238000011065 in-situ storage Methods 0.000 claims description 17
- 239000012298 atmosphere Substances 0.000 claims description 14
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 13
- 229910052726 zirconium Inorganic materials 0.000 claims description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 238000005137 deposition process Methods 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 4
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 229960001730 nitrous oxide Drugs 0.000 claims description 3
- 235000013842 nitrous oxide Nutrition 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 169
- 238000002425 crystallisation Methods 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 239000002131 composite material Substances 0.000 description 9
- 238000011066 ex-situ storage Methods 0.000 description 8
- 230000006872 improvement Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000000197 pyrolysis Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- ODUCDPQEXGNKDN-UHFFFAOYSA-N Nitrogen oxide(NO) Natural products O=N ODUCDPQEXGNKDN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000011203 carbon fibre reinforced carbon Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000013110 organic ligand Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 1 내지 도 8은 본 발명의 실시예에 따른 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.1 to 8 are cross-sectional views schematically illustrating a method of forming a capacitor according to an embodiment of the present invention.
도 9 내지 도 12는 본 발명의 실시예에 따른 커패시터 형성 방법의 효과를 설명하기 위해서 제시한 커패시턴스 및 누설 전류 측정 그래프들이다. 9 to 12 are graphs of capacitance and leakage current measurements presented to explain the effect of a capacitor forming method according to an exemplary embodiment of the present invention.
본 발명은 반도체 소자에 관한 것으로, 특히, 커패시턴스(capacitance)를 확보할 수 있는 커패시터 형성 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a method of forming a capacitor capable of securing capacitance.
반도체 소자의 집적도가 증가함에 따라, 반도체 소자의 디자인 룰(design rule)이 80㎚ 급 이하로 급격히 축소되고 있다. 이에 따라, 트랜지스터 및 커패시터를 포함하여 단위 메모리 셀(memory cell)을 구성하는 디램(DRAM) 메모리 소자에서, 한정된 면적에서 충분한 커패시턴스를 구현할 수 있는 커패시터를 형성하는 데 많은 노력들이 수행되고 있다. As the degree of integration of semiconductor devices increases, the design rules of semiconductor devices are rapidly reduced to 80 nm or less. Accordingly, many efforts have been made to form a capacitor capable of realizing sufficient capacitance in a limited area in a DRAM memory device including a transistor and a capacitor, which constitute a unit memory cell.
예컨대, 폴리 실리콘층을 금속층으로 대체하는 금속층-유전층-금속층(MIM) 구조의 커패시터가 제시되고 있으며, 이때, 유전층으로 보다 높은 유전 상수를 가 지는 고유전 상수 물질, 예컨대, 하프늄 산화물(HfO2)이나 알루미늄 산화물(Al2O3), 지르코늄 산화물(ZrO2) 등과 같은 유전 물질로 구성하는 방법이 제시되고 있다. For example, a capacitor having a metal layer-dielectric layer-metal layer (MIM) structure for replacing a polysilicon layer with a metal layer has been proposed, wherein a high-k dielectric material having a higher dielectric constant as the dielectric layer, such as hafnium oxide (HfO 2 ) Or a dielectric material such as aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), or the like has been proposed.
이러한 커패시터를 고유전 상수 물질의 유전층을 포함하도록 할 때, 유전층이 형성되는 온도 조건에 따라 커패시터의 누설 전류(leakage current) 특성과 같은 전기적 특성이 달리 구현될 수 있다. 예컨대, 지르코늄 산화물의 경우 증착되는 온도에 따라 막질의 결정화 정도나 결정 상태가 달라질 수 있으며, 이러한 결정화 정도 및 상태에 따라 커패시터의 커패시턴스나 누설 전류 특성이 달라질 수 있다. 또한, 알루미늄 산화물층이나 하프늄 산화물층 또한 형성되는 온도에 따라 누설 전류 특성이나 커패시턴스가 달라질 수 있다. When such a capacitor includes a dielectric layer of a high dielectric constant material, electrical characteristics, such as leakage current characteristics of the capacitor, may be implemented differently according to temperature conditions at which the dielectric layer is formed. For example, in the case of zirconium oxide, the crystallization degree or crystal state of the film quality may vary according to the deposition temperature, and the capacitance or leakage current characteristics of the capacitor may vary according to the crystallization degree and state. In addition, the leakage current characteristics or capacitance may vary depending on the temperature at which the aluminum oxide layer or the hafnium oxide layer is also formed.
그럼에도 불구하고, 커패시터를 형성할 때, 커패시턴스 특성 또는/ 및 누설 전류의 개선뿐만 아니라, 유전층 증착에 사용되는 소스(source) 물질의 원하지 않는 열분해 발생 온도 또는 열분해 발생에 따른 카본(carbon) 등의 불순물 증가 등을 고려해야한다. 이러한 경우, 결정화 등에 유리한 온도 조건으로 유전층의 증착을 수행하기가 어려울 경우가 발생될 수 있다. Nevertheless, in forming capacitors, as well as improving capacitance characteristics and / or leakage currents, impurities such as unwanted pyrolysis temperature of the source material used for dielectric layer deposition or carbon due to pyrolysis occurrence Increase should be taken into account. In such a case, it may be difficult to perform deposition of the dielectric layer under temperature conditions favorable to crystallization or the like.
또한, 서로 성분이 다른 유전층들을 증착하여 복합층으로 커패시터의 유전층을 형성할 때 각각의 유전층의 증착 온도를 서로 달리하여 상호 독립된 과정들로 증착하는 경우가 고려될 수 있다. 이러한 경우 각각의 유전층에 적합한 온도 조건 등을 각각의 증착 과정들에 달리 적용할 수 있으므로, 커패시턴스나 누설 전류를 개선을 구현할 수는 있다. In addition, when depositing dielectric layers having different components from each other to form a dielectric layer of a capacitor as a composite layer, a case in which the deposition temperatures of the respective dielectric layers are different from each other may be considered to be deposited in independent processes. In this case, temperature conditions suitable for each dielectric layer may be differently applied to the respective deposition processes, thereby improving capacitance or leakage current.
그럼에도 불구하고, 서로 다른 공정 챔버에서 이러한 증착 과정들을 연속적으로 수행하여야 하므로, 챔버들 간에 웨이퍼(wafer)를 이동시켜는 과정이 요구되어 양산성이 상대적으로 크게 저하되게 되는 문제가 발생될 수 있다. Nevertheless, since these deposition processes must be continuously performed in different process chambers, a process of moving wafers between the chambers may be required, which may cause a problem in that mass productivity is relatively reduced.
따라서, 커패시터를 형성할 때 양산성의 증가를 구현하며, 충분한 커패시턴스 확보가 가능하며 또한 누설 전류를 방지할 수 있는 커패시터 형성 방법의 개발이 요구되고 있다. Accordingly, there is a need for development of a capacitor formation method capable of realizing an increase in mass productivity when forming a capacitor, ensuring sufficient capacitance, and preventing leakage current.
본 발명이 이루고자 하는 기술적 과제는, 누설 전류 특성을 개선할 수 있고 또한 커패시턴스의 증가 효과를 구현할 수 있으며 양산성을 개선할 수 있는 커패시터 형성 방법을 제시하는 데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a capacitor formation method capable of improving leakage current characteristics, realizing an effect of increasing capacitance, and improving mass productivity.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 오프닝홀(opening hole)을 가지는 몰드(mold)층을 형성하는 단계, 상기 오프닝홀의 프로파일(profile)을 따르는 금속층을 포함하는 스토리지 전극(storage node)를 형성하는 단계, 상기 스토리지 전극 상에 지르코늄 산화물(ZrO2)층을 포함하는 유전층을 증착하는 단계, 상기 유전층에 오존(O3) 분위기를 이용하여 상기 증착에 설정된 온도보다 높은 온도로 열처리하는 단계, 및 상기 유전층 상에 플레이트 전극(plate node)를 형성하는 단계를 포함하는 커패시터 형성 방법을 제시한다. One aspect of the present invention for achieving the above technical problem, the step of forming a mold (mold) having an opening (opening hole) on the semiconductor substrate, comprising a metal layer along the profile (profile) of the opening hole Forming a storage node, depositing a dielectric layer comprising a zirconium oxide (ZrO 2 ) layer on the storage electrode, using an ozone (O 3 ) atmosphere in the dielectric layer, and A method of forming a capacitor comprising heat treatment at a high temperature, and forming a plate node on the dielectric layer.
상기 몰드층 하부에 하부 절연층을 형성하는 단계, 및 상기 하부 절연층을 관통하는 도핑된 폴리 실리콘층을 포함하는 스토리지 전극 콘택을 상기 오프닝홀에 정렬되게 형성하는 단계, 및 상기 스토리지 전극 및 상기 콘택과의 계면에 금속 실리사이드를 생성시키는 열처리를 수행하는 실리사이드 단계를 더 포함할 수 있다. Forming a lower insulating layer under the mold layer, and forming a storage electrode contact including a doped polysilicon layer penetrating the lower insulating layer to be aligned with the opening hole, and the storage electrode and the contact. The method may further include a silicide step of performing a heat treatment to generate a metal silicide at an interface with it.
상기 실리사이드 단계 이전에 상기 금속 실리사이드를 티타늄 실리사이드로 유도하기 위해 상기 스토리지 전극 콘택에 접촉하는 티타늄(Ti)층을 증착하는 단계를 더 포함할 수 있다. The method may further include depositing a titanium (Ti) layer in contact with the storage electrode contact to induce the metal silicide to titanium silicide before the silicide step.
상기 스토리지 전극은 티타늄 질화물(TiN), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 백금 또는 루테늄을 화학기상증착 또는 원자층 증착하여 형성될 수 있다. The storage electrode may be formed by chemical vapor deposition or atomic layer deposition of titanium nitride (TiN), tungsten nitride (WN), tantalum nitride (TaN), platinum or ruthenium.
상기 스토리지 전극는, 상기 증착하는 단계 이후에 에치 백 또는 화학기계적 연마(CMP)로 전극 분리하는 단계를 더 포함하여 형성될 수 있다. The storage electrode may further include the step of separating the electrode by etch back or chemical mechanical polishing (CMP) after the depositing step.
상기 유전층은, 제1지르코늄 산화물층을 원자층 증착(ALD)하는 단계, 상기 제1지르코늄 산화물층 상에 인-시튜(in-situ)로 알루미늄 산화물층을 원자층 증착하는 단계, 및 상기 알루미늄 산화물층 상에 제2지르코늄 산화물층을 원자층 증착하는 단계를 포함하여 형성되고, 상기 증착 과정은 상기 지르코늄 산화물층을 위한 지르코늄 소스의 열 분해 온도보다 낮은 온도에서 수행될 수 있다. The dielectric layer comprises atomic layer deposition (ALD) of a first zirconium oxide layer, atomic layer deposition of an aluminum oxide layer in-situ on the first zirconium oxide layer, and the aluminum oxide And atomic layer depositing a second zirconium oxide layer on the layer, wherein the deposition process can be performed at a temperature lower than the thermal decomposition temperature of the zirconium source for the zirconium oxide layer.
상기 제1 또는 제2지르코늄 산화물(ZrO2)층은, Zr[N(CH3)]4, Zr[N(CH2CH3)]4, Zr[N(CH3)(CH2CH3)]4, 또는 Zr[N(CH3)2(CH2CH3)2]4를 포함하는 지르코늄 소스, 및 오존 가스 또는 수증기를 포함하는 산소 소스를 이용하여 상기 원자층 증착으로 증착되고, 상기 알루미늄 산화물층은 Al(CH3)3을 포함하는 알루미늄 소스, 및 오존 가스 또는 수증기를 포함하는 산소 소스를 이용하여 상기 원자층 증착으로 증착될 수 있다. The first or second zirconium oxide (ZrO 2 ) layer is Zr [N (CH 3 )] 4 , Zr [N (CH 2 CH 3 )] 4 , Zr [N (CH 3 ) (CH 2 CH 3 ) 4 , or a zirconium source comprising Zr [N (CH 3 ) 2 (CH 2 CH 3 ) 2 ] 4 , and an oxygen source comprising ozone gas or water vapor, and deposited by the atomic layer deposition, and the aluminum An oxide layer can be deposited by the atomic layer deposition using an aluminum source comprising Al (CH 3 ) 3 and an oxygen source comprising ozone gas or water vapor.
상기 제1 또는 제2지르코늄 산화물층은 대략 20 내지 80Å 두께로 증착되고 상기 알루미늄 산화물층은 대략 2 내지 15Å 두께로 증착될 수 있다. The first or second zirconium oxide layer may be deposited to a thickness of about 20 to 80 kW and the aluminum oxide layer may be deposited to be about 2 to 15 kW.
상기 원자층 증착은 대략 250℃ 내지 320℃의 온도 범위에서 수행될 수 있다. The atomic layer deposition may be performed in a temperature range of approximately 250 ℃ to 320 ℃.
상기 오존 열처리는, 대략 400 내지 500℃ 온도 범위에서 수행될 수 있다. The ozone heat treatment may be performed at a temperature range of approximately 400 to 500 ° C.
상기 오존 열처리는, 상기 온도 범위에서 대략 100 내지 500 g/Nm3 의 농도의 상기 오존 분위기 및 대략 0.1 내지 760 Torr의 공정 챔버 압력에서 수행될 수 있다. The ozone heat treatment may be performed in the ozone atmosphere at a concentration of approximately 100 to 500 g / Nm 3 and a process chamber pressure of approximately 0.1 to 760 Torr in the temperature range.
상기 플레이트 전극은 티타늄 질화물층 및 도핑된 폴리 실리콘층을 포함하여 형성될 수 있다. The plate electrode may include a titanium nitride layer and a doped polysilicon layer.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일 관점은, 반도체 기판 상에 오프닝홀(opening hole)을 가지는 몰드(mold)층을 형성하는 단계, 상기 오프닝홀의 프로파일(profile)을 따르는 금속층을 포함하는 스토리지 전극(storage node)를 형성하는 단계, 상기 스토리지 전극 상에 지르코늄 산화물(ZrO2)층을 포함하는 유전층을 증착하는 단계, 상기 유전층을 산소를 포함하는 플라즈마(plasma)를 이용하여 후속 처리하는 단계, 및 상기 유전층 상에 플레이트 전극(plate node)를 형성하는 단계를 포함하는 커패시터 형성 방법을 제시한다. Another aspect of the present invention for achieving the above technical problem, forming a mold layer having an opening (opening hole) on a semiconductor substrate, comprising a metal layer along the profile (profile) of the opening hole Forming a storage node, depositing a dielectric layer including a zirconium oxide (ZrO 2 ) layer on the storage electrode, and subsequently treating the dielectric layer using a plasma containing oxygen And forming a plate node on the dielectric layer.
상기 플라즈마 처리는 산소 가스(O2) 플라즈마, 일산화이질소 가스(N2O) 또는 산화질소 가스(NO) 플라즈마를 이용할 수 있다. The plasma treatment may use an oxygen gas (O 2 ) plasma, a dinitrogen monoxide gas (N 2 O), or a nitrogen oxide gas (NO) plasma.
본 발명에 따르면, 누설 전류 특성을 개선할 수 있고 또한 커패시턴스의 증가 효과를 구현할 수 있으며 양산성을 개선할 수 있는 커패시터 형성 방법을 제시할 수 있다. According to the present invention, it is possible to provide a capacitor formation method capable of improving leakage current characteristics, realizing an effect of increasing capacitance, and improving mass productivity.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it should not be construed that the scope of the present invention is limited by the embodiments described below. Embodiments of the invention are preferably to be interpreted as being provided to those skilled in the art to more fully describe the invention.
본 발명의 실시예에서는, 커패시터의 유전층을 지르코늄 산화물(ZrO2)로 형성할 때, 지르코늄 산화물의 증착 온도를 지르코늄 소스(Zr source)의 열분해 온도 보다 낮은 많아야 320℃ 이하의 온도, 바람직하게는 250 내지 300℃ 정도 온도로 설정하여 바람직하게 원자층 증착(ALD: Atomic Layered Deposition)한다. In an embodiment of the present invention, when the dielectric layer of the capacitor is formed of zirconium oxide (ZrO 2 ), the deposition temperature of the zirconium oxide is at most 320 ° C or lower than the pyrolysis temperature of the zirconium source, preferably 250 Atomic layer deposition (ALD) is preferably set at a temperature of about 300 ° C to about 300 ° C.
320℃ 이상의 온도에서는 지르코늄 소스의 열 분해에 의한 화학기상증착(CVD) 반응이 우세하게 일어나게 되는 데, 이러한 경우 지르코늄 산화물층 내에 카본 등의 불순물이 증가하고 단차 도포성(step coverage) 특성이 열화되어 누설 전류가 증가될 수 있다. At temperatures above 320 ° C, chemical vapor deposition (CVD) reactions occur predominantly by thermal decomposition of zirconium sources. In this case, impurities such as carbon increase in the zirconium oxide layer and step coverage properties deteriorate. Leakage current may be increased.
그런데, 이와 같이 상대적으로 낮은 온도에서 지르코늄 산화물층을 ALD 증착 할 경우, 지르코늄 산화물의 결정화 특성이 열화될 수 있다. 이를 극복하여 지르코늄 산화물의 결정성을 향상시키기 위해서, 지르코늄 산화물의 증착 후 증착 온도보다 높아 결정화를 유도할 수 있는 온도, 예컨대, 대략 400 내지 500℃에서 증착된 지르코늄 산화물층을 산소를 포함하는 분위기에서 열처리한다. However, when ALD deposition of the zirconium oxide layer at a relatively low temperature, the crystallization characteristics of the zirconium oxide may be degraded. In order to overcome this and improve the crystallinity of the zirconium oxide, the zirconium oxide layer deposited at a temperature higher than the deposition temperature after the deposition of zirconium oxide to induce crystallization, for example, approximately 400 to 500 ° C. in an atmosphere containing oxygen Heat treatment.
이때, 오존(O3) 분위기를 이용한 열처리, 즉, 오존 처리가 바람직하게 수행된다. 이러한 오존 분위기에 의한 열처리는 오존의 상대적으로 높은 반응성을 이용하여 지르코늄 산화물층에 충분한 산소를 공급할 수 있어, 지르코늄 산화물층의 결정성 제고에 보다 효과적이다. 그럼에도 불구하고, 오존 분위기에 의한 열처리를 산소를 포함하는 가스의 플라즈마를 이용한 플라즈마 처리로 대체할 수도 있다. At this time, heat treatment using an ozone (O 3 ) atmosphere, that is, ozone treatment is preferably performed. The heat treatment by the ozone atmosphere can supply sufficient oxygen to the zirconium oxide layer by using the relatively high reactivity of ozone, which is more effective in enhancing the crystallinity of the zirconium oxide layer. Nevertheless, heat treatment by an ozone atmosphere may be replaced by a plasma treatment using a plasma of a gas containing oxygen.
한편, 커패시터의 유전층은 지르코늄 산화물(ZrO2)의 층들 사이에 알루미늄 산화물(Al2O3)의 층을 도입한 라미네이트(laminate) 구조로 형성될 수 있다. 이러한 복합층 구조는 지르코늄 산화물(ZrO2)의 단일층에 비해 누설 전류 특성의 개선을 구현할 수 있으며, 또한, 알루미늄 산화물층의 도입에 따른 양산성의 증가를 구현할 수 있어 메모리 소자의 양산에 보다 유리하다. Meanwhile, the dielectric layer of the capacitor may be formed in a laminate structure in which a layer of aluminum oxide (Al 2 O 3 ) is introduced between the layers of zirconium oxide (ZrO 2 ). Such a composite layer structure can implement an improvement in leakage current characteristics compared to a single layer of zirconium oxide (ZrO 2 ), and can also increase productivity in accordance with the introduction of an aluminum oxide layer, which is more advantageous for mass production of memory devices. .
그런데, 이러한 복합층을 ALD 등의 과정으로 형성할 때, 이러한 복합층을 동일한 공정 챔버(process chamber) 내에서 인-시튜(in-situ) 과정으로 수행하는 것이 양산성에 보다 유리하다. 이러한 경우, 비록 알루미늄 산화물층의 증착이 상대적인 고온, 예컨대, 400 내지 450℃에서 수행되는 것이 보다 유리하지만, 지르코늄 소스의 분해 등을 방지하기 위해서 전체 증착 공정은 대략 250 내지 320℃ 온도로 수행되는 것이 바람직하다. However, when the composite layer is formed by a process such as ALD, it is more advantageous to mass production to perform such a composite layer in an in-situ process in the same process chamber. In this case, although the deposition of the aluminum oxide layer is more advantageously performed at a relatively high temperature such as 400 to 450 ° C., it is preferable that the entire deposition process is performed at a temperature of approximately 250 to 320 ° C. to prevent decomposition of the zirconium source. desirable.
이와 같이 알루미늄 산화물층과 지르코늄 산화물층의 최적 증착 온도가 다를 경우, 서로 다른 공정 챔버들에서 각각 해당 유전층을 증착하는 익스-시튜(ex-situ) 과정이 유전층의 막질 특성이나 결정화 정도 등에 보다 유리할 수 있다. 그럼에도 불구하고, 이러한 익스-시튜 과정은 서로 다른 챔버들로 웨이퍼를 이동시켜야 하므로 인-시튜 과정에 비해 양산성이 매우 크게 저하된다. As such, when the optimal deposition temperature of the aluminum oxide layer and the zirconium oxide layer is different, an ex-situ process of depositing the dielectric layer in different process chambers may be more advantageous in terms of the film quality and the degree of crystallization of the dielectric layer. have. Nevertheless, this ex-situ process requires the wafers to be moved to different chambers, resulting in a much lower yield than the in-situ process.
이에 비해, 인-시튜 과정은 양산성의 제고를 구현할 수 있으나, 상대적으로 낮은 증착 온도를 설정하게 되므로, 지르코늄 산화물층 등의 유전층의 결정성을 향상시키기 어려워, 누설 전류 특성이 열화되고 또한 커패시턴스 개선 효과 또한 낮아 질 수 있다. 이를 해소하기 위해서, 인-시튜로 지르코늄 산화물층/ 알루미늄 산화물층/ 지르코늄 산화물층을 순차적으로 증착하고, 연후에, 증착 온도보다 높아 결정화를 유도할 수 있는 온도, 예컨대, 대략 400 내지 500℃에서 증착된 지르코늄 산화물층을 산소를 포함하는 분위기에서 후속 처리(post treatment)한다. 예컨대, 오존(O3) 분위기를 이용한 열처리, 즉, 오존 처리가 바람직하게 수행된다. In contrast, the in-situ process can improve the mass productivity, but since the relatively low deposition temperature is set, it is difficult to improve the crystallinity of the dielectric layer such as the zirconium oxide layer, and the leakage current characteristic is deteriorated and the capacitance improvement effect is improved. It can also be lowered. To solve this, the zirconium oxide layer / aluminum oxide layer / zirconium oxide layer is sequentially deposited in-situ, and subsequently deposited at a temperature higher than the deposition temperature to induce crystallization, for example, approximately 400 to 500 ° C. The zirconium oxide layer is post treated in an atmosphere containing oxygen. For example, heat treatment using an ozone (O 3 ) atmosphere, that is, ozone treatment is preferably performed.
이러한 오존 처리는 지르코늄 산화물층의 결정화를 제고할 뿐만 아니라, 막질 내의 카본 또는 하이드로카본(hydrocarbon) 등의 불순물을 제거하는 효과, 또는, 막질 내의 부족할 수 있는 산소를 공급해주는 효과 등을 구현할 수 있다. 이에 따라, 커패시터의 누설 전류 특성을 크게 제고할 수 있다. 또한, 전체 라미네이트 구조의 유전층의 도입으로 유전층의 두께 감소를 통한 커패시턴스 증가를 구현할 수 있다. The ozone treatment not only enhances the crystallization of the zirconium oxide layer, but also can remove impurities such as carbon or hydrocarbons in the film quality, or provide an effect of supplying oxygen that may be insufficient in the film quality. As a result, the leakage current characteristics of the capacitor can be greatly improved. In addition, the introduction of the dielectric layer of the entire laminate structure can be implemented to increase the capacitance by reducing the thickness of the dielectric layer.
도 1 내지 도 7은 본 발명의 실시예에 따른 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 도 8은 본 발명의 실시예에 따른 커패시터의 유전층 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도이다. 1 to 7 are cross-sectional views schematically illustrating a method of forming a capacitor according to an embodiment of the present invention. 8 is a cross-sectional view schematically illustrating a method of forming a dielectric layer of a capacitor according to an embodiment of the present invention.
도 1을 참조하면, 반도체 기판(100) 상에 절연층(200)을 형성하고, 절연층(200)을 관통하는 콘택홀(contact hole: 201)을 형성한다. 콘택홀(201)을 채우는 도전층을 형성하여 커패시터와 하부의 반도체 기판(100) 상에 형성된 트랜지스터 소자(도시되지 않음)를 전기적으로 연결하는 스토리지 전극 콘택(storage node contact: 300)을 형성한다. Referring to FIG. 1, an
이러한 스토리지 전극 콘택(300)은 도전성을 가지는 도핑된 폴리 실리콘(doped poly-silicon) 등과 같은 도전 물질의 층을 화학기상증착(CVD)하고 에치 백(etch back)과 같은 평탄화 과정으로 전극 분리(node separation)하여 형성될 수 있다. 이후에, 스토리지 전극 콘택(300) 상에 실린더(cylinder) 형태와 같은 3차원 구조의 스토리지 전극에 형상을 부여하는 형틀 또는 몰드(mold)를 형성할 때 식각 종료점으로 이용될 식각 정지층(410)을 형성한다. 이러한 식각 정지층(410)은 몰드를 위한 층, 예컨대, 실리콘 산화물층과 식각 선택비를 가질 수 있는 실리콘 질화물(Si3N4)층을 포함하여 형성될 수 있다. The
도 2를 참조하면, 식각 정지층(410) 상에 몰드를 위한 층(430)을 형성한다. 이러한 몰드층(430)은 스토리지 전극에 3차원 형상을 부여하는 몰드를 위한 층으로 실리콘 산화물과 같은 절연 물질로 형성될 수 있다. 예컨대, 플라즈마 개선 테트라에틸오소실리케이트(PE-TEOS)의 단일층이나 포스포러스실리케이트글래스(PSG)와 PE-TEOS의 복합층 등을 증착하여 몰드층(430)을 형성할 수 있다. 이러한 몰드층(430)의 두께는 커패시터의 높이, 특히, 스토리지 전극의 높이에 의존하여 설정될 수 있다. Referring to FIG. 2, a
도 3을 참조하면, 몰드층(430)을 선택적 식각하여 하부의 스토리지 전극 콘택(300)에 정렬되어 노출하여 오프닝홀(opening hole: 431)을 형성한다. Referring to FIG. 3, the
도 4를 참조하면, 오프닝홀(431)에 노출된 스토리지 전극 콘택(300) 상에 접촉하여 전기적으로 연결되는 스토리지 전극(500)를 형성한다. 예컨대, 오프닝홀(431)의 프로파일(profile)을 따르는 도전층을 형성한 후, 에치 백 또는 화학기계적 연마(CMP)와 같은 평탄화 방법을 이용하여 전극 분리하여 콘택(300) 별로 하나의 실린더 형태의 스토리지 전극(500)를 형성한다. Referring to FIG. 4, a
이러한 스토리지 전극(500)는 다양한 도전 물질로 형성될 수 있으나, 티타늄 질화물(TiN)층으로 형성될 수 있다. 또한, 티타늄 질화물층을 형성하기 이전에 티타늄층을 먼저 형성하고, 열처리하여 티타늄층과 폴리 실리콘의 콘택(300) 간의 계면에 티타늄 실리사이드(TiSix)가 형성되도록 유도할 수 있다. 이러한 실리사이드화를 위한 열처리는 급속 열처리(RTP) 등으로 수행될 수 있으며, 티타늄 실리사이드의 생성에 의해 스토리지 전극(500)와 콘택(300) 간의 접촉 저항을 개선하는 효과를 구현할 수 있다. The
한편, 스토리지 전극(500)는 이와 같이 티타늄/티타늄 질화물층을 포함하여 형성할 수도 있으나, 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 백금(Pt), 루테늄(Ru) 또는 비정질 실리콘층 등을 포함하여 형성될 수 있다. 이때, 이러한 스토리지 전극(500)의 형성은 화학 기상 증착(CVD)나 원자층 증착(ALD) 등으로 수행될 수 있다. The
또한, 스토리지 전극(500)의 전극 분리 이후에, 티타늄 질화물층과 같은 스토리지 전극(500) 내에 잔류하늘 수 있는 불순물, 예컨대, 염소(Cl) 등을 제거하고 또한 실리사이드화를 위한 열처리에 의한 스트레스를 감소시키기 위해 질소 분위기와 같은 비활성 가스 분위기에서 열처리하는 과정을 더 수행할 수 있다. In addition, after the electrode separation of the
도 5를 참조하면, 스토리지 전극(500) 상에 스토리지 전극(500)의 프로파일을 따르는 유전층(600)을 형성한다. 이러한 유전층(600)은 지르코늄 산화물층을 포함하여 형성될 수 있다. 이때, 지르코늄 산화물층은 ALD 방법으로 증착되어 스토리지 전극(500)의 프로파일을 따라 양호한 단차 도포성을 가지며 형성될 수 있다. ALD 증착에는 지르코늄 소스로 Zr[N(CH3)]4, Zr[N(CH2CH3)]4, Zr[N(CH3)(CH2CH3)]4, 또는 Zr[N(CH3)2(CH2CH3)2]4 등과 같은 지르코늄 금속 원자에 유기 리간드(ligand) R이 결합된 전구체들이 이용될 수 있다. Referring to FIG. 5, a
이러한 전구체들은 상당히 높은 온도, 예컨대, 대략 320℃ 보다 높은 온도에서는 열분해될 수 있다. 이러한 지르코늄 소스가 열분해될 경우 원자층 증착 과정이 이루어지기보다는 화학 기상 증착 과정이 이루어지므로, 이를 방지하기 위해서 증착 온도는 이러한 온도 보다 낮은 온도, 예컨대, 대략 250℃ 내지 320℃ 정도 온도 범위에서 수행되는 것이 바람직하다. 그런데, 이러한 낮은 증착 온도로 지르코늄 산화물이 ALD 증착될 경우, 상대적으로 낮은 결정화 정도가 구현되어 요구되는 더 높은 유전 상수를 구현하기 어렵다. Such precursors may be pyrolyzed at significantly higher temperatures, such as temperatures higher than approximately 320 ° C. When the zirconium source is pyrolyzed, a chemical vapor deposition process is performed rather than an atomic layer deposition process. Therefore, in order to prevent this, the deposition temperature is performed at a temperature lower than this temperature, for example, a temperature range of about 250 ° C to 320 ° C. It is preferable. However, when zirconium oxide is ALD deposited at such a low deposition temperature, a relatively low degree of crystallization is realized, so that it is difficult to realize the higher dielectric constant required.
따라서, 본 발명의 실시예에서는 지르코늄 산화물층을 포함하는 유전층(600)의 결정성을 제고하기 위해서 추가적인 처리를 수행한다. Therefore, in the embodiment of the present invention, an additional treatment is performed to improve the crystallinity of the
한편, 유전층(600)은 도 5에 제시된 바와 같이 지르코늄 산화물층의 단일층으로 형성될 수 있으나, 보다 높은 커패시턴스와 함께 누설 전류 특성의 개선을 위해서, 도 8에 제시된 바와 같이, 알루미늄 산화물층과 지르코늄 산화물층의 3중층 등과 같은 복합층으로 형성될 수 있다. 이러한 경우, Al2O3/ZrO2의 라미네이트 구조에 의해 누설 전류 특성이 개선될 수 있다. Meanwhile, although the
이러한 복합층의 증착은 익스-시튜 과정으로 수행될 경우 여러 공정 챔버에서 각각의 단위 증착 과정들이 수행되어야 하므로 상대적으로 양산성이 저하될 수 있다. 따라서, 동일한 공정 챔버 내에서 인-시튜 과정으로 ZrO2/Al2O3/ZrO2의 ALD 증착이 순차적으로 이루어지는 것이 양산성의 제고에 바람직하다. When the deposition of the composite layer is performed as an ex-situ process, since each unit deposition process must be performed in various process chambers, the productivity may be relatively lowered. Therefore, ALD deposition of ZrO 2 / Al 2 O 3 / ZrO 2 is sequentially performed in an in-situ process in the same process chamber.
이러한 경우, 전체 공정 온도는 지르코늄 소스의 열분해가 방지될 수 있는 낮은 온도, 예컨대, 대략 250℃ 내지 320℃ 정도 온도 범위에서 수행되는 것이 바람직하다. 그런데, 이러한 낮은 증착 온도로 지르코늄 산화물이 ALD 증착될 경우, 상대적으로 낮은 결정화 정도가 구현되어 요구되는 더 높은 유전 상수를 구현하기 어렵다. 따라서, 본 발명의 실시예에서는 유전층(600)의 결정성을 제고하기 위해서 추가적인 처리를 수행한다. In this case, the overall process temperature is preferably carried out at a low temperature, such as about 250 ° C. to 320 ° C., in which the pyrolysis of the zirconium source can be prevented. However, when zirconium oxide is ALD deposited at such a low deposition temperature, a relatively low degree of crystallization is realized, so that it is difficult to realize the higher dielectric constant required. Therefore, in the embodiment of the present invention, an additional process is performed to enhance the crystallinity of the
이때, 알루미늄 소스는 Al(CH3)3 등을 이용할 수 있다. 또한, 지르코늄 산화물의 ALD 증착 및 알루미늄 산화물의 ALD 증착 과정에 요구되는 산소 소스로는 오존 가스 또는 수증기(H20) 등을 이용할 수 있다. In this case, Al (CH 3 ) 3 may be used as the aluminum source. In addition, ozone gas or water vapor (H 2 O) may be used as an oxygen source required for ALD deposition of zirconium oxide and ALD deposition of aluminum oxide.
도 8을 참조하면, 제1지르코늄 산화물층(610)은 대략 20 내지 80Å 정도 두께로 형성될 수 있으며, 알루미늄 산화물층(630)이 소스 가스의 교체로 인-시튜로 대략 2 내지 15Å 정도 두께로 형성될 수 있다. 이후에, 인-시튜로 제2지르코늄 산화물층(650)이 대략 20 내지 80Å 정도 두께로 형성될 수 있다. 즉, 알루미늄 산화물층(630)이 중간에 라미네이트층으로 개재되어 전체 유전층(600)의 누설 전류 감소 등을 구현하는 구조로 이해될 수 있다. Referring to FIG. 8, the first
도 6을 참조하면, 유전층(600)을 형성한 후, 유전층(600)의 결정성 제고를 위해, 유전층(600)에 산소를 제공할 수 있는 산소를 포함하는 분위기에서 유전층(600)을 ALD 증착 온도 보다 높은 온도로 열처리한다. 예컨대, 오존 가스를 이용하여 대략 400 내지 500℃, 보다 바람직하게는 대략 400 내지 450℃ 온도 범위에서 열처리를 수행한다. Referring to FIG. 6, after forming the
이러한 오존 처리는 대략 10 내지 1800초, 바람직하게는 대략 10 내지 180초 정도 시간 동안 수행될 수 있다. 이때, 오존의 농도는 대략 100 내지 500 g/Nm3 인 것이 바람직하다. 또한, 공정 챔버 내의 압력은 대략 0.1 내지 760 Torr 정도일 수 있다. This ozone treatment may be carried out for a time of approximately 10 to 1800 seconds, preferably approximately 10 to 180 seconds. At this time, the concentration of ozone is preferably about 100 to 500 g / Nm 3 . In addition, the pressure in the process chamber may be on the order of 0.1 to 760 Torr.
이러한 오존 처리 과정을 수행할 때, 하부의 스토리지 전극(500)가 산화되어 TiN/TiOx 와 같은 원하지 않은 산화물층 구조가 계면에 생성되지 않도록 유도하는 것이 커패시턴스의 제고에 유리하다. When performing the ozone treatment, it is advantageous to increase the capacitance so that the
이러한 오존 처리는 도 8에 제시된 바와 같은 유전층(600)이 제1지르코늄 산화물층(610)/ 알루미늄 산화물층(630)/ 제2지르코늄 산화물층(650)의 라미네이트 구조로 형성될 경우 보다 더 유리하다. 알루미늄 산화물층(630)은 대략 400 내지 450℃ 정도 온도에서 ALD 증착될 경우 제1지르코늄 산화물층(610)의 결정 성장에 보다 유리하지만, 인-시튜로 전체 과정을 수행할 때는 알루미늄 산화물층(630)의 증착을 보다 낮은 온도에서 수행하게 된다. This ozone treatment is more advantageous when the
따라서, 제2지르코늄 산화물층(650)의 증착 후 오존 처리를 수행함으로써, 부족한 산소를 공급하고, 지르코늄 산화물층(610, 650)의 결정화를 보다 더 제고하도록 오존 처리를 수행한다. 이때, 오존 처리 과정에서 막질 내에 잔류할 수 있는 카본이나 하이드로카본과 같은 불순물 또한 제거될 수 있다. Therefore, by performing ozone treatment after the deposition of the second
따라서, 이러한 결정화 정도의 제고와 불순물 제거 효과에 의해 커패시터의 커패시턴스의 증가 및 누설 전류 특성 개선을 구현할 수 있다. 또한, 누설 전류 특성의 개선이 구현될 수 있으므로, 전체 유전층(600)의 두께를 보다 더 얇은 두께로 가져갈 수 있다. 따라서, 이러한 두께 감소에 따른 커패시턴스의 증가 또한 기대할 수 있다. 더욱이, 복합층의 유전층(600)을 인-시튜 과정으로 형성할 수 있으므로, 익스-시튜 과정에 의한 형성의 경우에 비해 양산성의 증대를 구현할 수 있다. Therefore, the increase of the capacitance and the improvement of the leakage current characteristic can be realized by the improvement of the degree of crystallization and the effect of removing impurities. In addition, since the improvement of the leakage current characteristic can be implemented, it is possible to bring the thickness of the entire
한편, 이러한 오존 처리 과정은 산소를 제공할 수 있는 다른 처리, 예컨대, 산소 소스를 포함하는 가스, 예컨대, 산소(O2) 가스, 일산화이질소(N2O) 가스 또는 산화질소(NO) 가스 등을 이용한 플라즈마(plasma) 처리로 대체될 수도 있다. 이러한 경우, 유전층(600)에의 산소의 공급 및 결정화 제고 효과를 마찬가지로 구현할 수 있다. 그럼에도 불구하고, 오존 처리의 경우 오존 가스의 반응성이 상대적으로 우수하고, 또한, 플라즈마 발생을 위한 과정 또는 장비의 도입이 생략될 수 있어 보다 유리하다. On the other hand, this ozone treatment process is another process that can provide oxygen, such as a gas containing an oxygen source, such as oxygen (O 2 ) gas, dinitrogen monoxide (N 2 O) gas or nitrogen oxide (NO) gas, etc. It may be replaced by a plasma treatment using. In this case, the effect of supplying oxygen to the
도 7을 참조하면, 유전층(600) 상에 플레이트 전극(plate node: 700)를 형성하여 커패시터를 완성한다. 플레이트 전극(700)는 티타늄 질화물층과 같은 금속층을 포함하는 제1플레이트 전극층(710) 및 도핑된 폴리 실리콘층을 포함하는 제2플레이트 전극층(730)의 이중층을 포함하여 형성될 수 있다. 이때, 제1플레이트 전극층(710)은 CVD 및 물리적기상증착(PVD)에 의한 티타늄 질화물층의 이중층을 포함하여 형성되거나 또는 ALD 및 PVD에 의한 이중층을 포함하여 형성될 수 있다. Referring to FIG. 7, a
한편, 이제까지 설명에서 몰드층(430)이 중간의 절연층으로 유지되는 경우를 예시하여 설명하였지만, 몰드층(430)은 선택적으로 제거되어 스토리지 전극(500)의 외측 측면 상으로 유전층(600)이 연장되도록 유도할 수도 있다. Meanwhile, in the above description, the case in which the
도 9 내지 도 12는 본 발명의 실시예에 따른 커패시터 형성 방법의 효과를 설명하기 위해서 제시한 커패시턴스 및 누설 전류 측정 그래프들이다. 9 to 12 are graphs of capacitance and leakage current measurements presented to explain the effect of a capacitor forming method according to an exemplary embodiment of the present invention.
보다 구체적으로, 도 9 및 도 10은 유전층(600)을 도 8을 참조하여 설명한 바와 마찬가지로 제1지르코늄 산화물층(610)/ 알루미늄 산화물층(630)/ 제2지르코늄 산화물층(650)의 라미네이트 구조로 형성할 경우에, 인-시튜 과정과 익스-시튜 과정에 따라 형성된 각각의 경우에 측정된 셀 커패시턴스와 누설 전류 데이터(data)들을 제시한 그래프들이다. 이때, 비교 기준은 HAH 구조, 즉, 하프늄 산화물층-알루미늄 산화물층-하프늄 산화물층 구조에서 측정된 셀 커패시턴스 및 누설 전류 값들이다. More specifically, FIGS. 9 and 10 illustrate a laminate structure of the first
또한, 별도의 후속 처리는 도입되지 않았으며, 익스-시튜 과정의 경우 각각의 증착 단계가 다른 공정 챔버에서 별도로 수행된 경우로 이해될 수 있다. 즉, ZAZ 구조의 제1지르코늄 산화물층(610)은 대략 250℃ 내지 320℃의 온도 조건에서의 ALD 과정으로 증착되고, 알루미늄 산화물층(630)은 대략 400℃ 내지 450℃의 온도 조건에서의 ALD 과정으로 증착되고, 제2지르코늄 산화물층(650)은 250℃ 내지 320℃의 온도 조건에서의 ALD 과정으로 증착된 경우로 이해될 수 있다. In addition, no separate subsequent processing has been introduced, and in the case of the ex-situ process, it can be understood that each deposition step is performed separately in a different process chamber. That is, the first
이에 비해, 인-시튜 과정은 전체 과정이 대략 250℃ 내지 320℃ 온도 과정에서 도 8에 제시된 바와 같이 형성된 경우로 이해될 수 있다. 이때, 지르코늄 산화물층의 두께는 47Å, 50Å, 55Å, 60Å 등으로 차이를 두어 두께에 따른 영향을 고려하였다. 이때, 셀 커패시턴스는 -0.7V에서 측정된 결과이며, 누설 전류는 -0.1V에서 측정된 결과이다. In comparison, the in-situ process may be understood as the case where the whole process is formed as shown in FIG. 8 at a temperature process of approximately 250 ° C. to 320 ° C. At this time, the thickness of the zirconium oxide layer was 47 Å, 50 Å, 55 Å, 60 Å and the like to consider the effect of the thickness. In this case, the cell capacitance is the result measured at -0.7V and the leakage current is the result measured at -0.1V.
이러한 과정에 의해 형성된 커패시터들의 시편들에 대해서 측정한 결과는, 익스-시튜 과정의 시편들에서 상대적으로 높은 커패시턴스 값들 및 낮은 누설 전류 측정치들을 보여주고 있다. 그럼에도 불구하고, 인-시튜 과정에서 지르코늄 산화물층의 두께 감소에 따라 커패시턴스 및 누설전류가 변화함을 알 수 있다. Measurements on the specimens of the capacitors formed by this process show relatively high capacitance values and low leakage current measurements on the specimens of the ex-situ process. Nevertheless, it can be seen that capacitance and leakage current change as the thickness of the zirconium oxide layer decreases in the in-situ process.
도 11 및 도 12는, 도 9 및 도 10의 결과 데이터를 얻은 시편들 중 인-시튜 과정에 의한 시편들에 대해, 도 8에 제시된 바와 같이 오존-열처리를 수행한 경우의 효과를 보여주기 위해서, 오존-열처리 후에 측정한 커패시턴스 및 누설 전류 데이터들을 보여주고 있다. 도 9 및 도 10에 제시된 데이터에 비해 도 11 및 도 12에 제시된 오존-처리된 시편들에서 측정된 결과는, 오존 처리에 의해 커패시턴스의 증가 및 누설 전류의 감소를 효과적으로 구현할 수 있음을 입증하고 있다. FIG. 11 and FIG. 12 show effects of performing ozone-heat treatment as shown in FIG. 8 on specimens obtained by the in-situ process among the specimens obtained from the results data of FIGS. 9 and 10. Shows capacitance and leakage current data measured after ozone-heat treatment. The results measured on the ozone-treated specimens shown in FIGS. 11 and 12 compared to the data presented in FIGS. 9 and 10 demonstrate that the ozone treatment effectively realizes increased capacitance and reduced leakage current. .
또한, 도 11 및 도 12의 결과들은, 아르곤 가스(Ar)와 같은 비활성 분위기의 열처리에서나 아무런 열처리가 없는 경우 또는 산소 가스 분위기에서의 열처리의 경우, 오존 처리에 비해 비록 커패시턴스는 대등한 결과를 얻을 수 있으나, 누설 전류가 상대적으로 높게 발생되고 있음을 보여주고 있다. In addition, the results of FIGS. 11 and 12 show that the capacitance is comparable to the ozone treatment, even when there is no heat treatment in the inert atmosphere such as argon gas (Ar), or in the case of the heat treatment in the oxygen gas atmosphere. It can be seen, however, that leakage current is relatively high.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다. As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.
상술한 본 발명에 따르면, 원자층 증착으로 지르코늄 산화물층을 포함하는 유전층을 증착한 후, 후속 열처리 과정을 오존 열처리로 수행함으로써, 누설 전류 특성을 효과적으로 개선할 수 있다. According to the present invention described above, by depositing a dielectric layer including a zirconium oxide layer by atomic layer deposition, by performing a subsequent heat treatment by ozone heat treatment, it is possible to effectively improve the leakage current characteristics.
이에 따라, 유전층을 지르코늄 산화물층과 알루미늄 산화물층의 복합층이나 라미네이트 구조로 형성할 경우에, 지르코늄 산화물층과 알루미늄 산화물층의 ALD 증착 과정을 인-시튜로 수행할 수 있다. 따라서, 익스-시튜 과정에 비해 공정 단계를 적어도 1 단계 더 감소시킬 수 있어, 양산성의 제고를 구현할 수 있다. 이러한 경우에도, 오존 열처리에 의해 커패시턴스의 제고 및 누설 전류의 감소를 함께 구현할 수 있다. Accordingly, when the dielectric layer is formed of a composite layer or a laminate structure of the zirconium oxide layer and the aluminum oxide layer, the ALD deposition process of the zirconium oxide layer and the aluminum oxide layer may be performed in-situ. Therefore, the process step can be reduced by at least one more step compared to the ex-situ process, thereby improving productivity. Even in such a case, it is possible to implement both an increase in capacitance and a decrease in leakage current by ozone heat treatment.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060040523A KR100771540B1 (en) | 2006-05-04 | 2006-05-04 | Method for forming capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060040523A KR100771540B1 (en) | 2006-05-04 | 2006-05-04 | Method for forming capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100771540B1 true KR100771540B1 (en) | 2007-10-31 |
Family
ID=38816335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060040523A KR100771540B1 (en) | 2006-05-04 | 2006-05-04 | Method for forming capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100771540B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973352B2 (en) | 2004-08-26 | 2011-07-05 | Samsung Electronics Co., Ltd. | Capacitors having composite dielectric layers containing crystallization inhibiting regions |
US9059331B2 (en) | 2013-03-05 | 2015-06-16 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020035080A (en) * | 2002-04-19 | 2002-05-09 | 윤종용 | Method for forming capacitor of semiconductor device |
KR20060017452A (en) * | 2004-08-19 | 2006-02-23 | 삼성전자주식회사 | Methods of forming a mim capacitor and mim capacitors fabricated using the same |
-
2006
- 2006-05-04 KR KR1020060040523A patent/KR100771540B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020035080A (en) * | 2002-04-19 | 2002-05-09 | 윤종용 | Method for forming capacitor of semiconductor device |
KR20060017452A (en) * | 2004-08-19 | 2006-02-23 | 삼성전자주식회사 | Methods of forming a mim capacitor and mim capacitors fabricated using the same |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973352B2 (en) | 2004-08-26 | 2011-07-05 | Samsung Electronics Co., Ltd. | Capacitors having composite dielectric layers containing crystallization inhibiting regions |
US8344439B2 (en) | 2004-08-26 | 2013-01-01 | Samsung Electronics Co., Ltd. | Integrated circuit capacitors having composite dielectric layers therein containing crystallization inhibiting regions and methods of forming same |
US9059330B2 (en) | 2004-08-26 | 2015-06-16 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having composite dielectric layers therein containing crystallization inhibiting regions |
US9059331B2 (en) | 2013-03-05 | 2015-06-16 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
US9324781B2 (en) | 2013-03-05 | 2016-04-26 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
US9685450B2 (en) | 2013-03-05 | 2017-06-20 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8212299B2 (en) | Semiconductor device having a thin film capacitor of a MIM (metal-insulator-metal) structure | |
KR100688499B1 (en) | Metal-Insulator-Metal capacitor having dielectric film with layer for preventing crystallization and method for manufacturing the same | |
KR100655139B1 (en) | Method for manufacturing capacitor | |
KR100672766B1 (en) | Method for fabricating capacitor in semiconductor device | |
KR20040060443A (en) | Capacitor of a semiconductor device and manufacturing method whereof | |
KR100604845B1 (en) | Metal-Insulator-Metal capacitor having insulating layer with nitrogen and method for manufacturing the same | |
US7871889B2 (en) | Capacitor and method for fabricating the same | |
TW200816390A (en) | Method for fabricating a capacitor in a semiconductor device | |
KR100771540B1 (en) | Method for forming capacitor | |
KR100672935B1 (en) | Metal-Insulator-Metal capacitor and a method there of | |
KR100596805B1 (en) | Method for forming capacitor of semiconductor device | |
KR20110004670A (en) | Semiconductor device and method of fabricating the same | |
KR20070110748A (en) | Method for forming capacitor | |
KR100677765B1 (en) | Method of manufacturing capacitor for semiconductor device | |
KR100604664B1 (en) | Capacitor with double dielectric and method for manufacturing the same | |
KR101075527B1 (en) | Semiconductor device and method for manufacturing the same | |
KR100476374B1 (en) | Method for fabricating semiconductor device | |
KR100646923B1 (en) | A method of manufacturing a capacitor in a semiconductor device | |
KR20000043578A (en) | Manufacturing method of capacitor | |
JP2004039816A (en) | Semiconductor device and its manufacturing method | |
KR100772685B1 (en) | A fabricating method of capacitor | |
KR100384868B1 (en) | Method for fabricating capacitor | |
KR101016952B1 (en) | Method of manufacturing semiconductor device | |
KR20030045470A (en) | Capacitor of semiconductor device and method for manufacturing the same | |
KR100902103B1 (en) | Method for fabricating capacitor and memthod for fabricating semiconductor device comprising the capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |