KR100761345B1 - Method of manufacturing a crystalloid silicone - Google Patents

Method of manufacturing a crystalloid silicone Download PDF

Info

Publication number
KR100761345B1
KR100761345B1 KR1020010049447A KR20010049447A KR100761345B1 KR 100761345 B1 KR100761345 B1 KR 100761345B1 KR 1020010049447 A KR1020010049447 A KR 1020010049447A KR 20010049447 A KR20010049447 A KR 20010049447A KR 100761345 B1 KR100761345 B1 KR 100761345B1
Authority
KR
South Korea
Prior art keywords
silicon layer
capping
layer
laser
amorphous silicon
Prior art date
Application number
KR1020010049447A
Other languages
Korean (ko)
Other versions
KR20030015617A (en
Inventor
김상현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010049447A priority Critical patent/KR100761345B1/en
Publication of KR20030015617A publication Critical patent/KR20030015617A/en
Application granted granted Critical
Publication of KR100761345B1 publication Critical patent/KR100761345B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명에서는, 절연기판을 구비하는 단계와; 상기 절연기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층 상부에 절연물질로 이루어진 캡핑막을 형성하는 단계와; 상기 캡핑막 상부에 완전용융 영역 에너지를 조사하여, 상기 캡핑막 하부의 상기 비정질 실리콘층을 결정질 실리콘층으로 결정화하는 단계를 포함하는 결정질 실리콘층의 제조방법을 제공하므로써, 첫째, 캡핑막이 가지는 열 보온력에 의해 레이저 빔 사이즈를 늘릴 수 있어 측면성장 영역을 넓힐 수 있고, 둘째, 상기 캡핑막이 가지는 열 보온력에 의해 응고 시간이 길어지므로, 결정립계간의 융기현상을 방지할 수 있으며, 셋째, 상기 캡핑막에 의해 결정화 공정중에 대기중의 이물질이 실리콘층에 유입되는 것이 방지되어, 실리콘층의 소자특성을 향상시킬 수 있는 장점을 가진다. According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising: providing an insulating substrate; Forming an amorphous silicon layer on the insulating substrate; Forming a capping layer made of an insulating material on the amorphous silicon layer; And a step of crystallizing the amorphous silicon layer under the capping layer into a crystalline silicon layer by irradiating the entire melting region energy on the capping layer. Firstly, the method of manufacturing a crystalline silicon layer includes: The capillary film can increase the size of the laser beam and widen the lateral growth region. Secondly, since the coagulation time is prolonged by the thermal insulation power of the capping film, it is possible to prevent the rising phenomenon between the crystal grains. Third, Foreign substances in the atmosphere are prevented from flowing into the silicon layer during the crystallization process, thereby improving the device characteristics of the silicon layer.

Description

결정질 실리콘의 제조방법{Method of manufacturing a crystalloid silicone} [0001] The present invention relates to a method of manufacturing a crystalloid silicone,             

도 1은 레이저 에너지 밀도별 실리콘이 결정화 곡선 그래프를 나타낸 도면. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a graph showing a crystallization curve of silicon according to laser energy density. FIG.

도 2는 기존의 SLS 결정화 기술에 따른 결정질 실리콘의 제조공정 중, 레이저 열처리 단계의 개략적인 단면도. FIG. 2 is a schematic cross-sectional view of a laser annealing step during the manufacturing process of crystalline silicon according to the conventional SLS crystallization technique. FIG.

도 3a 내지 도 3c는 일반적인 SLS 결정화 기술에 의한 레이저 열처리 공정에 있어서, 실리콘의 결정화 메커니즘을 단계별로 각각 나타낸 평면도. FIGS. 3A to 3C are plan views respectively showing the crystallization mechanism of silicon in a laser annealing process by a general SLS crystallization technique. FIG.

도 4는 측면성장 영역간에 작은 결정립 영역을 포함하는 결정질 실리콘층에 대한 평면도. 4 is a plan view of a crystalline silicon layer including a small grain region between side growth regions;

도 5a는 일반적인 결정질 실리콘의 일부영역에 대한 확대도면이고, 도 5b는 상기 도 5a의 절단선 A-A에 따라 절단된 단면을 도시한 단면도. FIG. 5A is an enlarged view of a partial region of a general crystalline silicon, and FIG. 5B is a cross-sectional view showing a section cut along the cutting line A-A in FIG. 5A.

도 6은 본 발명의 실시예에 따른 결정질 실리콘의 제조공정에서, 레이저 열처리 단계의 해당 단면도. 6 is a corresponding sectional view of a laser heat treatment step in the process of producing crystalline silicon according to an embodiment of the present invention.

도 7a 내지 7c는 본 발명에 따른 SLS 결정화 기술에 의한 레이저 열처리 공정에 있어서, 실리콘의 결정화 메커니즘을 단계별로 나타낸 개략적인 평면도. 7A to 7C are schematic plan views showing the crystallization mechanism of silicon in the laser annealing process by the SLS crystallization technique according to the present invention.

도 8a 및 8b는 본 발명에 따른 결정화 공정에서의 결정질 실리콘층의 완성 단계 및 캡핑막의 제거 단계를 순서대로 각각 나타낸 단면도.
8A and 8B are cross-sectional views sequentially showing the steps of completing the crystalline silicon layer and removing the capping film in the crystallization process according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

100 : 절연기판 106 : 캡핑막100: insulating substrate 106: capping film

116 : 결정질 실리콘층 116: crystalline silicon layer

117 : 결정립계(grain boundary)
117: grain boundary

본 발명은 결정질 실리콘의 제조방법에 관한 것으로, 특히, 순차측면 고상 (sequential lateral solidification ; 이하, SLS로 약칭함) 결정화 기술을 이용한 결정질 실리콘의 제조방법에 관한 것이다. The present invention relates to a method for producing crystalline silicon, and more particularly, to a method for producing crystalline silicon using a sequential lateral solidification (hereinafter abbreviated as SLS) crystallization technique.

최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다. Recently, liquid crystal display devices are attracting attention as next generation advanced display devices with low power consumption, good portability, and high technology value.

상기 액정표시장치는 박막트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 비발광 소자에 의한 화상표시장치를 뜻한다. The liquid crystal display device has a structure in which a liquid crystal is injected between an array substrate including a thin film transistor (TFT) and a color filter substrate, and a visual effect is obtained by using a refractive index difference of light according to anisotropy of the liquid crystal Means an image display device using a non-light emitting element.

현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다. In the field of flat panel displays, active matrix liquid crystal displays (AMLCDs) are the mainstream. In the AMLCD, a thin film transistor (TFT) is used as a switching element that changes the transmittance of a pixel by controlling the voltage applied to one pixel of the liquid crystal.

이러한 박막트랜지스터 반도체 소자로는 전계효과 이동도가 높으며, 광전류가 적어 구동회로부 일체형 액정표시장치나 빛이 많이 쬐이는 디스플레이 용도로 다결정 실리콘이 주로 이용된다. Such a thin film transistor semiconductor device has a high electric field effect mobility and a low photocurrent so that polycrystalline silicon is mainly used for a liquid crystal display device integrated with a driving circuit or for a display in which light is frequently exposed.

이 다결정 실리콘의 제조방법은 공정온도에 따라 저온 공정과 고온 공정으로 나눌 수 있으며, 이중 고온 공정은 공정온도가 1000℃ 근처로 절연기판의 변형온도 이상의 온도조건이 요구되어 열저항력이 높은 고가의 석영기판을 써야 된다는 점과, 이 고온 공정에 의한 다결정 실리콘 박막의 경우 성막시 높은 표면조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로, 저온공정에 의한 다결정 실리콘보다 소자응용 특성이 떨어진다는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시켜 다결정 실리콘으로 형성하는 기술이 연구/개발되고 있다. The manufacturing method of the polycrystalline silicon can be divided into a low-temperature process and a high-temperature process according to a process temperature. In the high-temperature process, a temperature condition higher than the deformation temperature of the insulating substrate is required near a process temperature of 1000 ° C., A polycrystalline silicon thin film formed by the high temperature process has a disadvantage that the device application characteristics are lower than that of the polycrystalline silicon by a low temperature process due to a high surface crystallinity such as a surface roughness and a fine crystal grain at the time of film formation A technique for crystallizing amorphous silicon capable of low temperature deposition to form polycrystalline silicon has been researched / developed.

상기 저온 공정은 레이저 열처리(laser annealing), 금속유도 결정화(Metal Induced Crystallization) 등으로 분류할 수 있다.The low-temperature process may be classified into laser annealing, metal induced crystallization, and the like.

이중 레이저 열처리 공정은 펄스(pulse)형태의 레이저 빔을 기판 상에 조사하는 방법을 이용하는데, 이 펄스형태의 레이저 빔에 의하면 용융과 응고가 10 ~ 102 나노세컨드(nano second) 단위로 반복되어 진행되는 방식으로써, 하부 절연기판 에 가해지는 데미지(damage)를 최소화시킬 수 있는 장점을 가져 저온 결정화 공정에서 가장 주목받고 있다. In the dual laser heat treatment process, a pulse laser beam is irradiated onto a substrate. According to the pulse laser beam, melting and coagulation are repeated in 10 to 10 2 nanosecond units As the process proceeds, the damage to the lower insulating substrate can be minimized, and thus the most attention is paid to the low temperature crystallization process.

이하, 도면을 참조하여 레이저 열처리 공정에 따른 실리콘의 결정화 공정에 대해서 설명한다. Hereinafter, a silicon crystallization process according to a laser annealing process will be described with reference to the drawings.

도 1은 레이저 에너지 밀도별 실리콘의 결정화 곡선 그래프로서, 결정립의 크기에 따라 레이저 결정화 영역을 분류하였다. FIG. 1 is a graph of crystallization curve of silicon according to laser energy density. Laser crystallization region is classified according to the size of crystal grains.

도시한 바와 같이, 그래프상의 제 1 영역은 부분 용융 영역(partial melting regime)으로서, 실리콘층의 표면만을 용융시켜 작은 결정립(G)을 형성하게 된다. As shown, the first region on the graph is a partial melting regime, which melts only the surface of the silicon layer to form small grains G.

제 2 영역은 완전 용융 근접 영역(near-complete melting regime)으로서, 측면 성장에 의해, 제 1 영역보다 조대한 결정립을 형성할 수 있으나, 균일한 결정립을 수득하기는 어렵다. The second region is a near-complete melting regime and can form coarser grains than the first region due to lateral growth, but it is difficult to obtain uniform crystal grains.

제 3 영역은 완전 용융 영역(complete melting regime)으로서, 비정질 실리콘층 전체를 용융시킨 후 균일한 결정핵 생성(homogeneous nucleation)에 의해 미세한(fine) 결정립으로 형성된다. The third region is a complete melting regime, which is formed as fine crystal grains by homogeneous nucleation after melting the entire amorphous silicon layer.

즉, 레이저 열처리 공정을 이용하여 다결정 실리콘을 제조하는 공정에서는 제 2 영역대의 에너지 밀도를 이용하여 균일하게 조대한 결정립을 형성하기 위하여, 레이저 빔의 조사횟수 및 중첩비를 조절한다. That is, in the process of manufacturing the polycrystalline silicon using the laser annealing process, the number of times of irradiation of the laser beam and the overlap ratio are controlled to uniformly form coarse crystal grains using the energy density of the second region.

그러나, 다결정 실리콘의 다수 개의 결정립계는 전류흐름의 장애요소로 작용하여 신뢰성 있는 박막트랜지스터 소자를 제공하기 어렵고, 다수 개의 결정립내에서는 전자간의 충돌에 의한 충돌전류 및 열화에 의해 절연막이 파괴되어 제품불량 을 초래하는 문제점을 가지고 있으므로, 이러한 문제점을 개선하기 위하여, 실리콘 결정립이 액상 실리콘과 고상 실리콘의 경계면에서, 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 SLS 결정화 기술에 의해 단결정 실리콘을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997)이 제안되었다. However, since a plurality of crystal grains of polycrystalline silicon act as obstacles to current flow, it is difficult to provide a reliable thin film transistor element. In a plurality of crystal grains, an insulating film is broken by impact current and deterioration caused by collision between electrons, A technology for forming single crystal silicon by SLS crystallization technology using the fact that silicon crystal grains are grown in the direction perpendicular to the interface at the interface between liquid silicon and solid phase silicon in order to solve such a problem Robert S. Sposilli, MA Crowder, and James S. Im, Mat. Res. Soc. Symp., Proc. Vol. 452, 956-957, 1997).

상기 SLS 결정화 기술에서는, 레이저 에너지 크기와 레이저 빔의 조사범위 및 그 이동거리(translation distance)를 적절히 조절하여, 실리콘 결정립을 소정의 길이만큼 측면성장시킴으로써, 비정질 실리콘을 단결정 수준으로 결정화시킬 수 있다. In the SLS crystallization technique, the amorphous silicon can be crystallized to a single crystal level by appropriately adjusting the laser energy size, the irradiation range of the laser beam, and the translation distance thereof, and growing the silicon crystal grains laterally by a predetermined length.

도 2는 기존의 SLS 결정화 기술에 따른 결정질 실리콘의 제조공정중, 레이저 열처리 단계의 개략적인 단면도이다. 2 is a schematic cross-sectional view of a laser annealing step in the process of manufacturing crystalline silicon according to the conventional SLS crystallization technique.

도시한 바와 같이, 절연기판(1) 상에 버퍼층(12), 비정질 실리콘층(14)을 차례대로 형성한 후, 이 비정질 실리콘층(14)이 형성된 기판 상에 오픈 영역(II)을 가지는 마스크(16)를 배치한 후, 레이저 열처리 공정을 진행한다. A buffer layer 12 and an amorphous silicon layer 14 are sequentially formed on an insulating substrate 1 and then a mask having an open region II on a substrate on which the amorphous silicon layer 14 is formed The laser annealing process is performed.

도면으로 도시하지는 않았지만, 상기 마스크(16)의 상부에는 레이저 빔을 모으는 렌즈가 위치하고, 상기 마스크(16)와 기판(1) 사이에는 완전 용융 에너지 밀도를 집중시키는 렌즈가 구비된다. Although not shown in the drawings, a lens for collecting a laser beam is disposed on the mask 16, and a lens for concentrating the complete melting energy density is provided between the mask 16 and the substrate 1.

이하, 도 3a 내지 도 3c는 일반적인 SLS 결정화 기술에 의한 레이저 열처리 공정에 있어서, 실리콘의 결정화 메커니즘을 단계별로 나타낸 평면도이다. Hereinafter, FIGS. 3A to 3C are plan views illustrating the crystallization mechanism of silicon in the laser annealing process using a general SLS crystallization technique.

우선, 비정질 실리콘층(14)의 일부영역 상에 제 1 레이저 샷을 조사하여, 상 기 제 1 레이저 샷이 조사된 비정질 실리콘층(14)을 완전 용융시킨다. First, a first laser shot is irradiated onto a partial region of the amorphous silicon layer 14 to completely melt the amorphous silicon layer 14 irradiated with the first laser shot.

이 단계에서, 상기 제 1 레이저 빔 사이즈와 대응되는 영역(L) 양측의 제 1, 2 주변부(Ia, Ib)에서는 상기 제 1 레이저 샷이 조사되는 과정에서 부분 용융(도 1의 제 1 영역) 에너지에 의해 작은 결정립(18)이 형성되어, 이 작은 결정립(18)의 일부가 상기 완전 용융된 실리콘층의 씨드로 작용하여, 상기 "L"영역내의 화살표 방향으로 측면성장하여 제 1 결정립(20)을 형성하게 된다(도 3a). At this stage, in the first and second peripheral portions Ia and Ib on both sides of the region L corresponding to the first laser beam size, the partial melting (the first region in FIG. 1) A small grain 18 is formed by energy so that a part of the small grain 18 acts as a seed of the completely melted silicon layer and grows laterally in the direction of the arrow in the "L" region to form the first grain 20 (Fig. 3A).

이어서, 상기 작은 결정립(도 3a의 18)과 오버랩되도록(도면상에서는 제 2 주변부(Ib)) 제 2 레이저 샷을 추가하여, 상기 제 2 레이저 샷의 빔 사이즈와 대응되는 영역(LL)의 실리콘층을 완전용융하면, 이 용융된 실리콘층(15)에 인접한 상기 제 1 결정립(20)이 씨드로 작용하여, 상기 "LL"영역내에 표시한 화살표 방향으로 측면성장이 진행되어, 상기 도 3c에서와 같이 단결정 수준의 제 2 결정립(22)을 형성하게 된다. Next, a second laser shot is added so as to overlap with the small crystal grain (18 in Fig. 3A) (second peripheral portion Ib in the figure) to form a silicon layer of a region LL corresponding to the beam size of the second laser shot The first crystal grains 20 adjacent to the molten silicon layer 15 act as seeds and the lateral growth proceeds in the direction of the arrows indicated in the "LL" region, The second crystal grains 22 having a single crystal level are formed.

이러한 과정의 반복을 거치면서, 제 N 레이저 샷을 진행하여 측면 성장을 인위적으로 확장시키는 방식에 의해 단결정 수준의 결정립을 형성하는 것이다. Through the repetition of this process, a N-type laser shot is performed to form a single crystal level grain by artificially expanding the lateral growth.

그러나, 마스크의 오픈영역이 큰 경우나 레이저 열처리 에너지가 높은 경우에는 SLS 결정화 공정에서도 측면성장 영역간에 의도하지 않은 작은 결정립 영역이 형성될 수 있다. However, in the case where the open region of the mask is large or the laser heat treatment energy is high, an unexpected small grain region can be formed between the side growth regions even in the SLS crystallization process.

도 4는 측면성장 영역간에 작은 결정립 영역을 포함하는 결정질 실리콘층의 평면도이다. 4 is a plan view of a crystalline silicon layer including a small grain region between side growth regions.

상기 SLS 결정화 방법에서는, 마스크 오픈 영역(예를 들면, 상기 도 2의 "II"영역)을 넓게 하면, 하나의 레이저 샷에 의한 측면성장 영역을 크게 할 수 있어 생산량(throughput)을 증가시킬 수 있다. In the above SLS crystallization method, if the mask open region (for example, the region "II" in FIG. 2) is widened, the lateral growth region by one laser shot can be enlarged and the throughput can be increased .

물론, 마스크가 작은 경우에는 이런 현상이 발생하지는 않지만, 마스크 오픈 영역을 너무 작게 하는 경우에는 생산량 측면에서 손실이 따르게 된다. Of course, this phenomenon does not occur when the mask is small, but when the mask open area is made too small, the production amount is lost.

반면에, 레이저 조사는 펄스형태로 진행되는데 나노세컨드단위로 용융과 응고가 반복되므로, 마스크 오픈 영역이 크거나 에너지가 작은 경우 짧은 응고시간에 의해 측면성장이 충분히 이루어지지 못한 상태에서 결정화가 이루어져, 도시한 바와 같이, 측면 성장 영역(III)이 서로 만나지 못하고 측면 성장 영역(III) 사이에 의도하지 않은 작은 결정립 형성영역(IV)이 형성된 상태로 결정화가 완료된다. On the other hand, the laser irradiation proceeds in a pulsed manner. Since melting and solidification are repeated in nano-second units, when the mask open region is large or the energy is small, crystallization occurs in a state where side growth is not sufficiently performed due to short coagulation time, As shown in the figure, the crystallization is completed in a state where the side growth regions III do not meet each other and an unexpected small grain formation region IV is formed between the side growth regions III.

도 5a는 일반적인 결정질 실리콘의 일부영역에 대한 확대도면이고, 도 5b는 상기 도 5a의 절단선 A-A에 따라 절단된 단면을 도시한 단면도이다. FIG. 5A is an enlarged view of a partial region of general crystalline silicon, and FIG. 5B is a cross-sectional view showing a section cut along the cutting line A-A of FIG. 5A.

도시한 바와 같이, 상기 도 3a 내지 3c와 같은 결정화 공정을 거치게 되면, 실리콘층(24)의 구조에 변화가 발생하게 되는데, 이는 결정립(24a)간에 경계로 정의되는 결정립계(24b)에 의한 것으로, 특히 결정립계(24b)가 만나는 교차지점(26)이 많을수록, 구조 변화폭은 더 커지게 된다(도 5a).As shown in the figure, when the crystallization process as shown in FIGS. 3A to 3C is performed, a change occurs in the structure of the silicon layer 24 due to the crystal grain boundary 24b defined as a boundary between the crystal grains 24a, In particular, the more the intersection points 26 where the crystal grain boundaries 24b meet, the larger the structural change width (FIG. 5A).

다음, 도 5b에 도시한 바와 같이, 상기 결정립계(24b)간의 교차지점(도 5a의 26)에서 결정립계(24b)가 튀어올라 생성되는 융기(28 ; upheaval)가 가장 심하게 발생된 것을 알 수 있다. Next, as shown in FIG. 5B, it can be seen that the upheaval 28 (protrusion) generated at the intersection between the crystal grain boundaries 24b (26 in FIG. 5A) is generated most seriously.

상기 융기(28)에 의해 결정질 실리콘층(24)의 표면이 거칠어지게 되며, 이는 높은 전하 이동도를 갖는 박막트랜지스터를 구성할 수 없어, 박막트랜지스터의 신뢰성이 떨어지는 문제가 발생하게 된다. The surface of the crystalline silicon layer 24 is roughened by the protrusions 28. This makes it impossible to construct a thin film transistor having a high charge mobility and thus the reliability of the thin film transistor is lowered.

상기 문제점을 해결하기 위하여, 본 발명에서는 SLS 결정화 기술에 따른 레이저 열처리 공정을 통해 결정질 실리콘을 형성함에 있어서, 실리콘의 결정립계를 최소화하면서 표면거칠기를 완화시킬 수 있는 결정질 실리콘의 제조방법을 제공하므로써, 반도체 소자특성이 향상된 액정표시장치를 제공하는 것을 목적으로 한다. In order to solve the above problems, the present invention provides a method of manufacturing crystalline silicon which can reduce the surface roughness while minimizing the grain boundaries of the silicon in forming the crystalline silicon through the laser heat treatment process according to the SLS crystallization technology, And an object thereof is to provide a liquid crystal display device with improved device characteristics.

즉, 본 발명에서는 비정질 실리콘층상에 열 보온력을 가지는 캡핑막을 형성한 후, 레이저 열처리 공정을 진행하므로써, 상기 캡핑막이 가지는 열 보온력에 의해 응고 시간을 길게 하여, 마스크 오픈 영역폭을 증가시키면서, 표면 거칠기는 완화시키며, 더욱이 상기 캡핑막에 의해 결정화 공정중에 대기중의 이물질로부터 실리콘층을 보호하고자 하는 것이다.
That is, in the present invention, a capping film having a thermal insulating property is formed on the amorphous silicon layer, and then the laser annealing process is performed to increase the coagulation time by the thermal insulation power of the capping film, And further to protect the silicon layer from foreign substances in the air during the crystallization process by the capping layer.

상기 목적을 달성하기 위하여, 본 발명에서는 절연기판을 구비하는 단계와; 상기 절연기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층 상부에 절연물질로 이루어진 캡핑막을 형성하는 단계와; 상기 캡핑막 상부에서 완전용융 영역 에너지 밀도로 레이저 열처리 공정을 진행하여 하부의 상기 비정질 실리콘층을 측면성장된 결정질 실리콘층으로 결정화하는 단계를 포함하는 결정질 실리콘의 제조방법. 하는 단계를 포함하는 결정질 실리콘의 제조방법을 제공한다. According to an aspect of the present invention, Forming an amorphous silicon layer on the insulating substrate; Forming a capping layer made of an insulating material on the amorphous silicon layer; And crystallizing the lower amorphous silicon layer into a laterally grown crystalline silicon layer by performing a laser annealing process at a complete melting region energy density on the capping layer. The method comprising the steps of:

상기 결정질 실리콘층을 형성하는 단계 다음에는, 상기 캡핑막을 제거하는 단계를 더욱 포함하며, 상기 캡핑막을 제거하는 단계에서, 불산(HF), BOE(buffered oxide etchant) 중 어느 하나를 포함하는 용액을 이용하여 식각처리하는 것을 특징으로 한다. The step of forming the crystalline silicon layer further includes removing the capping layer. In the step of removing the capping layer, a solution containing one of hydrofluoric acid (HF) and buffered oxide etchant (BOE) is used And then etching is performed.

상기 캡핑막은 상기 레이저 에너지를 그대로 투과시킬 수 있는 두께범위에서 형성하는 것이 바람직하며, 상기 캡핑막은 실리콘 산화막(SiO2), 실리콘 질화막(SiNX) 중 어느 하나로 하는 것이 바람직하다. It is preferable that the capping film is formed in a thickness range in which the laser energy can be transmitted as it is, and the capping film is preferably formed of any one of a silicon oxide film (SiO 2 ) and a silicon nitride film (SiN x ).

그리고, 상기 결정질 실리콘을 형성하는 단계에서는, 상기 완전 용융 영역대의 에너지 밀도를 가지는 레이저 열처리 공정을 이용하여 이루어지는 것을 특징으로 하고, 상기 레이저 열처리 공정에서는, 오픈 영역을 가지는 마스크를 더욱 포함하는 것을 특징으로 한다. In the step of forming the crystalline silicon, a laser annealing process having an energy density of the completely melted region is used. In the laser annealing process, a mask having an open region is further included do.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the drawings.

도 6은 본 발명의 실시예에 따른 결정질 실리콘의 제조공정에서, 레이저 열처리 단계에서의 해당 단면도에 대한 것이다. FIG. 6 is a sectional view corresponding to the laser annealing step in the process for producing crystalline silicon according to the embodiment of the present invention.

도시한 바와 같이, 버퍼층(102)을 상부층으로 하는 절연기판(100) 상에, 비정질 실리콘층(104)이 형성되어 있고, 이 비정질 실리콘층(104)을 덮는 상부에는 캡핑막(106)이 형성되어 있다. An amorphous silicon layer 104 is formed on an insulating substrate 100 having a buffer layer 102 as an upper layer and a capping layer 106 is formed on an upper portion covering the amorphous silicon layer 104 .

그리고, 상기 캡핑막(106) 상에는, 일정간격 이격되어 오픈 영역(V)을 가지는 마스크(108)를 배치하고, 상기 마스크(108)를 통하여 레이저 열처리 공정을 진행한다. A mask 108 having an open area V is disposed on the capping layer 106 at a predetermined interval and the laser annealing process is performed through the mask 108.

상기 레이저 열처리 공정은 전술한 SLS 결정화 기술에 의한 것임을 특징으로 한다. The laser annealing process is characterized in that the SLS crystallization technique described above is used.

상기 캡핑막(106)은 열 보온력을 가지며, 추후 공정에서 불산(HF) 또는 BOE(buffered oxide etchant)와 같이 실리콘과 산화물간에 식각 선택비를 가지는 에천트(etchant)에 의해 쉽게 제거될 수 있으며, 추가 공정조건을 설계하지 않고도, 추후 게이트 절연막으로도 사용가능한 절연물질에서 선택하는 것이 바람직하다. The capping layer 106 has a thermal insulating property and can be easily removed by an etchant having an etch selectivity between silicon and oxide such as HF or BOE in a subsequent process, It is preferable to select an insulating material which can be used as a gate insulating film without designing additional process conditions.

상기 조건들을 만족하는 절연물질로는, 실리콘 산화막(Si02) 또는 실리콘 질화막(SiNX)을 들 수 있다. As the insulating material satisfying the above conditions, a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN x ) can be mentioned.

그리고, 상기 캡핑막(106)의 두께는 레이저 에너지를 흡수하지 않고 그대로 투과시킬 수 있는 두께범위에서 설정되도록 하여, 레이저 열처리 효율을 떨어뜨리지 않도록 하는 것이 매우 중요하다. It is very important that the thickness of the capping layer 106 is set within a thickness range that allows the laser energy to be transmitted without absorbing the laser energy so as not to deteriorate the laser annealing efficiency.

또한, 상기 마스크(108)의 오픈 영역(V)은 비정질 실리콘층(104)에 조사되는 빔 사이즈와 대응되는 영역으로서, 본 발명에서는 상기 캡핑막(106)이 열 보온력을 가지므로, 응고시간을 길게 가져갈 수 있어 상기 오픈 영역(V)폭을 기존에 비해 일정 범위 넓게 형성할 수 있는 것을 특징으로 한다(V>II(도 2))The open area V of the mask 108 corresponds to the beam size irradiated to the amorphous silicon layer 104. In the present invention, since the capping layer 106 has thermal insulation, (V) width (V> II (FIG. 2)) can be formed in a wider range than the conventional one.

또한, 저온 결정화 공정에 의해 결정질 실리콘을 형성하는 공정은 질소(N2)나 진공(vacuum) 챔버내에서 공정이 진행되지만, 일반적으로 SLS 결정화 공정에서는 대기 챔버내에서 공정이 진행되어, 기존에는 공정 중 대기중의 이물질이나 산소 함량에 의해 실리콘층의 표면이 오염되기 쉬웠으나, 본 발명에서는 상기 비정질 실리콘층(104) 상부에 캡핑막(106)을 형성하므로써, 실리콘층이 대기중에 노출되는 것을 방지할 수 있는 효과를 가진다. In the process of forming crystalline silicon by the low-temperature crystallization process, the process proceeds in a nitrogen (N 2 ) or vacuum chamber. In general, in the SLS crystallization process, the process proceeds in an atmospheric chamber. The surface of the silicon layer tends to be contaminated by foreign matter or oxygen content in the atmosphere. In the present invention, however, the capping layer 106 is formed on the amorphous silicon layer 104 to prevent the silicon layer from being exposed to the atmosphere .

상기 캡핑막(106)은 추후 공정에서 식각처리된다. The capping layer 106 is etched in a subsequent process.

도 7a 내지 7c는 본 발명에 따른 SLS 결정화 기술에 의한 레이저 열처리 공정에 있어서, 실리콘의 결정화 메커니즘을 단계별로 개략적으로 나타낸 평면도이다. 7A to 7C are plan views schematically showing the crystallization mechanism of silicon in the laser annealing process by the SLS crystallization technique according to the present invention.

본 발명에 따른 결정질 실리콘 제조공정에서는, 실리콘층 상부에 캡핑막을 형성하여, 레이저 열처리 공정을 진행하므로, 레이저를 실리콘층 상에 조사시, 상기 캡핑막이 가지는 열 보온력에 의해 실리콘층의 응고 시간을 연장시킬 수 있어, 레이저 빔 사이즈를 기존에 비해 길게해도, 결정화 단계에서 측면 성장영역간에 발생하는 작은 결정립 형성을 억제할 수 있다. In the crystalline silicon manufacturing process according to the present invention, since the capping film is formed on the silicon layer and the laser annealing process is performed, when the laser is irradiated on the silicon layer, the coagulation time of the silicon layer is extended Therefore, even when the laser beam size is longer than the conventional one, it is possible to suppress the formation of small crystal grains occurring between the side growth regions in the crystallization step.

이 단계에서, 본 발명에서는 캡핑막(도 6의 106)의 형성으로 응고 시간을 연장할 수 있으므로, 기존보다 +α만큼 증가된 빔 사이즈를 가지는 제 1 레이저 샷을 조사하여, 이에 대응하는 영역(L+α)의 해당 실리콘층을 용융시킨 다음, 상기 (L+α)영역 주변부의 작은 결정립(112)을 씨드로 하여 측면성장 방식에 의해 제 1 결정립(110)을 형성할 수 있다(도 7a). At this stage, in the present invention, since the solidification time can be extended by forming the capping film (106 in Fig. 6), the first laser shot having the beam size increased by + alpha than the conventional one is irradiated, The first crystal grains 110 may be formed by side growth using the small crystal grains 112 surrounding the (L + α) region as seeds after melting the corresponding silicon layers of the (L + α) ).

그 다음, 도 7b 단계에서는 상기 제 1 레이저 샷과 대응되는 빔 사이즈를 가지는 제 2 레이저 샷을 상기 작은 결정립 영역(도면 상에서는 우측 주변부 작은 결정립 영역)과 중첩되도록 추가 조사하여, 그에 대응하는 영역(LL+α)의 해당 실리콘층을 용융시키고, 상기 도 7a단계를 통해 결정화된 제 1 결정립(110)을 씨드로 하여, 도 7c에서와 같이 측면성장 방식에 의해 단결정 수준의 결정립(114)을 성장시키게 된다. 7B, the second laser shot having the beam size corresponding to the first laser shot is further irradiated so as to overlap with the small crystal grain region (the right small peripheral grain region in the drawing), and the corresponding region LL + α) is melted and the single crystal grain 114 is grown by the side growth method using the first crystal grains 110 crystallized through the step of FIG. 7A as a seed, as shown in FIG. 7C do.

이러한 반복을 거치면서 제 N 레이저 샷을 진행하여 측면 성장을 인위적으로 확장시키는 방식에 의해 단결정 수준의 결정립을 형성하게 되는데, 본 발명에 따른 결정립(114)은 기존의 결정화 공정에 따른 실리콘의 결정립보다 큰 사이즈로 형성할 수 있는 것을 특징으로 한다. As a result of this repetition, the N-type laser shot proceeds to form a single crystal level by a method of artificially expanding the lateral growth. The crystal grains 114 according to the present invention are formed by a And can be formed in a large size.

왜냐하면, 기존 공정보다 빔 사이즈를 증가시키고, 용융된 실리콘층이 쉽게 응고되는 것을 방지하는 역할을 하는 캡핑막(도 6의 106)이 그 상부를 덮고 있기 때문에, 실리콘의 결정립 성장시간을 좀 더 연장할 수 있기 때문이다. This is because the capping film (106 in FIG. 6) covering the upper portion serves to increase the beam size and prevent the molten silicon layer from being easily solidified, I can do it.

도 8a 및 8b는 본 발명에 따른 결정화 공정에서의 결정질 실리콘의 완성 단계 및 캡핑막의 제거 단계를 순서대로 각각 나타낸 단면도로서, 전술한 도 5a와 같은 개념의 평면도에 대한 단면도이다. FIGS. 8A and 8B are cross-sectional views sequentially illustrating steps of completing the crystalline silicon and removing the capping film in the crystallization process according to the present invention, which are sectional views of the plan view of FIG. 5A.

도시한 바와 같이, 본 발명에서는 캡핑막(106)을 비정질 실리콘층(도 6의 104)의 상부층으로 하여 레이저 열처리 공정을 수행하므로써, 이 캡핑막(106)의 열 보온력에 의해, 상기 캡핑막(106) 하부에 형성되는 결정질 실리콘층(116)의 결정립계(117)간에 발생하는 융기를 억제하므로써, 평탄화 특성이 향상된 결정질 실리콘층(116)을 수득할 수 있다. 6, the capping layer 106 is formed as an upper layer of the amorphous silicon layer 104 (see FIG. 6), and the laser heat treatment process is performed to form the capping layer 106 It is possible to obtain the crystalline silicon layer 116 having improved planarization characteristics by suppressing the protrusions generated between the crystal grain boundaries 117 of the crystalline silicon layer 116 formed under the silicon crystal layers 116 and 106.

다음 도 8b 단계에서는, 상기 결정질 실리콘층(116) 상부의 캡핑막(106)을 제거하는 단계이다. 8B, the capping layer 106 on the crystalline silicon layer 116 is removed.                     

이 단계에서는, 불산 또는 BOE와 같은 에천트를 이용하여 상기 캡핑막(106)을 식각처리하여 결정질 실리콘층(116)을 노출시킨다. In this step, the capping layer 106 is etched using an etchant such as hydrofluoric acid or BOE to expose the crystalline silicon layer 116.

그러나, 본 발명에서는 상기 캡핑막을 추후 공정에서의 게이트 절연막으로 이용하는 것도 가능하다. However, in the present invention, it is also possible to use the capping film as a gate insulating film in a later process.

만약, 상기 방법을 적용시에는, 게이트 절연막 두께만큼 추가 증착하여 실시할 수도 있다. If the above method is applied, additional deposition may be performed by the thickness of the gate insulating film.

한편, 이후 진행되는 공정은, 게이트 전극을 반도체층 상부에 형성하는 탑 게이트형 박막트랜지스터 공정을 적용하여 소자특성이 향상된 박막트랜지스터를 형성할 수 있다. On the other hand, a thin film transistor having improved device characteristics can be formed by applying a top gate type thin film transistor process in which a gate electrode is formed on a semiconductor layer.

본 발명은 상기 실시예로 한정하지 않으며, 본 발명의 취지에 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.
The present invention is not limited to the above embodiments, and various modifications may be made without departing from the spirit of the present invention.

이와 같이, 본 발명에서는 단결정 수준의 결정질 실리콘을 제공할 수 있는 SLS 결정화 기술을 이용하여 결정질 실리콘을 형성함에 있어서, 레이저 열처리 공정전에 비정질 실리콘층 상부에 캡핑막을 덮은 상태로 공정을 진행하므로써, 다음과 같은 장점을 가진다. As described above, in the present invention, in forming the crystalline silicon by using the SLS crystallization technique capable of providing a single crystal level of crystalline silicon, the capping film is covered on the amorphous silicon layer before the laser heat treatment process, It has the same advantages.

첫째, 캡핑막이 가지는 열 보온력에 의해 레이저 빔 사이즈를 늘릴 수 있어 측면성장 영역을 넓힐 수 있다. First, the laser beam size can be increased by the thermal insulation power of the capping film, and the lateral growth region can be widened.

둘째, 상키 캡핑막이 가지는 열 보온력에 의해 응고 시간이 길어지므로써, 결정립계간의 융기현상을 방지할 수 있다. Secondly, since the coagulation time is prolonged by the thermal insulation of the capillary cap film, the protrusion phenomenon between the grain boundaries can be prevented.

셋째, 상기 캡핑막에 의해 결정화 공정중에 대기중의 이물질이 실리콘층에 유입되는 것이 방지되어, 실리콘층의 소자특성을 향상시킬 수 있다. Thirdly, foreign substances in the atmosphere are prevented from flowing into the silicon layer during the crystallization process by the capping layer, so that the device characteristics of the silicon layer can be improved.

Claims (7)

절연기판을 구비하는 단계와; Providing an insulating substrate; 상기 절연기판 상에 비정질 실리콘층을 형성하는 단계와; Forming an amorphous silicon layer on the insulating substrate; 상기 비정질 실리콘층 상부에 절연물질로 이루어진 캡핑막을 형성하는 단계와; Forming a capping layer made of an insulating material on the amorphous silicon layer; 상기 캡핑막 상부에서 완전용융 영역 에너지 밀도로 레이저 열처리 공정을 진행하여 하부의 상기 비정질 실리콘층을 측면성장된 결정질 실리콘층으로 결정화하는 단계 Crystallizing the lower amorphous silicon layer into a laterally grown crystalline silicon layer by performing a laser annealing process at the entire melting region energy density on the capping layer 를 포함하는 결정질 실리콘의 제조방법. &Lt; / RTI &gt; 제 1 항에 있어서, The method according to claim 1, 상기 결정질 실리콘층을 형성하는 단계 다음에는, 상기 캡핑막을 제거하는 단계를 더욱 포함하는 결정질 실리콘의 제조방법. Wherein the step of forming the crystalline silicon layer further comprises removing the capping film. 제 2 항에 있어서, 3. The method of claim 2, 상기 캡핑막을 제거하는 단계에서, 불산(HF), BOE(buffered oxide etchant) 중 어느 하나를 포함하는 용액을 이용하여 식각처리하는 결정질 실리콘의 제조방법. Wherein the capping layer is removed by etching using a solution containing one of hydrofluoric acid (HF) and buffered oxide etchant (BOE). 제 1 항에 있어서, The method according to claim 1, 상기 캡핑막은 상기 레이저 에너지를 그대로 투과시킬 수 있는 두께범위에서 형성되는 것을 특징으로 하는 결정질 실리콘의 제조방법. Wherein the capping layer is formed in a thickness range in which the laser energy is transmitted as it is. 제 1 항에 있어서, The method according to claim 1, 상기 캡핑막은 실리콘 산화막(SiO2), 실리콘 질화막(SiNX) 중 어느 하나인 결정질 실리콘의 제조방법. Wherein the capping film is any one of a silicon oxide film (SiO 2 ) and a silicon nitride film (SiN x ). 제 1 항에 있어서, The method according to claim 1, 상기 결정질 실리콘을 형성하는 단계에서는, 상기 완전 용융 영역대의 에너지 밀도를 가지는 레이저 열처리 공정을 이용하여 이루어지는 결정질 실리콘의 제조방법. Wherein the forming of the crystalline silicon is performed using a laser annealing process having an energy density of the entire melting region. 제 6 항에 있어서, The method according to claim 6, 상기 레이저 열처리 공정에서는, 오픈 영역을 가지는 마스크를 더욱 포함하 는 결정질 실리콘의 제조방법. Wherein the laser annealing process further includes a mask having an open region.
KR1020010049447A 2001-08-17 2001-08-17 Method of manufacturing a crystalloid silicone KR100761345B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010049447A KR100761345B1 (en) 2001-08-17 2001-08-17 Method of manufacturing a crystalloid silicone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010049447A KR100761345B1 (en) 2001-08-17 2001-08-17 Method of manufacturing a crystalloid silicone

Publications (2)

Publication Number Publication Date
KR20030015617A KR20030015617A (en) 2003-02-25
KR100761345B1 true KR100761345B1 (en) 2007-09-27

Family

ID=27719463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010049447A KR100761345B1 (en) 2001-08-17 2001-08-17 Method of manufacturing a crystalloid silicone

Country Status (1)

Country Link
KR (1) KR100761345B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013432B1 (en) * 2008-09-03 2011-02-14 성균관대학교산학협력단 Method for manufacturing thin film solar cell
KR101411188B1 (en) 2007-10-31 2014-06-23 후지필름 가부시키가이샤 Laser anneal method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900902B1 (en) * 2002-11-18 2009-06-03 엘지디스플레이 주식회사 Laser Beam Pattern Mask and Method for manufacturing the same
KR100579179B1 (en) * 2004-06-09 2006-05-11 삼성에스디아이 주식회사 Thin film transistor and method fabricating thereof
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980031001A (en) * 1996-10-30 1998-07-25 김광호 Crystallization Method of Silicon Thin Film
KR20000059403A (en) * 1999-03-03 2000-10-05 이계철 Polysilicon layer formation method capable of crystallizing and obtaining passivation at a time by using laser annealing
KR20000062534A (en) * 1999-02-09 2000-10-25 가네꼬 히사시 Method for forming polycrystalline silicon film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980031001A (en) * 1996-10-30 1998-07-25 김광호 Crystallization Method of Silicon Thin Film
KR20000062534A (en) * 1999-02-09 2000-10-25 가네꼬 히사시 Method for forming polycrystalline silicon film
KR20000059403A (en) * 1999-03-03 2000-10-05 이계철 Polysilicon layer formation method capable of crystallizing and obtaining passivation at a time by using laser annealing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411188B1 (en) 2007-10-31 2014-06-23 후지필름 가부시키가이샤 Laser anneal method
KR101013432B1 (en) * 2008-09-03 2011-02-14 성균관대학교산학협력단 Method for manufacturing thin film solar cell

Also Published As

Publication number Publication date
KR20030015617A (en) 2003-02-25

Similar Documents

Publication Publication Date Title
JP4864596B2 (en) Method for producing polycrystalline silicon thin film and method for producing thin film transistor using this method
JP3503427B2 (en) Method for manufacturing thin film transistor
KR100510934B1 (en) Thin-film transistor and method for manufacturing same
JP3658213B2 (en) Manufacturing method of semiconductor device
KR100507553B1 (en) Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
JP4637410B2 (en) Semiconductor substrate manufacturing method and semiconductor device
US6452213B1 (en) Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
JP3389022B2 (en) Semiconductor device
TWI322446B (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
KR100753568B1 (en) Method of crystallization amorphous semiconductor layer and method of fabricating liquid crystal display device using the same
US7189665B2 (en) Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device
KR100761345B1 (en) Method of manufacturing a crystalloid silicone
KR101289055B1 (en) Process and system for laser annealing and laser-annealed semiconductor film
JP2000260709A (en) Method of crystallizing semiconductor thin film and semiconductor device using the same
KR100282233B1 (en) Thin film transistor and its manufacturing method
US20010016375A1 (en) Method of manufacturing a polycrystalline silicon layer
KR100761346B1 (en) Method of manufacturing a crystalloid silicone
KR100317638B1 (en) Polysilicon-thin film transister device and A method of fabricating the same
JP3994593B2 (en) Thin film element transfer method
JP4780860B2 (en) Method for manufacturing semiconductor device
KR100860007B1 (en) Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device
JP4514908B2 (en) Manufacturing method of semiconductor device
KR100758156B1 (en) Manufacturing method of a poly silicon thin film transistor and array substrate for LCD Manufactured thereby
JP2003309068A (en) Semiconductor film and forming method therefor, and semiconductor device and manufacturing method therefor
KR100496138B1 (en) A method for crystallizing of an amorphous Si

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12