KR100754070B1 - Manufacturing method of printed circuit board using Cu fill plating - Google Patents
Manufacturing method of printed circuit board using Cu fill plating Download PDFInfo
- Publication number
- KR100754070B1 KR100754070B1 KR1020050092974A KR20050092974A KR100754070B1 KR 100754070 B1 KR100754070 B1 KR 100754070B1 KR 1020050092974 A KR1020050092974 A KR 1020050092974A KR 20050092974 A KR20050092974 A KR 20050092974A KR 100754070 B1 KR100754070 B1 KR 100754070B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- layer
- copper foil
- circuit board
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
Abstract
본 발명은 다층 인쇄회로기판의 제조방법에 관한 것이며, 보다 구체적으로는 적층되는 회로간의 상하 전기적 연결이 구리로 충진된 마이크로 비아에 의해 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법에 관한 것으로, 이를 위하여 CO2 레이저를 이용하여 마이크로 비아를 형성한 후 구리 필 도금 공정을 통하여 마이크로 비아 내부를 도전성 물질(예컨대, 구리)로 채움으로써 층간 연결을 이루는 것을 특징으로 하는 인쇄회로기판의 제조방법을 개시하고, 이러한 방법에 따라 종래의 스크린 인쇄 방식을 이용한 페이스트 충진 방식의 인쇄회로기판의 제조 공정에서 초래되는 문제점을 해소할 수 있다. 또한, 본 발명은 종래의 페이스트 충진 방식에서 관통홀 내에 형성된 기포에 의해 인쇄회로기판의 신뢰성이 저하되는 문제를 방지할 수 있으며, 나아가 스크린 인쇄 방식을 수행하기 위하여 요청되는 작업인시수의 증가 및 관련 설비 증가로 인한 비용 증가 등을 방지할 수 있다.The present invention relates to a method for manufacturing a multilayer printed circuit board, and more particularly, to a method for manufacturing a printed circuit board, characterized in that the vertical electrical connection between the stacked circuits is formed by micro vias filled with copper. In order to form a micro via using a CO2 laser to disclose a method for manufacturing a printed circuit board characterized in that the interlayer connection by filling the inside of the micro via with a conductive material (for example, copper) through a copper peel plating process, According to this method, the problem caused in the manufacturing process of the paste filling method printed circuit board using the conventional screen printing method can be solved. In addition, the present invention can prevent the problem that the reliability of the printed circuit board is degraded by the bubbles formed in the through-hole in the conventional paste filling method, and further increase the number of work times required to perform the screen printing method and It is possible to prevent an increase in costs due to an increase in related facilities.
마이크로 비아(micro via), CO2 레이저, 구리 필 도금, 내층 회로, 적층 회로, 외층 회로 Micro via, CO2 laser, copper peel plating, inner layer circuit, laminated circuit, outer layer circuit
Description
도 1은 종래의 페이스트 충진을 이용한 인쇄회로기판의 일 예를 도시한 단면도;1 is a cross-sectional view showing an example of a conventional printed circuit board using paste filling;
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 도시한 순서도;2 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention;
도 3a 내지 3g는 도 2의 제조방법을 단계적으로 도시한 공정도; 및3A to 3G are process diagrams showing the manufacturing method of FIG. 2 step by step; And
도 4a 내지 4c는 도 3e의 베이스 기판의 제조방법을 예시적으로 도시한 공정도이다.4A through 4C are process diagrams exemplarily illustrating a method of manufacturing the base substrate of FIG. 3E.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
110, 140 : 수지코팅동박층(RCC) 112, 142 : 동박층110, 140: resin coated copper foil layer (RCC) 112, 142: copper foil layer
114 : 수지층 116 : 마이크로 비아114: resin layer 116: micro via
120 : 적층기판 122 : 적층회로120: laminated substrate 122: laminated circuit
124 : 충진된 마이크로 비아 130 : 양면동박적층판(CCL)124: filled micro via 130: double-sided copper laminated plate (CCL)
132 : 내부회로 134, 144 : 절연층132:
146 : 관통홀 148 : 도금층146 through
150 : 베이스 기판 152 : 내층회로150: base substrate 152: inner layer circuit
154 : 비아홀 200 : 인쇄회로기판154: via hole 200: printed circuit board
본 발명은 다층 인쇄회로기판의 제조방법에 관한 것이며, 보다 구체적으로는 적층되는 회로간의 상하 전기적 연결이 구리로 충진된 마이크로 비아에 의해 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a multilayer printed circuit board, and more particularly, to a method for manufacturing a printed circuit board, characterized in that the vertical electrical connection between the stacked circuits is formed by micro vias filled with copper.
전자 기기 및 제품의 첨단화로 인한 기기의 소형화 및 기술집적은 꾸준히 발전하게 되었다. 이와 함께, 전자 기기 등에 사용되는 인쇄회로기판(PCB; printed circuit board)의 제조 공정도 점차적으로 소형화, 경량화에 대응하여 발전되고 있다.The miniaturization of equipment and technology integration have steadily developed due to the advancement of electronic devices and products. In addition, manufacturing processes for printed circuit boards (PCBs) used in electronic devices and the like are also gradually developed in response to miniaturization and light weight.
인쇄회로기판의 제조방법에 대한 기술 방향은 초기에 단면 기판에서 양면 기판으로, 다시 다층 기판(MLB; multi layer board)으로 전개되었으며, 특히 다층 회로기판을 제조함에 있어 최근에는 소위 빌드업(build-up) 공법이라 불리는 제조 방법이 전개중이다.The technical direction of the method of manufacturing a printed circuit board was initially developed from a single-sided board to a double-sided board, and then back to a multi-layer board (MLB). up) A manufacturing method called a construction method is under development.
최근에는 빌드업 공법 중 층간 연결을 위하여 페이스트 충진 및 범프를 이용한 연결이 주류의 한 분야를 이루고 있다. 이와 같은 공법은 인쇄회로기판을 필요로 하는 세트 업체의 요구를 만족시킬 수 있으며, 미세 패턴의 설계 및 패턴의 자유도에 큰 이점을 가져오고 있다.Recently, the paste filling and bump connection for the interlayer connection of the build-up method has been one of the mainstream. Such a method can satisfy the needs of set companies that require a printed circuit board, and has a great advantage in designing fine patterns and freedom of patterns.
이러한 빌드업 공법 중 페이스트 충진을 이용하여 제조된 인쇄회로기판의 일 예가 도 1에 도시되어 있다. 도 1에 따르면, 종래의 인쇄회로기판(100)은 회로 패턴(12)이 형성된 다수의 회로층들(10) 및 절연층들(20)이 교대로 적층되어 형성되고, 이들 층간 연결은 회로층의 접속부(14) 및 절연층의 접속부(24)의 접촉에 의해 이루어지고 있다.An example of a printed circuit board manufactured using paste filling in the build-up method is shown in FIG. 1. According to FIG. 1, a conventional
도 1의 절연층의 접속부(24)는 페이스트 충진을 이용하여 형성되고, 이는 일반적으로 스크린 인쇄 공정(screen printing process) 등을 이용하여 형성된다.The connecting
스크린 인쇄 공정은 예컨대, 소망의 형상(예컨대, 기판 내 관통홀 부위 등)에 대응되어 형성된 부분 절개된 막과 같은 스크린(도시되지 않음) 위에 충진하고자 하는 물질(예컨대, 도전성 페이스트 또는 충진재 등)을 배치한 후 스퀴즈(squeez)와 같은 수단을 이용하여 밀어냄으로써 관통홀 내부를 충진하고자 하는 물질로 채우는 공정이다.The screen printing process involves, for example, a material (e.g., conductive paste or filler) to be filled on a screen (not shown), such as a partially cut film formed corresponding to a desired shape (e.g. through-holes in the substrate, etc.). After the arrangement, the inside of the through-hole is filled with a material to be filled by pushing by means such as squeezing.
이러한 스크린 인쇄 공정은 관통홀 내부에 기포가 잔재하여 인쇄회로기판의 완제품 제작 후에 부품 실장시 또는 실장 이후 처해지는 가열 공정시에 관통홀 내부 기포의 터짐 발생에 의해 관통홀의 파괴 및 전기적 신호 단절의 치명적인 신뢰성 결함이 나타날 수 있다.In the screen printing process, bubbles are left in the through-holes, which causes the destruction of the through-holes and the disconnection of electrical signals due to the bursting of bubbles in the through-holes during the heating of the components after the production of the finished product of the printed circuit board or after the mounting. Reliability defects may appear.
예를 들면, 스퀴즈로 관통홀 내부로 도전성 페이스트(conductive paste)를 밀어 넣으면서 페이스트와 관통홀의 경계면 사이에 공기가 빠져나오지 못함으로써 관통홀 내부로 밀린 공기가 기포(void)로 형성되는 것을 억제하지 못하고, 결과적으로 위와 같은 신뢰성 결함을 가져올 수 있다.For example, air cannot be drawn out between the paste and the interface between the through-holes while pushing the conductive paste into the through-holes with a squeeze, thereby preventing air from being pushed into the through-holes into bubbles. As a result, the above reliability defects can be brought about.
또한, 스크린 인쇄 방식을 적용하는 경우 각 설비 대당 1인의 작업자가 요구 되며, 작업량을 늘리기 위해서는 설비 및 작업인수를 늘려야 하는 어려움이 있어 비용 및 인시수의 증가를 가져오는 문제점을 갖는다.In addition, when the screen printing method is applied, one worker is required for each facility, and in order to increase the amount of work, there is a difficulty in increasing the number of facilities and the number of work.
또한, 기존의 일괄적층 방식의 인쇄회로기판 제조공정에서는 동박적층판(CCL; copper coated layer)에서 동박을 에칭한 후, 접착 필름(adhesive film)의 적층 및 필링(peeling) 공정 등 필연적으로 수반되는 공정수의 증가가 요구되는 문제점이 있었다.In addition, in the conventional manufacturing process of a batch-layer printed circuit board, a process that is inevitably accompanied by etching copper foil on a copper coated layer (CCL) and then laminating and peeling an adhesive film. There was a problem that the increase in number is required.
본 발명은 종래의 스크린 인쇄 방식을 이용하는 페이스트 충진 방식의 인쇄회로기판의 제조 공정에서 초래되는 문제점을 해소하는 인쇄회로기판의 제조 방법을 제공하기 위한 것이다.The present invention is to provide a method for manufacturing a printed circuit board to solve the problems caused in the manufacturing process of the paste-filled printed circuit board using a conventional screen printing method.
본 발명은 CO2 레이저를 이용하여 마이크로 비아를 형성한 후 비아 내부를 구리 필 도금으로 채움으로써 층간 연결을 도모하는 인쇄회로기판의 제조 방법을 제공하기 위한 것이다.The present invention is to provide a method of manufacturing a printed circuit board to form an interlayer connection by forming a micro via using a CO2 laser and then filling the inside of the via with copper peel plating.
이러한 목적을 달성하기 위하여, 본 발명은 (A) 수지층의 일면에 동박층이 코팅된 수지코팅동박층(RCC)을 제공하는 단계와; (B) 상기 동박층이 코팅되지 않은 상기 수지층의 면으로 레이저를 조사하여 상기 수지층에에 적어도 하나의 마이크로 비아를 형성하는 단계와; (C) 마이크로 비아 내부를 구리 필 도금으로 충진하는 단계와; (D) 수지코팅동박층의 동박층에 적층 회로를 형성하여 구성되는 적층기판을 제공하는 단계와; (E) 적층 회로에 대응하는 내층 회로를 포함하는 베이스 기판을 형성하는 단계; 및 (F) 베이스 기판 위로 적어도 하나의 적층기판을 배치한 후 일괄 적층하는 단계;를 포함하는 것을 특징으로 하는 구리 필 도금을 이용한 인쇄회로기판의 제조 방법을 제공한다.In order to achieve this object, the present invention comprises the steps of (A) providing a resin-coated copper foil layer (RCC) coated with a copper foil layer on one surface of the resin layer; (B) irradiating a laser to the surface of the resin layer not coated with the copper foil layer to form at least one micro via in the resin layer; (C) filling the inside of the micro via with copper peel plating; (D) providing a laminated substrate formed by forming a laminated circuit on the copper foil layer of the resin coated copper foil layer; (E) forming a base substrate comprising an inner layer circuit corresponding to the stacked circuit; And (F) arranging at least one laminated substrate on the base substrate, and then laminating the batch substrate to provide a method of manufacturing a printed circuit board using copper peel plating.
본 발명에 있어서, (C) 단계는: (C-1) 마이크로 비아가 형성된 수지코팅동박층에 무전해 동도금을 실시하는 단계와; (C-2) 마이크로 비아 내로 구리 필 도금을 실시하여 충진하는 단계; 및 (C-3) 수지층 표면의 도금층을 제거하는 단계;를 포함하는 것을 특징으로 한다.In the present invention, step (C) comprises the steps of: (C-1) performing electroless copper plating on the resin coated copper foil layer on which micro vias are formed; (C-2) filling by filling the micro via with copper peel plating; And (C-3) removing the plating layer on the surface of the resin layer.
또한, 본 발명에 있어서, (B) 단계의 마이크로 비아는 CO2 레이저 빔을 이용하여 수행되는 것을 특징으로 한다.In addition, in the present invention, the micro via of step (B) is characterized in that it is performed using a CO2 laser beam.
또한, 본 발명에 있어서, (E) 단계는: (E-1) 양면에 회로가 형성된 동박적층판(CCL)을 제공하는 단계와; (E-2) 동박적층판의 상하면에 각각 절연층 및 추가의 동박층을 적층하는 단계; 및 (E-3) 추가의 동박층에 동박적층판의 회로와 연결되는 내층 회로를 형성하여 베이스 기판을 형성하는 단계;를 포함하는 것을 특징으로 한다.In addition, in the present invention, step (E) comprises the steps of: (E-1) providing a copper clad laminate (CCL) having circuits formed on both surfaces; (E-2) laminating an insulating layer and an additional copper foil layer on the upper and lower surfaces of the copper foil laminated plate, respectively; And (E-3) forming an inner layer circuit connected to the circuit of the copper-clad laminate in the additional copper foil layer to form a base substrate.
또한, 본 발명에 있어서, 내층 회로는 추가의 동박층 및 동박적층판을 관통하여 형성되는 비아홀을 포함하는 것을 특징으로 한다.Further, in the present invention, the inner circuit includes a via hole formed through the additional copper foil layer and the copper foil laminated plate.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 간략히 도시한 순서도이다. 도 2를 참조하여, 본 발명에 따른 제조방법을 설명한다.2 is a flowchart schematically illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention. Referring to Figure 2, a manufacturing method according to the present invention will be described.
먼저, 수지동박코팅층(RCC)을 제공한 후(S110), 수지동박코팅층의 수지층에 소정의 형태로 마이크로 비아를 다수 형성한다(S120). 마이크로 비아는 CO2 레이저를 이용하여 동박층에 면하는 부위까지 수지층을 제거함으로써 형성될 수 있다.First, after providing the resin copper foil coating layer (RCC) (S110), a plurality of micro vias are formed in a predetermined form on the resin layer of the resin copper foil coating layer (S120). The micro vias can be formed by removing the resin layer to a portion facing the copper foil layer using a CO2 laser.
다음으로, 구리 필 도금(copper fill plating)을 실시하여 마이크로 비아의 내면을 포함하는 수지동박코팅층의 표면에 동도금을 실시한다(S130).Next, copper fill plating is performed to copper plate the surface of the resin copper foil coating layer including the inner surface of the micro via (S130).
동도금이 실시된 수지동박코팅층에 대하여, 마이크로 비아가 형성된 면의 동도금층을 제거하고 그리고 그 반대면(동박층 부분)에 소정의 회로 패턴(이하, 적층 회로라 한다)을 형성하여 단위 적층기판을 형성한다(S140).With respect to the copper-plated resin copper foil coating layer, the copper-plated layer on the surface where the micro via is formed is removed, and a predetermined circuit pattern (hereinafter referred to as a laminated circuit) is formed on the opposite surface (copper layer portion) to form a unit laminated substrate. It forms (S140).
이후, 적층기판의 적층회로에 대응되는 내층회로를 구비한 베이스 기판을 제공한 후(S150), 베이스 기판을 기준으로 적어도 하나의 적층기판을 적층함으로써 소망의 인쇄회로기판을 제조한다(S150).Thereafter, after providing a base substrate having an inner layer circuit corresponding to the laminated circuit of the laminated substrate (S150), a desired printed circuit board is manufactured by stacking at least one laminated substrate based on the base substrate (S150).
이러한 인쇄회로기판은 베이스 기판의 내층회로와 각 적층기판의 적층회로가 마이크로 비아를 이용하여 연결됨을 특징으로 하며, 또한 이 마이크로 비아는 CO2 레이저와 같은 레이저를 이용하여 형성된 후 구리 필 도금되어 도전성 물질(예컨대, 구리)로 충진됨으로써 각 적층기판과 베이스기판의 대응하는 회로들(적층회로 및 내층회로 등)을 전기적으로 연결하는 역할을 제공할 수 있다.The printed circuit board is characterized in that the inner circuit of the base substrate and the laminated circuit of each laminated board are connected by using micro vias, and the micro vias are formed by using a laser such as a
또한, 본 발명의 마이크로 비아는 레이저 가공 후 구리 필 도금에 의해 형성되기 때문에, 페이스트 및 범프 등을 이용하여 형성되는 종래의 구조와는 다르게 비아를 가공하기 위한 윈도우 형성 공정이 제거되고, 동시에 종래의 스크린 방식의 페이스트 충전 공정 대비 작업인시수 감소 및 비용절감 등을 가져올 수 있다.In addition, since the microvia of the present invention is formed by copper peel plating after laser processing, unlike the conventional structure formed by using paste and bumps, the window forming process for processing vias is eliminated, and at the same time, Compared to the screen-type paste filling process, the number of work-hours and cost can be reduced.
이하, 도 3a 내지 3g를 참조하여, 도 2의 순서도에 개시된 제조 방법을 공정 단계별로 상세히 설명하기로 한다.Hereinafter, the manufacturing method disclosed in the flowchart of FIG. 2 will be described in detail with respect to each process step with reference to FIGS. 3A to 3G.
본 발명에 따르면, 먼저 도 3a에 도시된 것처럼, 수지층(114)의 일면에 동박(112)이 코팅된 수지코팅동박층(110; RCC)이 제공된다.According to the present invention, first, as shown in FIG. 3A, a resin coated copper foil layer 110 (RCC) having a
다음으로, 도 3b에 도시된 것처럼, 동박층(112)을 기준으로 CO2 레이저와 같은 레이저를 이용하여 소정의 형태로 수지층(114)의 일부를 제거함으로써 원하는 형태의 마이크로 비아(116)들을 형성한다. 이때 레이저는 동박층이 코팅되지 않은 수지층의 면으로 조사됩니다.Next, as shown in FIG. 3B, the
CO2 레이저는 금속층에서 반사하는 성질이 있으며, 이에 동박층(112)에서 CO2 레이저가 반사됨으로써 동박층(112)과 수지층(114)의 경계면까지 용이하게 마이크로 비아(116)를 형성할 수 있다.The CO2 laser has a property of reflecting from the metal layer, and thus the CO2 laser is reflected from the
도 3c는 마이크로 비아(116)를 포함한 수지코팅동박층의 표면에 동도금이 실시된 상태를 도시한다. 이때, 동도금은 예컨대, 화학동도금과 같은 무전해 동도금(electroless copper plating)을 실시한 후 증착된 시드층(seed layer; 도시되지 않음)을 이용하여 전해 동도금(electric copper plating)을 순차적으로 실시하여 수행되며, 전해 동도금이 수행되면서 마이크로 비아(116) 내부가 도금 물질(예컨대, 구리)로 채워진다.3C shows a state in which copper plating is applied to the surface of the resin coated copper foil layer including the micro via 116. In this case, copper plating may be performed by sequentially performing electroless copper plating using a seed layer (not shown) after electroless copper plating such as chemical copper plating. As the electrolytic copper plating is performed, the inside of the micro via 116 is filled with a plating material (eg, copper).
이후, 도 3d에 도시된 바와 같이, 동박층(112)을 부분 제거하여 적층회로(122)를 형성하고, 적층회로(122)가 형성된 면의 반대측면에서 수지층(114) 위로 적층된 동도금층을 제거하여 적층기판(120)을 형성한다. 이때, 마이크로 비아(124)는 구리 필 도금(copper fill plating)되어 동으로 충진되어 제공된다.Thereafter, as shown in FIG. 3D, the
적층회로(122)를 형성하는 공정은 기존의 회로 패턴을 형성하는 공정과 기본 적으로 유사하며, 예를 들면 도금층(118)이 씌워진 동박층(112) 위로 드라이 필름(dry film; 도시되지 않음)을 형성한 후 아트워크 필름(artwork film) 등을 마스크로 이용하여 드라이 필름의 일부를 경화시킨 후 동박층(112)을 에칭함으로써 소망의 패턴을 형성할 수 있다.The process of forming the
이를테면, 드라이 필름은 아트워크 필름에 의해 가려지는 부분은 경화되지 않고 노출된 부분만이 경화됨으로써 부분적으로 제거될 수 있으며, 이후 이 부분적으로 제거된 드라이 필름을 마스크로 이용하여 동박층(도금층 포함)을 에칭함으로써 원하는 회로패턴(예컨대, 적층회로)을 형성할 수 있다.For example, the dry film may be partially removed by curing only the exposed part without curing the part covered by the artwork film, and then using the partially removed dry film as a mask, the copper foil layer (including the plating layer) By etching, a desired circuit pattern (for example, a laminated circuit) can be formed.
다음으로, 도 3e에 도시된 바와 같이, 적층기판(120)에 대응하는 베이스 기판(150)을 제공한다. 베이스 기판(150)은 공지의 공정에 의해 형성될 수 있으며, 그 표면에 적층기판(120)의 적층회로(122)와 대응되는 내층회로(152)가 형성된 점을 특징으로 한다. 또한, 도시된 바와 같이, 베이스 기판(150)은 다수의 층으로 형성될 수 있으며, 내부회로(132) 및 내부회로(132)와 표면의 내층회로(152)를 전기적으로 연결하는 적어도 하나의 비아홀(154)이 형성될 수도 있다. 이러한 베이스 기판(150)의 제조 공정은 후술하기로 한다.Next, as shown in FIG. 3E, a
다음으로, 본 발명에 따르면 이상에서 제공되는 베이스 기판(150) 및 다수의 적층기판(120)이 적층 배열될 수 있다. 예컨대, 도 3f에 도시된 바와 같이, 베이스 기판(150)을 기준으로 상하면에 각각 두 개씩의 적층기판(120)이 배열될 수 있다.Next, according to the present invention, the
이러한 배열은 본 발명의 일 실시예에 따른 것으로, 이와 달리 베이스 기판 의 일 측면(예컨대, 상면 또는 하면)에만 적층기판을 배열하거나, 또는 베이스 기판의 양면(상하면 각각)에 하나 또는 세 개의 적층기판을 배열할 수도 있음에 유의한다.Such an arrangement is according to an embodiment of the present invention. Alternatively, the laminated substrate is arranged only on one side (eg, top or bottom) of the base substrate, or one or three laminated substrates are formed on both sides (top and bottom, respectively) of the base substrate. Note that you can also arrange
마지막으로, 배열된 다수의 적층기판들(120) 및 베이스 기판(150)의 집합체를 가열 가압하여 적층함으로써 본 발명에 따른 형태의 인쇄회로기판(200)을 완성할 수 있다(도 3g).Lastly, the printed
한편, 앞서 설명한 베이스 기판(150)의 제조 방법을 도 4a 내지 4c를 참조하여 간략히 설명하면 다음과 같다.Meanwhile, the method of manufacturing the
먼저, 도 4a에 도시된 바와 같이, 절연층(134)의 양면에 동박이 형성된 양면동박적층판(130; CCL)의 동박을 부분적으로 제거하여 내부회로(132)를 형성한다.First, as shown in FIG. 4A, the
내부회로가 형성된 양면동박적층판(CCL)을 중심으로 상하면에 각각 절연층(144) 및 동박층(142)을 적층한 후, 상하로 관통하는 관통홀(146)을 드릴링 공정 등으로 형성한다(도 4b). 이때, 절연층(144) 및 동박층(142)은 각각 개별적으로 적층될 수도 있고, 또는 절연층 및 동박층의 결합체인 수지코팅동박층(140; RCC)의 형태로 적층될 수도 있다. 본 실시예에서는 수지코팅동박층(140)이 적층된 예를 기준으로 설명한다.After stacking the insulating
이후, 도 4c에 도시된 바와 같이, 관통홀을 포함하는 적층체의 표면에 화학동도금(예컨대, 무전해 동도금) 및 전해 동도금을 실시하여, 도금층(148)이 형성된 적층체를 제공한다.Thereafter, as illustrated in FIG. 4C, chemical copper plating (eg, electroless copper plating) and electrolytic copper plating are performed on the surface of the laminate including the through-holes to provide a laminate on which the
이후, 동박층(142)을 포함하는 도금층(148)을 부분적으로 제거하여 적층회로 (122; 도 3d 참조)에 대응하는 내층회로(152)를 형성한다. 이러한 공정을 통하여 도 3e의 베이스 기판(150)을 제공할 수 있다.Thereafter, the
이처럼, 본 발명에 따른 인쇄회로기판(200)은 적층되는 다수의 적층기판들(120)이 구리 필 도금을 이용하여 동으로 충진되는 마이크로 비아(124; 도 3d 참조)를 포함하고, 이들 충진된 마이크로 비아들(124)이 상하 연결됨으로써 인쇄회로기판(200) 내를 상하로 관통·연결하는 회로패턴을 제공할 수 있다.As such, the printed
이상에서 기술한 바와 같이, 본 발명은 CO2 레이저를 이용하여 마이크로 비아를 형성한 후 마이크로 비아 내부를 구리 필 도금 공정을 통해 도전성 물질로 채움으로써 도전성 물질(구리)이 충진된 마이크로 비아가 층간 연결(인쇄회로기판의 상하 연결)을 수행함을 특징으로 하는 인쇄회로기판의 제조 방법을 제공할 수 있다.As described above, in the present invention, after forming the micro via using a CO2 laser, the micro via filled with the conductive material (copper) is filled with the conductive material through a copper peel plating process, thereby connecting the interlayer connection ( It is possible to provide a method for manufacturing a printed circuit board, characterized in that the vertical connection of the printed circuit board).
본 발명은 적층하고자 하는 적층기판에 대하여 CO2 레이저를 이용하여 마이크로 비아를 형성한 후 구리 필 도금 공정을 통하여 마이크로 비아 내부를 도전성 물질(예컨대, 구리)로 채움으로써 층간 연결을 이루는 것을 특징으로 하는 인쇄회로기판의 제조방법에 관한 것이며, 이를 통하여 종래의 스크린 인쇄 방식을 이용한 페이스트 충진 방식의 인쇄회로기판의 제조 공정에서 초래되는 문제점을 해소할 수 있다. 또한, 본 발명은 종래의 페이스트 충진 방식에서 관통홀 내에 형성된 기포에 의해 인쇄회로기판의 신뢰성이 저하되는 문제를 방지할 수 있으며, 나아가 스크린 인쇄 방식을 수행하기 위하여 요청되는 작업인시수의 증가 및 관련 설비 증가로 인한 비용 증가 등을 방지할 수 있다.According to the present invention, after forming a micro via using a CO2 laser to the laminated substrate to be laminated, the interlayer connection is achieved by filling the inside of the micro via with a conductive material (eg, copper) through a copper peel plating process. The present invention relates to a method for manufacturing a circuit board, thereby solving the problems caused in the process of manufacturing a paste-filled printed circuit board using a conventional screen printing method. In addition, the present invention can prevent the problem that the reliability of the printed circuit board is degraded by the bubbles formed in the through-hole in the conventional paste filling method, and further increase the number of work times required to perform the screen printing method and It is possible to prevent an increase in costs due to an increase in related facilities.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050092974A KR100754070B1 (en) | 2005-10-04 | 2005-10-04 | Manufacturing method of printed circuit board using Cu fill plating |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050092974A KR100754070B1 (en) | 2005-10-04 | 2005-10-04 | Manufacturing method of printed circuit board using Cu fill plating |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070037859A KR20070037859A (en) | 2007-04-09 |
KR100754070B1 true KR100754070B1 (en) | 2007-08-31 |
Family
ID=38159440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050092974A KR100754070B1 (en) | 2005-10-04 | 2005-10-04 | Manufacturing method of printed circuit board using Cu fill plating |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100754070B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101034089B1 (en) | 2008-10-21 | 2011-05-13 | 엘지이노텍 주식회사 | core substrate and method for fabricating the same |
KR101039961B1 (en) | 2008-12-09 | 2011-06-09 | 엘지이노텍 주식회사 | core substrate and method for fabricating the same |
KR101039846B1 (en) * | 2007-12-18 | 2011-06-09 | 삼성전기주식회사 | Method for manufacturing multilayer printed circuit board and semiconductor plastic package using the same |
US8030752B2 (en) | 2007-12-18 | 2011-10-04 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing semiconductor package and semiconductor plastic package using the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100965341B1 (en) * | 2007-12-20 | 2010-06-22 | 삼성전기주식회사 | Method of Fabricating Printed Circuit Board |
KR101862243B1 (en) | 2011-09-21 | 2018-07-05 | 해성디에스 주식회사 | Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000041280A (en) * | 1998-12-22 | 2000-07-15 | 이형도 | Printed circuit board and method for manufacturing the same |
KR20030016515A (en) * | 2001-08-21 | 2003-03-03 | 주식회사 코스모텍 | method for producing build-up multi-layer printed circuit board using a via filling |
KR20040051309A (en) * | 2002-12-12 | 2004-06-18 | 삼성전기주식회사 | A build-up printed circuit board with via-holes of stack type and a manufacturing method thereof |
KR20050076074A (en) * | 2004-01-19 | 2005-07-26 | 삼성전기주식회사 | Method for forming flat blind via |
-
2005
- 2005-10-04 KR KR1020050092974A patent/KR100754070B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000041280A (en) * | 1998-12-22 | 2000-07-15 | 이형도 | Printed circuit board and method for manufacturing the same |
KR20030016515A (en) * | 2001-08-21 | 2003-03-03 | 주식회사 코스모텍 | method for producing build-up multi-layer printed circuit board using a via filling |
KR20040051309A (en) * | 2002-12-12 | 2004-06-18 | 삼성전기주식회사 | A build-up printed circuit board with via-holes of stack type and a manufacturing method thereof |
KR20050076074A (en) * | 2004-01-19 | 2005-07-26 | 삼성전기주식회사 | Method for forming flat blind via |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101039846B1 (en) * | 2007-12-18 | 2011-06-09 | 삼성전기주식회사 | Method for manufacturing multilayer printed circuit board and semiconductor plastic package using the same |
US8030752B2 (en) | 2007-12-18 | 2011-10-04 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing semiconductor package and semiconductor plastic package using the same |
US8174128B2 (en) | 2007-12-18 | 2012-05-08 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing semiconductor package having a first board, second boards electrically connected to both sides of the first board, and at least one component connected to the first board by a flip chip method |
KR101034089B1 (en) | 2008-10-21 | 2011-05-13 | 엘지이노텍 주식회사 | core substrate and method for fabricating the same |
KR101039961B1 (en) | 2008-12-09 | 2011-06-09 | 엘지이노텍 주식회사 | core substrate and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20070037859A (en) | 2007-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8934262B2 (en) | Wiring board and method for manufacturing the same | |
KR100728754B1 (en) | Printed circuit board using bump and method for manufacturing thereof | |
KR100754070B1 (en) | Manufacturing method of printed circuit board using Cu fill plating | |
JP2015220281A (en) | Printed wiring board | |
KR100722739B1 (en) | Core substrate and multiplayer printed circuit board using paste bump and method of manufacturing thereof | |
KR101044787B1 (en) | Manufacturing method for printed circuit board having VOP structure | |
KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
KR100965341B1 (en) | Method of Fabricating Printed Circuit Board | |
JP2008311612A (en) | Multilayer printed circuit board, and method of manufacturing the same | |
JP2008078343A (en) | Printed wiring board and its manufacturing method | |
JP4717316B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2013106034A (en) | Manufacturing method of printed circuit board | |
JP4705400B2 (en) | Manufacturing method of multilayer printed wiring board | |
KR101023372B1 (en) | Pcb manufacturing method with a plurality of differently-layered structures and pcb thereby | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
JP4961180B2 (en) | Printed wiring board | |
KR100688865B1 (en) | Bump forming method and manufacturing method for printed circuit board using the same | |
KR100754071B1 (en) | Method of manufacturing printed circuit board for using all layer interstitial via hole | |
KR101109277B1 (en) | Fabricating Method of Printed Circuit Board | |
JP2004111701A (en) | Printed wiring board and its manufacturing method | |
KR100745520B1 (en) | Multi-layered printed circuit board and the manufacturing method thereof | |
JP4279089B2 (en) | Manufacturing method of component built-in wiring board, component built-in wiring board | |
KR100658437B1 (en) | Pcb and it's manufacturing method used bump board | |
JP7430494B2 (en) | Connection hole forming method for multilayer wiring board and method for manufacturing multilayer wiring board using the same | |
JP2012134502A (en) | Multilayer printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
LAPS | Lapse due to unpaid annual fee |