KR100752735B1 - System for detecting timing phase offset of packet-based wireless communication and a method for the same - Google Patents
System for detecting timing phase offset of packet-based wireless communication and a method for the same Download PDFInfo
- Publication number
- KR100752735B1 KR100752735B1 KR1020060032521A KR20060032521A KR100752735B1 KR 100752735 B1 KR100752735 B1 KR 100752735B1 KR 1020060032521 A KR1020060032521 A KR 1020060032521A KR 20060032521 A KR20060032521 A KR 20060032521A KR 100752735 B1 KR100752735 B1 KR 100752735B1
- Authority
- KR
- South Korea
- Prior art keywords
- reference signal
- value
- sampling
- packet
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/0035—Synchronisation arrangements detecting errors in frequency or phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
도 1은 본 발명의 일 실시예에 의한 패킷기반 무선통신의 타이밍 위상 오차 검출 시스템을 설명하기 위해 나타낸 시스템 구성도,1 is a system configuration diagram illustrating a timing phase error detection system for packet-based wireless communication according to an embodiment of the present invention;
도 2a는 패킷 검색부에서 출력된 기준신호 유사치를 이용하여 타이밍 위상 오차를 검출하는 과정에서 타이밍 위상 오차가 없는 경우의 기준신호 유사치를 나타낸 도면,2A is a diagram illustrating a reference signal similarity value when there is no timing phase error in a process of detecting a timing phase error using a reference signal similarity output from the packet searcher;
도 2b는 패킷 검색부에서 출력된 기준신호 유사치를 이용하여 타이밍 위상 오차를 검출하는 과정에서 타이밍 위상이 마이너스 방향으로 시프트되어 있는 경우의 기준신호 유사치를 나타낸 도면,FIG. 2B is a diagram illustrating reference signal similarities when timing phases are shifted in a negative direction in a process of detecting timing phase errors using reference signal similarities output from the packet search unit; FIG.
도 2c는 패킷 검색부에서 출력된 기준신호 유사치를 이용하여 타이밍 위상 오차를 검출하는 과정에서 타이밍 위상이 플러스 방향으로 시프트되어 있는 경우의 기준신호 유사치를 나타낸 도면,2C is a diagram illustrating a reference signal similarity value when the timing phase is shifted in the plus direction in the process of detecting a timing phase error using the reference signal similarity output from the packet searcher;
도 3은 본 발명의 일 실시예에 의한 패킷기반 무선통신 타이밍 위상 오차 검출 방법을 설명하기 위해 나타낸 순서도이다.3 is a flowchart illustrating a packet-based wireless communication timing phase error detection method according to an embodiment of the present invention.
*도면의 주요부호에 대한 설명** Description of the major symbols in the drawings *
10 : 신호 수신부 20 : 신호 샘플링부10: signal receiving unit 20: signal sampling unit
30 : 패킷 검색부 40 : 패킷 시작점 임시 추정부30: packet search unit 40: packet start point temporary estimation unit
50 : 타이밍 위상 오차 검출부 60 : 메모리50: timing phase error detection unit 60: memory
본 발명은 패킷기반 무선통신의 타이밍 위상 오차 검출 시스템 및 그 검출 방법에 관한 것으로, 입력 신호에 대하여 미리 설정된 기준신호를 이용하여 상호 상관값(cross correlation)을 구하거나 정합 필터(matched filter)를 통과시킴으로써 구해진 최대값의 이전과 이후 값의 차이를 이용하여 타이밍 위상 오차를 구함으로써, 추가적인 타이밍 위상 검출 회로가 필요없이 간단한 구성만으로 타이밍 위상 오차를 알아낼 수 있는 패킷기반 무선통신의 타이밍 위상 오차 검출 시스템 및 그 검출 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timing phase error detection system for packet-based wireless communication and a method of detecting the same. The timing phase error detection system of packet-based wireless communication which can find out the timing phase error by simple configuration without the need for additional timing phase detection circuit by using the difference between the value before and after the maximum value obtained by The detection method is related.
일반적인 패킷기반 무선통신 시스템은 패킷의 앞부분에 위치한 프리앰블(pre amble)을 인식하여 패킷의 존재 유무를 판별하여 패킷 동기가 이루어지게 된다. 그 다음으로 상호 상관(cross correlation) 또는 정합 필터(matched filter) 등의 방법을 이용하여 기준신호와 수신신호의 연속적인 비교를 통해 초기 타이밍 동기가 이루어지게 된다. 즉, 특정 코드를 구성하고 있는 샘플링된 수신신호가 시간의 흐름에 따라 판독되는 과정에서, 기준신호와의 유사한 정도가 최대가 되는 샘플링 지점에 나타나면 이 지점을 패킷의 시작점으로 인식한다. 이러한 디지털 도메인에서의 타이밍 동기는 샘플링 주파수가 높을수록 정밀하게 이루어진다.A general packet-based wireless communication system recognizes a preamble located at the front of a packet, determines whether a packet exists, and performs packet synchronization. Next, initial timing synchronization is performed by successive comparison between the reference signal and the received signal using a method such as cross correlation or matched filter. That is, when the sampled received signal constituting the specific code is read over time, if the similarity with the reference signal appears at the maximum sampling point, this point is recognized as the start point of the packet. Timing synchronization in this digital domain is more precise at higher sampling frequencies.
이상적인 초기 타이밍 동기는 수신신호와 기준신호와 위상 오차가 모두 0이 되어야 한다. 그러나 각 샘플링 사이에는 샘플링이 되지 않는 구간이 존재하므로 이 구간 동안의 수신신호는 감지할 수가 없다. 즉 초기 타이밍 동기가 이루어진 후에도 실제 패킷의 시작점은 1/2 샘플 구간에 랜덤하게 분포하므로, 타이밍 위상 오차가 1/2 샘플 구간만큼 존재하게 된다. 이러한 위상 오차는 수신 성능에 영향을 미치게 되며, 샘플링 주파수를 충분히 높일 수 없는 시스템의 경우에는 심각한 문제를 초래할 수 있는 문제점이 있다.The ideal initial timing sync should be zero for both the received signal, the reference signal, and the phase error. However, since there is a section that is not sampled between each sampling, the received signal during this section cannot be detected. That is, even after the initial timing synchronization is performed, the starting point of the actual packet is randomly distributed in the 1/2 sample interval, so that the timing phase error exists by 1/2 sample interval. This phase error affects the reception performance, and there is a problem that can cause serious problems in the case of a system that can not sufficiently increase the sampling frequency.
따라서, 이와 같은 원인으로 생겨날 수 있는 타이밍 위상 오차를 보정하여 타이밍 동기를 실현하기 위해서는 타이밍 위상 오차를 먼저 알아내는 것이 중요하다. 타이밍 위상 오차를 알아내기 위해서는 Early-Late 게이트 등과 같은 타이밍 위상 오차를 추정하는 회로가 필요하다.Therefore, in order to realize timing synchronization by correcting the timing phase error that may be caused by such a cause, it is important to find out the timing phase error first. In order to determine the timing phase error, a circuit for estimating the timing phase error such as an early-late gate is required.
또한, 이와 같이 추정된 오차의 보정은 ADC Clock의 위상 제어를 통해 이루어지므로, VCO 또는 NCO 등의 발진회로가 필요하게 된다. 따라서 복잡도와 가격의 제한을 받는 무선통신 시스템의 경우에는 초기의 타이밍 동기가 이루어진 후에 이와 같은 회로 구성에 따른 지속적인 트래킹을 실현하기 힘들다는 문제점이 있었다.In addition, since the correction of the estimated error is performed through the phase control of the ADC clock, an oscillation circuit such as a VCO or an NCO is required. Therefore, in the case of a wireless communication system that is limited in complexity and price, there is a problem that it is difficult to realize continuous tracking according to the circuit configuration after the initial timing synchronization.
또한, 이와 같은 보정되지 않은 타이밍 위상 오차는 수신신호의 전체 패킷에 걸쳐 수신 감도를 감소시키는 주요 원인이 된다는 문제점이 있다.In addition, such an uncorrected timing phase error has a problem of being a major cause of reducing reception sensitivity over the entire packet of the received signal.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 입력 신호에 대하여 미리 설정된 기준신호를 이용하여 상호 상관값(cross correlation)을 구하거나 정합 필터(matched filter)를 통과시킴으로써 구해진 최대값의 이전과 이후 값의 차이를 이용하여 타이밍 위상 오차를 구함으로써, 추가적인 타이밍 위상 검출 회로가 필요없이 간단한 구성만으로 타이밍 위상 오차를 알아낼 수 있는 타이밍 위상 오차 검출 시스템 및 그 검출 방법을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above-mentioned problem, and it is possible to obtain a cross correlation using a preset reference signal with respect to an input signal, or to compare the maximum value obtained by passing a matched filter. Thereafter, a timing phase error is obtained by using a difference in values, and thus, a timing phase error detection system and a method for detecting the timing phase error can be detected by a simple configuration without the need for an additional timing phase detection circuit.
상기와 같은 목적을 달성하기 위한 본 발명의 패킷기반 무선통신의 타이밍 위상 오차 검출 시스템은,The timing phase error detection system of the packet-based wireless communication of the present invention for achieving the above object,
외부 신호를 입력받는 신호 수신부;A signal receiver receiving an external signal;
상기 신호 수신부로부터 제공되는 입력 신호를 일정 시간 간격으로 샘플링한 샘플링 값을 출력하는 신호 샘플링부;A signal sampling unit outputting a sampling value obtained by sampling the input signal provided from the signal receiving unit at a predetermined time interval;
상기 신호 샘플링부를 통해 출력되는 샘플링 값을 패킷 시작점을 찾기 위해 미리 저장된 기준신호와 연속적으로 비교하여 유사한 정도가 높은 정도를 나타내는 기준신호 유사치를 출력하는 패킷 검색부;A packet search unit for comparing a sampling value output through the signal sampling unit with a reference signal stored in advance to find a packet start point and outputting a reference signal similarity value indicating a high degree of similarity;
상기 기준신호 유사치 중 기 설정된 유사치 임계값을 넘는 값들을 선택하여 그 중에서 최대값을 출력하는 패킷 시작점 임시 추정부;A packet starting point temporary estimator for selecting values exceeding a preset similarity threshold among the reference signal similarities and outputting a maximum value among them;
상기 패킷 시작점 임시 추정부에서 출력된 최대값의 바로 이전 샘플링 값에 대한 기준신호 유사치와 바로 다음 샘플링 값에 대한 기준신호 유사치의 차를 구하여 출력하는 타이밍 위상 오차 검출부; 및A timing phase error detector which obtains and outputs a difference between a reference signal similarity value for the immediately previous sampling value and a reference signal similarity value for the next sampling value of the maximum value output from the packet start point temporary estimator; And
패킷 시작점을 찾기 위한 기준신호, 상기 유사치 임계값이 저장되어 있으며, 상기 샘플링 값, 상기 기준신호 유사치를 입력받아 저장하는 메모리;를 포함하여 구성된다.And a reference signal for finding a packet start point and the similarity threshold value, and a memory configured to receive and store the sampling value and the similarity value of the reference signal.
여기서, 상기 패킷 검색부에서 출력되는 기준신호 유사치는, 상기 샘플링 값과 상기 기준신호와의 상호 상관값(cross correlation)인 것을 특징으로 한다.Here, the reference signal similarity output from the packet search unit is a cross correlation between the sampling value and the reference signal.
또한, 상기 패킷 검색부는, 입력 신호의 프리앰블과 매칭된 정합 필터(matched filter)로 구현될 수도 있는 것을 특징으로 한다.The packet search unit may be implemented as a matched filter matched with a preamble of an input signal.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 패킷기반 무선통신의 타이밍 위상 오차 검출 방법은,In addition, the timing phase error detection method of the packet-based wireless communication of the present invention for achieving the above object,
외부 아날로그 신호를 입력받는 제1단계;A first step of receiving an external analog signal;
상기 입력 신호를 일정 시간 간격으로 샘플링한 샘플링 값을 출력하는 제2단계;Outputting a sampling value obtained by sampling the input signal at predetermined time intervals;
상기 샘플링 값을 패킷 시작점을 찾기 위해 미리 저장된 기준신호와 연속적으로 비교하여 유사한 정도가 높은 정도를 나타내는 기준신호 유사치를 출력하는 제3단계;A third step of outputting a reference signal similarity value indicating a high degree of similarity by continuously comparing the sampling value with a previously stored reference signal to find a packet start point;
상기 기준신호 유사치 중 기 설정된 유사치 임계값을 넘는 값들을 선택하여 그 중에서 최대값을 출력하는 제4단계; 및A fourth step of selecting values exceeding a preset similarity threshold among the reference signal similarities and outputting a maximum value among them; And
상기 최대값의 바로 이전 샘플링 값에 대한 기준신호 유사치와 바로 다음 샘플링 값에 대한 기준신호 유사치의 차를 구하여 출력하는 제5단계;로 이루어진다.And a fifth step of obtaining and outputting a difference between a reference signal similarity value for the immediately preceding sampling value of the maximum value and a reference signal similarity value for the next sampling value.
이하, 본 발명의 일 실시예에 의한 패킷기반 무선통신의 타이밍 위상 오차 검출 시스템에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a timing phase error detection system for packet-based wireless communication according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 의한 패킷기반 무선통신의 타이밍 위상 오차 검출 시스템을 설명하기 위해 나타낸 시스템 구성도이다.1 is a system configuration diagram illustrating a timing phase error detection system for packet-based wireless communication according to an embodiment of the present invention.
신호 수신부(10)는 외부로부터 신호를 입력받는 역할을 한다.The
신호 샘플링부(20)는 신호 수신부(10)로부터 제공되는 입력 신호를 일정 시간 간격으로 샘플링한 샘플링 값을 출력하는 역할을 한다. 샘플링 주파수가 높을수록 좀 더 짧은 시간 사이의 입력 신호의 변화를 감지할 수 있다.The
패킷 검색부(30)는 신호 샘플링부(20)를 통해 출력되는 샘플링 값을 패킷 시작점을 찾기 위해 미리 저장된 기준신호와 연속적으로 비교하여 유사한 정도가 높은 정도를 나타내는 기준신호 유사치를 출력하는 역할을 한다. 이때, 기준신호는 입력 신호의 패킷 앞부분에 위치한 프리앰블(pre amble) 코드와 일치하도록 미리 구성된 코드이며, 샘플링 단위에 맞게 일정 개수의 코드로 구성되어 있다.The
여기서, 기준신호 유사치는 샘플링 값과 기준신호와의 상호 상관값(cross correlation)을 계산함으로써 구하거나, 또는 입력 신호의 프리앰블과 매칭된 정합 필터(matched filter)를 통과시킴으로써 구해지게 된다. 프리앰블 코드의 특징은 기준신호와 위와 같은 소정의 연산을 통해 두 신호를 비교하는 과정에서 두 신호의 위상이 조금이라도 어긋나면 출력값이 급격히 떨어지는데 있다. 따라서 두 신호의 위상이 몇 샘플링 구간 이상 어긋나면 출력값이 거의 바닥상태로 떨어지므로, 출력값은 위상이 가장 유사한 지점을 기준으로 좌우로 급격히 감소한 후 0을 나타내는 삼각뿔 형태를 이루게 된다.Here, the reference signal similarity value is obtained by calculating a cross correlation between the sampling value and the reference signal or by passing a matched filter matched with a preamble of the input signal. The characteristic of the preamble code is that the output value drops sharply when the two signals are out of phase in the process of comparing the two signals through a predetermined operation as described above. Therefore, if the phases of the two signals are shifted for more than a few sampling intervals, the output value falls to almost the bottom state. Therefore, the output value rapidly decreases from side to side based on the point where the phases are most similar to each other, and forms a triangular pyramid representing zero.
패킷 시작점 임시 추정부(40)는 패킷 검색부(30)에서 출력된 일련의 기준신호 유사치 중에서 미리 설정된 유사치 임계값을 넘는 값들을 선택하여, 그 중에서 최대값을 선택하여 출력하는 역할을 한다.The packet starting point
타이밍 위상 오차 검출부(50)는 패킷 검색부(30)에서 출력된 일련의 기준신호 유사치 중에서 패킷 시작점 임시 추정부(40)에서 선택된 최대값을 기준으로 바로 이전 샘플링 값에 대한 기준신호 유사치와 바로 다음 샘플링 값에 대한 기준신호 유사치를 찾아서 그 차를 계산하여 출력한다. 이때, 이 두 기준신호 유사치의 차가 바로 입력 신호와 기준신호와의 타이밍 위상 오차에 해당된다.The timing
메모리(60)는 패킷 시작점을 찾기 위한 기준신호, 유사치 임계값이 미리 저장되어 있으며, 샘플링 값, 기준신호 유사치 등을 입력받아 저장하는 역할을 한다.The
도 2a는 패킷 검색부(30)에서 출력된 기준신호 유사치를 이용하여 타이밍 위상 오차를 검출하는 과정에서 타이밍 위상 오차가 없는 경우의 기준신호 유사치를 나타낸 도면이다.2A illustrates a reference signal similarity value when there is no timing phase error in the process of detecting a timing phase error using the reference signal similarity output from the
기준신호 유사치는 입력 신호에 대하여 수신측에서 이미 갖고 있는 기준신호와의 상호 상관값(cross correlation)을 나타낸 것이다. 또는, 정합 필터(matched filter)를 사용하여 기준신호 유사치를 구할 수도 있다. 상호 상관값을 이용하는 경우와 정합 필터를 사용하는 경우는 계산 방법에 차이가 있으나 특정 조건 하에서는 결과적으로 동일한 값을 출력한다. 따라서, 어느 것을 사용하더라도 큰 차이는 없다.The reference signal similarity value represents the cross correlation value of the input signal with the reference signal that the receiving side already has. Alternatively, the reference signal similarity value may be obtained using a matched filter. There is a difference in the calculation method between using a cross-correlation value and a matching filter, but under the specific conditions, the same value is output as a result. Therefore, there is no big difference in using either.
도시된 바와 같이, 그래프 상에 일정 간격으로 떨어져 있는 값들 중에서 최대값은 삼각형 형태의 가장 위 꼭지점에 해당하는 값이다. 따라서 도2a에 나타난 기준신호 유사치들은 최대값을 기준으로 좌우 대칭 형태를 이루고 있다. 이때, 최대값의 바로 이전 샘플링 값에 대한 기준신호 유사치와 바로 다음 샘플링 값에 대한 기준신호 유사치는 같은 레벨의 값을 갖는다. 따라서, 두 값의 차는 0이므로 결국 위상 오차는 0이며, 이 경우에는 기준신호와 입력신호의 타이밍 위상이 정확히 일치하는 것으로 판단할 수 있다.As shown, the maximum value among the spaced intervals on the graph is a value corresponding to the uppermost vertex in the form of a triangle. Accordingly, the reference signal similarities shown in FIG. 2A are symmetrical with respect to the maximum value. At this time, the reference signal similarity value for the immediately preceding sampling value of the maximum value and the reference signal similarity value for the next sampling value have the same level. Therefore, since the difference between the two values is 0, the phase error is 0. In this case, it can be determined that the timing phase of the reference signal and the input signal is exactly the same.
도 2b는 패킷 검색부에서 출력된 기준신호 유사치를 이용하여 타이밍 위상 오차를 검출하는 과정에서 타이밍 위상이 마이너스 방향으로 시프트되어 있는 경우의 기준신호 유사치를 나타낸 도면이다.2B is a diagram illustrating a reference signal similarity value when the timing phase is shifted in the negative direction in the process of detecting the timing phase error using the reference signal similarity output from the packet search unit.
도시된 바와 같이, 그래프 상에 일정 간격으로 떨어져 있는 값들 중에서 최대값은 삼각형 형태의 가장 위 꼭지점에서 약간 좌측 아래쪽에 위치한 값이다. 그리고 최대값의 바로 이전 샘플링 값에 대한 기준신호 유사치와 바로 다음 샘플링 값에 대한 기준신호 유사치는 도3b에 도시된 바와 같이 서로 다른 레벨의 값을 갖으며, 좌측 값이 우측 값보다 낮은 레벨에 위치함을 알 수 있다. 두 값 사이에는 도시된 바와 같은 소정의 차이가 존재하며, 이 차이가 바로 기준신호와 입력신호 간의 타이밍 위상 오차에 해당된다.As shown, among the values spaced at regular intervals on the graph, the maximum value is a value located slightly lower left from the uppermost vertex in the form of a triangle. The reference signal similarity value for the immediately preceding sampling value of the maximum value and the reference signal similarity value for the next sampling value have different levels as shown in FIG. 3B, and the left value is at a level lower than the right value. It can be seen that it is located. There is a predetermined difference between the two values as shown, and this difference corresponds to a timing phase error between the reference signal and the input signal.
도 2c는 패킷 검색부에서 출력된 기준신호 유사치를 이용하여 타이밍 위상 오차를 검출하는 과정에서 타이밍 위상이 플러스 방향으로 시프트되어 있는 경우의 기준신호 유사치를 나타낸 도면이다.2C is a diagram illustrating a reference signal similarity value when the timing phase is shifted in the plus direction in the process of detecting a timing phase error using the reference signal similarity output from the packet search unit.
도시된 바와 같이, 그래프 상에 일정 간격으로 떨어져 있는 값들 중에서 최대값은 삼각형 형태의 가장 위 꼭지점에서 약간 우측 아래쪽에 위치한 값이다. 그리고 최대값의 바로 이전 샘플링 값에 대한 기준신호 유사치와 바로 다음 샘플링 값에 대한 기준신호 유사치는 도2c에 도시된 바와 같이 서로 다른 레벨의 값을 갖으며, 좌측 값이 우측 값보다 높은 레벨에 위치함을 알 수 있다. 두 값 사이에는 도시된 바와 같은 소정의 차이가 존재하며, 이 차이가 바로 기준신호와 입력신호 간의 타이밍 위상 오차에 해당된다.As shown, among the values spaced at regular intervals on the graph, the maximum value is a value located slightly lower right from the uppermost vertex in the form of a triangle. The reference signal similarity value for the immediately preceding sampling value of the maximum value and the reference signal similarity value for the next sampling value have different levels, as shown in FIG. 2C, and the left value is higher than the right value. It can be seen that it is located. There is a predetermined difference between the two values as shown, and this difference corresponds to a timing phase error between the reference signal and the input signal.
도 3은 본 발명의 일 실시예에 의한 패킷기반 무선통신 타이밍 위상 오차 검출 방법을 설명하기 위해 나타낸 순서도이다.3 is a flowchart illustrating a packet-based wireless communication timing phase error detection method according to an embodiment of the present invention.
도시된 바와 같이, 먼저 외부로부터 아날로그 신호를 입력받는다(S100).As shown, first receives an analog signal from the outside (S100).
다음으로, S100 단계에서 외부로부터 입력받은 입력 신호를 일정 시간 간격 으로 샘플링한 샘플링 값을 출력한다(S200).Next, in step S100, a sampling value obtained by sampling the input signal received from the outside at a predetermined time interval is output (S200).
그 다음, S200 단계에서 출력된 샘플링 값을 패킷 시작점을 찾기 위해 미리 저장된 기준신호와 연속적으로 비교하여 기준신호 유사치를 출력한다(S300). 여기에서 기준신호 유사치는 샘플링 값과 기준신호와의 유사한 정도를 나타낸다.Thereafter, the sampling value output in step S200 is continuously compared with a reference signal stored in advance to find a packet start point, and a reference signal similarity value is output (S300). Here, the reference signal similarity represents a degree of similarity between the sampling value and the reference signal.
그 다음, S300 단계에서 출력된 기준신호 유사치 중 기 설정된 유사치 임계값을 넘는 값들을 선택하여 그 중에서 최대값을 출력한다(S400).Next, among the reference signal similarities output in step S300, values exceeding a preset similarity threshold value are selected and a maximum value is output therefrom (S400).
그 다음, S400 단계에서 출력된 최대값의 바로 이전 샘플링 값에 대한 기준신호 유사치와 바로 다음 샘플링 값에 대한 기준신호 유사치의 차를 구하여 출력한다(S500). 그러면, 여기서 출력된 값이 바로 타이밍 위상 오차에 해당된다. 즉, 이 값은 종래의 Early-Late 게이트를 사용해서 위상 오차를 구하는 기술에 있어서, Early-Late 게이트의 양 끝단에 나타나는 위상 오차와 동일한 값을 나타낸다.Next, the difference between the reference signal similarity value for the immediately previous sampling value and the reference signal similarity value for the immediately next sampling value is calculated and output (S500). Then, the value output here corresponds to the timing phase error. That is, this value represents the same value as the phase error appearing at both ends of the Early-Late gate in the technique of calculating the phase error using a conventional Early-Late gate.
이와 같은 과정을 거쳐서 구해진 타이밍 위상 오차는 추가적인 보정 회로에서 타이밍 위상을 보정하는 데 쓰이게 된다.The timing phase error obtained through this process is used to correct the timing phase in an additional correction circuit.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형, 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope of the technical spirit of the present invention for those skilled in the art to which the present invention pertains. Modifications may be made and such substitutions, changes and the like should be regarded as belonging to the following claims.
상술한 바와 같이, 본 발명에 따른 패킷기반 무선통신의 타이밍 위상 오차 검출 시스템 및 그 검출 방법에 의하면, 입력 신호에 대하여 미리 설정된 기준신호를 이용하여 상호 상관값(cross correlation)을 구하거나 정합 필터(matched filter)를 통과시킴으로써 구해진 최대값의 이전과 이후 값의 차이를 이용하여 타이밍 위상 오차를 구함으로써, 추가적인 타이밍 위상 검출 회로가 필요없이 간단한 구성만으로 타이밍 위상 오차를 알아낼 수 있는 효과가 있다.As described above, according to the timing phase error detection system and method for detecting the packet-based wireless communication according to the present invention, a cross correlation is obtained using a reference signal preset for an input signal or a matched filter ( By calculating the timing phase error using the difference between the value before and after the maximum value obtained by passing the matched filter, it is possible to find the timing phase error with a simple configuration without the need for an additional timing phase detection circuit.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060032521A KR100752735B1 (en) | 2006-04-10 | 2006-04-10 | System for detecting timing phase offset of packet-based wireless communication and a method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060032521A KR100752735B1 (en) | 2006-04-10 | 2006-04-10 | System for detecting timing phase offset of packet-based wireless communication and a method for the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100752735B1 true KR100752735B1 (en) | 2007-08-28 |
Family
ID=38615593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060032521A KR100752735B1 (en) | 2006-04-10 | 2006-04-10 | System for detecting timing phase offset of packet-based wireless communication and a method for the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100752735B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07250120A (en) * | 1994-03-08 | 1995-09-26 | Kokusai Electric Co Ltd | Frame synchronizing circuit for equalizer |
| KR970064053A (en) * | 1996-02-13 | 1997-09-12 | 김광호 | A full-digital symbol timing recovery device |
| KR980012873A (en) * | 1996-07-10 | 1998-04-30 | 가부시끼가이샤 도시바 | Spectrum direct spread signal receiver and acquisition circuit |
| US5943369A (en) * | 1996-02-27 | 1999-08-24 | Thomson Consumer Electronics, Inc. | Timing recovery system for a digital signal processor |
| KR20000034320A (en) * | 1998-11-28 | 2000-06-15 | 윤종용 | Apparatus and method for restoring symbol timing of digital communication receiver |
-
2006
- 2006-04-10 KR KR1020060032521A patent/KR100752735B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07250120A (en) * | 1994-03-08 | 1995-09-26 | Kokusai Electric Co Ltd | Frame synchronizing circuit for equalizer |
| KR970064053A (en) * | 1996-02-13 | 1997-09-12 | 김광호 | A full-digital symbol timing recovery device |
| US5943369A (en) * | 1996-02-27 | 1999-08-24 | Thomson Consumer Electronics, Inc. | Timing recovery system for a digital signal processor |
| KR980012873A (en) * | 1996-07-10 | 1998-04-30 | 가부시끼가이샤 도시바 | Spectrum direct spread signal receiver and acquisition circuit |
| KR20000034320A (en) * | 1998-11-28 | 2000-06-15 | 윤종용 | Apparatus and method for restoring symbol timing of digital communication receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8588774B2 (en) | Technique for determining a cell-identity | |
| JP2679889B2 (en) | Wireless communication device and reception control method of the device | |
| KR101891679B1 (en) | Automatic frequency control under low signal-to-noise conditions | |
| TWI454072B (en) | Frequency estimation | |
| JP2006014334A (en) | Detection apparatus of symbol timing error using channel profile of digital receiver, and detection method of the symbol timing error | |
| JP2021073436A (en) | Flight time detection system and method | |
| US20060115022A1 (en) | System and method for high dynamic acquisition and tracking of signals from the global positioning system | |
| US7907682B2 (en) | Apparatus and method for initial fractional frequency offset estimation in a broadband wireless access communication system | |
| CN112543162B (en) | Short wave communication time-frequency joint synchronization method based on Costas sequence | |
| JPH08307408A (en) | Receiver for timing recovery and frequency estimation and its method | |
| US20220377690A1 (en) | Radio receiver synchronization | |
| WO2002087141A1 (en) | Frame synchronization apparatus and frame synchronization method | |
| KR101421156B1 (en) | Apparatus and Method for acquiring GPS Signal using Multi-stage Partial Cross-Correlator | |
| AU2005315886B2 (en) | Device and method for determining an arrival moment of a reception sequence | |
| KR100752735B1 (en) | System for detecting timing phase offset of packet-based wireless communication and a method for the same | |
| BRPI0720832A2 (en) | Method for synchronizing received digital signal symbols and digital signal receiver using the same method | |
| CN111343118A (en) | Synchronous circuit and synchronous detection method | |
| Ho et al. | Pulse arrival time estimation based on pulse sample ratios | |
| TW201528695A (en) | Digital processing | |
| KR100735497B1 (en) | Packet-based wireless communication system having enhanced timing synchronization and a method for the same | |
| JP4650235B2 (en) | Radio receiving apparatus and radio receiving method | |
| US10708038B2 (en) | Timing lock identification method for timing recovery and signal receiving circuit | |
| US8184742B2 (en) | RF receiver having timing offset recovery function and timing offset recovery method using thereof | |
| US20080240296A1 (en) | Iterative sequential carrier acquisition | |
| JPH09222476A (en) | Radar device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110711 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |