KR100739596B1 - Plasma display device and driving device thereof - Google Patents

Plasma display device and driving device thereof Download PDF

Info

Publication number
KR100739596B1
KR100739596B1 KR1020060023035A KR20060023035A KR100739596B1 KR 100739596 B1 KR100739596 B1 KR 100739596B1 KR 1020060023035 A KR1020060023035 A KR 1020060023035A KR 20060023035 A KR20060023035 A KR 20060023035A KR 100739596 B1 KR100739596 B1 KR 100739596B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
electrodes
electrode
inductor
Prior art date
Application number
KR1020060023035A
Other languages
Korean (ko)
Inventor
여재영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060023035A priority Critical patent/KR100739596B1/en
Application granted granted Critical
Publication of KR100739596B1 publication Critical patent/KR100739596B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • H01F17/06Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • H01F17/06Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F2017/065Core mounted around conductor to absorb noise, e.g. EMI filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display device and a driving method thereof are provided to reduce EMI(Electro Magnetic Interference) by additionally implementing an inductor and a capacitor in a sustain discharge driver. A plasma display device includes a plasma display panel, a controller, and a driver. The plasma display panel includes panel capacitors formed by plural first and second electrodes. A frame is divided into plural sub-fields. The plasma display panel is driven by the controller. The driver alternately supplies first and second voltages to the first and second electrodes during a sustain period. The driver includes a first transistor(Ys'), a first capacitor(C), and an inductor(L). The first transistor connected between a first voltage source and the first electrodes supplies the first voltage to the first electrodes. The first capacitor and the inductor are electrically connected between first and second terminals of the first transistor.

Description

플라즈마 표시 장치 및 그 구동 장치{PLASMA DISPLAY DEVICE AND DRIVING DEVICE THEREOF}Plasma display and its driving device {PLASMA DISPLAY DEVICE AND DRIVING DEVICE THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개념도이다.1 is a conceptual diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.2 is a driving waveform diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 유지 방전 구동 회로를 나타낸 것이다.3 illustrates a sustain discharge driving circuit of a plasma display device according to an exemplary embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 스위치 소자를 나타낸 도면이다.4 is a view showing a switch device according to an embodiment of the present invention.

도 5는 도 3의 유지 방전 구동 회로에서, 도 3에 도시한 일반적인 트랜지스터를 사용한 경우의 주파수 특성과 도 4에 의한 트랜지스터(Ys')를 사용한 경우의 주파수 특성을 비교한 도면이다.FIG. 5 is a diagram comparing the frequency characteristics in the case of using the general transistor shown in FIG. 3 and the frequency characteristics in the case of using the transistor Ys' in FIG. 4 in the sustain discharge driving circuit of FIG. 3.

본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것이다.The present invention relates to a plasma display device and a driving device thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치이다. 플라즈마 표시 장치의 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀(이하 "셀"이라 함)이 매트릭스 (matrix)형태로 배열되어 있다. 이러한 플라즈마 표시 장치는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.The plasma display device is a flat display device that displays characters or images by using plasma generated by gas discharge. In the display panel of the plasma display device, tens to millions or more of discharge cells (hereinafter, referred to as "cells") are arranged in a matrix form according to their size. The plasma display device is classified into a direct current type and an alternating current type according to the shape of a driving voltage waveform to be applied and the structure of a discharge cell.

직류형 플라즈마 표시 장치는 전극이 방전 공간에 그대로 노출되어 있어서, 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 구성하여야 한다는 단점이 있다. 반면 교류형 플라즈마 표시 장치에서는 전극을 유전체층이 덮고 있어, 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며, 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.In the DC plasma display device, since the electrode is exposed to the discharge space as it is, current flows in the discharge space while voltage is applied, and there is a disadvantage in that a resistor for limiting the current must be configured. On the other hand, in the AC plasma display device, since the electrode covers the dielectric layer, the current is limited by the formation of a natural capacitance component, and the electrode is protected from the impact of ions during discharge.

일반적으로 교류형 플라즈마 표시 장치는 한 프레임이 각각의 계조 가중치를 갖는 복수의 서브필드로 분할되어 구동된다. 이때, 방전 셀의 휘도는 복수의 서브필드 중 해당 방전 셀이 발광하는 서브필드의 가중치 합에 의해 결정된다. 또한, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. In general, an AC plasma display device is driven by dividing one frame into a plurality of subfields having respective gray scale weights. In this case, the luminance of the discharge cells is determined by the sum of the weights of the subfields emitted by the corresponding discharge cells among the plurality of subfields. Each subfield also includes a reset period, an address period, and a sustain period.

한편, 플라즈마 표시 장치는 구동되기 위해서 복수의 전원이 사용되므로, 복수의 전원을 인가하기 위한 복수의 스위치 소자가 필요하다. 또한, 최근에는 플라즈마 표시 장치에 의해 표현되는 단위광 및 휘도의 크기가 커지는 경향이 있어, 플라즈마 표시 장치에 포함되는 복수의 스위치 소자는 고전압/고주파수의 특성을 가지게 된다. 이러한 고전압 고주파수의 특성을 가진 스위치 소자가 스위칭 동작을 할 때, 노이즈가 증가하여 전자파장애(Electro-Magnetic Interference, 이하 "EMI" 라 함)가 발생함에 따라, 플라즈마 표시 장치가 안정적으로 동작하지 않을 수 있는 문제점이 있다. On the other hand, since a plurality of power sources are used to drive the plasma display device, a plurality of switch elements for applying a plurality of power sources are required. Also, in recent years, the magnitude of the unit light and the luminance represented by the plasma display device tends to increase, and the plurality of switch elements included in the plasma display device have high voltage / high frequency characteristics. When the switch element having such a high voltage high frequency characteristic performs a switching operation, an increase in noise causes electromagnetic interference (hereinafter referred to as “EMI”), so that the plasma display device may not operate stably. There is a problem.

본 발명은 종래 기술의 문제점을 해결하기 위한 것으로, EMI를 감소시켜 안정적으로 동작할 수 있는 플라즈마 표시 장치 및 그 구동 장치를 제공하는 것을 그 기술적 과제로 한다.The present invention is to solve the problems of the prior art, and to provide a plasma display device and a driving device that can operate stably by reducing the EMI to the technical problem.

이러한 기술적 과제를 달성하기 위한, 본 발명의 한 특징은, 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치를 제공한다. 상기 플라즈마 표시 장치의 구동 장치는, 제1 전압을 공급하는 제1 전원에 제1단이 연결되고, 상기 복수의 제1 전극에 제2단이 전기적으로 연결되어 있는 제1 트랜지스터 및 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원에 제1단이 연결되고, 상기 복수의 제1 전극에 제2단이 전기적으로 연결되어 있는 제2 트랜지스터를 포함한다. 그리고, 상기 제1 트랜지스터의 제1단과 제2단 사이에는 인덕턴스가 가변되는 제1 인덕터 및 제1 커패시터가 전기적으로 연결되고, 상기 제2 트랜지스터의 제1단과 제2단 사이에는 인덕턴스가 가변되는 제2 인덕터 및 제2 커패시터가 전기적으로 연결된다.In order to achieve the above technical problem, an aspect of the present invention provides an apparatus for driving a plasma display device including a plurality of first electrodes and a plurality of second electrodes. In the driving apparatus of the plasma display device, a first transistor and a first voltage having a first end connected to a first power supply for supplying a first voltage and electrically connected to a second end of the plurality of first electrodes. A first transistor is connected to a second power supply for supplying a lower second voltage, and a second transistor is electrically connected to a second terminal of the plurality of first electrodes. The first inductor having the inductance variable and the first capacitor are electrically connected between the first end and the second end of the first transistor, and the first inductance having a variable inductance between the first end and the second end of the second transistor. The second inductor and the second capacitor are electrically connected.

이때, 상기 제1 전압은 유지 기간에서 상기 복수의 제1 전극과 제2 전극에 교대로 인가하는 전압이며, 상기 제1 인덕터의 인덕턴스를 조절하여, 상기 제1 트랜지스터의 스위칭 동작에 따른 공진 주파수의 시정수를 조절하고, 상기 제2 인덕터의 인덕턴스를 조절하여, 상기 제2 트랜지스터의 스위칭 동작에 따른 공진 주파수의 시정수를 조절할 수 있다.In this case, the first voltage is a voltage that is alternately applied to the plurality of first electrodes and the second electrode in the sustain period, and by adjusting the inductance of the first inductor, the resonance frequency according to the switching operation of the first transistor. The time constant of the resonance frequency according to the switching operation of the second transistor may be adjusted by adjusting the time constant and adjusting the inductance of the second inductor.

또한, 본 발명의 다른 특징은, 복수의 제1 전극 및 복수의 제2 전극을 포함하고, 상기 제1 전극 및 상기 제1 전극에 대응하는 제2 전극에 의해 패널 커패시터가 형성되는 플라즈마 표시 패널, 한 프레임을 복수의 서브필드로 분할하여 상기 플라즈마 표시 패널이 구동되도록 하는 제어부, 그리고, 유지 기간에서, 상기 복수의 제1 전극과 제2 전극에 교대로 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 인가하는 구동부를 포함하는 플라즈마 표시 장치를 제공한다. 상기 구동부는, 상기 제1 전압을 공급하는 제1 전원 및 상기 복수의 제1 전극과 상기 제1 전원 사이에 연결되어, 턴온하면 상기 복수의 제1 전극에 상기 제1 전압을 공급하는 제1 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제1단과 제2단 사이에는 제1 커패시터 및 인덕턴스가 가변되는 제1 인덕터가 전기적으로 연결된다. 이때, 상기 제1 인덕터의 인덕턴스를 조절하여 상기 제1 트랜지스터의 스위칭 동작에 따른 공진 주파수의 시정수가 조절될 수 있다.According to another aspect of the present invention, there is provided a plasma display panel including a plurality of first electrodes and a plurality of second electrodes, wherein a panel capacitor is formed by the first electrode and a second electrode corresponding to the first electrode, A control unit for dividing one frame into a plurality of subfields to drive the plasma display panel, and a first voltage and a first lower voltage lower than the first voltage alternately to the plurality of first and second electrodes during a sustain period. A plasma display device including a driver for applying two voltages is provided. The driving unit may include a first power supply for supplying the first voltage and a first transistor connected between the plurality of first electrodes and the first power supply and supplying the first voltage to the plurality of first electrodes when turned on. And a first inductor having a variable inductance and a first capacitor are electrically connected between the first end and the second end of the first transistor. In this case, the time constant of the resonance frequency according to the switching operation of the first transistor may be adjusted by adjusting the inductance of the first inductor.

또한, 상기 구동부는 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 및 상기 복수의 제1 전극과 상기 제2 전원 사이에 연결되어, 턴온하면 상기 복수의 제1 전극에 상기 제2 전압을 공급하는 제2 트랜지스터를 더 포함하고, 상기 제2 트랜지스터의 제1단과 제2단 사이에는 제2 커패시터 및 인덕턴스가 가변되는 제2 인덕터가 전기적으로 연결된다. 이때, 상기 제2 인덕터의 인덕턴스를 조절하여, 상기 제2 트랜지스터의 스위칭 동작에 따른 공진 주파수의 시정수를 조절할 수 있다.The driving unit may be connected to a second power supply for supplying a second voltage lower than the first voltage, and between the plurality of first electrodes and the second power supply, and when turned on, the second voltage to the plurality of first electrodes. Further comprising a second transistor for supplying a second capacitor between the first terminal and the second terminal of the second transistor and the second inductor of the variable inductance is electrically connected. At this time, by adjusting the inductance of the second inductor, it is possible to adjust the time constant of the resonance frequency according to the switching operation of the second transistor.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상 세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, which means that it may further include other components, except to exclude other components unless otherwise stated.

이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.Hereinafter, a plasma display device and a driving device thereof according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개념도이다.1 is a conceptual diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다. 플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1-Am)(이하 "A 전극"이라 함), 그리고 행 방향으로 뻗어 있는 복수의 유지 전극(X1-Xn) (이하 "X 전극"이라 함) 및 복수의 주사 전극(Y1-Yn) (이하 "Y 전극"이라 함)을 포함한다. 복수의 Y 전극(Y1-Yn) 및 X 전극(X1-Xn)은 서로 쌍을 이루며 배열되어 있다. 그리고 인접하는 Y 전극(Y1-Yn)과 X 전극(X1-Xn) 및 A 전극(A1-Am)이 교차하는 곳에 방전 셀(12)이 형성된다.As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500. ). The plasma display panel 100 includes a plurality of address electrodes A1-Am (hereinafter referred to as "A electrodes") extending in a column direction, and a plurality of sustain electrodes X1-Xn (hereinafter referred to as "X electrodes") extending in a row direction. Electrodes ") and a plurality of scan electrodes Y1-Yn (hereinafter referred to as" Y electrodes "). The plurality of Y electrodes Y1-Yn and the X electrodes X1-Xn are arranged in pairs with each other. The discharge cell 12 is formed where the adjacent Y electrodes Y1-Yn, the X electrodes X1-Xn and the A electrodes A1-Am cross each other.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 하나의 프레임을 각각의 가중치를 가지는 복수의 서브필드로 분할하여 구동한다. The controller 200 receives an image signal from the outside and outputs an address electrode driving control signal, a sustain electrode driving control signal, and a scan electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields having respective weights.

어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 신호를 각 A 전극(A1-Am)에 인가한다. 유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가하고, 주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가한다. The address electrode driver 300 receives an address electrode driving control signal from the controller 200 and applies a signal for selecting a discharge cell to be displayed to each of the A electrodes A1-Am. The sustain electrode driver 500 receives the sustain electrode driving control signal from the controller 200 to apply a driving voltage to the X electrodes X1-Xn, and the scan electrode driver 400 controls the scan electrode driving from the controller 200. The signal is received and a driving voltage is applied to the Y electrodes Y1-Yn.

다음, 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 알아본다. 아래에서는 편의상 하나의 셀을 형성하는 Y 전극, X 전극 및 A 전극에 인가되는 구동 파형에 대해서만 설명한다.Next, a driving waveform of the plasma display device according to an exemplary embodiment of the present invention will be described. In the following description, only the driving waveforms applied to the Y electrode, the X electrode, and the A electrode forming one cell will be described.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.2 is a driving waveform diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 2에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는, A 전극 및 X 전극이 기준 전압(도 2에서는, "0V"로 도시함)으로 유지한 상태에서 Y 전극의 전압이 Vs 전압에서 Vset 전압까지 점진적으로 증가된다. 도 2에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. 이와 같이, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "리셋 방전"이라 함)이 일어나면서, Y 전극에는 (-)의 벽 전하가 형성되고 X 전극 및 A 전극에는 (+)의 벽 전하가 형성된다.As shown in Fig. 2, in the rising period of the reset period, the voltage of the Y electrode is changed from the Vs voltage to the Vset voltage while the A electrode and the X electrode are kept at the reference voltage (shown as "0V" in Fig. 2). It is gradually increased. In FIG. 2, the voltage of the Y electrode is shown to increase in the form of a lamp. As described above, while the voltage of the Y electrode is increased, a weak discharge (hereinafter referred to as "reset discharge") occurs between the Y electrode and the X electrode and between the Y electrode and the A electrode, and a negative wall is formed on the Y electrode. An electric charge is formed and positive wall charges are formed on the X electrode and the A electrode.

리셋 기간의 하강 기간에서는, A 전극과 X 전극의 전압이 각각 기준 전압과 Ve 전압으로 유지한 상태에서, Y 전극의 전압이 Vs 전압에서 Vnf 전압까지 점진적으로 감소된다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-)의 벽 전하와 X 전극 및 A 전극에 형성된 (+)의 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy) 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V 전압이 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.In the falling period of the reset period, while the voltages of the A electrode and the X electrode are maintained at the reference voltage and the Ve voltage, respectively, the voltage of the Y electrode gradually decreases from the Vs voltage to the Vnf voltage. Then, while the voltage of the Y electrode decreases, a weak discharge occurs between the Y electrode and the X electrode, and between the Y electrode and the A electrode, and the negative wall charges formed on the Y electrode and the (+) The wall charge is erased. In general, the magnitude of the voltage (Vnf-Ve) is set near the discharge start voltage Vfxy between the Y electrode and the X electrode. As a result, the wall voltage between the Y electrode and the X electrode becomes almost 0 V, and it is possible to prevent the cells in which the address discharge has not occurred in the address period from being misdischarged in the sustain period.

어드레스 기간에서는, 켜질 방전 셀을 선택하기 위해서, X 전극에 Ve 전압을 인가한 상태에서, 복수의 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스를 인가한다. 이때, Y 전극에 의해 VscL 전압이 인가된 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 통과하는 A 전극에 Va 전압을 인가한다. 그러면, Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극 사이 및 VscL 전압이 인가된 Y 전극과 Ve 전압이 인가된 X 전극 사이에서 어드레스 방전이 일어나 Y 전극에 (+)의 벽 전하, A 전극 및 X 전극에 각각 (-)의 벽 전하가 형성된다. 여기서, VscL 전압은 Vnf 전압과 같거나 낮은 레벨로 설정될 수 있다. 그리고 VscL 전압이 인가되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압이 인가되고, 선택되지 않는 방전 셀의 A 전극에는 기준 전압이 인가된다. In the address period, in order to select a discharge cell to be turned on, while a Ve voltage is applied to the X electrode, a scanning pulse having a VscL voltage is sequentially applied to the plurality of Y electrodes. At this time, the Va voltage is applied to the A electrode passing through the discharge cell to be selected from among the plurality of discharge cells to which the VscL voltage is applied by the Y electrode. Then, an address discharge occurs between the A electrode to which the Va voltage is applied and the Y electrode to which the VscL voltage is applied, and the Y electrode to which the VscL voltage is applied, and the X electrode to which the Ve voltage is applied, thereby generating a positive wall charge on the Y electrode, A negative wall charge is formed on the A electrode and the X electrode, respectively. Here, the VscL voltage may be set at a level equal to or lower than the Vnf voltage. The VscH voltage higher than the VscL voltage is applied to the Y electrode to which the VscL voltage is not applied, and the reference voltage is applied to the A electrode of the discharge cell that is not selected.

유지 기간에서는 Y 전극과 X 전극에 Vs 전압과 0V 전압을 교대로 가지는 유 지 방전 펄스가 반대 위상으로 인가되어 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.In the sustain period, a sustain discharge pulse having alternating Vs voltage and 0V voltage is applied to the Y electrode and the X electrode in the opposite phase to generate a sustain discharge between the Y electrode and the X electrode. Thereafter, the process of applying the sustain discharge pulse of the Vs voltage to the Y electrode and the process of applying the sustain discharge pulse of the Vs voltage to the X electrode are repeated the number of times corresponding to the weight indicated by the corresponding subfield.

한편, 유지 기간에서 Y 전극과 X 전극에 Vs 전압 레벨의 유지 방전 펄스를 교대로 공급하는 유지 방전 구동 회로는 고전압/고주파수의 유지방전펄스에 의해 EMI가 많이 발생하게 된다. 이하에서는, EMI를 줄일 수 있는 플라즈마 표시 장치의 구동 장치에 대해 도 3 내지 도 5를 참조하여 상세히 알아본다.On the other hand, in the sustain discharge driving circuit which alternately supplies sustain discharge pulses of the Vs voltage level to the Y electrode and the X electrode in the sustain period, a lot of EMI is generated by the sustain discharge pulses of high voltage / high frequency. Hereinafter, a driving apparatus of a plasma display device capable of reducing EMI will be described in detail with reference to FIGS. 3 to 5.

도 3은 플라즈마 표시 장치의 유지 방전 구동 회로를 나타낸 것이다.3 shows a sustain discharge driving circuit of the plasma display device.

이하에서, 스위치 소자로서 이용되는 트랜지스터는 바디 다이오드(미도시)를 갖는 n-채널 전계 효과 트랜지스터(FET, Field Effect Transistor)로 도시하였으며, 바디 다이오드의 캐소드는 트랜지스터의 드레인에, 바디 다이오드의 애노드는 트랜지스터의 소스에 각각 연결된다. 이러한 트랜지스터는 동일 또는 유사한 기능을 하는 다른 스위치 소자로 대체될 수 있으며, 각 트랜지스터는 병렬 연결된 복수의 트랜지스터로 형성될 수도 있다. 또한, Y 전극 및 Y 전극에 대응하는 X 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였으며, 전원은 그 전원이 공급하는 전압으로 도시하였다.Hereinafter, a transistor used as a switch element is shown as an n-channel field effect transistor (FET) having a body diode (not shown), where the cathode of the body diode is at the drain of the transistor and the anode of the body diode is Respectively connected to the source of the transistor. Such transistors may be replaced by other switch elements having the same or similar function, and each transistor may be formed of a plurality of transistors connected in parallel. In addition, the capacitive component formed by the Y electrode and the X electrode corresponding to the Y electrode is shown by the panel capacitor Cp, and the power source is shown by the voltage supplied by the power source.

도 3에서는, X 전극과 Y 전극에 각각 연결된 유지 방전 구동 회로만을 도시하였으며, 이러한 유지 방전 구동 회로는 유지 기간에서 X 전극과 Y 전극에 교대로 Vs 전압 레벨의 유지 방전 펄스를 교대로 인가한다. 그리고, 본 발명의 실시예를 설명하는 데에 불필요한 부분은 생략하거나 간략하게 표시하였다. 또한, X 전극에 전기적으로 연결된 유지 방전 구동 회로(510)와 Y 전극에 전기적으로 연결된 유지 방전 구동 회로(410)은 그 구조 및 동작이 유사하므로, 간결한 설명을 위하여, Y 전극에 전기적으로 연결된 유지 방전 구동 회로(410) 만을 설명하고, X 전극에 연결된 유지 방전 구동 회로(510)에 대한 상세한 설명은 생략한다.In Fig. 3, only the sustain discharge driving circuits respectively connected to the X electrode and the Y electrode are shown, and this sustain discharge driving circuit alternately applies the sustain discharge pulses of the Vs voltage level to the X electrode and the Y electrode alternately in the sustain period. In addition, parts unnecessary for describing the embodiments of the present invention are omitted or briefly shown. In addition, since the structure and operation of the sustain discharge drive circuit 510 electrically connected to the X electrode and the sustain discharge drive circuit 410 electrically connected to the Y electrode are similar in structure and operation, for the sake of brevity, Only the discharge driving circuit 410 will be described, and a detailed description of the sustain discharge driving circuit 510 connected to the X electrode will be omitted.

Y 전극에 연결된 유지 방전 구동 회로(410)는 Vs 전압을 공급하는 전원(Vs), 0V 전압을 공급하는 전원(0V), 트랜지스터(Ys, Yg) 및 패널 커패시터(Cp)의 전력을 회수하여 재사용하는 전력 회수 회로(411)를 포함한다. 상세히 도시하지 않았으나, 전력 회수 회로(411)는 LC 공진에 의해 패널 커패시터의 전압이 재사용하기 위하여, 인덕터와 커패시터를 포함하며, 이때 커패시터에는 Vs 전압과 0V 전압 사이의 전압 레벨을 가지는 전압이 충전된다. The sustain discharge driving circuit 410 connected to the Y electrode recovers and reuses the power of the power supply Vs supplying the Vs voltage, the power supply 0V supplying the 0V voltage, the transistors Ys, Yg, and the panel capacitor Cp. The power recovery circuit 411 is included. Although not shown in detail, the power recovery circuit 411 includes an inductor and a capacitor for reusing the voltage of the panel capacitor by LC resonance, where the capacitor is charged with a voltage having a voltage level between the Vs voltage and the 0V voltage. .

그리고, 트랜지스터(Ys)의 드레인은 전원(Vs)에 연결되고, 트랜지스터(Ys)의 소스는 Y 전극에 전기적으로 연결되어, 트랜지스터(Ys)가 턴온하면 Y 전극에 Vs 전압이 인가된다. 그리고, 트랜지스터(Yg)의 드레인은 Y 전극에 전기적으로 연결되며, 트랜지스터(Yg)의 소스는 전원(GND)에 연결되어, 트랜지스터(Yg)가 턴온하면 Y 전극에 0V 전압이 인가된다.The drain of the transistor Ys is connected to the power supply Vs, the source of the transistor Ys is electrically connected to the Y electrode, and the Vs voltage is applied to the Y electrode when the transistor Ys is turned on. The drain of the transistor Yg is electrically connected to the Y electrode, the source of the transistor Yg is connected to the power source GND, and a 0V voltage is applied to the Y electrode when the transistor Yg is turned on.

한편, 트랜지스터(Ys, Yg)의 소스와 드레인 사이에는 기생 커패시턴스가 존재한다. 또한 도 3에 도시한 것과 같이, 트랜지스터(Ys)가 턴온하여 발생되는 전원(Vs), 트랜지스터(Ys) 및 패널 커패시터(Cp)의 전류 경로(①)에는 기생 인덕턴스가 존재한다. 따로 도시하지 않았으나, 트랜지스터(Yg)가 턴온하여 발생되는 패널 커 패시터(Cp), 트랜지스터(Yg) 및 전원(0V)의 전류 경로에도 기생 인덕턴스가 존재하게 된다. 이러한 기생 커패시턴스 및 기생 인덕턴스에 의해, 트랜지스터(Ys) 또는 트랜지스터(Yg)가 턴온하면, 공진 주파수(이하, "기생 공진 주파수"라 함)가 발생된다.On the other hand, parasitic capacitance exists between the source and the drain of the transistors Ys and Yg. In addition, as shown in FIG. 3, parasitic inductance is present in the current path ① of the power supply Vs, the transistor Ys, and the panel capacitor Cp generated when the transistor Ys is turned on. Although not shown separately, parasitic inductances are also present in the current paths of the panel capacitor Cp, the transistor Yg, and the power supply 0V generated by turning on the transistor Yg. By such parasitic capacitance and parasitic inductance, when the transistor Ys or the transistor Yg is turned on, a resonance frequency (hereinafter referred to as "parasitic resonance frequency") is generated.

이러한 기생 공진 주파수가 플라즈마 표시 장치의 측정 가능한 주파수 영역에 포함될 경우, 기생 공진 주파수에 따른 전력 손실의 최대점(Peak)이 측정 가능한 주파수 영역에 포함되므로, 회로상의 전력 손실이 커지고 EMI로 인한 방사량도 증가하게 된다. 이때, 플라즈마 표시 장치의 측정 가능한 주파수 범위는 실험적인 방법에 의하여 결정될 수 있으며, 예를 들면 30㎒ 내지 1㎓ 범위의 주파수 대역으로 결정될 수 있다. 플라즈마 표시 장치의 측정 가능한 주파수 범위를 결정하기 위한 구체적인 방법은 당업자가 용이하게 알 수 있으므로, 이에 대한 자세한 설명은 생략한다.When the parasitic resonant frequency is included in the measurable frequency range of the plasma display device, since the peak of the power loss according to the parasitic resonant frequency is included in the measurable frequency range, the power loss in the circuit is increased and the radiation dose due to EMI is also increased. Will increase. In this case, the measurable frequency range of the plasma display device may be determined by an experimental method, for example, a frequency band in the range of 30 MHz to 1 GHz. Since a specific method for determining the measurable frequency range of the plasma display device can be easily understood by those skilled in the art, a detailed description thereof will be omitted.

또한, EMI 방사량은 패널 커패시터에 유지 방전 펄스를 인가할 때에 최대가 된다. 특히 고계조의 영상을 구현할 시에는 유지 방전 구동 회로에 포함되는 스위치 소자의 스위칭 동작 횟수가 크게 증가되므로, EMI 방사량도 크게 증가된다. In addition, the EMI radiation amount is maximum when a sustain discharge pulse is applied to the panel capacitor. In particular, when realizing a high gradation image, since the number of switching operations of the switch element included in the sustain discharge driving circuit is greatly increased, the EMI radiation amount is also greatly increased.

도 4는 본 발명의 실시예에 따른 스위치 소자(Ys')를 확대하여 나타낸 것이다. 4 is an enlarged view of the switch element Ys' according to the embodiment of the present invention.

유지 방전 구동 회로에서 스위치로 사용되는 트랜지스터는 소스(S), 드레인(D) 및 게이트(G)를 포함하는 전계 효과 트랜지스터(Field Effect Transistor, FET)인 것이 일반적이며, 도 4에 점선으로 도시한 바와 같이, 드레인(D)과 소스(S) 사이에 기생 커패시턴스(C1)가 존재한다. 도 3에서 언급한 바와 같이, 트랜지스터가 턴온하여 발생되는 전류경로에 기생 인덕턴스(inductance, 미도시)가 존재한다. 이러한 기생 커패시턴스 및 기생 인덕턴스에 의해 발생되는 기생 공진 주파수가 플라즈마 표시 장치의 측정 가능한 주파수 범위 내에 포함되면, 소정의 주파수 범위에 전력 손실 최대점이 포함되므로 EMI 방사량이 높아지게 된다.In the sustain discharge driving circuit, a transistor used as a switch is a field effect transistor (FET) including a source (S), a drain (D), and a gate (G), and is illustrated by a dotted line in FIG. 4. As shown, parasitic capacitance C1 exists between drain D and source S. FIG. As mentioned in FIG. 3, parasitic inductance (not shown) exists in the current path generated when the transistor is turned on. When the parasitic resonance frequency generated by the parasitic capacitance and the parasitic inductance is included in the measurable frequency range of the plasma display device, the maximum amount of power loss is included in the predetermined frequency range, thereby increasing the EMI radiation amount.

따라서, 도 4에 도시한 것과 같이, EMI 방사량을 줄이기 위하여 유지 방전 구동 회로에 포함되는 스위치 소자의 구성을 변형시킬 수 있다.Therefore, as shown in FIG. 4, the configuration of the switch element included in the sustain discharge driving circuit can be modified to reduce the EMI radiation amount.

본 발명의 실시예에 따른 트랜지스터(Ys')는, 도 4에 도시한 것과 같이, 소스(S), 드레인(D) 및 게이트(G)를 포함하며, 추가적으로 소스(S)와 드레인(D) 사이에 인덕터(L)와 커패시터(C)가 병렬로 연결된다. 이때, 추가의 커패시터(C)와 인덕터(L)는 서로 직렬로 연결된다. 즉, 인덕터(L)의 제1단은 트랜지스터(Ys')의 드레인(D) 또는 소스(S)에 연결될 수 있으며, 인덕터(L)의 제2단은 커패시터(C)의 제1단과 연결된다. 커패시터(C)의 제2단은 트랜지스터(Ys')의 드레인(D) 또는 소스(S) 중 인덕터(L)의 제1단과 연결되지 않은 나머지 단에 연결된다. The transistor Ys' according to the embodiment of the present invention, as shown in FIG. 4, includes a source S, a drain D, and a gate G, and additionally, the source S and the drain D. Inductor L and capacitor C are connected in parallel. At this time, the additional capacitor C and the inductor L are connected in series with each other. That is, the first end of the inductor L may be connected to the drain D or the source S of the transistor Ys', and the second end of the inductor L is connected to the first end of the capacitor C. . The second end of the capacitor C is connected to the other end of the drain D or the source S of the transistor Ys' that is not connected to the first end of the inductor L.

한편, 본 발명의 실시예에 따른 유지 방전 구동 회로는 도 3에서 전원(Vs)과 패널 커패시터(Cp)사이 또는 전원(0V)과 패널 커패시터(Cp)사이에 연결되는 각 스위치 소자(Ys, Yg, Xs, Xg)를, 도 4에 도시한 스위치 소자와 같이 변형한 것을 제외하면 구동 회로의 구성은 동일하므로, 이에 대한 설명은 생략하기로 한다.Meanwhile, in the sustain discharge driving circuit according to the exemplary embodiment of the present invention, each switch element Ys and Yg connected between the power supply Vs and the panel capacitor Cp or between the power supply 0V and the panel capacitor Cp in FIG. 3. , Xs, Xg) is the same as the configuration of the driving circuit except that the same as the switch element shown in Fig. 4, the description thereof will be omitted.

도 5는, 도 3과 같은 유지 방전 구동 회로에서 일반적인 트랜지스터(Ys, Yg, Xs, Xg)를 사용한 경우의 주파수 특성과 도 4에 의한 트랜지스터(Ys')를 사용한 경 우의 주파수 특성을 비교한 그래프이다. 도 5에서는 일반적인 트랜지스터를 사용했을 경우의 주파수 범위에 따른 손실 dB의 변화를 T1으로 표시하였고, 본 발명의 실시예에 따른 트랜지스터(Ys')를 사용했을 경우의 주파수 범위에 따른 손실 dB의 변화를 T2로 표시하였다. 또한 플라즈마 표시 장치의 측정 가능한 주파수 범위는 f1-f2으로 표시하였으며, 소정의 주파수 범위 내에서 손실 dB가 최대인 점을 각각 P1 및 P2로 표시하였다.FIG. 5 is a graph comparing the frequency characteristics when the general transistors Ys, Yg, Xs, and Xg are used in the sustain discharge driving circuit as shown in FIG. 3 with the frequency characteristics when the transistor Ys' according to FIG. 4 is used. to be. In FIG. 5, a change in loss dB according to a frequency range when a general transistor is used is represented by T1, and a change in loss dB according to a frequency range when a transistor Ys ′ according to an embodiment of the present invention is used. T2. In addition, the measurable frequency range of the plasma display device is denoted by f1-f2, and the points of maximum loss dB within a predetermined frequency range are denoted by P1 and P2, respectively.

도 3에 도시한 바와 같이, 일반적인 트랜지스터(Ys, Yg, Xs, Xg)는 드레인과 소스 사이에 기생 커패시턴스(capacitance)가 존재하고, 스위칭 동작시에 패널 커패시터에 전압을 인가하기 위해 흐르는 전류경로에서 기생 인덕턴스(inductance)가 발생한다. 이에 따라, 트랜지스터(Ys, Yg, Xs, Xg)의 스위칭 동작 시에 기생 공진 주파수가 발생된다. As shown in FIG. 3, the general transistors Ys, Yg, Xs, and Xg have parasitic capacitances between the drain and the source, and in the current path flowing to apply a voltage to the panel capacitor during the switching operation. Parasitic inductance occurs. Accordingly, parasitic resonance frequencies are generated during the switching operation of the transistors Ys, Yg, Xs, and Xg.

이에 따라 일반적인 트랜지스터의 스위칭 동작에 의한 주파수 특성에 따른 손실 dB를 살펴보면, 도 5에 점선으로 도시한 것과 같이, 기생 공진 주파수가 측정 가능한 주파수 범위, 즉 소정의 주파수 범위(f1-f2)에 포함되면, 전력 손실 최대점(P1)이 소정의 주파수 범위에 존재하게 되므로, 유지 방전 구동 회로의 EMI 방사량은 커지게 된다. 즉, 소정의 주파수 범위(f1-f2)내에 기생 공진 주파수가 포함될 때, 소정의 주파수 범위(f1-f2)내에서의 최대 전력 손실 dB는 P1이 된다.Accordingly, looking at the loss dB according to the frequency characteristics due to the switching operation of a general transistor, as shown by a dotted line in FIG. 5, when the parasitic resonance frequency is included in the measurable frequency range, that is, the predetermined frequency range f1-f2. Since the maximum power loss point P1 exists in the predetermined frequency range, the EMI radiation amount of the sustain discharge driving circuit becomes large. That is, when the parasitic resonant frequency is included in the predetermined frequency range f1-f2, the maximum power loss dB in the predetermined frequency range f1-f2 becomes P1.

반면, 도 4에 도시한 것과 같이, 트랜지스터의 드레인(D)과 소스(S) 사이에 병렬로 커패시터(C) 및 인덕터(L)를 연결하면, 기생 커패시턴스 및 기생 인덕턴스 외에, 추가된 커패시턴스와 인덕턴스에 의해 시정수를 조절할 수 있으므로, 공진 주파수가 플라즈마 표시 장치의 주파수 측정 범위 내에 포함되지 않을 수 있다. On the other hand, as shown in Figure 4, when the capacitor (C) and the inductor (L) in parallel between the drain (D) and the source (S) of the transistor, in addition to the parasitic capacitance and parasitic inductance, added capacitance and inductance Since the time constant can be adjusted by, the resonance frequency may not be included in the frequency measurement range of the plasma display device.

공진 주파수는, 수학식 1에 나타낸 것과 같이, 인덕턴스와 커패시턴스에 반비례하므로, 인덕턴스와 커패시턴스가 높아지면, 공진 주파수는 작아지게 된다. 즉, 본 발명의 실시예에 따른 트랜지스터(Ys')에 의한 주파수 특성에 따른 손실 dB를 살펴보면, 도 5에 실선으로 도시한 바와 같이, 인덕터의 인덕턴스를 조절하여, 소정의 범위(f1~f2)내에 공진 주파수가 포함되지 않도록하면, 소정의 범위(f1~f2)내에서의 최대 전력 손실 dB는 P1 보다 낮은 P2가 된다. Since the resonance frequency is inversely proportional to the inductance and the capacitance, as shown in Equation 1, the resonance frequency decreases as the inductance and the capacitance increase. That is, referring to the loss dB according to the frequency characteristic by the transistor Ys' according to the embodiment of the present invention, as shown by the solid line in FIG. 5, the inductance of the inductor is adjusted to provide a predetermined range f1 to f2. If the resonance frequency is not included in the range, the maximum power loss dB in the predetermined range f1 to f2 becomes P2 lower than P1.

Figure 112006017403814-pat00001
Figure 112006017403814-pat00001

이때, 트랜지스터에 추가되는 인덕터(L)는, 공진주파수가 소정의 범위 중 f2 주파수 이상이 되도록 작은 인덕턴스를 가지는 인덕터 소자로 구성할 수 있으나, 현실적으로 매우 작은 인덕턴스를 갖는 인덕터 소자는 제작에 곤란성이 있다. 따라서, 도 5에 나타낸 것과 같이, 공진 주파수가 f1 주파수 미만이 되도록, 인덕터(L)는 큰 인덕턴스를 갖는 인덕터 소자로 구성한다. 이때, 인덕터(L)는 공진 주파수의 시정수를 조절하기에 용이하도록 인덕턴스 값이 변하는 가변 인덕턴스를 가지는 소자로 이용한다.In this case, the inductor L added to the transistor may be configured as an inductor element having a small inductance such that the resonance frequency is greater than or equal to the f2 frequency in a predetermined range. However, inductor elements having a very small inductance have difficulty in manufacturing. . Therefore, as shown in Fig. 5, the inductor L is composed of an inductor element having a large inductance so that the resonance frequency is less than the f1 frequency. In this case, the inductor L is used as a device having a variable inductance whose inductance value is changed so as to easily adjust the time constant of the resonance frequency.

이상에서 설명한 바와 같이, 본 발명의 실시예에 따르면, 유지 방전 구동 회로에서 전원과 전극 사이에 전기적으로 연결되는 복수의 스위치 소자로서, 드레인과 소스 사이에 가변 인덕턴스를 가지는 인덕터 및 커패시터를 연결한 트랜지스터 로 이용함으로서, EMI가 높아지는 것을 방지하여 회로가 안정적으로 동작된다. As described above, according to an embodiment of the present invention, a plurality of switch elements electrically connected between a power supply and an electrode in a sustain discharge driving circuit, and transistors connecting an inductor and a capacitor having a variable inductance between a drain and a source By using it, the circuit is operated stably by preventing EMI from increasing.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상과 같이, 본 발명의 실시예에 의하면, 유지 방전 구동 회로에서 각 전원에 연결되는 트랜지스터에 각각 추가적으로 인덕터와 커패시터를 연결하여, EMI를 감소시킬 수 있는 플라즈마 표시 장치의 구동 회로를 구현할 수 있다.As described above, according to the exemplary embodiment of the present invention, an inductor and a capacitor may be additionally connected to a transistor connected to each power source in a sustain discharge driving circuit, thereby implementing a driving circuit of a plasma display device capable of reducing EMI.

Claims (11)

복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치에 있어서, In the apparatus for driving a plasma display device comprising a plurality of first electrodes and a plurality of second electrodes, 제1 전압을 공급하는 제1 전원에 제1단이 연결되고, 상기 복수의 제1 전극에 제2단이 전기적으로 연결되어 있는 제1 트랜지스터 및A first transistor having a first end connected to a first power supply for supplying a first voltage, and having a second end electrically connected to the plurality of first electrodes; 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원에 제1단이 연결되고, 상기 복수의 제1 전극에 제2단이 전기적으로 연결되어 있는 제2 트랜지스터를 포함하고,A second transistor having a first end connected to a second power supply for supplying a second voltage lower than the first voltage, and having a second end electrically connected to the plurality of first electrodes; 상기 제1 트랜지스터의 제1단과 제2단 사이에는 인덕턴스가 가변되는 제1 인덕터 및 제1 커패시터가 전기적으로 연결되고, 상기 제2 트랜지스터의 제1단과 제2단 사이에는 인덕턴스가 가변되는 제2 인덕터 및 제2 커패시터가 전기적으로 연결되는 플라즈마 표시 장치의 구동 장치.A first inductor having a variable inductance and a first capacitor electrically connected between the first and second ends of the first transistor, and a second inductor having a variable inductance between the first and second ends of the second transistor. And a driving device of the plasma display device to which the second capacitor is electrically connected. 제1항에 있어서,The method of claim 1, 상기 제1 커패시터와 제1 인덕터는 서로 직렬 연결되고,The first capacitor and the first inductor are connected in series with each other, 상기 제2 커패시터와 제2 인덕터는 서로 직렬 연결되는 플라즈마 표시 장치의 구동 장치.And the second capacitor and the second inductor are connected in series with each other. 제1항에 있어서,The method of claim 1, 상기 제1 전압은, 유지 기간에서 상기 복수의 제1 전극과 제2 전극에 교대로 인가하는 전압인 플라즈마 표시 장치의 구동 장치.And the first voltage is a voltage that is alternately applied to the plurality of first and second electrodes in a sustain period. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제1 인덕터의 인덕턴스를 조절하여, 상기 제1 트랜지스터의 스위칭 동작에 따른 공진 주파수의 시정수를 조절하고,By adjusting the inductance of the first inductor, the time constant of the resonance frequency according to the switching operation of the first transistor, 상기 제2 인덕터의 인덕턴스를 조절하여, 상기 제2 트랜지스터의 스위칭 동작에 따른 공진 주파수의 시정수를 조절하는 플라즈마 표시 장치의 구동 장치.And a time constant of a resonance frequency according to a switching operation of the second transistor by adjusting an inductance of the second inductor. 제1항에 있어서,The method of claim 1, 상기 제1 트랜지스터의 제1단과 제2단 사이에, 제3 커패시터가 더 연결되고,A third capacitor is further connected between the first and second ends of the first transistor, 상기 제2 트랜지스터의 제1단과 제2단 사이에, 제4 커패시터가 더 연결되는 플라즈마 표시 장치의 구동 장치.And a fourth capacitor is further connected between the first end and the second end of the second transistor. 복수의 제1 전극 및 복수의 제2 전극을 포함하고, 상기 제1 전극 및 상기 제1 전극에 대응하는 제2 전극에 의해 패널 커패시터가 형성되는 플라즈마 표시 패널,A plasma display panel including a plurality of first electrodes and a plurality of second electrodes, the panel capacitor being formed by the first electrode and a second electrode corresponding to the first electrode, 한 프레임을 복수의 서브필드로 분할하여 상기 플라즈마 표시 패널이 구동되도록 하는 제어부, 그리고,A controller for dividing one frame into a plurality of subfields to drive the plasma display panel; 유지 기간에서, 상기 복수의 제1 전극과 제2 전극에 교대로 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 인가하는 구동부를 포함하고,In the sustain period, the driving unit for applying a first voltage and a second voltage lower than the first voltage alternately to the plurality of first electrodes and the second electrode, 상기 구동부는, 상기 제1 전압을 공급하는 제1 전원 및 상기 복수의 제1 전극과 상기 제1 전원 사이에 연결되어, 턴온하면 상기 복수의 제1 전극에 상기 제1 전압을 공급하는 제1 트랜지스터를 포함하며, The driving unit may include a first power supply for supplying the first voltage and a first transistor connected between the plurality of first electrodes and the first power supply and supplying the first voltage to the plurality of first electrodes when turned on. Including; 상기 제1 트랜지스터의 제1단과 제2단 사이에는 제1 커패시터 및 인덕턴스가 가변되는 제1 인덕터가 전기적으로 연결되는 플라즈마 표시 장치. And a first capacitor and a first inductor having a variable inductance are electrically connected between the first and second ends of the first transistor. 제6항에 있어서,The method of claim 6, 상기 제1 커패시터와 상기 제1 인덕터는, 직렬 연결되는 플라즈마 표시 장치. And the first capacitor and the first inductor are connected in series. 제6항 또는 제7항에 있어서,The method according to claim 6 or 7, 상기 제1 인덕터의 인덕턴스를 조절하여 상기 제1 트랜지스터의 스위칭 동작에 따른 공진 주파수의 시정수가 조절되는 플라즈마 표시 장치.And a time constant of a resonance frequency according to a switching operation of the first transistor by adjusting an inductance of the first inductor. 제6항에 있어서,The method of claim 6, 상기 구동부는 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 및 상기 복수의 제1 전극과 상기 제2 전원 사이에 연결되어, 턴온하면 상기 복수의 제1 전극에 상기 제2 전압을 공급하는 제2 트랜지스터를 더 포함하고,The driving unit is connected between a second power supply for supplying a second voltage lower than the first voltage and the plurality of first electrodes and the second power supply, and when turned on, supplies the second voltage to the plurality of first electrodes. Further comprising a second transistor, 상기 제2 트랜지스터의 제1단과 제2단 사이에는 제2 커패시터 및 인덕턴스가 가변되는 제2 인덕터가 전기적으로 연결되는 플라즈마 표시 장치.And a second capacitor and a second inductor having a variable inductance are electrically connected between the first and second ends of the second transistor. 제9항에 있어서,The method of claim 9, 상기 제2 커패시터와 상기 제2 인덕터는 직렬 연결되는 플라즈마 표시 장치.And the second capacitor and the second inductor are connected in series. 제9항 또는 제10항에 있어서,The method of claim 9 or 10, 상기 제2 인덕터의 인덕턴스를 조절하여, 상기 제2 트랜지스터의 스위칭 동작에 따른 공진 주파수의 시정수를 조절하는 플라즈마 표시 장치.And a time constant of a resonance frequency according to a switching operation of the second transistor by adjusting an inductance of the second inductor.
KR1020060023035A 2006-03-13 2006-03-13 Plasma display device and driving device thereof KR100739596B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060023035A KR100739596B1 (en) 2006-03-13 2006-03-13 Plasma display device and driving device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060023035A KR100739596B1 (en) 2006-03-13 2006-03-13 Plasma display device and driving device thereof

Publications (1)

Publication Number Publication Date
KR100739596B1 true KR100739596B1 (en) 2007-07-16

Family

ID=38498748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060023035A KR100739596B1 (en) 2006-03-13 2006-03-13 Plasma display device and driving device thereof

Country Status (1)

Country Link
KR (1) KR100739596B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908539B1 (en) 2005-04-21 2009-07-20 파나소닉 주식회사 Drive circuit and display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010101400A (en) * 1999-11-09 2001-11-14 마츠시타 덴끼 산교 가부시키가이샤 Driving circuit and display
JP2002082648A (en) 2000-06-22 2002-03-22 Fujitsu Hitachi Plasma Display Ltd Plasma display panel and drive method therefor
KR20060001386A (en) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 Apparatus for sustain driving plasma display panel and plasma display panel comprising the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010101400A (en) * 1999-11-09 2001-11-14 마츠시타 덴끼 산교 가부시키가이샤 Driving circuit and display
JP2002082648A (en) 2000-06-22 2002-03-22 Fujitsu Hitachi Plasma Display Ltd Plasma display panel and drive method therefor
KR20060001386A (en) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 Apparatus for sustain driving plasma display panel and plasma display panel comprising the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908539B1 (en) 2005-04-21 2009-07-20 파나소닉 주식회사 Drive circuit and display
US8144142B2 (en) 2005-04-21 2012-03-27 Panasonic Corporation Drive circuit and display device

Similar Documents

Publication Publication Date Title
KR20000015220A (en) Energy collecting apparatus of a plasma display panel and energy collecting method using the apparatus
KR100599696B1 (en) Plasma display device and power device thereof
KR100590112B1 (en) Plasma display device and driving method thereof
KR100739596B1 (en) Plasma display device and driving device thereof
KR100627292B1 (en) Plasma display device and driving method thereof
KR100839383B1 (en) Plasma display device and driving method thereof
KR100708862B1 (en) Plasma display and driving apparatus thereof
US8319704B2 (en) Plasma display and driving method thereof
KR100658636B1 (en) Plasma display, and driving device and method thereof
KR100823475B1 (en) Plasma display device and driving apparatus thereof
EP2136351A1 (en) Plasma display and driving apparatus thereof with prevention of negative effects of undesired resonant frequencies
KR100830992B1 (en) Plasma display device and driving method thereof
KR100778455B1 (en) Plasma display device and driving apparatus thereof
KR20090050690A (en) Plasma display device and driving apparatus thereof
KR100739648B1 (en) Plasma display device and driving device thereof
KR100778510B1 (en) Plasma display device and driving method thereof
KR100658634B1 (en) Plasma display, and driving device and method thereof
KR100869809B1 (en) Plasma display
KR100649240B1 (en) Plasma display, and driving device and method thereof
KR100823493B1 (en) Plasma display and driving method thereof
KR100649527B1 (en) Plasma display, and driving device and method thereof
KR100913180B1 (en) Plasma display device and power supply thereof
KR100649191B1 (en) Plasma display device and driving method thereof
KR100839387B1 (en) Plasma display and driving method thereof
KR20080002078A (en) Plasma display device and driving apparatus thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee