KR100728989B1 - Substrate for fbga package fabrication - Google Patents

Substrate for fbga package fabrication Download PDF

Info

Publication number
KR100728989B1
KR100728989B1 KR1020060061346A KR20060061346A KR100728989B1 KR 100728989 B1 KR100728989 B1 KR 100728989B1 KR 1020060061346 A KR1020060061346 A KR 1020060061346A KR 20060061346 A KR20060061346 A KR 20060061346A KR 100728989 B1 KR100728989 B1 KR 100728989B1
Authority
KR
South Korea
Prior art keywords
substrate
strip
level
substrates
fbga
Prior art date
Application number
KR1020060061346A
Other languages
Korean (ko)
Inventor
이영범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061346A priority Critical patent/KR100728989B1/en
Application granted granted Critical
Publication of KR100728989B1 publication Critical patent/KR100728989B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

A substrate for manufacturing an FBGA(Fine-pitch Ball Grid Array) package is provided to improve the productivity by increasing the number of FBGA packages formed on one strip level substrate as well as one disc using an optimum and maximum sized strip level substrate. A packaging process is performed by using a strip level substrate(40) with a plurality of unit level substrates(42). The size of the strip level substrate is in a predetermined range of 240 mm x 74 mm. The size of the strip level substrate has a fluctuation width of ± 10 mm or less. The number of unit level substrates on the strip level substrate is 120.

Description

FBGA 패키지 제조용 기판{Substrate for FBGA package fabrication}Substrate for FBGA package fabrication

도 1은 종래의 FBGA 패키지를 도시한 단면도. 1 is a cross-sectional view showing a conventional FBGA package.

도 2a 및 도 2b는 종래의 FBGA 패키지 제조용 기판을 도시한 평면도. 2A and 2B are plan views illustrating a substrate for manufacturing a conventional FBGA package.

도 3은 종래 FBGA 패키지 제조용 기판의 제작을 위한 원판(panel) 구성을 보여주는 도면. 3 is a view showing a panel (panel) configuration for manufacturing a substrate for manufacturing a conventional FBGA package.

도 4와 도 5a 및 도 5b는 본 발명에 따른 FBGA 패키지 제조용 기판을 도시한 평면도.4 and 5a and 5b is a plan view showing a substrate for manufacturing an FBGA package according to the present invention.

도 6은 본 발명에 따른 FBGA 패키지 제조용 기판의 제작을 위한 원판(panel) 구성을 보여주는 도면. Figure 6 is a view showing a panel (panel) configuration for manufacturing a substrate for manufacturing a FBGA package according to the present invention.

도 7a 및 도 7b는 종래 및 본 발명에 따른 FBGA 패키지 제조용 기판에서의 유니트 레벨 기판의 배열 구조를 설명하기 위한 도면. 7A and 7B are views for explaining an arrangement structure of a unit level substrate in a substrate for manufacturing a FBGA package according to the prior art and the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

40,40A,40B : 스트립 레벨 기판 42,42A,42B : 유니트 레벨 기판40, 40A, 40B: strip level board 42, 42A, 42B: unit level board

60 : 원판(panel)60: panel

본 발명은 FBGA 패키지에 관한 것으로, 보다 상세하게는, 생산성을 향상시킬 수 있도록 한 FBGA 패키지 제조용 기판에 관한 것이다. The present invention relates to an FBGA package, and more particularly, to a substrate for manufacturing a FBGA package to improve productivity.

주지된 바와 같이, 반도체 패키지는 그 크기를 낮추면서 전기적 특성을 향상시키는 방향으로 개발되어져 왔다. 볼 그리드 어레이(Ball Grid Array: 이하, BGA) 패키지는 그 좋은 예이며, 이러한 BGA 패키지는 전체 크기가 칩 크기와 유사하기 때문에 실장 면적을 최소화할 수 있고, 아울러, 솔더 볼에 의해 외부 회로와의 전기적 연결이 이루어지므로 전기적 신호 전달 경로의 최소화를 통해 향상된 전기적 특성을 갖는다. 특별히, 최근의 반도체칩이 작은 크기이면서도 더 많은 신호 입출력 패드를 구비하게 됨으로써, 이에 부응하기 위해 상기 BGA 패키지는 FBGA(Fine-pitch BGA) 패키지의 형태로 제작되고 있다. As is well known, semiconductor packages have been developed in the direction of improving their electrical properties while reducing their size. A ball grid array (BGA) package is a good example of this, and since the overall size is similar to the chip size, the mounting area can be minimized and solder balls can be used to connect with external circuits. Since the electrical connection is made, the electrical characteristics are improved by minimizing the electrical signal transmission path. In particular, the recent semiconductor chip has a smaller size and has more signal input / output pads, so that the BGA package is manufactured in the form of a fine-pitch BGA (FBGA) package.

상기 FBGA 패키지는, 도 1에 도시된 바와 같이, 캐버티(cavity; 4)를 갖는 기판(1) 상에 반도체칩(2)이 페이스 다운(face-down) 타입으로 부착되고, 상기 반도체칩(2)의 본딩패드와 기판(1)의 전극단자가 캐버티(4)를 관통하는 금속와이어(5)에 의해 전기적으로 연결되며, 상기 반도체칩(2)을 포함한 기판(1)의 상부면과 상기 금속와이어(5)를 포함한 기판(1)의 캐버티(4)가 봉지제(6a, 6b)로 각각 밀봉되고, 그리고, 상기 기판(1)의 하면에 구비된 볼 랜드들(1a) 각각에 솔더 볼(7)이 부착된 구조를 갖는다. In the FBGA package, as shown in FIG. 1, the semiconductor chip 2 is attached to the substrate 1 having a cavity 4 in a face-down type, and the semiconductor chip ( The bonding pad of 2) and the electrode terminal of the substrate 1 are electrically connected by metal wires 5 penetrating through the cavity 4, and the upper surface of the substrate 1 including the semiconductor chip 2; The cavity 4 of the substrate 1 including the metal wire 5 is sealed with the encapsulants 6a and 6b, respectively, and each of the ball lands 1a provided on the lower surface of the substrate 1 is provided. It has a structure in which the solder ball 7 is attached.

한편, 이와 같은 FBGA 패키지는 유니트 레벨(unit level)이 아닌 스트립 레벨(strip level)로 제작되는 것이 일반적이며, 따라서, FBGA 패키지 제조용 기판 또한 스트립 레벨로 제공된다. On the other hand, such an FBGA package is generally manufactured at a strip level rather than a unit level, and thus, a substrate for manufacturing an FBGA package is also provided at the strip level.

도 2a 및 도 2b는 종래의 FBGA 패키지 제조용 기판을 도시한 평면도로서, 도시된 바와 같이, 하나의 스트립 레벨 기판(20A, 20B)은 전체적으로 220㎜×60㎜ 정도의 크기를 가지며, 이러한 스트립 레벨 기판(20A, 20B)은 내부에 다수의 유니트 레벨 기판들(22A, 22B)을 포함한다. 2A and 2B are plan views illustrating a conventional FBGA package manufacturing substrate, and as shown, one strip level substrate 20A, 20B has a size of about 220 mm x 60 mm as a whole. 20A, 20B includes a plurality of unit level substrates 22A, 22B therein.

예컨데, 하나의 유니트 레벨 기판(22A)에 60개의 솔더 볼이 부착되는 경우는, 도 2a에 도시된 바와 같이, 하나의 스트립 레벨 기판(20A)에는 18행×4열로 72개의 유니트 레벨 기판(22A)이 설계되며, 그리고, 하나의 유니트 레벨 기판(22B)에 84개의 솔더 볼이 부착되는 경우는, 도 2b에 도시된 바와 같이, 하나의 스트립 레벨 기판(20B)에 18행×3열로 54개의 유니트 레벨 기판(22B)이 설계된다. For example, in the case where 60 solder balls are attached to one unit level substrate 22A, as shown in FIG. 2A, one strip level substrate 20A has 72 unit level substrates 22A in 18 rows x 4 columns. ), And if 84 solder balls are attached to one unit level substrate 22B, as shown in FIG. 2B, one row level substrate 20B has 54 rows x 3 columns. The unit level substrate 22B is designed.

여기서, 상기 스트립 레벨 기판(20A, 20B)의 전체 크기(220㎜×60㎜)는 가로 및 세로의 길이 각각이 업체들간 약간의 차이, 예컨데, ±5㎜ 정도의 차이는 있겠으나, 규격화된 크기이며, 따라서, FBGA 패키지 제조용 장비들은 이러한 크기의 스트립 레벨 기판을 핸들링할 수 있도록 제공되고 있다. Here, the overall size (220 mm x 60 mm) of the strip level substrates 20A and 20B may be slightly different from each other in length and width, respectively, for example, ± 5 mm. Thus, equipment for manufacturing FBGA packages is provided to handle strip level substrates of this size.

그러나, 전술한 종래의 FBGA 패키지 제조용 기판, 즉, 220㎜×60㎜ 정도의 크기를 갖는 스트립 레벨 기판에는 한정된 개수 이상의 유니트 레벨 기판을 설계할 수 없으므로, 더 이상의 생산성 향상에 한계가 있다. 다시말해, 종래의 스트립 레벨 기판은, FBGA 패키지 제조 공정에서의 기판 휨(warpage) 문제를 고려할 때, 규격화된 크기내에 설계할 수 있는 유니트 레벨 기판의 수가 한정되므로, 결과적으로, 생산성 향상에 한계가 있다. However, the above-described conventional FBGA package manufacturing substrate, that is, a strip level substrate having a size of about 220 mm x 60 mm cannot design more than a limited number of unit level substrates, which further limits productivity. In other words, conventional strip level substrates have a limited number of unit level substrates that can be designed within a standardized size, given the substrate warpage problem in the FBGA package fabrication process. have.

따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 하나의 스트립 레벨 기판에 더 많은 수의 유니트 레벨 기판을 설계되도록 함으로써 생산성을 향상시킬 수 있는 FBGA 패키지 제조용 기판을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a substrate for manufacturing an FBGA package, which can improve productivity by allowing a larger number of unit level substrates to be designed on one strip level substrate. There is this.

상기와 같은 목적을 달성하기 위한 본 발명의 FBGA 패키지 제조용 기판은, 다수의 유니트 레벨 기판을 포함하는 스트립 레벨 기판으로 제공되어 패키징 공정이 진행되는 FBGA 패키지 제조용 기판에 있어서, 상기 스트립 레벨 기판은 가로×세로의 길이가 변동폭 ±10㎜ 내에서 240㎜×74㎜의 크기를 갖는 것을 특징으로 한다. In order to achieve the above object, the FBGA package manufacturing substrate of the present invention is provided as a strip level substrate including a plurality of unit level substrates. It is characterized in that the longitudinal length has a size of 240 mm x 74 mm within the fluctuation range ± 10 mm.

여기서, 상기 스트립 레벨 기판은 유니트 레벨 기판에 60개의 솔더 볼이 부착되는 경우에 상기 유니트 레벨 기판이 20행×6열로 120개가 배열되게 설계된 것을 특징으로 한다. In this case, the strip level substrate is designed such that 120 unit level substrates are arranged in 20 rows x 6 columns when 60 solder balls are attached to the unit level substrate.

또한, 상기 스트립 레벨 기판은 유니트 레벨 기판에 84개의 솔더 볼이 부착되는 경우에 상기 유니트 레벨 기판이 20행×4열로 80개가 배열되게 설계된 것을 특징으로 한다. In addition, the strip-level substrate is characterized in that the unit level substrate is designed to be arranged in 80 rows in 20 rows x 4 columns when 84 solder balls are attached to the unit level substrate.

게다가, 상기 스트립 레벨 기판은 단일 구조의 1-블럭으로 디자인된 것을 특징으로 한다. In addition, the strip level substrate is characterized in that it is designed as a single block of a single structure.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 스트립 레벨 기판의 크기를 종래 보다 증가시키고, 이를 통해, 하나의 스트립 레벨 기판에 설계되는 유니트 레벨 기판의 수를 증가시켜서 전체적인 생산성을 향상시킨다. First, describing the technical principle of the present invention, the present invention increases the size of the strip level substrate than conventional, thereby increasing the number of unit level substrates designed on one strip level substrate to improve the overall productivity.

구체적으로, 도 4는 본 발명에 따른 FBGA 패키지 제조용 기판을 도시한 평면도로서, 도시된 바와 같이, 본 발명은 다수의 유니트 레벨 기판(42)을 포함하는 스트립 레벨 기판(40)을 가로×세로의 길이가 종래 보다 증가된 240㎜×74㎜의 크기를 갖도록 설계한다. 이때, 가로 및 세로의 변동폭은 ±10㎜ 이내로 한다. Specifically, Figure 4 is a plan view showing a substrate for manufacturing an FBGA package according to the present invention, as shown, the present invention is a horizontal × vertical strip of the strip level substrate 40 including a plurality of unit level substrate 42 The length is designed to have a size of 240 mm x 74 mm increased than conventional. At this time, the width and width of fluctuation are within ± 10 mm.

이와 같이, 본 발명은 스트립 레벨 기판(40)의 크기를 종래 보다 증가시킴에 따라, 그 내부에 설계되는 유니트 레벨 기판(42)의 수를 더욱 증가시킬 수 있다. 예컨데, 본 발명은 스트립 레벨 기판(40)의 크기를 종래의 220㎜×60㎜에서 240㎜×74㎜로 증가시킴에 따라, 하나의 유니트 레벨 기판(42A)에 60개의 솔더 볼이 부착되는 경우, 도 5a에 도시된 바와 같이, 하나의 스트립 레벨 기판(40A)에 20행×6열로 120개의 유니트 레벨 기판(42A)을 설계할 수 있으며, 그리고, 하나의 유니트 레벨 기판(42B)에 84개의 솔더 볼이 부착되는 경우는, 도 5b에 도시된 바와 같이, 하나의 스트립 레벨 기판(30B)에 20행×4열로 80개의 유니트 레벨 기판(32B)을 설계할 수 있다. As described above, the present invention can increase the number of the unit level substrates 42 designed therein as the size of the strip level substrate 40 is increased than in the related art. For example, the present invention increases the size of the strip level substrate 40 from 220 mm x 60 mm to 240 mm x 74 mm, where 60 solder balls are attached to one unit level substrate 42A. As shown in FIG. 5A, 120 unit level substrates 42A can be designed in 20 rows x 6 columns on one strip level substrate 40A, and 84 units in one unit level substrate 42B. When the solder balls are attached, as shown in FIG. 5B, 80 unit level substrates 32B can be designed in one strip level substrate 30B in 20 rows x 4 columns.

그러므로, 본 발명은 종래와 비교해서 하나의 유니트 레벨 기판에 60개의 솔더 볼이 부착되는 경우는 48개의 FBGA 패키지를 더 제조할 수 있으며, 그리고, 하나의 유니트 레벨 기판에 84개의 솔더 볼이 부착되는 경우는 26개의 FBGA 패키지를 더 제조할 수 있으므로, 결과적으로, 본 발명은 생산성을 대폭 향상시킬 수 있다.Therefore, in the present invention, when 60 solder balls are attached to one unit level substrate, 48 FBGA packages may be manufactured, and 84 solder balls may be attached to one unit level substrate. In the case of 26 FBGA packages can be further manufactured, as a result, the present invention can greatly improve productivity.

한편, 스트립 레벨 기판의 크기를 증가시키면, 그 내부에 더 많은 수의 유니트 레벨 기판을 설계할 수 있겠지만, 이 경우, 패키징 공정, 특히, 몰딩 공정시에 기판 휨(warpage) 문제가 심각해져 제조수율 저하가 유발될 수 있다. On the other hand, if the size of the strip level substrate is increased, a larger number of unit level substrates can be designed therein, but in this case, the warpage problem of the substrate during the packaging process, in particular, the molding process becomes serious and the manufacturing yield decreases. May be induced.

따라서, 본 발명은 다양한 실험을 통해 패키징 공정에서 기판 휨이 발생되지 않는 범위에서 상기 스트립 레벨 기판의 크기를 최적화 및 최대화가 가능한 크기로 디자인한 것이다. Therefore, the present invention is designed to optimize and maximize the size of the strip-level substrate in a range where no substrate warpage occurs in the packaging process through various experiments.

구체적으로, 현재 가장 많이 사용되고 있는 몰딩장비(일본Towa사 Y series.)를 기준으로 할 때, 몰딩장비의 워킹 에어리어(working area)는 300㎜×240㎜ 정도이며, 몰드금형(chase)의 크기는 260㎜×220㎜이고, 최대 290㎜×230㎜가 가능하며, 다른 몰드금형(cavity)의 크기는 230㎜×74.3㎜이고, 최대 270㎜×85㎜가 가능하다. Specifically, the working area of the molding equipment is about 300 mm x 240 mm, and the size of the mold mold is based on the molding equipment which is currently used the most (Towa Corporation Y series.). 260 mm x 220 mm, up to 290 mm x 230 mm, other mold molds of 230 mm x 74.3 mm, up to 270 mm x 85 mm.

그리고, 이러한 몰딩장비를 이용하여 종래에는 스트립 레벨 기판의 크기를 220㎜×60㎜ 정도로 하였으나, 장비+금형(chase/cavity)를 고려할 때, 최대 250㎜×75㎜까지 상기 스트립 레벨 기판의 크기를 증가시키는 것이 가능할 것으로 예상된다.In addition, although the size of the strip level substrate was conventionally about 220 mm × 60 mm using such molding equipment, the size of the strip level substrate may be up to 250 mm × 75 mm in consideration of equipment + mold (chase / cavity). It is expected that it will be possible to increase.

따라서, 본 발명은 전술한 바와 같이 스트립 레벨 기판(40)의 크기를 몰딩 장비의 최대 범위이내에 있는 240㎜×74㎜로 증가시킨 것이다. Thus, the present invention is to increase the size of the strip level substrate 40 to 240 mm x 74 mm, which is within the maximum range of the molding equipment as described above.

하기의 표 1 및 표 2는 각각 하나의 유니트 레벨 기판에 60개의 솔더 볼이 부착되는 경우와 84개의 솔더 볼이 부착되는 경우의 스트립 레벨 기판을 이용한 패키징 공정후의 특성 테스트 결과를 나타낸 것이다. Tables 1 and 2 below show characteristics test results after a packaging process using strip-level substrates in which 60 solder balls and 84 solder balls are attached to one unit level substrate.

(표 1)Table 1

ITEMITEM CONTENTSCONTENTS SPEC.(㎜)SPEC. (Mm) 1. SUBSTRATE THICKNESS 1. SUBSTRATE THICKNESS WITHOUT TAPE WITHOUT TAPE 0.25±0.0300.25 ± 0.030 2. STANDARD TOLERANCE 2. STANDARD TOLERANCE UNSPECIFIED UNSPECIFIED ±0.050± 0.050 UNSPECIFIED RADIUS UNSPECIFIED RADIUS Max. 0.300Max. 0.300 3. WARPAGE 3. WARPAGE STRIP STRIP Max. 2.500Max. 2.500 4. TRACE WIDTH 4. TRACE WIDTH BOTTOM WIDTH BOTTOM WIDTH Min. 0.020Min. 0.020 5. TRACE SPACE 5. TRACE SPACE BOTTOM SPACE BOTTOM SPACE Min. 0.020Min. 0.020 6. BOND FINGER WIDTH 6.BOND FINGER WIDTH TOP WIDTH TOP WIDTH Min. 0.095Min. 0.095 7. BOND FINGER SPACE BOND FINGER SPACE BOTTOM SPACE BOTTOM SPACE Min. 0.030Min. 0.030 8. BURR 8. BURR BOND FINGER BOND FINGER NOT PERMITNOT PERMIT OTHER OTHER Max. 0.100Max. 0.100

(표 2)Table 2

ITEMITEM CONTENTSCONTENTS SPEC.(㎜)SPEC. (Mm) 1. SUBSTRATE THICKNESS 1. SUBSTRATE THICKNESS WITHOUT TAPE WITHOUT TAPE 0.25±0.0300.25 ± 0.030 2. STANDARD TOLERANCE 2. STANDARD TOLERANCE UNSPECIFIED UNSPECIFIED ±0.050± 0.050 UNSPECIFIED RADIUS UNSPECIFIED RADIUS Max. 0.300Max. 0.300 3. WARPAGE 3. WARPAGE STRIP STRIP Max. 2.500Max. 2.500 4. TRACE WIDTH 4. TRACE WIDTH BOTTOM WIDTH BOTTOM WIDTH Min. 0.020Min. 0.020 5. TRACE SPACE 5. TRACE SPACE BOTTOM SPACE BOTTOM SPACE Min. 0.020Min. 0.020 6. BOND FINGER WIDTH 6.BOND FINGER WIDTH TOP WIDTH TOP WIDTH Min. 0.075Min. 0.075 7. BOND FINGER SPACE BOND FINGER SPACE BOTTOM SPACE BOTTOM SPACE Min. 0.030Min. 0.030 8. BURR 8. BURR BOND FINGER BOND FINGER NOT PERMITNOT PERMIT OTHER OTHER Max. 0.100Max. 0.100

하기의 표 3은 테스트된 FBGA 패키지의 spec.을 나타낸 것이다. Table 3 below shows the spec. Of tested FBGA packages.

(표 3)Table 3

PACKAGE TYPE PACKAGE TYPE FBGA 60BALL & 84BALL FBGA 60BALL & 84BALL PLATING PLATING CuCu 10∼25㎛10 to 25 μm CORE CORE CCL-HL832HS(T=0.15㎜) CCL-HL832HS (T = 0.15 mm) NiNi 5∼15㎛5-15 COPPER FOIL COPPER FOIL 2 LAYER (T=6㎛) 2 LAYER (T = 6㎛) AuAu 0.3∼0.9㎛0.3 ~ 0.9㎛ SOLDER RESIST SOLDER RESIST PSR-4000 AUS-300 PSR-4000 AUS-300 S/R THICKNESSS / R THICKNESS 20∼40㎛(on Cu) 20 to 40 μm (on Cu) TAPE TAPE --

따라서, 상기 표 1 및 표 2로부터 알 수 있듯이, 본 발명은 스트립 레벨 기판의 크기를 종래 보다 큰 240㎜×74㎜로 증가시키면서도 기판 휨 문제가 심화되는 것을 방지할 수 있다. Therefore, as can be seen from Table 1 and Table 2, the present invention can prevent the problem of substrate warpage from increasing while increasing the size of the strip level substrate to 240 mm x 74 mm, which is larger than the conventional one.

아울러, 본 발명은 스트립 레벨 기판의 크기를 증가시킴으로써 더 많은 수의 유니트 레벨 기판을 설계할 수 있다는 것 이외에, 스트립 레벨 기판의 제작을 위한 원판(panel)의 설계 또한 최적화시켜서 원판에서의 버려지는 부분을 최소화시켜 스트립 레벨 기판의 제작 비용 또한 절감할 수 있다. Furthermore, in addition to being able to design a larger number of unit level substrates by increasing the size of the strip level substrate, the present invention also optimizes the design of panels for the fabrication of strip level substrates so that they are discarded in the original. The manufacturing cost of strip-level substrates can also be reduced by minimizing the cost.

구체적으로, 도 3 및 도 6은 종래 및 본 발명에 따른 FBGA 패키지 제조용 기판의 제작을 위한 원판(panel) 구성을 보여주는 도면이다. Specifically, FIGS. 3 and 6 are views illustrating a panel configuration for manufacturing a substrate for manufacturing a FBGA package according to the prior art and the present invention.

먼저, 도 3에 도시된 바와 같이, 종래에는 510㎜×407㎜ 크기의 원판(30) 내에 220㎜×60㎜ 크기를 갖는 스트립 레벨 기판(20)을 12개 정도 설계한다. 반면, 도 6에 도시된 바와 같이, 본 발명은 최적 설계를 통해 510㎜×407㎜ 크기의 원판(60) 내에 240㎜×74㎜ 크기의 스트립 레벨 기판(40)을 10개 정도 설계한다. First, as shown in FIG. 3, about 12 strip level substrates 20 having a size of 220 mm × 60 mm are designed in a disc 30 having a size of 510 mm × 407 mm. On the other hand, as shown in FIG. 6, the present invention designs about 10 strip level substrates 40 of 240 mm × 74 mm in the original plate 60 of 510 mm × 407 mm through an optimal design.

여기서, 종래에는 하나의 스트립 레벨 기판(20)에 60볼의 유니트 레벨 기판은 18행×4열로 72개를 설계하고, 84볼 유니트 레벨 기판은 18행×3열로 54개를 설계하지만, 본 발명은 하나의 스트립 레벨 기판(40)에 60볼의 유니트 레벨 기판은 20행×6열로 120개를 설계하고, 84볼 유니트 레벨 기판은 20행×4열로 80개를 설계하므로, 원판 전체로 보면, 종래에는 하나의 원판에서 60볼 FBGA 패키지는 864개를 얻을 수 있고, 84볼 FBGA 패키지는 648개를 얻는 반면, 본 발명은 60볼 FBGA 패키지는 1200개를 얻고, 84볼 FBGA 패키지는 800개를 얻으므로, 스트립 레벨 기판 수의 감소에 따른 생산성 감소는 없으며, 오히려 전체적으로 40% 정도의 생산성 향상을 이룰 수 있다. Here, conventionally, 60 ball unit level substrates in one strip level substrate 20 are designed in 18 rows x 4 columns, and 84 ball unit level substrates are designed in 18 rows x 3 columns. In one strip-level board 40, 60 ball unit level boards are designed in 120 rows by 20 rows by 6 columns, and 84 ball unit level boards are designed in 80 rows by 20 rows by 4 columns. Conventionally, one plate can obtain 864 60-ball FBGA packages and 648 84-ball FBGA packages, whereas the present invention obtains 1200 60-ball FBGA packages and 800 84-ball FBGA packages. As a result, there is no decrease in productivity due to the reduction of the number of strip level substrates, but rather a productivity increase of about 40% as a whole.

게다가, 본 발명은 스트립 레벨 기판을 설계함에 있어서, 도 7a에 도시된 바와 같이, 유니트 레벨 기판들을 4-블럭으로 나누어 디자인하는 종래의 블럭 분할 구조 대신에, 도 7b에 도시된 바와 같이, 유니트 레벨 기판들 전체를 1-블럭으로 디자인하는 1-블럭 구조를 채택하여 설계한다. Furthermore, in designing a strip level substrate, the present invention, instead of the conventional block division structure of dividing the unit level substrates into four blocks, as shown in Fig. 7A, unit level, as shown in Fig. 7B. It is designed by adopting a 1-block structure that designs the entire substrates in 1-block.

이렇게 함에 따라, 본 발명은 종래의 블럭 분할 구조에 비해 하나의 스트립 레벨 기판에 더욱 많은 수의 유니트 레벨 기판을 설계할 수 있으며, 따라서, 이러한 유니트 레벨 기판의 디자인 방식을 이용해 생산성을 더욱 향상시킬 수 있다. In this way, the present invention can design a larger number of unit level substrates on one strip level substrate as compared to the conventional block division structure, and thus, the productivity of the unit level substrate can be further improved. have.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the scope of the following claims is not limited to the scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 최적화 및 최대화 크기의 스트립 레벨 기판을 설계함에 따라 하나의 원판은 물론 하나의 스트립 레벨 기판에 대해 종래 보다 더 많은 수의 FBGA 패키지를 제조할 수 있으며, 따라서, 본 발명은 매우 용이하게 생산성을 향상시킬 수 있다. As described above, the present invention can produce a larger number of FBGA packages than conventional ones for one disc as well as one strip level substrate by designing strip level substrates of optimized and maximized size, and thus, the present invention. Can improve productivity very easily.

Claims (4)

다수의 유니트 레벨(unit level) 기판을 포함하는 스트립 레벨(strip level) 기판으로 제공되어 패키징 공정이 진행되는 FBGA 패키지 제조용 기판에 있어서, A substrate for manufacturing a FBGA package provided as a strip level substrate including a plurality of unit level substrates and undergoing a packaging process, 상기 스트립 레벨 기판은 가로×세로의 길이가 변동폭 ±10㎜ 내에서 240㎜×74㎜의 크기를 갖는 것을 특징으로 하는 FBGA 패키지 제조용 기판.The strip-level substrate is a substrate for manufacturing a FBGA package, characterized in that the length of the width × length has a size of 240mm × 74mm within the fluctuation range ± 10mm. 제 1 항에 있어서, 상기 스트립 레벨 기판은 유니트 레벨 기판에 60개의 솔더 볼이 부착되는 경우에 상기 유니트 레벨 기판이 20행×6열로 120개가 배열되게 설계된 것을 특징으로 하는 FBGA 패키지 제조용 기판.The substrate for manufacturing an FBGA package according to claim 1, wherein the strip level substrate is designed such that 120 unit level substrates are arranged in 20 rows x 6 columns when 60 solder balls are attached to the unit level substrate. 제 1 항에 있어서, 상기 스트립 레벨 기판은 유니트 레벨 기판에 84개의 솔더 볼이 부착되는 경우에 상기 유니트 레벨 기판이 20행×4열로 80개가 배열되게 설계된 것을 특징으로 하는 FBGA 패키지 제조용 기판.The substrate for manufacturing an FBGA package according to claim 1, wherein the strip level substrate is designed such that 80 unit level substrates are arranged in 20 rows x 4 columns when 84 solder balls are attached to the unit level substrate. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 스트립 레벨 기판은 단일 구조의 1-블럭으로 디자인된 것을 특징으로 하는 FBGA 패키지 제조용 기판.4. A substrate according to any one of the preceding claims, wherein the strip level substrate is designed as a single block of a single structure.
KR1020060061346A 2006-06-30 2006-06-30 Substrate for fbga package fabrication KR100728989B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061346A KR100728989B1 (en) 2006-06-30 2006-06-30 Substrate for fbga package fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061346A KR100728989B1 (en) 2006-06-30 2006-06-30 Substrate for fbga package fabrication

Publications (1)

Publication Number Publication Date
KR100728989B1 true KR100728989B1 (en) 2007-06-15

Family

ID=38359613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061346A KR100728989B1 (en) 2006-06-30 2006-06-30 Substrate for fbga package fabrication

Country Status (1)

Country Link
KR (1) KR100728989B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044135B1 (en) 2009-11-30 2011-06-28 삼성전기주식회사 Fabricating Method Of Printed Circuit Board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400949B1 (en) 1994-12-05 2003-12-06 모토로라 인코포레이티드 Multi-Strand Boards and Methods for Ball-Grid Array Assemblies
JP2004119836A (en) 2002-09-27 2004-04-15 Toshiba Corp Semiconductor device substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400949B1 (en) 1994-12-05 2003-12-06 모토로라 인코포레이티드 Multi-Strand Boards and Methods for Ball-Grid Array Assemblies
JP2004119836A (en) 2002-09-27 2004-04-15 Toshiba Corp Semiconductor device substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044135B1 (en) 2009-11-30 2011-06-28 삼성전기주식회사 Fabricating Method Of Printed Circuit Board

Similar Documents

Publication Publication Date Title
US6670701B2 (en) Semiconductor module and electronic component
JP5222509B2 (en) Semiconductor device
TWI401778B (en) Semiconductor chip package
US20050121805A1 (en) Semiconductor device and a method of manufacturing the same
US20080048323A1 (en) Stacked structure of chips and wafer structure for making the same
US7663248B2 (en) Flip-chip component
JP2012028429A (en) Semiconductor device and method of manufacturing the same
JP2007053121A (en) Semiconductor device, stacked semiconductor device and wiring board
US6972483B1 (en) Semiconductor package with improved thermal emission property
KR20150135412A (en) Semiconductor device
US20150270244A1 (en) Semiconductor device and method of manufacturing the same
KR100728989B1 (en) Substrate for fbga package fabrication
KR100780691B1 (en) Folding chip planr stack package
US20140118978A1 (en) Package substrate and chip package using the same
US9357646B2 (en) Package substrate
KR20090089175A (en) Substrate for semiconductor package
KR20090036948A (en) Bga package and method for fabricating of the same
KR100800140B1 (en) Package stack
US20230170313A1 (en) Laminate substrate for integrated device packages
KR20110004107A (en) Substrate of semiconductor package, semiconductor package including the same and stack package using the same
KR20070019359A (en) Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same
KR102002786B1 (en) Semiconductor package and method for manufacturing the same
KR100668865B1 (en) Fbga package with dual bond finger
KR20060074143A (en) Fine pitch ball grid array package
TWI558286B (en) Package structure and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee