KR100719586B1 - Apparatus for driving display panel - Google Patents
Apparatus for driving display panel Download PDFInfo
- Publication number
- KR100719586B1 KR100719586B1 KR1020050126893A KR20050126893A KR100719586B1 KR 100719586 B1 KR100719586 B1 KR 100719586B1 KR 1020050126893 A KR1020050126893 A KR 1020050126893A KR 20050126893 A KR20050126893 A KR 20050126893A KR 100719586 B1 KR100719586 B1 KR 100719586B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode line
- display panel
- control switch
- driving
- switching
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은, 적어도 하나 이상의 전원으로부터 전극 라인들에 전원을 인가하여 디스플레이 패널을 구동하는 디스플레이 패널의 구동장치에 있어서, 상기 전원과 상기 전극 라인의 연결을 제어하는 제1 제어스위치; 및 상기 제1 제어스위치의 양단에 연결되는 밴드 저지 필터를 구비하는 디스플레이 패널의 구동장치를 제공한다.The present invention provides a driving device of a display panel for driving a display panel by applying power to electrode lines from at least one power source, the display panel comprising: a first control switch controlling a connection between the power source and the electrode line; And a band blocking filter connected to both ends of the first control switch.
Description
도 1은 본 발명의 구동장치에 의해 구동되는 플라즈마 디스플레이 패널의 구조의 일 실시예를 도시한 도면이다.1 is a view showing an embodiment of the structure of a plasma display panel driven by the driving apparatus of the present invention.
도 2는 도 1의 플라즈마 디스플레이 패널의 전극 배치를 간략히 도시한 도면이다. FIG. 2 is a view schematically illustrating an electrode arrangement of the plasma display panel of FIG. 1.
도 3은 도 1의 플라즈마 디스플레이 패널을 구동하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.FIG. 3 is a block diagram schematically illustrating an apparatus for driving a plasma display panel for driving the plasma display panel of FIG. 1.
도 4는 도 3의 각 구동부에서 출력하는 구동신호의 일 실시예를 보여주는 타이밍도이다.4 is a timing diagram illustrating an embodiment of a drive signal output from each driver of FIG. 3.
도 5는 본 발명에 따른 바람직한 일 실시예로서, 플라즈마 디스플레이 패널의 구동장치에서 스위칭 소자에 대역 저지 필터가 병렬로 연결된 X 구동부를 개략적으로 도시한 도면이다. FIG. 5 is a diagram schematically illustrating an X driver in which a band suppression filter is connected in parallel to a switching element in a driving apparatus of a plasma display panel according to an exemplary embodiment of the present invention.
도 6은 본 발명에 따른 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널의 구동장치에서 스위칭 소자에 대역 저지 필터가 병렬로 연결된 Y 구동부를 개략적으로 도시한 도면이다. FIG. 6 is a diagram schematically illustrating a Y driver in which a band suppression filter is connected in parallel to a switching element in a driving apparatus of a plasma display panel according to another exemplary embodiment of the present invention.
도 7은 도 5 및 도 6의 대역 저지 필터에 의하여 주파수 대역에 따른 삽입손실을 개략적으로 도시한 그래프이다. FIG. 7 is a graph schematically illustrating an insertion loss according to a frequency band by the band reject filter of FIGS. 5 and 6.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
12: 논리 제어부, 14, 600: Y 구동부,12: logic controller, 14, 600: Y drive unit,
18, 500: X 구동부, 16 : 어드레스 구동부,18, 500: X driver, 16: address driver,
530, 540, 630, 640: 대역 저지 필터.530, 540, 630, 640: Band Stop Filter.
본 발명은 디스플레이 패널의 구동장치에 관한 것으로서, 보다 상세하게는 고전압, 고주파수의 전기적 에너지를 이용하여 짧은 시간 동안 반복적인 방전에 의하여 화상을 표시하는 디스플레이 패널의 구동장치에 관한 것이다. BACKGROUND OF THE
평판 디스플레이 장치로서 대형 패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel, PDP)이 주목받고 있다. 플라즈마 디스플레이 패널은 방전현상을 이용하여 화상을 표현하는 디스플레이 장치인데, 일반적으로 플라즈마 디스플레이 패널은 구동 전압의 형태에 따라서 직류형과 교류형으로 나눌 수 있으며, 직류형의 경우 방전시간의 지연시간이 긴 단점으로 인하여 교류형 플라즈마 디스플레이 패널의 개발이 많이 이루어지고 있다. As flat panel display devices, plasma display panels (PDPs), which are easy to manufacture large panels, have attracted attention. A plasma display panel is a display device that displays an image by using a discharge phenomenon. In general, a plasma display panel can be classified into a direct current type and an alternating current type according to the type of driving voltage. Due to the disadvantages, the development of the AC plasma display panel has been made a lot.
교류형 플라즈마 디스플레이 패널로는 3전극을 구비하고 교류 전압에 의하여 구동되는 3전극 교류 면방전 방식의 플라즈마 디스플레이 패널이 대표적이다. 일반적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널은 다층의 판으로 이루어져 있으며, 종래의 화면표시장치인 음극선관(CRT)에 비하여 두께가 얇고 가벼우면서도 넓은 화면을 제공할 수 있기에 공간적으로 유리하다. An AC plasma display panel includes a three-electrode AC surface discharge type plasma display panel having three electrodes and driven by an AC voltage. A typical three-electrode surface discharge type plasma display panel is composed of a multi-layered plate, which is spatially advantageous because it can provide a thinner, lighter, and wider screen than a conventional cathode ray tube (CRT).
통상의 플라즈마 디스플레이 패널의 일 예로서, 3-전극 면방전 방식의 플라즈마 디스플레이 패널과 그 구동장치, 및 구동방법이 본 출원인의 미국 특허 제6,744,218호(명칭: Method of driving a plasma display panel in which the width of display sustain pulse varies)에 개시되어 있다. 상기 미국특허에 개시된 플라즈마 디스플레이 패널과 그 구동장치, 및 구동방법에 관한 사항은 본 명세서에 포함되는 것으로 하고, 그 자세한 설명은 생략한다. As an example of a conventional plasma display panel, a three-electrode surface discharge plasma display panel, a driving apparatus thereof, and a driving method thereof are disclosed in US Patent No. 6,744,218 (name: Method of driving a plasma display panel in which the). width of display sustain pulse varies). Matters related to the plasma display panel, the driving apparatus, and the driving method disclosed in the above-mentioned US patent are included in the present specification, and a detailed description thereof will be omitted.
플라즈마 디스플레이 패널은 유지 전극과 어드레스 전극이 교차되는 영역에 형성되는 다수개의 디스플레이 셀들을 구비하며, 하나의 디스플레이 셀은 세 개(적색, 녹색, 청색)의 방전셀들로 구성되며, 상기 방전셀들의 방전 상태를 조절함에 따라 화상의 계조를 표현한다. The plasma display panel includes a plurality of display cells formed in an area where the sustain electrode and the address electrode cross each other, and one display cell includes three discharge cells (red, green, and blue). The gray level of the image is expressed by adjusting the discharge state.
플라즈마 디스플레이 패널의 계조를 표현하기 위하여 플라즈마 디스플레이 패널에 인가되는 하나의 프레임을 발광 횟수가 다른 8개의 서브필드들로 구성하여 256 계조를 표현할 수가 있다. 즉, 256 계조로 화상을 표시하고자하는 경우에 1/60초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어진다. 상기 각각의 서브-필드마다 리셋 주기, 어드레스 주기, 및 유지방전 주기들이 존재하여 플라즈마 디스플레이 패널이 구동된다. In order to express the gray scale of the plasma display panel, one frame applied to the plasma display panel may be configured with eight subfields having different emission counts to express 256 gray scales. That is, in the case where the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields. There is a reset period, an address period, and a sustain discharge period in each of the sub-fields to drive the plasma display panel.
한편, 플라즈마 디스플레이 패널의 단위광이 증가하면서 방전을 위한 방전 유지전압의 크기가 증가되며, 휘도를 증가시키기 위하여 주파수가 높아진다. 또한, 이러한 플라즈마 디스플레이 패널의 구동을 위하여, 각각의 전극 라인들에 고전압 고주파수 성분의 전압이 인가된다. 그리고, 이를 위하여 스위칭 소자에 의한 스위칭이 필요하다. On the other hand, as the unit light of the plasma display panel increases, the magnitude of the discharge sustain voltage for discharge increases, and the frequency increases to increase luminance. In addition, for driving the plasma display panel, a voltage of a high voltage high frequency component is applied to each of the electrode lines. And, for this purpose it is necessary to switch by the switching element.
이때, 스위칭 소자에는 기생 커패시턴스 성분이 존재하고, 구동 보드의 PCB 상에 기생 인덕턴스 성분이 존재한다. 이러한 기생 커패시턴스 성분과 기생 인덕턴스 성분이 만들어 내는 공진 주파수에 의한 저대역 EMI 방사 발생하는 문제점이 있다. At this time, the parasitic capacitance component exists in the switching element, and the parasitic inductance component exists on the PCB of the driving board. There is a problem that low-band EMI radiation due to the resonance frequency generated by the parasitic capacitance component and the parasitic inductance component.
본 발명은, 스위칭 소자에 대역 저지 필터를 삽입하여, 특정 주파수 대역의 EMI를 제거할 수 있는 디스플레이 패널의 구동장치를 제공하는 것을 목적으로 한다. An object of the present invention is to provide a driving device of a display panel which can insert a band reject filter into a switching element to remove EMI of a specific frequency band.
본 발명은, 적어도 하나 이상의 전원으로부터 전극 라인들에 전원을 인가하여 디스플레이 패널을 구동하는 디스플레이 패널의 구동장치에 있어서, 상기 전원과 상기 전극 라인의 연결을 제어하는 제1 제어스위치; 및 상기 제1 제어스위치의 양단에 연결되는 밴드 저지 필터를 구비하는 디스플레이 패널의 구동장치를 제공한다.The present invention provides a driving device of a display panel for driving a display panel by applying power to electrode lines from at least one power source, the display panel comprising: a first control switch controlling a connection between the power source and the electrode line; And a band blocking filter connected to both ends of the first control switch.
상기 밴드 저지 필터가 인턱턴스 소자와 커패시턴스 소자의 직렬 연결에 의하여 형성되는 것이 바람직하다.The band reject filter is preferably formed by series connection of an inductance element and a capacitance element.
상기 제1 제어스위치가, 드레인 단자, 게이트 단자, 및 소스 단자를 구비하는 전계효과 트랜지스터인 것이 바람직하다.It is preferable that the said 1st control switch is a field effect transistor provided with a drain terminal, a gate terminal, and a source terminal.
상기 밴드 저지 필터가, 그 일단은 상기 드레인 단자에 연결되고, 다른 일단은 상기 소스 단자에 연결되는 것이 바람직하다.Preferably, the band blocking filter has one end connected to the drain terminal and the other end connected to the source terminal.
상기 제1 제어스위치가, 드레인 단자는 상기 전원과 연결되고, 게이트 단자는 구동부와 연결되고, 소스 단자는 상기 전극 라인과 연결되는 전계효과 트랜지스터인 것이 바람직하다.The first control switch, the drain terminal is connected to the power source, the gate terminal is connected to the driver, the source terminal is preferably a field effect transistor connected to the electrode line.
X 전극라인 및 Y 전극라인과 어드레스 전극라인이 교차되는 영역에 방전셀이 형성되는 디스플레이 패널을 구동하는 것으로, 상기 전극 라인이, X 전극라인과 Y 전극라인 및 어드레스 전극라인들 중에서 적어도 하나 이상인 것이 바람직하다.A display panel in which a discharge cell is formed in an area where an X electrode line, a Y electrode line, and an address electrode line intersect is formed. desirable.
상기 인턱턴스 소자와 상기 커패시턴스 소자의 정수값들이, 상기 제1 제어스위치의 스위칭에 따라 EMI 방사량이 최고값이 되는 주파수가 공진 주파수가 되도록 결정되는 것이 바람직하다.Preferably, the integer values of the inductance element and the capacitance element are determined such that the frequency at which the EMI radiation peak is the maximum value according to the switching of the first control switch is the resonance frequency.
본 발명의 다른 측면은, 적어도 하나 이상의 전원으로부터 전극 라인들에 전원을 인가하여 디스플레이 패널을 구동하는 디스플레이 패널의 구동장치에 있어서, 제1레벨의 전원과 상기 전극 라인의 연결을 제어하는 제1 제어스위치; 상기 전극 라인과 제2레벨의 전원의 연결을 제어하는 제2 제어스위치; 및 상기 제1 제어스위치와 상기 제2 제어스위치의 양단에 각각 연결되는 밴드 저지 필터를 구비하는 디스플레이 패널의 구동장치를 제공한다.According to another aspect of the present invention, a display panel driving apparatus for driving a display panel by applying power to electrode lines from at least one power source includes: a first control for controlling a connection of a first level power source and the electrode line; switch; A second control switch controlling a connection of the electrode line and a power source of a second level; And a band blocking filter connected to both ends of the first control switch and the second control switch, respectively.
본 발명에 따르면, 스위칭 소자에 대역 저지 필터를 삽입하여, 특정 주파수 대역의 EMI를 제거할 수 있다.According to the present invention, it is possible to remove the EMI of a specific frequency band by inserting a band reject filter in the switching element.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설 명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention according to a preferred embodiment.
도 1은 본 발명의 구동장치에 의해 구동되는 플라즈마 디스플레이 패널의 구조의 일 실시예를 도시한 도면이다. 도 2는 도 1의 플라즈마 디스플레이 패널의 전극 배치를 간략히 도시한 도면이다. 1 is a view showing an embodiment of the structure of a plasma display panel driven by the driving apparatus of the present invention. FIG. 2 is a view schematically illustrating an electrode arrangement of the plasma display panel of FIG. 1.
도면을 참조하여 설명하면, 플라즈마 디스플레이 패널의 제1 기판(100) 및 제2 기판(106) 사이에는, A 전극들(A1, ...,Am), 제1 및 제2 유전체층(102,110), Y 전극들(Y1, ...,Yn), X 전극들(X1, ...,Xn), 형광체층(112), 격벽(114) 및 일산화마그네슘 (MgO) 보호층(104)이 마련되어 있다.Referring to the drawings, in between the
A 전극들(A1, ...,Am)은 제1 기판(100) 방향으로 제2 기판(106) 상에 일정한 패턴으로 형성된다. 제2 유전체층(110)은 A 전극들(A1, ...,Am)을 덮도록 도포된다. 제2 유전체층(110) 위에는 격벽(114)들이 A 전극들(A1, ...,Am)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 방전셀의 방전 영역을 구획하고, 각 방전셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광체층(112)은 격벽(114)들 사이에서 A 전극들(A1, ...,Am) 상의 제2 유전체층(110)의 상에 도포되며, 순차적으로 적색발광 형광체층, 녹색발광 형광체층, 청색발광 형광체층이 배치된다.The A electrodes A 1 ,..., A m are formed in a predetermined pattern on the
X 전극들(X1, ...,Xn)과 Y 전극들(Y1, ...,Yn)은 A 전극들(A1, ...,Am)과 직교되도록 제2 기판(106) 방향으로 제1 기판(100) 상에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 각 X 전극들(X1, ...,Xn)과 각 Y 전극들(Y1, ...,Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극(Xna,Yna))과 전도도를 높이기 위한 금속전극(Xnb,Ynb)이 결합되어 형성될 수 있다. 제1 유전체층(102)은 X 전극들(X1, ...,Xn)과 Y 전극들(Y1, ...,Yn)을 덮도록 (全面) 도포되어 형성된다. 강한 전계로부터 패널을 보호하기 위한 보호층(104) 예를 들어, 일산화마그네슘(MgO)층은 제1 유전체층(102)을 덮도록 전면 도포되어 형성된다. 방전 공간(108)에는 플라즈마 형성용 가스가 밀봉된다.X electrodes (X 1, ..., X n ) and Y electrodes (Y 1, ..., Y n ) is orthogonal to the second substrate such that the A electrodes (A 1, ..., A m ) It is formed in a predetermined pattern on the
한편, Y 전극들(Y1, ...,Yn)과 X 전극들(X1, ...,Xn)이 평행하게 나란히 배치되며, A 전극들(A1, ...,Am)은 Y 전극들(Y1, ...,Yn) 및 X 전극들(X1, ...,Xn)에 교차하도록 배치되며, 교차되는 영역은 방전셀(Ce)을 구획한다. 또한, 본 발명의 구동장치에 의해 구동되는 플라즈마 디스플레이 패널은 도 1에 도시된 것에 한정되지 않는다. On the other hand, the Y electrodes (Y 1 , ..., Y n ) and the X electrodes (X 1 , ..., X n ) are arranged side by side in parallel, and the A electrodes (A 1 , ..., A m ) is disposed to intersect the Y electrodes Y 1 ,..., Y n and the X electrodes X 1 ,..., X n , and the intersecting area divides the discharge cell Ce. . In addition, the plasma display panel driven by the driving apparatus of the present invention is not limited to that shown in FIG.
도 3은 도 1의 플라즈마 디스플레이 패널을 구동하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.FIG. 3 is a block diagram schematically illustrating an apparatus for driving a plasma display panel for driving the plasma display panel of FIG. 1.
도면을 참조하면, 플라즈마 디스플레이 패널의 구동장치는, 영상처리부(10), 논리제어부(12), Y 구동부(14), 어드레스 구동부(16), X 구동부(18) 및 플라즈마 표시 패널(1)을 구비한다. 영상처리부(10)는 외부로부터의 외부 영상신호를 변환하여 내부 영상신호로 출력하고, 논리제어부(12)는 내부 영상신호를 입력받아 각각, 어드레스 구동 제어신호(SA), Y 구동 제어신호(SY) 및 X 구동 제어신호(SX)를 출력한다. Y 구동부(14), 어드레스 구동부(16) 및 X 구동부(18)는 각각 구동 제어신호를 입력받아 플라즈마 표시 패널(1)의 Y 전극들, A 전극들 및 X 전극들 각각에 구동신호를 출력한다.Referring to the drawings, the driving apparatus of the plasma display panel includes an
도 4는 도 3의 각 구동부에서 출력하는 구동신호의 일 실시예를 보여주는 타이밍도이다.4 is a timing diagram illustrating an embodiment of a drive signal output from each driver of FIG. 3.
도 4를 참조하여 설명하면, 일단 플라즈마 디스플레이 패널(도 3의 1)을 구동하기 위한 단위 프레임은 복수개의 서브필드로 나뉘며, 각 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA) 및 유지 기간(PS)으로 나뉜다. Referring to FIG. 4, a unit frame for driving the plasma display panel (1 of FIG. 3) is divided into a plurality of subfields, and each subfield SF includes a reset period PR and an address period PA. And maintenance period PS.
먼저 리셋 기간(PR)에는 Y 전극들(Y1, ...,Yn)에 상승펄스와 하강펄스로 이루어진 리셋펄스가 인가되고, X 전극들(X1, ...,Xn)에는 하강펄스 인가시부터 제2 전압(바이어스전압)이 인가되어 리셋 방전이 수행된다. 리셋 방전에 의해 전체 방전셀을 초기화된다. 상승펄스는 유지방전전압(Vs)에서 상승전압(Vset)만큼 상승하여 최종적으로 상승최고전압(Vset+Vs)에 도달하고, 하강펄스는 유지방전전압(Vs)에서 하강하여 최종적으로 하강최저전압(Vnf)에 도달한다. First, in the reset period PR, a reset pulse consisting of a rising pulse and a falling pulse is applied to the Y electrodes Y 1 , ..., Y n , and in the X electrodes X 1 , ..., X n . When the falling pulse is applied, the second voltage (bias voltage) is applied to reset discharge. All discharge cells are initialized by reset discharge. The rising pulse rises from the sustain discharge voltage (Vs) by the rising voltage (V set ) and finally reaches the rising maximum voltage (V set + Vs), and the falling pulse falls from the sustain discharge voltage (Vs) and finally falls The voltage V nf is reached.
어드레스 기간(PA)에는 Y 전극들(Y1, ...,Yn)에 주사펄스가 순차적으로 인가되고, A 전극들(A1, ...,Am)에는 상기 주사펄스에 맞춰 표시 데이터 신호가 인가되어 어드레스 방전이 수행된다. 어드레스 방전에 의해 유지 기간(PS)에서 발생하는 유지방전이 수행될 방전셀이 선택된다. 주사펄스는 스캔하이전압(Vsch)을 가지다가 순차적으로 스캔하이전압(Vsch)보다 전압이 작은 스캔로우전압(Vscl)을 가지며, 표시 데이터 신호는 주사펄스의 스캔로우전압(Vscl) 인가시에 맞춰 정극성의 어드레스전압(Va)을 갖는다.In the address period PA, scanning pulses are sequentially applied to the Y electrodes Y 1 ,..., And Y n , and A electrodes A 1 ,..., A m are displayed in accordance with the scanning pulses. The data signal is applied to perform address discharge. The discharge cells to be subjected to the sustain discharge occurring in the sustain period PS by the address discharge are selected. The scan pulse has a scan high voltage (Vsch) and sequentially has a scan low voltage (Vscl) whose voltage is lower than the scan high voltage (Vsch), and the display data signal is adapted to the scan low voltage (Vscl) of the scan pulse. It has a positive address voltage Va.
유지 기간(PS)에서는 X 전극들(X1, ...,Xn)과 Y 전극들(Y1, ...,Yn)에 유지펄스가 교호하게 인가되어 유지방전이 수행된다. 유지방전에 의해 각 서브필드마다 할당된 계조 가중치에 따라 휘도가 표현된다. 유지펄스는 유지방전전압(Vs)과 그라운드 전압(Vg)를 교대로 갖는다. In the sustain period PS, a sustain pulse is alternately applied to the X electrodes X 1 ,..., X n and the Y electrodes Y 1 ,..., Y n to perform a sustain discharge. Luminance is expressed according to the gray scale weight allocated to each subfield by the sustain discharge. The sustain pulse has an alternating discharge voltage Vs and a ground voltage Vg.
한편, 도 4에서 도시된 바와 다른 구동신호가 도 3의 각 구동부에서 출력되는 것이 가능하며 도 4에 도시된 것에 한정되지 않는다.On the other hand, it is possible to output a drive signal different from that shown in FIG. 4 in each of the driving units of FIG.
도 5는 본 발명에 따른 바람직한 일 실시예로서, 플라즈마 디스플레이 패널의 구동장치에서 스위칭 소자에 대역 저지 필터가 병렬로 연결된 X 구동부를 개략적으로 도시한 도면이다. 도 7은 도 5의 대역 저지 필터에 의하여 주파수 대역에 따른 삽입손실을 개략적으로 도시한 그래프이다. FIG. 5 is a diagram schematically illustrating an X driver in which a band suppression filter is connected in parallel to a switching element in a driving apparatus of a plasma display panel according to an exemplary embodiment of the present invention. FIG. 7 is a graph schematically illustrating an insertion loss according to a frequency band by the band reject filter of FIG. 5.
도면을 참조하면, 본 발명의 플라즈마 디스플레이 패널의 구동장치는 X 전극들(Cp의 제1단)에 구동신호를 출력하기 위하여, 제1 전압(Vs)을 출력하는 제1 전압 인가부(511) 및 접지 전압(Vg)을 출력하는 접지 전압 인가부(512)를 포함하는 유지펄스 인가부(510)와, 제2 전압(Vb)을 출력하는 제2 전압 인가부(505)와, 패널 내에 전하를 축적하거나 패널 내의 전하를 저장하는 에너지 회수부(520)와, 및 스위칭부(507)를 구비한다. Referring to the drawings, the driving apparatus of the plasma display panel according to the present invention includes a first
제1 전압 인가부(511)는 일단이 제1 전압원(Vs)에 접속되고, 타단이 스위칭부(507)에 접속된 제1 스위칭 소자(S1)를 구비한다. 접지 전압 인가부(512)는 일단이 접지에 접속되고, 타단이 스위칭부(507)에 접속된 제2 스위칭 소자(S2)를 구비한다. 제1 전압 인가부(511) 및 접지 전압 인가부(512)를 구비하는 유지펄스 인가부(510)는 유지펄스를 발생하기 위하여 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)를 교대로 턴 온(ON) 및 오프(OFF) 한다. The first
상기 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)는 각각 드레인(drain) 단자, 게이트(gate) 단자, 및 소스(source) 단자를 구비하는 전계효과 트랜지스터(Field Effected Transistor, FET)가 될 수 있다. 이때, 드레인 단자는 전원(Vs)과 연결되고, 게이트 단자는 구동부(미도시)와 연결되고, 소스 단자는 X 전극 라인(Xi)과 연결될 수 있다. The first switching element S1 and the second switching element S2 each include a field effect transistor (FET) having a drain terminal, a gate terminal, and a source terminal. Can be. In this case, the drain terminal may be connected to the power supply Vs, the gate terminal may be connected to the driving unit (not shown), and the source terminal may be connected to the X electrode line Xi.
또한, 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)의 양단에는 각각 밴드 저지 필터(Band Rejection Filter, 530, 540)가 연결된다. 이때, 밴드 저지 필터(530, 540)가 인턱턴스 소자(L11, L12)와 커패시턴스 소자(C11, C12)의 직렬 연결에 의하여 형성될 수 있다. Band rejection filters 530 and 540 are connected to both ends of the first switching element S1 and the second switching element S2, respectively. In this case, the
제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2) 각각의 고유 특성상 발생되는 주파수 분석을 수행하고, EMI(Electro-Magnetic Interference) 방사량이 많은 주파수 영역을 찾아낸다. 또한, 해당 주파수 영역의 EMI를 제거할 수 있도록, 밴드 저지 필터(530, 540)의 인턱턴스 소자(L11, L12)와 커패시턴스 소자(C11, C12)의 소자값을 결정할 수 있다. 즉, 밴드 저지 필터(530, 540)의 공진 주파수가 도 7에서 삽입손실이 최소가 되는 부분에 해당할 수 있도록, 인턱턴스 소자(L11, L12)와 커패시턴스 소자(C11, C12)의 소자값이 결정되는 것이 바람직하다. A frequency analysis generated due to the unique characteristics of each of the first switching element S1 and the second switching element S2 is performed, and a frequency region having a large amount of electro-magnetic interference (EMI) is found. In addition, the device values of the inductance elements L11 and L12 and the capacitance elements C11 and C12 of the band rejection filters 530 and 540 may be determined so as to remove EMI in the corresponding frequency domain. That is, the element values of the inductance elements L11 and L12 and the capacitance elements C11 and C12 are set such that the resonance frequencies of the band suppression filters 530 and 540 correspond to the portions where the insertion loss is minimized in FIG. 7. It is preferred to be determined.
즉, 상기 스위칭 소자들(S1, S2)의 고주파 스위칭에 따른 EMI 방사가 가장 심한 주파수 영역의 EMI가, 밴드 저지 필터(530, 540)에 의하여 필터링된다. 따라서, 스위칭 소자들(S1, S2)의 고주파 스위칭에 따른 EMI 방사를 효과적으로 저감시킬 수 있다. That is, the EMI of the frequency region where the EMI radiation due to the high frequency switching of the switching elements S1 and S2 is most severe is filtered by the
제2 전압 인가부(505)는 일단이 제2 전압원(Vb)에 접속되고, 타단이 패널의 X 전극들(Cp의 제1 단) 및 스위칭부(507)에 접속되는 제3 스위칭 소자(S3)를 구비한다. 제3 스위칭 소자(S3)가 턴 온 되어 제2 전압(Vb)이 패널의 X 전극들(Cp의 제1 단)에 출력된다.The third switching element S3 has one end connected to the second voltage source Vb and the other end connected to the X electrodes (first end of Cp) and the
에너지 회수부(520)는 패널(Cp) 내의 전하를 저장하는 에너지 저장부(521)와, 에너지 저장부(521)에 접속되고 에너지 저장부(521)에 저장된 전하를 패널(Cp) 내에 축적하거나 패널(Cp) 내의 전하를 에너지 저장부(521)에 저장하는 것을 제어하는 에너지 회수 스위칭부(522)와, 일단이 에너지 회수 스위칭부(522)에 접속되고 타단이 패널의 X 전극들(Cp의 제1 단)에 접속된 인덕터(L1)를 구비한다. The
에너지 저장부(521)는 패널 내의 전하를 저장하도록 커패시터(C2)를 구비할 수 있다. 에너지 회수 스위칭부(522)는 일단이 에너지 저장부(521)에 접속되고 타단이 인덕터(L1)에 접속된 제4 스위칭 소자(S4)와 제5 스위칭 소자(S5)를 구비하며, 제4 스위칭 소자(S4)와 제5 스위칭 소자(S5) 사이에 방향이 다른 두개의 제1 및 제2 다이오드(D1,D2)가 접속될 수 있다. The
제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)의 양단에는 연결되는 밴드 저지 필터(Band Rejection Filter, 530, 540)가 제4 스위칭 소자(S4)와 제5 스위칭 소자(S5)의 양단에도 연결될 수 있다. 이때, 해당 주파수 영역의 EMI를 제거할 수 있도록, 밴드 저지 필터의 인턱턴스 소자와 커패시턴스 소자의 소자값이 결정될 수 있다. Band reject filters (530, 540) connected to both ends of the first switching element (S1) and the second switching element (S2) are both ends of the fourth switching element (S4) and the fifth switching element (S5). Can also be connected. At this time, the element values of the inductance element and the capacitance element of the band rejection filter may be determined to remove the EMI of the corresponding frequency range.
상기 스위칭 소자들(S4, S5)의 고주파 스위칭에 따른 EMI 방사가 가장 심한 주파수 영역의 EMI가, 밴드 저지 필터(530, 540)에 의하여 필터링된다. 따라서, 스위칭 소자들(S4, S5)의 고주파 스위칭에 따른 EMI 방사를 효과적으로 저감시킬 수 있다. EMI in the frequency domain where the EMI radiation due to the high frequency switching of the switching elements S4 and S5 is severe is filtered by the
에너지 회수부(520)의 동작을 설명하면, 에너지 회수 스위칭부(522) 중 제5 스위칭 소자(S5)가 턴온되면, 패널 내의 전하가 인덕터(L1)와, 제2 다이오드(D2)와, 제5 스위칭 소자(S5)를 거쳐 제2 커패시터(C2)에 저장된다. 에너지 회수 스위칭부(522) 중 제4 스위칭 소자(S4)가 턴 온 되면, 제2 커패시터(C2)에 저장된 전하가 제4 스위칭 소자(S4)와, 제1 다이오드(D1)와, 인덕터(L2)를 거쳐 패널(Cp) 내에 축적된다.Referring to the operation of the
스위칭부(507)는 일단이 유지펄스 인가부(510)에 접속되고, 타단이 제2 전압 인가부(505) 및 패널의 X 전극들(Cp의 제1 단)과 접지 사이에 접속되며, 제6 스위칭 소자(S6)를 구비한다. 스위칭부(507)는 유지펄스 인가부(510)로부터 출력되는 유지펄스를 패널의 X 전극들에 인가하기 위하여 스위칭 동작을 수행하고, 제2 전압 인가부(505)로부터 출력되는 제2 전압(Vb)이 유지펄스 인가부(510)로 흐르지 못하 도록 스위칭 동작을 수행한다. 즉, 제6 스위칭 소자(S6)는 유지펄스를 패널의 X 전극들(Cp의 제1단)에 인가하기 위하여 턴 온 되고, 제2 전압(Vb)이 유지펄스 인가부(510)로 흐르지 못 하도록 턴 오프 된다. One end of the
도 6은 본 발명에 따른 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널의 구동장치에서 스위칭 소자에 대역 저지 필터가 병렬로 연결된 Y 구동부를 개략적으로 도시한 도면이다. 도 7은 도 6의 대역 저지 필터에 의하여 주파수 대역에 따른 삽입손실을 개략적으로 도시한 그래프이다. FIG. 6 is a diagram schematically illustrating a Y driver in which a band suppression filter is connected in parallel to a switching element in a driving apparatus of a plasma display panel according to another exemplary embodiment of the present invention. FIG. 7 is a graph schematically illustrating an insertion loss according to a frequency band by the band reject filter of FIG. 6.
도면을 참조하면, 본 발명의 플라즈마 디스플레이 패널의 구동장치는, Y 전극들(Cp의 제2 단)에 구동신호를 출력하기 위하여, 제1 전압(Vs)을 제1 노드(N1)에 출력하는 제1 전압 인가부(611) 및 접지 전압(Vg)을 제1 노드(N1)에 출력하는 접지 전압 인가부(612)를 포함하는 유지펄스 인가부(610)와, 일단이 제1 노드(N1)에 접속되고 타단은 제2 노드(N2)에 접속된 제7 스위칭 소자(S17)를 포함하는 제1 스위칭부(605)와, 일단이 제2 노드(N2)에 접속되고 타단은 제3 노드(N3)에 접속된 제15 스위칭 소자(S15)를 포함하는 제2 스위칭부(617)와, 제1 노드(N1)와 제2 노드(N2) 사이에 접속되고 제1 전압(Vs)을 제3 전압(Vset)만큼 서서히 상승시켜 제2 노드(N2)에 출력하는 제3 전압 인가부(607)와, 제3 노드(N3)에 접속되고 제1 전압(Vs)을 제4 전압(Vnf)까지 서서히 하강시켜 제3 노드(N3)에 출력하는 제4 전압 인가부(609)와, 서로 직렬 접속된 제1 주사 스위칭 소자(SC1) 및 제2 주사 스위칭 소자(SC2)를 구비하고, 제1 주사 스위칭 소자(SC1)와 제2 주사 스위칭 소자(SC2)의 사이인 제4 노드(N4)가 패널의 Y 전극들(Cp의 제2 단)에 접속된 주사 스위칭부(601) 와, 제5 전압원(Vsch)을 구비하고 제1 주사 스위칭 소자(SC1)에 접속되어 제1 주사 스위칭 소자(SC1)로 제5 전압(Vsch)을 출력하는 제5 전압 인가부(603)와, 제3 노드(N3) 및 제2 주사 스위칭 소자(SC2)에 접속되어 제6 전압(Vscl)을 출력하는 제6 전압 인가부(615) 및 패널(Cp) 내에 전하를 축적하거나 패널(Cp) 내의 전하를 저장하는 에너지 회수부(620)를 구비한다. Referring to the drawings, the driving apparatus of the plasma display panel according to the present invention outputs the first voltage Vs to the first node N1 in order to output the driving signal to the Y electrodes (the second end of the Cp). A sustain
제1 전압 인가부(611)는 일단이 제1 전압원(Vs)에 접속되고, 타단이 제1 노드(N1)에 접속된 제8 스위칭 소자(S8)를 구비한다. 접지 전압 인가부(612)는 일단이 접지에 접속되고, 타단이 제1 노드(N1)에 접속된 제9 스위칭 소자(S9)를 구비한다. 제1 전압 인가부(611)와 접지 전압 인가부(612)를 구비하는 유지펄스 인가부(610)는 유지펄스를 발생하기 위하여 제8 스위칭 소자(S8)와 제9 스위칭 소자(S9)가 교대로 턴 온 된다.The first
상기 제8 스위칭 소자(S8) 및 제9 스위칭 소자(S9)는 각각 드레인(drain) 단자, 게이트(gate) 단자, 및 소스(source) 단자를 구비하는 전계효과 트랜지스터(Field Effected Transistor, FET)가 될 수 있다. 이때, 드레인 단자는 전원(Vs)과 연결되고, 게이트 단자는 구동부(미도시)와 연결되고, 소스 단자는 Y 전극 라인(Yi)과 연결될 수 있다. The eighth switching element S8 and the ninth switching element S9 each include a field effect transistor (FET) including a drain terminal, a gate terminal, and a source terminal. Can be. In this case, the drain terminal may be connected to the power source Vs, the gate terminal may be connected to the driving unit (not shown), and the source terminal may be connected to the Y electrode line Yi.
또한, 제8 스위칭 소자(S8) 및 제9 스위칭 소자(S9)의 양단에는 각각 밴드 저지 필터(Band Rejection Filter, 630, 640)가 연결된다. 이때, 밴드 저지 필터(630, 640)가 인턱턴스 소자(L21, L22)와 커패시턴스 소자(C21, C22)의 직렬 연결에 의하여 형성될 수 있다. Band rejection filters 630 and 640 are connected to both ends of the eighth switching element S8 and the ninth switching element S9, respectively. In this case, the
제8 스위칭 소자(S8) 및 제9 스위칭 소자(S9) 각각의 고유 특성상 발생되는 주파수 분석을 수행하고, EMI(Electro-Magnetic Interference) 방사량이 많은 주파수 영역을 찾아낸다. 또한, 해당 주파수 영역의 EMI를 제거할 수 있도록, 밴드 저지 필터(630, 640)의 인턱턴스 소자(L21, L22)와 커패시턴스 소자(C21, C22)의 소자값을 결정할 수 있다. 즉, 밴드 저지 필터(630, 640)의 공진 주파수가 도 7에서 삽입손실이 최소가 되는 부분에 해당할 수 있도록, 인턱턴스 소자(L21, L22)와 커패시턴스 소자(C21, C22)의 소자값이 결정되는 것이 바람직하다. Frequency analysis generated due to the inherent characteristics of each of the eighth switching element S8 and the ninth switching element S9 is performed, and a frequency region having a large amount of electro-magnetic interference (EMI) is found. In addition, the device values of the inductance elements L21 and L22 and the capacitance elements C21 and C22 of the band rejection filters 630 and 640 may be determined to remove the EMI of the corresponding frequency range. That is, the element values of the inductance elements L21 and L22 and the capacitance elements C21 and C22 are set such that the resonance frequencies of the
즉, 상기 스위칭 소자들(S8, S9)의 고주파 스위칭에 따른 EMI 방사가 가장 심한 주파수 영역의 EMI가, 밴드 저지 필터(630, 640)에 의하여 필터링된다. 따라서, 스위칭 소자들(S8, S9)의 고주파 스위칭에 따른 EMI 방사를 효과적으로 저감시킬 수 있다. That is, the EMI of the frequency region with the highest EMI emission due to the high frequency switching of the switching elements S8 and S9 is filtered by the
제3 전압 인가부(607)는 일단이 제1 노드(N1)에 접속되고 타단은 제3 전압원(Vset)에 접속된 제4 커패시터(C4)와, 제3 전압원(Vset)과 제2 노드(N3) 사이에 접속된 제10 스위칭 소자(S10)를 구비한다. 제1 스위칭부(605)의 제7 스위칭 소자(S7)가 턴 오프 되며, 제2 스위칭부(617)의 제15 스위칭 소자가 턴 온 되고, 제1 전압 인가부(611)의 제8 스위칭 소자(S8) 및 제3 전압 인가부(607)의 제10 스위칭 소자(S10)가 턴 온 되어 제1 전압(Vs)에서 제3 전압(Vset)만큼 서서히 상승하여 최종적으로 상승최고전압(Vset+Vs)이 제3 노드(N3)에 출력된다.The third
제4 전압 인가부(609)는 일단이 제3 노드(N3)에 접속되고, 타단이 제4 전압원(Vnf)에 접속된 제11 스위칭 소자(S11)를 구비한다. 제1 전압 인가부(611)의 제8 스위칭 소자(S8), 제1 스위칭부(605)의 제7 스위칭 소자(S7), 제2 스위칭부(617)의 제15 스위칭 소자(S15) 및 제4 전압 인가부(609)의 제11 스위칭 소자(S11)가 턴 온 되어 제1 전압(Vs)에서 제4 전압(Vnf)까지 서서히 하강한 전압이 제3 노드(N3)에 출력된다.The fourth
제6 전압 인가부(615)는 제3 노드(N3)와 제6 전압원(Vscl) 사이에 접속된 제12 스위칭 소자(S12)를 구비한다. 제12 스위칭 소자(S12)가 턴 온 되어 제3 노드(N2)에 제6 전압(Vscl)을 출력한다.The sixth
주사 스위칭부(601)의 제1 주사 스위칭 소자(SC1)가 턴 온 되고 제2 주사 스위칭 소자(SC2)가 턴 오프 되면, 제5 전압(Vsch)이 제4 노드(N4)를 거쳐 Y 전극들(Cp의 제2 단)에 출력된다. 반면에 주사 스위칭부(601)의 제1 주사 스위칭 소자(SC1)가 턴 오프 되고 제2 주사 스위칭 소자(SC2)가 턴 온 되면, 제3 노드(N3)에 출력된 각 전압, 즉 제1 전압(Vs), 접지 전압(Vg), 상승최고전압(Vs+Vset), 제4 전압(Vnf), 제6 전압(Vscl)이 제4 노드(N4)를 거쳐 Y 전극들(Cp의 제2단)에 출력된다. When the first scan switching device SC1 of the
에너지 회수부(620)는 패널(Cp) 내의 전하를 저장하는 에너지 저장부(621)와, 에너지 저장부(621)에 접속되고 에너지 저장부(621)에 저장된 전하를 패널(Cp) 내에 축적하거나 패널(Cp) 내의 전하를 에너지 저장부(621)에 저장하는 것을 제어하는 에너지 회수 스위칭부(622)와, 일단이 에너지 회수 스위칭부(622)에 접속되고 타단이 제1 노드(N1)에 접속된 인덕터(L2)를 구비한다. The
에너지 저장부(621)는 패널 내의 전하를 저장하도록 커패시터(C5)를 구비할 수 있다. 에너지 회수 스위칭부(622)는 일단이 에너지 저장부(621)에 접속되고 타단이 인덕터(L2)에 접속된 제13 스위칭 소자(S13)와 제14 스위칭 소자(S14)를 구비하며, 제13 스위칭 소자(S13)와 제14 스위칭 소자(S14) 사이에 방향이 다른 두개의 제3 및 제4 다이오드(D3,D4)가 접속될 수 있다. The
제8 스위칭 소자(S8) 및 제9 스위칭 소자(S9)의 양단에는 연결되는 밴드 저지 필터(Band Rejection Filter, 630, 640)가 제13 스위칭 소자(S13)와 제14 스위칭 소자(S14)의 양단에도 연결될 수 있다. 이때, 해당 주파수 영역의 EMI를 제거할 수 있도록, 밴드 저지 필터의 인턱턴스 소자와 커패시턴스 소자의 소자값이 결정될 수 있다. Band rejection filters 630 and 640 connected to both ends of the eighth switching element S8 and the ninth switching element S9 have both ends of the thirteenth switching element S13 and the fourteenth switching element S14. Can also be connected. At this time, the element values of the inductance element and the capacitance element of the band rejection filter may be determined to remove the EMI of the corresponding frequency range.
상기 스위칭 소자들(S13, S14)의 고주파 스위칭에 따른 EMI 방사가 가장 심한 주파수 영역의 EMI가, 밴드 저지 필터(630, 640)에 의하여 필터링된다. 따라서, 스위칭 소자들(S13, S14)의 고주파 스위칭에 따른 EMI 방사를 효과적으로 저감시킬 수 있다. EMI of the frequency region where the EMI radiation due to the high frequency switching of the switching elements S13 and S14 is severe is filtered by the
본 발명에 따른 밴드 저지 필터는 상기한 스위칭 소자들 이외에도 다른 스위칭 소자들에도 연결될 수 있다. 또한, 밴드 저지 필터는 X 전극 라인, Y 전극 라인, 어드레스 전극 라인들 어느 전극 라인에 전압을 인가하기 위한 스위칭 소자들에도 연결될 수 있다.The band stop filter according to the present invention may be connected to other switching elements in addition to the above switching elements. In addition, the band blocking filter may be connected to switching elements for applying a voltage to any one of the X electrode line, the Y electrode line, and the address electrode line.
본 발명에 따른 디스플레이 패널의 구동장치에 의하면, 스위칭 소자에 대역 저지 필터를 삽입하여, 특정 주파수 대역의 EMI를 제거할 수 있다. According to the driving apparatus of the display panel according to the present invention, by inserting a band stop filter in the switching element, it is possible to remove the EMI of a specific frequency band.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, it is merely an example, and those skilled in the art may realize various modifications and equivalent other embodiments therefrom. I can understand. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050126893A KR100719586B1 (en) | 2005-12-21 | 2005-12-21 | Apparatus for driving display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050126893A KR100719586B1 (en) | 2005-12-21 | 2005-12-21 | Apparatus for driving display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100719586B1 true KR100719586B1 (en) | 2007-05-17 |
Family
ID=38277553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050126893A KR100719586B1 (en) | 2005-12-21 | 2005-12-21 | Apparatus for driving display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100719586B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010101400A (en) * | 1999-11-09 | 2001-11-14 | 마츠시타 덴끼 산교 가부시키가이샤 | Driving circuit and display |
-
2005
- 2005-12-21 KR KR1020050126893A patent/KR100719586B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010101400A (en) * | 1999-11-09 | 2001-11-14 | 마츠시타 덴끼 산교 가부시키가이샤 | Driving circuit and display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100670278B1 (en) | Apparatus of driving display panel | |
KR100659128B1 (en) | Apparatus of driving plasma display panel and method thereof | |
US7439942B2 (en) | Plasma display panel driving apparatus | |
WO2009139152A1 (en) | Plasma display device and method for driving plasma display panel | |
KR100719586B1 (en) | Apparatus for driving display panel | |
KR100581965B1 (en) | Apparatus of driving plasma display panel | |
US7714807B2 (en) | Plasma display apparatus and method of driving the same | |
KR100741077B1 (en) | Apparatus for driving display panel | |
KR100730153B1 (en) | Energy recovery circuit of display panel and driving apparatus therewith | |
KR100659111B1 (en) | Apparatus for driving display panel | |
KR100708746B1 (en) | Apparatus for driving plasma display panel | |
KR100708744B1 (en) | Apparatus for driving plasma display panel | |
US20080007489A1 (en) | Apparatus for driving plasma display panel | |
US20090303223A1 (en) | Method for driving plasma display panel | |
KR100759575B1 (en) | Energy recovery circuit of display panel and driving apparatus therewith | |
KR100719577B1 (en) | Apparatus of driving display panel | |
KR20050121866A (en) | Driving method of plasma display panel | |
KR100777748B1 (en) | Method of driving plasma display apparatus | |
KR100838071B1 (en) | Apparatus of driving plasma display panel and method thereof | |
KR100784520B1 (en) | Plasma Display Apparatus | |
KR101183459B1 (en) | Method of driving plasma display apparatus | |
KR20080024386A (en) | Apparatus for driving display panel | |
EP2051233A2 (en) | Energy recovery circuit and plasma display apparatus | |
KR20070082811A (en) | Plasma display apparatus | |
EP1901269A2 (en) | Plasma display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120427 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |