KR100710936B1 - 집적 회로용 보호 회로 - Google Patents

집적 회로용 보호 회로 Download PDF

Info

Publication number
KR100710936B1
KR100710936B1 KR1020007007460A KR20007007460A KR100710936B1 KR 100710936 B1 KR100710936 B1 KR 100710936B1 KR 1020007007460 A KR1020007007460 A KR 1020007007460A KR 20007007460 A KR20007007460 A KR 20007007460A KR 100710936 B1 KR100710936 B1 KR 100710936B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
conductor
generator
conductor strip
Prior art date
Application number
KR1020007007460A
Other languages
English (en)
Other versions
KR20010040320A (ko
Inventor
얀 오터스테트
미하엘 리히터
미하엘 스몰라
마르틴 아이젤레
Original Assignee
인피니언 테크놀로지스 아게
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게, 지멘스 악티엔게젤샤프트 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010040320A publication Critical patent/KR20010040320A/ko
Application granted granted Critical
Publication of KR100710936B1 publication Critical patent/KR100710936B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2105—Dual mode as a secondary aspect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 집적 회로용 보호 회로에 관한 것이다. 상기 보호 회로는 바람직하게 다수의 회로 평면(2, 3)에서 집적 회로(1)의 상부 및/또는 하부에 배치되어, 하나 이상의 신호 발생기의 상이한 신호가 공급되는 다수의 도체 스트립(10, 11)을 갖는다. 상이한 신호들은 상기 도체 스트립(10, 11)을 통과한 후에 하나 이상의 검출기에 의해 분석된다. 이 때, 상기 검출기에 의해 수신된 신호는 기준 신호라고도 하는 설정 신호와 비교되고, 두드러진 차이가 나타날 때는 경보 신호가 집적 회로에 전송된다. 상기 경보 신호를 기초로 하여, 집적 회로(1)는 상기 집적 회로의 분석 또는 조작을 사실상 불가능하게 하는 안전 모드로 전환된다.

Description

집적 회로용 보호 회로 {PROTECTION CIRCUIT FOR AN INTEGRATED CIRCUIT}
전기 회로의 특정 형태, 특히 칩 카드에서 사용되는 집적 회로는 회로 정보 또는 칩 내부의 데이터에 대한 고도의 보안성이 요구된다. 이러한 보안 관련 정보들은 외부 분석 및 조작으로부터 보호되어야만 한다.
이러한 보호를 달성하기 위해, 다양한 방법들이 제기되었다. 예컨대 집적 스위칭 회로에 예컨대 은 또는 티탄으로 이루어진 금속 코팅이 제공됨으로써, X선을 이용한 집적 스위칭 회로의 판독이 방지될 수 있다. 또한 집적 회로의 가장 상부에 놓인 회로 평면에 도체 스트립이 보호 실드 라인으로서 배치되어, 예컨대 저항, 커패시턴스와 같은 상기 도체 스트립의 물리적 특성들을 모니터링한다는 것이 입증되었다. 의도하지 않은 관찰 또는 조작시 단락, 접지(earth) 또는 절단에 의한 변화가 확인되면 경보 신호가 발생된다. 상기 방식의 보호 회로는 US-특허 5,389,738 에 공지되어 있다. 그러나, 상기 보호 회로의 이러한 방식은 만족스럽지 못한 것으로 증명되고 있다. 왜냐하면, 예상된 물리적 특성들이 적절한 외부 조치에 의해 시뮬레이션될 수 있고, 그로 인해 보호 회로들이 관찰 또는 조작에 의한 외부의 침입(공격)을 검출할 수 없게 됨으로써, 적절한 대응 조치를 취할 수 없기 때문이다.
본 발명의 목적은 의도치 않은 관찰 또는 조작에 대한 보호 기능이 더 강화된 집적 회로용 보호 회로를 제공하는데 있다.
상기 목적은 청구항 제 1항에 나타난 특징을 갖는 집적 회로를 위한 보호 회로에 의해 달성된다. 본 발명의 바람직한 개선예는 종속항의 대상이다.
본 발명에 따른 보호 회로는 적어도 하나의 보호 평면에서 집적 회로의 상부 또는 하부에 배치된다. 여기서, 상기 보호 회로는 하나 이상의 도체 스트립을 가지며, 상기 도체 스트립에는 시간에 따라 변하는 상이한 신호들이 공급된다. 상기 신호들은 도체 스트립에 의해 전달되어, 하나 이상의 검출기에 의해 분석된다. 상기 검출기에 의해 수신된 검사될 신호는 각각 예정 신호인 기준 신호와 비교된다. 하나 이상의 검출기가 두드러진 차이를 검출하게 될 경우, 상기 검출기에는 집적 회로를 안전 모드로 전환시키는 경보 신호가 발생한다. 그렇게 되면 상기 모드에서 예컨대 메모리 셀의 내용이 소거될 수 있으며, 그 결과 제어 프로그램 및 저장된 데이터는 더이상 판독되거나 해석될 수 없다.
다수의 도체 스트립에 의해 도전되어, 순차적으로 다양한 검출기에 의해 분석되는 다수의 상이한 신호들을 사용함으로써, 판독 또는 조작이 시도되는 동안 외부로부터 정확한 방식으로 모든 경보 발생 신호를 공급하고 검출기들에 대해 이들의 존재를 시뮬레이션하는 것은 거의 불가능하다. 예컨대 집적 스위칭 회로가 기계적으로 위로부터 평평하게 마모됨으로써, 집적 스위칭 회로의 아래에 놓인 회로 평면이 보일 정도가 되면, 상기 회로 평면 위에 놓인 보호 회로의 도체 스트립들이 가장 먼저 영향을 받게 되고, 그 결과 하나 이상의 검출기에 의해 검출되는 신호 전송이 변경되거나 중단된다. 소형 니들에 의해 개별 도체 스트립들이 탭핑(tapping)됨으로써 예컨대 신호 형태, 신호 발진 제어 또는 그와 유사한 것들의 변화가 나타나는 경우에도 동일한 상황이 전개된다. 이러한 모든 변화들은 상이한 검출기의 오류 검출에 규칙적으로 영향을 미친다.
따라서, 본 발명에 따라 단지 개별 신호들 뿐만 아니라, 다수의 상이한 신호들도 시뮬레이션 되어야만 한다. 엄밀히 집적 회로의 매우 제한된 공간적 조건을 고려해 볼 때, 다수의 시뮬레이션 신호들을 특정하게 상이한 검출기에 공급하는 것은 거의 불가능하다. 따라서, 상기 집적 회로를 거의 둘러싸는 보호는 그 위에 배치된 보호 회로에 의해 제공된다.
바람직하게는, 상기 집적 회로는 상기 집적 회로의 상부에 있는 보호 회로와 하부에 있는 보호 회로에 의해 샌드위치 방식으로 둘러싸임으로써, 관찰 또는 조작이 보호 회로에 의해 상부 및 하부로부터 차단된다.
검출기는 전송 신호들의 평가시 인테그리티(integrity)를 분석하도록 형성되며, 이는 특히 CRC 검사, 수평 체크섬 비교, 패리티 검사 또는 다른 서명 비교에 의해 이루어질 수 있다는 것이 입증되었다. 전송 신호와 예정 신호, 다시 말해 기준 신호의 인테그리티 값의 인테그리티 비교에 의해, 검출기가 유사(quasi) 단락되는 보호 회로의 조작이 억제될 수 있으며, 오류를 검출하기 위한 순수 동일성 비교를 수행하는 검출기에 하나의 동일한 신호가 기준 신호 및 전송 신호로서 제공된다.
상이한 도체 스트립에 공급되는 상이한 신호들은 공동의 신호 발생기 또는 다수의 개별 신호 발생기에 의해 구현될 수 있다. 바람직하게는 각각의 검출기가 거기에 할당된 발생기로부터 예정 신호, 즉 기준 신호의 형태 및 방식에 대한 정보들을 얻을 수 있도록 하나 이상의 발생기가 검출기에 접속된다. 따라서, 상기 발생기는 다이나믹하게 그것의 전송 신호들을 변화시키고, 이러한 변화가 검출기에 전달되어, 외부의 공격시 신호들의 시뮬레이션을 더욱 어렵게 한다. 왜냐하면, 신호들의 시간적 파형이 고려되기 때문이다.
도체 스트립이 다수의 회로 평면위로 연장됨으로써, 다수의 회로 평면을 통해 보호 회로의 구조를 보거나 상이한 신호들의 발생, 신호 전달 및 검출 방식을 보는 것이 훨씬 더 어려워져서, 외부로부터의 시뮬레이션이 불가능할 정도로 보호될 집적 회로가 잘 커버될 수 있는 것이 특히 바람직한 것으로 밝혀졌다. 결과적으로, 외부의 개입에 의한 보호 회로의 모든 변화는 오류의 검출을 야기하며, 이 때 도체 스트립 형성의 매우 복잡한 3차원 구조 또는 그러한 구조의 특성에 의해 시뮬레이션이 매우 복잡하거나 거의 불가능하다. 따라서, 분명히 보호 회로의 하나의 회로 평면은 상기 보호 회로의 다른 회로 평면이 분석되는 것을 보호한다. 그럼으로써 집적 회로를 위한 매우 광범위하고 안전한 보호 회로가 제공된다.
상기 보호 회로의 바람직한 실시예에 따르면, 상기 보호 회로의 도체 스트립은 보호될 집적 회로를 거의, 이상적으로는 완전히 평면으로 커버함으로써, 상기 보호 회로를 통해 집적 스위칭 회로를 들여다 볼 때, 예컨대 보어와 같은 것을 통해 보호 회로의 도체 스트립을 손상시키지 않으면서 보호 회로에 직접 도달하는 것은 불가능하도록 형성된다. 이러한 광범위한 또는 완전한 커버링은 다수의 회로 평면위에 또는 다수의 회로 평면내에 도체 스트립을 형성하는 방법을 통해 매우 간단하고 안전하게 구현된다. 왜냐하면, 한 평면에 있는 도체 스트립들이 서로 충분한 간격을 두고 배치될 수 있고, 그 결과 누화(crosstalk)가 방지되며 도체 스트립들간의 영역이 보호 회로의 다른 회로 평면 내에 있는 도체 스트립에 의해 직접 커버될 수 있음으로써, 집적 스위칭 회로 또는 상기 집적 회로의 중요한 부품들이 완전히 커버될 수 있기 때문이다.
예컨대 보어에 의해 집적 회로에 도달하는 것이 시도될 경우, 도체 스트립 중 하나가 손상될 수 있으며, 이에 따라 신호 변화가 나타날 수 있다. 상기 도체 스트립이 상기 보어의 크기에 상응하거나 더 작은 도체 스트립 폭으로 형성될 경우, 모든 보어가 도체 스트립을 차단(단속)함으로써 매우 안전하게 오류 신호가 검출될 수 있다. 또한 상기 보어가 다양한 도체 스트립들 사이를 단락시킬 수 있고, 상기 단락은 전체적인 신호 파괴로서 상응하는 검출기를 통해 검출된 오류 신호를 보다 더 안전하게 검출된다. 여기서, 상기 도체 스트립 폭은 사용된 특정한 칩 기술에서 최소의 도체 스트립 폭에 상응하도록 선택된다. 상기 도체 스트립이 한편으로는 매우 좁은 폭을 가지고, 다른 한편으로는 상이한 회로 평면위로 연장되며, 상기 평면을 최대한 커버하도록 형성됨으로써, 보호 회로 내로의 기계적 개입에 대한 보호 작용이 충분히 이루어진다. 이러한 개입은 보오링(boring) 또는 플레이닝(plaining)을 통해 이루어질 수 있다.
본 발명의 한 바람직한 실시예에 따르면, 회로 평면 내에 있는 보호 회로의 하나 이상의 검출기는 상기 보호 회로의 도체 스트립을 갖는 최상부 회로 평면의 하부에 배치되고 상기 도체 스트립에 의해 원하지 않은 접근으로부터 보호된다. 이러한 체계적 구조에 의해, 보호 회로의 검출기를 위한 보호 회로의 도체 스트립, 그리고 집적 회로를 위한 검출기를 갖는 도체 스트립에 의한 단계적(cascaded) 보호가 제공된다.
이러한 배치에 의해, 하나 이상의 검출기의 관찰 또는 조작이 위에 놓인 라인을 통한 보호에 의해 억제되며, 이에 따라 도체 스트립을 통하지 않고 검출기 내에 직접 신호가 저장될 수 있는 또 다른 접근 가능성이 배제된다.
이에 상응하는 방식으로, 보호 회로의 상부에 놓인 도체 스트립을 통해 보호되는 하나 이상의 발생기가 회로 평면내에 배치되는 것이 바람직한 것으로 증명된다. 따라서, 상기와 같이 배치된 보호 회로의 검출기 또는 발생기는 인가되지 않은 접근에 대한 보호 회로의 보호 효과를 증대시키는 수단인 것으로 증명된다.
상이한 신호들이 개별 발생기에 의해 서로 완전히 독립적으로 발생될 경우, 이러한 신호들은 체계적으로 서로 종속되지 않으므로 신호 파형이 본질적으로 상이한 것이 보장된다. 그 결과 전체적으로 시뮬레이션하기가 매우 복잡하고 많은 비용이 들며, 이는 다수의 상이한 신호들이 목적에 맞게 올바른 도체 스트립들 또는 올바른 검출기들로 결합되어야만 하기 때문에도 더욱 그러하다. 이는 집적 스위칭 회로의 극도로 제한된 공간적 치수에 있어서는 거의 불가능한 일이다. 따라서, 상기 방식의 보호 회로는 집적 스위칭 회로의 보호에 특히 효과적인 것으로 증명된다.
본 발명의 변형예에서는 상기 도체 스트립에 다수의 검출기가 할당되며, 상기 검출기는 각각의 검출기 고유의 위치에 있는 도체 스트립에서 신호를 탭핑하여 모니터링한다. 따라서, 이러한 방식의 실시예에서 도체 스트립은 다수의 도체 스트립 섹션으로 분할되며, 상기 도체 스트립 섹션들은 거기에 할당된 검출기에 의해 모니터링된다. 따라서, 상기 도체 스트립 섹션들은 모니터링된 도체 스트립의 기능을 갖는다. 그러나 상이한 도체 스트립 섹션들을 갖는 전체 도체 스트립이 여러번 모니터링됨으로써, 상기 도체 스트립으로의 개입이 적절한 개입 예방 조치를 통해 하나의 검출기에 의해 포착될 수 없었다 하여도, 전체 도체 스트립에 있는 다른 검출기 또는 다른 검출기의 일부가 모니터링된 신호의 변화를 검출하고 경보를 발생시킬 것이다. 따라서, 도체 스트립상에 상기 검출기를 여분으로 배치함으로써 보호 회로의 보호 효과가 증대된다.
통상적으로, 단지 수적 재구성의 방식으로 가능한 한 많은 신호 라인과 가능한 한 많은 신호 발생기 또는 검출기를 제공하여 외부의 접근을 방해하는 것이 바람직하다. 그러나 개별 신호의 개수가 많으면 하드웨어 비용이 상승하고, 그 결과 안전 조치들로 인해 회로 비용이 상당히 증가하기 때문에, 전술한 방법은 집적 스위칭 회로의 크기에 따라 한계를 갖는다.
따라서, 본 발명의 또다른 변형예에서는 전술한 보호 신호 발생이 멀티플렉서 및 디멀티플렉서와 결합된다. 이를 통해, 시간적인 다중 방식에 의해 보호 실드의 상이한 도체 스트립이 상이한 시간에 동일한 발생기 출력부 및 검출기 입력부에 접속된다. 이러한 방식으로, 발생기 및 검출기의 개수가 실드 세그먼트의 수 보다 더 작다.
이러한 배치의 또 다른 장점은, 검출기에 관련 발생기의 기준 신호를 공급하는 기준 라인의 수가 감소된다는데 있으며, 이에 따라 칩 면적이 상당히 절약된다.
멀티플렉서 및 디멀티플렉서는 중앙에서 동시에 제어되거나, 또는 공통의 클럭 시스템의 선행 클럭 주기의 수에 따라 그들의 상태가 좌우된다. 특히 바람직한 것은 멀티플렉서 채널의 무작위적 또는 의사 무작위적 제어이다. 실제의 무작위적 제어는 특정 제어 신호들을 통한 멀티플렉서 및 디멀티플렉서의 연속 동기화를 필요로 한다. 의사 무작위적 제어에 의해, 멀티플렉서 및 디멀티플렉서로부터 공간상 가까운 곳에서 동일한 제어 신호가 국부적으로 생성된다.
보호 회로의 특히 바람직한 한 실시예에 따르면, 검출기가 다수일 경우 상기 검출기들이 서로 교차 결합되도록 형성된다. 이를 통해, 하나의 검출기가 오류 및 집적 스위칭 회로의 허용되지 않은 접근을 검출하자마자, 상기 집적 스위칭 회로가 광범위한 안전 모드로 전환되도록 제어된다. 이러한 교차 결합에 의해, 개별 검출기들이 응답확인 기능 또는 감시 기능의 범주에서 다른 검출기의 기능성 또는 다른 검출기의 존재 여부를 검사하고, 이를 통해 보호 회로 및 집적 칩으로의 허용되지 않은 개입이 검출되어, 이에 상응하는 집적 스위칭 회로의 안전 모드를 트리거링하는 것도 가능하다.
검출기와 더불어 발생기도 교차 결합하는 것이 바람직한 것으로 증명되며, 그로 인해 고장 또는 발생기로의 개입이 검출될 수 있다. 또한 상기 발생기가 검출기와 교차 결합됨으로써, 상기 발생기가 상기 발생기로부터 송출된 신호에 대한 정보들을 예컨대 신호의 시간에 따른 파형, 신호 레벨, 신호 형태 등을 상기 발생기에 할당된 검출기로 전달한다. 이를 통해, 상이한 신호들의 가변성 및 보호 회로의 자유도가 훨씬 더 증가되고, 이는 외부에 의한 개입을 더 어렵게 만들기 때문에 집적 스위칭 회로로의 인지 불가능한 공격을 막는 보호 회로의 효과가 증대된다.
따라서, 본 발명에 따른 보호 회로의 기본 개념은, 상기 보호 회로의 부품을 더이상 국부적으로 집중시켜서 배치하는 것이 아니라 분산시켜서, 더 큰 영역에 걸쳐서 분포시키고, 복제하며 차별화시켜 형성하는 것이다. 이에 따라, 도체 스트립을 통한 신호의 생성과 수송 및 신호의 모니터링이 다수의 여분 유닛들로 분할됨으로써, 보호 회로 또는 보호될 집적 스위칭 회로의 인지 불가능한 관찰 또는 조작에 대한 안전도가 더욱 증대된다.
본 발명에 따른 집적 회로용 보호 회로 및 그 장점은 하기의 실시예에서 도면을 참고로 더 자세히 설명된다.
도 1은 각각의 도체 스트립에 대한 신호 발생기 및 신호 검출기를 갖는 본 발명에 따른 보호 회로의 회로 구조이고,
도 2는 또 다른 예의 보호 회로의 회로 구조이며,
도 3은 보호 회로를 갖는 집적 회로의 단면도이고,
도 4는 디멀티플렉서/멀티플렉서 구조를 갖는 본 발명에 따른 또 다른 보호 회로의 회로 구조를 나타낸다.
도 1은 집적 회로를 위한 보호 회로의 구조를 개략적으로 도시한 것이다. 여기에는 서로 분리되어 평행하게 연장되는 세 개의 도체 스트립(10, 11, 12)이 도시되어 있다. 상기 도체 스트립(10, 11, 12)은 와인딩 패턴으로 뻗으며 집적 회로의 회로 평면내의 특정 영역을 커버한다.
상기 도체 스트립(10, 11, 12)은 각각 고유의 신호 발생기(20, 21, 22)에 접속된다. 상기 신호 발생기(20, 21, 22)를 통해 서로 독립적이고 기본적으로 상이한 신호들이 도체 스트립(10, 11, 12)에 공급된다. 공급된 신호들은 상기 도체 스트립(10, 11, 12)를 순환하고 상기 도체 스트립(10, 11, 12)의 단부에서 각각의 도체 스트립에 할당된 검출기(30, 31, 32)에 의해 분석된다.
상기 분석의 범주에서 상기 도체 스트립(10, 11, 12)을 통해 수신된 상이한 신호들은 발생기(20, 21, 22)와 상기 발생기에 할당된 검출기(30, 31, 32) 사이의 접속 라인(13, 14, 15)에 의해 전달된 기준 신호와 비교된다. 상기 기준 신호는 도체 스트립(10, 11, 12)들을 순환하고 난 후의 신호의 모습을 직접 나타내거나 또는 상기 신호들로부터 기준 신호를 위해 필요한 정보들을 검출하는데 있어 필수적인 정보들을 제공한다.
상기 기준 신호들이 도체 스트립(10, 11, 12)에 의해 얻어진 신호들과 비교됨으로써, 상기 검출기(30, 31, 32)에서 평가가 이루어진다. 비교 결과 상이한 점이 확인되면, 집적 회로를 위한 제어 신호로서 경보 신호가 발생하여, 각각의 검출기(30, 31, 32) 위에 배치된 경보 라인(4)을 통해 집적 회로로 유도된다.
상기 경보 신호에 의해 집적 회로가 안전 모드로 지칭되는 상태로 전환된다. 이러한 안전 모드에서는 예컨대 메모리 셀의 내용은 더이상 판독될 수 없다. 왜냐하면, 안전 모드로 전환된 직후에 상기 메모리 셀의 내용이 완전히 소거됨에 따라, 그 속에 포함되어 있는 정보들은 복구할 수 없도록 제거된다. 따라서, 프로그램 메모리 및 데이터 메모리에 포함되어 있는 집적 회로의 중요한 정보들, 예컨대 코드 키 또는 핀 넘버 또는 사용자의 개인 정보들을 더이상 판독하거나 조작할 수 없게 된다.
상기 도체 스트립(10, 11, 12), 신호 발생기(20, 21, 22) 및 검출기(30, 31, 32)가 다중으로 분산되어 형성됨으로써, 예컨대 플레이닝 공정이나 보오링 공정 등을 기초로 하여 보호될 집적 회로에 대한 더 상세한 정보들을 얻기 위해 외부 신호들을 공급하여 보호 회로를 속이는 것은 매우 어렵다..
단지 하나의 신호만이 시뮬레이션되는 것이 아니라, 동시에 다수의 상이한 신호들을 공간적으로 매우 제한된 영역에 배치된 상이한 검출기의 상이한 장소에서 시뮬레이션 되야 하기 때문에, 신호 변동과 그에 따른 오류 및 보호될 집적 회로를 포함하는 보호 회로로의 접근이 검출되지 않으면서 상기 집적 회로에 접근하는 것은 거의 불가능하다. 검출기(30)가 공급된 도체 스트립(10)의 신호의 오류 특성을 검출해야 될 경우, 상기 검출기(30)는 다른 검출기(31, 32)와 별개로, 경보 라인(4)을 통해 집적 회로에 경보 신호를 공급함으로써 안전 모드가 트리거링된다.
상기 도체 스트립(10, 11, 12)가 평행한 와인딩 패턴으로 형성됨으로써, 평면을 커버하는 폐쇄된 도체 스트립 구조물이 제공되며, 상기 구조물이 그 아래에 놓인 집적 회로 또는 상기 집적 회로의 적어도 하나의 영역을 상기 도체 스트립(10, 11, 12)을 통한 접근으로부터 보호한다. 만약 기계적 수단으로 상기 도체 스트립(10, 11, 12) 아래에 놓인 집적 회로에 도달하려고 한다면, 상기 도체 스트립(10, 11, 12) 중 하나가 손상되거나, 심지어는 상기 도체 스트립을 통해 전달된 신호가 두드러지게 변화될 정도로 완전히 파손될 수 밖에 없다. 이러한 두드러진 변화는 상기 도체 스트립에 할당된 검출기(30, 31, 32)를 통해 오류로서 식별되고, 그에 상응하는 경보 신호가 송신된다.
상기 도체 스트립(10, 11, 12)은 보호 회로의 회로 평면(2, 3)을 손상시키는 임의의 드릴링에 의해 도체 스트립의 파손이 유도될 정도로 좁은 폭으로 형성된다. 이를 위해, 개별 도체 스트립(10, 11, 12)들의 간격을 매우 작게 선택하고 상기 도체 스트립들을 하나 이상의 회로 평면에 좁은 와인딩 형태로 배치하여야 한다. 따라서, 이러한 파손된 도체 스트립(10, 11, 12)에서는 신호가 완전히 손상되어 외부의 공격을 받은 것으로 해석됨으로써, 관찰 또는 조작이 방지됨에 따라 파손이 매우 안전하게 일어난다.
상기 발생기(20, 21, 22)를 통해 발생된 신호들은 대개는 특정한 디지털 신호들이지만, 신호 변동에 있어서 상기 도체 스트립(10, 11, 12)을 통해 전송되는 도중에 발생하는 변동이 명백히 나타나는 신호 아날로그 신호이기도 하다.
도 2에는 또 다른 보호 회로의 형성이 개략적으로 도시된다. 여기서는, 단 1개의 관련 스트립 도체 구조물이 도시되며, 상기 구조물은 하나의 신호 발생기(20)를 통해 형성된 신호를 상기 도체 스트립 구조물에 공급하기 위한 공급 지점(9)을 나타낸다.
상기 도체 스트립 구조물에는, 도체 스트립 구조물을 통해 전송된 신호의 배출(outfed)을 위한 4개의 위치가 제공된다. 각각의 배출 위치에는 배출된 신호를 증폭시키기 위한 증폭기(43, 44, 45, 46)가 제공된다. 이러한 증폭된 신호는 검출기(33, 34, 35, 36)에 공급된다. 상기 도체 스트립 구조물은 각각의 탭핑 지점(tapping poing)에 따라, 공급 지점(9)과 검출기(33)에 대한 증폭기(43)의 탭핑 지점 사이에 있는 도체 스트립(10a), 공급 지점(9)과 검출기(34)에 대한 증폭기(44)의 탭핑 지점 사이에 있는 도체 스트립(10b), 공급 지점(9)과 검출기(35)에 대한 증폭기(45)의 탭핑 지점 사이에 있는 도체 스트립(10c), 그리고 공급 지점(9)과 검출기(36)에 대한 증폭기(46)의 탭핑 지점 사이에 있는 도체 스트립(10d)을 형성한다.
각각의 검출기는 다른 검출기와는 독립적으로 작동하고, 상기 검출기의 경보 라인(4)을 통해 집적 회로가 안전 모드로 전환되도록 제어될 수 있다.
발생기(20)는 접속 라인(16, 17, 18, 19)을 통해 검출기(33, 34, 35, 36)에 접속되고, 상기 검출기에 도체 스트립(10a, 10b, 10c, 10d)을 모니터링하기 위한 기준 신호에 대한 특수한 정보들이 공급된다. 소프트웨어로 제어되는 방식에서, 상기 발생기(20)는 공급된 신호의 형태를 무작위로 선택하고 해당 접속 라인(16, 17, 18, 19)을 통해 검출기로 공급된 신호의 형태를 시그널링한다. 검출기들(33, 34, 35)은 상기 발생기(20)로부터 접속 라인(16, 17, 18, 19)을 통해 상기 검출기에 공급된 신호를 탭핑 지점으로부터 공급된 도체 스트립(10a, 10b, 10c, 10d)의 신호와 비교함으로써 평가한다. 두드러진 차이, 즉 오류가 검출되면, 각각의 검출기(33, 34, 35, 36)는 다른 검출기와는 독립적으로 경보 라인(4)을 통해 경보를 발생시킴으로써, 집적 회로를 안전 모드로 전환시킨다.
상기 도체 스트립(10a, 10b, 10c, 10d)가 중복되어 형성됨으로써, 도체 스트립 시스템의 도체 스트립으로의 개입에 의해 단지 1개의 도체 스트립(10a, 10b, 10c, 10d)에서만 신호가 변동되는 것이 아니라, 다수의 도체 스트립(10a, 10b, 10c, 10d)에서 동시에 신호 변동이 발생할 수 있다. 따라서, 의도하지 않은 관찰 또는 조작의 경우 단지 검출기의 신호뿐만 아니라, 상기 도체 스트립 시스템의 특히 모든 검출기(33, 34, 35, 36)의 다수의 신호에 하나의 시뮬레이트된 정확한 신호가 제공된다. 상기 신호는 그 형태, 종류 및 시간적 파형에 있어서 발생기(20)로부터 접속 라인(16, 17, 18, 19)을 통해 검출기(33, 34, 35, 36)에 직간접적으로 공급된 기준 신호와 일치해야 한다. 이 경우, 도시된 발생기(20)는 소프트웨어로 제어되어 공급 지점(9)에 공급된 신호를 다이내믹하게 변경시키고, 이를 통해 보호 회로, 그리고 상기 보호 회로에 의해 보호된 집적 스위칭 회로(1)의 관찰 또는 조작을 차단하는 상태에 있다.
도 3에는 상부에 배치된 보호 회로를 갖는 집적 회로(1)의 층별 구조가 도시되어 있다. 도 3에서 집적 회로의 하부면에 놓이는 상응하는 제 2 보호 회로는 도시되지 않았다. 상기 집적 회로(1)의 다른 면에 있는 상기 제 2 보호 회로는 여기에 도시된 보호 회로와 같은 구조를 갖는다.
보호 회로는 집적 회로(1)의 상부에 배치되어 있다. 상기 보호 회로는 층층이 겹쳐진 두 개의 회로 평면(2, 3)을 보여주며, 상기 회로 평면(2, 3)은 절연층(5)에 의해 서로 분리되고, 보호될 집적 회로(1)와도 분리된다. 이러한 절연층에 의해 도체 스트립(10, 11)과 집적 회로(1) 간에 전기적 단락이 방지된다.
제 1 회로 평면(2)에는 도체 스트립(10)이 스트립형상으로 형성되고 스트립형상 절연 영역(6)에 의해 서로 분리된다. 상기 도체 스트립(10)들은 제 1 회로 평면(2)내에서 서로 평행하게 배치된다. 상기 회로 평면(2)의 상부에 제 2 회로 평면(3)이 배치되며, 상기 제 2 회로 평면(3)은 서로 평행하게 배치된 스트립형 도체 스트립(11)을 보여준다. 또한 상기 도체 스트립(11)은 절연 영역(6)에 의해 서로 분리됨으로써 서로에 대해 절연된다. 상기 도체 스트립(10)은 도체 스트립(11)와 상호 작용하면서 보호될 집적 회로를 완전히 커버하도록 배치된다. 이러한 완전한 커버링은 제 1 및 제 2 회로 평면(2)을 들여다 볼 때, 보호될 집적 회로의 각 지점 또는 집적 회로(1)의 보호될 각 지점이 도체 스트립 (10) 또는 도체 스트립 (11) 중 하나에 의해 덮이거나, 또는 도체 스트립 (10)과 도체 스트립 (11) 모두에 의해 커버될 경우에 이루어진다.
상기 보호될 집적 회로(1)에 접근하려면 우선 보호 회로를 침투해야 하고, 이 때 회로 평면(2, 3)이 쪼개지며 집적회로가 완전하게 커버되기 때문에 도체 스트립(10, 11) 중 적어도 하나는 손상될 수 밖에 없다. 예컨대 도체 스트립의 완전한 파손을 의미하거나 회로 평면(2, 3) 내에 있는 도체 스트립 사이의 단락 또는 회로 평면(2, 3)들 사이의 단락, 또는 단지 도체 스트립(10, 11)이 부분적으로 손상된 상태에서의 단락을 형성할 수 있는 전술한 손상으로 인해, 전송된 신호가 명백하게 변화되며, 상기 신호는 할당된 검출기에 의해 예정 기준 신호와 비교되어 오류 신호 및 보호 회로 또는 보호될 집적 스위칭 회로(1)로의 공격으로서 해석된다. 이에 따라, 집적 회로(11)에 경보 신호가 전송된다. 이러한 경보 신호에 의해, 상기 집적 회로(1)는 안전 모드로 전환된다.
제 1 회로 평면(2)에는 도 3에는 도시되지 않은 발생기(20, 21, 22) 또는 이에 상응하는 검출기(30 내지 36)가 상부에 놓이는 회로 평면(3)에 의해 보호되는 상기 제 1 회로 평면(2)에 배치되어 있으며, 상기 회로 평면(3) 내에는 상기 제 1 회로 평면(2)에 상응하게 도체 스트립(11)이 놓여 있다. 특히 이러한 구조는 제 1 회로 평면(2) 위에 전체적으로 분포되어 있고, 이에 따라 보호 회로가 공격을 받을 가능성이 분명히 제한된다.
도 4에는 8개의 도체 스트립(40 ... 47)을 갖는 본 발명의 한 개선예가 도시되어 있다. 이러한 8개의 도체 스트립(40 ... 47)은 각각 네 개의 도체 스트립(40 ... 43 또는 44 ... 47)를 포함하는 두 그룹으로 분할된다. 2개의 그룹 각각에는 단지 1개의 신호 발생기(60 또는 62) 및 1개의 신호 검출기(61 또는 63)가 할당된다. 상기 신호 발생기(60, 62)의 신호들은 각각 디멀티플렉서(50 또는 52)를 통해 도체 스트립 그룹(40 ... 43)에 공급되고, 도체 스트립을 통해 전달된 신호들은 멀티플렉서(51 또는 53)를 통해 각각신호 검출기(61 또는 63)에 공급된다.
신호 검출기(61, 63)에 필요한 기준 신호를 공급할 수 있게 하기 위해, 본 발명에서는 각 도체 스트립 그룹당 단 1개의 접속 라인(48 또는 49)이 필요하다. 또한 신호 검출기(61, 63)는 멀티플렉서(51, 53)를 통해 수신된 신호가 예정 신호와 일치하지 않을 경우, 경보 라인(4)을 통해 그 사실을 알린다.
두 개의 도체 스트립 그룹(40 ... 43 또는 44 ... 47)을 갖는 실시예에서, 디멀티플렉서(50, 52) 및 멀티플렉서(51, 53)를 제어하는 두 개의 상이한 가능성을 보여준다. 도 2의 상부에 도시된 도체 스트립 그룹(40 ... 43)에서는 디멀티플렉서(50)와 멀티플렉서가 도체 스트립(40 ... 43) 중 하나를 선택하기 위한 난수(true random number) 발생기(70)에 의해 공동으로 제어된다. 아래에 도시된 도체 스트립 그룹(44 ... 47)에서는 관련 디멀티플렉서(52)와 관련 멀티플렉서(53)가 상이하지만 동일한 형태로 형성된 두 개의 의사 난수(pseudo-random number) 발생기(71, 72)에 의해 제어되며, 상기 의사 난수 발생기(71, 72)는 그들의 동일한 구조로 의해 클럭 주기에서 동일한 시점에 동일한 난수를 공급한다. 그러나, 원칙적으로는 디멀티플렉서 및 멀티플렉서를 클럭 신호 자체에 의해 제어하는 것도 가능하다. 이렇게 하는 것이 회로 기술적으로는 더 간단하지만 안전에 있어서는 더 위험하다.
주어진 칩 면적에서 보호 회로의 전술한 본 발명에 따른 개선예에 의해, 가능한한 가늘면서 서로 가깝게 나란히 놓인 도체 스트립들에 의한 상기 칩 상부 표면의 가능한 한 완전한 커버링과 가능한 한 적은 회로 기술 비용에 대한 요구 사이에 적절한 절충이 이루어질 수 있다.

Claims (16)

  1. 적어도 하나의 회로 평면(2, 3)에서 집적 회로(1) 아래에 또는 위에 배치되어 있으며,
    적어도 하나의 신호 발생기(60, 62)로부터 적어도 하나의 신호를 제공받는 다수의 도체 스트립(40 - 47)을 포함하며,
    상기 각각의 도체 스트립(40 - 47)을 통해 전송되는 상이한 신호들의 에러 특성(동작)을 평가하고, 상기와 같은 에러 특성이 검출되는 경우에는 상기 집적 회로(1)를 안전 모드로 변환하기 위한 제어 신호를 송출할 수 있는 적어도 하나의 검출기(61, 63)를 포함하고,
    상기 도체 스트립(40 - 47)의 한 단부에 접속된 디멀티플렉서(50, 52)를 포함하며,
    상기 도체 스트립(40 - 47)의 다른 한 단부에 접속된 멀티플렉서(51, 53)를 포함하고,
    한편으로는 다수의 도체 스트립들 중에서 하나의 도체 스트립을 선택하기 위해 상기 디멀티플렉서(50) 및 상기 멀티플렉서(51)를 트리거링시키도록 랜덤하게 제어된(random-controlled) 선택적 신호-발생기(70)를 포함하거나, 또는 다른 한편으로는 상기 디멀티플렉서(52)를 트리거링시키도록 랜덤하게 제어된 선택적 신호-발생기(71) 뿐만 아니라 각각 다수의 도체 스트립들 중에서 하나의 도체 스트립을 선택하기 위해 상기 멀티플렉서(53)를 트리거링하도록 동일한 방식으로 형성된 랜덤하게 제어된 선택적 신호-발생기(72)를 포함하며,
    상기 적어도 하나의 신호 발생기(60, 62)가 상기 디멀티플렉서(50, 52)와 커플링 되고, 상기 적어도 하나의 검출기(61, 63)가 상기 멀티플렉서(51, 53)와 커플링 되는, 집적 회로(1)용 보호 회로.
  2. 제 1 항에 있어서,
    상기 선택적 신호-발생기(70)가 난수-발생기(70)인 것을 특징으로 하는, 집적 회로용 보호 회로.
  3. 제 1 항에 있어서,
    상기 선택적 신호-발생기(70)가 의사(pseudo)-난수-발생기(71, 72)인 것을 특징으로 하는, 집적 회로용 보호 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도체 스트립들이 상기 보호 회로의 다수의 회로 평면(2, 3) 위로 연장되는 것을 특징으로 하는 보호 회로. 것을 특징으로 하는, 집적 회로용 보호 회로.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도체 스트립들은 보호될 집적 회로(1)가 광범위하게 또는 완전히 커버되도록 형성되는 것을 특징으로 하는, 집적 회로용 보호 회로.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도체 스트립들이 좁은 폭으로 형성되는 것을 특징으로 하는, 집적 회로용 보호 회로.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 검출기들이 회로 평면(2)에서는 상기 도체 스트립(11)을 갖는 상기 회로 평면(3) 아래에 그리고 상기 도체 스트립(11)에 의해 액세스에 대하여 보호된 상태로 배치되는 것을 특징으로 하는, 집적 회로용 보호 회로.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 선택적 신호-발생기(70, 71)가 회로 평면(2)에서는 상기 도체 스트립(11)을 갖는 상기 회로 평면(3) 아래에 그리고 상기 도체 스트립(11)에 의해 액세스에 대하여 보호된 상태로 배치되는 것을 특징으로 하는, 집적 회로용 보호 회로.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상이한 신호들이 상호 독립적으로 발생되는 것을 특징으로 하는, 집적 회로용 보호 회로.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    다양한 신호들에 대한 상기 선택적 신호-발생기(70, 71)는 신호들의 시간 파형이 다이내믹하게 변동되도록 형성되는 것을 특징으로 하는, 집적 회로용 보호 회로.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 집적 회로(1)가 상기 보호 회로의 다수의 회로 평면(2, 3)에 의해 샌드위치 형태로 둘러싸여 있는 것을 특징으로 하는, 집적 회로용 보호 회로.
  12. 적어도 하나의 회로 평면(2, 3)에서 집적 회로(1) 아래에 또는 위에 배치되어 있으며,
    적어도 하나의 신호 발생기(20)로부터 상이한 신호들을 제공받는 적어도 하나의 도체 스트립(10, 11, 12, 10a, 10b, 10c, 10d)을 포함하고,
    각각 상기 적어도 하나의 도체 스트립(10, 11, 12, 10a, 10b, 10c, 10d)을 통해 전송되는 상이한 신호들의 에러 특성을 평가하고, 상기와 같은 에러 특성(동작)이 검출되는 경우에는 상기 집적 회로(1)를 안전 모드로 변환하기 위한 제어 신호를 송출할 수 있는 적어도 2개의 검출기(33, ..., 36)를 포함하며,
    상기 적어도 2개의 검출기(33, ..., 36)는 각각 상기 적어도 하나의 도체 스트립의 탭 포인트(tap point)에 연결되어 있고, 상기 각각의 탭 포인트들 사이에는 상기 적어도 하나의 도체 스트립 섹션(10a, 10b, 10c, 10d)이 존재하며,
    상기 적어도 2개의 검출기(33, ..., 36)와 상기 적어도 하나의 신호 발생기(20)를 연결하는 추가의 접속 라인(16, 17, 18, 19)을 포함하며,
    상기 적어도 하나의 신호 발생기(20)는 상이한 신호들의 형태를 랜덤하게 제어된 상태로 선택하고, 상기 선택된 형태에 대한 정보를 상기 접속 라인(16, 17, 18, 19)을 통해 상기 적어도 2개의 검출기(33, ..., 36)로 전송하는, 집적 회로용 보호 회로.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020007007460A 1998-11-05 1999-11-04 집적 회로용 보호 회로 KR100710936B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP98120986 1998-11-05
EP98120986.9 1998-11-05
DE19917080 1999-04-15
DE19917080.0 1999-04-15
PCT/EP1999/008456 WO2000028399A1 (de) 1998-11-05 1999-11-04 Schutzschaltung für eine integrierte schaltung

Publications (2)

Publication Number Publication Date
KR20010040320A KR20010040320A (ko) 2001-05-15
KR100710936B1 true KR100710936B1 (ko) 2007-04-24

Family

ID=26052919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007007460A KR100710936B1 (ko) 1998-11-05 1999-11-04 집적 회로용 보호 회로

Country Status (10)

Country Link
US (1) US6496119B1 (ko)
EP (1) EP1053518B1 (ko)
JP (1) JP2002529928A (ko)
KR (1) KR100710936B1 (ko)
CN (1) CN1214304C (ko)
AT (1) ATE334437T1 (ko)
DE (1) DE59913706D1 (ko)
ES (1) ES2270623T3 (ko)
RU (1) RU2232420C2 (ko)
WO (1) WO2000028399A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220074017A (ko) * 2020-11-27 2022-06-03 연세대학교 산학협력단 칩의 보안 회로

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001059544A2 (en) * 2000-02-14 2001-08-16 Rainbow Technologies B.V., Netherlands Security module system, apparatus and process
EP1182702B1 (de) * 2000-08-21 2007-01-03 Infineon Technologies AG Vorrichtung zum Schutz einer integrierten Schaltung
DE10044837C1 (de) 2000-09-11 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
DE10047436A1 (de) * 2000-09-21 2002-08-29 Giesecke & Devrient Gmbh Sicherheitsmodul
DE10058078C1 (de) * 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
US20040212017A1 (en) 2001-08-07 2004-10-28 Hirotaka Mizuno Semiconductor device and ic card
CN100378991C (zh) * 2001-11-28 2008-04-02 Nxp股份有限公司 半导体器件,卡,系统以及初始化和检验半导体器件的真实性和身份的方法
DE10218096A1 (de) * 2002-04-23 2003-11-13 Infineon Technologies Ag Integrierte Schaltung
DE10247485A1 (de) * 2002-10-11 2004-04-22 Infineon Technologies Ag Chip mit Angriffsschutz
KR100517554B1 (ko) * 2002-12-05 2005-09-28 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로
EP2048708B1 (en) 2003-02-04 2011-01-12 Panasonic Corporation Semiconductor integrated circuit device
JP4250038B2 (ja) * 2003-08-20 2009-04-08 シャープ株式会社 半導体集積回路
JP4758621B2 (ja) * 2003-08-28 2011-08-31 パナソニック株式会社 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造
JP4748929B2 (ja) * 2003-08-28 2011-08-17 パナソニック株式会社 保護回路および半導体装置
FR2863746B1 (fr) * 2003-12-10 2006-08-11 Innova Card Circuit integre protege par bouclier actif
FR2865828A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Procede de securisation du mode de test d'un circuit integre par detection d'intrusion
FR2865827A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Securisation du mode de test d'un circuit integre
DE102004008178A1 (de) * 2004-02-19 2005-09-01 Giesecke & Devrient Gmbh Verfahren zum Erzeugen von Zufallszahlen in einem tragbaren Datenträger
DE102004014435A1 (de) * 2004-03-24 2005-11-17 Siemens Ag Anordnung mit einem integrierten Schaltkreis
GB2412996B (en) * 2004-04-08 2008-11-12 Gore & Ass Tamper respondent covering
GB0410975D0 (en) * 2004-05-17 2004-06-16 Nds Ltd Chip shielding system and method
JP2006228910A (ja) 2005-02-16 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置
JP2006303480A (ja) * 2005-03-25 2006-11-02 Nec Electronics Corp 半導体装置及びその保護方法
US8099783B2 (en) * 2005-05-06 2012-01-17 Atmel Corporation Security method for data protection
US8037269B2 (en) * 2005-11-07 2011-10-11 Panasonic Corporation Portable auxiliary storage device
US20090024890A1 (en) * 2006-02-09 2009-01-22 Nxp B.V. Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement
US7760086B2 (en) * 2006-11-03 2010-07-20 Gore Enterprise Holdings, Inc Tamper respondent sensor and enclosure
KR101299602B1 (ko) * 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US7723998B2 (en) * 2007-06-12 2010-05-25 Itt Manufacturing Enterprises, Inc. Integrated circuit protection and detection grid
US7787256B2 (en) * 2007-08-10 2010-08-31 Gore Enterprise Holdings, Inc. Tamper respondent system
EP2191342B1 (en) * 2007-09-13 2018-11-14 Avago Technologies General IP (Singapore) Pte. Ltd. Mesh grid protection
JP2009087988A (ja) * 2007-09-27 2009-04-23 Oki Semiconductor Co Ltd 解析防止回路を具える半導体装置及び解析防止方法
US8188860B2 (en) * 2007-10-22 2012-05-29 Infineon Technologies Ag Secure sensor/actuator systems
CN101889344B (zh) 2007-12-06 2013-04-24 美国博通公司 嵌入式封装防篡改网栅
EP2211289A1 (en) * 2009-01-22 2010-07-28 Robert Bosch GmbH Method and control device for protecting a sensor against manipulation
JP2011258693A (ja) * 2010-06-08 2011-12-22 Panasonic Corp 保護回路と半導体装置及び電子機器
JP5761947B2 (ja) * 2010-09-02 2015-08-12 キヤノン株式会社 半導体集積回路装置
CN102455394A (zh) * 2010-10-27 2012-05-16 上海华虹集成电路有限责任公司 防御侵入式攻击的装置
JP5062705B1 (ja) 2011-07-07 2012-10-31 Ｎｅｃインフロンティア株式会社 フレキシブルプリントケーブルおよび情報処理装置
US8884757B2 (en) 2011-07-11 2014-11-11 Verifone, Inc. Anti-tampering protection assembly
DE102011083419A1 (de) * 2011-09-26 2013-03-28 Siemens Aktiengesellschaft Elektronische Baugruppe, Leiterplatte und Verfahren
US8901954B2 (en) 2011-11-18 2014-12-02 Tubitak Active shield with electrically configurable interconnections
JP5263999B2 (ja) * 2011-12-16 2013-08-14 Ｎｅｃインフロンティア株式会社 情報処理装置
US8776260B2 (en) 2012-09-25 2014-07-08 Broadcom Corporation Mesh grid protection system
CN103779334B (zh) * 2012-10-23 2016-12-21 北京同方微电子有限公司 一种用于智能卡的有源防护装置
EP2766929A1 (en) 2012-10-29 2014-08-20 Qatar Foundation A tamper detection arrangement
US9323957B2 (en) * 2013-03-01 2016-04-26 Marvell World Trade Ltd. Anti-tamper system based on dual random bits generators for integrated circuits
RU2552181C2 (ru) * 2013-04-05 2015-06-10 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Устройство защиты от контрафакта и фальсификации интегральных схем
CN103530673A (zh) * 2013-07-25 2014-01-22 上海杉德金卡信息系统科技有限公司 一种基于lds技术的金融pci安全设计方法
CN105891651B (zh) * 2015-01-16 2019-12-10 恩智浦美国有限公司 低功率开路检测系统
EP3295379B1 (en) * 2015-05-13 2023-06-28 Nagravision Sàrl Integrated circuit chip protection against physical and/or electrical alterations
CN104992506A (zh) * 2015-07-06 2015-10-21 福建升腾资讯有限公司 一种基于lap技术的pos机安全设计方法
RU2613763C1 (ru) * 2015-11-05 2017-03-21 Владимир Петрович Куклев Многофункциональный защищенный микровычислитель
FR3053503B1 (fr) 2016-06-30 2019-03-29 Stmicroelectronics (Rousset) Sas Procede de protection d'un circuit integre, et circuit integre correspondant
FR3054344B1 (fr) 2016-07-25 2018-09-07 Tiempo Circuit integre protege.
EP3306517A1 (en) * 2016-10-04 2018-04-11 Nagravision S.A. An active shield for detecting an intrusion on an integrated circuit
KR102327811B1 (ko) * 2021-07-23 2021-11-18 주식회사 스탠더드시험연구소 중성자 차등 소멸 시간 측정 장치의 멀티플렉서를 이용한 데이터 처리 장치 및 방법
CN115148118A (zh) * 2022-07-07 2022-10-04 黑芝麻智能科技有限公司 柔性电路板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08953A (ja) * 1994-06-15 1996-01-09 Kawasaki Heavy Ind Ltd 半乾式脱硫方法及び装置
WO1996000953A2 (en) * 1994-06-28 1996-01-11 National Semiconductor Corporation Secure data processor with cryptography and tamper detection

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593384A (en) 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
GB2182176B (en) * 1985-09-25 1989-09-20 Ncr Co Data security device for protecting stored data
US4882752A (en) * 1986-06-25 1989-11-21 Lindman Richard S Computer security system
JP3048429B2 (ja) * 1991-08-14 2000-06-05 株式会社東芝 半導体集積回路装置
US5389738A (en) 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
CA2128757C (en) * 1994-07-25 1998-11-03 Jacques Caron Control circuit for controlling voltage supply of electric devices
DE19618279A1 (de) * 1996-05-07 1997-11-13 Kopp Heinrich Ag DI-Schutzschalteinrichtung
US5969921A (en) * 1998-01-29 1999-10-19 Eaton Corporation Ground fault electrical switching apparatus for coordinating tripping with a downstream ground fault switch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08953A (ja) * 1994-06-15 1996-01-09 Kawasaki Heavy Ind Ltd 半乾式脱硫方法及び装置
WO1996000953A2 (en) * 1994-06-28 1996-01-11 National Semiconductor Corporation Secure data processor with cryptography and tamper detection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
국제공개특허공보 제1996000953호

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220074017A (ko) * 2020-11-27 2022-06-03 연세대학교 산학협력단 칩의 보안 회로
KR102413790B1 (ko) * 2020-11-27 2022-06-28 연세대학교 산학협력단 칩의 보안 회로

Also Published As

Publication number Publication date
DE59913706D1 (de) 2006-09-07
KR20010040320A (ko) 2001-05-15
WO2000028399A1 (de) 2000-05-18
EP1053518B1 (de) 2006-07-26
EP1053518A1 (de) 2000-11-22
CN1214304C (zh) 2005-08-10
CN1292110A (zh) 2001-04-18
JP2002529928A (ja) 2002-09-10
US6496119B1 (en) 2002-12-17
ATE334437T1 (de) 2006-08-15
ES2270623T3 (es) 2007-04-01
RU2232420C2 (ru) 2004-07-10

Similar Documents

Publication Publication Date Title
KR100710936B1 (ko) 집적 회로용 보호 회로
KR100508891B1 (ko) 집적 회로에 대한 어택을 검출하기 위한 회로 장치 및 방법
US7345497B2 (en) Protection circuit for semiconductor device and semiconductor device including the same
US10678957B2 (en) Tamper responsive sensor
CN207380709U (zh) 主动asic侵犯屏障
US7814396B2 (en) Apparatus and method for checking an error recognition functionality of a memory circuit
KR101185371B1 (ko) 메쉬 그리드 보호 시스템 및 방법
CN103425942B (zh) 安全模块的篡改检测器
CN108701193A (zh) 安全半导体芯片及其工作方法
US8896086B1 (en) System for preventing tampering with integrated circuit
JP2009526395A (ja) 回路装置、このような回路装置を有するデータ処理装置及びこのような回路装置へのアタックを識別する方法
EP3295379B1 (en) Integrated circuit chip protection against physical and/or electrical alterations
JP2011258693A (ja) 保護回路と半導体装置及び電子機器
US6962294B2 (en) Integrated circuit having an active shield
KR101402827B1 (ko) 핀패드 및 그 보안방법
US9959393B2 (en) Method for testing tamper protection of a field device and field device having tamper protection
EP2780938B1 (en) Active shield with electrically configurable interconnections
KR20080033418A (ko) 데이터 보호를 위한 보안 방법
KR102666955B1 (ko) 보안 반도체 칩 및 그 동작 방법
GB2319150A (en) A security method for making secure an authentication method that uses a secret key algorithm

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180410

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee