KR100668455B1 - 가변 이득 증폭기 - Google Patents

가변 이득 증폭기 Download PDF

Info

Publication number
KR100668455B1
KR100668455B1 KR1020050038736A KR20050038736A KR100668455B1 KR 100668455 B1 KR100668455 B1 KR 100668455B1 KR 1020050038736 A KR1020050038736 A KR 1020050038736A KR 20050038736 A KR20050038736 A KR 20050038736A KR 100668455 B1 KR100668455 B1 KR 100668455B1
Authority
KR
South Korea
Prior art keywords
current
voltage
bias
variable gain
mirror
Prior art date
Application number
KR1020050038736A
Other languages
English (en)
Other versions
KR20060065444A (ko
Inventor
권종기
김종대
정희범
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20060065444A publication Critical patent/KR20060065444A/ko
Application granted granted Critical
Publication of KR100668455B1 publication Critical patent/KR100668455B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45026—One or more current sources are added to the amplifying transistors in the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)에 관한 것으로, 제1 및 제2 입력전압을 차동 입력하여 소정 전류가 공급되고, 상기 공급된 전류를 제공받아 외부의 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제1 수단과, 제1 바이어스 전압에 따라 미러 형태의 전류를 발생하고, 상기 발생된 미러 전류와 제2 바이어스 전압을 이용하여 상기 제1 수단에 안정적인 바이어스를 공급하기 위한 제2 수단과, 상기 제1 수단에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하기 위한 제3 수단을 포함함으로써, 안정된 바이어스 공급에 의한 저왜곡(low distortion) 및 고대역(high frequency bandwidth)의 특성을 가지고, 고속으로 동작하는 저전압 CMOS VGA 회로를 집적회로(IC) 내에 내장할 수 있으며, 간단히 구현할 뿐만 아니라 그 면적을 최소화할 수 있는 효과가 있다.
가변 이득 증폭기, CMOS, 바이어스, 미러 전류, 바이어스 공급부

Description

가변 이득 증폭기{Variable gain amplifier}
도 1은 본 발명의 일 실시예에 따른 가변 이득 증폭기를 설명하기 위한 회로도.
*** 도면의 주요 부분에 대한 부호 설명 ***
100 : 전류발생부, 200 : 바이어스 공급부,
300 : 전압발생부
본 발명은 CMOS 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)에 관한 것으로, 보다 상세하게는 안정된 바이어스 공급에 의한 고속 동작 범위에서 저왜곡(low distortion) 및 고선형성(high linearity)의 이득을 조절하는 기능을 제공하며, 외부의 조절전압(control voltage) 신호에 의해서 넓은 범위에서 전압 이득을 조절할 수 있도록 한 가변 이득 증폭기에 관한 것이다.
일반적으로, CMOS VGA를 설계할 때 반드시 고려해야 하는 사항은 원하는 신호크기에 대한 주파수 대역폭(bandwidth)의 크기, 저왜곡(low distortion), 원하는 선형성(linearity)을 보장하는 입력 신호크기, 조절 전압신호(control voltage) 및 이득조절 범위(gain control range) 등이 있다.
또한, 회로에 대한 온도나 전원전압의 의존성을 배제할 수가 없다. 특히, CMOS 회로는 동작 주파수 범위가 현재의 소자기술 특성상 100MHz 이상을 가지기 쉽지 않다.
그리고, MOS 소자의 문턱전압(threshold) 크기 축소의 제한성 때문에 입출력신호 크기가 제한되어 저전압 동작영역에 대한 원활한 회로 동작을 기대하기 어렵다. 따라서, 저전력의 특성을 가지며 저전압에서 동작하는 CMOS VGA를 집적회로(Integrated Circuit, IC)로 구현하기가 어렵다는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 안정된 바이어스에 의한 광대역 및 고속 동작특성을 가지도록 함과 더불어 집적회로(IC)에 내장할 수 있고, 고속 동작 범위에서 저왜곡(low distortion) 및 고선형성(high linearity)의 이득을 조절하는 기능을 제공하며, 외부의 조절전압(control voltage) 신호에 의해서 넓은 범위에서 전압 이득을 조절할 수 있도록 한 가변 이득 증폭기를 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 일 측면은, 제1 및 제2 입력전압을 차동 입력하여 소정 전류가 공급되고, 상기 공급된 전류를 제공받아 외부의 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제1 수단; 제1 바이어스 전압에 따라 미러 형태의 전류를 발생하고, 상기 발생된 미러 전류와 제2 바이어스 전압을 이용하여 상기 제1 수단에 안정적인 바이어스를 공급하기 위한 제2 수단; 및 상기 제1 수단에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하기 위한 제3 수단을 포함하여 이루어진 가변 이득 증폭기를 제공하는 것이다.
여기서, 상기 제1 수단은, 소정 전류를 공급하기 위한 전류원; 상기 제1 입력전압에 따라 구동되어 상기 전류원으로부터의 전류를 공급하기 위한 제1 NMOS 트랜지스터; 상기 제2 입력전압에 따라 구동되어 상기 전류원으로부터의 전류를 공급하기 위한 제2 NMOS 트랜지스터; 상기 제1 및 제2 NMOS 트랜지스터에 각각 병렬로 접속되어 상기 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제3 및 제4 NMOS 트랜지스터; 상기 제2 바이어스 전압에 따라 구동되어 상기 제1 및 제3 NMOS 트랜지스터로부터의 출력전류를 공급하기 위한 제5 NMOS 트랜지스터; 및 상기 제2 바이어스 전압에 따라 구동되어 상기 제2 및 제4 NMOS 트랜지스터로부터의 출력전류를 공급하기 위한 제6 NMOS 트랜지스터로 이루어지되, 상기 제1 내지 제4 NMOS 트랜지스터의 소오스 및 드레인 단자가 각각 상호 접속됨이 바람직하다.
바람직하게는, 상기 제2 수단은, 소정 전류를 공급하기 위한 전류원; 상기 제1 수단으로부터 공급된 전압에 의해 구동되어 상기 전류원으로부터의 전류를 공급받기 위한 제1 PMOS 트랜지스터; 상기 제1 바이어스 전압에 따라 구동되어 상기 전류원으로부터의 전류를 공급받기 위한 제2 PMOS 트랜지스터; 상기 제2 PMOS 트랜지스터를 통해 공급된 전류에 의해 구동되어 미러 형태의 전류를 공급하기 위한 제7 및 제8 NMOS 트랜지스터; 및 상기 제2 바이어스 전압에 따라 구동되어 상기 제8 NMOS 트랜지스터를 통해 공급된 미러 전류에 의해 안정된 바이어스를 상기 제1 수단에 공급하기 위한 제9 NMOS 트랜지스터로 이루어지되, 상기 제1 및 제2 PMOS 트랜지스터의 소오스 단자가 상호 접속된다.
바람직하게는, 상기 제3 수단은, 상기 제1 수단의 출력단자에 각각 직렬로 접속된 저항으로 이루어진다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 1은 본 발명의 일 실시예에 따른 가변 이득 증폭기를 설명하기 위한 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)는 전류발생부(100), 바이어스 공급부(200) 및 전압발생부(300)로 이루어진 셀(cell)회로가 다단(multi-stage)으로 연결되어 있다. 또한, 본 발명의 일 실시예에 따른 VGA 셀 회로에 소정의 조절전압(Vc)을 공급하기 위한 이득조절단(미도시)이 더 구비될 수 있다.
여기서, 상기 전류발생부(100)는 제1 및 제2 입력전압(Vi+ 및 Vi-)을 차동 입력하여 소정 전류가 공급되고, 상기 공급된 전류를 제공받아 외부의 조절전압 (Vc)에 따라 트랜스컨덕턴스(transconductance)의 크기를 조절하여 다양한 출력전류를 발생하는 기능을 수행한다.
이러한 전류발생부(100)는 접지단자(Vss)와 제1 노드(Q1) 사이에 접속되어 소정 전류를 공급하기 위한 제1 전류원(Is1)과, 상기 제1 노드(Q1)와 제2 노드(Q2) 사이에 접속되며 상기 제1 입력전압(Vi+)에 따라 구동되어 상기 제1 전류원(Is1)으로부터의 전류를 공급하기 위한 제1 NMOS 트랜지스터(N1)와, 상기 제1 노드(Q1)와 제3 노드(Q3) 사이에 접속되며 상기 제2 입력전압(Vi-)에 따라 구동되어 상기 제1 전류원(Is1)으로부터의 전류를 공급하기 위한 제2 NMOS 트랜지스터(N2)와, 상기 제1 노드(Q1)와 상기 제2 노드(Q2) 사이에 접속됨과 아울러 상기 제1 NMOS 트랜지스터(N1)에 병렬로 접속되며 상기 조절전압(Vc)에 따라 구동되어 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제3 NMOS 트랜지스터(N3)와, 상기 제1 노드(Q1)와 상기 제3 노드(Q3) 사이에 접속됨과 아울러 상기 제2 NMOS 트랜지스터(N2)에 병렬로 접속되며 상기 조절전압(Vc)에 따라 구동되어 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제4 NMOS 트랜지스터(N4)와, 상기 제2 노드(Q2)와 제1 출력단자(Vo-) 사이에 접속되며 외부의 제1 바이어스 전압(Vb1) 즉, 제6 노드(Q6)의 전위에 따라 구동되어 상기 제1 및 제3 NMOS 트랜지스터(N1 및 N3)로부터의 출력전류를 공급하기 위한 제5 NMOS 트랜지스터(N5)와, 상기 제3 노드(Q3)와 제2 출력단자(Vo+) 사이에 접속되며 상기 제6 노드(Q6)에 따라 구동되어 상기 제2 및 제4 NMOS 트랜지스터(N2 및 N4)로부터의 출력전류를 공급하기 위한 제6 NMOS 트랜지스터(N6)로 구성되어 있다.
이때, 상기 제1 내지 제4 NMOS 트랜지스터(N1 내지 N4)의 소오스(Source) 및 드레인(Drain) 단자가 각각 상호 접속되어 차동 형태로 이루어짐이 바람직하다.
상기 바이어스 공급부(200)는 제1 바이어스 전압(Vb1)에 따라 미러(Mirror) 형태를 전류를 발생하고, 상기 발생된 미러 전류와 상기 제2 바이어스 전압(Vb2)을 이용하여 상기 전류발생부(100)에 안정적인 바이어스를 공급하는 기능을 수행한다.
이러한 바이어스 공급부(200)는 전원단자(Vdd)와 제4 노드(Q4) 사이에 접속되어 소정 전류를 공급하기 위한 제2 전류원(Is2)과, 상기 제4 노드(Q4)와 접지단자(Vss) 사이에 접속되며 상기 전류발생부(100)의 제1 노드(Q1)의 전위에 의해 구동되어 상기 제2 전류원(Is2)으로부터의 전류를 공급받기 위한 제1 PMOS 트랜지스터(P1)와, 상기 제4 노드(Q4)와 제5 노드(Q5) 사이에 접속되며 상기 제1 바이어스 전압(Vb1)에 따라 구동되어 상기 제2 전류원(Is2)으로부터의 전류를 공급받기 위한 제2 PMOS 트랜지스터(P2)와, 상기 제5 노드(Q5)와 상기 접지단자(Vss) 사이에 접속되며 상기 제2 PMOS 트랜지스터(P2)를 통해 공급된 전류 즉, 상기 제5 노드(Q5)의 전위에 따라 구동되어 미러 형태의 전류를 공급하기 위한 제7 NMOS 트랜지스터(N7)와, 상기 제6 노드(Q6)와 상기 접지단자(Vss) 사이에 접속되며 상기 제5 노드(Q5)의 전위에 따라 구동되어 미러 형태의 전류를 공급하기 위한 제8 NMOS 트랜지스터(N8)와, 상기 전원단자(Vdd)와 상기 제6 노드(Q6)의 사이에 접속되며 상기 제2 바이어스 전압(Vb2)에 따라 구동되어 상기 제8 NMOS 트랜지스터(N8)를 통해 공급된 미러 전류에 의해 안정된 바이어스(bias)를 상기 전류발생부(100)의 제5 및 제6 NMOS 트랜지스터(N5 및 N6)에 공급하기 위한 제9 NMOS 트랜지스터(N9)로 구성되어 있다.
이때, 상기 제1 및 제2 PMOS 트랜지스터(P1 및 P2)의 소오스(Source) 단자가 상호 접속되어 차동 형태로 이루어짐이 바람직하다.
상기 전압발생부(300)는 상기 전류발생부(100)에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하는 기능을 수행한다.
이러한 전압발생부(300)는 상기 전원단자(Vdd)와 상기 제1 출력단자(Vo-) 사이에 접속되는 제1 저항(R1)과, 상기 전원단자(Vdd)와 상기 제2 출력단자(Vo+) 사이에 접속되는 제2 저항(R2)으로 구성되어 있다.
상기와 같이 구성된 본 발명의 일 실시예에 따른 가변 이득 증폭기의 동작을 설명하면 다음과 같다.
먼저, 외부로부터 일정한 상기 제1 바이어스 전압(Vb1)을 기준으로 상기 제2 전류원(Is2)에 의해 결정되는 전류는 상기 제2 PMOS 트랜지스터(P2)를 통해 전류 미러 형태로 입력단을 구성하고 있는 제5 노드(Q5)에 공급되어 상기 제7 및 제8 NMOS 트랜지스터(N7 및 N8)가 각각 구동되며, 상기 제7 및 제8 NMOS 트랜지스터(N7 및 N8)를 통하여 소오스 폴로우(source follower) 형태의 제9 NMOS 트랜지스터(N9)로 공급된다.
그리고, 상기 제9 NMOS 트랜지스터(N9)는 외부로부터의 제2 바이어스 전압(Vb2)에 의해 상기 제5 및 제6 NMOS트랜지스터(N5 및 N6)에 일정한 전압을 결정하여 그 바이어스 전압으로 게이트(Gate) 단에 공급된다.
한편, 상기 전류발생부(100)의 제3 및 제4 NMOS 트랜지스터(N3 및 N4)의 트 랜스컨덕턴스(transconductance) 크기는 상기 조절전압(Vc)에 의해 조절되고, 이에 따라 출력전류가 상기 제3 및 제4 NMOS 트랜지스터(N3 및 N4)의 드레인(Drain) 단에 발생된다.
상기 제3 및 제4 NMOS 트랜지스터(N3 및 N4)의 드레인(Drain) 단에 발생된 출력전류는 출력부하(output load) 즉, 전압발생부(300)의 제1 및 제2 저항(R1 및 R2)에 의해 출력전압이 된다.
이때, 상기 제1 내지 제4 NMOS 트랜지스터(N1 내지 N4)의 소오스(Source) 단의 전압은 외부로부터 일정한 제1 바이어스 전압(Vb1)과 두 개의 제1 및 제2 PMOS 트랜지스터(P1 및 P2)에 서로 상보적으로 인가되어 안정된 동작이 가능하게 된다.
또한, 입력단을 구성하고 있는 상기 제1 및 제2 NMOS 트랜지스터(N1 및 N2)와 상기 제3 및 제4 NMOS 트랜지스터(N3 및 N4)는 병렬로 연결되어 상기 제3 및 제4 NMOS 트랜지스터(N3 및 N4)의 트랜스컨덕턴스(transconductance) 크기가 조절되도록 구성되어 있기 때문에, 본 발명의 일 실시예에 따른 새로운 CMOS VGA 셀(cell) 회로는 원하는 이득조절 범위를 가지면서 저전압 동작이 가능하다.
또한, 본 발명의 일 실시예에 적용된 바이어스 공급부(200)에 의해 VGA 셀(cell) 회로의 입력단 신호 변화 및 상기 제3 및 제4 NMOS 트랜지스터(N3 및 N4)의 트랜스컨덕턴스 크기가 변하더라도 상기 제1 및 제2 출력단자(Vo- 및 Vo+)에서의 DC 전압을 안정하게 한다.
상기와 같이 구성된 본 발명의 일 실시예에 따른 안정된 바이어스 공급에 의한 새로운 CMOS VGA 셀(cell) 회로는 안정된 바이어스(bias) 공급에 의한 저왜곡 (low distortion) 및 고대역(high frequency bandwidth)의 특성과 함께 고속으로 저전압 동작을 가질 수 있으며, MOS 집적회로(IC)에 내장할 수 있다.
전술한 본 발명에 따른 가변 이득 증폭기에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
이상에서 설명한 바와 같은 본 발명의 가변 이득 증폭기에 따르면, 안정된 바이어스(bias) 공급에 의한 저왜곡(low distortion) 및 고대역(high frequency bandwidth)의 특성을 가지고 고속으로 동작하는 저전압 CMOS VGA 회로를 집적회로 내(IC)에 내장할 수 있을 뿐만 아니라 간단히 구현할 수 있고 그 면적을 최소화할 수 있으며, 저전원공급 영역 또는 필요에 따라 신호모드 설정이 가능한 기능을 가지는 이점이 있다.

Claims (4)

  1. 제1 및 제2 입력전압을 차동 입력하여 소정 전류가 공급되고, 상기 공급된 전류를 제공받아 외부의 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제1 수단;
    제1 바이어스 전압에 따라 미러 형태의 전류를 발생하고, 상기 발생된 미러 전류와 제2 바이어스 전압을 이용하여 상기 제1 수단에 안정적인 바이어스를 공급하기 위한 제2 수단; 및
    상기 제1 수단에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하기 위한 제3 수단을 포함하며,
    상기 제1 수단은,
    소정 전류를 공급하기 위한 전류원;
    상기 제1 입력전압에 따라 구동되어 상기 전류원으로부터의 전류를 공급하기 위한 제1 NMOS 트랜지스터;
    상기 제2 입력전압에 따라 구동되어 상기 전류원으로부터의 전류를 공급하기 위한 제2 NMOS 트랜지스터; 및
    상기 제1 및 제2 NMOS 트랜지스터에 각각 병렬로 접속되어 상기 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제3 및 제4 NMOS 트랜지스터;
    를 구비하는 것을 특징으로 하는 가변 이득 증폭기.
  2. 제 1 항에 있어서, 상기 제1 수단은,
    상기 제2 바이어스 전압에 따라 구동되어 상기 제1 및 제3 NMOS 트랜지스터로부터의 출력전류를 공급하기 위한 제5 NMOS 트랜지스터; 및
    상기 제2 바이어스 전압에 따라 구동되어 상기 제2 및 제4 NMOS 트랜지스터로부터의 출력전류를 공급하기 위한 제6 NMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 가변 이득 증폭기.
  3. 제 1 항에 있어서, 상기 제2 수단은,
    소정 전류를 공급하기 위한 전류원;
    상기 제1 수단으로부터 공급된 전류에 의해 구동되어 상기 전류원으로부터의 전류를 공급받기 위한 제1 PMOS 트랜지스터;
    상기 제1 바이어스 전압에 따라 구동되어 상기 전류원으로부터의 전류를 공급받기 위한 제2 PMOS 트랜지스터;
    상기 제2 PMOS 트랜지스터를 통해 공급된 전류에 의해 구동되어 미러 형태의 전류를 공급하기 위한 제7 및 제8 NMOS 트랜지스터; 및
    상기 제2 바이어스 전압에 따라 구동되어 상기 제8 NMOS 트랜지스터를 통해 공급된 미러 전류에 의해 안정된 바이어스를 상기 제1 수단에 공급하기 위한 제9 NMOS 트랜지스터로 이루어지되, 상기 제1 및 제2 PMOS 트랜지스터의 소오스 단자가 상호 접속된 것을 특징으로 하는 가변 이득 증폭기.
  4. 제 1 항에 있어서, 상기 제3 수단은, 상기 제1 수단의 출력단자에 각각 직렬로 접속된 저항으로 이루어진 것을 특징으로 하는 가변 이득 증폭기.
KR1020050038736A 2004-12-10 2005-05-10 가변 이득 증폭기 KR100668455B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040104309 2004-12-10
KR20040104309 2004-12-10

Publications (2)

Publication Number Publication Date
KR20060065444A KR20060065444A (ko) 2006-06-14
KR100668455B1 true KR100668455B1 (ko) 2007-01-16

Family

ID=37160706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050038736A KR100668455B1 (ko) 2004-12-10 2005-05-10 가변 이득 증폭기

Country Status (1)

Country Link
KR (1) KR100668455B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813464B1 (ko) * 2006-11-24 2008-03-13 (주)에프씨아이 저 전력 가변이득증폭기
KR100801563B1 (ko) * 2006-12-04 2008-02-11 한국전자통신연구원 가변 이득 증폭기

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06304141A (ja) * 1993-04-22 1994-11-01 Canon Inc 視線検出装置
JPH09199958A (ja) * 1996-01-16 1997-07-31 Hitachi Ltd Ａｇｃ増幅回路及び光受信装置
US6304141B1 (en) * 2000-06-30 2001-10-16 Intel Corporation Complementary input self-biased differential amplifier with gain compensation
JP2002252532A (ja) 2001-02-23 2002-09-06 Sharp Corp 可変利得増幅器
KR20040050589A (ko) * 2002-12-10 2004-06-16 한국전자통신연구원 가변 이득 증폭기
JP2004328515A (ja) 2003-04-25 2004-11-18 Tdk Corp 可変利得回路及びこれに用いる制御信号生成回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06304141A (ja) * 1993-04-22 1994-11-01 Canon Inc 視線検出装置
JPH09199958A (ja) * 1996-01-16 1997-07-31 Hitachi Ltd Ａｇｃ増幅回路及び光受信装置
US6304141B1 (en) * 2000-06-30 2001-10-16 Intel Corporation Complementary input self-biased differential amplifier with gain compensation
JP2002252532A (ja) 2001-02-23 2002-09-06 Sharp Corp 可変利得増幅器
KR20040050589A (ko) * 2002-12-10 2004-06-16 한국전자통신연구원 가변 이득 증폭기
JP2004328515A (ja) 2003-04-25 2004-11-18 Tdk Corp 可変利得回路及びこれに用いる制御信号生成回路

Also Published As

Publication number Publication date
KR20060065444A (ko) 2006-06-14

Similar Documents

Publication Publication Date Title
US20050077961A1 (en) Class AB rail-to-rail operational amplifier
JP4850669B2 (ja) 低電圧低電力ａｂ級出力段
US6066985A (en) Large swing input/output analog buffer
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
US6760381B2 (en) High-voltage differential driver using stacked low-breakdown transistors and nested-miller compensation
KR100275177B1 (ko) 저전압차동증폭기
US6891433B2 (en) Low voltage high gain amplifier circuits
US6285256B1 (en) Low-power CMOS voltage follower using dual differential amplifiers driving high-current constant-voltage push-pull output buffer
JP4070533B2 (ja) 半導体集積回路装置
US6400219B1 (en) High-speed offset comparator
US7038501B2 (en) Transconductor circuit for compensating the distortion of output current
US7098736B2 (en) Amplifier circuit
US7728669B2 (en) Output stage circuit and operational amplifier thereof
US7358811B2 (en) CMOS variable gain amplifier for controlling dB linear gain
US6538513B2 (en) Common mode output current control circuit and method
US20130241632A1 (en) Bias voltage generation circuit and differential circuit
US7046089B2 (en) Variable gain amplifier
US7453104B2 (en) Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
KR100668455B1 (ko) 가변 이득 증폭기
US9231540B2 (en) High performance class AB operational amplifier
US7098702B2 (en) Transconductor circuit for compensating the distortion of output current
US6940353B2 (en) High frequency power amplifier
US7012465B2 (en) Low-voltage class-AB output stage amplifier
KR100453424B1 (ko) 반도체 집적 회로
KR100668364B1 (ko) 가변 이득 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121206

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee