KR100668085B1 - 호스트 디바이스, 디스플레이 시스템 및 ｄｐｖｌ 패킷생성방법 - Google Patents

호스트 디바이스, 디스플레이 시스템 및 ｄｐｖｌ 패킷생성방법 Download PDF

Info

Publication number
KR100668085B1
KR100668085B1 KR1020050003328A KR20050003328A KR100668085B1 KR 100668085 B1 KR100668085 B1 KR 100668085B1 KR 1020050003328 A KR1020050003328 A KR 1020050003328A KR 20050003328 A KR20050003328 A KR 20050003328A KR 100668085 B1 KR100668085 B1 KR 100668085B1
Authority
KR
South Korea
Prior art keywords
frame
image data
update
dpvl
individual
Prior art date
Application number
KR1020050003328A
Other languages
English (en)
Other versions
KR20060082652A (ko
Inventor
이인혜
김영찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050003328A priority Critical patent/KR100668085B1/ko
Priority to US11/318,619 priority patent/US20060152515A1/en
Priority to EP06702907A priority patent/EP1836848A1/en
Priority to PCT/KR2006/000145 priority patent/WO2006075891A1/en
Publication of KR20060082652A publication Critical patent/KR20060082652A/ko
Application granted granted Critical
Publication of KR100668085B1 publication Critical patent/KR100668085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1415—Digital output to display device ; Cooperation and interconnection of the display device with other functional units with means for detecting differences between the image stored in the host and the images displayed on the displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 호스트 디바이스, 디스플레이 시스템 및 DPVL 패킷 생성방법에 관한 것이다. 본 발명에 따른 호스트 디바이스는 프레임 버퍼와; 상기 프레임 버퍼에 영상 데이터를 프레임 단위로 저장하는 그래픽 엔진과; 현재 프레임 중 이전 프레임에 대해 영상 데이터가 변한 영역을 모두 포함하는 통합 업데이트 영역 가운데에서 이미지가 변하는 복수의 개별 업데이트 영역 내의 영상 데이터를 상기 프레임 버퍼로부터 독출하며, 상기 독출된 영상 데이터와 상기 각 개별 업 데이트 영역에 대한 아이디 정보를 포함하는 DPVL 패킷을 생성하여 출력하는 호스트 제어부를 포함하는 것을 특징으로 한다. 이에 의해, 디지털 패킷 비디오 링크(Digital Packet Video Link : DPVL) 규격에 따른 DPVL 패킷에 포함되는 영상 데이터의 양을 최소화하여 전송 속도를 향상시킬 수 있다.

Description

호스트 디바이스, 디스플레이 시스템 및 ＤＰＶＬ 패킷 생성방법{HOST DEVICE, DISPLAY SYSTEM AND METHOD FOR GENERATING DPVL PACKET}
도 1은 종래의 DPVL 규격을 지원하는 디스플레이 시스템의 제어블럭도이고,
도 2 및 도 4는 업 데이트 영역을 설명하기 위한 도면이고,
도 3은 본 발명에 따른 DPVL 규격을 지원하는 디스플레이 시스템의 제어블럭도이고,
도 5는 본 발명에 따른 디스플레이 시스템의 DPVL 패킷 생성과정을 설명하기 위한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 호스트 디바이스 11 : 그래픽 엔진
12 : 호스트 제어부 13 : 프레임 버퍼
30 : 디스플레이 디바이스 31 : 디스플레이모듈
32 : 디스플레이 제어부 33 : 프레임 버퍼
본 발명은 호스트 디바이스, 디스플레이 시스템 및 DPVL 패킷 생성방법에 관 한 것으로서, 보다 상세하게는 디지털 패킷 비디오 링크(Digital Packet Video Link : DPVL) 규격에 따른 DPVL 패킷에 포함되는 영상 데이터의 양을 최소화하여 전송 속도를 향상시킨 호스트 디바이스, 디스플레이 시스템 및 DPVL 패킷 생성방법에 관한 것이다.
근래 모니터와 같은 디스플레이 디바이스의 제조 기술의 발전과 함께 픽셀의 밀도 및 수의 증가 등과 같이 디스플레이 디바이스의 사양이 높아지고 있는 추세이다.
이러한 고 사양의 디스플레이 디바이스의 폭넓은 적용에 제한적인 요소로 이슈화되고 있는 것이 디스플레이 디바이스와 호스트 디바이스 간의 인터페이스이다. 이는 고 사양 디스플레이 디바이스에 기존의 디스플레이 디바이스보다 높은 전송 대역폭(Transmission Bandwidth)이 요구되기 때문이다.
이와 같은, 고 사양의 디스플레이 디바이스에 요구되는 인터페이스를 충족시키기 위해 제안된 것 중의 하나가 VESA(Video Electronics Standard Association)의 디지털 패킷 비디오 링크(Digital Packet Video Link : DPVL) 규격이다.
도 1은 DPVL 규격에 따른 디스플레이 시스템의 일 예를 도시한 도면이다. 도면에 도시된 바와 같이, DPVL 규격을 지원하는 디스플레이 시스템은 호스트 디바이스(110)와 디스플레이 디바이스(130)를 포함한다.
호스트 디바이스(110)는 프레임 버퍼(113)와, 영상 데이터를 생성하여 프레임 단위로 프레임 버퍼에 기록하는 그래픽 엔진(111)과, 이전 프레임에 대해 현재 프레임 내에서 이미지가 변한 영역을 모두 포함하는 전체 업 데이트 영역(UA, 도 2 참조)에 대한 영상 데이터를 프레임 버퍼(113)로부터 독출하여 DPVL 패킷을 생성하여 출력하는 호스트 제어부(112)를 포함한다.
디스플레이 디바이스(130)는 프레임 버퍼(133)와, 호스트 디바이스(110)로부터 수신된 DPVL 패킷으로부터 영상 데이터를 검출하여 프레임 버퍼(133)에 기록하고 프레임 버퍼(133) 내의 한 프레임에 대한 영상 데이터에 기초하여 디스플레이모듈(131)에 이미지를 표시하는 디스플레이 제어부(132)를 포함한다.
여기서, DPVL 규격은 호스트 디바이스(110)와 디스플레이 디바이스 간(130)을 DDWG(Digital Display Working Group)의 DVI(Digital Visual Interface)를 통해 연결하는 것을 제안하고 있다.
이러한 DPVL 규격은 하나의 프레임에 대해 하나의 전체 업 데이트 영역(UA)을 설정하도록 제안하고 있다. 예컨대, 도 2에 도시된 바와 같이, 화면 상에서 상호 이격된 작은 두 영역(UA1,UA2)의 이미지가 변하는 경우, DPVL 규격에서는 상호 이격된 작은 두 영역(UA1,UA2)을 모두 포함하는 영역을 하나의 전체 업 데이트 영역(UA)으로 설정한다.
그러나, 도 2에 도시된 바와 같이, 설정된 전체 업 데이트 영역(UA)에서 이미지가 변하는 영역(UA1,UA2)이 차지하는 비율이 이미지가 변하지 않는 영역(UCA)에 비해 상대적으로 작은 경우, 설정된 전체 업 데이트 영역(UA)의 대부분을 차지하는 이미지가 변하지 않는 영역(UCA)에 대한 영상 데이터가 DPVL 패킷에 포함되어 전송된다. 이는, 호스트 디바이스(110)로부터 디스플레이 디바이스(130)로 전송되는 영상 데이터의 양을 감소시켜 전송 속도를 향상시키고자 하는 DPVL 규격의 취지에 비추어 바람직하지 않다.
따라서, 본 발명의 목적은 디지털 패킷 비디오 링크(Digital Packet Video Link : DPVL) 규격에 따른 DPVL 패킷에 포함되는 영상 데이터의 양을 최소화하여 전송 속도를 향상시킨 호스트 디바이스, 디스플레이 시스템 및 DPVL 패킷 생성방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 디지털 패킷 비디오 링크 규격을 지원하는 호스트 디바이스에 있어서, 프레임 버퍼와; 상기 프레임 버퍼에 영상 데이터를 프레임 단위로 저장하는 그래픽 엔진과; 현재 프레임 중 이전 프레임에 대해 영상 데이터가 변한 영역을 모두 포함하는 통합 업데이트 영역 가운데에서 이미지가 변하는 복수의 개별 업데이트 영역 내의 영상 데이터를 상기 프레임 버퍼로부터 독출하며, 상기 독출된 영상 데이터와 상기 각 개별 업 데이트 영역에 대한 아이디 정보를 포함하는 DPVL 패킷을 생성하여 출력하는 호스트 제어부를 포함하는 것을 특징으로 하는 호스트 디바이스에 의해 달성된다.
여기서, 상기 호스트 제어부는 상기 각 개별 업 데이트 영역 단위로 상기 DPVL 패킷을 생성할 수 있다.
그리고, 상기 각 개별 업 데이트 영역에 대한 상기 아이디 정보는 상기 각 개별 업 데이트 영역이 속한 프레임에 대한 정보를 포함할 수 있다.
여기서, 상기 호스트 제어부는 상기 복수의 개별 업 데이트 영역이 모두 포함되는 통합 업 데이트 영역 중 상기 복수의 개별 업 데이트 영역의 비율을 산출하고, 상기 산출된 비율이 소정의 기준 비율을 초과하는 경우 상기 통합 업 데이트 영역에 대한 DPVL 패킷을 생성하여 출력할 수 있다.
한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 디지털 패킷 비디오 링크 규격을 지원하는 디스플레이 시스템에 있어서, 현재 프레임 중 이전 프레임에 대해 영상 데이터가 변한 영역을 모두 포함하는 통합 업데이트 영역 가운데에서 이미지가 변하는 복수의 개별 업데이트 영역에 대한 아이디 정보와 상기 각 개별 업 데이트 영역 내의 영상 데이터를 포함하는 DPVL 패킷을 출력하는 호스트 디바이스와;
이미지가 표시되는 디스플레이모듈과, 영상신호가 프레임 단위로 저장된 프레임 버퍼와, 상기 호스트 디바이스로부터 수신되는 상기 DPVL 패킷의 상기 아이디 정보에 기초하여 현재 프레임에 대한 상기 복수의 개별 업 데이트 영역의 상기 영상 데이터를 상기 프레임 버퍼에 기록하고 상기 프레임 버퍼에 기록된 현재 프레임에 대한 영상 데이터를 상기 디스플레이모듈을 통해 이미지로 표시하는 디스플레이 제어부를 포함하는 것을 특징으로 하는 디스플레이 디바이스를 포함하는 것을 특징으로 하는 디스플레이 시스템에 의해서도 달성될 수 있다.
여기서, 상기 호스트 디바이스는 상기 각 개별 업 데이트 영역 단위로 상기 DPVL 패킷을 생성하여 출력할 수 있다.
그리고, 상기 각 개별 업 데이트 영역에 대한 상기 아이디 정보는 상기 각 개별 업 데이트 영역이 속한 프레임에 대한 정보를 포함하고; 상기 디스플레이 제어부는 상기 각 개별 업 데이트 영역이 속한 프레임에 대한 정보에 기초하여 적어도 하나의 상기 DPVL 패킷에 포함된 영상 데이터를 상기 프레임 버퍼에 현재 프레임에 대한 영상 데이터로 기록할 수 있다.
한편, 상기 목적은, 본 발명의 또 다른 실시 형태에 따라, 디지털 패킷 비디오 링크 규격을 만족하는 DPVL 패킷 생성 방법에 있어서, 현재 프레임 중 이전 프레임에 대해 영상 데이터가 변한 영역을 모두 포함하는 통합 업데이트 영역 가운데에서 이미지가 변하는 복수의 개별 업데이트 영역을 검출하는 단계와; 상기 검출된 각 개별 업 데이트 영역 내의 영상 데이터와 상기 각 개별 업 데이트 영역에 대한 아이디 정보를 포함하는 DPVL 패킷을 생성하는 단계를 포함하는 것을 특징으로 하는 DPVL 패킷 생성방법에 의해서도 달성될 수 있다.
여기서, 상기 DPVL 패킷을 생성하는 단계에서 상기 DPVL 패킷은 상기 각 개별 업 데이트 영역 단위로 생성될 수 있다.
또한, 상기 각 개별 업 데이트 영역에 대한 상기 아이디 정보는 상기 각 개별 업 데이트 영역이 속한 프레임에 대한 정보를 포함할 수 있다.
그리고, 상기 복수의 개별 업 데이트 영역이 모두 포함되는 통합 업 데이트 영역 중 상기 복수의 개별 업 데이트 영역의 비율을 산출하는 단계와; 상기 산출된 비율이 소정의 기준 비율을 초과하는 경우, 상기 통합 업 데이트 영역에 대한 DPVL 패킷을 생성하는 단계를 더 포함할 수 있다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
본 발명에 따른 디스플레이 시스템은 VESA(Video Electronics Standard Association)의 디지털 패킷 비디오 링크(Digital Packet Video Link, 이하, 'DPVL'이라 함) 규격을 지원한다. 디스플레이 시스템은, 도 3에 도시된 바와 같이, 호스트 디바이스(10)와 디스플레이 디바이스(30)를 포함한다.
호스트 디바이스(10)는 프레임 버퍼(13)와, 그래픽 엔진(11) 및 호스트 제어부(12)를 포함한다.
그래픽 엔진(11)은 디스플레이 디바이스(30)에 이미지로 표시될 영상 데이터를 생성하고, 영상 데이터를 프레임 단위로 프레임 버퍼(13)에 기록한다.
호스트 제어부(12)는 프레임 버퍼(13)에 기록된 영상 데이터에 기초하여, 현재 프레임 중 이전 프레임에 대해 영상 데이터가 변한 영역을 모두 포함하는 통합 업데이트 영역(TUA) 가운데에서 이미지가 변하는 복수의 개별 업데이트 영역(UA1, UA2)을 검출한다.
도 2를 참조하여 설명하면, 호스트 제어부(12)는 현재 프레임 중 이전 프레임에 대해 영상 데이터가 변한 영역이 상호 이격되어 존재하는 경우, 각각의 영역을 포함하는 개별 업 데이트 영역(UA1,UA2)을 검출한다.
그리고, 호스트 제어부(12)는 프레임 버퍼(13)로부터 검출된 각 개별 업 데이트 영역(UA1,UA2) 내의 영상 데이터를 독출하여 DPVL 패킷을 생성하여 출력한다. 이 때, 호스트 제어부(12)는 DPVL 패킷에 각 개별 업 데이트 영역(UA1,UA2)에 대한 아이디 정보를 포함시킨다.
여기서, 본 발명의 일 실시예에 따른 호스트 제어부(12)는 각 개별 업 데이트 영역(UA1,UA2) 단위로 DPVL 패킷을 생성할 수 있다. 예컨대, 도 2에 도시된 바와 같이, 호스트 제어부(12)가 하나의 프레임에 대해 2개의 개별 업 데이트 영역(UA1,UA2)을 검출한 경우, 각 개별 업 데이트 영역(UA1,UA2)에 대한 DPVL 패킷을 개별적으로 생성한다.
그리고, 아이디 정보는 해당 DPVL 패킷에 대응하는 각 개별 업 데이트 영역(UA1,UA2)이 속한 프레임에 대한 정보를 포함하는 것이 바람직하다. 여기서, 아이디 정보는 VESA의 DPVL 규격에 따른 DPVL 패킷의 헤더(Header)에 할당된 여분의 공간에 기록될 수 있다.
이에 따라, 호스트 제어부(12)는 각 개별 업 데이트 영역(UA1,UA2)에 대한 DPVL 패킷에 해당 개별 업 데이트 영역(UA1,UA2)이 속하는 프레임에 대한 정보를 갖는 아이디 정보를 포함시킴으로써, 2개의 DPVL 패킷이 하나의 프레임을 형성하기 위한 DPVL 패킷임을 디스플레이 디바이스(30)가 인식할 수 있도록 한다.
한편, 본 발명에 따른 호스트 제어부(12)는 하나의 프레임에서 복수의 개별 업 데이트 영역(UA1,UA2)을 설정한 경우, 복수의 개별 업 데이트 영역(UA1,UA2)이 모두 포함되는 통합 업 데이트 영역(TUA) 중 복수의 개별 업 데이트 영역(UA1,UA2)의 비율을 산출할 수 있다. 그리고, 호스트 제어부(12)는 산출된 비율이 소정의 기준 비율을 초과하는 경우, 각 개별 업 데이트 영역(UA1,UA2)에 대한 DPVL 패킷을 생성하지 않고 통합 업 데이트 영역(TUA)에 대한 DPVL 패킷을 생성할 수 있다.
예를 들어, 한 프레임에 대해 두 개의 개별 업 데이트 영역(UA1,UA2)이 설정된 경우, 호스트 제어부(12)는 설정된 두 개의 개별 업 데이트 영역(UA1,UA2)을 모두 포함하는 통합 업 데이트 영역(TUA) 중 두 개의 개별업 데이트 영역(UA1,UA2)이 차지하는 비율을 산출한다. 그리고, 산출된 비율이 소정의 기준 비율 이하인 경우, 즉, 도 2에 도시된 바와 같이 통합 업 데이트 영역(TUA) 중 이미지가 변하지 않는 영역(UCA)의 비율이 두 개별 업 데이트 영역(UA1,UA2)보다 상대적으로 넓은 경우, 호스트 제어부(12)는 설정된 두 개별 업 데이트 영역(UA1,UA2) 각각에 대해 전술한 바와 같이, DPVL 패킷을 생성한다.
반면, 호스트 제어부(12)는 산출된 비율이 소정의 기준 비율을 초과하는 경우, 즉, 도 4에 도시된 바와 같이, 통합 업 데이트 영역(TUA) 중 이미지가 변하지 않는 영역(UCA)이 상대적으로 좁은 경우, 통합 업 데이트 영역(TUA) 전체를 하나의 업 데이트 영역으로 설정하고, 통합 업 데이트 영역(TUA)에 대한 DPVL 패킷을 생성한다.
이에 따라, 하나의 프레임에서 복수의 개별 업 데이트 영역(UA1,UA2)의 설정 여부를 이미지가 변하지 않는 영역(UCA)을 고려하여 결정할 수 있게 된다.
다시, 도 3을 참조하여 설명하면, 본 발명에 따른 디스플레이 디바이스(30)는 디스플레이모듈(31), 프레임 버퍼(33) 및 디스플레이 제어부(32)를 포함한다.
디스플레이모듈(31)은 디스플레이 제어부(32)로부터의 영상신호에 기초하여 화면 상에 이미지를 표시한다. 여기서, 디스플레이모듈(31)은 LCD(Liquid Crystal Display) 모듈이나, PDP(Plasma Display Panel) 모듈과 같이 디스플레이 제어부(32)로부터 출력되는 영상신호에 기초하여 이미지를 표시할 수 있는 다양한 형태로 마련될 수 있다.
프레임 버퍼(33)에는 한 프레임의 영상신호가 저장 가능한 저장공간을 갖는다. 여기서, 프레임 버퍼(33)는 VESA의 DPVL 규격을 만족하도록 마련된다.
디스플레이 제어부(32)는 호스트 디바이스(10)로부터 수신되는 DPVL 패킷의 아이디 정보에 기초하여 현재 프레임에 대한 복수의 개별 업 데이트 영역(UA1,UA2)의 영상 데이터를 프레임 버퍼(33)에 기록한다.
예를 들어, 디스플레이 제어부(32)는 호스트 디바이스(10)로부터 DPVL 패킷이 수신되는 경우, DPVL 패킷에 포함된 아이디 정보를 통해 해당 DPVL 패킷에 포함된 개별 업 데이트 영역(UA1,UA2)이 속하는 프레임을 판단한다. 즉, 도 2에 도시된 바와 같이, 호스트 디바이스(10)로부터 하나의 프레임에 대해 2개의 DPVL 패킷이 수신되는 경우, 디스플레이 제어부(32)는 각 DPVL 패킷에 포함된 아이디 정보를 통해 수신된 2개의 DPVL 패킷이 하나의 프레임에 속하는 것으로 판단한다.
그리고, 디스플레이 제어부(32)는 2개의 DPVL 패킷에 포함된 영상 데이터를 프레임 버퍼(33)에 순차적으로 기록하고, 2개의 DPVL 패킷의 영상 데이터의 기록이 완료된 후 프레임 버퍼(33)에 포함된 전체 영상 데이터를 독출하여 디스플레이모듈(31)에 이미지로 표시한다.
여기서, 디스플레이 제어부(32)는 호스트 디바이스(10)가 전술한 하나의 프레임에 하나의 통합 업 데이트 영역(TUA)을 설정하여 해당 DPVL 패킷을 전송한 경우, 수신된 하나의 DPVL 패킷의 영상 데이터를 프레임 버퍼(33)에 기록한 후 프레임 버퍼(33)에 포함된 전체 영상 데이터를 독출하여 디스플레이모듈(31)에 이미지로 표시할 수 있다.
이하에서는, 도 5를 참조하여 본 발명에 따른 디스플레이 시스템에 있어서, DPVL 패킷의 생성과정을 설명한다.
먼저, 호스트 디바이스(10)의 호스트 제어부(12)는 현재 프레임 중 이전 프레임에 대해 영상 데이터가 변한 복수의 개별 업 데이트 영역(UA1, UA2)을 검출한다(S10).
그리고, 호스트 제어부(12)는 복수의 개별 업 데이트 영역(UA1,UA2)이 모두 포함되는 통합 업 데이트 영역(TUA)을 검출한다(S11). 그런 다음, 호스트 제어부(12)는 통합 업 데이트 영역(TUA)에서 복수의 개별 업 데이트 영역(UA1,UA2)의 비율을 산출한다(S12).
그런 다음, 호스트 제어부(12)는 산출된 비율이 기준 비율을 초과하는지 여부를 판단하고(S13), 산출된 비율이 기준 비율을 초과하는 경우 복수의 개별 업 데이트 영역(UA1,UA2)에 대한 DPVL 패킷을 생성하여(S14) 디스플레이 디바이스(30)로 전송한다(S16).
반면, S13 단계에서 산출된 비율이 기준 비율 이하인 경우, 호스트 제어부(12)는 통합 업 데이트 영역(TUA)에 대한 DPVL 패킷을 생성하여(S15) 디스플레이 디바이스(30)로 전송한다(S16).
여기서, 호스트 제어부(12)는 통합 업 데이트 영역(TUA)을 먼저 검출하고, 검출된 통합 업 데이트 영역(TUA) 내에서 복수의 개별 업 데이트 영역(UA1,UA2)을 산출할 수 있음은 물론이다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명의 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 그리고 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 디지털 패킷 비디오 링크 (Digital Packet Video Link : DPVL) 규격에 따른 DPVL 패킷에 포함되는 영상 데이터의 양을 최소화하여 전송 속도를 향상시킨 호스트 디바이스, 디스플레이 시스템 및 DPVL 패킷 생성방법이 제공된다.

Claims (11)

  1. 디지털 패킷 비디오 링크 규격을 지원하는 호스트 디바이스에 있어서,
    프레임 버퍼와;
    상기 프레임 버퍼에 영상 데이터를 프레임 단위로 저장하는 그래픽 엔진과;
    현재 프레임 중 이전 프레임에 대해 영상 데이터가 변한 영역을 모두 포함하는 통합 업데이트 영역 가운데에서 이미지가 변하는 복수의 개별 업데이트 영역 내의 영상 데이터를 상기 프레임 버퍼로부터 독출하며, 상기 독출된 영상 데이터와 상기 각 개별 업 데이트 영역에 대한 아이디 정보를 포함하는 DPVL 패킷을 생성하여 출력하는 호스트 제어부를 포함하는 것을 특징으로 하는 호스트 디바이스.
  2. 제1항에 있어서,
    상기 호스트 제어부는 상기 각 개별 업 데이트 영역 단위로 상기 DPVL 패킷을 생성하는 것을 특징으로 하는 호스트 디바이스.
  3. 제2항에 있어서,
    상기 각 개별 업 데이트 영역에 대한 상기 아이디 정보는 상기 각 개별 업 데이트 영역이 속한 프레임에 대한 정보를 포함하는 것을 특징으로 하는 호스트 디바이스.
  4. 제3항에 있어서,
    상기 호스트 제어부는 상기 복수의 개별 업 데이트 영역이 모두 포함되는 통합 업 데이트 영역 중 상기 복수의 개별 업 데이트 영역의 비율을 산출하고, 상기 산출된 비율이 소정의 기준 비율을 초과하는 경우 상기 통합 업 데이트 영역에 대한 DPVL 패킷을 생성하여 출력하는 것을 특징으로 하는 호스트 디바이스.
  5. 디지털 패킷 비디오 링크 규격을 지원하는 디스플레이 시스템에 있어서,
    현재 프레임 중 이전 프레임에 대해 영상 데이터가 변한 영역을 모두 포함하는 통합 업데이트 영역 가운데에서 이미지가 변하는 복수의 개별 업데이트 영역에 대한 아이디 정보와 상기 각 개별 업 데이트 영역 내의 영상 데이터를 포함하는 DPVL 패킷을 출력하는 호스트 디바이스와;
    이미지가 표시되는 디스플레이모듈과, 영상신호가 프레임 단위로 저장된 프레임 버퍼와, 상기 호스트 디바이스로부터 수신되는 상기 DPVL 패킷의 상기 아이디 정보에 기초하여 현재 프레임에 대한 상기 복수의 개별 업 데이트 영역의 상기 영상 데이터를 상기 프레임 버퍼에 기록하고 상기 프레임 버퍼에 기록된 현재 프레임에 대한 영상 데이터를 상기 디스플레이모듈을 통해 이미지로 표시하는 디스플레이 제어부를 포함하는 것을 특징으로 하는 디스플레이 디바이스를 포함하는 것을 특징으로 하는 디스플레이 시스템.
  6. 제5항에 있어서,
    상기 호스트 디바이스는 상기 각 개별 업 데이트 영역 단위로 상기 DPVL 패킷을 생성하여 출력하는 것을 특징으로 하는 디스플레이 시스템.
  7. 제6항에 있어서,
    상기 각 개별 업 데이트 영역에 대한 상기 아이디 정보는 상기 각 개별 업 데이트 영역이 속한 프레임에 대한 정보를 포함하고;
    상기 디스플레이 제어부는 상기 각 개별 업 데이트 영역이 속한 프레임에 대한 정보에 기초하여 적어도 하나의 상기 DPVL 패킷에 포함된 영상 데이터를 상기 프레임 버퍼에 현재 프레임에 대한 영상 데이터로 기록하는 것을 특징으로 하는 디스플레이 시스템.
  8. 디지털 패킷 비디오 링크 규격을 만족하는 DPVL 패킷 생성 방법에 있어서,
    현재 프레임 중 이전 프레임에 대해 영상 데이터가 변한 영역을 모두 포함하는 통합 업데이트 영역 가운데에서 이미지가 변하는 복수의 개별 업데이트 영역을 검출하는 단계와;
    상기 검출된 각 개별 업 데이트 영역 내의 영상 데이터와 상기 각 개별 업 데이트 영역에 대한 아이디 정보를 포함하는 DPVL 패킷을 생성하는 단계를 포함하는 것을 특징으로 하는 DPVL 패킷 생성방법.
  9. 제8항에 있어서,
    상기 DPVL 패킷을 생성하는 단계에서 상기 DPVL 패킷은 상기 각 개별 업 데이트 영역 단위로 생성되는 것을 특징으로 하는 DPVL 패킷 생성방법.
  10. 제9항에 있어서,
    상기 각 개별 업 데이트 영역에 대한 상기 아이디 정보는 상기 각 개별 업 데이트 영역이 속한 프레임에 대한 정보를 포함하는 것을 특징으로 하는 DPVL 패킷 생성방법.
  11. 제10항에 있어서,
    상기 복수의 개별 업 데이트 영역이 모두 포함되는 통합 업 데이트 영역 중 상기 복수의 개별 업 데이트 영역의 비율을 산출하는 단계와;
    상기 산출된 비율이 소정의 기준 비율을 초과하는 경우, 상기 통합 업 데이트 영역에 대한 DPVL 패킷을 생성하는 단계를 더 포함하는 것을 특징으로 하는 DPVL 패킷 생성방법.
KR1020050003328A 2005-01-13 2005-01-13 호스트 디바이스, 디스플레이 시스템 및 ｄｐｖｌ 패킷생성방법 KR100668085B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050003328A KR100668085B1 (ko) 2005-01-13 2005-01-13 호스트 디바이스, 디스플레이 시스템 및 ｄｐｖｌ 패킷생성방법
US11/318,619 US20060152515A1 (en) 2005-01-13 2005-12-28 Host device, display system and method of generating DPVL packet
EP06702907A EP1836848A1 (en) 2005-01-13 2006-01-13 Host device, display system and method of generating dpvl packet
PCT/KR2006/000145 WO2006075891A1 (en) 2005-01-13 2006-01-13 Host device, display system and method of generating dpvl packet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050003328A KR100668085B1 (ko) 2005-01-13 2005-01-13 호스트 디바이스, 디스플레이 시스템 및 ｄｐｖｌ 패킷생성방법

Publications (2)

Publication Number Publication Date
KR20060082652A KR20060082652A (ko) 2006-07-19
KR100668085B1 true KR100668085B1 (ko) 2007-01-11

Family

ID=36652794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050003328A KR100668085B1 (ko) 2005-01-13 2005-01-13 호스트 디바이스, 디스플레이 시스템 및 ｄｐｖｌ 패킷생성방법

Country Status (4)

Country Link
US (1) US20060152515A1 (ko)
EP (1) EP1836848A1 (ko)
KR (1) KR100668085B1 (ko)
WO (1) WO2006075891A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8356331B2 (en) * 2007-05-08 2013-01-15 Qualcomm Incorporated Packet structure for a mobile display digital interface
CA2685073C (en) * 2007-05-08 2014-12-02 Qualcomm Incorporated A packet structure for a mobile display digital interface
US8031626B2 (en) 2007-11-13 2011-10-04 Qualcomm Incorporated Packet structure for a mobile display digital interface
JP5231533B2 (ja) * 2008-05-06 2013-07-10 クゥアルコム・インコーポレイテッド モバイル・ディスプレイ・ディジタル・インターフェース用パケット構造
GB0916924D0 (en) 2009-09-25 2009-11-11 Advanced Risc Mach Ltd Graphics processing systems
US8988443B2 (en) * 2009-09-25 2015-03-24 Arm Limited Methods of and apparatus for controlling the reading of arrays of data from memory
US9349156B2 (en) 2009-09-25 2016-05-24 Arm Limited Adaptive frame buffer compression
US9406155B2 (en) * 2009-09-25 2016-08-02 Arm Limited Graphics processing systems
US20160371808A1 (en) * 2009-09-25 2016-12-22 Arm Limited Method and apparatus for controlling display operations
US8760459B2 (en) * 2009-12-30 2014-06-24 Intel Corporation Display data management techniques
US20120133659A1 (en) * 2010-11-30 2012-05-31 Ati Technologies Ulc Method and apparatus for providing static frame
GB201105716D0 (en) 2011-04-04 2011-05-18 Advanced Risc Mach Ltd Method of and apparatus for displaying windows on a display
KR102023067B1 (ko) * 2013-03-15 2019-09-19 삼성전자주식회사 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법
US9182934B2 (en) 2013-09-20 2015-11-10 Arm Limited Method and apparatus for generating an output surface from one or more input surfaces in data processing systems
US9195426B2 (en) 2013-09-20 2015-11-24 Arm Limited Method and apparatus for generating an output surface from one or more input surfaces in data processing systems
GB2524467B (en) 2014-02-07 2020-05-27 Advanced Risc Mach Ltd Method of and apparatus for generating an overdrive frame for a display
GB2528265B (en) 2014-07-15 2021-03-10 Advanced Risc Mach Ltd Method of and apparatus for generating an output frame
GB2540562B (en) 2015-07-21 2019-09-04 Advanced Risc Mach Ltd Method of and apparatus for generating a signature representative of the content of an array of data

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072409A (en) * 1986-03-27 1991-12-10 Rockwell International Corporation Graphic display with right-protected areas
US6438145B1 (en) * 1998-12-04 2002-08-20 Koninklijke Philips Electronics N.V. Transport packet distribution system and method using local header
JP3833483B2 (ja) * 2001-03-06 2006-10-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像データ送信装置、表示画像データ送信方法、差分転送方法、プログラム、および記憶媒体
JP3424620B2 (ja) * 1999-09-24 2003-07-07 日本電気株式会社 アイソクロナスパケット転送方法，該転送用制御プログラムの記録媒体，ブリッジ及びパケット転送制御ｌｓｉ
US6774904B2 (en) * 2002-01-04 2004-08-10 Hewlett-Packard Development Company, L.P. Operating system independent method and apparatus for graphical remote access having improved latency

Also Published As

Publication number Publication date
EP1836848A1 (en) 2007-09-26
US20060152515A1 (en) 2006-07-13
WO2006075891A1 (en) 2006-07-20
KR20060082652A (ko) 2006-07-19

Similar Documents

Publication Publication Date Title
KR100668085B1 (ko) 호스트 디바이스, 디스플레이 시스템 및 ｄｐｖｌ 패킷생성방법
EP2619653B1 (en) Techniques to transmit commands to a target device
JP4779995B2 (ja) 画像表示装置及び電子機器
TWI386883B (zh) 用於控制顯示器之設備與方法、顯示器系統、顯示器裝置及運算系統
US8643658B2 (en) Techniques for aligning frame data
US7589745B2 (en) Image signal processing circuit and image display apparatus
KR20060047930A (ko) 화상 합성 출력 장치, 화상 합성 표시 장치, 휴대통신기기,화상 합성 출력 방법 및 화상 합성 출력용 기록 매체
US20130335309A1 (en) Electronic devices configured for adapting display behavior
EP1220105A2 (en) Interface apparatus and method thereof for display system
JP2013195861A (ja) 表示装置および電子機器
US9135672B2 (en) Display system and data transmission method thereof
US20070252798A1 (en) Liquid crystal display with image data inversion and driving method thereof
EP1851613A1 (en) Display apparatus and data writing device
US11676557B2 (en) Method and device for seamless mode transition between command mode and video mode
TWI633789B (zh) 資料讀取方法、資料傳送方法及相關行動裝置
TWI433131B (zh) 顯示器驅動裝置及方法
JP2006113359A (ja) オーバードライブ回路および表示装置
KR100654834B1 (ko) 호스트 디바이스, 디스플레이 디바이스 및 디스플레이시스템
US8081257B2 (en) Method and system for processing image data in LCD by integrating de-interlace and overdrive operations
KR100598119B1 (ko) 디스플레이장치 및 그 제어방법
US8786775B2 (en) Display system and method of outputting image signal corresponding to display panel
TWI549517B (zh) 電子裝置及播放視訊的省電方法
JPH08146926A (ja) 液晶表示パネルの駆動装置
US11948534B2 (en) Display cycle control system
JP4735448B2 (ja) 映像信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee