KR100649682B1 - Circuit for connecting cpu to wireless lan module - Google Patents

Circuit for connecting cpu to wireless lan module Download PDF

Info

Publication number
KR100649682B1
KR100649682B1 KR1020050074285A KR20050074285A KR100649682B1 KR 100649682 B1 KR100649682 B1 KR 100649682B1 KR 1020050074285 A KR1020050074285 A KR 1020050074285A KR 20050074285 A KR20050074285 A KR 20050074285A KR 100649682 B1 KR100649682 B1 KR 100649682B1
Authority
KR
South Korea
Prior art keywords
pin
cpi
wlan module
memory
module
Prior art date
Application number
KR1020050074285A
Other languages
Korean (ko)
Inventor
김정환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050074285A priority Critical patent/KR100649682B1/en
Application granted granted Critical
Publication of KR100649682B1 publication Critical patent/KR100649682B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Small-Scale Networks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

A circuit for connecting a CPU and a WLAN(Wireless Local Area Network) module is provided to directly connect the WLAN module and the CPU equipped with no controller for driving the WLAN module without using any PCI(Peripheral Component Interconnect) socket controller. The first OR gate(11) respectively connects two input terminals with a memory output enable pin and the first address pin of the CPU(20), and connects an output terminal with the memory output enable pin of the WLAN module(30). The second OR gate(12) respectively connects two input terminal with a memory write enable pin and the first address pin of the CPU, and connects the output terminal with the memory write enable pin of the WLAN module. The third OR gate(13) respectively connects two input terminal with the memory output enable pin and the second address pin of the CPU, and connects an output terminal with an I/O(Input/Output) read pin of the WLAN module. The fourth OR gate(14) respectively connects two input terminal with the memory output enable pin and the second address pin of the CPU, and connects the output terminal with an I/O write pin of the WLAN module.

Description

씨피유와 무선랜 모듈의 연결 회로{CIRCUIT FOR CONNECTING CPU TO WIRELESS LAN MODULE}CFICU FOR CONNECTING CPU TO WIRELESS LAN MODULE}

도 1은 종래의 씨피유와 무선랜 모듈의 연결 방식을 도시한 블록도이다.1 is a block diagram illustrating a connection method between a conventional CPI and a WLAN module.

도 2는 본 발명의 일실시형태에 따른 연결 회로를 이용한 씨피유와 무선랜 모듈의 연결 구조를 도시한 블록도이다.2 is a block diagram illustrating a connection structure of a CPI and a WLAN module using a connection circuit according to an exemplary embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10: 연결 회로 11 내지 14: OR 게이트10: connection circuit 11 to 14: OR gate

15 내지 19: 연결라인 20: 씨피유15 to 19: connecting line 20: CPI

30: 무선랜 모듈30: WLAN module

본 발명은 씨피유와 무선랜 모듈을 직접 연결하기 위한 연결 회로에 관한 것으로, 더욱 상세하게는 무선랜 모듈을 구동하기 위한 컨트롤러가 내장되지 않는 씨피유와 무선랜 모듈을 별도의 컨트롤러를 이용하지 않고 직접 연결할 수 있는 씨피 유와 무선랜 모듈의 연결 회로에 관한 것이다.The present invention relates to a connection circuit for directly connecting the CPI and the wireless LAN module, and more particularly, directly connecting the CPI and the wireless LAN module without a controller for driving the wireless LAN module without using a separate controller. It relates to the connection circuit of the CPI and the wireless LAN module.

최근 차세대 유무선 통합기술로 주목받고 있는 무선랜(Wireless Local Area Network: WLAN)이 차기 통신시장의 핵심 이슈로 부각되고 있으며, 무선랜 기술의 발달은 IT 산업의 질적 변화를 불러올 전망이다. 특히, 무선랜은 단말기의 형태가 노트북 컴퓨터와 PDA(Personal Digital Assistant) 등 이동 단말기를 지향하고 있어, 무선랜을 사용하는 지역 및 범위가 다양해지고 또한 넓어지고 있다.Recently, Wireless Local Area Network (WLAN), which is attracting attention as the next generation wired / wireless integrated technology, is emerging as a key issue in the next communication market, and the development of WLAN technology is expected to bring about qualitative changes in the IT industry. In particular, the wireless LAN is a mobile terminal such as a notebook computer and a PDA (Personal Digital Assistant) in the form of a terminal, and the area and range of using the wireless LAN are diversified and widened.

이러한 무선랜을 이용하기 위한 하드웨어인 무선랜 카드(무선랜 모듈)는, 피씨아이(PCI), 유에스비(USB), 피씨엠씨아이에이(PCMCIA) 슬롯에 삽입하여 사용하는 외장형이었으나, 최근 장치의 소형화(예를 들어, 피디에이(PDA), 스마트폰 등)에 따라 내장형(embedded) 환경으로 변화해 가고 있다.The wireless LAN card (wireless LAN module), which is a hardware for using such a wireless LAN, has been externally used by being inserted into a PCI, USB, or PCMCIA slot, but has recently been miniaturized. (For example, PDAs, smartphones, etc.) are changing to an embedded environment.

상기 내장형 무선랜 모듈로 대표적인 콤팩트 플래시(Compact Flash: CF) 모듈을 이용한 무선랜 모듈(이하, '씨에프 타입 무선랜 모듈'이라 함)이 있다. 이 씨에프 타입 무선랜 모듈은 씨피유에 연결되어 씨피유로부터 다양한 제어 신호를 통해 동작하게 된다. 그러나, 일부 씨피유는 상기 콤팩트 플래시 모듈을 구동하기 위한 컨트롤러가 내장되지 않아, 도 1에 도시된 바와 같이, 씨피유(100)와 무선랜 모듈(200) 사이에 별도의 피씨아이 소켓 컨트롤러 칩(300)을 사용하였다. 예를 들어, 삼성전자에서 제조된 S3C24x0 계열의 씨피유나 티아이(TI) 사에서 제조된 OMAP850과 같은 씨피유는 내부에 콤팩트 플래시 모듈을 구동하기 위한 컨트롤러가 내장되 지 않는다. 이 경우, 싸이러스(Cirrus) 사에서 제조된 CL-PD6710과 같은 피씨아이 소켓 컨트롤러 칩을 사용하였다.The built-in wireless LAN module is a wireless LAN module (hereinafter referred to as a "Cef type wireless LAN module") using a typical Compact Flash (CF) module. The CF type WLAN module is connected to CPI to operate through various control signals from CPI. However, some CPI does not have a built-in controller for driving the compact flash module, as shown in FIG. 1, a separate PCI socket controller chip 300 between the CPI 100 and the WLAN module 200. Was used. For example, CPI, such as S3C24x0 series CFIU manufactured by Samsung Electronics or OMAP850 manufactured by TI, does not have a controller for driving a compact flash module. In this case, a PCI socket controller chip such as CL-PD6710 manufactured by Cyrus was used.

이와 같이, 종래에는 씨피유에 무선랜 모듈을 구동하기 위한 컨트롤러가 내장되지 않은 경우, 별도의 피씨아이 소켓 컨트롤러를 사용하였으므로, 사이즈가 증가하여 소형화에 적합하지 못하여 제조 비용이 추가되는 문제점이 있었다. 더하여, 피씨아이 소켓 컨트롤러를 통과하여 신호가 전달되므로 신호의 지연이 발생하는 문제점이 있다.As described above, when the controller for driving the wireless LAN module is not built in the CPI, since a separate PCI socket controller is used, there is a problem that the manufacturing cost is added because the size is not suitable for miniaturization. In addition, since the signal is transmitted through the PC eye socket controller, there is a problem that a delay of the signal occurs.

본 발명은 전술한 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 그 목적은, 무선랜 모듈을 구동하기 위한 컨트롤러가 내장되지 않는 씨피유와 무선랜 모듈을 별도의 피씨아이 소켓 컨트롤러를 이용하지 않고 직접 연결할 수 있는 씨피유와 무선랜 모듈의 연결 회로를 제공하는데 있다.The present invention has been made to solve the above-mentioned problems of the prior art, the object of the CPI and the WLAN module does not have a built-in controller for driving the WLAN module directly without using a separate PC eye socket controller It is to provide a connection circuit of CPI and WLAN module that can be connected.

상기 목적을 달성하기 위한 기술적 구성으로서 본 발명은,The present invention as a technical configuration for achieving the above object,

두 입력단이 씨피유의 메모리 아웃풋 인에이블핀(memory output enable 핀: nOE 핀)과 제1 어드레스 핀에 각각 연결되고, 출력단이 무선랜 모듈의 메모리 아웃풋 인에이블핀(OE＃ 핀)에 연결된 제1 OR 게이트;A first OR whose two inputs are connected to the memory output enable pin (nOE pin) and the first address pin of CPI, respectively, and the first OR connected to the memory output enable pin (OE ＃ pin) of the WLAN module. gate;

두 입력단이 상기 씨피유의 메모리 라이트 인에이블핀(memory write enable 핀: nWE 핀)과 상기 제1 어드레스 핀에 각각 연결되고, 출력단이 상기 무선랜 모듈의 메모리 라이트 인에이블핀(WE＃ 핀)에 연결된 제2 OR 게이트;Two input terminals are respectively connected to the memory write enable pin (nWE pin) and the first address pin of the CPI, and the output terminal is connected to the memory write enable pin (WE ＃ pin) of the WLAN module. A second OR gate;

두 입력단이 상기 씨피유의 상기 메모리 아웃풋 인에이블핀(nOE 핀)과 제2 어드레스 핀에 각각 연결되고, 출력단이 상기 무선랜 모듈의 아이오 리드핀(I/O read 핀: IORD＃ 핀)에 연결된 제3 OR 게이트; 및Two input terminals are respectively connected to the memory output enable pin (nOE pin) and the second address pin of the CPI, and an output terminal is connected to an I / O read pin (IORD 'pin) of the WLAN module. 3 OR gate; And

두 입력단이 상기 씨피유의 상기 메모리 라이트 인에이블핀(nWE 핀)과 상기 제2 어드레스 핀에 각각 연결되고, 출력단이 상기 무선랜 모듈의 아이오 라이트핀(I/O write 핀: IOWR＃ 핀)에 연결된 제4 OR 게이트를 포함하여,Two input terminals are respectively connected to the memory write enable pin (nWE pin) and the second address pin of the CPI, and the output terminal is connected to an I / O write pin (IOWR 'pin) of the WLAN module. Including a fourth OR gate,

상기 제1, 2 어드레스핀의 출력에 따라 상기 무선랜 모듈이 메모리 디바이스 또는 아이오 디바이스로 동작하는 것을 특징으로 하는 씨피유와 무선랜 모듈의 연결 회로를 제공한다.According to the output of the first and second address pins, the wireless LAN module provides a connection circuit between the CPI and the wireless LAN module, which operates as a memory device or an IO device.

본 발명의 일실시형태에서, 상기 무선랜 모듈은, 콤팩트 플래시 타입 무선랜 모듈이며, 이 때 상기 씨피유는, 콤팩트 플래시 컨트롤러가 내장되지 않은 씨피유이다.In one embodiment of the present invention, the wireless LAN module is a compact flash type wireless LAN module, wherein the CPI is a CPI without a built-in compact flash controller.

본 발명의 다양한 실시형태에 따른 씨피유와 무선랜 모듈의 연결 회로는, 각각의 핀을 서로 연결하기 위한 다양한 연결 라인을 더 포함할 수 있다.The connection circuit of the CPI and the WLAN module according to various embodiments of the present disclosure may further include various connection lines for connecting each pin to each other.

예를 들어, 상기 씨피유의 칩 셀렉트핀(chip select 핀: nGCS 핀)과 상기 무 선랜 모듈의 제1 카드 인에이블핀(card enable1 핀: nCE1 핀), 제2 카드 인에이블핀(card enable2 핀: nCE2 핀) 및 속성 메모리 셀렉트핀(attribute memory select 핀: nREG 핀)을 각각 연결시키는 연결 라인을 더 포함할 수 있다.For example, the chip select pin (chip select pin: nGCS pin) of the CPU, the first card enable pin (card enable1 pin: nCE1 pin) of the wireless LAN module, the second card enable pin (card enable2 pin: nCE2 pin) and the attribute memory select pin (attribute memory select pin: nREG pin) may further include a connection line.

또한, 상기 씨피유의 복수의 범용입출력핀(General Purpose Input Output 핀: GPIO핀)들 중 하나와, 상기 무선랜 모듈의 파워 다운핀(Power Down 핀: PD＃ 핀)을 연결시키는 연결 라인을 더 포함할 수 있다.The apparatus may further include a connection line connecting one of the plurality of general purpose input output pins (GPIO pins) of the CPI and a power down pin (PD ＃ pin) of the WLAN module. can do.

또한, 상기 씨피유의 복수의 범용입출력핀(General Purpose Input Output 핀: GPIO핀)들 중 하나와, 상기 무선랜 모듈의 인터럽트 요청핀(Interrupt Request 핀: IREQ＃ 핀)을 연결시키는 연결 라인을 더 포함할 수 있다.The apparatus may further include a connection line connecting one of the plurality of general purpose input output pins (GPIO pins) of the CPI and an interrupt request pin (IREQ ＃ pin) of the WLAN module. can do.

또한, 상기 씨피유의 복수의 범용입출력핀(General Purpose Input Output 핀: GPIO핀)들 중 하나와, 상기 무선랜 모듈의 리셋핀(reset 핀)을 연결시키는 연결 라인을 더 포함할 수 있다.The apparatus may further include a connection line connecting one of the plurality of general purpose input output pins (GPIO pins) of the CPI and a reset pin of the WLAN module.

또한, 상기 씨피유의 웨이트핀(nWAIT 핀)과 상기 무선랜 모듈의 웨이트핀(WAIT# 핀)을 연결시키는 연결 라인을 더 포함할 수 있다.The apparatus may further include a connection line connecting the weight pin (nWAIT pin) of the CPI and the weight pin (WAIT # pin) of the WLAN module.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장 또는 생략될 수 있다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiment of this invention is provided in order to demonstrate this invention more completely to the person skilled in the art to which this invention belongs. Therefore, the shape and size of the components shown in the drawings may be exaggerated or omitted for more clear description.

도 2는 본 발명의 일실시형태에 따른 씨피유와 무선랜 모듈의 연결 구조를 도시한 블록도이다.2 is a block diagram illustrating a connection structure of a CPI and a WLAN module according to an exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명의 일실시형태에 따른 연결 회로(10)는 씨피유(20)의 연결핀(21 내지 28c)와 무선랜 모듈(30)의 연결핀(31 내지 40)을 서로 연결한다.2, the connection circuit 10 according to an embodiment of the present invention connects the connection pins 21 to 28c of the CPI 20 and the connection pins 31 to 40 of the WLAN module 30 to each other. do.

특히, 본 실시형태에 따른 연결 회로(10)는, 복수의 OR 게이트(11 내지 12)를 이용하여, 씨피유(20)의 메모리 아웃풋 인에이블핀(memory output enable 핀)(nOE)과 메모리 라이트 인에이블핀(memory write enable 핀)(nWE)을 소정의 어드레스 핀의 출력에 따라 선택적으로 무선랜 모듈(30)의 메모리 아웃풋 인에이블핀(OE＃), 메모리 라이트 인에이블핀(WE＃), 아이오 리드핀(I/O read 핀: IORD＃ 핀) 및 아이오 라이트핀(I/O write 핀: IOWR＃ 핀)에 연결한다. In particular, the connection circuit 10 according to the present embodiment uses a plurality of OR gates 11 to 12 to store a memory output enable pin (nOE) and a memory write-in of the CPI 20. Memory output enable pin (OEWE), memory write enable pin (WE ＃), and IO of the WLAN module 30 can be selectively selected according to an output of a predetermined address pin (nWE). Connect to the lead pin (I / O read pin: IORD 'pin) and the IO write pin (I / O write pin: IOWR' pin).

상기 메모리 아웃풋 인에이블핀(씨피유에서는 nOE, 무선랜 모듈에서는 OE＃)은, 무선랜 모듈(30)의 속성 메모리(attribute memory) 또는 일반 메모리(common memory)로부터 읽어들이는 데이터를 제어하기 위한 신호를 씨피유(20)로부터 무선랜 모듈(30)로 전달하는데 사용되는 핀이다. 또한, 상기 메모리 라이트 인에이블핀(씨피유에서는 nWE, 무선랜 모듈에서는 WE＃)은, 무선랜 모듈(30)의 속성 메모리(attribute memory) 또는 일반 메모리(common memory)를 기록하는 데이터를 제어하기 위한 신호를 씨피유(20)로부터 무선랜 모듈(30)로 전달하는데 사용되는 핀이다. 즉, 무선랜 모듈(30)이 상기 메모리 아웃풋 인에이블핀(OE＃) 및 메모리 라이트 인에이블핀(WE＃)을 통해 신호를 입력받아 동작하는 경우, 상기 무선랜 모듈(30)은 메모리 디바이스로 동작하게 되는 것이다.The memory output enable pin (nOE in CPI, OE ＃ in a WLAN module) is a signal for controlling data read from an attribute memory or a common memory of the WLAN module 30. The pin is used to transfer the CPI from the wireless LAN module 30. In addition, the memory write enable pin (nWE in CPE, WE ＃ in a WLAN module) is configured to control data for recording an attribute memory or a common memory of the WLAN module 30. The pin is used to transfer a signal from the CPI 20 to the WLAN module 30. That is, when the WLAN module 30 receives and operates a signal through the memory output enable pin OE 메모리 and the memory write enable pin WE ＃, the WLAN module 30 is a memory device. It will work.

한편, 메모리양의 제약 및 어드레스의 제약 등으로 인해 상기 무선랜 모듈(30)은 메모리 디바이스로만 동작하는데는 한계가 있다. 이를 해결하기 위해 무선랜 모듈(30)은 아이오(I/O) 디바이스로 동작하게 된다. 무선랜 모듈(30)은 아이오(I/O) 디바이스로 동작하기 위한 제어신호를 입력받는 아이오 리드핀(IORD＃) 및 아이오 라이트핀(IOWR＃)을 갖는다.On the other hand, the WLAN module 30 is limited to operate only as a memory device due to the limitation of the amount of memory and the limitation of the address. In order to solve this problem, the WLAN module 30 operates as an I / O device. The WLAN module 30 has an IO lead pin IORD 'and an IO write pin IOWR' that receive a control signal for operating as an I / O device.

상기 아이오 리드핀(IORD＃)은 아이오 디바이스로부터 읽어들이는 데이터를 제어하기 위한 신호를 씨피유(20)로부터 전달 받는데 사용되는 핀이다. 상기 아이오 라이트핀(IOWR＃)은 아이오 디바이스에 기록하는 데이터를 제어하기 위한 신호를 씨피유(20)로부터 전달 받는데 사용되는 핀이다.The IO lead pin IORD ＃ is a pin used to receive a signal from the CPI 20 to control data read from the IO device. The IOWR pin is a pin used to receive a signal from the CPI 20 to control data written to the IO device.

본 발명은 상기 무선랜 모듈(30)의 아이오 리드핀(IORD＃) 및 아이오 라이트핀(IOWR＃)에 제어신호를 전달하기 위한 핀이 구비되지 않은 씨피유로부터 이 제어신호를 얻어내기 위한 연결 회로이다. 이러한 경우에, 무선랜 모듈(30)은 컴팩트 플래시 타입의 무선랜 모듈일 수 있으며, 상기 씨피유(20)는 상기 컴팩트 플래시 타입의 무선랜 모듈을 구동하기 위한 컨트롤러가 내장되지 않은 씨피유에 해당한다.The present invention is a connection circuit for obtaining the control signal from the CAPIU which is not provided with a pin for transmitting the control signal to the I O 핀 pin and the I O WR pin of the WLAN module 30. . In this case, the wireless LAN module 30 may be a compact flash type wireless LAN module, and the CPI 20 may correspond to a CPI that does not have a controller for driving the compact flash type wireless LAN module.

전술한 바와 같이, 본 실시형태에 따른 연결 회로(10)는, 복수의 OR 게이트(11 내지 12)를 이용하여, 씨피유(20)의 메모리 아웃풋 인에이블핀(nOE)과 메모리 라이트 인에이블핀(nWE)을 소정의 어드레스 핀의 출력에 따라 선택적으로 무선랜 모듈(30)의 메모리 아웃풋 인에이블핀(OE＃), 메모리 라이트 인에이블핀(WE＃), 아이오 리드핀(IORD＃) 및 아이오 라이트핀(IOWR＃)에 연결한다. 즉, 씨피유(20)의 메모리 아웃풋 인에이블핀(nOE)과 메모리 라이트 인에이블핀(nWE)의 제어신호를 무선랜 모듈(30)의 아이오 리드핀(IORD＃) 및 아이오 라이트핀(IOWR＃)에 입력시켜, 무선랜 모듈(30)을 아이오 디바이스로써 동작시킬 수 있다.As described above, the connection circuit 10 according to the present embodiment uses a plurality of OR gates 11 to 12 to form a memory output enable pin nOE and a memory write enable pin of the CPI 20. nWE) is selectively selected according to the output of the predetermined address pin, and the memory output enable pin (OE ＃), memory write enable pin (WE ＃), IO lead pin (IORD '), and IO write of the WLAN module 30 are Connect to the pin (IOWR ＃). That is, the control signals of the memory output enable pin (nOE) and the memory write enable pin (nWE) of the CPI (20) are transmitted to the IO lead pin (IORD ＃) and the IO write pin (IOWR ＃) of the WLAN module 30. By inputting into, the WLAN module 30 can be operated as an IO device.

이로써, 무선랜 모듈(30), 특히 컴팩트 플래시 타입의 무선랜 모듈(30)을 구동하기 위한 아이오 리드핀, 및 아이오 라이트핀을 갖지 않는 씨피유(20)를 이용하여 간단한 구조로 무선랜 모듈(30)을 구동할 수 있게 된다.As a result, the wireless LAN module 30 has a simple structure by using the IO lead pin for driving the WLAN module 30, in particular, the compact flash type WLAN module 30, and the CPI 20 having no IO light pin. ) Can be driven.

보다 구체적으로, 상기 OR 게이트(11 내지 12)를 이용한 씨피유(20)와 무선랜 모듈(30)의 연결 회로는 다음과 같은 연결구조를 갖는다.More specifically, the connection circuit of the CPI 20 and the WLAN module 30 using the OR gates 11 to 12 has a connection structure as follows.

먼저, 제1 OR 게이트(11)는, 두 입력단이 씨피유(20)의 메모리 아웃풋 인에이블핀(nOE)과 제1 어드레스 핀(A16)에 각각 연결되고, 출력단이 무선랜 모듈(30)의 메모리 아웃풋 인에이블핀(OE＃)에 연결된다.First, the first OR gate 11 has two input terminals connected to a memory output enable pin nOE and a first address pin A16 of the CPI 20, and an output terminal of the first OR gate 11 is a memory of the WLAN module 30. It is connected to the output enable pin (OE ＃).

다음으로, 제2 OR 게이트(12)는, 두 입력단이 씨피유(20)의 메모리 라이트 인에이블핀(nWE)과 상기 제1 어드레스 핀(A16)에 각각 연결되고, 출력단이 상기 무선랜 모듈(30)의 메모리 라이트 인에이블핀(WE＃핀)에 연결된다.Next, in the second OR gate 12, two input terminals are respectively connected to the memory write enable pin nWE and the first address pin A16 of the CPI 20, and the output terminal is connected to the WLAN module 30. Memory write enable pin (WE 인 pin).

다음으로, 제3 OR 게이트(13)는, 두 입력단이 씨피유(20)의 상기 메모리 아웃풋 인에이블핀(nOE)과 제2 어드레스 핀(A17)에 각각 연결되고, 출력단이 무선랜 모듈(30)의 아이오 리드핀(IORD＃)에 연결된다.Next, in the third OR gate 13, two input terminals are respectively connected to the memory output enable pin nOE and the second address pin A17 of the CPI 20, and the output terminal is connected to the WLAN module 30. It is connected to the Io lead pin of IORD.

다음으로, 제4 OR 게이트(14)는, 두 입력단이 씨피유(20)의 상기 메모리 라이트 인에이블핀(nWE)과 상기 제2 어드레스 핀(A17)에 각각 연결되고, 출력단이 무선랜 모듈(30)의 아이오 라이트핀(IOWR＃)에 연결된다.Next, in the fourth OR gate 14, two input terminals are respectively connected to the memory write enable pin nWE and the second address pin A17 of the CPI 20, and the output terminal is connected to the WLAN module 30. Connected to the I / O light pin (IOWR ＃).

상기와 같은 연결구조에서, 제1 어드레스 핀(A16)의 출력값이 '0'이고, 제2 어드레스 핀(A17)의 출력값이 '1'인 경우, 무선랜 모듈(30)의 메모리 아웃풋 인에이블핀(OE＃), 메모리 라이트 인에이블핀(WE＃)은 씨피유(20)의 메모리 아웃풋 인에이블핀(nOE), 메모리 라이트 인에이블핀(nWE)의 출력값을 입력받게 된다. 한편 무선랜 모듈(30)의 아이오 리드핀(IORD＃) 및 아이오 라이트핀(IOWR＃)은 항상 '1'이 입력된다. 이는 네가티브 구동을 하는 무선랜 모듈이 메모리 디바이스로 동작하게 되는 것을 의미한다.In the above connection structure, when the output value of the first address pin A16 is '0' and the output value of the second address pin A17 is '1', the memory output enable pin of the WLAN module 30 is enabled. The OE ＃ and the memory write enable pin WE ＃ receive the output values of the memory output enable pin nOE and the memory write enable pin nWE of the CPI 20. Meanwhile, '1' is always input to the IO lead pin IORD and IOWR pin of the WLAN module 30. This means that a WLAN module that performs negative driving operates as a memory device.

반대로, 제1 어드레스 핀(A16)의 출력값이 '1'이고, 제2 어드레스 핀(A17)의 출력값이 '0'인 경우, 무선랜 모듈(30)의 메모리 아웃풋 인에이블핀(OE＃), 메모리 라이트 인에이블핀(WE＃)에는 항상 '1'이 입력되며, 무선랜 모듈(30)의 아이오 리드핀(IORD＃) 및 아이오 라이트핀(IOWR＃)은 씨피유(20)의 메모리 아웃풋 인에이블핀(nOE), 메모리 라이트 인에이블핀(nWE)의 출력값을 입력받게 된다. 이는 네가티브 구동을 하는 무선랜 모듈이 아이오 디바이스로 동작하게 되는 것을 의미한다.On the contrary, when the output value of the first address pin A16 is '1' and the output value of the second address pin A17 is '0', the memory output enable pin OE ＃ of the WLAN module 30, '1' is always input to the memory write enable pin (WE ＃), and the IO lead pin (IORD ＃) and the IOWR ＃ (IOWR ＃) of the wireless LAN module 30 enable the memory output of the CPI (20). The output value of the pin (nOE) and the memory write enable pin (nWE) are received. This means that the WLAN module that performs the negative driving operates as an IO device.

본 실시형태에 따른 씨피유(20)와 무선랜 모듈(30)의 연결 회로(10)는, 씨피유(20)의 칩 셀렉트핀(chip select 핀)(nGCS)과 무선랜 모듈(30)의 제1 카드 인에 이블핀(card enable1 핀)(nCE1), 제2 카드 인에이블핀(card enable2 핀)(nCE2) 및 속성 메모리 셀렉트핀(attribute memory select 핀)(nREG)을 각각 연결시키는 연결 라인(15)을 더 포함한다.The connection circuit 10 of the CPI 20 and the WLAN module 30 according to the present embodiment is a chip select pin (nGCS) of the CPI 20 and a first circuit of the WLAN module 30. Connection line 15 connecting an enable pin (card enable1 pin) (nCE1), a second card enable pin (card enable2 pin) (nCE2), and an attribute memory select pin (nREG) to the card in, respectively. More).

씨피유(20)의 칩 셀렉트핀(nGCS)은 해당 무선랜 모듈의 사용을 개시하기 위한 제어신호를 무선랜 모듈에 전달한다. 무선랜 모듈(30)의 제1 카드 인에이블핀(nCE1), 제2 카드 인에이블핀(nCE2)은 상기 제어신호를 입력받아 각각 홀수번/짝수번의 어드레스를 접근하며, 속성 메모리 셀렉트핀(nREG)은 속성 메모리를 선택한다. 즉, 무선랜 모듈(30)의 제1 카드 인에이블핀(nCE1), 제2 카드 인에이블핀(nCE2) 및 속성 메모리 셀렉트핀(nREG)은 어드레스, 속성 메모리의 읽음과 기록이 가능하도록 준비하는 기능이 이루어진다.The chip select pin (nGCS) of the CPI 20 transmits a control signal for starting the use of the corresponding WLAN module to the WLAN module. The first card enable pin nCE1 and the second card enable pin nCE2 of the WLAN module 30 receive the control signal and approach odd / even addresses, respectively, and the attribute memory select pin nREG. ) Selects the attribute memory. That is, the first card enable pin nCE1, the second card enable pin nCE2, and the attribute memory select pin nREG of the WLAN module 30 are prepared to read and write the address and the attribute memory. Function is achieved.

본 실시형태에 따른 씨피유(20)와 무선랜 모듈(30)의 연결 회로(10)는, 씨피유(20)의 복수의 범용입출력핀(General Purpose Input Output 핀)(GPIO)들 중 하나와, 상기 무선랜 모듈의 파워 다운핀(Power Down 핀)(PD＃)을 연결시키는 연결 라인(17)을 더 포함한다.The connection circuit 10 of the CPI 20 and the WLAN module 30 according to the present embodiment may include one of a plurality of General Purpose Input Output pins (GPIOs) of the CPI 20, and It further includes a connection line 17 connecting the power down pin PD ＃ of the WLAN module.

무선랜 모듈(30)의 전원을 끄기 위해, 씨피유(20)에서는 복수의 범용입출력핀(GPIO)들 중 하나를 통해 무선랜 모듈(30)의 파워 다운핀(PD＃)으로 제어신호를 전달한다. 이 때, 무선랜 모듈(30)에는 수 ㎂ 정도의 전류만 흐르게 되어 동작이 중지된다.In order to turn off the WLAN module 30, the CPI 20 transmits a control signal to the power down pin PD ＃ of the WLAN module 30 through one of a plurality of general-purpose input / output pins (GPIOs). . At this time, the WLAN module 30 flows only a few 전류 of current, so that the operation is stopped.

본 실시형태에 따른 씨피유(20)와 무선랜 모듈(30)의 연결 회로(10)는, 씨피유(20)의 복수의 범용입출력핀(GPIO)들 중 하나와, 상기 무선랜 모듈(30)의 인터럽트 요청핀(Interrupt Request 핀)(IREQ＃)을 연결시키는 연결 라인(18)을 더 포함한다. 무선랜 모듈(30)은 인터럽트 요청핀(IREQ＃)을 통해, 씨피유의 범용입출력핀(GPIO)으로 인터럽트를 요청하게 된다.The connection circuit 10 of the CPI 20 and the wireless LAN module 30 according to the present embodiment may include one of a plurality of general-purpose input / output pins (GPIOs) of the CPI 20 and the wireless LAN module 30. It further includes a connection line 18 for connecting an interrupt request pin (IREQ '). The WLAN module 30 requests an interrupt to the GPIO of the CPI via an interrupt request pin (IREQ ＃).

본 실시형태에 따른 씨피유(20)와 무선랜 모듈(30)의 연결 회로(10)는, 씨피유(20)의 복수의 범용입출력핀(GPIO)들 중 하나와, 상기 무선랜 모듈의 리셋핀(RESET)을 연결시키는 연결 라인(19)을 더 포함한다. 상기 씨피유(20)는 범용입출력핀(GPIO)를 이용하여 제어신호를 무선랜 모듈(30)의 리셋핀(RESET)에 전달함으로써 무선랜 모듈(30)을 초기화하게 된다.The connection circuit 10 of the CPI 20 and the wireless LAN module 30 according to the present embodiment may include one of a plurality of general-purpose input / output pins (GPIOs) of the CPI 20 and a reset pin of the wireless LAN module. And a connection line 19 for connecting RESET). The CPI 20 initializes the WLAN module 30 by transmitting a control signal to a reset pin of the WLAN module 30 using a general-purpose input / output pin (GPIO).

본 실시형태에 따른 씨피유(20)와 무선랜 모듈(30)의 연결 회로(10)는, 씨피유(20)의 웨이트핀(nWAIT)과 상기 무선랜 모듈의 웨이트핀(WAIT#)을 연결시키는 연결 라인을 더 포함한다.The connection circuit 10 of the CPI 20 and the WLAN module 30 according to the present embodiment is connected to connect the weight pin (nWAIT) of the CPI 20 and the weight pin (WAIT #) of the WLAN module. It further includes a line.

씨피유(20)의 칩 셀렉트핀(nGCS)을 통해 전달되는 신호가 종료된 이후에도 무선랜 모듈(30)이 계속 동작해야 하는 경우에, 무선랜 모듈(30)은 웨이트핀(WAIT#)을 통해 씨피유의 웨이트핀(nWAIT)으로 신호를 전달한다. 이 웨이트핀들(WAIT#, nWAIT) 사이의 신호의 전달을 통해, 씨피유(20)는 칩 셀렉트 신호를 소정 시간동안 더 유지시키게 된다.When the WLAN module 30 should continue to operate even after the signal transmitted through the chip select pin (nGCS) of the CPI 20 is terminated, the WLAN module 30 may use the CFI through the weight pin WAIT #. The signal is transmitted to the weight pin of nWAIT. Through the transfer of signals between the weight pins WAIT # and nWAIT, the CPI 20 further maintains the chip select signal for a predetermined time.

이하, 도 2를 참조하여 전술한 실시형태의 작용, 효과를 설명한다.Hereinafter, with reference to FIG. 2, the action and effect of the above-mentioned embodiment are demonstrated.

먼저, 사용자에 의해 무선랜 모듈(30)의 사용 명령이 입력되면, 무선랜 모듈의 장치 드라이브가 로딩되면서, 연결 회로(10)의 연결라인(15)를 통해, 씨피유(20)의 칩 셀렉트핀(nGCS)에서 무선랜 모듈(30)의 제1 카드 인에이블핀(nCE1), 제2 카드 인에이블핀(nCE2) 및 속성 메모리 셀렉트핀(nREG)으로 제어신호가 전달된다. 이를 통해, 무선랜 모듈(30)은 속성 메모리, 어드레스 등을 읽고 쓰기 위한 준비 상태가 된다.First, when a user command of the WLAN module 30 is input by the user, the device drive of the WLAN module is loaded, and through the connection line 15 of the connection circuit 10, the chip select pin of the CPI 20. The control signal is transferred from the nGCS to the first card enable pin nCE1, the second card enable pin nCE2, and the attribute memory select pin nREG of the WLAN module 30. Through this, the WLAN module 30 is ready to read and write the attribute memory, the address, and the like.

이어, 제1 OR 게이트(11) 및 제2 OR 게이트(12)를 통해, 씨피유(20)의 메모리 아웃풋 인에이블핀(nOE)과 메모리 라이트 인에이블핀(nWE)에서 무선랜 모듈(30)의 메모리 아웃풋 인에이블핀(OE＃)과 메모리 라이트 인에이블핀(WE＃)으로 각각 제어신호가 전달된다. 상기 무선랜 카드가 네가티브 구동되는 무선랜 카드인 경우, 제1 어드레스(A16)의 출력은 '0'이고 제2 어드레스(A17)의 출력은 '1'이다. 즉, 씨피유(20)의 아웃풋 인에이블핀(nOE)과 메모리 라이트 인에이블핀(nWE)의 출력이 그대로 무선랜 모듈(30)의 메모리 아웃풋 인에이블핀(OE＃)과 메모리 라이트 인에이블핀(WE＃)으로 전달되는 반면, 무선랜 모듈(30)의 아이오 리드(IORD＃)와 아이오 라이트(IOWR＃)에는 '1'만 입력된다. 이 경우는, 상기 무선랜 카드(30)가 메모리 디바이스로 동작하게 되는 것으로, 씨아이에스(Card Information Structure: CIS) 등에 접근하는 동작과 같은 초기화가 이루어진다.Subsequently, the memory output enable pin nOE and the memory write enable pin nWE of the CPI 20 are connected to the WLAN module 30 through the first OR gate 11 and the second OR gate 12. Control signals are transmitted to the memory output enable pin (OE ') and the memory write enable pin (WE'), respectively. When the WLAN card is a negatively driven WLAN card, the output of the first address A16 is '0' and the output of the second address A17 is '1'. That is, the outputs of the output enable pin nOE and the memory write enable pin nWE of the CPI 20 are the memory output enable pin OE 핀 and the memory write enable pin of the WLAN module 30 as they are. WE ＃), but only '1' is input to the IORD ＃ and the IOWR ＃ of the WLAN module 30. In this case, the WLAN card 30 operates as a memory device, and initialization such as an operation of accessing a Card Information Structure (CIS) or the like is performed.

이어, 상기 초기화가 완료되면, 제3 OR 게이트(13) 및 제4 OR 게이트(14)를 통해, 씨피유(20)의 메모리 아웃풋 인에이블핀(nOE)과 메모리 라이트 인에이블핀 (nWE)에서 무선랜 모듈(30)의 아이오 리드핀(IORD＃)과 아이오 라이트핀(IOWR＃)으로 각각 제어신호가 전달된다. 상기 무선랜 카드가 네가티브 구동되는 무선랜 카드인 경우, 제1 어드레스(A16)의 출력은 '1'이고 제2 어드레스(A17)의 출력은 '0'이다. 즉, 씨피유(20)의 메모리 아웃풋 인에이블핀(nOE)과 메모리 라이트 인에이블핀(nWE)의 출력이 그대로 무선랜 모듈(30)의 아이오 리드핀(IORD＃)과 아이오 라이트핀(IOWR＃)으로 전달되는 반면, 무선랜 모듈(30)의 메모리 아웃풋 인에이블핀(OE＃)과 메모리 라이트 인에이블핀(WE＃)에는 '1'만 입력된다. 이 경우는, 상기 무선랜 카드(30)가 아이오 디바이스로 동작하게 되는 것으로, 복수의 데이터 핀을 통한 데이터의 입출력이 이루어지고, 복수의 어드레스핀을 통한 어드레스 지정이 이루어지는 등의 실질적인 무선랜 카드로서의 동작이 이루어진다.Subsequently, when the initialization is completed, wirelessly through the memory output enable pin nOE and the memory write enable pin nWE of the CPI 20 through the third OR gate 13 and the fourth OR gate 14. The control signal is transmitted to the IO lead pin IORD 과 and the IO write pin IOWR 의 of the LAN module 30, respectively. When the WLAN card is a negatively driven WLAN card, the output of the first address A16 is '1' and the output of the second address A17 is '0'. In other words, the outputs of the memory output enable pin (nOE) and the memory write enable pin (nWE) of the CPI (20) are the same as the IO lead pin (IORD ＃) and IO write pin (IOWR ＃) of the WLAN module 30 as it is. On the other hand, only '1' is input to the memory output enable pin OE ＃ and the memory write enable pin WE ＃ of the WLAN module 30. In this case, the wireless LAN card 30 operates as an IO device, and data input and output through a plurality of data pins is performed, and addressing is performed through a plurality of address pins. The operation is made.

이상에서 설명한 바와 같이, 본 발명에 따르면, 무선랜 모듈을 구동하기 위한 컨트롤러가 내장되지 않는 씨피유와 무선랜 모듈을 연결하기 위해 별도의 피씨아이 소켓 컨트롤러를 이용하지 않음으로써 사이즈 및 비용을 감소시킬 수 있는 효과가 있다.As described above, according to the present invention, the size and cost can be reduced by not using a separate PC eye socket controller to connect the CPI and the wireless LAN module that does not have a controller for driving the wireless LAN module. It has an effect.

더하여, 씨피유와 무선랜 모듈을 직접 연결함으로써 별도의 컨트롤러를 통과하는 동안 발생할 수 있는 지연을 최소화시켜 최적의 무선랜의 성능을 확보할 수 있는 효과가 있다.In addition, by directly connecting the CPI and the wireless LAN module, it is possible to minimize the delay that may occur while passing through a separate controller to obtain the optimal wireless LAN performance.

Claims (7)

두 입력단이 씨피유의 메모리 아웃풋 인에이블핀(memory output enable 핀: nOE 핀)과 제1 어드레스 핀에 각각 연결되고, 출력단이 무선랜 모듈의 메모리 아웃풋 인에이블핀(OE＃ 핀)에 연결된 제1 OR 게이트;A first OR whose two inputs are connected to the memory output enable pin (nOE pin) and the first address pin of CPI, respectively, and the first OR connected to the memory output enable pin (OE ＃ pin) of the WLAN module. gate; 두 입력단이 상기 씨피유의 메모리 라이트 인에이블핀(memory write enable 핀: nWE 핀)과 상기 제1 어드레스 핀에 각각 연결되고, 출력단이 상기 무선랜 모듈의 메모리 라이트 인에이블핀(WE＃ 핀)에 연결된 제2 OR 게이트;Two input terminals are respectively connected to the memory write enable pin (nWE pin) and the first address pin of the CPI, and the output terminal is connected to the memory write enable pin (WE ＃ pin) of the WLAN module. A second OR gate; 두 입력단이 상기 씨피유의 상기 메모리 아웃풋 인에이블핀(nOE 핀)과 제2 어드레스 핀에 각각 연결되고, 출력단이 상기 무선랜 모듈의 아이오 리드핀(I/O read 핀: IORD＃ 핀)에 연결된 제3 OR 게이트; 및Two input terminals are respectively connected to the memory output enable pin (nOE pin) and the second address pin of the CPI, and an output terminal is connected to an I / O read pin (IORD 'pin) of the WLAN module. 3 OR gate; And 두 입력단이 상기 씨피유의 상기 메모리 라이트 인에이블핀(nWE 핀)과 상기 제2 어드레스 핀에 각각 연결되고, 출력단이 상기 무선랜 모듈의 아이오 라이트핀(I/O write 핀: IOWR＃ 핀)에 연결된 제4 OR 게이트를 포함하여,Two input terminals are respectively connected to the memory write enable pin (nWE pin) and the second address pin of the CPI, and the output terminal is connected to an I / O write pin (IOWR 'pin) of the WLAN module. Including a fourth OR gate, 상기 제1, 2 어드레스핀의 출력에 따라 상기 무선랜 모듈이 메모리 디바이스 또는 아이오 디바이스로 동작하는 것을 특징으로 하는 씨피유와 무선랜 모듈의 연결 회로.And the wireless LAN module operates as a memory device or an IO device according to the output of the first and second address pins. 제1항에 있어서, 상기 무선랜 모듈은,The wireless LAN module of claim 1, 콤팩트 플래시 타입 무선랜 모듈인 것을 특징으로 하는 씨피유와 무선랜 모듈의 연결 회로.A circuit for connecting CPI and WLAN module, which is a compact flash type WLAN module. 제1항에 있어서,The method of claim 1, 상기 씨피유의 칩 셀렉트핀(chip select 핀: nGCS 핀)과 상기 무선랜 모듈의 제1 카드 인에이블핀(card enable1 핀: nCE1 핀), 제2 카드 인에이블핀(card enable2 핀: nCE2 핀) 및 속성 메모리 셀렉트핀(attribute memory select 핀: nREG 핀)을 각각 연결시키는 연결 라인을 더 포함하는 것을 특징으로 하는 씨피유와 무선랜 모듈의 연결 회로.The chip select pin (chip select pin: nGCS pin) of the CPI, a first card enable pin (card enable1 pin: nCE1 pin), a second card enable pin (card enable2 pin: nCE2 pin) of the WLAN module; And a connection line for connecting each of the attribute memory select pins (nREG pins). 제1항에 있어서,The method of claim 1, 상기 씨피유의 복수의 범용입출력핀(General Purpose Input Output 핀: GPIO핀)들 중 하나와, 상기 무선랜 모듈의 파워 다운핀(Power Down 핀: PD＃ 핀)을 연결시키는 연결 라인을 더 포함하는 것을 특징으로 하는 씨피유와 무선랜 모듈의 연결 회로.And a connection line connecting one of the plurality of general purpose input output pins (GPIO pins) of the CPI with a power down pin (PD ＃ pin) of the WLAN module. A circuit for connecting CPI and WLAN module. 제1항에 있어서,The method of claim 1, 상기 씨피유의 복수의 범용입출력핀(General Purpose Input Output 핀: GPIO핀)들 중 하나와, 상기 무선랜 모듈의 인터럽트 요청핀(Interrupt Request 핀: IREQ＃ 핀)을 연결시키는 연결 라인을 더 포함하는 것을 특징으로 하는 씨피유와 무선랜 모듈의 연결 회로.And a connection line connecting one of the plurality of general purpose input output pins (GPIO pins) of the CPI with an interrupt request pin (IREQ 'pin) of the WLAN module. A circuit for connecting CPI and WLAN module. 제1항에 있어서,The method of claim 1, 상기 씨피유의 복수의 범용입출력핀(General Purpose Input Output 핀: GPIO핀)들 중 하나와, 상기 무선랜 모듈의 리셋핀(RESET 핀)을 연결시키는 연결 라인을 더 포함하는 것을 특징으로 하는 씨피유와 무선랜 모듈의 연결 회로.CPI and wireless further comprising a connection line connecting one of a plurality of general purpose input output pins (GPIO pins) of the CPI and a reset pin (RESET pin) of the WLAN module. Connection circuit of LAN module. 제1항에 있어서,The method of claim 1, 상기 씨피유의 웨이트핀(nWAIT 핀)과 상기 무선랜 모듈의 웨이트핀(WAIT# 핀)을 연결시키는 연결 라인을 더 포함하는 것을 특징으로 하는 씨피유와 무선랜 모듈의 연결 회로.And a connection line connecting the weight pin (nWAIT pin) of the CPI and the weight pin (WAIT # pin) of the WLAN module.
KR1020050074285A 2005-08-12 2005-08-12 Circuit for connecting cpu to wireless lan module KR100649682B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050074285A KR100649682B1 (en) 2005-08-12 2005-08-12 Circuit for connecting cpu to wireless lan module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074285A KR100649682B1 (en) 2005-08-12 2005-08-12 Circuit for connecting cpu to wireless lan module

Publications (1)

Publication Number Publication Date
KR100649682B1 true KR100649682B1 (en) 2006-11-27

Family

ID=37713518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074285A KR100649682B1 (en) 2005-08-12 2005-08-12 Circuit for connecting cpu to wireless lan module

Country Status (1)

Country Link
KR (1) KR100649682B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338821A (en) 2002-05-20 2003-11-28 Nec Viewtechnology Ltd Wireless network system
US20040203408A1 (en) 2002-07-11 2004-10-14 Say-Yee Wen System and method for logging in an interactive instructional system
KR20060094287A (en) * 2005-02-24 2006-08-29 허의남 Terminal unit for wireless communication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338821A (en) 2002-05-20 2003-11-28 Nec Viewtechnology Ltd Wireless network system
US20040203408A1 (en) 2002-07-11 2004-10-14 Say-Yee Wen System and method for logging in an interactive instructional system
KR20060094287A (en) * 2005-02-24 2006-08-29 허의남 Terminal unit for wireless communication

Similar Documents

Publication Publication Date Title
KR101781277B1 (en) Apparatus, method and system for providing termination for multiple chips of an integrated circuit package
JP4896450B2 (en) Storage device
US20050182858A1 (en) Portable memory device with multiple I/O interfaces
US20160232122A1 (en) Universal serial bus (usb) hub for switching downstream ports between host mode and slave mode
US20070143512A1 (en) Communication circuit of serial peripheral interface (spi) devices
US9305613B2 (en) Reconfigurable load-reduced memory buffer
KR101720890B1 (en) Apparatus, method and system for determining reference voltages for a memory
JP2013515992A (en) USB3.0 support on mobile platforms with USB2.0 interface
US20060085583A1 (en) Multi-functional integrated circuit card module with a mixed interface
US9904338B2 (en) Control chip, control method and connection device utilizing the same
US10095614B2 (en) Memory controller and accessing system utilizing the same
TWI712898B (en) Docking station, electrical device, and method for configuring basic input output system
TWI464596B (en) System and method for facilitating communication between components in a portable electronic device and portable electronic devices
KR20120042649A (en) Voltage regulator having soft starting function and method of controlling the voltage regulator
CN103870429A (en) High-speed-signal processing board based on embedded GPU
US9075765B2 (en) State change in systems having devices coupled in a chained configuration
CN114625683A (en) Encoded on-die termination for efficient multi-package termination
US20080120454A1 (en) Integrated hub control chip
US9037842B2 (en) Booting in systems having devices coupled in a chained configuration
EP3338162A1 (en) Apparatus and method for saving and restoring data for power saving in a processor
KR20160004728A (en) Memory system and data storage device
KR100649682B1 (en) Circuit for connecting cpu to wireless lan module
CN101599050A (en) PCI-E controller core and method thereof that can be adaptive
US20060095626A1 (en) Multifunction adapter
US20140223063A1 (en) Usb ssic removable electronic device and the adaptor thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee