KR100644992B1 - Crosstalk canceling pattern for high speed communication and modular jack comprising the same - Google Patents

Crosstalk canceling pattern for high speed communication and modular jack comprising the same Download PDF

Info

Publication number
KR100644992B1
KR100644992B1 KR1020050002690A KR20050002690A KR100644992B1 KR 100644992 B1 KR100644992 B1 KR 100644992B1 KR 1020050002690 A KR1020050002690 A KR 1020050002690A KR 20050002690 A KR20050002690 A KR 20050002690A KR 100644992 B1 KR100644992 B1 KR 100644992B1
Authority
KR
South Korea
Prior art keywords
compensation capacitor
generated
insert
transmission line
speed communication
Prior art date
Application number
KR1020050002690A
Other languages
Korean (ko)
Other versions
KR20060081993A (en
Inventor
대 성 김
정 곤 김
정 석 이
수 종 김
Original Assignee
대은전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대은전자 주식회사 filed Critical 대은전자 주식회사
Priority to KR1020050002690A priority Critical patent/KR100644992B1/en
Priority to US11/327,897 priority patent/US7175476B2/en
Priority to CN200610000287A priority patent/CN100588046C/en
Publication of KR20060081993A publication Critical patent/KR20060081993A/en
Application granted granted Critical
Publication of KR100644992B1 publication Critical patent/KR100644992B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F3/00—Dredgers; Soil-shifting machines
    • E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
    • E02F3/28—Dredgers; Soil-shifting machines mechanically-driven with digging tools mounted on a dipper- or bucket-arm, i.e. there is either one arm or a pair of arms, e.g. dippers, buckets
    • E02F3/36—Component parts
    • E02F3/3604—Devices to connect tools to arms, booms or the like
    • E02F3/3677—Devices to connect tools to arms, booms or the like allowing movement, e.g. rotation or translation, of the tool around or along another axis as the movement implied by the boom or arms, e.g. for tilting buckets
    • E02F3/3681—Rotators
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
    • E21B3/00—Rotary drilling
    • E21B3/02—Surface drives for rotary drilling

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mining & Mineral Resources (AREA)
  • Geology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Structural Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Fluid Mechanics (AREA)
  • Civil Engineering (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

본 발명은 고속통신용 모듈러 잭에 관한 것으로, 더욱 상세하게는 인접하는 인서트 핀 사이에서 발생되는 기생 커패시턴스에 의한 누화를 소거하기 위하여 전선선로에 보상 커패시터를 형성하는 동시에 고주파 신호가 인가될 때, 인서트 핀 및 전송선로에서 발생되는 기생 인덕턴스의 영향으로 인한 위상 불일치를 보정할 수 있도록 제2의 보상 커패시터를 더 형성한 고속통신용 누화 보상 패턴 및 이를 포함하는 모듈러 잭에 관한 것이다.The present invention relates to a modular jack for high-speed communication, and more particularly, when the high-frequency signal is applied at the same time to form a compensation capacitor to the wire line to eliminate crosstalk due to parasitic capacitance generated between the adjacent insert pin And a crosstalk compensation pattern for a high speed communication further including a second compensation capacitor to correct a phase mismatch caused by the influence of parasitic inductance generated in a transmission line, and a modular jack including the same.

본 발명에 따른 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭은, 모듈러 플러그와 접속되는 인서트와, UTP케이블과 접속되는 다수의 IDC단자와, 상기 인서트와 다수의 IDC단자를 소정의 전송선로를 통해 접속시키는 인쇄회로기판으로 구성되고 상기 인서트에 설치된 다수의 인서트 핀 사이에서 발생되는 기생 커패시턴스를 상쇄시켜 소거하기 위하여 상기 인쇄회로기판의 전송선로에 보상 커패시터가 형성된 고속통신용 모듈러 잭에 있어서,The high-speed communication crosstalk cancellation pattern and the modular jack including the same include an insert connected to a modular plug, a plurality of IDC terminals connected to a UTP cable, and the insert and a plurality of IDC terminals through a predetermined transmission line. A modular jack for high speed communication comprising a printed circuit board to be connected and having a compensation capacitor formed on a transmission line of the printed circuit board to cancel and eliminate parasitic capacitance generated between a plurality of insert pins installed in the insert.

상기 인서트 핀 및 상기 인서트 핀과 보상 커패시터 사이의 전송선로에서 발생되는 제1 기생 인덕턴스와, 상기 보상 커패시터와 IDC단자 사이의 전송선로에서 발생되는 제2 기생 인덕턴스가 상기 보상 커패시터를 중심으로 대칭되도록 배치하고, 상기 보상 커패시터에 의한 커패시턴스의 증가와 상기 제1 기생 인덕턴스 및 제2 기생 인덕턴스에 의한 리액턴스의 증가에 따른 위상 불일치를 보정하기 위해서 상기 IDC단자 근처의 전송선로에 제2 보상 커패시터를 더 형성한 것을 특징으로 한 다.A first parasitic inductance generated at the insert pin and the transmission line between the insert pin and the compensation capacitor, and a second parasitic inductance generated at the transmission line between the compensation capacitor and the IDC terminal is arranged to be symmetrical about the compensation capacitor And a second compensation capacitor is further formed in a transmission line near the IDC terminal to correct a phase mismatch caused by an increase in capacitance caused by the compensation capacitor and an increase in reactance caused by the first parasitic inductance and the second parasitic inductance. It is characterized by.

모듈러 잭, 인덕턴스, 커패시턴스, 누화, 고주파, 카테고리 6Modular Jacks, Inductance, Capacitance, Crosstalk, High Frequency, Category 6

Description

고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭{Crosstalk canceling pattern for high speed communication and modular jack comprising the same}Crosstalk canceling pattern for high speed communication and modular jack comprising the same}

도1은 종래 기술에 따른 모듈러 잭의 일 예를 보여주는 분해사시도,1 is an exploded perspective view showing an example of a modular jack according to the prior art,

도2는 종래 기술에 따른 모듈러 잭의 접속체를 보여주는 단면도와 그 등가회로도,2 is a cross-sectional view showing the connection of the modular jack according to the prior art and its equivalent circuit diagram;

도3는 종래 기술에 따른 모듈러 잭에 고주파 신호를 인가할 때 나타나는 등가회로도,3 is an equivalent circuit diagram when a high frequency signal is applied to a modular jack according to the prior art;

도4는 본 발명에 따른 모듈러 잭의 바람직한 실시예를 보여주는 분해사시도,4 is an exploded perspective view showing a preferred embodiment of the modular jack according to the present invention;

도5는 본 발명에 따른 인서트의 바람직한 실시예를 보여주는 분해사시도,5 is an exploded perspective view showing a preferred embodiment of the insert according to the present invention;

도6은 본 발명에 따른 모듈러 잭의 접속체를 보여주는 단면도와 그 등가회로도, Figure 6 is a sectional view showing an equivalent of the modular jack according to the invention and its equivalent circuit diagram,

도7은 본 발명에 따라 누화의 실수부와 허수부의 진행 방향을 보여주는 스미스챠트,7 is a Smith chart showing the moving direction of the real part and the imaginary part of crosstalk according to the present invention;

도8은 본 발명에 따른 인쇄회로기판의 바람직한 예를 보여주는 분해사시도,8 is an exploded perspective view showing a preferred example of a printed circuit board according to the present invention;

도9a 내지 9d는 본 발명에 따라 인쇄회로기판에 형성되는 누화 소거 패턴의 바람직한 실시예를 보여주는 회로도를 보여주는 것이다.9A-9D show a circuit diagram showing a preferred embodiment of a crosstalk erasing pattern formed on a printed circuit board according to the present invention.

****도면의 주요 부분에 대한 부호의 설명******** Description of the symbols for the main parts of the drawings ****

1 : 모듈러 잭 2 : 모듈러 플러그1: modular jack 2: modular plug

10 : 하우징 20 : 접속체10 housing 20 connecting body

50 : 인쇄회로기판 51 : IDC단자50: printed circuit board 51: IDC terminal

55 : 제1 보상 커패시터 57 : 제2 보상 커패시터55: first compensation capacitor 57: second compensation capacitor

60 : 인서트 61 : 인서트 핀 60: insert 61: insert pin

A : 제1 기생 커패시턴스 B : 제1 기생 인덕턴스A: first parasitic capacitance B: first parasitic inductance

C : 보상 커패시턴스 D : 제2 기생 인덕턴스C: compensation capacitance D: second parasitic inductance

E : 제2 보상 커패시턴스 E: second compensation capacitance

본 발명은 UTP 4페어에서 각 페어당 250MHz까지 전송할 수 있는 고속통신용 모듈러 잭에 관한 것으로서, 더욱 상세하게는 고속통신용 모듈러 잭에 고주파 신호가 인가될 때, 인접하는 인서트 핀 사이에서 발생되는 제1 기생 커패시턴스를 소거시킬 뿐만 아니라 인서트 핀과 전송선로에서 발생하는 인덕턴스에 의한 위상 불일치를 보정하기 위하여 IDC단자에 근접한 전송선로에 보정 커패시턴스를 더 설치하여 카테고리 6의 요구성능을 만족시키는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭에 관한 것이다.The present invention relates to a modular jack for high speed communication capable of transmitting up to 250MHz per pair in a UTP 4-pair, and more particularly, a first parasitic generated between adjacent insert pins when a high frequency signal is applied to the modular jack for high speed communication. Crosstalk cancellation pattern for high-speed communication that satisfies the requirements of category 6 by installing a correction capacitance on the transmission line close to the IDC terminal to correct the phase mismatch due to inductance occurring in the insert pin and transmission line as well as eliminating the capacitance. The present invention relates to a modular jack including the same.

일반적으로 컴퓨터나 전화기와 같은 단말기를 통해 데이터 및 음성통신을 하 기 위해서는 공동 주택이나 업무용 건물의 구내까지 인입되어 있는 통신선로와 접속되어야 한다. 이러한 접속수단의 하나로 모듈러 플러그와 모듈러 잭이 사용되고 있다. In general, in order to perform data and voice communication through a terminal such as a computer or a telephone, it is required to be connected to a communication line that leads to a premises of a common house or a business building. As one of such connection means, a modular plug and a modular jack are used.

도1은 종래 기술에 따른 모듈러 잭의 일 예를 보여주는 분해사시도이다. 도시된 바와 같이, 종래의 모듈러 잭(1)은 크게 하우징(10)과, 하우징(10)의 후면에 결합되는 접속체(200)로 구성되어 있다. 상기 하우징(10)은 합성수지재로 이루어진 성형물로서, 전면에는 모듈러 플러그(2)가 삽입되는 플러그 삽입구(11)가 형성되고, 후면에는 접속체(200)가 삽입되는 결합부가 형성되어 있다. 상기 접속체(200)는 모듈러 플러그(2)와 인입 선로를 전기적으로 접속시키는 역할을 하는 것으로서, 일측에는 상기 모듈러 플러그(2)의 단자와 전기적으로 접속되는 인서트(600)가 설치되고, 타측에는 상기 인입 선로의 UTP 케이블과 접속되는 다수의 IDC단자(510)가 설치된다. 그리고 상기 인서트(600)와 IDC단자(510)는 인쇄회로기판(500)에 형성된 전송선로를 통해서 전기적으로 접속된다. 한편 상기 IDC단자(510)에는 UTP 케이블의 와이어를 용이하게 접속시킬 수 있도록 소정의 IDC형 단자블럭(30)이 결합되고 그 상부에는 와이어를 가압하여 삽입하기 위한 접속블럭(40)이 설치된다. 1 is an exploded perspective view showing an example of a modular jack according to the prior art. As shown, the conventional modular jack 1 is largely composed of a housing 10 and a connection body 200 coupled to the rear surface of the housing 10. The housing 10 is a molded article made of a synthetic resin material, and a plug insertion hole 11 into which a modular plug 2 is inserted is formed at a front surface thereof, and a coupling part at which a connection member 200 is inserted is formed at a rear surface thereof. The connector 200 serves to electrically connect the modular plug 2 and the inlet line, and at one side, an insert 600 is electrically connected to the terminal of the modular plug 2, and the other side is provided. A plurality of IDC terminals 510 connected to the UTP cable of the incoming line is installed. The insert 600 and the IDC terminal 510 are electrically connected to each other through a transmission line formed on the printed circuit board 500. Meanwhile, a predetermined IDC terminal block 30 is coupled to the IDC terminal 510 so as to easily connect the wire of the UTP cable, and a connection block 40 for pressing and inserting the wire is installed at the upper portion thereof.

따라서 상기 IDC형 단자블럭(30)과 접속블럭(40)을 통해서 UTP 케이블의 와이어(W)를 IDC단자(510)에 접속시키고, 상기 하우징(10)의 삽입구(11)에는 모듈러 플러그(2)를 삽입하면, 상기 모듈러 플러그(2)의 단자가 인서트(600)의 인서트 핀(610)과 접속되어 데이터 및 음성통신을 통신할 수 있게 된다. Accordingly, the wire W of the UTP cable is connected to the IDC terminal 510 through the IDC terminal block 30 and the connection block 40, and the modular plug 2 is inserted into the insertion hole 11 of the housing 10. When inserting the terminal, the terminal of the modular plug 2 is connected to the insert pin 610 of the insert 600 to communicate data and voice communication.

그리고 도2는 종래 기술에 따른 모듈러 잭의 접속체(200)를 보여주는 단면도 이다. 도시된 바와 같이, 소정의 크기를 갖는 인쇄회로기판(500)의 일측에는 인서트(600)가 설치되고, 타측에는 다수의 IDC단자(510)가 수직하게 설치되어 있다. 이때 상기 인서트(600)는 인서트 본체(620)와, 상기 인서트 본체(620)를 통해 고정되는 다수의 인서트 핀(610)으로 이루어진다. 그리고 다수의 인서트 핀(610)은 인쇄회로기판(500)에 형성된 접속홀을 통해서 전송선로와 전기적으로 접속되게 된다. 한편 상기 인쇄회로기판(500)에는 인접한 인서트 핀(610) 사이에서 발생하는 기생 커패시턴스에 의한 누화를 없애기 위하여 소정의 보상 커패시터(550)가 형성되어 있다. 상기 보상 커패시터(550)는 대응되는 전송선로에 역 위상의 커패시턴스가 발생하도록 근접하게 배치된 소정 길이의 도선으로 이루어진다.2 is a cross-sectional view showing a connection body 200 of the modular jack according to the prior art. As shown, an insert 600 is installed on one side of the printed circuit board 500 having a predetermined size, and a plurality of IDC terminals 510 are vertically installed on the other side. In this case, the insert 600 includes an insert body 620 and a plurality of insert pins 610 fixed through the insert body 620. In addition, the plurality of insert pins 610 may be electrically connected to the transmission line through connection holes formed in the printed circuit board 500. Meanwhile, a predetermined compensation capacitor 550 is formed in the printed circuit board 500 to eliminate crosstalk due to parasitic capacitance generated between adjacent insert pins 610. The compensation capacitor 550 is formed of a conductive wire of a predetermined length disposed in close proximity to generate a reverse phase capacitance in a corresponding transmission line.

따라서 도2의 등가회로도에서 보는 바와 같이, 종래의 모듈러 잭(1)에 저주파 신호를 인가하면, 상기 모듈러 플러그(2)의 단자에 의해서 가압되어 평행하게 배열되는 인접하는 인서트 핀(610) 간에 기생 커패시턴스(A)가 생겨서 누화가 발생된다. 그러나 상기 인서트 핀(610)에서 발생된 누화는 인쇄회로기판(500)에 형성된 보상 커패시터(550)에서 발생되는 역 위상 커패시턴스(C)에 의해서 소거된다. 따라서 종래의 모듈러 잭(1)은 100MHz이하의 저속통신, 예를 들어 카테고리 5의 요구성능을 만족시킬 수 있었다. Therefore, as shown in the equivalent circuit diagram of FIG. 2, when a low frequency signal is applied to a conventional modular jack 1, parasitic forces are formed between adjacent insert pins 610 which are pressed by the terminals of the modular plug 2 and arranged in parallel. Capacitance A is generated and crosstalk occurs. However, the crosstalk generated by the insert pin 610 is erased by the reverse phase capacitance C generated by the compensation capacitor 550 formed on the printed circuit board 500. Therefore, the conventional modular jack 1 was able to satisfy the low-speed communication of 100MHz or less, for example, the performance requirements of category 5.

그러나 도3의 등가회로도에서 보는 바와 같이, 종래의 모듈러 잭(1)에 고주파 신호, 예를 들어 250MHz이상의 고주파 신호가 인가되면, 상기 인서트 핀(610) 자체와, 상기 인서트 핀(610)과 보상 커패시터(550) 사이의 전송선로 및 보상 커패시터(550)에서 IDC단자(510) 사이의 전송선로에 제1 및 제2 기생 인덕턴스(B)(D)가 발생하게 된다. 즉, 인서트 핀(610) 자체 및 상기 인서트 핀(610)과 보상 커패시터(550) 사이의 전송선로에는 제1 기생 인덕턴스(B)가 발생되고, 상기 보상 커패시터(550)와 IDC단자(510) 사이의 전송선로에는 제2 기생 인덕턴스(D)가 추가적으로 발생되게 된다. However, as shown in the equivalent circuit diagram of FIG. 3, when a high frequency signal, for example, a high frequency signal of 250 MHz or more is applied to the conventional modular jack 1, the insert pin 610 itself and the insert pin 610 are compensated. First and second parasitic inductances B and D are generated in the transmission line between the capacitor 550 and the transmission line between the IDC terminal 510 in the compensation capacitor 550. That is, a first parasitic inductance B is generated in an insert pin 610 itself and a transmission line between the insert pin 610 and the compensation capacitor 550, and between the compensation capacitor 550 and the IDC terminal 510. The second parasitic inductance (D) is additionally generated in the transmission line of.

이와 같이 고주파 영역에서는 인서트 핀과, 전송선로에 전류의 흐름을 방해하는 교류저항 즉, 리액턴스(reactance)가 증가하게 되므로 종래와 같은 인쇄회로기판에 보상 커패시터(550)를 형성하는 것만으로 누화를 완전히 소거시킬 수 없다. 따라서 종래의 누화 소거 패턴 및 모듈러 잭은 최대 전송 주파수가 250MHz이상인 카테고리 6의 요구성능을 만족시킬 수 없는 문제점이 있었다.In this way, in the high frequency region, an AC resistance, that is, a reactance, which interferes with the flow of current in the insert pin and the transmission line increases, so that crosstalk is completely eliminated by simply forming a compensation capacitor 550 on a conventional printed circuit board. It cannot be erased. Therefore, the conventional crosstalk cancellation pattern and the modular jack have a problem that the maximum transmission frequency of 250MHz or more can not satisfy the required performance of Category 6.

본 발명은 이러한 종래 기술의 문제를 해결하기 위해 이루어진 것으로서, 본 발명의 주된 목적은 UTP 4페어에서 각 페어당 250MHz까지 전송할 수 있는 카테고리6의 요구성능을 만족시킬 수 있는 고속통신용 누화 소거 패턴 및 모듈러 잭을 제공하는 것이다.The present invention has been made to solve the problems of the prior art, the main object of the present invention is a crosstalk cancellation pattern and modular for high-speed communication that can satisfy the requirements of Category 6 that can transmit up to 250MHz per pair in UTP 4 pair To provide a jack.

본 발명은 또한 인접한 인서트 핀 사이에 발생되는 기생 커패시턴스를 최소화하고, 인서트 핀 자체에서 발생하는 기생 인덕턴스와 상기 인서트 핀과 보상 커패시터 사이의 전송선로에서 발생되는 기생 인덕턴스를 최소화하는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭을 제공하는 것이다.The present invention also minimizes the parasitic capacitance generated between adjacent insert pins, and minimizes the parasitic inductance generated at the insert pin itself and the parasitic inductance generated at the transmission line between the insert pin and the compensation capacitor. It is to provide a modular jack including this.

또한 본 발명은 보상 커패시터와 IDC단자 사이의 전송선로에서 발생되는 기생 인덕턴스가, 상기 인서트 핀 자체에서 발생되는 기생 인덕턴스 및 상기 인서트 핀과 보상 커패시터 사이의 전송선로에서 발생하는 제1 기생 인덕턴스와 대칭구조를 갖도록 구성한 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭을 제공하는 것이다.In addition, the present invention is the parasitic inductance generated in the transmission line between the compensation capacitor and the IDC terminal, the parasitic inductance generated in the insert pin itself and the first parasitic inductance generated in the transmission line between the insert pin and the compensation capacitor symmetrical structure It is to provide a cross-talk cancellation pattern for high-speed communication configured to have a modular jack including the same.

본 발명은 또한 인서트 핀과 보상 커패시터에서 발생되는 커패시턴스와 인서트 핀 및 전송선로에서 발생하는 인덕턴스에 의해 나타나는 위상의 불일치를 보정하기 위해서 IDC단자에 근접한 전송선로에 소정의 보정 커패시턴스를 발생시키는 제2 보상 커패시터를 더 설치하여 카테고리 6의 요구성능을 만족시키는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭에 관한 것이다.The present invention also provides a second compensation for generating a predetermined correction capacitance on a transmission line close to the IDC terminal in order to correct a phase mismatch caused by the capacitance generated at the insert pin and the compensation capacitor and the inductance occurring at the insert pin and the transmission line. The present invention relates to a crosstalk cancellation pattern for high-speed communication and a modular jack including the same, in which a capacitor is further installed to satisfy the performance requirements of category 6.

또한 본 발명은 상기 보상 커패시터의 전단에서 발생되는 제1 기생 커패시턴스 및 제1 기생 인덕턱스가 상기 보상 커패시터의 후단에서 발생되는 제2 기생 커패시턴스 및 제2 기생 인덕턴스와 대칭구조를 갖도록 구성한 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭을 제공하는 것이다.In addition, the present invention is a crosstalk cancellation for high speed communication configured such that the first parasitic capacitance and the first parasitic inductance generated at the front end of the compensation capacitor have a symmetrical structure with the second parasitic capacitance and the second parasitic inductance generated at the rear end of the compensation capacitor. To provide a pattern and a modular jack containing the same.

상술한 목적을 달성하기 위하여, 본 발명에 따른 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭은, 모듈러 플러그와 접속되는 인서트와, UTP케이블과 접속되는 다수의 IDC단자와, 상기 인서트와 다수의 IDC단자를 소정의 전송선로를 통해 접속시키는 인쇄회로기판으로 구성되고 상기 인서트에 설치된 다수의 인서트 핀 사이에서 발생되는 기생 커패시턴스를 상쇄시켜 소거하기 위하여 상기 인쇄회로기판의 전송선로에 보상 커패시터가 형성된 고속통신용 모듈러 잭에 있어서,In order to achieve the above object, a crosstalk cancellation pattern for high speed communication and a modular jack including the same according to the present invention include an insert connected to a modular plug, a plurality of IDC terminals connected to a UTP cable, and the insert and a plurality of IDC. It consists of a printed circuit board connecting the terminals through a predetermined transmission line, and a high-speed communication for which a compensation capacitor is formed on the transmission line of the printed circuit board to cancel and eliminate parasitic capacitance generated between the plurality of insert pins installed in the insert. In the modular jack,

상기 인서트 핀 자체와 상기 인서트 핀과 보상 커패시터 사이의 전송선로에서 발생되는 제1 기생 인덕턴스와 상기 보상 커패시터와 IDC단 사이의 전송선로에 서 발생되는 제2 기생 인덕턴스가 상기 보상 커패시터를 중심으로 대칭되도록 배치하고;The first parasitic inductance generated in the transmission line between the insert pin itself and the insert pin and the compensation capacitor and the second parasitic inductance generated in the transmission line between the compensation capacitor and the IDC terminal are symmetric about the compensation capacitor. To place;

상기 보상 커패시터에 의한 커패시턴스의 증가와 상기 제1 기생 인덕턴스 및 제2 기생 인덕턴스의 증가에 따른 위상의 불일치를 보정하기 위해서 상기 IDC단자 에 근접한 전송선로에 제2 보정 커패시턴스를 발생시키는 제2 보상 커패시터를 더 형성한 것을 특징으로 한다.A second compensation capacitor which generates a second correction capacitance in a transmission line proximate to the IDC terminal in order to correct a phase mismatch caused by an increase in capacitance caused by the compensation capacitor and an increase in the first parasitic inductance and the second parasitic inductance. It is characterized by further formed.

본 발명에 있어서, 상기 보상 커패시턴스(C)의 전단에서 발생되는 제1 기생 커패시턴스(A) 및 제1 기생 인덕턴스(B)는 가능한 한 적게 발생되도록 하고, 상기 보상 커패시턴스(C)의 후단에서 발생되는 제2 기생 인덕턴스(D) 및 제2 보상 커패시턴스(E)와 대칭되도록 구성하는 것을 특징으로 한다.In the present invention, the first parasitic capacitance A and the first parasitic inductance B generated at the front end of the compensation capacitance C are generated as little as possible, and are generated at the rear end of the compensation capacitance C. And symmetrical with the second parasitic inductance D and the second compensation capacitance E.

본 발명에 있어서, 상기 인서트의 본체는 다수의 인서트 핀을 전방에서 후방으로 삽입하여 설치할 수 있도록 다수의 가이드홈이 형성되고, 상기 가이드홈은 이웃하는 인서트 핀이 전후로 소정거리 이격되도록 교호적으로 그 깊이가 다르게 형성되며, 상기 인서트 핀은 상기 가이드홈에 수직하게 설치되고 그 하단은 인쇄회로기판의 접속홀에 수직하게 고정되며 그 상단은 후방으로 소정 각도 경사지게 설치되는 것을 특징으로 한다.In the present invention, the body of the insert is formed with a plurality of guide grooves to be installed by inserting a plurality of insert pins from the front to the rear, the guide groove is alternately so that neighboring insert pins are spaced apart a predetermined distance back and forth The depth is formed differently, the insert pin is installed perpendicular to the guide groove, the lower end is fixed vertically to the connection hole of the printed circuit board, the upper end is characterized in that it is installed inclined at a predetermined angle to the rear.

상기 인서트 핀은 이웃하는 인서트 핀과 전후로 소정거리 이격되어 수직하게 설치되어 모듈러 플러그의 단자에 의해 가압될 때 이웃하는 인서트 핀의 경사각이 상이하게 변하여 서로 평행하게 배열되지 않는 것을 특징으로 한다. The insert pin is vertically spaced apart from the front and rear with the insert pin adjacent to the insert pin, when pressed by the terminal of the modular plug is characterized in that the inclination angle of the neighboring insert pin is changed differently is not arranged in parallel with each other.

상기 인서트 핀은 가능한 한 짧게 형성되어 인서트 핀 자체에서 발생되는 기 생 인덕턴스의 크기를 최소화하는 것을 특징으로 한다.The insert pin is formed as short as possible to minimize the size of the parasitic inductance generated from the insert pin itself.

상기 보상 커패시터는 가능한 한 인서트에 근접되게 설치되어 상기 인서트 핀과 보상 커패시터 사이의 전송선로에서 발생되는 제1 기생 인덕턴스의 크기를 최소화하는 것을 특징으로 한다. The compensation capacitor is installed as close to the insert as possible to minimize the size of the first parasitic inductance generated in the transmission line between the insert pin and the compensation capacitor.

상기 보상 커패시터와 IDC단자 사이의 전송선로에서 발생되는 제2 기생 인덕턴스는 상기 보상 커패시터의 전단에서 발생되는 제1 기생 인덕턴스와 대칭되는 것을 특징으로 한다.The second parasitic inductance generated in the transmission line between the compensation capacitor and the IDC terminal is symmetrical with the first parasitic inductance generated at the front end of the compensation capacitor.

이하, 첨부도면을 참조하여 본 발명에 따른 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭의 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of a crosstalk cancellation pattern for high-speed communication and a modular jack including the same according to the present invention.

먼저 도4는 본 발명에 따른 모듈러 잭의 분해 사시도이다. 도시된 바와 같이, 본 발명에 따른 모듈러 잭(1)은 모듈러 플러그(2)가 삽입되는 하우징(10)과, 상기 하우징(10)의 후면에 착탈가능하게 결합되는 접속체(20)로 구성되어 있다. 상기 접속체(20)는 소정 형상의 인서트(60)와, UTP 케이블의 와이어(W)가 접속되는 다수의 IDC단자(51)와, 상기 인서트(60)와 다수의 IDC단자(61)를 전기적으로 접속시키는 인쇄회로기판(50)으로 이루어진다. 이때 상기 인서트(60)는 유전체로 이루어진 인서트 본체(62)와, 상기 인서트 본체(62)를 통해서 지지되는 다수의 인서트 핀(61)으로 구성된다. 그리고 상기 인서트 핀(61)은 인쇄회로기판(50)에 형성된 접속홀(53)을 통해 인쇄회로기판(50)의 전송선로와 전기적으로 접속된다. 그리고 상기 인쇄회로기판(50)에는 인접한 인서트 핀(61) 사이에서 발생하는 기생 커패시턴 스를 상쇄시키기 위해서 역 위상의 보상 커패시턴스를 발생시키는 보상 커패시터(55)가 형성되어 있다.4 is an exploded perspective view of a modular jack according to the present invention. As shown, the modular jack 1 according to the present invention is composed of a housing 10 into which the modular plug 2 is inserted, and a connector 20 detachably coupled to the rear surface of the housing 10. have. The connector 20 electrically connects the insert 60 having a predetermined shape, the plurality of IDC terminals 51 to which the wire W of the UTP cable is connected, and the insert 60 and the plurality of IDC terminals 61. It consists of a printed circuit board 50 to be connected. At this time, the insert 60 is composed of an insert body 62 made of a dielectric, and a plurality of insert pins 61 supported through the insert body 62. The insert pin 61 is electrically connected to the transmission line of the printed circuit board 50 through the connection hole 53 formed in the printed circuit board 50. In addition, the printed circuit board 50 is provided with a compensation capacitor 55 for generating the compensation capacitance of the reverse phase in order to cancel the parasitic capacitance generated between the adjacent insert pin (61).

이어 도5는 본 발명에 따른 인서트(60)의 바람직한 실시예를 보여주는 사시도이다. 도시된 바와 같이 본 발명에 따른 인서트(60)는 고주파 신호가 인가될 때, 발생되는 기생 커패시턴스 및 기생 인덕턱스를 최소화할 수 있도록 이루어져 있다. 먼저, 상기 인서트 본체(62)의 전면에는 다수의 인서트 핀(61)을 전방에서 후방으로 삽입하여 고정시킬 수 있도록 다수의 가이드홈(63)이 형성되어 있다. 이때 상기 가이드홈(63)은 이웃하는 인서트 핀(61)이 전후로 소정거리 이격되도록 교호적으로 그 깊이가 다르게 형성되어 있다. 예를 들어 가이드홈(63')은 가이드홈(63")에 비해 후방으로 더 깊게 형성되어 있다. 그리고 상기 가이드홈(63)에 설치되는 인서트 핀(61)의 하단부는 수직하게 형성되어 인쇄회로기판(50)의 접속홀(53)에 수직하게 고정되고, 그 상단부는 후방으로 소정 각도 경사져 있다. 5 is a perspective view showing a preferred embodiment of the insert 60 according to the present invention. As shown, the insert 60 according to the present invention is configured to minimize parasitic capacitance and parasitic inductance generated when a high frequency signal is applied. First, a plurality of guide grooves 63 are formed on the front surface of the insert main body 62 so that the plurality of insert pins 61 can be inserted and fixed from the front to the rear. In this case, the guide groove 63 is alternately formed in a different depth such that neighboring insert pins 61 are spaced back and forth a predetermined distance. For example, the guide groove 63 ′ is formed deeper rearward than the guide groove 63 ″. A lower end portion of the insert pin 61 installed in the guide groove 63 is vertically formed to form a printed circuit. It is fixed perpendicularly to the connection hole 53 of the board | substrate 50, and the upper end part is inclined back at predetermined angle.

이와 같이 본 발명에 따른 인서트 핀(61)은 이웃하는 인서트 핀(61)들이 전후로 소정거리 이격되어 있으므로 도6에서 보는 바와 같이, 모듈러 플러그(2)의 단자에 의해서 후방으로 가압되더라고 이웃하는 인서트 핀(61)의 기울기가 다르므로 서로 교차될 뿐 서로 평행하게 배열되지 않기 때문에 이웃하는 인서트 핀(61) 사이에서 발생되는 기생 커패시턴스(A)를 최소화할 수 있다. 또한 본 발명에 따른 인서트 핀(61)은 인서트 본체(62)의 상면에 수직하게 설치되므로 인서트 핀(61)의 길이를 최소화함으로써 인서트 핀(61)에서 발생되는 기생 인덕턴스(B)를 최소화할 수 있다. As described above, the insert pin 61 according to the present invention has neighboring insert pins 61 spaced apart from each other by a predetermined distance, as shown in FIG. 6, even though the insert pin 61 is pressed backward by the terminal of the modular plug 2. Since the inclinations of the pins 61 are different from each other and are not arranged in parallel to each other, parasitic capacitances A generated between neighboring insert pins 61 can be minimized. In addition, since the insert pin 61 according to the present invention is installed perpendicular to the upper surface of the insert body 62, the parasitic inductance B generated from the insert pin 61 may be minimized by minimizing the length of the insert pin 61. have.

이어서, 도6은 본 발명에 따른 접속체의 단면도와 그 등가회로도이다. 도시된 바와 같이, 발명에 따라 접속체(20)는 짧고 단순한 형태를 갖는 인서트 핀(61)으로 이루어진 인서트(60)가 인쇄회로기판(50)의 일측에 설치되어 있다. 상기 인서트 핀(61)은 인쇄회로기판(50)의 접속홀(53)에 삽입되어 전송선로(52)와 접속된다. 그리고 인서트(60)가 실장된 부분의 인쇄회로기판(50)에는 인접한 인서트 핀(61) 사이에서 발생하는 기생 커패시턴스(A)를 상쇄시키기 위한 역 위상의 보상 커패시턴스(C)를 발생시키는 보상 커패시터(55)가 형성된다. 이와 같이 보상 커패시터(55)를 인서트(60)에 근접하게 설치함으로써 상기 인서트 핀(61)과 보상 커패시터(55) 사이의 전송선로(52)에서 발생되는 제1 기생 인덕턴스(B)의 크기를 최소화할 수 있다. 그리고 상기 보상 커패시터(55)와 IDC단자(51) 사이의 전송선로(54), 더욱 바람직하게는 상기 IDC단자(51)에 근접한 전송선로(54)에는 그 전단에서 발생되는 기생 커패시턴스, 보상 커패시턴스 및 기생 인덕턴스에 의해서 나타나는 위상 불일치를 보정하기 위하여 제2 보상 커패시터(57)가 더 설치된다.6 is a sectional view of the connecting body according to the present invention and an equivalent circuit diagram thereof. As shown, according to the invention, the connector 20 is provided with an insert 60 formed of an insert pin 61 having a short and simple shape on one side of the printed circuit board 50. The insert pin 61 is inserted into the connection hole 53 of the printed circuit board 50 and connected to the transmission line 52. In addition, the printed circuit board 50 having the insert 60 mounted thereon is a compensation capacitor for generating a compensation capacitor C having an inverse phase for canceling parasitic capacitance A generated between adjacent insert pins 61 ( 55) is formed. As such, the compensation capacitor 55 is disposed close to the insert 60, thereby minimizing the size of the first parasitic inductance B generated in the transmission line 52 between the insert pin 61 and the compensation capacitor 55. can do. In addition, the transmission line 54 between the compensation capacitor 55 and the IDC terminal 51, more preferably the parasitic capacitance, the compensation capacitance and the parasitic capacitance generated at the front end of the transmission line 54 close to the IDC terminal 51 A second compensation capacitor 57 is further provided to correct the phase mismatch represented by parasitic inductance.

즉, 도7의 스미스챠트를 참조하여 누화 보상에 따른 누화의 실수부와 허수부의 진행 방향으로 살펴보면, 먼저 보상 커패시터(55)가 설치되지 않은 상태에서 고주파 신호가 인가되면 스미스챠트의 아래쪽으로 그래프가 나타난다(보상전). 이와 같이 허수부가 -값이면 커패시턴스 성분이 있다는 의미이다. 이어 보상 커패시터(55)를 설치하여 기생 커패시터를 제거하면 스미스챠트의 그래프가 위쪽으로 이동하면서 실수값이 작아진다(보상후). 이는 보상 커패시턴스(55)에 의해서 기생 커패시턴스가 상쇄되고 직류저항이 감소되는 것을 보여준다. 그러나 보상 커패시터(55) 를 설치하는 것만으로는 여전히 카테고리6의 요구성능을 만족시키지 못한다. 이는 전술한 바와 같이, 고주파영역에서 발생되는 기생 인덕턴스에 의해서 임피던스 매칭이 이루어지지 않기 때문이다. 따라서 본 발명에서와 같이 IDC단자(51)에 근접하게 제2 보상 커패시터(57)를 설치하면, 스미스챠트의 그래프가 이동하여 카테고리6의 성능 만족 범위에 들어가게 된다.That is, referring to the Smith chart of FIG. 7, the real and imaginary parts of the crosstalk according to the crosstalk compensation are examined in the moving directions. First, when a high frequency signal is applied without the compensation capacitor 55 installed, the graph is displayed below the Smithchart. Appears (before compensation). As such, if the imaginary part is negative, it means that there is a capacitance component. Subsequently, when the parasitic capacitor is removed by installing the compensation capacitor 55, the graph of the Smith chart moves upward, and the real value decreases (after compensation). This shows that the parasitic capacitance is canceled by the compensation capacitance 55 and the DC resistance is reduced. However, simply installing the compensation capacitor 55 still does not satisfy the performance requirements of category 6. This is because impedance matching is not performed by the parasitic inductance generated in the high frequency region as described above. Therefore, when the second compensation capacitor 57 is installed close to the IDC terminal 51 as in the present invention, the graph of the Smith chart is moved to fall into the performance satisfaction range of Category 6.

상술한 바와 같이, 발명은 모듈러 잭(1)에 고주파 신호가 인가될 때 발생되는 기생 커패시턴스 및 기생 인덕턴스에 의한 위상 불일치를 개선하기 위하여 제1 보상 커패시터(55)의 후단에 제2 보상 커패시터(57)를 더 설치하는 것을 특징으로 한다. 이때 상기 제2 보상 커패시터(57)는 가능한 한 IDC단자(51)쪽에 근접하게 설치되어 상기 제1 보상 커패시터(55)와 제2 보상 커패시터(57) 사이의 전송선로(54)에서 발생되는 기생 인덕턴스(D)의 영향도 보상할 수 있도록 한다.  As described above, the invention provides a second compensation capacitor 57 at the rear end of the first compensation capacitor 55 in order to improve the phase mismatch caused by parasitic capacitance and parasitic inductance generated when a high frequency signal is applied to the modular jack 1. ) Is further installed. At this time, the second compensation capacitor 57 is installed as close to the IDC terminal 51 as possible so that the parasitic inductance generated in the transmission line 54 between the first compensation capacitor 55 and the second compensation capacitor 57. Make sure to compensate for the effects of (D).

이에 따라 본 발명에 따른 고속통신용 누화 소거 패턴은 도6의 등가회로도에서 보는 바와 같이, 상기 제1 보상 커패시터(55)에서 발생되는 보상 커패시턴스(C)를 중심으로, 인서트 핀(61)에서 발생되는 제1 기생 커패시턴스(A) 및 상기 인서트 핀(61)과 제1 보상 커패시터(55) 사이의 전송선로(52)에서 발생되는 제1 기생 인턱턴스(B)와, 상기 제1 보상 커패시터(55)와 제2 보상 커패시터(57) 사이의 전송전로(54)에서 발생되는 제2 기생 인덕턴스(D) 및 상기 IDC단자(51)에 근접하게 설치된 제2 보상 커패시터(57)에서 발생되는 제2 보상 커패시턴스(E)가 대칭구조를 갖게 된다. Accordingly, as shown in the equivalent circuit diagram of FIG. 6, the crosstalk cancellation pattern for high-speed communication according to the present invention is generated at the insert pin 61 based on the compensation capacitance C generated by the first compensation capacitor 55. First parasitic capacitance A, a first parasitic inductance B generated in the transmission line 52 between the insert pin 61 and the first compensation capacitor 55, and the first compensation capacitor 55 Second parasitic inductance (D) generated in the transmission path 54 between the second compensation capacitor 57 and the second compensation generated in the second compensation capacitor 57 installed in close proximity to the IDC terminal 51. Capacitance E has a symmetrical structure.

이와 같은 대칭구조를 이루기 위해서는 인서트 핀(61)에서 발생되는 제1 기 생 커패시턴스(A)와 상기 인서트 핀(61)과 제1 보상 커패시터(55) 사이의 전송선로(52)에서 발생되는 제1 기생 인턱턴스(B)를 최소화 하는 것이 필요하다. 따라서 전술한 바와 같이, 인서트 본체(62)와 인서트 핀(61)의 구조를 단순하게 하고 인접한 인서트 핀(61)이 서로 평행하게 배열되지 않도록 하여야 한다. 또한 상기 인서트 핀(61) 및 상기 인서트 핀(61)과 제1 보상 커패시터(55) 사이의 전송선로(52)에서 발생되는 기생 인덕턴스(B)를 최소화하기 위해서 제1 보상 커패시터(55)를 인서트 핀(61)에 최대한 가깝게 형성하여야 한다. In order to achieve such a symmetrical structure, a first parasitic capacitance A generated at the insert pin 61 and a first line generated at the transmission line 52 between the insert pin 61 and the first compensation capacitor 55 are provided. It is necessary to minimize the parasitic inductance (B). Therefore, as described above, the structure of the insert body 62 and the insert pin 61 should be simplified and the adjacent insert pins 61 should not be arranged in parallel with each other. In addition, in order to minimize parasitic inductance B generated in the transmission line 52 between the insert pin 61 and the insert pin 61 and the first compensation capacitor 55, the first compensation capacitor 55 is inserted into the insert pin 61. It should be formed as close as possible to the pin (61).

아울러 상기 제2 보상 커패시터(57)는 가능한 한 IDC단자(51)에 근접하게 설치하고, 제1 보상 커패시터(55)와 제2 보상 커패시터(57) 사이의 전송선로(54)에서 발생되는 제2 기생 인덕턴스(D)는 제1 보상 커패시터(55)의 전단에서 발생되는 제1 기생 인덕턴스(B)와 동일하도록 조정되어야 한다. 또한 상기 인쇄회로기판(50)에 형성되는 커패시터 및 전송선로 간에 간섭이 일어나지 않도록 하여야 한다. In addition, the second compensation capacitor 57 is installed as close to the IDC terminal 51 as possible, and the second generated in the transmission line 54 between the first compensation capacitor 55 and the second compensation capacitor 57. The parasitic inductance D should be adjusted to be equal to the first parasitic inductance B generated at the front end of the first compensation capacitor 55. In addition, the interference between the capacitor and the transmission line formed on the printed circuit board 50 should not occur.

도8은 본 발명에 따른 인쇄회로기판의 바람직한 예를 보여주는 분해사시도이다. 도시된 바와 같이 본 발명에 따른 인쇄회로기판(50)은 다층 구조이다. 예를 들어, 본 발명의 인쇄회로기판(50)은 3개의 기판과 4개의 패턴 층으로 구성된다. 즉, 상부기판(151)의 상면과 하부기판(155)의 저면에는 인서트 핀(61)에서 IDC단자(51)까지 연결되는 전송선로(152)(154)가 형성된다. 그리고 중간기판(153)의 상면과 저면에는 인서트 핀(61)에서 발생되는 제1 기생 커패시턴스를 보상하기 위한 제1 보상 커패시터(55)와 보상 커패시턴스와 기생 인덕턴스에 의해 위상 불일치를 개선하기 위한 제2 보상 커패시터(57)가 형성된다. 그리고 상기 상부기판(151)과 하부기 판(155)은 각각 상기 중간기판(153)의 상면과 저면에 압착 고정된다. 8 is an exploded perspective view showing a preferred example of a printed circuit board according to the present invention. As shown, the printed circuit board 50 according to the present invention has a multilayer structure. For example, the printed circuit board 50 of the present invention is composed of three substrates and four pattern layers. That is, transmission lines 152 and 154 are connected to the upper surface of the upper substrate 151 and the lower surface of the lower substrate 155 from the insert pin 61 to the IDC terminal 51. In addition, a first compensation capacitor 55 for compensating the first parasitic capacitance generated at the insert pin 61 and a second compensation for improving phase mismatch by the compensation capacitance and the parasitic inductance are disposed on the top and bottom surfaces of the intermediate substrate 153. Compensation capacitor 57 is formed. The upper and lower substrates 151 and 155 are fixed to the upper and lower surfaces of the intermediate substrate 153, respectively.

이때 본 발명에 따른 인쇄회로기판(50)은 고주파영역에서 정전결합(capacitive coupling)이 발생되지 않도록 유전율이 3.4이상인 FR4(유리 엑폭시)로 이루어지는 것이 바람직하다. 그리고 상기 중간기판(153)은 그 두께가 1.6mm이상으로 두껍게 하여 그 상면과 저면에 형성된 커패시터 간에 정전결합이 일어나지 않도록 한다. 그리고 상기 상부기판(151)과 하부기판(155)는 0.2mm 정도의 두께를 갖도록 한다.At this time, the printed circuit board 50 according to the present invention is preferably made of FR4 (glass epoxy) having a dielectric constant of 3.4 or more so that capacitive coupling does not occur in the high frequency region. The intermediate substrate 153 has a thickness of more than 1.6 mm so that the electrostatic coupling does not occur between the capacitor formed on the upper surface and the lower surface. The upper substrate 151 and the lower substrate 155 may have a thickness of about 0.2 mm.

이어 도9a 내지 도9d는 본 발명에 따라 인쇄회로기판에 형성된 누화 소거 패턴의 바람직한 실시예를 보여주는 것이다. 도시된 바와 같이, 도9a는 상부기판(151)의 상면에 형성된 전송선로를 보여주는 것이고, 도9b는 하부기판(153)의 저면에 형성된 전송선로를 보여주는 것이다. 그리고 도9c는 중간기판(153)의 상면에 형성된 제1 보상 패턴과 제2 보상 패턴을 보여주는 것이고, 도9d는 상기 중간기판(153)의 저면에 형성된 제1 보상 패턴과 제2 보상 패턴을 보여주는 것이다. 도시된 바와 같이 상기 제1 보상 패턴은 인서트 핀이 접속되는 접속홀에 매우 근접되게 형성되어 있고, 상기 제2 보상 패턴은 IDC단자가 접속되는 접속홀에 근접하게 설치되어 있다. 9A to 9D show a preferred embodiment of a crosstalk erasing pattern formed on a printed circuit board according to the present invention. As shown, Figure 9a shows a transmission line formed on the upper surface of the upper substrate 151, Figure 9b shows a transmission line formed on the lower surface of the lower substrate 153. 9C shows a first compensation pattern and a second compensation pattern formed on the upper surface of the intermediate substrate 153, and FIG. 9D shows a first compensation pattern and a second compensation pattern formed on the bottom surface of the intermediate substrate 153. will be. As shown, the first compensation pattern is formed very close to the connection hole to which the insert pin is connected, and the second compensation pattern is provided to be close to the connection hole to which the IDC terminal is connected.

이하에서는 도6를 참조하여 본 발명에 따른 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭의 작용을 설명한다. 도시된 바와 같이 본 발명에 따른 인서트(60)는 고주파 신호가 인가될 때 발생되는 기생 커패시턴스 및 기생 인덕턱스를 최소화할 수 있는 구조로 이루어져 있다. 따라서 본 발명에 따른 인서트 핀(61) 은 이웃하는 인서트 핀(61)들이 전후로 소정거리 이격되어 있으므로 인서트 핀(61) 사이에서 발생되는 제1 기생 커패시턴스(A)를 최소화할 수 있다. 또한 본 발명에 따른 인서트 핀(61)은 인서트 본체(62)의 상면에 수직하게 설치되므로 인서트 핀(61)의 길이를 최소화할 수 있어 인서트 핀(61)에서 발생되는 제1 기생 인덕턴스(B)를 최소화할 수 있다. 또한 제1 보상 커패시터(55)가 인서트(60)에 근접하게 설치됨으로 해서 상기 인서트 핀(61)과 보상 커패시터(55) 사이의 전송선로(52)에서 발생되는 제1 기생 인덕턴스(B)의 크기를 최소화할 수 있다. 이와 같이 제1 커패시턴스와 제1 기생 인덕턴스(B)를 최소화시킴으로써 누화 소거 패턴이 대칭구조를 갖도록 할 수 있다. Hereinafter, with reference to Figure 6 will be described the operation of the cross-talk cancellation pattern for high-speed communication and the modular jack including the same according to the present invention. As shown, the insert 60 according to the present invention has a structure capable of minimizing parasitic capacitance and parasitic inductance generated when a high frequency signal is applied. Therefore, the insert pin 61 according to the present invention may minimize the first parasitic capacitance A generated between the insert pins 61 because the insert pins 61 are spaced apart from each other by a predetermined distance. In addition, since the insert pin 61 according to the present invention is installed perpendicularly to the upper surface of the insert body 62, the length of the insert pin 61 may be minimized, so that the first parasitic inductance B generated from the insert pin 61 may be used. Can be minimized. In addition, since the first compensation capacitor 55 is installed close to the insert 60, the size of the first parasitic inductance B generated in the transmission line 52 between the insert pin 61 and the compensation capacitor 55. Can be minimized. As such, the crosstalk cancellation pattern may have a symmetric structure by minimizing the first capacitance and the first parasitic inductance (B).

따라서 본 발명에 따른 모듈러 잭(1)의 후방으로 접속체(20)를 삽입하여 결합시킨 다음 UTP 케이블의 와이어(W)를 IDC형 단자블럭(30)과 접속블록(40)을 통해 상기 IDC단자(51)에 접속시킨다. 그런 다음 상기 모듈러 잭(1)의 삽입구(11)로 모듈러 플러그(2)를 삽입하면, 모듈러 플러그(2)의 단자가 인서트 핀(61)과 전기적으로 접속되어 상기 IDC단자(51)와 연결되게 된다. 이러한 상태에서 소정의 고주파 신호가 인가되면, 상기 모듈러 플러그(2)의 단자와 접속되어 있는 인서트 핀(61) 간에 제1 기생 커패시턴스(A)가 발생되고 상기 인서트 핀(61)과 상기 인서트 핀(61)과 제1 보상 커패시터(55) 사이의 전송선로(52)에서는 제1 기생 인덕턴스(B)가 발생되게 된다. 이때 상기 제1 기생 커패시턴스(A)와 제1 기생 인덕턴스(B)의 크기는 상술한 바와 같이 최소화된다.Therefore, the connector 20 is inserted into and coupled to the rear of the modular jack 1 according to the present invention, and then the wire W of the UTP cable is connected to the IDC terminal block 30 and the IDC terminal through the connection block 40. (51). Then, when the modular plug 2 is inserted into the insertion hole 11 of the modular jack 1, the terminal of the modular plug 2 is electrically connected to the insert pin 61 so as to be connected to the IDC terminal 51. do. When a predetermined high frequency signal is applied in this state, a first parasitic capacitance A is generated between the terminal of the modular plug 2 and the insert pin 61 that is connected to the insert pin 61 and the insert pin ( The first parasitic inductance B is generated in the transmission line 52 between the 61 and the first compensation capacitor 55. In this case, the sizes of the first parasitic capacitance A and the first parasitic inductance B are minimized as described above.

이어서 상기 제1 보상 커패시터(55)에서는 제1 기생 커패시턴스(A)를 상쇄시 키기 위한 역 위상의 보상 커패시턴스(C)가 발생된다. 그리고 상기 제1 보상 커패시터(55)와 제2 커패시터(57) 사이의 전송선로(54)에는 고주파에 의한 제2 기생 인덕턴스(D)가 발생된다. 이때 상기 제2 기생 인덕턴스(D)와 상기 제2 기생 인덕턴스(B)는 대칭관계를 갖도록 그 길이가 조정되어 있다. 그리고 상기 제2 보상 커패시터(57)에서는 그 전단에서 발생된 제1 기생 커패시턴스(A), 제2 기생 인덕턴스(B), 보상 커패시턴스(C) 및 제2 기생 인덕턴스(D)에 의하여 발생된 위상의 불일치를 보정하기 위한 제2 보상 커패시턴스(E)가 발생된다. Subsequently, in the first compensation capacitor 55, a compensation capacitance C of a reverse phase for canceling the first parasitic capacitance A is generated. In addition, a second parasitic inductance D is generated in the transmission line 54 between the first compensation capacitor 55 and the second capacitor 57 by high frequency. At this time, the length of the second parasitic inductance (D) and the second parasitic inductance (B) has a symmetric relationship. In the second compensation capacitor 57, a phase generated by the first parasitic capacitance A, the second parasitic inductance B, the compensation capacitance C, and the second parasitic inductance D generated at the front end thereof. A second compensation capacitance E is generated to correct the mismatch.

이와 같이 본 발명에 따른 누화 소거 패턴은 고주파영역에서 발생되는 기생 커패시턴스 뿐만 아니라 기생 인덕턴스를 모두 소거시킬 수 있도록 대칭구조의 소거 패턴을 제공함으로써 고속통신에서 요청되는 카테고리 6의 요구성능을 만족시킬 수 있다. As described above, the crosstalk cancellation pattern according to the present invention can satisfy the required performance of Category 6 required in high-speed communication by providing a symmetrical cancellation pattern so that not only the parasitic capacitance generated in the high frequency region but also the parasitic inductance can be erased. .

상술한 바와 같이, 본 발명은 UTP 4페어에서 각 페어당 250MHz까지 전송할 수 있는 카테고리6의 요구성능을 만족시킬 수 있는 고속통신용 누화 소거 패턴 및 모듈러 잭을 제공한다.As described above, the present invention provides a high-speed communication crosstalk cancellation pattern and a modular jack capable of satisfying the requirements of Category 6, which can transmit up to 250MHz per pair in UTP four pairs.

또한 본 발명은 제1 보상 커패시터의 전단에서 발생되는 제1 기생 커패시턴스 및 제1 기생 인덕턱스가 상기 제1 보상 커패시터의 후단에서 발생되는 제2 기생 인덕턴스 및 제2 보상 커패시턴스와 대칭구조를 갖도록 함으로써 위상의 불일치를 개선하여 고속통신이 가능한 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭을 제공한다.In addition, in the present invention, the first parasitic capacitance and the first parasitic inductance generated at the front end of the first compensation capacitor have a symmetrical structure with the second parasitic inductance and the second compensation capacitance generated at the rear end of the first compensation capacitor. To improve the mismatch of the present invention provides a high-speed communication cross-talk cancellation pattern and a modular jack including the same.

Claims (14)

모듈러 플러그와 전기적으로 접속되는 인서트와, UTP케이블과 접속되는 다수의 IDC단자와, 상기 인서트와 다수의 IDC단자를 소정의 전송선로를 통해 접속시키는 인쇄회로기판으로 구성되고 상기 인서트에 설치된 다수의 인서트 핀 사이에서 발생되는 기생 커패시턴스(A)를 상쇄시키기 위하여 상기 인쇄회로기판의 전송선로에 보상 커패시터가 형성된 고속통신용 모듈러 잭에 있어서,Inserts electrically connected to the modular plug, a plurality of IDC terminals connected to the UTP cable, and a plurality of inserts installed on the inserts and a printed circuit board for connecting the inserts and the plurality of IDC terminals through a predetermined transmission line In the modular jack for high speed communication in which a compensation capacitor is formed in the transmission line of the printed circuit board to cancel the parasitic capacitance (A) generated between the pins, 상기 인서트 핀 자체와 상기 인서트 핀과 보상 커패시터 사이의 전송선로에서 발생되는 제1 기생 인덕턴스(B)와 상기 보상 커패시터와 IDC단자 사이의 전송선로에서 발생되는 제2 기생 인덕턴스(D)가 상기 보상 커패시터를 중심으로 대칭되도록 배치하고;The first parasitic inductance (B) generated in the transmission line between the insert pin itself and the insert pin and the compensation capacitor and the second parasitic inductance (D) generated in the transmission line between the compensation capacitor and the IDC terminal is the compensation capacitor Arrange symmetrically about; 상기 보상 커패시터에 의한 커패시턴스의 증가와 상기 제1 기생 인덕턴스 및 제2 기생 인덕턴스의 증가에 따른 위상의 불일치를 보정하기 위해서 상기 IDC단자 에 근접한 전송선로에 제2 보정 커패시턴스를 발생시키는 제2 보상 커패시터를 더 형성한 것을 특징으로 하는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭.A second compensation capacitor which generates a second correction capacitance in a transmission line proximate to the IDC terminal in order to correct a phase mismatch caused by an increase in capacitance caused by the compensation capacitor and an increase in the first parasitic inductance and the second parasitic inductance. Crosstalk cancellation pattern for high-speed communication and a modular jack comprising the same. 삭제delete 제1항에 있어서,The method of claim 1, 상기 인서트의 본체는 다수의 인서트 핀을 전방에서 후방으로 삽입하여 설치할 수 있도록 다수의 가이드홈이 형성되고, 상기 가이드홈은 이웃하는 인서트 핀이 전후로 소정거리 이격되도록 교호적으로 그 깊이가 다르게 형성되며, 상기 인서트 핀은 상기 가이드홈에 수직하게 설치되고 그 하단은 인쇄회로기판의 접속홀에 수직하게 고정되며 그 상단은 후방으로 소정 각도 경사지게 설치하여 상기 보상 커패시터의 전단에서 발생하는 제1 기생 커패시턴스(A) 및 제1 기생 인덕턴스(B)가 적게 발생되도록 구성한 것을 특징으로 하는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭.The main body of the insert is formed with a plurality of guide grooves to be installed by inserting a plurality of insert pins from the front to the rear, the guide groove is alternately formed in different depths so that neighboring insert pins are spaced forward and backward a predetermined distance The first pin is installed perpendicular to the guide groove, the lower end of the insert pin is vertically fixed to the connection hole of the printed circuit board, and the upper end of the insert pin is inclined backwardly by a predetermined angle. A) and the first parasitic inductance (B) is configured to generate less crosstalk cancellation pattern for high-speed communication and a modular jack comprising the same. 제1항 또는 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 인서트 핀은 이웃하는 인서트 핀과 전후로 소정거리 이격되어 수직하게 설치되어 모듈러 플러그의 단자에 의해 가압될 때 이웃하는 인서트 핀의 경사각이 상이하게 변하여 서로 교차될 뿐 평행하게 배열되지 않는 것을 특징으로 하는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭.The insert pin is vertically spaced forward and backward with a neighboring insert pin is installed vertically when pressed by the terminal of the modular plug when the inclination angle of the neighboring insert pins are changed differently cross each other but not arranged in parallel Crosstalk cancellation pattern for high speed communication and a modular jack including the same. 삭제delete 삭제delete 제1항에 있어서, The method of claim 1, 상기 보상 커패시터와 IDC단자 사이의 전송선로에서 발생되는 제2 기생 인덕턴스는 상기 보상 커패시터의 전단에서 발생되는 제1 기생 인덕턴스와 대칭구조를 이루는 것을 특징으로 하는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭.The second parasitic inductance generated in the transmission line between the compensation capacitor and the IDC terminal forms a symmetrical structure with the first parasitic inductance generated at the front end of the compensation capacitor and a modular jack including the same . 제1항에 있어서, The method of claim 1, 상기 인쇄회로기판은 3개의 기판과 4개의 패턴 층으로 이루어지고, 상부기판의 상면과 하부기판의 저면에는 인서트 핀에서 IDC단자까지 연결되는 전송선로가 형성되고, 중간기판의 상면과 저면에는 인서트 핀에서 발생되는 제1 기생 커패시턴스를 보상하기 위한 제1 보상 커패시터와 보상 커패시턴스와 기생 인덕턴스에 의해 위상 불일치를 개선하기 위한 제2 보상 커패시터가 형성된 것을 특징으로 하는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭.The printed circuit board is composed of three substrates and four pattern layers, and a transmission line connecting the insert pins to the IDC terminals is formed on upper and lower surfaces of the upper substrate, and insert pins are formed on the upper and lower surfaces of the intermediate substrate. A crosstalk cancellation pattern for high speed communication and a modular jack including the first compensation capacitor for compensating the first parasitic capacitance generated in the second compensation capacitor and a second compensation capacitor for improving the phase mismatch by the compensation capacitance and the parasitic inductance are formed. . 제8항에 있어서, The method of claim 8, 상기 상부기판과 하부기판은 각각 중간기판의 상면과 저면에 압착 고정되는 것을 특징으로 하는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭.The upper substrate and the lower substrate is a high-speed communication cross-talk erasing pattern, characterized in that is fixed to the upper and lower surfaces of the intermediate substrate, respectively, and a modular jack comprising the same. 제8항 또는 제9항에 있어서, The method according to claim 8 or 9, 상기 인쇄회로기판은 고주파영역에서 정전결합이 발생되지 않도록 유전율이 3.0이상인 재질로 이루어지는 것을 특징으로 하는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭.The printed circuit board is a cross-talk cancellation pattern for high-speed communication, characterized in that made of a material having a dielectric constant of 3.0 or more so that electrostatic coupling does not occur in the high frequency region and a modular jack comprising the same. 제8항, 제9항 또는 제10항 중 어느 한 항에 있어서, The method according to any one of claims 8, 9 or 10, 상기 중간기판은 그 두께가 1.6mm이상으로 두꺼운 것을 특징으로 하는 고속통신용 누화 소거 패턴 및 이를 포함하는 모듈러 잭.The intermediate substrate has a crosstalk cancellation pattern for high-speed communication, characterized in that the thickness of more than 1.6mm thick and a modular jack comprising the same. 고속통신용 모듈러 잭의 인쇄회로기판에 설치되어 누화를 소거하는 누화 소거 패턴에 있어서, In the crosstalk erasing pattern installed on the printed circuit board of the high speed communication modular jack to cancel crosstalk, 상기 인쇄회로기판은 3개의 기판으로 이루어지고 그 중 상부기판의 상면과 하부기판의 저면에는 인서트 핀에서 IDC단자까지 연결되는 전송선로가 형성되며, 중간기판의 상면과 저면에는 인서트 핀에서 발생되는 제1 기생 커패시턴스를 보상하기 위한 제1 보상 커패시터와, 상기 제1 보상 커패시터에서 발생하는 보상 커패시터와 인서트 핀 및 전송선로에서 발생되는 기생 인덕턴스에 의한 위상의 불일치를 개선하기 위한 제2 보상 커패시터가 소정 간격 이격되게 형성된 것을 특징으로 하는 고속통신용 누화 소거 패턴.The printed circuit board is composed of three substrates, among which upper and lower substrates have a transmission line connected from the insert pin to the IDC terminal, and the upper and lower surfaces of the intermediate substrate are formed by insert pins. A first compensation capacitor for compensating one parasitic capacitance, and a second compensation capacitor for correcting the phase mismatch caused by the parasitic inductance generated in the compensation pin and the insert pin and the transmission line generated in the first compensation capacitor Crosstalk cancellation pattern for high speed communication, characterized in that formed spaced apart. 제12항에 있어서, The method of claim 12, 상기 제1 보상 커패시터는 인서트 핀에 근접하게 설치되고, 상기 제2 보상 캐패시터는 IDC단자에 근접하게 형성된 것을 특징으로 하는 고속통신용 누화 소거 패턴.The first compensation capacitor is installed in close proximity to the insert pin, the second compensation capacitor is a crosstalk cancellation pattern for high speed communication, characterized in that formed in close proximity to the IDC terminal. 다수의 인서트 핀 사이에서 발생되는 기생 커패시턴스(A)를 상쇄시키기 위하여 역 위상의 보상 커패시턴스(C)를 발생시키는 보상 커패시터가 형성된 고속통신용 누화 소거 패턴에 있어서, In the crosstalk cancellation pattern for high-speed communication in which a compensation capacitor is generated to generate a compensation capacitance C of a reverse phase in order to cancel a parasitic capacitance A generated between a plurality of insert pins. 상기 보상 커패시터의 후방에는 그 전단에서 발생된 기생 커패시턴스 및 인덕터스에 의한 위상의 불일치를 개선하기 위한 제2 보상 커패시턴스(E)를 발생시키는 제2 보상 커패시터를 더 형성하고;Further forming a second compensation capacitor behind the compensation capacitor, the second compensation capacitor generating a second compensation capacitance E for improving the mismatch of the phase caused by the parasitic capacitance and the inductance generated at the front end thereof; 상기 보상 커패시턴스(C)를 중심으로 그 전단에서 발생되는 제1 기생 커패시터(A) 및 상기 인서트 핀 자체와 상기 인서트 핀과 보상 커패시터 사이의 전송선로에서 발생되는 제1 기생 인덕턴스(B)와, 상기 보상 커패시턴스(C)의 후단에서 발생되는 제2 보상 커패시터(E) 및 상기 보상 커패시터와 IDC단 사이의 전송선로에서 발생되는 제2 기생 인덕턴스(D)가 대칭구조를 갖도록 구성한 것을 특징으로 하는 고속통신용 누화 소거 패턴.A first parasitic inductance A generated at a front end of the compensation capacitance C and a first parasitic inductance B generated at a transmission line between the insert pin itself and the insert pin and the compensation capacitor; For the high-speed communication, characterized in that the second compensation capacitor (E) generated at the rear end of the compensation capacitance (C) and the second parasitic inductance (D) generated in the transmission line between the compensation capacitor and the IDC stage has a symmetrical structure Crosstalk cancellation pattern.
KR1020050002690A 2005-01-11 2005-01-11 Crosstalk canceling pattern for high speed communication and modular jack comprising the same KR100644992B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050002690A KR100644992B1 (en) 2005-01-11 2005-01-11 Crosstalk canceling pattern for high speed communication and modular jack comprising the same
US11/327,897 US7175476B2 (en) 2005-01-11 2006-01-09 Crosstalk canceling pattern for high-speed communications and modular jack having the same
CN200610000287A CN100588046C (en) 2005-01-11 2006-01-10 Crosstalk canceling pattern for high-speed communications and modular socket having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050002690A KR100644992B1 (en) 2005-01-11 2005-01-11 Crosstalk canceling pattern for high speed communication and modular jack comprising the same

Publications (2)

Publication Number Publication Date
KR20060081993A KR20060081993A (en) 2006-07-14
KR100644992B1 true KR100644992B1 (en) 2006-11-10

Family

ID=36840557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050002690A KR100644992B1 (en) 2005-01-11 2005-01-11 Crosstalk canceling pattern for high speed communication and modular jack comprising the same

Country Status (2)

Country Link
KR (1) KR100644992B1 (en)
CN (1) CN100588046C (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180003344U (en) 2017-05-22 2018-11-30 대은전자 주식회사 Modular jack for High speed communication

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919687B1 (en) * 2007-04-11 2009-10-06 대은전자 주식회사 Modular jack having a shield funtion
US7503810B1 (en) * 2007-09-12 2009-03-17 Commscope, Inc. Of North Carolina Board edge termination back-end connection assemblies and communications jacks including such assemblies
US7901238B1 (en) * 2009-08-13 2011-03-08 Tyco Electronics Corporation Terminal block and board assembly for an electrical connector
CN102509972B (en) * 2011-11-04 2014-11-05 浙江一舟电子科技股份有限公司 Enhanced category 6 network information interface circuit structure
CN102509964B (en) * 2011-11-04 2013-09-18 浙江一舟电子科技股份有限公司 Category-6 network Information interface circuit structure
CN102509965B (en) * 2011-11-04 2013-09-18 浙江一舟电子科技股份有限公司 5E type network information interface circuit structure
CN102801035A (en) * 2012-07-28 2012-11-28 浙江一舟电子科技股份有限公司 Routing base for telephone module
CN103390818B (en) * 2013-08-09 2015-08-12 浙江一舟电子科技股份有限公司 A kind of ultrahigh speed communication resistance to crosstalk interface circuit and comprise the socket of this interface circuit
CN103730787B (en) * 2013-12-16 2017-01-04 浙江一舟电子科技股份有限公司 A kind of circuit modified structure of six-class distributing frame
KR102102745B1 (en) * 2019-06-11 2020-04-21 충북대학교 산학협력단 Method for Manufacturing Metamaterial Absorbers Used for Autonomous Cars

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06243937A (en) * 1992-12-23 1994-09-02 Panduit Corp Communication connector with capacitor label
JP2002141146A (en) 2000-09-19 2002-05-17 Avaya Technology Corp Communication connector having less crosstalk

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06243937A (en) * 1992-12-23 1994-09-02 Panduit Corp Communication connector with capacitor label
JP2002141146A (en) 2000-09-19 2002-05-17 Avaya Technology Corp Communication connector having less crosstalk

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180003344U (en) 2017-05-22 2018-11-30 대은전자 주식회사 Modular jack for High speed communication

Also Published As

Publication number Publication date
CN1808788A (en) 2006-07-26
CN100588046C (en) 2010-02-03
KR20060081993A (en) 2006-07-14

Similar Documents

Publication Publication Date Title
KR100644992B1 (en) Crosstalk canceling pattern for high speed communication and modular jack comprising the same
US10050385B2 (en) Communications jack having a flexible printed circuit board with a crosstalk compensation circuit and a slit
US9570855B2 (en) Patch cord having a plug with contacts having a curved segment extending forwardly of a front edge of a printed circuit board
EP2815466B1 (en) Small form-factor rj-45 plugs with low-profile surface mounted printed circuit board plug blades
US7168993B2 (en) Communications connector with floating wiring board for imparting crosstalk compensation between conductors
CN102232259B (en) Jack for improving crosstalk attenuation
US7314393B2 (en) Communications connectors with floating wiring board for imparting crosstalk compensation between conductors
US8968035B2 (en) Communications plugs and patch cords with mode conversion control circuitry
US9011182B2 (en) Communications plugs and patch cords with mode conversion control circuitry
US7914346B2 (en) Communications jacks having contact wire configurations that provide crosstalk compensation
US9537262B2 (en) Printed circuit boards for communications connectors having openings that improve return loss and/or insertion loss performance and related connectors and methods
US20070178772A1 (en) Communications Jacks with Compensation For Differential to Differential and Differential to Common Mode Crosstalk
US20080311797A1 (en) Modular connector exhibiting quad reactance balance functionality
KR20100106427A (en) Method and system for reducing common mode signal generation within a plug/jack connection
JP2013510404A (en) Communication connector with improved crosstalk compensation
EP2765656A1 (en) Patch cord
US9819131B2 (en) RJ-45 communication plug with plug blades received in apertures in a front edge of a printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121106

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171106

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181106

Year of fee payment: 13