KR100640996B1 - In-Plane Switching mode Liquid Crystal Display Device - Google Patents

In-Plane Switching mode Liquid Crystal Display Device Download PDF

Info

Publication number
KR100640996B1
KR100640996B1 KR1020020067139A KR20020067139A KR100640996B1 KR 100640996 B1 KR100640996 B1 KR 100640996B1 KR 1020020067139 A KR1020020067139 A KR 1020020067139A KR 20020067139 A KR20020067139 A KR 20020067139A KR 100640996 B1 KR100640996 B1 KR 100640996B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
pixel
line
data
Prior art date
Application number
KR1020020067139A
Other languages
Korean (ko)
Other versions
KR20040038252A (en
Inventor
김경석
김용욱
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020067139A priority Critical patent/KR100640996B1/en
Priority to US10/695,396 priority patent/US7602465B2/en
Publication of KR20040038252A publication Critical patent/KR20040038252A/en
Application granted granted Critical
Publication of KR100640996B1 publication Critical patent/KR100640996B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 각 데이터 라인에 인가하는 데이터 전압의 출력 범위를 낮출 수 있도록 한 횡전계형 액정 표시 장치에 관한 것으로, 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 스토리지 라인을 포함하여 이루어진 횡전계형 액정 표시 장치에 있어서, 상기 각 게이트 라인에 순차적으로 주사 신호를 인가하고, 상기 각 스토리지 라인에 하이 레벨, 로우 레벨의 공통 전압을 교번하여 인가하는 게이트 드라이버와, 상기 각 하이 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (-)필드 데이터 전압을, 로우 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (+)필드 데이터 전압을 인가하는 소오스 드라이버를 더 구비하여 이루어짐을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transverse electric field type liquid crystal display device capable of lowering an output range of data voltage applied to each data line. And a plurality of thin film transistors alternately formed in the upper and lower pixel regions of the plurality of thin film transistors, and a plurality of storage lines each formed in a zigzag form along each thin film transistor formed in the same linear pixel region to apply a common voltage. A display device comprising: a gate driver configured to sequentially apply a scan signal to each of the gate lines, alternately apply a high voltage and a low level common voltage to each of the storage lines, and a common voltage of the high level. The negative field data voltage to the pixel's data line, And a source driver for applying a positive field data voltage to the data line of the pixel to which the low level common voltage is applied.

횡전계형(IPS mode : In-Plane Switching mode), 소오스 드라이버, 공통 전압, 스토리지 라인, 감마 기준 전압IPS mode (In-Plane Switching mode), source driver, common voltage, storage line, gamma reference voltage

Description

횡전계형 액정 표시 장치{In-Plane Switching mode Liquid Crystal Display Device}In-Plane Switching mode Liquid Crystal Display Device

도 1은 일반적인 횡전계형 액정 표시 장치를 나타낸 개략적인 단면도1 is a schematic cross-sectional view showing a general transverse electric field type liquid crystal display device

도 2는 종래의 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도2 is a layout diagram illustrating a pixel structure of a conventional transverse electric field type liquid crystal display device;

도 3은 도 2의 A~A' 라인 상의 구조 단면도3 is a cross-sectional view of a structure on the line AA ′ of FIG. 2.

도 4는 도 2의 B~B' 라인 상의 구조 단면도4 is a structural cross-sectional view taken along the line BB ′ of FIG. 2.

도 5는 도 2의 화소 구조의 간략한 등가회로도5 is a simplified equivalent circuit diagram of the pixel structure of FIG.

도 6은 도 2의 각 게이트 라인, 스토리지 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도FIG. 6 is a timing diagram illustrating pixel voltages of voltage signals applied to the gate lines and the storage lines of FIG. 2. FIG.

도 7은 종래의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면FIG. 7 is a diagram illustrating polarity variation of common voltages for each pixel of a conventional transverse electric field type liquid crystal display for each odd frame / even frame. FIG.

도 8은 종래의 횡전계형 액정 표시 장치의 게이트 드라이버 내부를 나타낸 블럭도8 is a block diagram illustrating the inside of a gate driver of a conventional transverse electric field type liquid crystal display device.

도 9는 종래의 횡전계형 액정 표시 장치의 소오스 드라이버를 나타낸 블럭도9 is a block diagram showing a source driver of a conventional transverse electric field type liquid crystal display device.

도 10은 도 9의 감마 기준 전압(Vref)을 설정하는 감마 기준 전압 회로 및 이를 이용한 소오스 드라이브의 데이터 전압 출력 범위를 나타낸 도면FIG. 10 is a diagram illustrating a gamma reference voltage circuit for setting a gamma reference voltage Vref of FIG. 9 and a data voltage output range of a source drive using the same.

도 11은 본 발명의 횡전계형 액정 표시 장치의 각 게이트 라인, 스토리지 라 인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도FIG. 11 is a timing diagram illustrating pixel voltages of voltage signals applied to gate lines and storage lines of a transverse field type liquid crystal display device according to an exemplary embodiment of the present invention. FIG.

도 12는 본 발명의 횡전계형 액정 표시 장치의 소오스 드라이버를 나타낸 블록도12 is a block diagram showing a source driver of a transverse electric field type liquid crystal display device of the present invention.

도 13은 도 12의 감마 기준 전압((+)Vref)/(-)Vref))을 설정하는 감마 기준 전압 회로 및 이를 이용한 소오스 드라이브의 데이터 전압 출력 범위를 나타낸 도면FIG. 13 is a diagram illustrating a gamma reference voltage circuit for setting a gamma reference voltage ((+) Vref) / (-) Vref) of FIG. 12 and a data voltage output range of a source drive using the same.

도 14는 본 발명의 횡전계형 액정 표시 장치의 게이트 드라이버를 나타낸 블럭도14 is a block diagram showing a gate driver of the transverse electric field type liquid crystal display device of the present invention.

도 15는 본 발명의 제 1실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도15 is a layout diagram illustrating a pixel structure of a transverse electric field type liquid crystal display device according to a first exemplary embodiment of the present invention.

도 16은 도 15의 C~C' 라인 상의 구조 단면도16 is a cross-sectional view of the structure taken along the line C ~ C 'of FIG.

도 17은 도 15의 D~D' 라인 상의 구조 단면도FIG. 17 is a structural cross-sectional view taken along the line D-D 'of FIG.

도 18은 본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도18 is a layout diagram illustrating a pixel structure of a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

도 19는 도 18의 E~E' 라인 상의 구조 단면도FIG. 19 is a structural cross-sectional view taken along the line E-E 'of FIG. 18;

도 20은 도 18의 F~F' 라인 상의 구조 단면도FIG. 20 is a cross-sectional view of the structure taken along the line FF ′ of FIG. 18.

도 21은 본 발명의 횡전계형 액정 표시 장치의 등가 회로도21 is an equivalent circuit diagram of a transverse electric field type liquid crystal display device of the present invention.

도 22는 본 발명의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면FIG. 22 is a view illustrating polarity change of common voltage for each pixel of each transverse field type liquid crystal display device according to odd frames / even frames. FIG.

*도면의 주요 부분에 대한 부호 설명* * Description of symbols on the main parts of the drawings *

200 : 기판 210 : 게이트 라인200: substrate 210: gate line

215 : 게이트 절연막 220 : 데이터 라인215: gate insulating film 220: data line

220c : 드레인 전극 225 : 보호막220c: drain electrode 225: protective film

230 : 화소 전극 240 : 공통 전극230: pixel electrode 240: common electrode

250 : 스토리지 라인 310 : 쉬프트 레지스터250: storage line 310: shift register

320 : 레벨 쉬프터 330 : 버퍼320: level shifter 330: buffer

410 : 쉬프트 레지스터 420 : 제 1 래치부410: shift register 420: first latch portion

430 : 제 2 래치부 440 : 디코더430: second latch portion 440: decoder

450 : 출력 버퍼450: output buffer

TFT : 박막 트랜지스터TFT: thin film transistor

(+)Vref/(-)Vref : (+)필드용/(-)필드용 기준 전압(+) Vref / (-) Vref: Reference voltage for (+) field / (-) field

본 발명은 액정 표시 장치에 관한 것으로 특히, 액정에 인가하는 화소 전압의 크기를 종래의 도트 반전 방식으로 유지하더라도 각 데이터 라인에 인가하는 데이터 전압의 출력 범위를 낮출 수 있도록 한 횡전계형 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a transverse electric field type liquid crystal display device which can lower the output range of a data voltage applied to each data line even when the magnitude of the pixel voltage applied to the liquid crystal is maintained in a conventional dot inversion method. It is about.

이하, 첨부된 도면을 참조하여 종래의 횡전계형 액정 표시 장치를 설명하면 다음과 같다.Hereinafter, a conventional transverse electric field type liquid crystal display device will be described with reference to the accompanying drawings.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display devices (LCDs), plasma display panels (PDPs), electro luminescent displays (ELD), and vacuum fluorescent (VFD) Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)을 대체하면서LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for the use of mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a television and a computer monitor for receiving and displaying broadcast signals.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use such a liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness and large area can be realized while maintaining the characteristics of light weight, thinness and low power consumption. Can be.

현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.Currently, an active matrix LCD, in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner, is attracting the most attention due to its excellent resolution and ability to implement video.

한편, 일반적인 액정 표시 장치의 구조를 살펴보면, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 드라이버로 크게 구분됨을 알 수 있다. 그리고, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 기판과, 상기 제 1, 제 2 기판 사이에 주입된 액정층으로 구성된다.Meanwhile, referring to the structure of a general liquid crystal display, it can be seen that the LCD is divided into a liquid crystal panel for displaying an image and a driver for applying a driving signal to the liquid crystal panel. The liquid crystal panel includes first and second substrates bonded to each other with a predetermined space, and a liquid crystal layer injected between the first and second substrates.

여기서, 상기 제 1 기판(박막 트랜지스터 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.Here, the first substrate (thin film transistor array substrate) has a plurality of gate lines arranged in one direction at regular intervals, a plurality of data lines arranged at regular intervals in a direction perpendicular to the respective gate lines, A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing a gate line and a data line, and a plurality of thin film transistors switched by signals of the gate line to transfer the signal of the data line to each pixel electrode. Is formed.

그리고, 제 2 기판(칼라 필터 어레이 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.In the second substrate (color filter array substrate), a black matrix layer for blocking light in portions other than the pixel region, an R, G, and B color filter layer for expressing color colors and a common color for implementing an image An electrode is formed.

이와 같은 상기 제 1, 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.The first and second substrates are bonded by a seal material having a predetermined space by a spacer and having a liquid crystal injection hole, and a liquid crystal is injected between the two substrates.

이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.In this case, in the liquid crystal injection method, the liquid crystal is injected between the two substrates by osmotic pressure when the liquid crystal injection hole is immersed in the liquid crystal container by maintaining the vacuum state between the two substrates bonded by the reality. When the liquid crystal is injected as described above, the liquid crystal injection hole is sealed with a sealing material.

그리고, 액정 패널에 신호를 인가하기 위한 드라이버는 게이트 라인에 주사 신호를 인가하는 게이트 드라이버와, 데이터 라인에 신호를 인가하는 소오스 드라이버로 구분되며, 각 드라이버는 마이컴의 제어를 받는다.The driver for applying a signal to the liquid crystal panel is divided into a gate driver for applying a scan signal to a gate line and a source driver for applying a signal to a data line, and each driver is controlled by a microcomputer.

한편, 상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.On the other hand, the driving principle of the general liquid crystal display device uses the optical anisotropy and polarization properties of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the arrangement of molecules can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 전기장의 인가 상태에 따라 분극 특성을 보이는 액정에 빛을 조사하게 되면, 액정의 분자 배향 방향을 임의로 조절할 수 있고, 액정의 배향 상태에 따라 통과되는 빛의 양이 조절되어 화상 정보를 표현할 수 있다.Therefore, when light is irradiated to the liquid crystal exhibiting polarization characteristics according to the applied state of the electric field, it is possible to arbitrarily adjust the molecular alignment direction of the liquid crystal, the amount of light passing according to the alignment state of the liquid crystal can be adjusted to represent the image information have.

전술한 바와 같이, 제 1 기판에 화소 전극이, 제 2 기판에 공통 전극이 형성되어, 상-하로 걸리는 전기장에 의한 액정이 구동되는 일반적인 액정 표시 장치는 시야각 특성이 우수하지 못한 단점을 갖고 있다. 이러한 단점을 극복하기 위해서 수평 전계를 형성하여 액정을 구동하는 횡전계형(IPS mode : In-Plane Switching mode) 액정 표시 장치가 제안되고 있다.As described above, a general liquid crystal display device in which a pixel electrode is formed on a first substrate and a common electrode is formed on a second substrate, and a liquid crystal is driven by an electric field applied up and down has a disadvantage in that viewing angle characteristics are not excellent. In order to overcome these disadvantages, an in-plane switching mode (IPS mode) liquid crystal display device for driving a liquid crystal by forming a horizontal electric field has been proposed.

상기 횡전계형 액정 표시 장치의 장점으로는 광시야각이 가능하다는 것이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. 또한, 일반적으로 사용되는 TN 모드의 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.An advantage of the transverse electric field type liquid crystal display device is that a wide viewing angle is possible. That is, when the liquid crystal display device is viewed from the front, the liquid crystal display device may be visible in the about 70 ° direction in the up / down / left / right directions. In addition, the manufacturing process is simpler than the TN mode liquid crystal display device generally used, and there is an advantage that the color shift according to the viewing angle is small.

이하, 첨부된 도면을 참조하여 종래의 횡전계형 액정 표시 장치에 대해 설명하면 다음과 같다.Hereinafter, a conventional transverse electric field type liquid crystal display device will be described with reference to the accompanying drawings.

도 1은 일반적인 횡전계형 액정 표시 장치를 나타낸 개략적인 단면도이다.1 is a schematic cross-sectional view illustrating a general transverse electric field type liquid crystal display device.

도 1과 같이, 일반적인 횡전계형 액정 표시 장치는 제 1 기판(1)과 이에 대 향되는 제 2 기판(2) 및 그 사이에 충진된 액정층(3)으로 이루어진다.As shown in FIG. 1, a general transverse electric field type liquid crystal display device includes a first substrate 1, a second substrate 2 opposite thereto, and a liquid crystal layer 3 filled therebetween.

여기서, 상기 제 1 기판(1)에는 기판(10) 상에 박막 트랜지스터(TFT) 어레이가 매트릭스 형태로 형성되어 있으며, 도시되어 있지는 않지만, 상기 박막 트랜지스터의 드레인 전극과 화소 전극(20)이 연결되어 배치되어 있으며, 상기 화소 전극(20)과 소정 간격 이격하여 공통전극(30)이 형성되어 있다.Here, a thin film transistor (TFT) array is formed on the substrate 10 in a matrix form on the first substrate 1, and although not shown, the drain electrode and the pixel electrode 20 of the thin film transistor are connected to each other. The common electrode 30 is formed to be spaced apart from the pixel electrode 20 by a predetermined interval.

그리고, 상기 제 1 기판(1)에 대향된 제 2 기판(2)에는, 도시되어 있지는 않지만, 화소 이외의 영역을 가리는 블랙 매트릭스층, 칼라 색상을 구현하는 칼라 필터층이 형성되어 있다.In addition, although not shown, a black matrix layer covering a region other than the pixel and a color filter layer implementing color colors are formed on the second substrate 2 facing the first substrate 1.

상술한 바와 같이 횡전계형 액정 표시 장치는 동일 평면상에 화소전극(20)과 공통전극(30)이 모두 존재하며, 두 전극 사이에 형성되는 수평 전계에 의해 액정이 구동된다. As described above, in the transverse electric field type liquid crystal display, both the pixel electrode 20 and the common electrode 30 exist on the same plane, and the liquid crystal is driven by a horizontal electric field formed between the two electrodes.

한편, 이와 같은 일반적인 횡전계형 액정 표시 장치의 구동 방법을 살펴보면 다음과 같다.Meanwhile, a driving method of such a general transverse electric field type liquid crystal display device will be described.

횡전계형 액정 표시 장치를 포함한 일반적인 액정 표시 장치는 각 화소가 매트릭스 형태로 배열되어 하나의 게이트 라인에 주사 신호가 입력되었을 때, 그 라인에 해당하는 화소에 영상 신호가 인가되는 방식을 취한다.A general liquid crystal display device including a transverse electric field type liquid crystal display device adopts a method in which an image signal is applied to a pixel corresponding to a line when each pixel is arranged in a matrix form and a scan signal is input to one gate line.

그런데, 상기 제 1, 제 2 기판 사이에 주입된 액정은 DC 전압을 오랫동안 인가하면 특성 열화가 일어나므로, 이를 방지하기 위하여 인가 전압의 극성을 주기적으로 바꾸어 구동하며, 이러한 방식을 극성 반전 방식이라 한다.However, since the deterioration of characteristics occurs when the DC voltage is applied for a long time, the liquid crystal injected between the first and second substrates is driven by periodically changing the polarity of the applied voltage, and this method is called a polarity inversion method. .

상기 극성 반전 방식에는 프레임 반전(Frame Inversion), 라인 반전(Line Inversion), 열 반전(Column Inversion) 및 도트 반전(Dot Inversion) 방식 등이 있다.The polarity inversion scheme includes frame inversion, line inversion, column inversion, and dot inversion.

상기 프레임 반전 방식은, 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 프레임 단위로 동일하도록 인가하는 방식이다. 즉, 짝수 프레임(Even Frame)에 정(+) 극성의 데이터 전압이 인가되었다면, 홀수 프레임(Odd Frame)에는 부(-) 극성의 데이터 전압이 인가되는 방식이다. 그러나, 이와 같은 프레임 반전 구동 방법은 스위칭시 발생하는 소모 전류가 적다는 장점은 가지고 있으나, 정 극성과 부 극성의 투과율 비대칭 현상에 의한 플리커(Flicker) 현상에 민감하고 데이터간 간섭에 의한 크로스토크(Crosstalk)에 매우 취약한 단점을 갖고 있다.In the frame inversion method, the polarity of the data voltage applied to the liquid crystal with respect to the common electrode voltage is applied in the same frame unit. That is, if a data voltage of positive polarity is applied to an even frame, a data voltage of negative polarity is applied to an odd frame. However, such a frame inversion driving method has an advantage of low current consumption during switching, but is sensitive to flicker due to asymmetry of transmittance of positive and negative polarity and is effective in crosstalk due to inter-data interference. It is very vulnerable to crosstalk.

또한, 상기 라인 반전 방식은 일반적으로 저 해상도(VGA, SVGA)에 널리 사용되는 극성 반전 구동 방법으로, 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 수평 라인 단위로 달라지도록 데이터 전압이 인가된다. 즉, 홀수 번째 게이트 라인에 정(+) 극성이 인가되고 짝수 번째 게이트 라인에는 부(-) 극성의 데이터 전압이 인가되었다면, 다음 프레임에서는 홀수 번째 게이트 라인에 부(-) 극성의 데이터 전압이 인가되고 짝수 번째 게이트 라인에는 정(+) 극성의 데이터 전압이 인가된다. 이와 같은 라인 반전 방식은 인접 라인간의 반대 극성의 데이터 전압이 인가되므로 라인간 휘도 편차가 공간 평균화법(spatial averaging)에 의해 프레임 반전 대비 플리커 현상이 작아지고, 수직 방향으로는 반대 극성의 전압이 분포하여 데이터간에 발생하는 커플링(coupling) 현상이 상쇄되어 프레임 반전 대비 수직 크로스토크(Vertical Crosstalk)가 작다. 그러나, 수평 방향으로는 동일 극성의 전압이 분포되어 수평 크로스토크(Horizontal Crosstalk)가 발생하고, 프레임 반전 대비 스위칭 반복 횟수가 증가하므로 소비 전류가 증가하는 단점이 있다.In addition, the line inversion method is a polarity inversion driving method which is generally used for low resolution (VGA, SVGA), and the data voltage is applied so that the polarity of the data voltage applied to the liquid crystal with respect to the common electrode voltage varies in units of horizontal lines. do. That is, if a positive polarity is applied to an odd gate line and a negative polarity data voltage is applied to an odd gate line, a negative data voltage is applied to an odd gate line in a next frame. In addition, a data voltage of positive polarity is applied to the even-numbered gate line. In this line inversion method, since data voltages of opposite polarities between adjacent lines are applied, the luminance variation between lines decreases the flicker phenomenon compared to the frame inversion by spatial averaging, and voltages of opposite polarities are distributed in the vertical direction. Therefore, the coupling phenomenon between the data is canceled out so that the vertical crosstalk compared to the frame inversion is small. However, in the horizontal direction, voltages of the same polarity are distributed to generate horizontal crosstalk, and the number of switching repetitions is increased compared to frame inversion, thereby increasing current consumption.

상기 열 반전 방식은 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 수직 방향으로 동일하고 수평 방향으로는 반대 극성으로 인가하는 구동 방법이다. 이는, 프레임 반전 방식에 비하여 공간 평균화법에 의해 플리커 현상이 프레임 반전 방식에 비해 작고, 수평 크로스토크가 작다. 그러나, 공통 전극 전압 대비 수직 방향으로 인접 라인간 반대 극성의 데이터 전압을 인가해야 하므로 고전압용 칼럼 드라이버(Column Drive IC)를 사용해야 한다. The thermal inversion scheme is a driving method in which the polarities of the data voltages applied to the liquid crystal with respect to the common electrode voltage are the same in the vertical direction and opposite polarities in the horizontal direction. Compared with the frame reversal method, the flicker phenomenon is smaller than the frame reversal method and the horizontal crosstalk is smaller than the frame reversal method. However, since a data voltage of opposite polarity between adjacent lines must be applied in a vertical direction with respect to the common electrode voltage, a high voltage column drive IC must be used.

마지막으로, 도트 반전 방식은 현재 가장 우수한 화질을 구현하는 극성 반전 구동 방법으로 고해상도(XGA, SXGA, UXGA)에 적용되며, 상하좌우 모든 방향에서 인접 화소간 데이터 전압의 극성이 반대이다. 따라서, 공간 평균화법에 의해 플리커 현상을 최소화시킬 수 있으나, 고 전압용 소오스 드라이버를 사용해야 하고 소비 전류가 크다는 단점을 갖고 있다.Finally, the dot inversion method is a polarity inversion driving method that realizes the best image quality at present, and is applied to high resolutions (XGA, SXGA, and UXGA), and the polarities of data voltages between adjacent pixels are reversed in all directions. Therefore, the flicker phenomenon can be minimized by the spatial averaging method, but it has the disadvantage of using a high voltage source driver and having a large current consumption.

이하, 도트 반전 구동 방식을 취하는 종래의 횡전계형 액정 표시 장치에 대해 설명한다.Hereinafter, the conventional transverse electric field type liquid crystal display device which takes a dot inversion drive system is demonstrated.

도 2는 종래의 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도이며, 도 3은 도 2의 A~A' 라인 상의 구조 단면도이며, 도 4는 도 2의 B~B' 라인 상의 구조 단면도이다.2 is a layout diagram illustrating a pixel structure of a conventional transverse electric field type liquid crystal display device, FIG. 3 is a cross-sectional view of a structure on a line A-A 'of FIG. 2, and FIG. 4 is a cross-sectional view of a structure on a line B-B' of FIG. 2. .

도 2와 같이, 종래의 횡전계형 액정 표시 장치는 각각 수평 방향 및 수직 방 향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(40) 및 복수개의 데이터 라인(50)과, 상기 복수개의 게이트(40) 라인 각각에 소정 간격 이격하여 형성된 복수개의 스토리지 라인(60)과, 상기 복수개의 게이트 라인(40) 및 복수개의 데이터 라인(50)의 교차점에 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 복수개의 박막 트랜지스터(TFT) 각각의 드레인과 연결되어 '|' 형태로 화소 영역에 형성되는 화소 전극(20)과, 상기 화소 영역 내에 상기 화소 전극(20)과 소정 간격 이격되고, 상기 스토리지 라인(60)에 연결되어 상기 화소 영역 내에 ' ∩' 형태로 형성되는 공통 전극(30)을 포함하여 이루어진다.As shown in FIG. 2, a conventional transverse electric field type liquid crystal display device includes a plurality of gate lines 40 and a plurality of data lines 50 formed in a horizontal direction and a vertical direction to define a pixel area, and the plurality of gates ( 40) a plurality of storage lines 60 formed at predetermined intervals on each of the lines, a plurality of thin film transistors TFT formed at intersections of the plurality of gate lines 40 and the plurality of data lines 50, and A pixel electrode 20 connected to a drain of each of the plurality of thin film transistors TFT and formed in a pixel area in a '|' shape, spaced apart from the pixel electrode 20 in the pixel area by a predetermined interval, and the storage line ( And a common electrode 30 connected to the pixel 60 in the pixel area.

이하, 도 2내지 도 4를 참조하여 종래의 횡전계형 액정 표시 장치의 형성 방법에 대해 설명한다.Hereinafter, a method of forming a conventional transverse electric field type liquid crystal display device will be described with reference to FIGS. 2 to 4.

먼저, 기판(10) 상에 금속을 전면 증착하고 이를 선택적으로 제거하여 수평 방향으로, 게이트 전극이 돌출된 게이트 라인(40)과 상기 게이트 라인(40)과 동일한 방향으로 소정 간격 이격하여 스토리지 라인(60)을 형성한다.First, the metal is entirely deposited on the substrate 10 and selectively removed, thereby horizontally separating the gate line 40 protruding from the gate electrode and a storage line spaced apart from each other in the same direction as the gate line 40. 60).

이어, 상기 게이트 라인(40) 및 스토리지 라인(60)을 포함한 기판(10) 전면에 게이트 절연막(25)을 형성한다.Subsequently, a gate insulating layer 25 is formed on the entire surface of the substrate 10 including the gate line 40 and the storage line 60.

이어, 상기 게이트 전극 상부에 해당하도록 상기 게이트 절연막(25) 상에 반도체층(미도시)을 형성한다.Next, a semiconductor layer (not shown) is formed on the gate insulating layer 25 to correspond to the gate electrode.

이어, 상기 게이트 절연막(25) 상의 소정 영역에 금속을 전면 증착하고 선택적으로 제거하여 상기 게이트 라인(40)과 수직한 방향으로 데이터 라인(50) 및 소오스/드레인 전극(50c)을 형성한다. 이 때, 상기 게이트 전극, 반도체층, 소오스/ 드레인 전극(50c)으로 이루어진 박막 트랜지스터(TFT)가 형성된다.Subsequently, a metal is entirely deposited on a predetermined region on the gate insulating layer 25 and selectively removed to form a data line 50 and a source / drain electrode 50c in a direction perpendicular to the gate line 40. In this case, a thin film transistor TFT formed of the gate electrode, the semiconductor layer, and the source / drain electrode 50c is formed.

이어, 상기 데이터 라인(50)을 포함한 기판(10) 전면에 보호막(35)을 형성한다.Subsequently, a passivation layer 35 is formed on the entire surface of the substrate 10 including the data line 50.

이어, 상기 박막 트랜지스터(TFT)의 드레인 전극(50c)과 상기 스토리지 라인(60)의 소정 부분에 콘택홀을 형성하고, 상기 보호막(35) 상에 금속을 전면 증착하고 패터닝하여, 박막 트랜지스터(TFT)의 드레인 전극(50c)과 연결되는 화소 전극(20)과 상기 화소 전극(20)과 소정 간격 이격하여 상기 스토리지 라인(60)과 연결되는 공통 전극(30)을 형성한다. Subsequently, contact holes are formed in the drain electrode 50c of the thin film transistor TFT and a predetermined portion of the storage line 60, and a metal is entirely deposited on the passivation layer 35 to be patterned, thereby forming a thin film transistor TFT. The pixel electrode 20 connected to the drain electrode 50c of FIG. 2 and the pixel electrode 20 are spaced apart from the pixel electrode 20 by a predetermined interval to form a common electrode 30 connected to the storage line 60.

이와 같이, 상기 공통 전극(30)은 하부에 형성된 스토리지 라인(60)과 콘택이 이루어져 전원을 공급받으며, 상기 화소 전극(20)은 박막 트랜지스터(TFT)의 온/오프 동작에 의해 데이터 전압을 인가받는다. 여기서, 상기 스토리지 라인(60)은 외부에서 하나로 연결되어, 동일한 공통 전압(Vcom) 신호를 인가하게 되며, 이 때의 공통 전압(Vcom) 신호는 DC 상태이다.As such, the common electrode 30 is in contact with the storage line 60 formed at the bottom thereof to receive power, and the pixel electrode 20 applies a data voltage by an on / off operation of the thin film transistor TFT. Receive. Here, the storage lines 60 are connected to one from the outside to apply the same common voltage Vcom signal, and the common voltage Vcom signal is in a DC state.

도 5는 도 2의 등가 회로도이며, 도 6은 도 2의 각 게이트 라인별 화소 전압을 나타낸 타이밍도이다.5 is an equivalent circuit diagram of FIG. 2, and FIG. 6 is a timing diagram illustrating pixel voltages of respective gate lines of FIG. 2.

도 5와 같이, 종래의 횡전계형 액정 표시 장치의 각 화소를 살펴보면, 게이트 라인(40)과 데이터 라인(50) 사이에 형성된 박막 트랜지스터(TFT)의 드레인과 스토리지 라인(60) 사이에 스토리지 캐패시터(Cst)와 액정 캐패시터(Clc)가 병렬 상태로 형성되어 있음을 알 수 있다.Referring to FIG. 5, each pixel of a conventional transverse field type liquid crystal display includes a storage capacitor between a drain of a thin film transistor TFT formed between a gate line 40 and a data line 50 and a storage line 60. It can be seen that Cst) and the liquid crystal capacitor Clc are formed in parallel.

도 6과 같이, 공통 전압(Vcom) 신호는 화소나 게이트 라인(40) 또는 프레임(frame)이 변하여도 소정 레벨 상태를 계속하여 유지한다. 이 때, 상기 소정 레벨 상태는 데이터 라인에 인가되는 두 레벨의 전압의 중간 레벨로 한다. 도시하지는 않았지만, 데이터 라인에 인가되는 전압은 각 데이터 라인별로 상이하다. 따라서, 홀수 번째 라인에는 공통 전압에 대해 정(+) 극성 전압이, 짝수 번째 라인에는 부(-) 극성 전압이 인가된다.As shown in FIG. 6, the common voltage Vcom signal is maintained at a predetermined level even when the pixel, the gate line 40, or the frame is changed. At this time, the predetermined level state is an intermediate level between voltages of two levels applied to the data line. Although not shown, voltages applied to the data lines are different for each data line. Therefore, a positive polarity voltage is applied to the odd line with respect to the common voltage, and a negative polarity voltage is applied to the even line.

데이터 라인에 인가하는 전압은 공통 전압을 기준으로 (+)/(-) 상태로 1 수평 주기로 교대로 반전하여 입력된다.The voltages applied to the data lines are alternately inputted in one horizontal period in a (+) / (-) state with respect to the common voltage.

또한, 각 화소의 액정에 인가되는 화소 전압은 공통 전압(Vcom)을 기준으로 1 수직 주기로 반전된다. In addition, the pixel voltage applied to the liquid crystal of each pixel is inverted in one vertical period based on the common voltage Vcom.

게이트 드라이버(미도시)는 동일 라인에 해당하는 화소를 구동하기 위해 게이트 라인을 통하여 선택 펄스를 인가하고, 소스 드라이버(미도시)는 신호 라인을 통하여 턴온된 박막 트랜지스터에 영상 신호를 인가한다. 상기 턴온(turn on)된 박막 트랜지스터를 통하여 데이터 전압이 인가되면 박막 트랜지스터의 드레인과 스토리지 라인 사이에 연결된 액정 커패시터(Clc) 및 스토리지 캐패시터(Cst)는 박막 트랜지스터가 턴온되는 동안 충전되고, 상기 박막 트랜지스터가 턴오프(turn off)되면 이후 상기 박막 트랜지스터에 다음 데이터 전압이 인가되어 턴온될까지 충전 전하를 유지한다.The gate driver (not shown) applies a selection pulse through the gate line to drive the pixels corresponding to the same line, and the source driver (not shown) applies an image signal to the thin film transistor turned on through the signal line. When a data voltage is applied through the turned on thin film transistor, the liquid crystal capacitor Clc and the storage capacitor Cst connected between the drain and the storage line of the thin film transistor are charged while the thin film transistor is turned on. When is turned off (turn off), the next data voltage is applied to the thin film transistor to maintain the charge charge until turned on.

도 6을 살펴보면, 화소 전압은 게이트 라인에 인가되는 주사 신호의 하강 에지(edge)시 박막 트랜지스터의 게이트 전극과 소오스 전극 사이에 형성되는 기생 캐패시터(Cgs) 등에 의해 액정 전압에 ΔVp만큼 변동이 발생한다. 여기서, 화소 전압(Vp)은 게이트 라인에 인가되는 주사신호의 하강 에지(edge)시 박막 트랜지스터의 기생 캐패시터(Cgs) 등에 의해 상기 피드 쓰루우 전압(ΔVp)만큼 떨어진 값으로, 액정에 유도된다. Referring to FIG. 6, the pixel voltage fluctuates by ΔVp due to parasitic capacitor Cgs formed between the gate electrode and the source electrode of the thin film transistor at the falling edge of the scan signal applied to the gate line. . In this case, the pixel voltage Vp is induced by the liquid crystal by the parasitic capacitor Cgs of the thin film transistor at the falling edge of the scan signal applied to the gate line.

도 7은 종래의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면이다.FIG. 7 is a view illustrating polarity change of common voltage for each pixel of each conventional transverse electric field type liquid crystal display for each odd frame / even frame.

도 7과 같이, 도트 반전 방식으로 구동되는 종래의 횡전계형 액정 표시 장치는 인접한 각 화소에서 서로 다른 극성(공통 전압에 대한 데이터 전압)을 갖고, 프레임이 바뀔 때마다, 각 화소가 갖는 극성이 반전된다.As illustrated in FIG. 7, a conventional transverse electric field type liquid crystal display device driven by a dot inversion method has different polarities (data voltages for common voltages) in adjacent pixels, and each time the frame is changed, the polarity of each pixel is inverted. do.

이 경우, 각 화소에 충전되는 전하의 극성의 (+), (-), .... 등으로, 인접하는 화소에 충전되는 전하의 극성이 서로 다르게 되어, 빠른 속도로 고화질의 영상을 얻을 수 있다.In this case, the polarities of the charges charged to the adjacent pixels are different from each other by (+), (-), ..., etc. of the polarities of the charges charged to each pixel, so that a high quality image can be obtained at high speed. have.

도 8은 종래의 횡전계형 액정 표시 장치의 게이트 드라이버 내부를 나타낸 블럭도이다.8 is a block diagram illustrating the inside of a gate driver of a conventional transverse electric field type liquid crystal display device.

도 8과 같이, 종래의 횡전계형 액정 표시 장치의 게이트 드라이버는 마이콤(미도시)으로부터 게이트 스타트 펄스 신호(GSP : Gate Start Pulse), 게이트 쉬프트 클럭 신호(GSC : Gate Shift Clock), 좌우 선택 신호(L/R : Left/Right Select)를 인가받아 순차 동작하는 쉬프트 레지스터(61)와, 마이콤으로부터 게이트 출력 인에이블 신호(GOE : Gate Output Enable)를 인가받아 순차적으로 쉬프팅하는 레벨 쉬프터(62)와, VGH, VGL, VCC, VSS 레벨 중 일 상태를 선택적으로 각 게이트 라인에 인가하는 각 게이트 라인용 신호(Gout 1, Gout 2, ..., Gout n)를 출력하는 버퍼(63)를 포함하여 이루어진다.As shown in FIG. 8, a gate driver of a conventional transverse electric field type liquid crystal display includes a gate start pulse signal (GSP), a gate shift clock signal (GSC), a left and right selection signal from a microcomputer (not shown). A shift register 61 sequentially operated by receiving L / R: Left / Right Select, a level shifter 62 sequentially shifting by receiving a gate output enable signal (GOE: Gate Output Enable) from a microcomputer, And a buffer 63 for outputting the gate line signals Gout 1, Gout 2, ..., Gout n for selectively applying one of the VGH, VGL, VCC, and VSS levels to each gate line. .

상기 게이트 드라이버의 동작을 설명하면 다음과 같다.The operation of the gate driver will be described below.

먼저, 상기 쉬프트 레지스터부(61)는 게이트 스타트 펄스 신호(GSP)를 게이트 쉬프트 클럭 신호(GSC)에 의해 쉬프트시켜 게이트 라인을 순차적으로 인에이블시킨다. 최종적으로 한 프레임의 게이트 라인들의 인에이블 동작을 완료한 후, 캐리 값을 보낸 후, 다음 프레임의 게이트 라인들의 인에이블 동작으로 넘어간다.First, the shift register 61 shifts the gate start pulse signal GSP by the gate shift clock signal GSC to sequentially enable the gate lines. Finally, after the enable operation of the gate lines of one frame is completed, a carry value is sent, and then the operation of the gate lines of the next frame is transferred.

이어, 상기 레벨 쉬프터부(62)는 게이트 라인에 인가되는 신호를 순차적으로 레벨 쉬프트시켜 버퍼(63)로 출력한다.Subsequently, the level shifter 62 sequentially shifts a signal applied to the gate line and outputs the signal to the buffer 63.

따라서, 상기 버퍼(63)와 연결된 복수개의 게이트 라인들은 순차적으로 인에이블(enable)된다. 이 때, 소정 게이트 라인은 게이트 쉬프트 클럭 신호(GSC)에 의해 동기하여 VGH 레벨 상태를 유지하다가 게이트 출력 인에이블 신호(GOE)의 상승 에지시 VGL 레벨로 하강한다.Therefore, the plurality of gate lines connected to the buffer 63 are sequentially enabled. At this time, the predetermined gate line maintains the VGH level in synchronization with the gate shift clock signal GSC, and then falls to the VGL level at the rising edge of the gate output enable signal GOE.

도 9는 종래의 횡전계형 액정 표시 장치의 소오스 드라이버를 나타낸 블록도이다.9 is a block diagram illustrating a source driver of a conventional transverse electric field type liquid crystal display device.

도 9와 같이, 종래의 횡전계형 액정 표시 장치의 소오스 드라이버는 마이컴으로부터 인가되는 소오스 스타트 펄스 신호(SSP : Source Start Pulse), 소오스 쉬프트 클럭 신호(SSC : Source Shift Clock), 좌우 선택 신호(L/R : Left/Right Select)를 인가받아 어드레스별로 저장하는 쉬프트 레지스터(81), 마이컴으로부터 로드 신호(Load)를 인가받아 어드레스에 맞추어 이븐 모드/오드 모드별 영상 신호(RGB Data)를 인가받아 저장하는 제 1, 제 2 래치부(82, 83), 상기 제 1, 제 2 래치부(82, 83)에 저장된 디지털 신호를 아날로그 신호화하는 디코더(DAC)(84), 상기 디코더(84)의 각 신호를 데이터 라인별로 출력하는 출력 버퍼(85)로 이루어진 다.As shown in FIG. 9, a source driver of a conventional transverse electric field type liquid crystal display device includes a source start pulse signal (SSP), a source shift clock signal (SSC), and a left / right selection signal (L /) applied from a microcomputer. R: Shift register 81 for receiving Left / Right Select and storing for each address, and receiving load signal from Load Microcomputer and receiving and saving image data (RGB Data) for even mode / or mode according to the address. First and second latches 82 and 83, decoders (DACs) 84 for converting digital signals stored in the first and second latches 82 and 83 into analog signals, and the decoders 84, respectively. The output buffer 85 outputs a signal for each data line.

상기 소오스 드라이버의 동작을 자세히 설명하면 다음과 같다.The operation of the source driver will now be described in detail.

즉, 마이컴으로부터 도트 클럭에 맞추어 상기 쉬프트 레지스터(81)를 통해 순차적으로 들어오는 RGB 각각의 데이터를 제 1, 제 2 래치부(82, 83)를 통해 래치하여 점순차 방식(Dot at a Time Scanning)의 타이밍 체계를 선순차 방식(Line at a Time Scanning)으로 바꾼다. That is, dot at a time scanning is performed by latching data of each RGB sequentially received through the shift register 81 in accordance with a dot clock from a microcomputer through the first and second latches 82 and 83. Change the timing scheme of the line to a time at line scan.

이어, 매 수평 라인 주기마다 상기 제 1 래치부(82)에 저장된 데이터를 상기 제 2 래치부(83)로 트랜스퍼 인에이블 신호에 맞추어 전달한다. Subsequently, data stored in the first latch unit 82 is transferred to the second latch unit 83 in accordance with a transfer enable signal at every horizontal line period.

상기 제 2 래치부(83)에 저장된 데이터는 동작 전원을 감마 기준 전압을 인가받고 마이컴에서 인가된 극성 출력 신호(POL : Polarity Out load)에 응답하여 DAC 디코더(84)에서 아날로그 전압으로 전환된다.The data stored in the second latch unit 83 receives the gamma reference voltage from the operating power and is converted into an analog voltage in the DAC decoder 84 in response to a polarity out load (POL) applied from the microcomputer.

이어, 아날로그 전원 및 마이컴에서 인가된 제어 신호에 따라 출력 버퍼(85)를 거쳐 각 데이터 라인에 인가된다. Then, it is applied to each data line via the output buffer 85 in accordance with the control signal applied from the analog power supply and the microcomputer.

도 10은 도 9의 감마 기준 전압((+)Vref)/(-)Vref))을 설정하는 감마 기준 전압 회로 및 이를 이용한 소오스 드라이브의 데이터 전압 출력 범위를 나타낸 도면이다.FIG. 10 is a diagram illustrating a gamma reference voltage circuit for setting a gamma reference voltage ((+) Vref) / (-) Vref) of FIG. 9 and a data voltage output range of a source drive using the same.

도 10과 같이, 256 그레이를 구현하기 위해서 종래의 횡전계형 액정 표시 장치의 소오스 드라이버에서는 (+)필드용 256 그레이 전압과, (-)필드용 256 그레이 전압을 하나의 감마 전압 구동 회로를 통해 나타내며, R-스트링 방식으로 (+)필드용 맥스 기준 전압 값과, (-)필드용 미니멈 기준 전압 값을 설정 한 후, 그 사이에 감마 기준 전압을 출력한다. As shown in FIG. 10, in the source driver of the conventional transverse type liquid crystal display, 256 gray voltages for the (+) field and 256 gray voltages for the (-) field are represented through one gamma voltage driving circuit to implement 256 grays. After setting the maximum reference voltage value for the (+) field and the minimum reference voltage value for the (-) field by using the R-string method, the gamma reference voltage is output therebetween.

이러한 감마 기준 전압을 상기 DAC(84)에 인가받아 동작하는 소오스 드라이버는 각각 공통 전압(Vcom)을 기준으로 (+)필드일 때는 상기 공통 전압(Vcom) 상부에 소오스 드라이버로부터 데이터 전압이 출력되고, (-)필드일 때는 상기 공통 전압(Vcom) 하부에 소오스 드라이버로부터 데이터 전압이 출력된다.When the source driver operates by applying the gamma reference voltage to the DAC 84, a data voltage is output from the source driver on the common voltage Vcom when the source driver is a positive field based on the common voltage Vcom. In the negative field, a data voltage is output from the source driver below the common voltage Vcom.

상기와 같은 종래의 횡전계형 액정 표시 장치는 다음과 같은 문제점이 있다.The conventional transverse electric field type liquid crystal display device has the following problems.

종래의 횡전계형 액정 표시 장치를 도트 반전 방식으로 구동시에는 공통 전압 신호를 DC 값으로 일정하게 인가하고, 데이터 라인에 인가하는 데이터 전압은 상기 공통 전압 신호를 기준으로 극성이 (+), (-) 전압이 되도록 교대로 인가해준다. 이 때, 액정에 인가되는 화소 전압은 상기 데이터 전압에 의존하여 극성을 가지므로, 액정에 높은 전압이 형성되기 위해서는 높은 출력 전압차를 갖는 소오스 드라이버를 사용하여야 한다.When the conventional transverse type liquid crystal display is driven by a dot inversion method, the common voltage signal is constantly applied to the DC value, and the data voltage applied to the data line has polarities (+) and (−) based on the common voltage signal. ) Alternately to apply voltage. In this case, since the pixel voltage applied to the liquid crystal has a polarity depending on the data voltage, a source driver having a high output voltage difference must be used in order to form a high voltage in the liquid crystal.

현재 일반적으로 적용되는 횡전계형 액정 표시 장치의 소오스 드라이버는 15V 정도의 VDD전원을 사용한 출력 범위를 갖는다. 이 경우 실제 액정에 인가되는 화소 전압은 (-)6V 내지 (+)6V 정도이다.A source driver of a transverse field type liquid crystal display device which is generally applied at present has an output range using a VDD power supply of about 15V. In this case, the pixel voltage actually applied to the liquid crystal is about (−) 6V to (+) 6V.

그러나, 고 출력 범위의 소오스 드라이버일수록 코스트가 높아지므로, 저 출력 범위로 낮추어 저 소비 전력을 유도하여 코스트를 감소시키려는 노력이 행해지고 있다.However, since the cost is higher for the source driver of the high output range, efforts have been made to reduce the cost by inducing low power consumption to lower the output range.

한편, 횡전계형 액정 표시 장치에서는 공통 전극과 화소 전극간에 형성되는 프린지 필드(fringe field)에 의해 액정이 구동되므로, 액정의 원활한 구동을 위하여는 화소 전극과 공통 전극간의 간격을 좁게 하여 두 전극 사이에 유도되는 프린지 필드를 큰 값으로 형성시켜야 한다. On the other hand, in the transverse type liquid crystal display device, the liquid crystal is driven by a fringe field formed between the common electrode and the pixel electrode, so that the gap between the pixel electrode and the common electrode is narrowed between the two electrodes for smooth driving of the liquid crystal. The fringe field to be derived should be formed with large values.

상기 화소 전극과 공통 전극간의 간격을 좁게 하기 위하여는, 화소 전극 및 공통 전극의 패턴을 형성할 때, 단일 라인형의 화소 전극과 공통 전극이 형성되는 것이 아니라, 서로 소정 간격 이격하며 맞물려서 교차한 핑거(finger) 형태의 화소 전극과 공통 전극 패턴을 형성하게 되는데, 이럴 경우 화소 전극과 공통 전극 사이의 간격은 좁아지게 되나, 화소의 개구율은 낮아지는 문제점이 생기게 된다.In order to narrow the gap between the pixel electrode and the common electrode, when forming a pattern of the pixel electrode and the common electrode, a single line-type pixel electrode and a common electrode are not formed, but fingers that intersect and intersect at a predetermined interval apart from each other. The pixel electrode and the common electrode pattern having a fin form are formed. In this case, the gap between the pixel electrode and the common electrode is narrowed, but the aperture ratio of the pixel is lowered.

물론, 상기 화소 전극 또는 공통 전극의 패턴을 주로 투명한 재질의 ITO 등을 사용하기는 하나, 화소 영역 내에 여러 형상의 패턴이 형성됨으로써, 빛이 고르게 투과되지 못하는 문제가 있다.Of course, although the ITO or the like of the transparent material is mainly used as the pattern of the pixel electrode or the common electrode, various shapes of patterns are formed in the pixel area, thereby preventing light from being evenly transmitted.

이 경우 고개구율을 위하여 화소 전극 및 공통 전극간의 간격을 크게 하면, 두 전극 사이에 형성되는 수평 전계장이 작아지므로, 필요 휘도를 얻기 위해 고 출력 범위의 데이터 전압이 필요하게 된다.In this case, when the distance between the pixel electrode and the common electrode is increased for the high opening ratio, the horizontal electric field formed between the two electrodes becomes small, so that a data voltage of a high output range is required to obtain the required luminance.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 소비 전력을 저감한 도트 반전 방식의 횡전계형 액정 표시 장치를 제공하는데, 그 목적이 있다.An object of the present invention is to provide a transverse electric field type liquid crystal display device of a dot reversal method in which power consumption is reduced to solve the above problems.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치는 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지 스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 스토리지 라인을 포함하여 이루어진 횡전계형 액정 표시 장치에 있어서, 상기 각 게이트 라인에 순차적으로 주사 신호를 인가하고, 상기 각 스토리지 라인에 하이 레벨, 로우 레벨의 공통 전압을 교번하여 인가하는 게이트 드라이버와, 상기 각 하이 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (-)필드 데이터 전압을, 로우 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (+)필드 데이터 전압을 인가하는 소오스 드라이버를 더 구비하여 이루어짐에 그 특징이 있다.In an aspect of the present invention, a transverse electric field type liquid crystal display device includes a plurality of gate lines and data lines vertically intersecting to define a pixel region, and a plurality of gate lines and data lines alternately formed in upper and lower pixel regions of each gate line. 10. A transverse field type liquid crystal display device comprising a thin film transistor and a plurality of storage lines each formed in a zigzag shape along each thin film transistor formed in a pixel area on the same line to apply a common voltage. A gate driver for sequentially applying a scan signal to each of the storage lines and alternately applying a high voltage and a low level common voltage to each of the storage lines, and a negative (-) field in the data line of the pixel to which the common voltage of each high level is applied. The data voltage is referred to as data of a pixel to which a low-level common voltage is applied. The (+) is characterized in that yirueojim by further comprising: a source driver for applying a data voltage field.

상기 소오스 드라이버는 (+)필드 데이터 전압 출력시는 상기 로우 레벨의 공통 전압을 기준 전압으로 하여 그 보다 큰 값의 데이터 전압으로 출력하고, (-)필드 데이터 전압 출력시는 상기 하이 레벨의 공통 전압을 기준 전압으로 하여 그 보다 작은 값의 데이터 전압을 출력함이 바람직하다.The source driver outputs a data voltage having a larger value when the (+) field data voltage is output, using the low voltage common voltage as a reference voltage, and when the (-) field data voltage is output, the common voltage of the high level. It is preferable to output a data voltage having a smaller value as a reference voltage.

상기 소오스 드라이버는 (+)필드 데이터 전압과 (-)필드 데이터 전압의 기준 전압을 서로 상이한 감마 기준 전압 회로를 이용하여 출력함이 바람직하다.The source driver preferably outputs reference voltages of the (+) field data voltage and the (-) field data voltage using different gamma reference voltage circuits.

또한, 상기 소오스 드라이버는 마이컴으로부터 인가되는 소오스 스타트 펄스 신호, 소오스 쉬프트 클럭 신호, 좌우 선택 신호를 인가받아 어드레스별로 저장하는 쉬프트 레지스터와, 마이컴으로부터 로드 신호를 인가받아 상기 어드레스에 맞추어 이븐 모드/오드 모드별 디지털 영상 신호를 저장하는 제 1, 제 2 래치부와, (+)필드/(-)필드별로 감마 기준 전압을 인가받아 상기 제 1, 제 2 래치부에 저장된 디지털 영상 신호를 아날로그 영상 신호화하는 디코더와, 상기 디코더의 각 신호를 데이터 라인별로 출력하는 출력 버퍼를 포함하여 이루어짐에 그 특징이 있다.In addition, the source driver receives a source start pulse signal, a source shift clock signal, and a left and right selection signal received from a microcomputer and stores them for each address, and receives a load signal from a microcomputer in accordance with the address even mode / or mode. Analog video signal conversion of digital video signals stored in the first and second latches by receiving gamma reference voltages for each of the first and second latches and the (+) field / (-) field. And an output buffer for outputting each signal of the decoder for each data line.

상기 각 스토리지 라인에 인가된 하이 레벨 또는 로우 레벨의 공통 전압은 1 수직 주기동안 유지한 후 반전함이 바람직하다.The high voltage or low level common voltage applied to each of the storage lines is preferably inverted after being maintained for one vertical period.

상기 각 데이터 라인의 인가된 데이터 전압은 1 수직 주기동안 유지된 후 반전함이 바람직하다.The applied data voltage of each data line is preferably inverted after being maintained for one vertical period.

이하, 첨부된 도면을 참조하여 본 발명의 횡전계형 액정 표시 장치를 상세히 설명하면 다음과 같다. Hereinafter, the transverse electric field type liquid crystal display of the present invention will be described in detail with reference to the accompanying drawings.

도 11은 본 발명의 횡전계형 액정 표시 장치의 각 게이트 라인, 스토리지 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도이다.FIG. 11 is a timing diagram illustrating a pixel voltage with respect to a voltage signal applied to each gate line and a storage line of the transverse field type liquid crystal display of the present invention.

본 발명의 횡전계형 액정 표시 장치는 공통 전극과 화소 전극이 동일 평면 상에 배치되어 횡전계를 형성하는 액정 표시 장치로 도 11과 같이, 게이트 라인에 인가되는 주사 신호와 스토리지 라인에 인가되는 공통 전압 신호에 의해 화소 전압 값이 영향을 받게 된다. The transverse electric field type liquid crystal display device of the present invention is a liquid crystal display device in which a common electrode and a pixel electrode are disposed on the same plane to form a transverse electric field, as shown in FIG. 11, a scan signal applied to a gate line and a common voltage applied to a storage line. The pixel voltage value is affected by the signal.

이 때, 상기 스토리지 라인에 인가되는 공통 전압 신호는 각각 홀수 번째 라인과 짝수 번째 라인으로 구분하여 제 1 공통 전압(Vcom(+)), 제 2 공통 전압(Vcom(-))으로 레벨을 달리하여 인가된다. 여기서, 제 1 공통 전압(Vcom(+))은 하이 레벨, 제 2 공통 전압(Vcom(-))을 로우 레벨이다.In this case, the common voltage signal applied to the storage line may be divided into odd-numbered and even-numbered lines, respectively, and may have different levels with the first common voltage Vcom (+) and the second common voltage Vcom (-). Is approved. Here, the first common voltage Vcom (+) has a high level and the second common voltage Vcom (−) has a low level.

이 경우, 상기 게이트 라인과 교차된 데이터 라인에 인가된 데이터 전압은 상기 스토리지 라인에 인가되는 공통 전압이 하이 레벨 상태, 즉, 제 1 공통 전압(Vcom(+))일 때는 화소 전압이 (-) 극성을 띠도록 데이터 전압을 인가하고, 제 2 공통 전압(Vcom(-))일 때는 화소 전압이 (+) 극성을 띠도록 데이터 전압을 인가한다.In this case, the data voltage applied to the data line crossing the gate line is the pixel voltage when the common voltage applied to the storage line is high level, that is, the first common voltage Vcom (+). The data voltage is applied to have a polarity, and when the second common voltage Vcom (−) is applied, the data voltage is applied to have a positive polarity.

상기 각 스토리지 라인 및 상기 데이터 라인에 인가된 전압은 1 수직 주기 동안 소정 상태를 유지하고, 반전된다.The voltages applied to each of the storage lines and the data lines maintain a predetermined state for one vertical period and are inverted.

이 경우, 각 화소가 갖는 화소 전압은 상기 데이터 전압과 공통 전압의 차인데, 이러한 화소 전압의 크기는 최소 제 1, 제 2 공통 전압(Vcom(+), Vcom(-))간의 차(Vcom(+)-Vcom(-)) 이상이다. 따라서, 종래 항상 일정한 공통 전압 레벨을 유지함으로, 각 화소가 안정한 극성을 갖기 위해 데이터 전압이 상기 공통 전압과는 소정 값 이상의 전압차를 두고 인가되어야 했으나, 본 발명에서는 기준이 되는 제 1, 제 2 공통 전압을 화소에 나타날 극성에 따라 다르게 설정하여 인가되는 데이터 전압의 마진을 늘릴 수 있다. 따라서, 상기 데이터 라인에 데이터 전압을 인가하는 소오스 드라이버의 출력 폭을 줄일 수 있다.In this case, the pixel voltage of each pixel is the difference between the data voltage and the common voltage, and the magnitude of the pixel voltage is the difference between the first and second common voltages Vcom (+) and Vcom (-) (Vcom (+). ) -Vcom (-)) Therefore, in order to maintain a constant polarity at all times in the related art, a data voltage has to be applied with a voltage difference greater than or equal to a predetermined value from the common voltage in order for each pixel to have a stable polarity. The common voltage may be set differently according to the polarity of the pixel to increase the margin of the applied data voltage. Therefore, the output width of the source driver applying the data voltage to the data line can be reduced.

도 12는 본 발명의 횡전계형 액정 표시 장치의 소오스 드라이버를 나타낸 블록도이다.12 is a block diagram illustrating a source driver of a transverse electric field type liquid crystal display device of the present invention.

도 12와 같이, 본 발명의 횡전계형 액정 표시 장치의 소오스 드라이버는 마이컴으로부터 인가되는 소오스 스타트 펄스 신호(SSP : Source Start Pulse), 소오스 쉬프트 클럭 신호(SSC : Source Shift Clock), 좌우 선택 신호(L/R : Left/Right Select)를 인가받아 어드레스별로 저장하는 쉬프트 레지스터(410), 마이컴으로부터 로드 신호(Load)를 인가받아 어드레스에 맞추어 이븐 모드/오드 모드별 영상 신호(RGB Data)를 인가받아 저장하는 제 1, 제 2 래치부(420, 430), 상기 제 1, 제 2 래치부(420, 430)에 저장된 디지털 신호를 아날로그 신호화하는 디코더(DAC)(440), 상기 디코더(440)의 각 신호를 데이터 라인별로 출력하는 출력 버퍼(AMP)(450)로 이루어진다.As shown in FIG. 12, the source driver of the transverse electric field type liquid crystal display according to the present invention includes a source start pulse signal (SSP), a source shift clock signal (SSC), and a left and right selection signal L applied from a microcomputer. / R: Shift register 410 which receives Left / Right Select and stores by address, load signal is received from microcomputer, and receives and saves image signal (RGB Data) by even mode / or mode according to address. The first and second latch units 420 and 430, and the decoder (DAC) 440 and the decoder 440 for analogizing the digital signals stored in the first and second latch units 420 and 430. It consists of an output buffer (AMP) 450 for outputting each signal for each data line.

이 때, 상기 디코더(440)는 (+)필드용 감마 기준 전압((+)Vref)과 (-)필드용 감마 기준 전압((-)Vref)을 별도의 회로를 통해 설정한 감마 기준 전압 회로를 이용한다.At this time, the decoder 440 is a gamma reference voltage circuit in which a gamma reference voltage (+) Vref for (+) field and a gamma reference voltage ((-) Vref) for (-) field are set through separate circuits. Use

상기 소오스 드라이버의 동작을 자세히 설명하면 다음과 같다.The operation of the source driver will now be described in detail.

즉, 마이컴으로부터 도트 클럭에 맞추어 상기 쉬프트 레지스터(410)를 통해 순차적으로 들어오는 RGB 각각의 데이터를 제 1, 제 2 래치부(420, 430)를 통해 래치하여 점순차 방식(Dot at a Time Scanning)의 타이밍 체계를 선순차 방식(Line at a Time Scanning)으로 바꾼다. That is, dot at a time scanning is performed by latching data of each RGB sequentially received through the shift register 410 according to a dot clock from a microcomputer through the first and second latch units 420 and 430. Change the timing scheme of the line to a time at line scan.

이어, 매 수평 라인 주기마다 상기 제 1 래치부(420)에 저장된 데이터를 상기 제 2 래치부(430)로 트랜스퍼 인에이블 신호에 맞추어 전달한다. Subsequently, data stored in the first latch unit 420 is transferred to the second latch unit 430 in accordance with a transfer enable signal at every horizontal line period.

상기 제 2 래치부(430)에 저장된 데이터는 동작 전원을 감마 기준 전압을 인가받고 마이컴에서 인가된 극성 출력 신호(POL : Polarity Out load)에 응답하여 DAC 디코더(440)에서 아날로그 전압으로 전환된다.The data stored in the second latch unit 430 receives an operating power and receives a gamma reference voltage and is converted into an analog voltage in the DAC decoder 440 in response to a polarity out load (POL) applied from the microcomputer.

이어, 아날로그 전원 및 마이컴에서 인가된 제어 신호에 따라 출력 버퍼(450)를 거쳐 각 데이터 라인에 인가된다. Subsequently, it is applied to each data line via the output buffer 450 according to the control signal applied from the analog power source and the microcomputer.

도 13은 도 12의 감마 기준 전압((+)Vref)/(-)Vref))을 설정하는 감마 기준 전압 회로 및 이를 이용한 소오스 드라이브의 데이터 전압 출력 범위를 나타낸 도 면이다.FIG. 13 is a diagram illustrating a gamma reference voltage circuit for setting a gamma reference voltage ((+) Vref) / (-) Vref) of FIG. 12 and a data voltage output range of a source drive using the same.

도 13과 같이, 256 그레이를 구현하기 위해서 종래의 횡전계형 액정 표시 장치의 소오스 드라이버에서는 (+)필드용 256 그레이 전압과, (-)필드용 256 그레이 전압을 별도의 감마 전압 구동 회로를 통해 나타낸다.As shown in FIG. 13, in a source driver of a conventional transverse electric field type liquid crystal display device, 256 gray voltages for the (+) field and 256 gray voltages for the (-) field are shown through separate gamma voltage driving circuits as shown in FIG. 13. .

(+)필드용 256 그레이 전압은 R-스트링 방식으로 (+)필드용 맥스 기준 전압((+)Vref(max)) 값과, (+)필드용 맥스 기준 전압((+)Vref(min)) 값 사이에 (+)필드용 감마 기준 전압을 출력한다.The 256 gray voltages for the (+) field are R-strings, and the max reference voltage ((+) Vref (max)) for the (+) field and the max reference voltage ((+) Vref (min) for the (+) field. The gamma reference voltage for the positive field is output between the values.

같은 방식으로, (-)필드용 256 그레이 전압은 R-스트링 방식으로 (+)필드용 맥스 기준 전압((-)Vref(max)) 값과, (-)필드용 맥스 기준 전압((-)Vref(min)) 값 사이에 (-)필드용 감마 기준 전압을 출력한다.In the same way, the 256 gray voltage for the (-) field is the R-string max reference voltage ((-) Vref (max)) value for the (+) field and the max reference voltage (-) for the (-) field. The gamma reference voltage for the negative field is output between the Vref (min)) values.

이러한 감마 기준 전압을 상기 DAC(440)에 인가받아 동작하는 소오스 드라이버는 데이터 전압의 출력 범위가 서로 오버랩 되고 있다. 이는 임의의 (+)필드일 때 (-)필드로 설정된 감마 기준 전압보다 그 값이 낮을 수 있음을 의미한다. The source driver operating by applying the gamma reference voltage to the DAC 440 overlaps the output range of the data voltage. This means that the value may be lower than the gamma reference voltage set to the (-) field in any (+) field.

상기 소오스 드라이버가 갖는 출력 범위는 오버랩된 영역만큼 그 출력 범위를 감소시킬 수 있으므로, 종래의 고출력 범위를 갖는 소오스 드라이버에 비해 소비 전력을 저감할 수 있다.Since the output range of the source driver can be reduced by the overlapped area, the power consumption can be reduced as compared to the source driver having a conventional high output range.

도 14는 본 발명의 횡전계형 액정 표시 장치의 게이트 드라이버를 나타낸 블럭도이다.14 is a block diagram illustrating a gate driver of the transverse electric field type liquid crystal display device of the present invention.

도 14와 같이, 본 발명의 횡전계형 액정 표시 장치의 게이트 드라이버는 상기 게이트 드라이버는 마이컴(미도시)으로부터 게이트 스타트 펄스 신호(GSP)와 좌 우 선택 신호(L/R)를 입력받아 게이트 쉬프트 클럭 신호(GSC)에 동기되어 각 게이트 라인에 인가될 주사 신호(Gout 1, Gout 2, ...., Gout n)를 순차 저장하는 쉬프트 레지스터(310), 상기 마이컴으로부터 게이트 출력 인에이블 신호(GOE)에 응답하여 상기 주사 신호(Gout 1, Gout 2, ...., Gout n)를 쉬프팅하는 레벨 쉬프터(320), 하이 레벨(VGH), 로우 레벨(VGL), 제 1 전원 전압(VCC), 제 2 전원 전압(VSS)의 4 레벨 중 소정 레벨로 주사 신호(Gout 1, Gout 2, ...., Gout n)를 출력하고, 기설정된 제 1, 제 2 공통 전압(Vcom(+), Vcom(-))을 인가받아 교번하여 각 스토리지 라인 인가용 신호(Sout 0, Sout 1, Sout 2, ...., Sout n)를 출력하는 버퍼(330)로 이루어진다.As shown in FIG. 14, the gate driver of the transverse electric field liquid crystal display according to the present invention receives the gate start pulse signal GSP and the right and left selection signals L / R from a microcomputer (not shown). A shift register 310 for sequentially storing scan signals Gout 1, Gout 2, ..., and Gout n to be applied to each gate line in synchronization with the signal GSC, and a gate output enable signal GOE from the micom Level shifter 320 for shifting the scan signals Gout 1, Gout 2,..., Gout n, a high level VGH, a low level VGL, and a first power supply voltage VCC. , The scan signals Gout 1, Gout 2,..., Gout n are output at a predetermined level among four levels of the second power supply voltage VSS, and the preset first and second common voltages Vcom (+) are output. , Vcom (-)) is applied to the buffer 330 to alternately output each storage line applying signal (Sout 0, Sout 1, Sout 2, ...., Sout n). It is.

상기 게이트 드라이버의 동작을 살펴보면 다음과 같다.The operation of the gate driver is as follows.

먼저, 상기 쉬프트 레지스터부(310)는 게이트 스타트 펄스 신호(GSP)를 게이트 쉬프트 클럭 신호(GSC)에 의해 쉬프트시켜 게이트 라인을 순차적으로 인에이블시킨다. 최종적으로 한 프레임의 게이트 라인들의 인에이블 동작을 완료한 후, 캐리 신호(Carry)를 보낸 후, 다음 프레임의 게이트 라인들의 인에이블 동작으로 넘어간다.First, the shift register 310 shifts the gate start pulse signal GSP by the gate shift clock signal GSC to enable the gate lines sequentially. Finally, after the enable operation of the gate lines of one frame is completed, a carry signal Carry is sent, and then the operation of the gate lines of the next frame is performed.

이어, 상기 레벨 쉬프터부(320)는 게이트 라인에 인가되는 신호를 순차적으로 레벨 쉬프트시켜 버퍼(330)로 출력한다.Subsequently, the level shifter 320 sequentially level shifts a signal applied to the gate line and outputs the signal to the buffer 330.

따라서, 상기 버퍼(330)와 연결된 복수개의 게이트 라인들은 순차적으로 인에이블(enable)된다. 이 때, 소정 게이트 라인은 게이트 쉬프트 클럭 신호(GSC)에 의해 동기하여 VGH 레벨 상태를 유지하다가 게이트 출력 인에이블 신호(GOE)의 상 승 에지시 VGL 레벨로 하강한다.Therefore, the plurality of gate lines connected to the buffer 330 are sequentially enabled. At this time, the predetermined gate line maintains the VGH level in synchronization with the gate shift clock signal GSC, and then falls to the VGL level at the rising edge of the gate output enable signal GOE.

이와 같이, 구성된 게이트 드라이버를 포함한 본 발명의 횡전계형 액정 표시 장치의 구동 방법을 설명하면 다음과 같다.As described above, the driving method of the transverse electric field type liquid crystal display device of the present invention including the configured gate driver is as follows.

먼저, 마이컴으로부터 소오스 드라이버(미도시)는 순차적으로 한 화소씩의 영상 데이터를 인가받아 데이터 라인들에 해당되는 영상 데이터를 저장한다.First, the source driver (not shown) sequentially receives image data of one pixel from the microcomputer and stores the image data corresponding to the data lines.

그리고, 게이트 드라이버는 게이트 쉬프트 클럭 신호(GSC) , 게이트 스타트 펄스 신호(GSC) 및 게이트 출력 인에이블 신호(GOE)를 출력하여 복수개의 게이트 라인에 순차적으로 주사 신호를 인가한다.The gate driver outputs the gate shift clock signal GSC, the gate start pulse signal GSC, and the gate output enable signal GOE, and sequentially applies a scan signal to the plurality of gate lines.

따라서, 선택된 게이트 라인에 연결된 복수개의 박막 트랜지스터가 턴온되어 상기 소오스 드라이버의 쉬프트 레지스터부에 저장된 영상 데이터(데이터 전압 형태)가 드레인 전극에 인가됨으로써 영상 데이터가 액정 패널에 표시된다. 이후, 상기와 같은 동작이 반복되어 영상 데이터가 액정 패널에 표시된다.Accordingly, the plurality of thin film transistors connected to the selected gate line are turned on and the image data (data voltage form) stored in the shift register of the source driver is applied to the drain electrode, thereby displaying the image data on the liquid crystal panel. Thereafter, the above operation is repeated to display the image data on the liquid crystal panel.

이상에서 기술한 게이트 드라이버의 동작은 우 선택 신호(R)를 인가받았을 때의 동작이고 좌 선택 신호(L)를 인가받았을 때는 각각의 게이트 라인과 스토리지 라인에 상기에서 기술한 바와 역순으로 신호가 인가된다. The operation of the gate driver described above is an operation when the right selection signal R is applied, and when the left selection signal L is applied, the signals are applied to the respective gate lines and the storage lines in the reverse order as described above. do.

이하, 상기 게이트 드라이버 및 소오스 드라이버(미도시)로부터 신호를 받아 동작하는 액정 패널의 화소 구조를 살펴본다.Hereinafter, the pixel structure of the liquid crystal panel operating by receiving signals from the gate driver and the source driver (not shown) will be described.

도 15는 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도이며, 도 16은 도 15의 C~C' 라인 상의 구조 단면도이며, 도 17은 도 15의 D~D' 라인 상의 구조 단면도이다.FIG. 15 is a layout diagram illustrating a pixel structure of a transverse electric field type liquid crystal display device according to a first exemplary embodiment of the present invention, FIG. 16 is a cross-sectional view of a structure on the line C ′ of FIG. 15, and FIG. It is a structural cross section on the D 'line.

도 15 내지 도 17과 같이, 본 발명의 일 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조는 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(210) 및 복수개의 데이터 라인(220)과, 인접한 화소에 대하여 게이트 라인(210)의 위아래로 교번하여 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 각각의 박막 트랜지스터(TFT)의 드레인 전극(220c)과 연결되어 상기 화소 영역에 형성되는 복수개의 화소 전극(230)과, 상기 각 화소 전극(230)과 소정 간격 이격하며 상기 화소 영역에 형성되는 복수개의 공통 전극(240)과, 상기 복수개의 박막 트랜지스터(TFT)가 형성된 부위를 따라 동일선상에 형성되는 화소 영역들에 누운 'ㄹ' 이 연속되는 형태로 형성되는 복수개의 스토리지 라인(250)을 포함하여 이루어진다. 15 to 17, a pixel structure of a transverse electric field type liquid crystal display according to an exemplary embodiment of the present invention is formed in a horizontal direction and a vertical direction, respectively, to define a plurality of gate lines 210 and a plurality of data. A plurality of thin film transistors (TFTs) alternately formed up and down the gate line 210 with respect to an adjacent pixel, and a drain electrode 220c of each of the thin film transistors TFTs. A plurality of pixel electrodes 230 formed in a region, a plurality of common electrodes 240 formed in the pixel region spaced apart from each pixel electrode 230 by a predetermined interval, and the plurality of thin film transistors TFT are formed. It includes a plurality of storage lines 250 formed in a continuous form of 'L' lying in the pixel area formed on the same line along the portion.

이 때, 상기 화소 영역의 우측 데이터 라인(220)에 인접한 공통 전극(240)은 하부에 형성된 스토리지 라인(250)과 오버랩되며, 상기 우측 데이터 라인과 교차하여 상기 스토리지 라인(250)은 다음 화소 영역으로 연결된다. 이 경우, 연결되는 스토리지 라인(250)의 패턴은 다음 화소 영역에서 형성되는 박막 트랜지스터(TFT)를 따라 형성된 스토리지 라인(250)을 전(前) 화소 영역 쪽으로 연장시켜 상기 우측 데이터 라인(220)과 인접한 공통 전극(240)과 오버랩하여 형성함으로써, 인접한 화소 영역간에 스토리지 라인이 연결되도록 형성한다.In this case, the common electrode 240 adjacent to the right data line 220 of the pixel area overlaps with the storage line 250 formed at the bottom, and crosses the right data line so that the storage line 250 is next to the next pixel area. Is connected. In this case, the pattern of the storage line 250 to be connected extends the storage line 250 formed along the thin film transistor TFT formed in the next pixel area toward the previous pixel area and thus the right data line 220. By overlapping with the adjacent common electrode 240, a storage line is connected between adjacent pixel areas.

도 18은 본 발명의 다른 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도이며, 도 19는 도 18의 E~E' 라인 상의 구조 단면도이고, 도 20은 도 18의 F~F' 라인 상의 구조 단면도이다.FIG. 18 is a layout diagram illustrating a pixel structure of a transverse electric field type liquid crystal display according to another exemplary embodiment of the present invention, FIG. 19 is a cross-sectional view of a structure on the line E-E 'of FIG. 18, and FIG. 20 is a line F-F of FIG. 18. 'Structure cross section on line.

도 18 내지 도 20과 같이, 본 발명의 다른 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조는 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(210) 및 복수개의 데이터 라인(220)과, 인접한 화소 영역에 대하여 게이트 라인(210)의 위아래로 교번하여 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 각각의 박막 트랜지스터(TFT)의 드레인 전극과 연결되어 각 화소 영역에 형성되는 복수개의 화소 전극(230)과, 상기 각 화소 전극(230)과 소정 간격 이격하며 교차하여 상기 화소 영역에 형성되는 복수개의 공통 전극(240)과, 상기 복수개의 박막 트랜지스터(TFT)가 형성된 부위를 따라 동일 선상에 형성되는 화소 영역들에 누운 'ㄹ'형의 반전 형태로 형성되는 복수개의 스토리지 라인(250)을 포함하여 이루어진다. 18 to 20, a pixel structure of a transverse electric field type liquid crystal display device according to another exemplary embodiment of the present invention is formed in a horizontal direction and a vertical direction, respectively, to define a plurality of gate lines 210 and a plurality of data. A plurality of thin film transistors (TFTs) alternately formed up and down the gate line 210 with respect to an adjacent pixel area, and a drain electrode of each of the thin film transistors TFTs, A plurality of pixel electrodes 230 formed, a plurality of common electrodes 240 formed in the pixel region by crossing the pixel electrodes 230 at predetermined intervals, and the plurality of thin film transistors TFTs are formed It includes a plurality of storage lines 250 formed in an inverted form of the 'r' type lying in the pixel areas formed on the same line along the portion.

이 때, 상기 화소 영역의 좌측 데이터 라인(220)에 인접한 공통 전극(240)은 하부에 형성된 스토리지 라인(250)과 오버랩되며, 상기 좌측 데이터 라인(220)과 교차하여 상기 스토리지 라인(250)은 전 후 화소 영역에서 연결된다. 이 경우, 연결되는 스토리지 라인(250)의 패턴은 전(前) 화소 영역에서 형성되는 박막 트랜지스터(TFT)를 따라 게이트 라인(210)과 평행하도록 형성된 스토리지 라인을 연장시켜 상기 좌측 데이터 라인(220)을 지나도록 하여 다음 화소 영역의 공통 전극(240)과 오버랩되도록 하여 형성한다.In this case, the common electrode 240 adjacent to the left data line 220 of the pixel area overlaps with the storage line 250 formed at the bottom, and crosses the left data line 220 so that the storage line 250 Before and after are connected in the pixel region. In this case, the pattern of the storage line 250 to be connected extends the storage line formed to be parallel to the gate line 210 along the thin film transistor TFT formed in the previous pixel area. It is formed so as to overlap the common electrode 240 in the next pixel region.

상기에서 살펴본 제 2 실시예는 상기 스토리지 라인(250)과 공통 전극(240)이 오버랩되는 부위를 화소 영역의 좌측 데이터 라인에 인접한 공통 전극으로 한 점을 제외하고는 제 1 실시예와 동일한 구조를 가지면, 따라서 동일 번호를 부여하 였다.The second exemplary embodiment described above has the same structure as the first exemplary embodiment except that the portion where the storage line 250 overlaps the common electrode 240 is a common electrode adjacent to the left data line of the pixel area. If so, they are given the same number.

한편, 본 발명의 사상은 상기에서 기술한 제 1, 제 2 실시예를 포함하여 게이트 라인의 위아래로 교번하여 형성되는 복수개의 박막 트랜지스터(TFT)를 따라 동일 선상에 형성되는 화소 영역들에서 지그재그로 이어지도록 스토리지 라인이 형성되는 횡전계형 액정 표시 장치의 여러 방식으로 확장될 수 있다.Meanwhile, the idea of the present invention is to zigzag in pixel regions formed on the same line along a plurality of thin film transistors (TFTs) formed alternately up and down the gate lines, including the first and second embodiments described above. It can be extended in various ways of a transverse electric field type liquid crystal display device in which a storage line is formed to be connected.

상기에서 기술한 본 발명의 횡전계형 액정 표시 장치의 화소 구조의 형성 방법을 살펴보면 다음과 같다. A method of forming the pixel structure of the transverse electric field type liquid crystal display device according to the present invention described above is as follows.

먼저, 기판(200) 상에 금속을 전면 증착하고 이를 선택적으로 제거하여 수평 방향으로, 게이트 전극이 돌출된 게이트 라인(210)과 소정 간격 이격하여 스토리지 라인(250)을 형성한다. 이 때, 상기 게이트 라인(210)의 게이트 전극은 인접한 화소 영역에 대해 서로 위 아래로 방향을 달리하여 형성한다. 또한, 이 때 형성되는 스토리지 라인(250)은 상기 게이트 라인(210)과 소정 간격 이격하여 이후의 공정에서 형성되는 드레인 전극과 공통 전극이 형성되는 부분과 오버랩되도록 지그재그(Zig-Zag)식으로 형성한다.First, the metal is entirely deposited on the substrate 200 and selectively removed to form the storage line 250 in a horizontal direction, spaced apart from the gate line 210 where the gate electrode protrudes. In this case, the gate electrodes of the gate lines 210 are formed in different directions up and down with respect to adjacent pixel areas. In addition, the storage line 250 formed at this time is formed in a zigzag manner so as to overlap the portion where the drain electrode and the common electrode formed in a later process are spaced apart from the gate line 210 by a predetermined interval. do.

이어, 상기 게이트 라인(210) 및 스토리지 라인(250)을 포함한 기판(200) 전면에 게이트 절연막(215)을 형성한다.Subsequently, a gate insulating layer 215 is formed on the entire surface of the substrate 200 including the gate line 210 and the storage line 250.

이어, 상기 게이트 전극 상부에 해당하도록 상기 게이트 절연막(215) 상에 반도체층(미도시)을 형성한다.Subsequently, a semiconductor layer (not shown) is formed on the gate insulating layer 215 to correspond to the gate electrode.

이어, 상기 게이트 절연막(215) 상의 소정 영역에 금속을 전면 증착하고 선택적으로 제거하여 상기 게이트 라인(210)과 수직한 방향으로 데이터 라인(220) 및 소오스/드레인 전극(220c)을 형성한다. 이 때, 상기 게이트 전극, 반도체층, 소오스/드레인 전극(220c)으로 이루어진 박막 트랜지스터(TFT)가 형성된다.Subsequently, metal is entirely deposited on a predetermined region on the gate insulating layer 215 and selectively removed to form a data line 220 and a source / drain electrode 220c in a direction perpendicular to the gate line 210. In this case, a thin film transistor TFT including the gate electrode, the semiconductor layer, and the source / drain electrodes 220c is formed.

이어, 상기 데이터 라인(220)을 포함한 기판(200) 전면에 보호막(225)을 형성한다.Subsequently, a passivation layer 225 is formed on the entire surface of the substrate 200 including the data line 220.

이어, 상기 보호막(225) 상에 금속을 전면 증착한 후, 박막 트랜지스터(TFT)의 드레인 전극(220c)과 연결되는 화소 전극(230)과 상기 화소 전극(230)과 소정 간격 이격하여 상기 스토리지 라인(250)과 연결되는 공통 전극(240)을 형성한다. Subsequently, after the metal is entirely deposited on the passivation layer 225, the storage line is spaced apart from the pixel electrode 230 and the pixel electrode 230 which are connected to the drain electrode 220c of the thin film transistor TFT. The common electrode 240 connected to the 250 is formed.

이 때, 상기 박막 트랜지스터(TFT)의 드레인 전극(220c)과 스토리지 라인(250) 사이에는 둘 사이에 게이트 절연막이 개재되어 스토리지 캐패시터(Cst)(미도시)와, 액정 캐패시터(Clc)(미도시)를 형성한다.In this case, a gate insulating film is interposed between the drain electrode 220c and the storage line 250 of the thin film transistor TFT to form a storage capacitor Cst (not shown) and a liquid crystal capacitor Clc (not shown). ).

그리고, 상기 공통 전극(240) 및 상기 스토리지 라인(250)은 오버랩된 부분의 소정 영역에서 콘택을 갖도록 형성한다.The common electrode 240 and the storage line 250 are formed to have a contact in a predetermined region of the overlapped portion.

도 21은 도 15 또는 도 18이 나타내는 본 발명의 횡전계형 액정 표시 장치의 화소 구조의 등가 회로도이다.FIG. 21 is an equivalent circuit diagram of a pixel structure of the transverse electric field type liquid crystal display device of the present invention shown in FIG. 15 or FIG. 18.

도 21과 같이, 본 발명의 횡전계형 액정 표시 장치의 화소 구조를 등가 회로로 나타내면, 각 스토리지 라인이 인접한 게이트 라인 사이에 위치한 것으로 도시할 수 있다.As shown in FIG. 21, when the pixel structure of the transverse field type liquid crystal display of the present invention is represented by an equivalent circuit, each storage line may be illustrated as being positioned between adjacent gate lines.

즉, 본 발명의 횡전계형 액정 표시 장치의 화소 구조는 수직으로 교차한 복수개의 게이트 라인 및 복수개의 데이터 라인으로 이루어진다. 그리고, 제 n(n≥1) 게이트 라인과 제 n+1 게이트 라인 사이에 형성된 제 n 스토리지 라인과, 상기 제 n+1 게이트 라인과 제 m 데이터 라인과 연결되어 형성된 제 1 박막 트랜지스터와, 상기 제 1 박막 트랜지스터의 드레인 전극과 상기 제 n 스토리지 라인 사이에 병렬로 형성되는 제 1 스토리지 캐패시터 및 제 1 액정 캐패시터와, 상기 제 n 게이트 라인과 제 m+1 데이터 라인의 교차부에 형성된 제 2 박막 트랜지스터와, 상기 제 2 박막 트랜지스터의 드레인 전극과 상기 스토리지 라인 사이에 병렬로 형성되는 제 2 스토리지 캐패시터 및 제 2 액정 캐패시터를 포함하여 이루어진다.That is, the pixel structure of the transverse field type liquid crystal display device according to the present invention includes a plurality of gate lines and a plurality of data lines that vertically intersect. And an nth storage line formed between the nth (n ≧ 1) gate line and the n + 1th gate line, a first thin film transistor connected to the nth + 1th gate line and the mth data line, A second thin film formed at an intersection of the first storage capacitor and the first liquid crystal capacitor formed in parallel between the drain electrode of the first thin film transistor and the nth storage line, and the nth gate line and the m + 1th data line And a second storage capacitor and a second liquid crystal capacitor formed in parallel between the transistor, the drain electrode of the second thin film transistor, and the storage line.

이 때, 스토리지 라인은 홀수 번째 스토리지 라인은 홀수 번째 스토리지 라인끼리 제 1 공통 전압(또는 제 2 공통 전압)이 인가되며, 짝수 번째 스토리지 라인은 짝수 번째 스토리지 라인끼리 제 2 공통 전압(또는 제 1 공통 전압)이 인가된다. 이 경우 같은 스토리지 라인에 연결되어 있는 화소에는 동일한 극성이 화소 전압이 인가된다.In this case, the storage line is an odd-numbered storage line and the odd-numbered storage lines are applied with a first common voltage (or a second common voltage), and the even-numbered storage line is even-numbered storage lines with a second common voltage (or first common). Voltage) is applied. In this case, pixel voltages having the same polarity are applied to pixels connected to the same storage line.

상기 스토리지 라인에 인가되는 하이 레벨 또는 로우 레벨의 공통 전압과 데이터 라인에 인가되는 데이터 전압과의 전압 차이로 액정에 인가하는 화소 전압의 출력 값을 조정함이 바람직하다.The output value of the pixel voltage applied to the liquid crystal may be adjusted by a voltage difference between the high voltage or the low level common voltage applied to the storage line and the data voltage applied to the data line.

도 22는 본 발명의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면이다.FIG. 22 is a view illustrating polarity change of common voltage for each pixel of each transverse field type liquid crystal display according to an odd frame / even frame.

각 스토리지 라인별로 서로 다른 레벨의 제 1, 제 2 공통 전압을 인가하고, 도 21과 같이, 각 라인을 동일한 스토리지 라인별로 구분한다면, 동일한 스토리지 라인에 형성되는 화소에는 동일한 극성의 화소 전압이 발생하며, 인접한 스토리지 라인간에는 서로 반대의 극성을 갖는다.If the first and second common voltages having different levels are applied to each storage line, and each line is divided into the same storage lines as shown in FIG. 21, pixel voltages having the same polarity are generated in pixels formed on the same storage line. The adjacent storage lines have opposite polarities.

따라서, 본 발명의 횡전계형 액정 표시 장치는 각각 상이한 레벨의 공통 전압을 인가하는 게이트 드라이버와 일반적인 소오스 드라이버로부터 도트 반전 방식으로 액정 패널측에 신호가 인가되어 빠른 신호 응답 특성을 유지하며, 또한, 스토리지 라인에 대하여는 라인 반전 방식으로 구동되어 인접한 화소의 전계의 왜곡 영향을 적게 받게 되어 특히, 블랙 휘도 등 전기 광학 특성이 좋다.Accordingly, in the transverse electric field type liquid crystal display device of the present invention, a signal is applied to the liquid crystal panel side in a dot reversal manner from a gate driver and a general source driver applying different levels of common voltage, respectively, to maintain fast signal response characteristics, and also to store The line is driven by a line inversion method so that the distortion of the electric field of adjacent pixels is less affected. In particular, the electro-optical characteristics such as black luminance are good.

상기와 같은 본 발명의 횡전계형 액정 표시 장치는 다음과 같은 효과가 있다.The above-described transverse electric field type liquid crystal display of the present invention has the following effects.

첫째, 소오스 드라이버의 출력 전압의 변화 범위를 상대적으로 줄여 소비 전력을 줄여줄 수 있다. 도트 인버젼 방식과 같은 데이터 출력 신호 극성을 갖는 소오스 드라이버와 함께 인접한 스토리지 라인에 각각 다른 공통 전압을 인가하는 게이트 드라이버를 사용함으로써, 액정에 보다 높은 화소 전압을 인가할 수 있다.First, power consumption can be reduced by reducing the variation range of the source driver's output voltage. A higher pixel voltage can be applied to the liquid crystal by using a gate driver that applies different common voltages to adjacent storage lines together with a source driver having a data output signal polarity as in the dot inversion method.

둘째, 종래와 비교하여 동일한 소오스 드라이버의 출력 전압에 비해 화소 전압 값을 크게 할 수 있어, 화소 전극과 공통 전극의 간격을 크게 하는 고개구율의 구조가 가능하며, 휘도를 향상할 수 있다.Second, the pixel voltage value can be increased compared to the output voltage of the same source driver as compared with the related art, thereby enabling a high-aperture structure to increase the distance between the pixel electrode and the common electrode, and improve luminance.

셋째, 소오스 드라이버의 출력 전압은 일반적인 도트 반전 방식과 동일하게 (+)/(-) 반대 극성이 동시 출력되는 반면에, 실제 게이트 라인 방향으로는 동일한 극성의 화소 전압이 배치되므로, 인접한 화소의 전계의 왜곡 영향을 적게 받게 되어 특히, 블랙 휘도 등 전기 광학 특성이 좋다.Third, the output voltage of the source driver is simultaneously outputted with the opposite polarity in the same way as the general dot inversion method, whereas the pixel voltages of the same polarity are arranged in the actual gate line direction, so that electric fields of adjacent pixels are arranged. The distortion is less affected by the electro-optical properties, especially black brightness.

넷째, 도트 인버젼 구동 방식을 이용함으로 여타의 구동 방식에 비해 수직, 수평 크로스토크(crosstalk)가 작은 고화질을 구현할 수 있다.Fourth, by using the dot inversion driving method, it is possible to realize a high picture quality with smaller vertical and horizontal crosstalk than other driving methods.

Claims (7)

수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 스토리지 라인을 포함하여 이루어진 횡전계형 액정 표시 장치에 있어서, A plurality of gate lines and data lines vertically intersecting to define pixel regions, a plurality of thin film transistors alternately formed in upper and lower pixel regions of each gate line, and a plurality of thin film transistors formed in the same line pixel region to apply a common voltage In a transverse field type liquid crystal display device including a plurality of storage lines formed in a zigzag form along each thin film transistor, 상기 각 게이트 라인에 순차적으로 주사 신호를 인가하고, 상기 각 스토리지 라인에 하이 레벨, 로우 레벨의 공통 전압을 교번하여 인가하는 게이트 드라이버;A gate driver sequentially applying a scan signal to each of the gate lines and alternately applying a high voltage and a low level common voltage to each of the storage lines; 상기 각 하이 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (-)필드 데이터 전압을, 로우 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (+)필드 데이터 전압을 인가하는 소오스 드라이버를 구비함을 특징으로 하는 횡전계형 액정 표시 장치.And a source driver for applying a (-) field data voltage to the data line of the pixel to which each of the high level common voltages is applied and a (+) field data voltage to the data line of the pixel to which the low level common voltages are applied. Transverse electric field type liquid crystal display device characterized in that. 제 1항에 있어서,The method of claim 1, 상기 소오스 드라이버는 The source driver is (+)필드 데이터 전압 출력시는 상기 로우 레벨의 공통 전압을 기준 전압으로 하여 그 보다 큰 값의 데이터 전압으로 출력하고,When outputting a positive field data voltage, the low voltage common voltage is used as a reference voltage and is output as a larger data voltage. (-)필드 데이터 전압 출력시는 상기 하이 레벨의 공통 전압을 기준 전압으로 하여 그 보다 작은 값의 데이터 전압을 출력함을 특징으로 횡전계형 액정 표시 장 치.When outputting (-) field data voltage, the horizontal voltage type liquid crystal display device outputs a data voltage having a smaller value using the common voltage of the high level as a reference voltage. 제 1항에 있어서,The method of claim 1, 상기 소오스 드라이버는 (+)필드 데이터 전압과 (-)필드 데이터 전압의 기준 전압을, 서로 상이한 감마 기준 전압 회로를 이용하여 출력함을 특징으로 하는 횡전계형 액정 표시 장치.And the source driver outputs the reference voltages of the (+) field data voltage and the (-) field data voltage using different gamma reference voltage circuits. 제 3항에 있어서, The method of claim 3, wherein 상기 소오스 드라이버는 The source driver is 마이컴으로부터 인가되는 소오스 스타트 펄스 신호, 소오스 쉬프트 클럭 신호, 좌우 선택 신호를 인가받아 어드레스별로 저장하는 쉬프트 레지스터;A shift register configured to receive a source start pulse signal, a source shift clock signal, and a left and right selection signal applied from a microcomputer for each address; 마이컴으로부터 로드 신호를 인가받아 상기 어드레스에 맞추어 이븐 모드/오드 모드별 디지털 영상 신호를 저장하는 제 1, 제 2 래치부;First and second latch units receiving a load signal from a microcomputer and storing a digital image signal for each even mode / or mode according to the address; (+)필드/(-)필드별로 감마 기준 전압을 인가받아 상기 제 1, 제 2 래치부에 저장된 디지털 영상 신호를 아날로그 영상 신호화하는 디코더;A decoder configured to receive a gamma reference voltage for each (+) field / (−) field and convert the digital video signal stored in the first and second latch units into an analog video signal; 상기 디코더의 각 신호를 데이터 라인별로 출력하는 출력 버퍼를 포함하여 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치.And an output buffer for outputting each signal of the decoder for each data line. 제 4항에 있어서,The method of claim 4, wherein 상기 디코더는 마이컴으로부터 인가받는 극성 출력 신호(POL : Polarity Out Load)의 레벨에 따라 (+)필드/(-)필드별의 감마 기준 전압을 인가받음을 특징으로 하는 횡전계형 액정 표시 장치.The decoder is characterized in that the gamma reference voltage for each (+) field / (-) field is applied according to the level of the polarity output signal (POL: Polarity Out Load) received from the microcomputer. 제 1항에 있어서,The method of claim 1, 상기 각 스토리지 라인에 인가된 하이 레벨 또는 로우 레벨의 공통 전압은 1 수직 주기동안 유지한 후 반전함을 특징으로 하는 횡전계형 액정 표시 장치.And a high voltage or a low level common voltage applied to each of the storage lines is inverted after being maintained for one vertical period. 제 1항에 있어서,The method of claim 1, 상기 각 데이터 라인의 인가된 데이터 전압은 1 수직 주기동안 유지된 후 반전함을 특징으로 하는 횡전계형 액정 표시 장치. The applied data voltage of each data line is maintained for one vertical period and then inverted.
KR1020020067139A 2002-10-31 2002-10-31 In-Plane Switching mode Liquid Crystal Display Device KR100640996B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020067139A KR100640996B1 (en) 2002-10-31 2002-10-31 In-Plane Switching mode Liquid Crystal Display Device
US10/695,396 US7602465B2 (en) 2002-10-31 2003-10-29 In-plane switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067139A KR100640996B1 (en) 2002-10-31 2002-10-31 In-Plane Switching mode Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20040038252A KR20040038252A (en) 2004-05-08
KR100640996B1 true KR100640996B1 (en) 2006-11-02

Family

ID=37336485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067139A KR100640996B1 (en) 2002-10-31 2002-10-31 In-Plane Switching mode Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR100640996B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899630B1 (en) * 2002-12-31 2009-05-27 엘지디스플레이 주식회사 Structure of liquid crystal dispaly panel
KR101590155B1 (en) * 2009-08-11 2016-02-12 삼성전자주식회사 Display device and driving circuit thereof
KR101616241B1 (en) * 2009-12-24 2016-04-28 엘지디스플레이 주식회사 Apparatus and method for driving of liquid crystal display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887001A (en) * 1994-09-16 1996-04-02 Matsushita Electric Ind Co Ltd Method for determining driving voltage of liquid crystal panel
JPH0973065A (en) * 1995-09-05 1997-03-18 Casio Comput Co Ltd Liquid crystal driving method
JPH09258175A (en) * 1996-03-26 1997-10-03 Sharp Corp Drive device
KR19980066340A (en) * 1997-01-22 1998-10-15 구자홍 Parallel field type liquid crystal display device
JPH11282431A (en) * 1998-03-31 1999-10-15 Toshiba Electronic Engineering Corp Planar display device
KR20000011370A (en) * 1998-07-16 2000-02-25 아베 아키라 Active matvit LCD device and panel of LCD device the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887001A (en) * 1994-09-16 1996-04-02 Matsushita Electric Ind Co Ltd Method for determining driving voltage of liquid crystal panel
JPH0973065A (en) * 1995-09-05 1997-03-18 Casio Comput Co Ltd Liquid crystal driving method
JPH09258175A (en) * 1996-03-26 1997-10-03 Sharp Corp Drive device
KR19980066340A (en) * 1997-01-22 1998-10-15 구자홍 Parallel field type liquid crystal display device
JPH11282431A (en) * 1998-03-31 1999-10-15 Toshiba Electronic Engineering Corp Planar display device
KR20000011370A (en) * 1998-07-16 2000-02-25 아베 아키라 Active matvit LCD device and panel of LCD device the same

Also Published As

Publication number Publication date
KR20040038252A (en) 2004-05-08

Similar Documents

Publication Publication Date Title
KR100741894B1 (en) Method for driving In-Plane Switching mode Liquid Crystal Display Device
KR100788392B1 (en) Method for driving In-Plane Switching mode Liquid Crystal Display Device
US7602465B2 (en) In-plane switching mode liquid crystal display device
US8248336B2 (en) Liquid crystal display device and operating method thereof
KR101074402B1 (en) Liquid crystal display device and method for driving the same
US8344984B2 (en) Liquid crystal display and method of driving the same
TWI393094B (en) Liquid crystal display device and driving method
US8643578B2 (en) Method of driving a display panel and display apparatus having the display panel
KR20070059340A (en) Liquid crystal display
KR20070023159A (en) Display device and driving method thereof
KR100672643B1 (en) Circuit for driving common voltage in In-Plane Switching mode Liquid Crystal Display Device
KR101244656B1 (en) Liquid Crystal Display
KR101074381B1 (en) A in-plain switching liquid crystal display device
KR100898785B1 (en) Liquid crystal display
KR101394928B1 (en) Liquid Crystal Display
KR100710161B1 (en) In-Plane Switching Mode Liquid Crystal Display Device
KR100640996B1 (en) In-Plane Switching mode Liquid Crystal Display Device
KR20110010426A (en) Liquid crystal display
KR101752003B1 (en) Liquid crystal display
KR100640995B1 (en) In-Plane Switching mode Liquid Crystal Display Device
KR101286514B1 (en) Liquid Crystal Display
KR100898789B1 (en) A method for driving liquid crystal display device
KR101308457B1 (en) Liquid crystal display device
WO2019192081A1 (en) Vertical alignment liquid crystal display device
KR20050066720A (en) The liquid crystal display device and the method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 13