KR100640827B1 - 디지털 방송 수신기의 타이밍 복원 장치 및 방법 - Google Patents

Abstract

본 발명은 VSB 방식으로 변조되어 전송된 신호를 수신하여 복조하는 디지털 방송 수신기에서의 심벌 타이밍 복원 장치 및 방법에 관한 것이다. 특히 본 발명은 반송파 주파수 옵셋이 완전히 제거되지 않은 상황에서도 입력 신호로부터 심벌 타이밍 정보만을 추출해 냄으로써 전체적인 복조기 구조의 재구성이 가능하며, 이때 타이밍 복원 장치가 반송파 위상에 무관하게 동작함으로써, 기존의 반송파 복구를 전제로 한 대부분의 심벌 타이밍 복원 장치보다 포착 및 추적 성능이 우수하다. 그리고 반송파 복구 회로의 불안정성으로부터 영향을 받지 않음으로써 전체적인 복조기 성능을 향상시킬 수 있다.

통과대역 심벌 타이밍 복원, CFLL, Fine PLL

Description

디지털 방송 수신기의 타이밍 복원 장치 및 방법{Timing recovery apparatus and its method in digital broadcasting receiver}

도 1은 일반적인 디지털 방송 수신기의 구성 블록도

도 2는 본 발명에 따른 디지털 방송 수신기의 구성 블록도

도 3은 본 발명에 따른 심벌 타이밍 복원 장치의 일 실시예를 보인 구성 블록도

도 4의 (a),(b)는 도 3의 전처리부, 콘쥬게이트 곱셈기, 후처리부 및 각 단계별 주파수 응답의 예를 보인 도면

도 5는 도 4의 이득 정규화부의 일 실시예를 보인 상세 블록도

도면의 주요부분에 대한 부호의 설명

200 : VSB 복조부 201 : CFLL부

202 : 통과대역 심벌 타이밍 복원부

203 : Fine PLL부 301 : 리샘플러

302 : 전처리부 303 : 콘쥬게이트 곱셈기

304 : 후처리부 305 : 타이밍 에러 검출부

306 : 루프 필터 307 : NCO

본 발명은 디지털 방송 수신기에 관한 것으로, 보다 상세하게는 VSB 방식으로 변조되어 전송된 신호를 수신하여 복조하는 디지털 방송 수신기에서의 심벌 타이밍 복원 장치 및 방법에 관한 것이다.

일반적으로 그랜드 얼라이언스(Grand Alliance)가 제안하고 미국 및 국내에서 SDTV/HDTV 지상파 전송 규격으로 채택된 ATSC A/53 디지털 텔레비전 규격은 19.4MHz 속도의 페이로드(payload) 데이터를 6MHz의 채널에 8VSB(8-level Vestigial SideBand)로 변조하여 전송하는 것을 근간으로 한다. 상기 VSB 방식은 신호를 진폭 변조했을 때, 반송파를 중심으로 위 아래로 생기는 두 개의 측대역중 한쪽 측대역 신호를 크게 감쇠시켰을 때의 나머지 부분만을 변조하는 방식이다. 즉 기저대역의 한쪽 측파대역 스펙트럼만을 취해 통과대역으로 옮겨서 전송하는 방식으로 밴드 영역을 효율적으로 사용하는 방식 중 하나이다.

이때 상기 VSB 변조시 기저대역(base band)의 DC 스펙트럼이 통과대역(pass band)으로 옮겨가면 톤 스펙트럼으로 바뀌게되고 이 신호를 흔히 파일롯 신호라 부른다. 즉 방송국에서 VSB 변조를 할 때 수신기에서 반송파 복구를 용이하게 하기 위해 작은 크기의 파일롯 신호를 실어서 공중으로 날려보내게 된다.

그리고 상기 규격에 의하면 데이터 프레임은 2개의 필드로 구성되어 있으며, 각 필드는 313 세그먼트로 구성된다. 상기 313 세그먼트는 다시 한 개의 2-레벨 필드동기(Field Sync) 세그먼트와 312개의 데이터 세그먼트로 구성된다. 각 데이터 세그먼트의 처음 4 심벌은 2-레벨 데이터 세그먼트 동기(Data Segment Sync) 패턴으로 구성된다.

도 1은 이러한 VSB 신호를 수신하여 복원하는 디지털 방송 수신기의 일반적인 구성 블록도이다.

먼저 안테나(101)로 입력되는 공중파 신호는 튜너(102)에서 중간 주파수(Intermediate Frequency ; IF)의 통과 대역(PassBand) 신호로 변환된다. 이 신호는 아날로그 처리부(103)를 거쳐 A/D 변환부(104)로 입력된다. 상기 아날로그 처리부(103)는 인접 채널 간섭 및 튜너에서 발생된 고주파 성분을 제거하기 위한 SAW 필터, 입력신호의 레벨을 조절하기 위한 이득 조절부(AGC) 등으로 구성된다.

상기 A/D 변환부(104)에서는 아날로그 처리부(103)에서 출력되는 아날로그 통과대역 신호를 디지털 통과대역 신호로 변환하여 위상 분리부(105)로 출력한다. 일 예로, 상기 A/D 변환부(104)에서 고정 발진자를 사용할 경우 아날로그 신호는 고정된 주파수를 갖는 디지털 신호로 변환된다.

상기 위상 분리부(105)는 상기 디지털 통과대역 신호를 위상이 서로 90°가 되는 실수 성분과 허수 성분의 통과대역 신호로 분리하여 반송파 복원부(106)로 출력한다. 여기서, 설명의 편의를 위해 상기 위상 분리부(105)에서 출력되는 실수 성분의 신호를 I 신호라 하고, 허수 성분의 신호를 Q 신호라 한다.

상기 반송파 복원부(106)는 상기 위상 분리부(105)에서 출력되는 I,Q 디지털 통과대역 신호를 I,Q 디지털 기저대역 신호로 천이한 후 심벌 클럭 복구를 위해 심벌 타이밍 복원부(107)로 출력한다.

상기 심벌 타이밍 복원부(107)는 송신단의 클럭과 수신단의 클럭을 동기화시키는 역할을 하며, 궁극적으로는 기저 대역 또는 통과대역 신호를 시간상으로 최적점에서 샘플링함으로써 등화기 출력에서의 결정 에러(decision error)를 최소화하도록 동작되어야 한다.

상기 심벌 타이밍 복원부(107)의 출력은 채널 등화부(108)로 입력된다. 상기 채널 등화부(108)는 심벌 타이밍 복원부(107)를 거친 신호에 포함된 심벌간의 간섭(Inter-Symbol Interference ; ISI)을 제거한 후 위상 추적부(109)로 출력한다. 즉, HDTV와 같은 디지털 전송 시스템에서는 송신 신호가 다중경로(multi-path) 채널을 통과하여 생기는 왜곡이나 NTSC 신호에 의한 간섭, 송수신 시스템에 의한 왜곡에 의하여 수신측에서 비트 검출에러를 일으키게 된다. 특히, 다중경로를 통한 신호의 전파는 심벌간의 간섭(ISI)을 일으켜 비트 검출 에러의 주원인이 된다. 따라서, 상기 채널 등화부(108)는 이러한 심벌간의 간섭(ISI)을 제거한다.

상기 위상 추적부(Phase Tracker, 109)는 상기 반송파 복원부(106)에서 완전하게 제거하지 못한 반송파의 잔류 위상을 보정하여 FEC부(Forward Error Correction, 110)로 출력한다.

상기 FEC부(110)는 위상 보정된 신호의 에러를 정정하여 A/V 신호 처리부(111)로 출력한다. 즉, 방송국과 같은 송신부에서 시스템에 적절한 기법을 선택하여 송신신호를 채널 부호화(encoding)하여 송신하며, 디지털 방송 수신기와 같은 수신부에서는 이를 복호화(decoding)하여 채널을 통과하면서 생긴 에러를 보정하게 된다. 이와 같은 복호화 과정을 수행하는 블록이 FEC부(110)이다.

상기 A/V 신호 처리부(111)는 MPEG-2 및 Dolby AC-3 방식으로 압축 처리된 영상 및 음성 신호를 원래대로 복원하여 영상 신호는 모니터로 전달하여 화면을 볼 수 있게 하고, 음성 신호는 스피커로 전달되어 소리를 들을 수 있게 해준다.

그러나 상기된 도 1과 같은 디지털 방송 수신기 구조를 사용하는 경우, 심벌 타이밍 복원부(107)의 성능은 반송파 복원부(106)의 성능에 의존하게 된다. 특히 반송파 복원부(106)와 심벌 타이밍 복원부(107)가 주파수 스펙트럼의 서로 다른 측대역을 사용하는 종래 기술의 경우, 심벌 타이밍 복원부(107) 자체로써는 잘 동작할 수 있는 상황이라고 하더라도, 반송파 복원이 불안정한 상황이라면, 이는 곧바로 심벌 타이밍 복원부(107)에 악영향을 주게 된다.

또한 종래의 구조에서 사용하는 반송파 복구 알고리즘인 FPLL(Frequency & Phase Locked Loop)의 경우, VSB 스펙트럼의 파일롯 신호를 사용하는데, long ghost가 인가되었을 때 데이터 패턴에 의한 영향으로 지터(jitter)가 심해지게 된다. 이 역시 심벌 타이밍 복원부(107)의 성능을 떨어뜨리는 결과를 초래하게 된다. 이는 전체 시스템의 성능 열화로 귀결된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 반송파 주파수 옵셋이 잔존하는 상황 하에서도 입력 신호로부터 정확한 심벌 타이밍 정보를 추출할 수 있도록 하는 심벌 타이밍 복원 장치 및 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 디지털 방송 수신기의 타이밍 복원 장치는, 반송파 주파수 성분만이 복구된 디지털 신호를 입력받아 양측대역을 필터링하는 전처리부; 상기 전처리부의 출력에 대해 콘쥬게이트 곱셈을 수행하여 반송파에 의한 영향을 제거하는 콘쥬게이트 곱셈기; 상기 콘쥬게이트 곱셈기의 출력으로부터 타이밍 에러를 검출하는 타이밍 에러 검출부; 및 상기 검출된 타이밍 에러의 저대역 성분에 비례하는 샘플링 클럭을 생성하는 루프 필터 및 NCO을 포함하여 구성되는 것을 특징으로 한다.

상기 반송파 주파수 성분만이 복구된 디지털 신호가 고정 주파수에 의해 샘플링되어 생성된 경우, 상기 NCO에서 출력되는 샘플링 클럭으로 상기 디지털 신호를 보정하여 출력하는 리샘플러가 더 포함되는 것을 특징으로 한다.

상기 콘쥬게이트 곱셈기의 출력으로부터 DC 및 데이터에 의한 지터를 제거하여 타이밍 에러 검출부로 출력하는 후처리부가 더 구비되는 것을 특징으로 한다.

상기 타이밍 에러 검출부는 입력 신호에 대해 복소 이득 정규화를 수행하는 이득 정규화부를 전단에 더 포함하여 구성되는 것을 특징으로 한다.

상기 이득 정규화부는 입력 신호를 실수 성분과 허수 성분의 신호로 변환하는 위상 분리기; 상기 위상 분리기에서 출력되는 실수 신호와 허수 신호를 각각 제곱하여 더하고 이 덧셈 결과에 루트를 취하여 상수 1로 나누는 연산부; 상기 위상 분리기에서 출력되는 실수 신호를 상기 연산부의 처리 시간만큼 지연시키는 지연기; 및 상기 지연기에서 지연된 실수 신호에 상기 연산부의 출력을 곱하여 상기 타이밍 에러 검출부로 출력하는 곱셈기로 구성되는 것을 특징으로 한다.

본 발명에 따른 디지털 방송 수신기의 타이밍 복원 방법은,

(a) 반송파 주파수 성분만이 복구된 디지털 신호를 입력받아 양측대역을 필터링하는 단계;

(b) 상기 (a) 단계의 출력에 대해 콘쥬게이트 곱셈을 수행하여 반송파에 의한 영향을 제거하는 단계;

(c) 상기 (b) 단계의 출력으로부터 지터를 제거한 후 제로 크로싱을 통해 타이밍 에러를 검출하는 단계; 및

(d) 상기 (c) 단계에서 검출된 타이밍 에러의 저대역 성분에 비례하는 샘플링 클럭을 생성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

상기 (c) 단계는

(c-1) 지터가 제거된 입력 신호를 실수 성분과 허수 성분의 신호로 변환하는 단계;

(c-2) 상기 (c-1) 단계에서 변환된 실수 신호와 허수 신호를 각각 제곱하여 더하고 이 덧셈 결과에 루트를 취하여 상수 1로 나누는 단계; 및

(c-3) 상기 (c-1) 단계의 실수 신호를 상기 (c-2) 단계의 연산 결과에 곱한 후 타이밍 에러 검출을 위해 출력하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예 를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

그리고 종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.

도 2는 본 발명에 따른 디지털 방송 수신기의 개략도로서, 본 출원인에 의해 기 출원된 바 있다(국내출원번호:P04-77817호, 출원일:2004.09.30).

도 2는 심한 페이딩 채널 하에서도 반송파 복원 블록이 심벌 타이밍 복원 블록에 영향을 주지 않도록 하여 디지털 방송 수신기의 성능을 향상시키는 구조이다.

즉, 중심 주파수가 6MHz 또는 5.38MHz 정도되는 아날로그 IF 신호는 A/D 변환부(104)에서 디지털화된 후, VSB 복조부(200)의 CFLL(Coarse Frequency Locked Loop)부(201)로 입력된다. 상기 CFLL부(201)는 종래 기술의 FPLL과 달리 반송파에 있는 위상 성분은 추적을 하지 않고 단지 반송파의 주파수 성분만을 추적한다. 상기 CFLL부(201)를 통과한 데이터는 기저대역 신호에 가까우나, 반송파의 잔류위상을 포함하고 있기 때문에 통과 대역 신호라 할 수 있다. 이렇게 CFLL부(201)에서 반송파의 주파수 성분만을 추적하게 하면 반송파 복구시 빠른 포착 시간을 확보할 수 있어 다이나믹(dynamic)한 채널 환경에서 반송파의 주파수 추적을 빠르게 할 수 있게 한다. 뿐만 아니라 CFLL부(201)는 반송파의 주파수만 포착하게 함으로써, 종래 기술 대비 훨씬 넓은 pull-in 특성을 가져 올 수 있다.

그리고 상기 CFLL부(201)를 통과한 데이터는 심벌 타이밍 복원부(202)로 입력된다. 이때 입력 신호가 반송파 잔류 위상 성분을 포함하고 있으므로 심벌 타이밍 복원부(202)는 통과대역에서 동작하도록 설계되어야 하며, 도 2에서 pass-band TR이라 표현하였다. 상기 심벌 타이밍 복원부(202)를 통과한 데이터는 Fine PLL(Phase Locked Loop)부(203)로 인가되어 잔류 반송파 위상 성분을 추적하게 된다. 상기 Fine PLL부(203)에서는 큰 반송파의 주파수 옵셋에 대처할 필요가 없기 때문에 반송파의 위상 추적 성능에 최적화된 알고리즘의 적용이 가능하다. 따라서, 전체적으로 디지털 방송 수신기의 성능을 향상시킬 수 있다.

본 발명은 반송파 잔류 위상이 포함된 신호로부터 정확한 심벌 타이밍 정보를 얻을 수 있는 도 2의 디지털 방송 수신기의 심벌 타이밍 복원부에 관한 것이다.

본 발명에 따른 심벌 타이밍 복원 장치 및 방법은 반송파 위상뿐 아니라 수십 KHz 정도의 반송파 주파수 옵셋이 있는 상황에서도 또한 견고하게 동작할 수 있다.

도 3은 이러한 본 발명에 따른 심벌 타이밍 복원 장치의 일 실시예를 나타낸 구성 블록도로서, 리샘플러(Re-sampler, 301), 전처리부(Pre-processing, 302), 콘쥬게이트 곱셈기(Conjugate Multiplication, 303), 후처리부(Post-processing, 304), 타이밍 에러 검출(Timing Error Detection ; TED)부(305), 루프 필터(306), 및 NCO(Numerically Controlled Oscillator, 307)로 구성된다.

도 3에서 리샘플러(301)가 필요한 이유는 A/D 변환부(104)가 고정 주파수를 사용하여 아날로그 신호를 샘플링하였다고 가정하기 때문이다. 만일 상기 A/D 변환 부(104)가 가변 주파수를 사용하여 아날로그 신호를 샘플링한다고 가정하면, 리샘플러가 필요없으며, 대신 NCO(307)의 출력이 A/D 변환부(104)로 입력된다.

즉, 상기 리샘플러(301)는 반송파 주파수 옵셋만 보정된 통과대역 복소 신호를 상기 CFLL부(201)로부터 입력받아 심벌 주파수(fs = 10.76MHz)의 2배에 해당하는 샘플을 생성한다.

상기 리샘플러(301)의 출력은 전처리부(302)로 출력됨과 동시에 Fine PLL부(203)로 출력된다. 상기 Fine PLL부(203)는 잔류 위상을 보정하고 DC 제거, 정합 필터링을 수행한 후 채널 등화부(108)로 출력한다.

상기 전처리부(302)는 지터를 줄이기 위해 리샘플러(301)의 출력을 정교하게 필터링하여 콘쥬게이트 곱셈기(303)로 출력한다. 상기 콘쥬게이트 곱셈기(303)는 반송파에 의한 영향을 제거하기 위해 상기 전처리부(302)의 출력에 대해 콘쥬게이트 곱을 수행하여 후처리부(304)로 출력한다.

즉, 상기 콘쥬게이트 곱셈기(303)에 의해서 생성된 신호의 스펙트럼의 상단측대역은 입력신호의 반송파 주파수에 상관없이 입력 스펙트럼의 대역폭에 의해서 결정된다. 그러므로 본 발명은 이러한 특성을 이용하여 간단한 제로 크로싱 검출기(zero-crossing detector)를 사용함으로써, 통과대역 심벌 타이밍 복원 장치를 구현할 수 있게 된다.

상기 후처리부(304)에서는 콘쥬게이트 곱셈기(303)에서 생성된 DC 및 데이터에 의한 지터를 제거하기 위해서 후 필터링(post filtering) 기능과 심한 채널 페이딩이 있는 경우에도 일정한 주파수 획득 성능을 유지하기 위한 이득 제어 기능을 수행하게 된다. 상기 후처리부(304)의 출력 신호는 중심주파수

에 심벌 타이밍 옵셋이 더해진 정현파가 되며, 이 정현파는 TED부(305)로 입력된다. 상기 TED부(305)는 입력 정현파의 제로-크로싱(zero-crossing)을 감지하는 어떠한 형태의 제로 크로싱 에러 검출기를 사용해도 무방하다.

상기 TED부(305)에서 검출된 타이밍 에러 신호는 심벌 주파수(fs, 10.76MHz)로 동작하는 2차 루프 필터(306)를 통과하여 저역 통과 필터링된다. 상기 루프 필터(306)에서 저역 통과 필터링되어 출력되는 신호는 DC 성분이 되며, 이 DC 신호는 NCO(307)로 입력된다. 상기 NCO(307)는 입력 DC에 따른 샘플링 클럭을 리샘플러(301)로 제공한다.

이와 같이 심벌 타이밍 복원은 TED부(305)로 입력되는 정현파의 중심주파수가 샘플링 클럭의 1/4이 됨으로써 이루어지게 된다. 그리고 2차 루프 필터(306)의 제어 파라미터(control parameter)들은 포착 모드(acquisition mode)와 추적 모드(tracking mode)에서 가변적으로 적용될 수 있다. 예를 들어, 상기 포착 모드에서는 샘플링 주파수 복원이 용이하도록, 추적 모드에서는 잡음에 의한 영향을 최소화하도록 조절한다.

도 4의 (a)는 전처리부(302), 콘쥬게이트 곱셈기(303), 그리고 후처리부(304)를 도시하고, 도 4의 (b)는 (a)의 각 단계별 주파수 응답 특성을 자세히 도시하고 있다.

먼저, 리샘플러(301) 출력단의 주파수 응답은 잔류 반송파 주파수 옵셋이 있 을 경우에도 심벌 타이밍 복원에 문제가 없음을 강조하기 위하여, 잔류 주파수 응답을 포함하여 도시하였다. 예를 들어, 잔류 반송파 주파수 옵셋을 Δ라고 하면, 상기 리샘플러(301)에서 출력되는 신호 스펙트럼의 하단 측대역은 Δ에 위치하게 되고 상단 측대역은 Δ+fbw에 위치하게 된다. 이때 심벌 타이밍 에러는 Δ에 상관없이 순수하게 fbw에 의하여 결정되어야 한다.

앞서 설명한 바와 같이 콘쥬게이트 곱셈(conjugate multiplication)된 신호의 상단 측대역을 감지하여 타이밍 에러를 검출할 경우, 결국 상단 측대역의 위치와 롤-오프(roll-off)를 결정하는 것은 리샘플러(301)의 출력 주파수 응답(401)의 양측대역이기 때문에 콘쥬게이트 곱셈 전에 전처리부(302)에서 양측대역을 필터링하면 타이밍 에러 지터의 양을 줄여 추적 성능을 향상시킬 수 있다.

이때 상기 전처리부(302)의 경우 변조기와 전치 필터(Pre filter, BPF1)를 포함한다. 즉 상기 변조기는 도 4의 (b)의 주파수 응답(402)에서 점선으로 표시된 바와 같이, 리샘플러(301)의 출력을

로 주파수 변조(modulation)한 후 전치 필터로 출력한다. 상기 전치 필터는 송신단에서 사용한 것과 동일한 롤-오프 인자(roll-off factor)를 갖는 제곱근 상승 코사인(Square-root Raised Cosine ; SRC) 필터를 이용하며, 도 4의 (b)와 같이 주파수 변조된 신호의 양측대역을 도 4의 (b)의 주파수 응답(403)과 같이 필터링한다. 즉 상기 전치 필터는 데이터에 의한 지터를 줄이기 위해 유한 임펄스 응답(FIR) SRC 필터를 사용하는 것을 실시예로 한다.

이때 상기 전처리부(302)의 전치 필터로 무한 임펄스 응답(IIR) 타입의 통과 대역 필터를 사용하여도 비슷한 성능을 얻을 수 있다. 그러나 IIR 타입의 경우, 타이밍 에러에 미세한 양의 DC가 인가되게 되는데 이때, 측대역이 심하게 감쇄되어 타이밍 에러의 정보가 아주 작은 경우에는 타이밍 옵셋과 상관없이 한 쪽 방향으로 클럭을 밀어버리는 경우가 발생할 수 있다.

상기 전처리부(302)에서 양측대역이 필터링된 신호에 대해 콘쥬게이트 곱셈기(303)에서 콘쥬게이트 곱이 이루어지면, 도 4의 (b)의 주파수 응답(404)에서 보는 바와 같이 DC와 fbw를 중심으로 측대역들의 컨벌루션(convolution)에 의한 주파수 성분들이 생기게 된다. 이때 상기 DC 주변의 성분들은 동일 측대역간의 컨벌루션(convolution)에 의한 것으로 실제 타이밍 옵셋과는 상관이 없다. 또한 ±fbw를 중심으로 발생하는 주파수 성분들은 하단 측대역과 상단 측대역 간의 컨벌루션에 의한 값으로 입력 스펙트럼의 주파수 대역폭 fbw의 정보를 가지고 있으며 반송파 주파수 옵셋의 양에 상관없다. 물론 지터를 감쇄시키기 위해 구비된 전처리부(302)의 전치 필터에 의해 견딜 수 있는 반송파 주파수 옵셋의 양이 결정되므로, 전치 필터의 타입과 대역폭은 입력 신호의 반송파 주파수 옵셋의 최대값을 고려하여 설계되어야 한다.

이때 상기 콘쥬게이트 곱셈을 통하여 얻어진 타이밍 정보로부터 DC 값과 지터를 추가적으로 없애기 위하여 후처리부(304)의 후치 필터(Post filter)를 통과시킨다. 상기 후치 필터는 중심주파수

인 IIR 타입의 통과대역 필터(BPF2)를 사 용한다. 상기 후치 필터의 대역폭은 안정적인 포착 성능을 위하여 발생 가능한 타이밍 옵셋의 최대값을 포함하여야 하며, 추적 지터(tracking jitter)의 양을 충분히 줄일 수 있도록 설계되어야 한다. 상기 후치 필터(BPF2)의 출력 신호는 도 4의 (b)의 405와 같은 주파수 응답을 갖는다.

본 발명에 따른 심벌 타이밍 복원 장치는 다른 스펙트럼의 측대역을 이용하는 방식과 마찬가지로 스펙트럼 양측단의 감쇄 정도에 의해 영향을 받는다. 다시 말해서, 채널에 의해서 스펙트럼의 측단이 감쇄될 경우, TED 입력 정현파의 크기가 감쇄되고 따라서 타이밍 에러의 크기도 동시에 작아진다. 이러한 경우 타이밍 복원 시간이 너무 길어지거나, 심할 경우 복원이 불가능하다.

따라서 이를 방지하기 위하여 본 발명에서는 타이밍 에러 이득 정규화부(400)를 제안한다.

도 5는 본 발명에 따른 이득 정규화부의 상세 블록도로서, 위상 분리기(501), 복소 제곱기(502), 나눗셈기(503), 제1, 제2 지연기(504,505), 및 제1,제2 곱셈기(506,507)로 구성된다.

예를 들어, 이득 정규화부(400)의 복소 입력 신호를 C라고 하면, 이득 정규화부(400)는 하기의 수학식 1과 같은 이득 정규화를 수행하여 Cnorm을 생성하는데, 이중 실수부 Cnorm,I 만을 TED부(305)로 출력한다.

즉 상기 후처리부(304)의 출력 신호는 실수이기 때문에 복소 정규화를 실행하기 위해서 위상분리기(Phase Splitter, 501)로 입력된다. 상기 위상 분리기(501)는 상기 실수 신호(I)로부터 허수 신호(Q)를 생성한 후 실수 신호(I)는 복소 제곱기(502)와 제1 지연기(504)로 출력하고, 허수 신호(Q)는 상기 복소 제곱기(502)와 제2 지연기(505)로 출력한다.

상기 복소 제곱기(502)는 실수 신호(I)와 허수 신호(Q) 각각을 제곱한 후 더하여(I²+Q²), 나눗셈기(503)로 출력한다. 상기 나눗셈기(503)는 상기 복소 제곱기(502)의 출력에 루프를 씌우고 이 값을 분모로 하여 제1, 제2 곱셈기(506,507)로 출력한다. 즉 상기 복소 제곱기(502)와 나눗셈기(503)는 상기 수학식 1의 1/|C|을 출력하는데, 이 블록(502,503)은 미리 계산된 ROM 테이블을 사용하여 구현될 수 있다. 상기 제1, 제2 지연기(504,505)는 상기 복소 제곱기(502)와 나눗셈기(503)의 처리 시간만큼 실수 신호(I)와 허수 신호(Q)를 각각 지연시킨 후 제1, 제2 곱셈기(506,507)로 출력한다.

상기 제1 곱셈기(506)는 상기 나눗셈기(503)의 출력 1/|C|에 지연된 실수 신호(I)를 곱하여 이득 정규화된 실수 신호 Cnorm,I를 출력하고, 제2 곱셈기(507)는 상기 나눗셈기(503)의 출력 1/|C|에 지연된 허수 신호(Q)를 곱하여 이득 정규화된 허수 신호 Cnorm,Q를 출력한다.

상기 제1,제2 곱셈기(506,507)를 통해 얻어진 정규화된 정현파는 기존의 입력 정현파의 평균파워를 구하여 평균파워가 작을 경우 이득을 키우는 방식보다 성능이 우수하다. 즉 기존의 경우 평균 파워를 정확히 구하기 위해서는 보다 많은 샘플을 가지고 평균을 취해야 하는데, 이럴 경우 적용 시점과의 지연시간이 커지게 되므로, 채널의 변화가 빠른 상황에서는 성능이 떨어질 수 있다. 이에 반해 본 발명의 복소 이득 정규화 방법은 입력 정현파의 복소 엔벨로프(Complex Envelop)를 지연없이 1로 정규화 시켜주기 때문에 평균 파워를 이용한 방법보다 빠른 채널의 변화에 적용이 가능하다.

그리고 본 발명에 따른 심벌 타이밍 복원 장치는 잔류 반송파 주파수 옵셋이 존재하는 상황에서도 타이밍 복원이 가능하며, 특히 이득 정규화부(400)의 적용으로 다중 간섭 채널에서도 심벌 타이밍 주파수의 포착(acquisition) 성능이 우수하다.

또한 데이터에 의한 지터를 줄이기 위해서 전치 필터는 FIR SRC 필터를 사용하는 것을 실시예로 했는데, 이는 구현상의 복잡도와 루프의 지연 등을 줄이기 위해서 IIR 통과 대역 필터로 대체될 수 있다. 그리고 이득 정규화부(400)는 평균 파워를 이용한 방법 등 기타 다른 방법으로 대체될 수 있다.

이때 상기 TED부(305)가 일반적인 제로 크로싱 검출기(zero-crossing detector)라면 큰 성능의 차이없이 적용될 수 있다. 예를 들어, 상기 TED부(305)는 수정된(Modified) 가드너(Gardner) 타입의 타이밍 에러 검출기를 사용할 수 있다.

그리고 데이터 통신 시스템은 전형적으로 송신단, 수신단, 그리고 송/수신단 간의 전송경로로 구성된다. 본 발명은 여러 가지 통신 시스템에 적용될 수 있지만, 본 발명에서는 HDTV 지상파 전송 방식에 맞추어 설명하였다. 이것은 통신 시스템의 한 예일 뿐, 다른 여러 통신분야에 적용될 수 있다.

한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

상기에서 설명한 본 발명에 따른 디지털 방송 수신기의 심벌 타이밍 복원 장치 및 방법의 효과를 설명하면 다음과 같다.

첫째, 반송파 주파수 옵셋이 완전히 제거되지 않은 상황에서도 입력 신호로부터 심벌 타이밍 정보만을 추출해 냄으로써 전체적인 복조기(demodulator) 구조의 재구성이 가능하다.

둘째, 타이밍 복원 장치가 반송파 위상에 무관하게 동작함으로써, 기존의 반송파 복구를 전제로 한 대부분의 심벌 타이밍 복원 장치보다 포착 및 추적 성능이 우수하다.

셋째, 반송파 복구 회로의 불안정성으로부터 영향을 받지 않음으로써 전체적인 복조기 성능을 향상시키는 데에 적용될 수 있다.

넷째, 타이밍 복원을 전제로 한 반송파 복원 장치의 적용이 가능하다. 예를 들면, 양측대역을 동시에 이용한 반송파 복구 알고리즘을 적용할 수 있다. 그리고 반송파 복원이 완료되기 전에 심벌 타이밍을 복원함으로써, 채널 추정을 이용한 반송파 복구 알고리즘의 적용이 가능하다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (11)

1. 반송파 주파수 성분만이 복구된 디지털 신호를 입력받아 주파수 변조하고, 상기 변조된 신호의 양측대역을 필터링하는 전처리부;

   상기 전처리부의 출력에 대해 콘쥬게이트 곱셈을 수행하여 반송파에 의한 영향을 제거하는 콘쥬게이트 곱셈기;

   상기 콘쥬게이트 곱셈기의 출력으로부터 타이밍 에러를 검출하는 타이밍 에러 검출부; 및

   상기 검출된 타이밍 에러의 저대역 성분에 비례하는 샘플링 클럭을 생성하는 루프 필터 및 NCO을 포함하여 구성되는 것을 특징으로 하는 타이밍 복원 장치.
2. 제 1 항에 있어서,

   상기 반송파 주파수 성분만이 복구된 디지털 신호가 고정 주파수에 의해 샘플링되어 생성된 경우, 상기 NCO에서 출력되는 샘플링 클럭으로 상기 디지털 신호를 보정하여 출력하는 리샘플러가 더 포함되는 것을 특징으로 하는 타이밍 복원 장치.
3. 제 1 항에 있어서, 상기 전처리부는

   상기 리샘플러의 출력을

   

   로 주파수 변조한 후, 송신단에 서 사용한 것과 동일한 롤-오프 인자를 갖는 제곱근 상승 코사인(SRC) 필터로 상기 주파수 변조된 신호의 양측대역을 필터링하는 것을 특징으로 하는 타이밍 복원 장치.
4. 제 1 항에 있어서,

   상기 콘쥬게이트 곱셈기의 출력으로부터 DC 및 데이터에 의한 지터를 제거하여 타이밍 에러 검출부로 출력하는 후처리부가 더 구비되는 것을 특징으로 하는 타이밍 복원 장치.
5. 제 4 항에 있어서, 상기 후처리부는

   중심주파수

   

   (fs는 심벌 주파수)인 IIR 타입의 통과대역 필터로 구성되는 것을 특징으로 하는 타이밍 복원 장치.
6. 제 1 항 또는 제 4 항 중 어느 한 항에 있어서,

   입력 신호에 대해 복소 이득 정규화를 수행하는 이득 정규화부가 상기 타이밍 에러 검출부 전단에 더 포함되어 구성되며,

   상기 이득 정규화부는

   입력 신호를 실수 성분과 허수 성분의 신호로 변환하는 위상 분리기;

   상기 위상 분리기에서 출력되는 실수 신호와 허수 신호를 각각 제곱하여 더 하고 이 덧셈 결과에 루트를 취하여 상수 1로 나누는 연산부;

   상기 위상 분리기에서 출력되는 실수 신호를 상기 연산부의 처리 시간만큼 지연시키는 지연기; 및

   상기 지연기에서 지연된 실수 신호에 상기 연산부의 출력을 곱하여 상기 타이밍 에러 검출부로 출력하는 곱셈기로 구성되는 것을 특징으로 하는 타이밍 복원 장치.
7. 디지털화된 신호로부터 반송파의 주파수 성분만을 추적하는 CFLL부, 및 잔류 반송파 위상 성분을 추적하는 Fine PLL부를 포함하여 복조부가 구성되는 디지털 방송 수신기의 타이밍 복원 장치에 있어서,

   상기 CFLL부에서 반송파 주파수 성분만이 복구되어 출력된 디지털 신호를 주파수 변조하고, 상기 변조된 신호의 양측대역을 필터링하는 전처리부;

   상기 전처리부의 출력에 대해 콘쥬게이트 곱셈을 수행하여 반송파에 의한 영향을 제거하는 콘쥬게이트 곱셈기;

   상기 콘쥬게이트 곱셈기의 출력으로부터 DC 및 데이터에 의한 지터를 제거하는 후처리부;

   상기 후처리부에서 출력되는 신호의 제로 크로싱을 검출하여 타이밍 에러를 생성하는 타이밍 에러 검출부; 및

   상기 타이밍 에러 검출부에서 출력되는 타이밍 에러의 저대역 성분에 비례하는 샘플링 클럭을 생성하는 루프 필터 및 NCO을 포함하여 구성되는 것을 특징으로 하는 타이밍 복원 장치.
8. 제 7 항에 있어서, 상기 전처리부는

   상기 리샘플러의 출력을

   

   로 주파수 변조한 후, 송신단에서 사용한 것과 동일한 롤-오프 인자를 갖는 제곱근 상승 코사인(SRC) 필터로 상기 주파수 변조된 신호의 양측대역을 필터링하는 것을 특징으로 하는 타이밍 복원 장치.
9. 제 7 항에 있어서,

   입력 신호에 대해 복소 이득 정규화를 수행하는 이득 정규화부가 상기 후처리부와 타이밍 에러 검출부 사이에 더 포함되어 구성되며,

   상기 이득 정규화부는

   입력 신호를 실수 성분과 허수 성분의 신호로 변환하는 위상 분리기;

   상기 위상 분리기에서 출력되는 실수 신호와 허수 신호를 각각 제곱하여 더하고 이 덧셈 결과에 루트를 취하여 상수 1로 나누는 연산부;

   상기 위상 분리기에서 출력되는 실수 신호를 상기 연산부의 처리 시간만큼 지연시키는 지연기; 및

   상기 지연기에서 지연된 실수 신호에 상기 연산부의 출력을 곱하여 상기 타이밍 에러 검출부로 출력하는 곱셈기로 구성되는 것을 특징으로 하는 타이밍 복원 장치.
10. (a) 반송파 주파수 성분만이 복구된 디지털 신호를 입력받아 주파수 변조하고, 상기 변조된 신호의 양측대역을 필터링하는 단계;

    (b) 상기 (a) 단계의 출력에 대해 콘쥬게이트 곱셈을 수행하여 반송파에 의한 영향을 제거하는 단계;

    (c) 상기 (b) 단계의 출력으로부터 지터를 제거한 후 제로 크로싱을 통해 타이밍 에러를 검출하는 단계; 및

    (d) 상기 (c) 단계에서 검출된 타이밍 에러의 저대역 성분에 비례하는 샘플링 클럭을 생성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 타이밍 복원 방법.
11. 제 10 항에 있어서, 상기 (c) 단계는

    (c-1) 지터가 제거된 입력 신호를 실수 성분과 허수 성분의 신호로 변환하는 단계;

    (c-2) 상기 (c-1) 단계에서 변환된 실수 신호와 허수 신호를 각각 제곱하여 더하고 이 덧셈 결과에 루트를 취하여 상수 1로 나누는 단계; 및

    (c-3) 상기 (c-1) 단계의 실수 신호를 상기 (c-2) 단계의 연산 결과에 곱한 후 타이밍 에러 검출을 위해 출력하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 타이밍 복원 방법.

Images