KR100621827B1 - Non-volatile mechanical memory device - Google Patents
Non-volatile mechanical memory device Download PDFInfo
- Publication number
- KR100621827B1 KR100621827B1 KR1020050072475A KR20050072475A KR100621827B1 KR 100621827 B1 KR100621827 B1 KR 100621827B1 KR 1020050072475 A KR1020050072475 A KR 1020050072475A KR 20050072475 A KR20050072475 A KR 20050072475A KR 100621827 B1 KR100621827 B1 KR 100621827B1
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- electrode
- capacitor
- memory
- mechanical
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Composite Materials (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비휘발성 미케니컬 메모리에 관한 것으로, 보다 상세하게는 메모리에 전압을 인가하면 정전 구동(electrostatic actuation) 방식에 의해 이동전극이 이동하면서 캐패시터에 전하가 저장되거나 방출되는 원리를 응용한 비휘발성 미케니컬 메모리에 관한 것이다. The present invention relates to a nonvolatile mechanical memory. More specifically, when a voltage is applied to the memory, a non-mechanical memory applies a principle in which charge is stored or released in a capacitor while the moving electrode moves by an electrostatic actuation method. It relates to volatile mechanical memory.
본 발명에 따르면, 종래의 휘발성 메모리인 DRAM과 비슷한 간단한 구조를 가지면서도, 누설전류가 발생하지 않아서 리프레시가 필요없는 비휘발성 플래시 메모리를 제작할 수 있는 효과가 있다.According to the present invention, a nonvolatile flash memory which has a simple structure similar to that of a conventional volatile memory but does not have a leakage current and does not require refreshing can be manufactured.
비휘발성 메모리, 플래시 메모리, 미케니컬 메모리, 반도체 트랜지스터, MEMS 스위치 Nonvolatile Memory, Flash Memory, Mechanical Memory, Semiconductor Transistors, MEMS Switches
Description
도 1a 내지 도 1c는 종래의 메모리 소자를 나타낸 회로도.1A to 1C are circuit diagrams showing a conventional memory device.
도 2는 본 발명의 제1실시예에 따른 미케니컬 메모리의 개념을 나타낸 모식도.2 is a schematic diagram showing the concept of a mechanical memory according to a first embodiment of the present invention;
도 3은 본 발명의 제1실시예에 따른 미케니컬 메모리의 구조를 나타낸 단면도.Fig. 3 is a sectional view showing the structure of the mechanical memory according to the first embodiment of the present invention.
도 4a 내지 도 4c는 제1실시예에 따른 미케니컬 메모리의 쓰기, 지우기, 읽기 동작을 각각 나타낸 단면도.4A to 4C are cross-sectional views illustrating write, erase and read operations of the mechanical memory according to the first embodiment, respectively.
도 5는 제1실시예에 따른 미케니컬 메모리 어레이를 나타낸 회로도.Fig. 5 is a circuit diagram showing a mechanical memory array according to the first embodiment.
도 6은 본 발명의 제2실시예에 따른 미케니컬 메모리의 개념을 나타낸 모식도.6 is a schematic diagram showing the concept of a mechanical memory according to a second embodiment of the present invention.
도 7은 본 발명의 제2실시예에 따른 미케니컬 메모리의 구조를 나타낸 단면도.Fig. 7 is a sectional view showing the structure of the mechanical memory according to the second embodiment of the present invention.
도 8a 내지 도 8c는 제2실시예에 따른 미케니컬 메모리의 쓰기, 지우기, 읽기 동작을 각각 나타낸 단면도.8A to 8C are cross-sectional views illustrating write, erase, and read operations of the mechanical memory according to the second embodiment, respectively.
도 9는 제2실시예에 따른 미케니컬 메모리 어레이를 나타낸 회로도.Fig. 9 is a circuit diagram showing a mechanical memory array according to the second embodiment.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1, 2 : 제1스위치 10, 20 : 미케니컬 메모리1, 2:
100 : 기판 101 : 절연막 102 : 플로팅 게이트100
103 : 콘트롤 게이트 105 : 절연막 200 : 제2스위치103
202 : 입력전극 204 : 탄성체 206 : 이동전극202: input electrode 204: elastic body 206: moving electrode
208 : 딤플 300 : 캐패시터 302 : 기판208 dimple 300
304 : 절연막 306 : 플로팅 게이트 400 : 접지전극304: insulating film 306: floating gate 400: ground electrode
본 발명은 비휘발성 미케니컬 메모리에 관한 것으로, 보다 상세하게는 메모리에 전압을 인가하면 정전 구동(electrostatic actuation) 방식에 의해 이동전극이 이동하면서 캐패시터에 전하가 저장되거나 방출되는 원리를 응용한 비휘발성 미케니컬 메모리에 관한 것이다. The present invention relates to a nonvolatile mechanical memory. More specifically, when a voltage is applied to the memory, a non-mechanical memory applies a principle in which charge is stored or released in a capacitor while the moving electrode moves by an electrostatic actuation method. It relates to volatile mechanical memory.
지금까지 수많은 종류의 메모리 소자가 연구, 개발되고 상용화되어 반도체 산업 분야에서 많은 발전을 이루어 왔다. 일반적으로, 메모리 소자는 전원을 차단하였을 때 저장된 전하를 상실하는 휘발성 메모리(volatile memory) 소자와 전원을 차단하여도 저장된 전하를 유지하는 비휘발성 메모리(non-volatile memory) 소자로 구분된다. Until now, many kinds of memory devices have been researched, developed and commercialized, and have made much progress in the semiconductor industry. Generally, a memory device is classified into a volatile memory device that loses stored charge when the power is cut off and a non-volatile memory device that retains stored charge even when the power is cut off.
도1a 내지 도1c는 종래의 메모리 소자를 나타낸 회로도이다. 1A to 1C are circuit diagrams showing a conventional memory device.
도1a 내지 도1c는 대표적인 휘발성 메모리 소자인 DRAM(dynamic random access memory), SRAM(static random access memory)과 비휘발성 메모리 소자인 플래시 메모리(flash memory)를 각각 도시하고 있다. 1A to 1C illustrate a typical volatile memory device (DRAM), a static random access memory (SRAM), and a nonvolatile memory device, respectively, a flash memory.
DRAM의 경우에는 캐패시터(capacitor)에 전하가 저장된 후에 일정한 시간이 지나면 MOS(metal oxide semiconductor) 트랜지스터(transistor)의 누설 전류(leakage current)에 의하여 전하가 유출되므로, 유출된 전하를 보충하기 위한 부가적인 리프레시(refresh) 회로가 필수적으로 필요하게 되고 메모리 소자의 집적도가 점점 높아질수록 이러한 누설 전류의 문제가 더욱 더 커진다. In the case of DRAM, since a charge is leaked by a leakage current of a metal oxide semiconductor (MOS) transistor after a certain time after charge is stored in a capacitor, an additional element for replenishing the leaked charge is added. The necessity for a refresh circuit is essential, and the higher the integration of memory devices, the greater the problem of such leakage current.
SRAM의 경우에는 캐패시터를 사용하지 않고 MOS 트랜지스터들을 조합하여 사용하므로 전원이 차단되지 않는다면 누설 전류는 없지만, 방사선(radiation)과 같은 유해 환경(hazardous environment)에 민감하여 SER(soft error rate)이 큰 문제점을 가진다. 이에 문제점을 해결하기 위한 별도의 패키징(packaging)이 필요하므로 메모리 단가를 높이는 원인이 된다. In the case of SRAM, MOS transistors are used in combination without using a capacitor, so there is no leakage current unless the power is cut off. However, SER (soft error rate) is a big problem because it is sensitive to harmful environment such as radiation. Has This requires a separate packaging (packaging) to solve the problem is a cause of increasing the memory cost.
최근 휴대 전화, 디지털 카메라, PDA, 캠코더 등 모바일 제품의 수요가 크게 늘어나면서 비휘발성 메모리 소자, 특히 플래시 메모리에 대한 수요가 급증하고 있다. 도1c에서 보듯이 플래시 메모리는 게이트 산화막(gate oxide, 101), 플로팅 게이트(floating gate, 102), 콘트롤 게이트(control gate, 103)와 중간 절연막(ONO-oxide/nitride/oxide, 105)으로 이루어져 있다. Recently, as demand for mobile products such as mobile phones, digital cameras, PDAs, and camcorders is greatly increased, the demand for nonvolatile memory devices, especially flash memory, is rapidly increasing. As shown in FIG. 1C, the flash memory includes a
플로팅 게이트(102)에 전하를 저장하는 방법은 드레인(drain)에 고전압을 인 가하여 핫 캐리어를 주입(hot carrier injection)하는 방법과, 콘트롤 게이트(103)에 고전압을 인가하여 Fowler-Nordheim tunneling을 통해 전하를 주입하는 방법이 있다. 이처럼 플래시 메모리는 약 20V 이상의 고전압을 인가하여 쓰기(write), 지우기(erase), 읽기(read) 동작을 하므로 전력 소모가 큰 단점이 있다. 또한 쓰기, 지우기 동작 시간(write & erase time)이 느리고, 게이트 산화막 열화에 따른 전기적 신뢰성(electrical reliability) 저하, 특히 data retention, endurance 특성이 나쁘고 외부 방사선에 민감한 단점이 있다. The method of storing charge in the
이와 같은 종래 메모리 소자의 문제점을 해결하기 위해 최근 마이크로 머시닝 기술을 이용한 미케니컬 스위치(micromachined mechanical switch)를 비휘발성 메모리 소자로 응용하는 미케니컬 메모리가 연구, 개발되고 있다. In order to solve such a problem of the conventional memory device, a mechanical memory using a micromachined mechanical switch using a micromachining technology as a nonvolatile memory device has recently been researched and developed.
기존의 미케니컬 메모리에 관한 특허(미국특허 제4,979,149호, 제6,054,745호, 제6,473,361호, 제6,611,033호)를 살펴보면 상기 메모리들은 칸틸레버(cantilever) 또는 멤브레인(membrande)을 메모리 소자로 이용하므로써 구동 전압이 낮고 구동 속도가 빨라서 이에 따른 전력 소모가 낮은 장점이 있다. 또한 쓰기, 지우기 동작 시간이 빠를 뿐만 아니라 기계적으로 구동하기 때문에 전기적 신뢰성 열화가 없고 방사선에 둔감한 장점이 있다. 하지만 구조와 공정이 매우 복잡하여 크기 축소에 제한(scaling limit)이 있어 집적도가 떨어지는 단점이 있다. Referring to patents related to the conventional mechanical memory (US Pat. Nos. 4,979,149, 6,054,745, 6,473,361, 6,611,033), the memories are driven by using a cantilever or a membrane as a memory device. Low voltage and fast driving speed has the advantage of low power consumption. In addition, the write and erase operation time is not only fast, but also mechanically driven, there is no degradation of electrical reliability and insensitive to radiation. However, due to the complexity of the structure and process, there is a scaling limit to reduce the density.
미국특허 제6,509,605호 또는 국제공개출원 WO 99/63559 특허의 미케니컬 메모리 또한 칸틸레버를 메모리 소자로 사용하고 있고, 상기 메모리에 전압이 인가되었을 때 정전기력에 의한 칸틸레버의 구동으로 플로팅 게이트에 전하가 저장, 방출 되고 전압을 인가하지 않았을 때 칸틸레버와 플로팅 게이트간의 스틱션(stiction)에 의해 칸틸레버를 고정, 유지한다. The mechanical memory of U.S. Patent No. 6,509,605 or WO 99/63559 also uses a cantilever as a memory element, and when a voltage is applied to the memory, the cantilever is driven by an electrostatic force to charge the floating gate. The cantilever is fixed and held by the stiction between the cantilever and the floating gate when the voltage is stored, released and no voltage is applied.
특히 본 발명과 구조적으로 유사한 미케니컬 메모리(미국특허 제6,509,605호 또는 국제공개출원 WO 99/63559)는 스위칭 전극(switching electrode)에 전압을 인가하여 칸틸레버를 정전 구동하며 플로팅 게이트에 접촉하여 전하를 저장, 방출하고 이를 통해 메모리의 쓰기, 지우기 동작을 하며 전압을 제거하면 칸틸레버와 플로팅 게이트간의 스틱션에 의해 접촉된 상태를 지속하여 저장된 전하를 유지하는 방법을 이용한다. 이러한 미케니컬 메모리는 부가적인 스위칭 전극을 가지고 있어 메모리 단가가 높을 뿐만 아니라 스틱션을 이용하여 접촉된 상태를 유지하므로 칸틸레버에 기계적인 스트레스가 계속 가해지고 모든 메모리 셀의 스틱션을 균일하게 제어하여야 하므로 메모리 소자의 재현성, 균일성, 신뢰성의 저하를 초래한다. In particular, a mechanical memory (US Pat. No. 6,509,605 or WO 99/63559), which is structurally similar to the present invention, applies a voltage to a switching electrode to electrostatically drive a cantilever and contacts a floating gate to charge It stores and emits the memory, writes and erases the memory through it, and removes the voltage, and maintains the stored charge by maintaining the contact state by the stiction between the cantilever and the floating gate. The mechanical memory has an additional switching electrode, which not only increases the memory cost but also maintains the contact state by using the stiction, so that mechanical stress is continuously applied to the cantilever and uniform control of all memory cell stations is achieved. This results in deterioration of the reproducibility, uniformity and reliability of the memory device.
상기 메모리의 구조와 공정은 기존 미케니컬 메모리에 비해 비교적 단순하나 스틱션을 이용하여 메모리 소자의 동작을 통제하므로 메모리 소자의 기계적인 스트레스 증가에 따른 균일성, 재현성과 신뢰성이 저하되는 문제점을 안고 있다.The structure and process of the memory is relatively simple compared to the conventional mechanical memory, but since the operation of the memory device is controlled using the stiction, there is a problem that the uniformity, reproducibility and reliability of the memory device decrease due to the increase in mechanical stress have.
본 발명은 전술한 문제점들을 해결하기 위하여 안출된 것으로서, 종래의 휘발성 메모리인 DRAM과 비슷한 구조를 갖지만 반도체 트랜지스터(또는 기계적 스위치)와 캐패시터 사이에 정전 구동 방식의 기계적인 스위치를 형성하여 반도체 트랜지스터(또는 기계적 스위치)를 통한 누설 전류를 궁극적으로 차단하게 되어, 전원을 차단해도 저장된 전하가 유지되는 비휘발성 미케니컬 메모리 소자를 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has a structure similar to that of DRAM, which is a conventional volatile memory. It is an object of the present invention to provide a nonvolatile mechanical memory device that ultimately blocks leakage current through a mechanical switch, so that stored charge is maintained even when the power supply is cut off.
또한 비휘발성 미케니컬 메모리가 기계적으로 동작하므로써 SRAM과 같이 방사선에 민감하지 않아 SER이 낮기 때문에 추가 패키징이 필요 없이 인공 위성용 메모리로 사용 가능한 비휘발성 미케니컬 메모리 소자를 제공하는 것을 목적으로 한다. In addition, the purpose of the present invention is to provide a nonvolatile mechanical memory device that can be used as a satellite memory without additional packaging because SER is low because it is not sensitive to radiation such as SRAM due to mechanical operation of the nonvolatile mechanical memory.
또한 정전 구동기(electrostatic actuator)를 사용하여 전하를 플로팅 게이트에 저장하므로써 기존의 플래시 메모리 보다 낮은 동작 전압을 가질 수 있어 전력 소모가 낮고 또한 정전 구동기의 구동 속도가 빠르기 때문에 메모리의 쓰기, 지우기, 읽기의 동작 속도를 훨씬 증가시키는 비휘발성 미케니컬 메모리 소자를 제공하는 것을 목적으로 한다. In addition, by using an electrostatic actuator to store the charge in the floating gate, it can have a lower operating voltage than the conventional flash memory, so that the power consumption is low and the driving speed of the electrostatic driver is faster, so that the memory can be written, erased or read. It is an object of the present invention to provide a nonvolatile mechanical memory device which further increases the operation speed.
또한 플래시 메모리의 전하 저장 방법인 핫 캐리어 주입이나 Fowler-Nordheim tunneling을 사용하지 않으므로 게이트 절연막 파괴와 같은 전기적 신뢰성 저하가 없는 신뢰성이 우수한 비휘발성 미케니컬 메모리 소자를 제공하는 것을 목적으로 한다. Another object of the present invention is to provide a highly reliable nonvolatile mechanical memory device without deteriorating electrical reliability such as gate carrier insulation or hot carrier injection, which is a charge storage method of flash memory, and Fowler-Nordheim tunneling.
또한 종래의 미케니컬 메모리에 비해 구조가 간단하고 공정이 단순하여 크기 축소(scaling down)에 유리한 집적도가 높은 비휘발성 미케니컬 메모리 소자를 제공하는 것을 목적으로 한다. It is also an object of the present invention to provide a nonvolatile mechanical memory device having a high degree of integration, which is simple in structure and simple in process compared to a conventional mechanical memory, which is advantageous for scaling down.
또한 본 발명은 부가적인 스위칭 전극을 사용하지 않고 반도체 기판을 사용하여 메모리 단가를 낮출 수 있고 또한 반도체 기판 대신 임의의 기판 위의 도전체 전극을 사용하면 기판의 종류에 무관하게 메모리를 집적할 수 있을 뿐만 아니라 전 기적 또는 기계적인 스위치를 사용하여 메모리 소자의 재현성, 균일성, 신뢰성을 높일 수 있는 비휘발성 미케니컬 메모리 소자를 제공하는 것을 목적으로 한다. In addition, the present invention can reduce the memory cost by using a semiconductor substrate without using an additional switching electrode, and by using a conductor electrode on an arbitrary substrate instead of the semiconductor substrate, the memory can be integrated regardless of the type of substrate. In addition, an object of the present invention is to provide a nonvolatile mechanical memory device that can increase the reproducibility, uniformity, and reliability of the memory device by using electrical or mechanical switches.
상술한 문제점을 해결하기 위한 본 발명은 제1스위치와; 상기 제1스위치로부터 전송되는 전하를 저장하거나, 저장된 전하를 상기 스위치에 전송하는 캐패시터와; 상기 제1스위치와 상기 캐패시터 사이에 전기적으로 연결되며, 상기 제1스위치와 상기 캐패시터 사이의 전하의 전송을 기계적으로 개폐하는 제2스위치;를 포함한다.The present invention for solving the above problems and the first switch; A capacitor for storing charge transferred from the first switch or transferring the stored charge to the switch; And a second switch electrically connected between the first switch and the capacitor, the second switch mechanically opening and closing the transfer of charge between the first switch and the capacitor.
상기 제1스위치는 MOS(Metal Oxide Silicon) 트랜지스터 또는 박막 트랜지스터(Thin Film Transistor)를 포함하는 반도체 트랜지스터 스위치인 것을 특징으로 한다.The first switch may be a semiconductor transistor switch including a metal oxide silicon (MOS) transistor or a thin film transistor.
상기 제1스위치는 MEMS(Micro Electro Mechanical System) 또는 NEMS(Nano Electro Mechanical System) 스위치를 포함하는 기계적 스위치인 것을 특징으로 한다.The first switch is characterized in that the mechanical switch including a MEMS (Micro Electro Mechanical System) or NEMS (Nano Electro Mechanical System) switch.
상기 캐패시터는 제1전극과; 상기 제1전극과 소정의 거리만큼 이격되어 형성된 제2전극과; 상기 제1전극과 제2전극의 사이에 형성되어 상기 제1전극과 제2전극을 전기적으로 절연시키는 절연막;을 포함한다.The capacitor includes a first electrode; A second electrode formed to be spaced apart from the first electrode by a predetermined distance; And an insulating layer formed between the first electrode and the second electrode to electrically insulate the first electrode and the second electrode.
상기 제1전극은 도전성 반도체 기판 또는 비도전성 기판 위에 형성된 도전성 전극 중 어느 하나인 것을 특징으로 한다.The first electrode may be any one of a conductive electrode formed on a conductive semiconductor substrate or a non-conductive substrate.
상기 절연막은 산화막 또는 질화막으로 형성되는 것을 특징으로 한다.The insulating film is formed of an oxide film or a nitride film.
상기 제2전극은 도전성 플로팅 게이트인 것을 특징으로 한다.The second electrode may be a conductive floating gate.
상기 플로팅 게이트는 구리(Cu), 탄소 나노 튜브(carbon nanotube), 폴리 실리콘(poly silicon) 중의 어느 하나를 포함하는 도전성 물질로 제작되는 것을 특징으로 한다.The floating gate is made of a conductive material including any one of copper (Cu), carbon nanotubes, and polysilicon.
상기 제2스위치는 상기 캐피시터와 소정의 거리만큼 이격된 위치에 형성되며, 상기 제1스위치로부터 인가된 전압에 의한 정전기력에 의해 상기 캐패시터와 접촉하는 이동전극;을 포함한다.The second switch may be formed at a position spaced apart from the capacitor by a predetermined distance and include a moving electrode contacting the capacitor by an electrostatic force by a voltage applied from the first switch.
상기 제2스위치는 상기 이동전극과 연결되며, 상기 캐패시터와 접촉한 이동전극을 탄성력에 의하여 원위치로 복귀시키는 탄성체;를 추가로 포함한다.The second switch is connected to the moving electrode, the elastic body for returning the moving electrode in contact with the capacitor to its original position by the elastic force; further includes.
상기 제2스위치는 탄성력이 있는 재질로 형성되며, 상기 제1스위치로부터 인가된 전압에 의한 정전기력이 없어진 경우, 탄성력에 의하여 원위치로 복귀하는 것을 특징으로 한다.The second switch is formed of a material having an elastic force, and when the electrostatic force by the voltage applied from the first switch is lost, it is characterized in that to return to the original position by the elastic force.
상기 이동전극은 구리, 탄소 나노 튜브, 폴리 실리콘 중의 어느 하나를 포함하는 도전성 물질로 제작되는 것을 특징으로 한다.The moving electrode is made of a conductive material including any one of copper, carbon nanotubes, and polysilicon.
상기 탄성체는 구리, 탄소 나노 튜브, 폴리 실리콘 중의 어느 하나를 포함하는 도전성 물질로 제작되는 것을 특징으로 한다.The elastic body is made of a conductive material containing any one of copper, carbon nanotubes, polysilicon.
상기 이동전극에서 상기 캐패시터와 접촉하는 영역에는 돌출형상을 갖는 하나 또는 둘 이상의 딤플이 형성되는 것을 특징으로 한다.One or more dimples having a protruding shape may be formed in a region of the moving electrode in contact with the capacitor.
상기 딤플의 높이는 상기 이동전극과 상기 캐패시터 사이의 간격보다 상대적으로 작은 것을 특징으로 한다.The height of the dimple is relatively smaller than the distance between the moving electrode and the capacitor.
이하, 본 발명에 따른 기계적으로 동작하는 비휘발성 미케니컬 메모리의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of a mechanically operating nonvolatile mechanical memory according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 제1실시예에 따른 미케니컬 메모리(10)의 개념을 나타낸 모식도이며, 도 2를 참조하면 DRAM에서와 같이 반도체 트랜지스터로 이루어지는 제1스위치(1)에 연결된 캐패시터(300)가 존재하지만, 제1스위치(1)와 캐패시터(300) 사이에 기계적으로 전하의 전송을 개폐하는 제2스위치(200)가 별도로 존재한다.FIG. 2 is a schematic diagram showing the concept of the
그리고 캐패시터(300)는 접지전극(400)에 연결되어 데이터를 읽거나 쓰는 상태에서 그라운드 상태를 유지하도록 한다.The
제1스위치(1)는 MOS(Metal Oxide Silicon) 트랜지스터 또는 박막 트랜지스터(Thin Film Transistor)를 포함하는 반도체 트랜지스터로 이루어지는 것이 바람직하다.The
제2스위치(200)는 제1스위치(1)로부터 인가되는 전압에 의하여 발생되는 정전기력에 의해 캐패시터(300)와 접촉하면서 전하를 저장하거나 방출하면서 데이터를 기록한다.The
따라서 단순히 제1스위치(1)와 캐패시터(300)를 연결하여 구성한 DRAM에 비하여 제2스위치(200)의 동작에 의해 누설전류의 발생을 차단할 수 있으므로, 간단한 구성에 의하여도 리프레시가 필요없는 비휘발성 메모리를 제작할 수 있게 되는 것이다.Therefore, since the leakage current can be prevented by the operation of the
제1실시예First embodiment
도 3은 본 발명의 제1실시예에 따른 비휘발성 미케니컬 메모리(이하, "미케니컬 메모리"라 함)의 구조를 나타낸 단면도이다.3 is a cross-sectional view showing the structure of a nonvolatile mechanical memory (hereinafter referred to as "mechanical memory") according to the first embodiment of the present invention.
제2스위치(200)는 DRAM에서는 존재하지 않는 구성으로서, 제1스위치(1)에 연결되어 제1스위치(1)로부터 인가되는 전하를 캐패시터(300)에 저장하거나 캐패시터(300)로부터 방출하면서 메모리 소자로서 작동한다.The
제2스위치(200)에는 입력전극(202)이 형성되는데, 제1스위치(1)에 연결된 입력전극(202)에는 소정의 탄성력을 지닌 탄성체(204)가 입력전극(202)과 전기적으로 연결된 상태에서 형성된다.An
탄성체(204)의 말단에는 이동전극(206)이 탄성체(204)에 의하여 운동할 수 있는 상태로 연결되는데, 제1스위치(1)로부터 이동전극(206)까지는 전기적으로 연결된 상태이다. 이동전극(206)은 도전성 물질로 제작되며, 구리나 탄소나노튜브(CNT), 폴리 실리콘(poly silicon) 등으로 제작될 수 있을 것이다.The moving
한편, 탄성력을 지닌 구리나 탄소나노튜브, 폴리 실리콘을 사용하여 미케니컬 메모리(10)를 제작할 경우 탄성체(204)와 이동전극(206)을 일체로 형성하여 탄성력을 가진 이동전극(206)으로 제작할 수도 있을 것이다.Meanwhile, when manufacturing the
이동전극(206)의 하부면에는 소정의 크기로 돌출된 딤플(208)이 형성된다.A
입력전극(202), 탄성체(204), 이동전극(206), 딤플(208)이 제2스위치(200)를 구성하는 구성요소로 사용된다.The
제2스위치(200)와 소정의 거리만큼 이격된 상태에서 캐패시터(300)가 형성되는데, 캐패시터(300)는 기판(302), 절연막(304), 플로팅 게이트(306)로 이루어진다.The
기판(302)은 도전성의 반도체 기판으로 제작되거나, 비도전성 기판 위에 도전성 전극을 형성하여 사용할 수도 있다. 도전성의 반도체 기판을 사용하는 경우에는 실리콘 기판으로 제작할 수 있을 것이다.The
절연막(304)은 실리콘 산화막 또는 질화막을 사용할 수 있다.The insulating
플로팅 게이트(306)는 폴리 실리콘으로 제작되거나, 구리 또는 탄소 나노튜브와 같은 도전성 물질로 제작될 수 있다.The floating
이와 같이 캐패시터(300)는 기판(302), 절연막(304), 플로팅 게이트(306)로 이루어지는 것이 바람직하지만, 이러한 구성 이외에도 제1전극, 절연막, 제2전극으로 이루어져서 전하의 저장과 방출이 이루어질 수 있다면 어떠한 형태의 캐패시터(300)라도 사용될 수 있을 것이다.As described above, the
본 발명의 제1실시예에 따른 미케니컬 메모리(10)는 기판(302)을 접지시킨 상태에서 제1스위치(1)의 반도체 트랜지스터 드레인 전극에 풀인 전압(VPI) 이상의 전압을 인가하면, 입력전극(202)을 통해 이동전극(206)에 풀인 전압이 인가된다.In the
이때 이동전극(206)과 공기층, 플로팅 게이트(306)로 이루어진 캐패시터의 캐패시턴스(Cair)가 플로팅 게이트(306)와 절연막(304), 기판(302)으로 이루어진 캐패시터의 캐패시턴스(Ccapacitor) 보다 작기 때문에 대부분의 전압이 이동전극(206)과 플로팅 게이트(306) 사이에 인가되면서 이동전극(206)과 플로팅 게이트(306) 사이에 정전기력이 발생한다.In this case, the capacitance C air of the capacitor consisting of the moving
이와 같이 이동전극(206)과 플로팅 게이트(306) 사이의 캐패시턴스(Cair)가 플로팅 게이트(306)와 기판(302) 사이의 캐패시턴스(Ccapacitor)보다 작은 이유는 공기층이 절연막(304) 보다 유전상수(dielectric constant)가 훨씬 작기 때문이다. The reason why the capacitance C air between the moving
이동전극(206)은 전압의 인가에 의하여 정전기력이 발생하면서 플로팅 게이트(306)와 접촉하여 전하를 전달할 수 있고, 탄성력에 의하여 다시 원위치로 복원될 수 있는 것이라면 어떠한 구조라도 사용될 수 있다. 이와 같은 구조로는 칸틸레버(cantilever; 외팔보) 또는 양끝이 고정된 칸틸레버(양팔보)가 대표적이다.The
도 4a 내지 도 4c는 제1실시예에 따른 미케니컬 메모리의 쓰기, 지우기, 읽기 동작을 각각 나타낸 단면도로서, 이를 참조하여 미케니컬 메모리의 동작을 설명한다.4A to 4C are cross-sectional views illustrating writing, erasing, and reading operations of the mechanical memory according to the first embodiment, respectively, and describe the operation of the mechanical memory.
<쓰기 동작><Write operation>
미케니컬 메모리(10)의 쓰기 동작은 반도체 트랜지스터로 이루어진 제1스위치(1)의 게이트 전극에 문턱 전압(VDD) 이상의 전압을 인가하고, 드레인 전극에 풀인 전압(VPI) 이상의 전압을 인가함으로써 이루어진다.In the write operation of the
풀인 전압 이상의 전압이 드레인 전극에 인가되면, 제1스위치(1)가 온(on)으로 되면서 드레인 전극에 인가된 풀인 전압이 소스 전극을 통해 이동전극(206)에 전달된다.When a voltage equal to or greater than the pull-in voltage is applied to the drain electrode, the pull-in voltage applied to the drain electrode is transmitted to the moving
이동전극(206)에 전달된 전압에 의해 이동전극(206)과 플로팅 게이트(306)가 둘 사이의 정전기력에 의해 접촉되면서 플로팅 게이트(306)에 전하가 전달되고, 이동전극(206)과 플로팅 게이트(306) 사이의 전압이 같아지면 둘 사이의 정전기력이 사라져 탄성체(204)의 복원력에 의해 서로 분리되면서 플로팅 게이트(306)에 전하가 지속적으로 저장된다. The charge is transferred to the floating
그리고 제1스위치(1)의 게이트 전극에 문턱 전압 이하의 전압을 인가하여 제1스위치(1)가 오프(off)되도록 하면, 이동전극(206)이 플로팅 상태가 되어 이동전극(206)과 플로팅 게이트(306)가 같은 전압를 계속 유지하게 되므로, 인가된 전압을 제거하여도 기판(302)과 플로팅 게이트(306) 사이에 계속 전하가 저장된다.When the
<지우기 동작><Clear operation>
미케니컬 메모리(10)에 저장된 정보를 지우기 위해서는 제1스위치(1)를 온 시키고, 드레인 전극에 0V 전압을 인가하면 소스 전극을 통해 0V의 전압이 이동전극(206)에 전달된다. 0V의 전압이 인가된 이동전극(206)은 쓰기가 된, 즉 전하가 충전된 플로팅 게이트(306)와의 정전기력에 의해 접촉되고, 둘 사이의 전압이 같아지면 플로팅 게이트(306)에 저장된 전하가 방출된다. 이때에 제1스위치(1)의 게이트 전극에 문턱 전압 이하의 전압을 인가하여 제1스위치(1)가 오프 되도록 하면, 서로 분리되면서 이동전극(206)이 플로팅 상태가 되어 인가된 전압을 제거하여도 이동전극(206)과 플로팅 게이트(306)가 같은 전압을 계속 유지한다.In order to erase the information stored in the
<읽기 동작><Read operation>
미케니컬 메모리(10)의 읽기 동작은 제1스위치(1)를 온 시키고, 드레인 전극에 0V 전압과 풀인 전압 사이의 전압을 인가하고, 기판(302)을 접지전극(400)에 연결하여 이동전극(206)과 플로팅 게이트(306) 간의 정전기력에 의한 접촉을 방지하고, 이동전극(206)과 플로팅 게이트(306)와의 소신호 캐패시턴스를 측정하여 플로팅 게이트(306)의 전하의 충, 방전 상태를 확인한다. The read operation of the
이동전극(206)에 형성된 딤플(208)은 이동전극(206)과 플로팅 게이트(306)의 접촉시에 스틱션을 방지할 뿐만 아니라, 이동전극(206)과 플로팅 게이트(306) 사이의 정전기력에 의해 접촉할 때 딤플(208)에 의해 둘 사이의 최소 간격을 유지하도록 함으로써, 이동전극(206)과 플로팅 게이트(306) 사이의 캐패시턴스(Cair)가 플로팅 게이트(306)와 기판(302) 사이의 캐패시턴스(Ccapacitor)보다 커지는 것을 방지하는 역할을 한다.The
다시 말해서 이동전극(206)과 플로팅 게이트(306) 사이의 거리가 너무 짧아져서 Cair 가 커지는 것을 방지함으로써 이동전극(206)이 정전기력에 의하여 플로팅 게이트(306)에 접촉할 수 있도록 하는 것이다.In other words, the distance between the moving
도 5는 제1실시예에 따른 미케니컬 메모리 어레이를 나타낸 회로도이다. 5 is a circuit diagram illustrating a mechanical memory array according to a first embodiment.
도 5를 참조하면 미케니컬 메모리(10)의 셀 하나는 제1스위치(1), 제1스위치 (1)와 하나씩 연결된 제2스위치(200) 및 접지전극(400)과 연결된 캐패시터(300)로 이루어지고, 종래의 NOR형 플래시 메모리와 같은 구조로 배열되며 반도체 트랜지스터의 게이트 전극으로 X축 어드레싱을 하고 반도체 트랜지스터의 드레인 전극으로 Y축 어드레싱을 한다.Referring to FIG. 5, one cell of the
제2실시예Second embodiment
도 6은 본 발명의 제2실시예에 따른 미케니컬 메모리의 개념을 나타낸 모식도이다.6 is a schematic diagram showing the concept of a mechanical memory according to a second embodiment of the present invention.
제2실시예에 따른 미케니컬 메모리(20)에서는 제1실시예에서와 동일한 구조를 갖지만, 제1스위치(2)로서 반도체 트랜지스터가 아닌 기계적 스위치를 사용하는 점이 차이가 있다. 특히 본 발명에서는 MEMS(Micro Electro Mechanical System) 스위치 또는 NEMS(Nano Electro Mechanical System) 스위치를 사용함으로써 소형화와 집적화를 이룰 수 있게 된다.The
도 7은 본 발명의 제2실시예에 따른 미케니컬 메모리의 구조를 나타낸 단면도이다.7 is a cross-sectional view showing the structure of the mechanical memory according to the second embodiment of the present invention.
도 7을 참조하면, 제2실시예에 따른 미케니컬 메모리(20)는 제1실시예에 따른 미케니컬 메모리(10)의 반도체 트랜지스터 대신 기계적 스위치를 제1스위치(2)로 사용한다.Referring to FIG. 7, the
이와 같은 구성에 의하면 기계적 스위치는 제2스위치(200) 및 캐패시터(300)와 연결되어 소정의 전압을 인가하거나 제거하면서 데이터를 기록한다.According to such a configuration, the mechanical switch is connected to the
제1실시예와 비교하여 반도체 트랜지스터 대신에 기계적 스위치를 사용한다는 점을 제외하고, 제2스위치(200)와 캐패시터(300)의 구성은 동일하다. 반도체 트랜지스터 역시 하나의 스위치로서 동작을 하는 것이므로, 이를 기계적 스위치로 변환하더라도 전체적인 동작원리는 동일하다.The configuration of the
도 8a 내지 도 8c는 제2실시예에 따른 미케니컬 메모리의 쓰기, 지우기, 읽기 동작을 각각 나타낸 단면도이다.8A to 8C are cross-sectional views illustrating write, erase, and read operations of the mechanical memory according to the second embodiment, respectively.
제1실시예에서의 반도체 트랜지스터를 사용하는 제1스위치(1)의 온, 오프 동작 대신 기계적 스위치를 제1스위치(2)로 사용하면서 제1스위치(2)를 온, 오프 동작하여 제1실시예에서와 동일한 방법으로 미케니컬 메모리(20)의 쓰기, 지우기, 읽기 동작을 한다.Instead of the on / off operation of the
또한 이동전극(206)을 포함하는 제2스위치(200) 역시 제1실시예에서와 같이 칸틸레버 이외에도 다른 MEMS 정전 구동기도 사용 가능하고, 고정된 캐패시터(300)의 도전성 기판(302) 대신 임의의 비도전성 기판 위에 도전체 전극을 형성하여 사용해도 동일한 결과를 가진다.Also, the
제2실시예에 따른 미케니컬 메모리(20)에서도 제1실시예에서와 동일하게 이동전극(206)에 한 개 또는 다수의 딤플(208)을 형성하여 이동전극(206)과 플로팅 게이트(306)간의 스틱션을 방지하고, 이동전극(206)과 플로팅 게이트(306)가 정전기력에 의해 접촉할 때 딤플(208)에 의해 둘 사이의 최소 간극을 유지할 수 있도록 한다.In the
도 9는 제2실시예에 따른 미케니컬 메모리 어레이를 나타낸 회로도이다.9 is a circuit diagram illustrating a mechanical memory array according to a second embodiment.
도 9를 참조하면, 미케니컬 메모리(20)의 셀 하나는 제1스위치(2), 제1스위치(2)와 하나씩 연결된 제2스위치(200) 및 접지전극(400)과 연결된 캐패시터(300)로 이루어지고, 종래의 NOR형 플래시 메모리와 같은 구조로 배열되며 기계적 스위치의 게이트로 X축 어드레싱을 하고 입력부로 Y축 어드레싱을 한다.Referring to FIG. 9, one cell of the
이상에서 본 발명의 실시예에 따른 미케니컬 메모리를 설명하였으나 본 발명의 권리범위는 이러한 실시예에 제한되지 않으며, 당해 분야에서 통상의 지식을 가진 자가 용이하게 변형할 수 있는 범위에도 권리가 미친다.Although the above-described mechanical memory according to an embodiment of the present invention has been described, the scope of the present invention is not limited to such an embodiment, and a right can be easily modified by those skilled in the art. .
상술한 바와 같이 본 발명에 따르면, 종래의 휘발성 메모리인 DRAM과 비슷한 간단한 구조를 가지면서도, 누설전류가 발생하지 않아서 리프레시가 필요없는 비휘발성 플래시 메모리를 제작할 수 있는 효과가 있다.As described above, according to the present invention, a nonvolatile flash memory having a simple structure similar to that of a conventional volatile memory but without a leakage current does not need to be produced.
또한 본 발명에 따르면, 방사선에 민감하지 않고, 기존의 플래시 메모리보다 낮은 동작전압으로 작동시킬 수 있어서 전력소모를 줄일 수 있는 메모리를 제작할 수 있는 효과가 있다.In addition, according to the present invention, there is an effect that can produce a memory that is not sensitive to radiation and can be operated at a lower operating voltage than the conventional flash memory to reduce power consumption.
또한 플래시 메모리에서와 같은 핫 캐리어 주입이나 Fowler-Nordheim tunneling을 사용하지 않음으로써 게이트 절연막 파괴에 의한 전기적 신뢰성 저하를 방지할 수 있게 된다.In addition, by not using hot carrier injection or Fowler-Nordheim tunneling as in flash memory, it is possible to prevent the electrical reliability deterioration by the gate insulating layer destruction.
또한 종래의 미케니컬 메모리에 비해 구조가 간단하고 공정이 단순하여 크기 축소에 유리하여 집적도를 향상시킬 수 있고, 부가적인 스위칭 전극을 사용하지 않아 메모리 단가를 낮출 뿐만 아니라, 반도체 기판 대신 임의의 기판 위의 도전체 전극 사용할 수 있으므로 기존 메모리 소자와 다르게 기판의 종류에 상관없이 소자를 집적할 수 있어서 메모리 소자의 재현성, 균일성, 신뢰성을 높일 수 있다.In addition, the structure is simpler than the conventional mechanical memory, and the process is simple, which is advantageous in size reduction, thereby improving the degree of integration. Since the above-described conductor electrode can be used, unlike conventional memory devices, devices may be integrated regardless of the type of substrate, thereby improving reproducibility, uniformity, and reliability of the memory devices.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050072475A KR100621827B1 (en) | 2005-08-08 | 2005-08-08 | Non-volatile mechanical memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050072475A KR100621827B1 (en) | 2005-08-08 | 2005-08-08 | Non-volatile mechanical memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100621827B1 true KR100621827B1 (en) | 2006-09-11 |
Family
ID=37624553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050072475A KR100621827B1 (en) | 2005-08-08 | 2005-08-08 | Non-volatile mechanical memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100621827B1 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100850273B1 (en) | 2007-03-08 | 2008-08-04 | 삼성전자주식회사 | Multi-bit electro-mechanical memory device and method manufacturing the same |
KR100857085B1 (en) | 2007-05-18 | 2008-09-05 | 한국과학기술원 | Method for operating memory array using mechanical switch |
KR100876948B1 (en) | 2007-05-23 | 2009-01-09 | 삼성전자주식회사 | Multi-bit electro-mechanical memory device and method manufacturing the same |
KR100980679B1 (en) | 2008-09-02 | 2010-09-07 | 한국과학기술원 | Non-volatile multiple bit memory cell and driving method thereof |
US7821821B2 (en) | 2007-05-23 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multibit electro-mechanical device and method of manufacturing the same |
US7897424B2 (en) | 2007-02-15 | 2011-03-01 | Samsung Electronics Co., Ltd. | Method of manufacturing an electrical-mechanical memory device |
US7929341B2 (en) | 2008-03-24 | 2011-04-19 | Samsung Electronics Co., Ltd. | Electromechanical switch and method of forming the same |
KR101057108B1 (en) * | 2009-02-19 | 2011-08-17 | 건국대학교 산학협력단 | Memory Cells Containing Carbon Nanotubes |
US8391057B2 (en) | 2008-12-02 | 2013-03-05 | Samsung Electronics Co., Ltd. | Switch and method of forming the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6054745A (en) | 1999-01-04 | 2000-04-25 | International Business Machines Corporation | Nonvolatile memory cell using microelectromechanical device |
JP2004025321A (en) | 2002-06-21 | 2004-01-29 | Tokyo Electron Ltd | Mems (micro electro-mechanical system) array, its manufacturing method, and manufacturing method of mems device based on it |
JP2004063605A (en) | 2002-07-26 | 2004-02-26 | Renesas Technology Corp | Semiconductor device |
KR20040073327A (en) * | 2003-02-12 | 2004-08-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, electronic device having the same, and driving method of the same |
-
2005
- 2005-08-08 KR KR1020050072475A patent/KR100621827B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6054745A (en) | 1999-01-04 | 2000-04-25 | International Business Machines Corporation | Nonvolatile memory cell using microelectromechanical device |
JP2004025321A (en) | 2002-06-21 | 2004-01-29 | Tokyo Electron Ltd | Mems (micro electro-mechanical system) array, its manufacturing method, and manufacturing method of mems device based on it |
JP2004063605A (en) | 2002-07-26 | 2004-02-26 | Renesas Technology Corp | Semiconductor device |
KR20040073327A (en) * | 2003-02-12 | 2004-08-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, electronic device having the same, and driving method of the same |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7897424B2 (en) | 2007-02-15 | 2011-03-01 | Samsung Electronics Co., Ltd. | Method of manufacturing an electrical-mechanical memory device |
KR100850273B1 (en) | 2007-03-08 | 2008-08-04 | 삼성전자주식회사 | Multi-bit electro-mechanical memory device and method manufacturing the same |
US7791936B2 (en) | 2007-03-08 | 2010-09-07 | Samsung Electronics Co., Ltd. | Multibit electro-mechanical memory device and method of manufacturing the same |
KR100857085B1 (en) | 2007-05-18 | 2008-09-05 | 한국과학기술원 | Method for operating memory array using mechanical switch |
KR100876948B1 (en) | 2007-05-23 | 2009-01-09 | 삼성전자주식회사 | Multi-bit electro-mechanical memory device and method manufacturing the same |
US7821821B2 (en) | 2007-05-23 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multibit electro-mechanical device and method of manufacturing the same |
US7973343B2 (en) | 2007-05-23 | 2011-07-05 | Samsung Electronics Co., Ltd. | Multibit electro-mechanical memory device having cantilever electrodes |
US8222067B2 (en) | 2007-05-23 | 2012-07-17 | Samsung Electronics Co., Ltd. | Method of manufacturing multibit electro-mechanical memory device having movable electrode |
US7929341B2 (en) | 2008-03-24 | 2011-04-19 | Samsung Electronics Co., Ltd. | Electromechanical switch and method of forming the same |
KR100980679B1 (en) | 2008-09-02 | 2010-09-07 | 한국과학기술원 | Non-volatile multiple bit memory cell and driving method thereof |
US8391057B2 (en) | 2008-12-02 | 2013-03-05 | Samsung Electronics Co., Ltd. | Switch and method of forming the same |
KR101057108B1 (en) * | 2009-02-19 | 2011-08-17 | 건국대학교 산학협력단 | Memory Cells Containing Carbon Nanotubes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100621827B1 (en) | Non-volatile mechanical memory device | |
KR100651825B1 (en) | Memory array using mechanical switch, method for controlling thereof, display apparatus using mechanical switch and method for controlling thereof | |
US7349236B2 (en) | Electromechanical memory cell with torsional movement | |
US20080277718A1 (en) | 1T MEMS scalable memory cell | |
US6473361B1 (en) | Electromechanical memory cell | |
US7839710B2 (en) | Nano-electro-mechanical memory cells and devices | |
US20020151132A1 (en) | Micromachined electromechanical (MEM) random access memory array and method of making same | |
TWI496159B (en) | Three-terminal multiple-time programmable memory bitcell and array architecture | |
KR20070042585A (en) | Integrated dram-nvram multi-level memory | |
CN101273456B (en) | Shape memory device | |
WO2002091494A1 (en) | Switch element having memeory effect | |
US10950295B2 (en) | Memory cell array having three-dimensional structure | |
US20080035928A1 (en) | Vertical electromechanical memory devices and methods of manufacturing the same | |
US10153382B2 (en) | Mechanical memory transistor | |
US9165932B2 (en) | Memory cell and method of manufacturing a memory cell | |
KR100682180B1 (en) | Non-volatile ferroelectric memory device | |
KR100857085B1 (en) | Method for operating memory array using mechanical switch | |
EP1227496A1 (en) | Non-volatile memory | |
KR100810519B1 (en) | Non-volatile memory cell using mechanical switch and array thereof | |
KR100980679B1 (en) | Non-volatile multiple bit memory cell and driving method thereof | |
KR100190068B1 (en) | Circuit of non-volatile memory cell using ferroelectric gate capacitor | |
KR100682204B1 (en) | Non-volatile ferroelectric memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140827 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150826 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |