KR100609216B1 - 비휘발성 메모리 소자 - Google Patents

비휘발성 메모리 소자 Download PDF

Info

Publication number
KR100609216B1
KR100609216B1 KR1020030101072A KR20030101072A KR100609216B1 KR 100609216 B1 KR100609216 B1 KR 100609216B1 KR 1020030101072 A KR1020030101072 A KR 1020030101072A KR 20030101072 A KR20030101072 A KR 20030101072A KR 100609216 B1 KR100609216 B1 KR 100609216B1
Authority
KR
South Korea
Prior art keywords
memory device
floating gate
nonvolatile memory
gate
sidewall floating
Prior art date
Application number
KR1020030101072A
Other languages
English (en)
Other versions
KR20050069131A (ko
Inventor
정진효
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101072A priority Critical patent/KR100609216B1/ko
Priority to US11/023,426 priority patent/US7135737B2/en
Publication of KR20050069131A publication Critical patent/KR20050069131A/ko
Application granted granted Critical
Publication of KR100609216B1 publication Critical patent/KR100609216B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data

Abstract

본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 자세하게는 한 개의 트랜지스터로 2 비트를 구현할 수 있는 사이드월 플로팅 게이트를 포함하는 소자를 이용하여 비트 라인 콘택이 없는 노어 플래시 어레이를 구현하여 효과적으로 프로그램, 이레이즈, 리드 동작을 수행하고 이러한 노어 플래시 어레이를 효과적으로 구현하기 위한 셀 레이아웃을 제공하는 비휘발성 메모리 소자에 관한 것이다.
본 발명의 상기 목적은 폴리실리콘 게이트, 사이드월 플로팅 게이트, 블럭 산화막 및 소오스/드레인 영역을 포함하는 트렌지스터; 상기 폴리실리콘 게이트와 연결되며 기판에 종으로 배치되는 워드 라인 및 상기 공통 소오스/드레인 영역과 연결되며 상기 워드 라인과 수직으로 배치되는 마주보는 한 쌍의 비트 라인을 단위 셀로 구성하는 것을 특징으로 하는 비휘발성 메모리 소자에 의해 달성된다.
따라서, 본 발명의 비휘발성 메모리 소자는 면적을 1/2정도로 줄여 밀도를 두배로 향상시킬 수 있을 뿐만 아니라 프로그램/이레이즈/리드 동작을 쉽게 수행할 수 있으며 오버 이레이즈 문제와 드레인 턴온(Drain Turn-On) 문제도 발생하지 않아 신뢰성 있는 소자를 구현할 수 있는 효과가 있다.
Sidewall Floating Gate, NOR Flash Array, 2bit, Over Erase, Drain Turn-on, Bit Line Contact

Description

비휘발성 메모리 소자{Non-volatile memory device}
도 1는 종래 기술에 의한 비휘발성 메모리 소자의 단면도.
도 2는 종래 기술에 의한 비휘발성 메모리 소자의 프로그램/이레이즈 셀의 문턱 전압 분포.
도 3은 본 발명에 의한 비휘발성 메모리 소자의 단면도.
도 4은 본 발명에 의한 비휘발성 메모리 소자를 이용하여 멀티 레벨 비트 노어형 비휘발성 메모리 셀 어레이.
도 5은 본 발명에 의한 비휘발성 메모리 소자의 셀 레이아웃.
도 6은 도 5의 단위 셀을 비트 라인 방향(A-A')으로 자른 단면도.
도 7은 도 5의 단위 셀을 비트 라인 방향(B-B')으로 자른 단면도.
본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 자세하게는 한 개의 트랜지스터로 2 비트를 구현할 수 있는 사이드월 플로팅 게이트를 포함하는 소자를 이용하여 비트 라인 콘택이 없는 노어 플래시 어레이를 구현하여 효과적으로 프로그램, 이레이즈, 리드 동작을 수행하고 이러한 노어 플래시 어레이를 효과적으로 구현하기 위한 셀 레이아웃을 제공하는 비휘발성 메모리 소자에 관한 것이다.
일반적으로 반도체 메모리 장치는 크게 휘발성 메모리(volatile memory)와 비휘발성 메모리(non-volatile memory)로 구분된다. 휘발성 메모리의 대부분은 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등의 RAM이 차지하고 있으며, 전원 인가시 데이타의 입력 및 보존이 가능하지만, 전원 제거시 데이타가 휘발되어 보존이 불가능한 특징을 가진다. 반면에, ROM(Read Only Memory)이 대부분을 차지하고 있는 비휘발성 메모리는 전원이 인가되지 않아도 데이타가 보존되는 특징을 가진다.
현재, 공정기술 측면에서 비휘발성 메모리 장치는 플로팅 게이트(floating gate) 계열과 두 종류 이상의 유전막이 2중 또는 3중으로 적층된 MIS(Metal Insulator Semiconductor) 계열로 구분된다.
플로팅 게이트 계열의 메모리 장치는 전위 우물(potential well)을 이용하여 기억 특성을 구현하며, 현재 플래시 EEPROM(Electrically Erasable Programmable Read Only Memory)으로 가장 널리 응용되고 있는 ETOX(EPROM Tunnel Oxide) 구조가 대표적이다.
반면에 MIS 계열은 유전막 벌크, 유전막-유전막 계면 및 유전막-반도체 계면에 존재하는 트랩(trap)을 이용하여 기억 기능을 수행한다. 현재 플래시 EEPROM으로 주로 응용되고 있는 MONOS/SONOS(Metal/Silicon ONO Semiconductor)구조가 대표 적인 예이다.
종래의 SONOS 메모리 소자는 P형 실리콘 기판에 터널 산화막, 트랩 질화막, 블럭 산화막을 차례로 증착하고 그 위에 게이트가 증착되어 있는 구조로 되어 있다.
SONOS 메모리 소자의 경우 주로 프로그램은 FN(Fowler- Nordheim) 터널링 또는 직접 터널링 방식으로 전자를 터널링시켜 트랩 질화막 내에 존재하는 트랩 사이트에 전자를 트랩시켜 문턱전압을 증가시키며 이레이즈도 프로그램과 마찬가지로 FN 터널링, 직접 터널링, 트랩 보조 터널링(Trap Assisted Tunneling) 등과 같은 터널링 방식으로 전자를 터널링시켜 P형 실리콘 기판으로 빼내어 문턱전압을 감소시키게 된다.
종래의 SONOS 소자의 경우 프로그램과 이레이즈에 모두 터널링 방식을 사용하기 때문에 적정 프로그램과 이레이즈 스피드를 얻기 위해서는 터널 산화막을 20Å 내외로 얇게 증착하여야 하며 이로 인해 리텐션 특성이 좋지 않은 단점이 있다. 이러한 SONOS 소자의 단점을 해결하기 위해 터널 산화막의 두께를 증가시키고 프로그램은 열 전자 주입 방식을 사용하고 이레이즈는 열 정공 주입(Hot Hole Injection) 방식을 사용하는 경우도 있으나 이 경우 리텐션 특성은 개선이 되나 열 정공 주입에 의한 프로그램 내구성(Endurance) 특성이 급격히 악화되는 단점이 있다.
도 1는 종래의 단일 비트 스택 게이트(Single Bit Stack Gate) 형태의 플로 팅 게이트 소자를 나타낸 것으로 P형 실리콘 기판(11)에 터널 산화막으로 SiO2(14)를 성장시키고 그 위에 폴리 실리콘 플로팅 게이트(15)를 증착하고 그 위에 커플링 비를 증가시키기 위해 ONO층(16)을 증착하며 그 위에 컨트롤 게이트(17)를 형성시킨다. 상기 게이트의 양측 하부에는 소오스(13) 및 드레인(12)이 형성된다.
도 2는 종래의 단일 비트 스택 게이트 형태의 플로팅 게이트 소자의 프로그램/이레이즈 셀의 문턱 전압 분포를 나타낸 것으로 이레이즈 동작시 오버 이레이즈(Over Erase)에 의해 문턱전압이 0[V]이하로 떨어지는 셀(18)이 존재하며 이레이즈 문턱 전압 분포가 프로그램 문턱 전압 분포 보다 커서 문턱 전압 윈도우가 줄어들게 된다. 이렇게 비트 라인(Bit Line)상에 오버 이레이즈된 셀이 하나라도 존재하면 오버 이레이즈된 셀에 의해 비트 라인에 전류가 많이 흘러 비트 라인상에 존재하는 다른 셀의 데이터를 전혀 읽지 못하는 문제가 발생한다. 이러한 오버 이레이즈 문제는 플레시 메모리 셀 내의 액티브 영역의 CD(Critical Dimension), 터널 산화막 두께, 정션 오버랩(Junction Overlap), 플로팅 게이트 CD, 플로팅 게이트 표면의 거칠기, ONO층의 두께(Thickness), 터널 산화막의 손상(Damage), 터널 산화막의 국부적인 얇음(Thining)현상, 핀홀(Pin Hole) 등 많은 공정 요소에 의해 발생될 수 있다. 이러한 오버 이레이즈 문제는 여러가지 구조적인 문제로 근본적인 문제해결이 어려워 대개의 경우 오버 이레이즈된 셀들을 검출(Detect)하여 리프로그램(Reprogram)시켜 오버 이레이즈된 셀들의 문턱전압을 높여주는 방식을 사용하고 있다. 이 경우 테스트 시간도 길어지며 오버 이레이즈 셀 을 회복(Recovery)시키기 위해 추가적인 복잡한 회로가 필요하다. 또한 이레이즈 상태의 문턱 전압 분포가 크며 이후 프로그램 상태의 문턱 전압 분포에도 영향을 주어 문턱 전압 윈도우를 감소시키며 멀티 레벨 비트(Multi Level Bit)를 구현하기 어려운 문제점 등이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 한 개의 트랜지스터로 2 비트를 구현할 수 있는 사이드월 플로팅 게이트를 포함하는 소자를 이용하여 비트 라인 콘택이 없는 노어 플래시 어레이를 구현하여 효과적으로 프로그램, 이레이즈, 리드 동작을 수행할 수 있는 비휘발성 메모리 소자를 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 폴리실리콘 게이트, 사이드월 플로팅 게이트, 블럭 산화막 및 소오스/드레인 영역을 포함하는 트렌지스터; 상기 폴리실리콘 게이트와 연결되며 기판에 종으로 배치되는 워드 라인 및 상기 공통 소오스/드레인 영역과 연결되며 상기 워드 라인과 수직으로 배치되는 마주보는 한 쌍의 비트 라인을 단위 셀로 구성하는 것을 특징으로 하는 비휘발성 메모리 소자에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설 명에 의해 보다 명확하게 이해될 것이다.
도 3은 본 발명의 2 비트 사이드월 프로팅 게이트 비휘발성 메모리 소자의 구조를 나타낸 도면이다.
반도체기판(101) 상에 메인 게이트인 폴리실리콘 게이트(106)가 형성되어 있다. 상기 폴리실리콘 게이트 및 기판의 사이에는 게이트 산화막(104)이 형성되어 있다. 상기 폴리실리콘 게이트의 하부 측면에는 사이드월 플로팅 게이트(103)가 형성되어 있고, 상기 폴리실리콘 게이트와 사이드월 플로팅 게이트에는 블럭 산화막(105)이 개재되어 있다. 또한 사이드월 플로팅 게이트와 기판사이에는 터널 산화막(102)이 개재되어 있다. 상기 폴리실리콘 게이트 및 사이드월 플로팅 게이트의 측벽에는 사이드월 스페이서(109)가 형성되어 있고, 상기 사이드월 스페이서 하부의 반도체 기판에 소오스/드레인 확장 영역(108)이 형성되어 있다. 또한 소오스/드레인 확장영역의 일측에는 소오스/드레인 영역(110)이 형성되어 있다. 상기 폴리실리콘 게이트는 하부 길이가 상부 길이보다 적은 T자형이며, 상기 사이드월 스페이서와 폴리실리콘 게이트 사이, 그리고 사이드월 스페이서와 사이드월 플로팅 게이트 사이에는 폴리 산화막이 형성되어 있다.
상기 소자의 동작 특성을 간단히 살펴보면 폴리실리콘 게이트 측면 아래에 형성된 사이드월 플로팅 게이트에 전자를 주입하거나 빼냄으로서 사이드월 플로팅 게이트 아래의 실리콘 기판 표면에 전위 장벽을 가변시켜 변경 가능한 소오스에서 드레인으로 전자가 주입이 안되도록 하거나 잘 되도록 함으로써 한 개의 트랜지스터로 2 비트의 비휘발성 메모리 소자를 구현하게 된다.
도 4는 본 발명에 의한 비휘발성 메모리 소자의 노어 플래시 어레이를 구현한 도면이다. 폴리실리콘 게이트, 사이드월 플로팅 게이트, 블럭 산화막 및 소오스/드레인 영역을 포함하는 트렌지스터; 상기 폴리실리콘 게이트와 연결되며 기판에 종으로 배치되는 워드 라인 및 상기 공통 소오스/드레인 영역과 연결되며 상기 워드 라인과 수직으로 배치되는 마주보는 한 쌍의 비트 라인을 단위 셀로 구성된다.
도면에 201로 표시된 2 비트 사이드월 플로팅 게이트 소자에 선택적으로 프로그램, 리드시키는 경우와 블럭 단위로 이레이즈시키는 경우에 각각의 워드 라인(폴리실리콘 게이트), 비트 라인, 바디에 인가하는 전압은 표 1과 같다.
구분 WL1 WL2 WL3 BL12 BL34 BL56 BL78 BL90 Body
Erase1 -Vwle -Vwle -Vwle F F F F F 0/Vb
Erase2 -Vwle -Vwle -Vwle 0/Ve 0/Ve 0/Ve 0/Ve 0/Ve F
Program 0 Vwlp 0 0 0 Vblp Vblp Vblp 0
Read 0 Vref 0 Vblp Vblp 0 0 0 0
우선 도 2를 참조하여 블럭 단위로 이레이즈 시키는 경우를 살펴보면 크게 사이드월 플로팅 게이트에서 채널쪽으로 전자를 F/N 터널링 시켜 빼내는 방법과 사이드월 플로팅 게이트에서 소스/드레인쪽으로 전자를 F/N 터널링 시켜 빼내는 방법 두가지가 있다.
상기 테이블에서 Erase1은 사이드월 플로팅 게이트에서 채널쪽으로 전자를 F/N 터널링 시켜 빼내는 경우 바이어스 조건을 나타낸 것으로 워드 라인(WL1, WL2, WL3)에는 -Vwle[V]를 가하고 Body에는 0[V] 또는 Vb[V]를 가하며 나머지 비트 라인(BL12, BL34, BL56, BL78, BL90)은 모두 플로팅시킨다. 따라서 채널에서 사이 드월 플로팅 게이트쪽으로 강한 전계가 인가되고 이렇게 인가된 강한 전계에 의해 사이드월 플로팅 게이트의 전위우물에 갇혀 있던 전자들이 F/N 터널링하여 실리콘 기판으로 빠져나가게 되어 문턱전압이 낮아지는 이레이즈 동작이 이루어진다. 이때 채널에서 폴리실리콘 게이트(Word Line) 영역으로도 강한 전계가 형성되기 때문에 채널 F/N 터널링 방식을 사용할 경우 채널에서 폴리실리콘 게이트쪽으로 블레이크 다운이 발생하지 않는 조건으로 설정할 필요가 있다.
또 다른 이레이즈 방법으로 상기 테이블에 나타내어진 Erase2는 사이드월 플로팅 게이트에서 소오스/드레인 쪽으로 전자를 F/N 터널링 시켜 빼내는 경우 바이어스 조건을 나타낸 것으로 워드 라인(WL1, WL2, WL3)에는 -Vwle[V]를 가하고 비트 라인(BL12, BL34, BL56, BL78, BL90)에는 0[V] 또는 Ve[V]를 인가하며 바디는 플로팅시킨다. 따라서 비트 라인에 연결된 소오스/드레인 불순물 주입 영역에서 사이드월 플로팅 게이트쪽으로 강한 전계가 인가되고 이렇게 인가된 강한 전계에 의해 사이드월 플로팅 게이트의 전위우물에 갇혀 있던 전자들이 F/N 터널링하여 소오스쪽으로 빠져나가게 되어 문턱전압이 낮아지는 이레이즈 동작이 이루어진다. 이렇게 사이드월 플로팅 게이트에서 소오스/드레인 쪽으로 F/N 터널링시켜 이레이즈 시키는 경우 채널에서 주게이트쪽으로는 전계가 강하게 형성되지 않기 때문에 브레이크 다운 문제는 발생하지 않는다.
다음, 소자를 선택적으로 프로그램시키는 경우를 보면 우선 워드 라인은 WL2에만 Vwlp[V]를 인가하고 나머지 워드 라인(WL1, WL3)에는 0[V]를 가하며 비트 라인은 BL12, BL34에는 0[V]를 인가하고 BL56, BL78, BL90에는 Vblp[V]를 가하고 바 디에는 0[V]를 인가한다. 상기 프로그램 바이어스 조건에서 2 비트 사이드월 플로팅 게이트 소자의 드레인과 소오스에 전압차가 발생하는 것은 BL34와 BL56에 연결되어 있는 2 비트 사이드월 플로팅 게이트 소자들이며 워드 라인(폴리실리콘 게이트)에 전압이 인가되는 것은 WL2 라인을 따라 형성되는 2 비트 사이드월 플로팅 게이트 소자이므로 201 셀이 형성되어 있는 2 비트 사이드월 플로팅 게이트 소자에만 드레인에서 소오스로 전류가 흐르게된다. 이때 201 셀이 형성되어 있는 영역에서 전기장이 최고가 되기 때문에 채널 전자들이 열 전자가 되고 이러한 열 전자들이 수직 전계에 의해 201 셀의 사이드월 플로팅 게이트에 형성된 전위 우물에 주입되어 문턱전압이 높아지는 프로그램 동작이 이루어 진다. 여기서 프로그램 동작시 비트 라인, 워드 라인에 각각 인가되는 Vblp, Vwlp는 열 전자 주입 효율(Hot Electron Injection Efficiency), 드레인 정션 브레이크 다운(Drain Junction Breakdown), 게이트 디스터브(Disturb), 프로그램 전압(Program Current), 드레인 디스터브 등 여러 가지 요인들에 의해 가장 최적화된 조건으로 정하게 된다. 또한 워드 라인에 인가되는 Vwlp경우 소오스쪽 사이드월 플로팅 게이트에 프로그램이 이루어져 소오스쪽 영역에 전위 장벽이 생기더라도 Vwlp를 인가할 경우 소오스쪽에서 채널로 전자들이 주입될 수 있도록 소오스쪽 전위 장벽을 충분히 낮출수 있는 조건으로 설정하여야 한다.
다음, 리드는 WL2에 Vref를 인가하고 나머지 워드 라인(WL1, WL3)에는 0[V]를 인가하며 BL12, BL34에는 Vblr을 인가하고 나머지 비트 라인(BL56, BL78, BL90)과 바디는 모두 0[V]를 인가한다. 상기 리드 바이어스 조건에서 도 2의 201 셀이 이레이즈된 상태이면 BL34(드레인)에서 BL56(소오스)으로 전류가 흐르게 되며 프로그램 상태이면BL34(드레인)에서 BL56(소오스)으로 전류가 흐르지 않아 각각의 프로그램/이레이즈 상태를 검출해 내게 된다. 여기서 리드 동작시 워드 라인에 인가하는 레퍼런스 볼테지(Reference Voltage)는 대개의 경우 이레이즈 상태의 문턱 전압중 가장 높은 전압과 프로그램 상태의 문턱 전압중 가장 낮은 전압의 중간 정도에 해당되는 전압을 선정한다. 그리고 리드 동작시 비트 라인에 인가하는 전압의 경우 비트 라인의 전압이 너무 높으면 리드되는 201 셀 좌측편 셀 즉 BL34에 연결되는 셀에 프로그램 동작이 진행될 수도 있기 때문에 대개의 경우 프로그램 동작이 진행되지 않을 정도로 낮은 전압을 인가한다.
도 5는 본 발명에 의한 비휘발성 메모리 소자의 노어 플래시 어레이 레이아웃을 나타낸 도면이다.
반도체 기판에 복수개의 나란한 활성 영역(301)들이 종과 횡으로 배치된다. 다수의 워드 라인(304)들이 상기 활성 영역의 종 방향의 상부를 가로지른다. 상기 워드 라인과 수직으로 소오스/드레인 영역(303)이 활성영역의 횡 방향 상부에 형성되어 있다. 상기 워드 라인과 활성 영역의 사이에 상기 소오스/드레인 영역과 소정부분 겹치도록 사이드월 플로팅 게이트(303)가 형성되어 있다.
도 6은 도 5의 단위 셀(305)을 워드 라인 방향(A-A')으로 자른 단면도이다.
활성 영역(401)의 상부에 워드 라인인 폴리실리콘 게이트(404)가 형성되어 있고, 상기 폴리 실리콘의 소정 영역에 활성 영역과 인접하도록 두 개의 사이드월 플로팅 게이트(403)가 마주보도록 형성되어 있다. 상기 폴리 실리콘 게이트와 활성 영역 사이에는 게이트 산화막(406)이 개재되어 있고, 상기 사이드월 플로팅 게이트와 활성 영역 사이에는 터널 산화막(405)이 개재되어 있다. 상기 사이드월 플로팅 게이트의 하부 양측인 실리콘 기판에 소오스/드레인 불순물 영역(402)이 형성되어 있다.
도 7은 도 5의 단위 셀(305)을 비트 라인 방향(B-B')으로 자른 단면도이다. 활성 영역은(501)은 소자 분리막(502)에 의하여 분리되어 있고, 상기 활성 영역의 상부에 워드 라인(504)이 위치한다. 상기 워드 라인과 활성 영역 사이에는 게이트 산화막이 구비되어 있다.
상기와 같은 2 비트 사이드월 플로팅 게이트 소자를 사용하여 하나의 트랜지스터로 2 비트로 동작하는 비트 콘택이 없는 노어 플래시 셀 어레이를 구성하고 효과적으로 프로그램/이레이즈/리드 동작을 수행할 수 있어 종래의 노어 플래시 셀 어레이가 차지하는 면적을 1/2 수준으로 줄일 수 있으며 사이드월 플로팅 게이트가 오버 이레이즈되더라도 워드 라인 즉 폴리실리콘 게이트에 0[V]를 가할 경우 채널이 Off되어버리기 때문에 오버 이레이즈에 의해 리드 에러 문제가 발생하지 않아 종래 노어 플래시 셀 어레이처럼 오버 이레이즈된 셀들을 다시 프로그램시켜 회복하는 과정이 필요없어 회복을 위한 추가적인 회로가 필요없기 때문에 회로가 간단하며 이레이즈 동작도 이레이즈 동작 과정에서 오버 이레이즈 된 셀이 있는지 없는지 검출하고 오버 이레이즈된 셀은 프로그램시켜 회복시키는 과정이 필요없기 때문에 이레이즈 동작도 간단하게 수행할 수 있다. 또한 리드시 선택되어지지 않은 셀들은 주게이트에 0[V]가 가해져 채널을 Off시켜 버리기 때문에 비트 라인 드레인 전압에 의해 선택되어지지 않은 셀이 On되어 리드 에러가 발생하는 문제도 발생하지 않는다. 따라서 본 발명의 2 비트 사이드월 플로팅 게이트 소자를 사용한 비트 콘택이 없는 노어 셀 플래시 셀 어레이의 경우 면적을 1/2정도로 줄여 밀도를 두배로 향상시킬 수 있을 뿐만 아니라 프로그램/이레이즈/리드 동작을 쉽게 수행할 수 있으며 오버 이레이즈 문제와 드레인 턴온(Drain Turn-On) 문제도 발생하지 않아 신뢰성 있는 소자를 구현할 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 비휘발성 메모리 소자는 면적을 1/2정도로 줄여 밀도를 두배로 향상시킬 수 있을 뿐만 아니라 프로그램/이레이즈/리드 동작을 쉽게 수행할 수 있으며 오버 이레이즈 문제와 드레인 턴온(Drain Turn-On) 문제도 발생하지 않아 신뢰성 있는 소자를 구현할 수 있는 효과가 있다.

Claims (7)

  1. 폴리실리콘 게이트, 사이드월 플로팅 게이트, 제 1 블럭 산화막과 제 2 블럭 산화막을 포함하는 블럭 산화막 및 공통 소오스/드레인 영역을 포함하는 트랜지스터;
    상기 폴리실리콘 게이트와 연결된 워드라인; 및
    상기 공통 소오스/드레인 영역과 연결되어 상기 워드 라인과 수직으로 배치되고 서로 마주보는 한쌍의 비트라인을 단위 셀로 구성하는 비휘발성 메모리 소자에 있어서,
    상기 비휘발성 메모리 소자는 비트 콘택이 없는 것을 특징으로 하는 비휘발성 메모리 소자.
  2. 삭제
  3. 제 1항에 있어서,
    상기 폴리실리콘 게이트는 상부의 길이가 하부의 길이보다 긴 T자형 게이트임을 특징으로 하는 비휘발성 메모리 소자.
  4. 삭제
  5. 제 1항에 있어서,
    상기 제 1 블럭 산화막은 50 내지 250Å의 두께인 Al2O3 또는 Y2O3임을 특징으로 하는 비휘발성 메모리 소자.
  6. 제 1항에 있어서,
    상기 제 2 블럭 산화막은 20 내지 150Å의 두께인 SiO2임을 특징으로 하는 비휘발성 메모리 소자.
  7. 제 1항에 있어서,
    상기 비휘발성 메모리 소자는 이레이즈 시간을 증가시킴에 따라 문턱 전압이 감소하다가 이레이즈 후반부에 일정한 문턱전압으로 수렴하는 것을 특징으로 하는 비휘발성 메모리 소자.
KR1020030101072A 2003-12-31 2003-12-31 비휘발성 메모리 소자 KR100609216B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030101072A KR100609216B1 (ko) 2003-12-31 2003-12-31 비휘발성 메모리 소자
US11/023,426 US7135737B2 (en) 2003-12-31 2004-12-29 Non-volatile flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101072A KR100609216B1 (ko) 2003-12-31 2003-12-31 비휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20050069131A KR20050069131A (ko) 2005-07-05
KR100609216B1 true KR100609216B1 (ko) 2006-08-02

Family

ID=34698855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101072A KR100609216B1 (ko) 2003-12-31 2003-12-31 비휘발성 메모리 소자

Country Status (2)

Country Link
US (1) US7135737B2 (ko)
KR (1) KR100609216B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526478B1 (ko) * 2003-12-31 2005-11-08 동부아남반도체 주식회사 반도체 소자 및 그 제조방법
KR100601915B1 (ko) * 2003-12-31 2006-07-14 동부일렉트로닉스 주식회사 비휘발성 메모리 소자
KR100602939B1 (ko) * 2003-12-31 2006-07-19 동부일렉트로닉스 주식회사 비휘발성 메모리 소자
US8642441B1 (en) 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
US7816947B1 (en) 2008-03-31 2010-10-19 Man Wang Method and apparatus for providing a non-volatile programmable transistor
US8551858B2 (en) * 2010-02-03 2013-10-08 Spansion Llc Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory
US8699273B2 (en) * 2012-07-31 2014-04-15 Spansion Llc Bitline voltage regulation in non-volatile memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284784A (en) * 1991-10-02 1994-02-08 National Semiconductor Corporation Buried bit-line source-side injection flash memory cell
US5567300A (en) * 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
US6143155A (en) * 1998-06-11 2000-11-07 Speedfam Ipec Corp. Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
US6093945A (en) * 1998-07-09 2000-07-25 Windbond Electronics Corp. Split gate flash memory with minimum over-erase problem
US7112543B2 (en) * 2001-01-04 2006-09-26 Micron Technology, Inc. Methods of forming assemblies comprising silicon-doped aluminum oxide
DE10153384B4 (de) * 2001-10-30 2007-08-02 Infineon Technologies Ag Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
US6462375B1 (en) * 2002-04-01 2002-10-08 Silicon Based Technology Corp. Scalable dual-bit flash memory cell and its contactless flash memory array
US6638409B1 (en) * 2002-05-21 2003-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stable plating performance in copper electrochemical plating
US7608882B2 (en) * 2003-08-11 2009-10-27 Macronix International Co., Ltd. Split-gate non-volatile memory

Also Published As

Publication number Publication date
US7135737B2 (en) 2006-11-14
KR20050069131A (ko) 2005-07-05
US20050139897A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
US6897522B2 (en) Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
JP4282248B2 (ja) 半導体記憶装置
US6925007B2 (en) Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
KR100964759B1 (ko) 불휘발성 반도체 기억 장치
US7471564B2 (en) Trapping storage flash memory cell structure with inversion source and drain regions
US7242612B2 (en) Non-volatile memory devices and methods for driving the same
US6583479B1 (en) Sidewall NROM and method of manufacture thereof for non-volatile memory cells
US7075143B2 (en) Apparatus and method for high sensitivity read operation
US20070247924A1 (en) Methods for erasing memory devices and multi-level programming memory device
US7184316B2 (en) Non-volatile memory cell array having common drain lines and method of operating the same
KR100706071B1 (ko) 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법
KR100346021B1 (ko) 불휘발성반도체메모리
KR101017535B1 (ko) 이산 전하 저장 소자들을 갖는 메모리의 프로그래밍
KR100609216B1 (ko) 비휘발성 메모리 소자
KR100601915B1 (ko) 비휘발성 메모리 소자
US6501681B1 (en) Using a low drain bias during erase verify to ensure complete removal of residual charge in the nitride in sonos non-volatile memories
KR101024079B1 (ko) 실리콘 질화물 전하 포획 메모리 장치
KR100602939B1 (ko) 비휘발성 메모리 소자
KR20070104685A (ko) 스플릿 게이트 멀티-비트 메모리 셀
JPH06291327A (ja) 半導体不揮発性メモリ
KR100609237B1 (ko) 비휘발성 메모리 소자
US20060226467A1 (en) P-channel charge trapping memory device with sub-gate
KR100606531B1 (ko) 플래쉬 메모리 소자의 구동 방법
KR100591122B1 (ko) 플래시메모리, 그의 구동방법 및 그의 배치구조
KR100594385B1 (ko) 비휘발성 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee