KR100604160B1 - A semiconductor?module tester capable of testing multiple semiconductor module simultaneously - Google Patents
A semiconductor?module tester capable of testing multiple semiconductor module simultaneously Download PDFInfo
- Publication number
- KR100604160B1 KR100604160B1 KR1020040045421A KR20040045421A KR100604160B1 KR 100604160 B1 KR100604160 B1 KR 100604160B1 KR 1020040045421 A KR1020040045421 A KR 1020040045421A KR 20040045421 A KR20040045421 A KR 20040045421A KR 100604160 B1 KR100604160 B1 KR 100604160B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- semiconductor module
- semiconductor
- signal
- board
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
- G01R31/318519—Test of field programmable gate arrays [FPGA]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318513—Test of Multi-Chip-Moduls
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치로서, 외부의 서버로부터 테스트 프로그램을 수신받아 테스트 패턴 신호를 생성하여 상기 복수의 반도체 모듈로 송신하고 상기 복수의 반도체 모듈로부터 출력되는 테스트 결과 신호를 수신받아 비교하는 복수의 패턴 생성 보드와, 상기 복수의 반도체 모듈과의 접속을 위한 복수의 소켓 및 상기 패턴 생성 보드와의 접속을 위한 복수의 커넥터를 포함하며 상기 패턴 생성 보드에서 입력되는 테스트 패턴 신호를 수신하여 상기 반도체 모듈로 전송하며 상기 반도체 모듈로부터 상기 테스트 결과 신호를 수신받아 상기 복수의 패턴 생성 보드로 전송하는 DUT 보드와, 상기 복수의 패턴 생성 보드와의 접속을 위한 복수의 커넥터를 포함하고 상기 복수의 패턴 생성 보드를 기구적으로 지지하며 상기 외부의 서버와의 접속을 위한 통신 인터페이스부를 포함하는 백플레인 보드와, 상기 백플레인 보드를 기구적으로 지지하며 상기 백플레인 보드에 전원을 공급하는 전원 공급부를 포함하는 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치에 관한 것이다.The present invention is a semiconductor module test apparatus for testing a plurality of semiconductor modules at the same time, receives a test program from an external server, generates a test pattern signal and transmits the test pattern signal to the plurality of semiconductor modules and the test results output from the plurality of semiconductor modules A plurality of pattern generation boards that receive and compare signals, a plurality of sockets for connection with the plurality of semiconductor modules, and a plurality of connectors for connection with the pattern generation board, and are input from the pattern generation board A DUT board which receives a pattern signal and transmits it to the semiconductor module, receives the test result signal from the semiconductor module, and transmits the test result signal to the plurality of pattern generation boards, and a plurality of connectors for connection with the plurality of pattern generation boards. Mechanically including the plurality of pattern generation boards And a plurality of semiconductor modules including a backplane board including a communication interface for connecting to the external server and a power supply unit for mechanically supporting the backplane board and supplying power to the backplane board. It relates to a semiconductor module test apparatus.
본 발명에 따르면 DC 테스트, AC 마진 테스트, 타이밍 생성기 등 종래의 메모리 모듈 테스트의 복잡한 기능을 제외하고 메모리 모듈 테스트에서 가장 핵심적이고 시간이 많이 걸리는 셀 및 코어 테스트를 중점적으로 테스트하며 종래 ATE의 구성을 단순화하여 원칩화한 FPGA를 사용함으로써 소형이고 저비용으로 양산할 수 있는 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치를 제공할 수 있다.The present invention focuses on the most critical and time-consuming cell and core tests in memory module testing, with the exception of the complex functions of conventional memory module tests such as DC tests, AC margin tests, and timing generators. By using a simple, one-chip FPGA, it is possible to provide a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules that can be produced in a small and low cost.
반도체 모듈, 테스트, 패턴 생성, DUT, FPGASemiconductor Modules, Test, Pattern Generation, DUT, FPGA
Description
도 1은 종래의 테스터의 예시적인 블록도.1 is an exemplary block diagram of a conventional tester.
도 2는 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치의 구성을 나타내는 도면.2 is a view showing the configuration of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention.
도 3은 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치의 DUT 보드의 예시적인 구성을 나타내는 도면.3 illustrates an exemplary configuration of a DUT board of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention.
도 4는 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치의 패턴 생성 보드의 예시적인 구성을 나타내는 도면.4 illustrates an exemplary configuration of a pattern generation board of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention.
도 5는 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치의 백플레인 보드의 예시적인 구성을 나타내는 도면.5 illustrates an exemplary configuration of a backplane board of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention.
도 6은 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치의 전원 공급부의 블록도.6 is a block diagram of a power supply unit of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention;
도 7은 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치의 실제 조립예를 나타내는 도면.7 is a view showing an actual assembly example of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100: 테스터 110: 전원장치100: tester 110: power supply
120: 드라이버 130: 비교기120: driver 130: comparator
140: 패턴 발생기 150: 타이밍 발생기140: pattern generator 150: timing generator
160: CPU 170: DC 테스트 회로160: CPU 170: DC test circuit
180: 반도체 소자 200: 반도체 모듈 테스트 장치180: semiconductor device 200: semiconductor module test device
210: DUT 보드 220: 패턴 생성 보드210: DUT board 220: pattern generation board
230: 백플레인 보드 240: 전원 공급부230: backplane board 240: power supply
300: 서버300: server
310: 소켓 320: 커넥터310: socket 320: connector
410: DUT 인터페이스부 420: FPGA410: DUT interface unit 420: FPGA
430: 클럭 생성기 440: PLL430: clock generator 440: PLL
450: 백플레인 인터페이스부450: backplane interface
510: 커넥터 520: 통신 인터페이스부510: connector 520: communication interface
530: 전원 인터페이스부530: power interface unit
610: 가변 전원 공급부 620: 전원 보드610: variable power supply 620: power board
630: DC 전원630: DC power
본 발명은 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장 치에 관한 것으로, 더욱 구체적으로는 DC 테스트, AC 마진 테스트, 타이밍 생성기 등 종래의 메모리 모듈 테스트의 복잡한 기능을 제외하고 메모리 모듈 테스트에서 가장 핵심적이고 시간이 많이 걸리는 셀 및 코어 테스트를 중점적으로 테스트하며 종래 ATE의 구성을 단순화하여 원칩화한 FPGA를 사용함으로써 소형이고 저비용으로 양산할 수 있는 것인 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치에 관한 것이다. The present invention relates to a semiconductor module test device for testing a plurality of semiconductor modules at the same time, more specifically, in the memory module test except for the complex functions of the conventional memory module test, such as DC test, AC margin test, timing generator A semiconductor module test device that tests core and time-consuming cell and core tests and tests multiple semiconductor modules simultaneously, which can be mass-produced in a small size and low cost by using a one-chip FPGA by simplifying the configuration of conventional ATE. It is about.
메모리 테스터는 메모리 소자의 상황, 특히 메모리 소자의 상당 부분을 차지하는 DRAM의 개발 상황에 따라서 설계되어 개발된다. 현재의 DRAM 발전 상황은 EDO(Extended Data Output) 기능을 탑재한 DRAM이나, SRDAM(Synchronous DRAM), 램버스(Rambus) DRAM에 이어서 DDR(Double Data Rate) DRAM으로 발전되고 있다. The memory tester is designed and developed in accordance with the situation of the memory device, in particular, the development situation of DRAM, which occupies a large part of the memory device. Current DRAM development is progressing to DRAM with Extended Data Output (EDO), Synchronous DRAM (SRDAM) and Rambus (DRAM) DRAM, followed by Double Data Rate (DDR) DRAM.
이러한 DRAM을 테스트하기 위해서는 메모리의 고속화에 대응하여 메모리 테스터도 고속 및 고정밀도가 요구된다. 또한 메모리의 대용량화에 따라 테스트 시간이 증가하게 되므로 테스트의 속도 역시 빨라져야 한다. 또한 소형화되고 경제적인 메모리 테스터를 구현하여 테스트 비용을 절감할 수 있어야 한다.In order to test such DRAMs, memory testers are required to have high speed and high accuracy in response to high speed of memory. In addition, since the test time increases with the increase of the memory, the test speed must also be faster. In addition, miniaturized and economical memory testers must be implemented to reduce test costs.
메모리 모듈 테스터는 전형적으로 SIMM 또는 DIMM 구성으로 되어 있는 메모리 모듈을 테스트하고 검증하는데 사용되는 장치이다. 이러한 메모리 모듈 테스터는 메모리 모듈이 실제 컴퓨터 시스템 등에 장착되어 사용되기 전에 메모리 모듈 상의 기능상 결함이 존재하는지의 여부를 검출하게 된다. Memory module testers are devices used to test and verify memory modules, typically in SIMM or DIMM configurations. Such a memory module tester detects whether a functional defect on a memory module exists before the memory module is mounted and used in an actual computer system.
메모리 모듈 테스터는 크게 하드웨어 메모리 테스터와 PC 환경에서 실행되는 소프트웨어 진단 프로그램으로 구별될 수 있다. 그러나 소프트웨어 진단 프로그램 은 메모리 모듈이 실제 컴퓨터 상에 장착되어 사용되는 경우 메모리의 상태를 진단하기 때문에 반도체 메모리 생산과정에서는 하드웨어 메모리 테스터를 주로 사용하게 된다. Memory module testers can be roughly divided into hardware memory testers and software diagnostic programs that run in a PC environment. However, since the software diagnostic program diagnoses the state of the memory when the memory module is mounted on a real computer, the hardware memory tester is mainly used in the semiconductor memory production process.
이러한 하드웨어 메모리 테스터는 ATE(automatic test equipment)라고 불리는 고급 사양의 테스터와, 중급(medium range) 메모리 테스터, 저급(low-end) 메모리 테스터 등으로 구분할 수 있다. Such hardware memory testers can be classified into high-level testers called automatic test equipment (ATE), medium range memory testers, and low-end memory testers.
반도체 모듈 테스트 공정을 수행하기 위해 전형적으로 ATE를 사용한다. 도 1에는, 종래의 일반적인 메모리 모듈 테스터로 간주할 수 있는 테스터의 개념도가 나타나 있다. 도 1에 나타내는 바와 같이, 테스터(100)는, 테스트되는 반도체 모듈 소자(180)에 전원전압을 공급하는 전원장치(110)와, 반도체 모듈 소자(180)의 입력부에 신호를 입력하는 드라이버(120)와, 반도체 모듈 소자(180)의 출력부에서 출력되는 신호와 기대치 신호를 비교하는 비교기(130)와, 반도체 모듈 소자(180)에 입력되는 신호열(테스트 패턴) 및 기대치 신호를 생성하는 패턴발생기(140)와, 반도체 모듈 소자(180)에 입력하는 신호의 인가 타이밍을 발생하는 타이밍 발생기(150)와, 이들 회로를 제어하는 컨트롤러로서의 CPU(160) 등으로 구성되어 있다. 상기 CPU(160)는 외부의 기억장치에서 테스트 프로그램을 판독하여, 그것을 운영체제(OS)에 의해 해석하면서, 테스트용의 신호(테스트 패턴)의 발생과 판정을 행하고, 소정의 테스트를 실시하도록 구성되어 있다. 테스터(100)에는, 출력부의 전압레벨 검출 등의 직류 테스트를 행하기 위한 DC 테스트회로(170)가 설치되는 경우도 있다.ATE is typically used to perform semiconductor module test processes. 1 shows a conceptual diagram of a tester which can be regarded as a conventional general memory module tester. As shown in FIG. 1, the
이러한 종래의 메모리 모듈 테스터는 DC 파라미터들이 회로의 디지털적 동작에 적합한 지를 테스트하는 DC 테스트, 신호의 전달 지연 시간, 셋업(set-up) 시간과 홀드(hold) 시간 등과 관련된 AC 마진(margin) 테스트를 포함하며 이를 위한 타이밍 생성기(timing generator) 등 다양한 기능을 가지고 있으며 메인프레임 등 부피가 크고 고가인 전용 장비를 사용하여 제작되는 것이므로 제작 비용이 높은 단점이 있다. 반도체 제조업체에서 소자의 생산 비용을 최소화하여 경쟁력을 높이기 위해서는 이러한 고비용의 ATE를 효율적으로 설계하는 것이 바람직하다. 따라서 ATE를 효율적으로 설계하여 소형이고 제작 비용을 감소시키는 것이 바람직하다.This conventional memory module tester uses a DC test to test whether the DC parameters are suitable for the digital operation of the circuit, an AC margin test related to signal propagation delay time, set-up time and hold time, and so on. It has a variety of functions such as a timing generator (timing generator) for this purpose and is manufactured by using a bulky and expensive dedicated equipment such as the main frame has a high manufacturing cost disadvantage. It is desirable for semiconductor manufacturers to efficiently design these expensive ATEs in order to minimize the cost of producing devices and increase their competitiveness. Therefore, it is desirable to design ATE efficiently to reduce the size and manufacturing cost.
본 발명의 목적은 DC 테스트, AC 마진 테스트, 타이밍 생성기 등 종래의 메모리 모듈 테스트의 복잡한 기능을 제외하고 메모리 모듈 테스트에서 가장 핵심적이고 시간이 많이 걸리는 셀 및 코어 테스트를 중점적으로 테스트하며 종래 ATE의 구성을 단순화하여 원칩화한 FPGA를 사용함으로써 소형이고 저비용으로 양산할 수 있는 것인 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치를 제공하는 데 있다.The object of the present invention is to test the most critical and time-consuming cell and core tests in the memory module test, excluding the complex functions of the conventional memory module test such as DC test, AC margin test, timing generator, etc. To provide a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules, which can be mass-produced in a small size and at low cost by using a single-chip FPGA.
상기 기술적 과제를 달성하기 위하여, 본 발명은 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치로서, 외부의 서버로부터 테스트 프로그램을 수신받아 테스트 패턴 신호를 생성하여 상기 복수의 반도체 모듈로 송신하고 상기 복수의 반도체 모듈로부터 출력되는 테스트 결과 신호를 수신받아 비교하는 복수의 패턴 생성 보드와, 상기 복수의 반도체 모듈과의 접속을 위한 복수의 소켓 및 상기 패턴 생성 보드와의 접속을 위한 복수의 커넥터를 포함하며 상기 패턴 생성 보드에서 입력되는 테스트 패턴 신호를 수신하여 상기 반도체 모듈로 전송하며 상기 반도체 모듈로부터 상기 테스트 결과 신호를 수신받아 상기 복수의 패턴 생성 보드로 전송하는 DUT 보드와, 상기 복수의 패턴 생성 보드와의 접속을 위한 복수의 커넥터를 포함하고 상기 복수의 패턴 생성 보드를 기구적으로 지지하며 상기 외부의 서버와의 접속을 위한 통신 인터페이스부를 포함하는 백플레인 보드와, 상기 백플레인 보드를 기구적으로 지지하며 상기 백플레인 보드에 전원을 공급하는 전원 공급부를 포함하는 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치를 제공한다.In order to achieve the above technical problem, the present invention is a semiconductor module test apparatus for testing a plurality of semiconductor modules at the same time, receiving a test program from an external server to generate a test pattern signal to transmit to the plurality of semiconductor modules A plurality of pattern generation boards for receiving and comparing test result signals output from the semiconductor modules of the plurality of sockets, a plurality of sockets for connection with the plurality of semiconductor modules, and a plurality of connectors for connection with the pattern generation boards; A DUT board that receives a test pattern signal input from the pattern generation board and transmits the test pattern signal to the semiconductor module, receives the test result signal from the semiconductor module, and transmits the test result signal to the plurality of pattern generation boards; Includes a plurality of connectors for connection of A backplane board that mechanically supports a plurality of pattern generation boards and includes a communication interface for connecting to an external server, and a power supply unit that mechanically supports the backplane boards and supplies power to the backplane boards. Provided is a semiconductor module test apparatus for testing a plurality of semiconductor modules simultaneously.
본 발명의 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치에서, 상기 패턴 생성 보드는, 상기 테스트 프로그램을 수신받아 상기 테스트 패턴 신호 및 기대치 신호를 생성하고 상기 반도체 모듈에 상기 테스트 패턴 신호를 전송하며 상기 반도체 모듈로부터 전송된 상기 테스트 결과 신호와 상기 기대치 신호를 비교하여 상기 반도체 모듈의 동작을 테스트하는 필드 프로그래머블 게이트 어레이와, 신호 왜곡을 최소화하며 상기 테스트 패턴 신호를 상기 반도체 모듈로 전달하고 상기 테스트 결과 신호를 수신하여 상기 필드 프로그래머블 게이트 어레이에 전송하는 DUT 인터페이스부와, 클럭을 생성하여 필드 프로그래머블 게이트 어레이에 제공하는 클럭 생성기와, 동일한 위상을 가지는 클럭 신호를 상기 DUT 인터페이스부에 전달하는 위상고정루프와, 상기 백플레인 보드와의 인터페이스를 제공하여 상기 외부의 서버와의 통신을 가능하게 하고 상기 전원 공급부로부터 전원을 공급받는 백플레인 인터페이스부를 포함하는 것이 바람직하다.In a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules of the present invention, the pattern generation board receives the test program, generates the test pattern signal and the expected signal, and transmits the test pattern signal to the semiconductor module. A field programmable gate array configured to test the operation of the semiconductor module by comparing the test result signal and the expected signal transmitted from the semiconductor module, and to minimize signal distortion and to transmit the test pattern signal to the semiconductor module and to perform the test result A DUT interface unit for receiving a signal and transmitting the signal to the field programmable gate array, a clock generator for generating a clock and providing the clock to the field programmable gate array, and transmitting a clock signal having the same phase to the DUT interface unit. It is preferable to include a backplane interface unit that provides a phase locked loop and an interface with the backplane board to enable communication with the external server and receive power from the power supply unit.
본 발명의 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치에서, 상기 DUT 인터페이스부는, 임피던스 매칭 등의 종단을 위한 저항을 포함하는 것이 바람직하다.In the semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules of the present invention, the DUT interface unit preferably includes a resistor for termination of impedance matching.
본 발명의 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치에서, 상기 통신 인터페이스부는, PCI 통신 규격을 만족하는 인터페이스인 것이 바람직하다.In a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules of the present invention, the communication interface unit is preferably an interface that satisfies the PCI communication standard.
본 발명의 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치에서, 상기 전원 공급부는, 복수의 전압을 가지는 전원을 공급하는 복수의 가변 전원 공급부와, 상기 가변 전원 공급부의 전원 공급을 제어하는 전원 보드와, 상기 전원 보드에 DC 전원을 공급하는 DC 전원을 포함하는 것이 바람직하다.In the semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules of the present invention, the power supply unit, a plurality of variable power supply for supplying a power having a plurality of voltages, and a power board for controlling the power supply of the variable power supply unit And a DC power supply for supplying DC power to the power board.
이하, 본 발명의 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치를 도면을 참조로 하여 보다 구체적으로 설명한다.Hereinafter, a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules of the present invention will be described in detail with reference to the drawings.
도 2는 본 발명에 따른 반도체 모듈 테스트 장치의 구성을 단순화하여 나타내는 도면이다. 도시된 바와 같이, 본 발명에 따른 반도체 모듈 테스트 장치(200)는, DUT(device under test) 보드(210)와, 복수의 패턴 생성 보드(220a 내지 220n)와, 백플레인 보드(back plane)(230)와, 전원 공급부(240)를 포함한다. 또한 본 발명에 따른 반도체 모듈 테스트 장치(200)는 외부의 서버(300)와 연결될 수 있다.2 is a diagram schematically illustrating a configuration of a semiconductor module test apparatus according to the present invention. As shown, the semiconductor
상기 외부의 서버(300)는 소정의 사용자 인터페이스를 제공하여 사용자가 테스트될 반도체 모듈의 특성에 맞는 테스트 프로그램을 작성할 수 있는 환경을 제공 한다. 또한 서버(300)는 반도체 모듈 테스트 장치(200)로 상기 테스트 프로그램을 송신하며 반도체 모듈 테스트 장치(200)에서 테스트를 수행한 후 테스트 결과를 송신받아 분석할 수 있는 사용자 인터페이스를 제공할 수 있다.The
상기 외부의 서버(300)와 반도체 모듈 테스트 장치(200)는 소정의 인터페이스를 통해서 접속된다. 예컨대 상기 백플레인 보드(230)와 PCI 인터페이스를 사용하여 접속하도록 구성할 수 있을 것이다.The
DUT 보드(210)는 테스트될 반도체 모듈과의 접속을 위한 복수의 소켓을 포함하며, 또한 상기 패턴 생성 보드(220a 내지 220n)와의 접속을 위한 복수의 커넥터를 포함한다. 반도체 모듈은 핸들러를 이용해서 또는 수작업으로 DUT 보드(210)의 소켓에 장착될 수 있다. 상기 DUT 보드(210)는 상기 반도체 모듈과 상기 복수의 패턴 생성 보드(220a 내지 220n)간의 신호 송수신의 인터페이스 역할을 한다.The
복수의 패턴 생성 보드(220a 내지 220n)는 동일한 패턴 생성 보드(220)로 이루어지며, 상기 외부의 서버(300)로부터 송신된 테스트 프로그램을 사용하여 상기 반도체 모듈의 테스트를 위해 필요한 일련의 신호, 즉 테스트 패턴 신호 및 기대치 신호를 생성하여 상기 테스트 패턴 신호를 상기 반도체 모듈로 송신한다. 또한 상기 반도체 모듈로부터 전송된 테스트 결과 신호와 상기 기대치 신호를 비교하여 상기 반도체 모듈의 동작을 테스트한다. 패턴 생성 보드(220)는 종래 ATE의 DC 테스트, AC 마진 테스트, 타이밍 생성기 등 복잡한 기능을 제외하고 메모리 모듈 테스트에서 가장 핵심적이고 시간이 많이 걸리는 셀 및 코어 테스트를 중점적으로 테스트하며 종래 ATE의 구성을 단순화하여 원칩화한 FPGA를 사용함으로써 원칩화한 것 이다.The plurality of
백플레인 보드(230)는 상기 복수의 패턴 생성 보드와의 접속을 위한 복수의 커넥터를 포함한다. 또한 백플레인 보드(230)는 상기 외부의 서버(300)로부터 테스트 프로그램을 수신하고 반도체 모듈 테스트 장치(200)의 테스트 결과를 외부의 서버(300)로 송신한다. The
전원 공급부(240)는 상기 DUT 보드(210)와, 복수의 패턴 생성 보드(220a 내지 220n)와, 백플레인 보드(230)에 필요한 복수의 전압을 가지는 전원을 공급하는 역할을 한다. The
도 3은 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치의 DUT 보드의 예시적인 구성을 나타내는 도면으로, 도 3의 a)는 DUT 보드의 상면을, 도 3의 b)는 DUT 보드의 하면을 각각 도시한다. 3 is a view showing an exemplary configuration of a DUT board of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention, Figure 3a) is a top surface of the DUT board, b) is a DUT The bottom of each board is shown.
도시된 바와 같이 DUT 보드(210)는 반도체 모듈과의 접속을 위한 복수의 소켓(310a 내지 310n)과 패턴 생성 보드(220a 내지 220n)와의 접속을 위한 복수의 커넥터(320a 내지 320n)를 포함한다. DUT 보드(210)는 안정적으로 반도체 모듈과 패턴 생성 보드(220a 내지 220n) 사이의 접속이 이루어지도록 하는 인터페이스의 역할을 한다. 즉 패턴 생성 보드(220a 내지 220n)에서 생성된 테스트 패턴 신호를 반도체 모듈에 신호 왜곡이 없이 전달하고 또한 반도체 모듈이 소켓에 정확히 접속될 수 있도록 기구적으로 지지(support)하는 역할을 한다. 또한 상기 반도체 모듈로부터 출력되는 테스트 결과 신호를 수신하여 상기 복수의 패턴 생성 보드(220a 내지 220n)로 전송하는 인터페이스 역할을 한다.As shown, the
도 4는 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치의 패턴 생성 보드의 예시적인 구성을 나타내는 도면이다.4 is a diagram illustrating an exemplary configuration of a pattern generation board of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention.
도시된 바와 같이, 패턴 생성 보드(220)는 DUT 인터페이스부(410)와, 필드 프로그래머블 게이트 어레이(FPGA, 420)와, 클럭 생성기(430)와, 위상고정루프(PLL, 440)와, 백플레인 인터페이스부(450)를 포함한다.As shown, the
DUT 보드(210)와의 인터페이스를 위한 DUT 인터페이스부(410)는 FPGA(420)에서 생성된 테스트 패턴 신호가 DUT 보드(210)의 커넥터(320)와 소켓(310)을 통하여 반도체 모듈까지 신호 왜곡을 최소화하며 전달될 수 있는 인터페이스를 제공하며 또한 반도체 모듈로부터 출력되는 테스트 결과 신호를 패턴 생성 보드(220)로 다시 전달하는 인터페이스를 제공한다. DUT 인터페이스부(410)는 임피던스 매칭 등의 종단을 위한 저항을 포함할 수 있다.The
FPGA(420)는 외부의 서버(300)로부터 전송된 테스트 프로그램을 수신받아 테스트 패턴 신호 및 기대치 신호를 생성하고 상기 반도체 모듈에 상기 테스트 패턴 신호를 전송하며 상기 반도체 모듈로부터 출력되는 상기 테스트 결과 신호와 상기 기대치 신호를 비교하여 상기 반도체 모듈의 동작을 테스트한다. 이 테스트 결과는 상기 외부의 서버(300)로 전송된다.The
도 1 및 도 4를 참조하면, FPGA(420)는 종래의 별도의 구성으로서 ATE에 포함되던 입력부에 신호를 입력하는 드라이버(120)와, 반도체 모듈의 출력부에서 출력되는 신호와 기대치 신호를 비교하는 비교기(130)와, 반도체 모듈에 입력되는 신호열(테스트 패턴) 및 기대치 신호를 생성하는 패턴발생기(140)의 기능을 원칩으로 내장하여 소형화 및 저비용으로 제작이 구현이 가능하도록 하였으며 또한 PLL(440)이나 전원 공급 등에 대한 제어 프로그램을 내장할 수 있다.Referring to FIGS. 1 and 4, the
클럭 생성기(430)는 기준이 되는 클럭을 생성하여 FPGA(420)와 PLL(440)에 공급하는 역할을 한다.The
PLL(440)은 FPGA(420)에서 입력받은 클럭 신호와 클럭 생성기(430)에서 피드백되는 신호 사이의 위상차를 0으로 만들어 동일한 위상을 가지는 클럭 신호를 DUT 인터페이스부(410)에 전달하는 역할을 한다.The
백플레인 인터페이스부(450)는 백플레인 보드(230)와의 인터페이스를 제공하는 역할을 하며, 백플레인 보드(230)를 통하여 외부의 서버(300)와의 통신이 가능하고, 전원 공급부(240)로부터 전원을 공급받을 수 있다. The
도 5는 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치의 백플레인 보드의 예시적인 구성을 나타내는 도면이다. 도시된 바와 같이 백플레인 보드(230)는 패턴 생성 보드(220a 내지 220n)와의 접속을 위한 복수의 커넥터(510a 내지 510n)와 전원 공급부(240)와의 접속을 위한 복수의 전원 인터페이스부(530a 내지 530k)를 포함하며, 외부의 서버(300)와의 접속을 위한 통신 인터페이스부(520)를 포함한다. 5 is a diagram illustrating an exemplary configuration of a backplane board of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention. As shown, the
백플레인 보드(230)는 전원 공급부(240)로부터 공급되는 전원을 전원 인터페이스부(530a 내지 530k)를 통하여 각 패턴 생성 보드(220a 내지 220n)에 전달하는 역할을 하며, 또한 외부의 서버(300)와의 통신 인터페이스를 제공하여 테스트 프로그램을 수신하고 테스트 결과를 송신하는 역할을 한다. The
통신 인터페이스부(520)는 예컨대 PCI 통신 규격을 만족하는 인터페이스를 제공할 수 있다. PCI 통신 규격을 만족하는 통신 인터페이스부(520)를 통하여 외부의 서버(300)와 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치 사이의 상기 테스트 프로그램이나 상기 테스트 결과 등의 데이터 수신 및 송신이 행해질 수 있다.The
도 6은 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치의 전원 공급부의 블록도이다.6 is a block diagram of a power supply unit of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention.
도시된 바와 같이 전원 공급부(240)는 복수의 가변 전원 공급부(programmable power supply)(610a 내지 610m)와, 전원(power) 보드(620)와, DC 전원(630)을 포함한다.As shown, the
가변 전원 공급부(610a 내지 610m)는 상기 백플레인 보드(230)의 전원 인터페이스부(530a 내지 530k)와 유선으로 연결되어 복수의 전압을 가지는 전원을 공급한다. 예컨대, 2.5V, 3.3V, 5V, 6V, 12V, 접지전압, -12V 등 테스트의 수행을 위해서 필요한 다양한 전압을 생성하여 공급하는 역할을 한다.The variable
전원 보드(620)는 상기 가변 전원 공급부(610a 내지 610m)의 전원 공급을 제어하는 역할을 하며 또한 상기 가변 전원 공급부(610a 내지 610m)를 기구적으로 지지하는 역할을 한다. The
DC 전원(630)은 상기 전원 보드(620)의 DC 전원을 공급하는 역할을 한다.The
상기 가변 전원 공급부(610) 및 전원 보드(620) 및 DC 전원(630)은 전원 케이블을 통하여 연결될 수 있다.The variable power supply unit 610, the
도 7은 본 발명에 따른 복수의 반도체 모듈을 동시에 테스트하는 반도체 모 듈 테스트 장치의 실제 조립예를 나타내는 도면이다.7 is a diagram illustrating an actual assembly example of a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules according to the present invention.
도시된 바와 같이, DUT 보드(210)와, 복수의 패턴 생성 보드(220a 내지 220n)와, 백플레인 보드(230)와, 전원 공급부[복수의 가변 전원 공급부(610a 내지 610m)와, 전원 보드(620)와, DC 전원(630) 포함]가 일체형으로 조립되어 구성이 되어 있는 것을 확인할 수 있다. As shown, the
비록 본원 발명이 구성이 예시적으로 설명되었지만 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 보호 범위가 이들 예시에 의해 제한되는 것은 아니며, 본원 발명의 보호 범위는 청구범위의 기재를 통하여 정하여진다.Although the present invention has been described by way of example only, it is for the purpose of illustrating the invention only, and the protection scope of the present invention is not limited by these examples, the protection scope of the present invention is defined through the description of the claims .
이상 설명한 바와 같이, 본 발명에 따르면 DC 테스트, AC 마진 테스트, 타이밍 생성기 등 종래의 메모리 모듈 테스트의 복잡한 기능을 제외하고 메모리 모듈 테스트에서 가장 핵심적이고 시간이 많이 걸리는 셀 및 코어 테스트를 중점적으로 테스트하며 종래 ATE의 구성을 단순화하여 원칩화한 FPGA를 사용함으로써 소형이고 저비용으로 양산할 수 있는 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈 테스트 장치를 제공할 수 있다.As described above, the present invention focuses on the most critical and time-consuming cell and core tests in memory module testing, with the exception of the complex functions of conventional memory module tests such as DC tests, AC margin tests, and timing generators. By simplifying the configuration of the conventional ATE and using a one-chip FPGA, it is possible to provide a semiconductor module test apparatus for simultaneously testing a plurality of semiconductor modules that can be mass-produced in a small size and at low cost.
Claims (5)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040045421A KR100604160B1 (en) | 2004-06-18 | 2004-06-18 | A semiconductor?module tester capable of testing multiple semiconductor module simultaneously |
TW094118068A TWI274166B (en) | 2004-06-18 | 2005-06-01 | Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices |
DE102005027243A DE102005027243B4 (en) | 2004-06-18 | 2005-06-13 | Semiconductor test apparatus for simultaneously testing a plurality of semiconductor devices |
US11/152,073 US7607056B2 (en) | 2004-06-18 | 2005-06-15 | Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices |
JP2005176111A JP2006003361A (en) | 2004-06-18 | 2005-06-16 | Semiconductor test device for simultaneously testing plural semiconductor elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040045421A KR100604160B1 (en) | 2004-06-18 | 2004-06-18 | A semiconductor?module tester capable of testing multiple semiconductor module simultaneously |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050120168A KR20050120168A (en) | 2005-12-22 |
KR100604160B1 true KR100604160B1 (en) | 2006-07-25 |
Family
ID=37292735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040045421A KR100604160B1 (en) | 2004-06-18 | 2004-06-18 | A semiconductor?module tester capable of testing multiple semiconductor module simultaneously |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100604160B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100995499B1 (en) * | 2008-04-18 | 2010-11-29 | 주식회사 비에스텍 | Apparatus for testing storage voltage margin |
KR101336345B1 (en) * | 2013-05-14 | 2013-12-06 | 주식회사 아이티엔티 | A device for controlling event signal of module unit test in the semiconductor test systems |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100721457B1 (en) * | 2005-11-04 | 2007-05-25 | (주)인베스트클럽 | Serve system for signal generation on multi purpose |
KR100794145B1 (en) * | 2006-08-01 | 2008-01-17 | 주식회사 유니테스트 | Apparatus for configuring memory tester |
KR100858651B1 (en) * | 2006-11-01 | 2008-09-16 | 주식회사 유니테스트 | Sequential semiconductor test apparatus |
KR100867985B1 (en) * | 2007-05-08 | 2008-11-10 | 주식회사 아이티엔티 | Apparatus for testing semiconductor using the fpga |
KR100914174B1 (en) * | 2009-02-18 | 2009-08-26 | (주) 제노맥스 | Tester interface apparatus based on field programmable gate array controller |
CN102401878A (en) * | 2010-09-08 | 2012-04-04 | 凌阳科技股份有限公司 | Testing system and method for mixed-mode IC (integrated circuit) |
KR101281823B1 (en) * | 2012-11-30 | 2013-07-04 | 주식회사 아이티엔티 | Automatic test equipment having fixed type power board and exchange type core board |
US10241146B2 (en) * | 2017-05-01 | 2019-03-26 | Advantest Corporation | Test system and method |
KR102420832B1 (en) * | 2021-07-15 | 2022-07-14 | (주) 에이피 시스템 | Apparatus and method for testing memory |
KR20230172166A (en) | 2022-06-15 | 2023-12-22 | 와이아이케이 주식회사 | Semiconductor test system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010051448A (en) * | 1999-11-05 | 2001-06-25 | 가부시키가이샤 어드밴티스트 | Module based flexible semiconductor test system |
JP2002071763A (en) * | 2000-06-01 | 2002-03-12 | Advantest Corp | Event-type test system |
-
2004
- 2004-06-18 KR KR1020040045421A patent/KR100604160B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010051448A (en) * | 1999-11-05 | 2001-06-25 | 가부시키가이샤 어드밴티스트 | Module based flexible semiconductor test system |
JP2002071763A (en) * | 2000-06-01 | 2002-03-12 | Advantest Corp | Event-type test system |
Non-Patent Citations (2)
Title |
---|
1020010051448 |
14071763 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100995499B1 (en) * | 2008-04-18 | 2010-11-29 | 주식회사 비에스텍 | Apparatus for testing storage voltage margin |
KR101336345B1 (en) * | 2013-05-14 | 2013-12-06 | 주식회사 아이티엔티 | A device for controlling event signal of module unit test in the semiconductor test systems |
Also Published As
Publication number | Publication date |
---|---|
KR20050120168A (en) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7607056B2 (en) | Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices | |
EP2047289B1 (en) | Test module with blocks of universal and specific resources | |
US6883128B2 (en) | PC and ATE integrated chip test equipment | |
EP1876458B1 (en) | Diagnosis program, switching program, test device, and diagnosis method | |
US6651204B1 (en) | Modular architecture for memory testing on event based test system | |
KR100604160B1 (en) | A semiconductor?module tester capable of testing multiple semiconductor module simultaneously | |
US9140752B2 (en) | Tester hardware | |
US20150066417A1 (en) | Test system | |
US9285427B2 (en) | Testing apparatus and testing method of electronic device | |
US20180156868A1 (en) | Testing a board assembly using test cards | |
CN113157501B (en) | ATE (automatic test equipment) tester-based AC (alternating current) parameter testing method for microsystem module | |
KR20120093888A (en) | Programmable protocol generator | |
CN111366841A (en) | FPGA programmable logic unit test equipment and use method | |
CN112034330A (en) | Automatic QC method and device for SOC chip | |
WO2023040253A1 (en) | Test board, test system and test method | |
CN112067978A (en) | FPGA screening test system and method based on FPGA | |
KR100604161B1 (en) | A semiconductor component tester capable of testing multiple semiconductor component simultaneously | |
US20050060612A1 (en) | System and method for testing a device | |
KR101452959B1 (en) | Mount-type test equipment and method thereof | |
US7652497B2 (en) | Sequential semiconductor device tester | |
US20210109154A1 (en) | Portable chip tester with integrated field programmable gate array | |
KR20030017053A (en) | Semiconductor device function testing apparatus using pc mother board | |
CN219392962U (en) | MRAM chip test system | |
CN212364515U (en) | Automatic QC device of SOC chip | |
KR100794147B1 (en) | Apparatus for controlling memory tester |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140626 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150612 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160628 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180523 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190514 Year of fee payment: 14 |