KR100586585B1 - Direct memory access method using parallel processing fifo - Google Patents

Direct memory access method using parallel processing fifo Download PDF

Info

Publication number
KR100586585B1
KR100586585B1 KR1019990002238A KR19990002238A KR100586585B1 KR 100586585 B1 KR100586585 B1 KR 100586585B1 KR 1019990002238 A KR1019990002238 A KR 1019990002238A KR 19990002238 A KR19990002238 A KR 19990002238A KR 100586585 B1 KR100586585 B1 KR 100586585B1
Authority
KR
South Korea
Prior art keywords
data
memory access
direct memory
parallel processing
signal
Prior art date
Application number
KR1019990002238A
Other languages
Korean (ko)
Other versions
KR20000051667A (en
Inventor
황정호
Original Assignee
주식회사신도리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사신도리코 filed Critical 주식회사신도리코
Priority to KR1019990002238A priority Critical patent/KR100586585B1/en
Publication of KR20000051667A publication Critical patent/KR20000051667A/en
Application granted granted Critical
Publication of KR100586585B1 publication Critical patent/KR100586585B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 병렬 처리 선입선출을 이용한 직접 메모리 액세스 방법에 관한 것임.The present invention relates to a direct memory access method using parallel processing first in, first out.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

본 발명은, 병렬 처리 선입선출을 이용하여 직접 메모리 액세스에 필요한 출력 신호를 중앙처리장치의 직접 메모리 액세스 응답 신호와 연동시켜 직접 메모리 액세스 요청 신호를 발생시켜 직접 메모리 액세스를 수행하는 직접 메모리 액세스 방법을 제공하고자 함.The present invention provides a direct memory access method for performing a direct memory access by generating a direct memory access request signal by interworking an output signal for direct memory access with a direct memory access response signal of a central processing unit using parallel processing first-in, first-out. To provide.

3. 본 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

본 발명은, 입력측 장치로부터 데이터를 입력받아 레지스터에 데이터를 저장한 후에 데이터가 풀(full) 상태인지를 확인하여 해당 신호를 입력측 장치로 전송하는 제 1 단계; 및 중앙처리장치로부터 직접 메모리 액세스 응답 신호를 수신하였는지를 확인하여 레지스터에 저장된 데이터를 출력한 후에 중앙처리장치로 해당 직접 메모리 액세스 요청 신호를 전송하는 제 2 단계를 포함한다.The present invention includes a first step of receiving data from an input side device, storing data in a register, and then checking whether the data is full and transmitting a corresponding signal to the input side device; And a second step of checking whether the memory access response signal has been directly received from the CPU, outputting the data stored in the register, and then transmitting the corresponding memory access request signal to the CPU.

4. 발명의 중요한 용도4. Important uses of the invention

본 발명은 병렬 처리 선입선출 장치에 이용The present invention is used in the first-in, first-out device

병렬 처리, 선입선출, 직접, 메모리, 액세스Parallel processing, first-in, first-out, direct, memory, access

Description

병렬 처리 선입선출을 이용한 직접 메모리 액세스 방법{DIRECT MEMORY ACCESS METHOD USING PARALLEL PROCESSING FIFO} DIRECT MEMORY ACCESS METHOD USING PARALLEL PROCESSING FIFO}             

도 1 은 종래의 선입선출 장치의 구성도.1 is a configuration diagram of a conventional first-in, first-out device.

도 2 는 본 발명이 적용되는 병렬 처리 선입선출 장치의 구성예시도.2 is an exemplary view of the configuration of a parallel processing first-in first-out apparatus to which the present invention is applied.

도 3 은 본 발명에 따른 병렬 처리 선입선출을 이용한 직접 메모리 액세스 방법의 일실시예 흐름도.3 is a flow diagram of one embodiment of a direct memory access method using parallel processing first in, first out according to the present invention;

본 발명은 병렬 처리 선입선출(First In First Out : FIFO)을 이용한 직접 메모리 액세스 방법 및 그를 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.The present invention relates to a direct memory access method using parallel processing first in first out (FIFO) and a computer readable recording medium having recorded thereon a program for realizing the same.

서로 다른 클럭으로 동작되는 장치간에 데이터 전송은 보통 선입선출을 이용한다. 하지만 데이터 입력 클럭과 데이터 출력 클럭이 어떤 구간에서 동시에 동작되거나 간격이 너무 짧을 경우에 출력 데이터가 입력 데이터와 다른 심각한 문제를 발생시킬 수 있다.Data transfers between devices running on different clocks usually use first-in, first-out. However, if the data input clock and the data output clock are operated simultaneously in a certain section or the interval is too short, the output data may cause serious problems different from the input data.

도 1 은 종래의 선입선출 장치의 구성도이다.1 is a configuration diagram of a conventional first-in, first-out device.

도면에 도시된 바와 같이, 16 워드(word) 짜리 선입선출 장치에 데이터 입력 클럭이 두 번 동기가 되었다면 첫 번째 클럭에 데이터는 레지스터1(102)에 실렸다가 두 번째 클럭에 데이터가 레지스터2로 이동되고, 두 번째 데이터는 레지스터1에 실리게 된다. 이때 데이터 출력 클럭이 동기되면 첫 번째 실린 데이터가 출력된다. 따라서, 종래의 선입선출 디바이스에서는 데이터 입출력 클럭이 동시에 동기되거나 또는 그 간격이 너무 짧으면 데이터가 변경될 수 있다. 한 비트의 데이터가 변경되었다고 하여도 데이터 폭이 8 또는 16 비트일 경우 오류 데이터가 출력되는 문제점이 있었다.As shown in the figure, if the data input clock is synchronized twice with a 16 word first-in first-out device, data is loaded into register 1 (102) on the first clock and data is moved to register (2) on the second clock. The second data is loaded into register 1. At this time, when the data output clock is synchronized, the first loaded data is output. Therefore, in the conventional first-in, first-out device, data may be changed if the data input / output clock is synchronized at the same time or the interval is too short. Even if one bit of data is changed, there is a problem in that error data is output when the data width is 8 or 16 bits.

또한, 선입선출 장치에서 데이터가 FULL인 상태와 EMPTY인 상태를 나타내는 신호가 소정 주기 레벨을 유지하거나 또는 에지(Edge) 구간이 너무 짧아지므로 이를 이용하여 직접 메모리 액세스 수행시 중앙처리장치(CPU)가 이를 지원하지 못하는 문제를 발생시킬 수 있다. 이러한 문제를 해결하기 위해 중앙처리장치의 직접 메모리 액세스 요청 신호(DMA Request signal)에 대한 직접 메모리 액세스 요청 신호(DMA Request signal) 시간을 측정하여 데이터의 입력 클럭을 만들어 공급하고, 이를 직접 메모리 액세스 요청 신호로도 중앙처리장치(CPU)에 공급하므로 FIFO의 상태와는 관계없이 데이터 출력 클럭에 대한 충분한 마진을 둔 데이터 입력 클럭을 만들어야 한다. 이로 인하여 시스템 전체 속도가 낮아지고 정확한 데이터를 획득하기 어려운 문제점이 있었다.In addition, since a signal indicating a data full state or an EMPTY state maintains a predetermined periodic level or an edge section becomes too short in the first-in-first-out device, the central processing unit (CPU) performs direct memory access using the first-in-first-out device. This can lead to problems that do not support this. In order to solve this problem, direct memory access request signal (DMA Request signal) time of the central processing unit is measured by measuring the time of the direct memory access request signal (DMA Request signal) to the input clock of the data, and supplying the direct memory access request Since the signal is also supplied to the CPU, it is necessary to create a data input clock with sufficient margin for the data output clock, regardless of the state of the FIFO. As a result, the overall speed of the system is lowered and it is difficult to obtain accurate data.

따라서, 상기한 바와 같은 제반 문제점을 해결하기 위하여 안출된 본 발명은, 병렬 처리 선입선출을 이용하여 직접 메모리 액세스에 필요한 출력 신호를 중앙처리장치의 직접 메모리 액세스 응답 신호(DMA Acknowledge signal)와 연동시켜 직접 메모리 액세스 요청 신호(DMA Request signal)를 발생시켜 직접 메모리 액세스를 수행하는 직접 메모리 액세스 방법 및 그를 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는 데 그 목적이 있다.
Accordingly, the present invention has been made to solve the above-mentioned problems, by using the parallel processing first-in first-out, the output signal required for direct memory access in conjunction with the direct memory access response signal (DMA Acknowledge signal) of the central processing unit It is an object of the present invention to provide a direct memory access method for generating a direct memory access request signal (DMA Request signal) and performing a direct memory access, and a computer-readable recording medium having recorded thereon a program for realizing the same.

상기 목적을 달성하기 위한 본 발명은, 병렬 처리 선입선출 장치에 적용되는 직접 메모리 액세스 방법에 있어서, 입력측 장치로부터 데이터를 입력받아 레지스터에 데이터를 저장한 후에 데이터가 풀(full) 상태인지를 확인하여 해당 신호를 상기 입력측 장치로 전송하는 제 1 단계; 및 중앙처리장치로부터 직접 메모리 액세스 응답 신호를 수신하였는지를 확인하여 레지스터에 저장된 데이터를 출력한 후에 상기 중앙처리장치로 해당 직접 메모리 액세스 요청 신호를 전송하는 제 2 단계를 포함한다.In order to achieve the above object, the present invention provides a direct memory access method applied to a parallel processing first-in, first-out device, and receives data from an input device and stores data in a register to determine whether the data is full. Transmitting a corresponding signal to the input side device; And a second step of checking whether the memory access response signal has been directly received from the CPU, outputting the data stored in the register, and then transmitting the direct memory access request signal to the CPU.

또한, 본 발명은 프로세서를 구비한 병렬 처리 선입선출 장치에, 입력측 장치로부터 데이터를 입력받아 레지스터에 데이터를 저장한 후에 데이터가 풀(full) 상태인지를 확인하여 해당 신호를 상기 입력측 장치로 전송하는 제 1 기능; 및 중앙처리장치로부터 직접 메모리 액세스 응답 신호를 수신하였는지를 확인하여 레지 스터에 저장된 데이터를 출력한 후에 상기 중앙처리장치로 해당 직접 메모리 액세스 요청 신호를 전송하는 제 2 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.The present invention also provides a parallel processing first-in, first-out device with a processor to receive data from an input side device, store the data in a register, and then check whether the data is in a full state and transmit the corresponding signal to the input side device. First function; And a program for realizing a second function of confirming whether a direct memory access response signal has been received from the central processing unit, outputting the data stored in the register, and then transmitting the direct memory access request signal to the central processing unit. Provide a readable recording medium.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2 는 본 발명이 적용되는 병렬 처리 선입선출 장치의 구성예시도이다.2 is an exemplary structure diagram of a parallel processing first-in first-out apparatus to which the present invention is applied.

도면에 도시된 바와 같이, 데이터 입력 클럭에 동기되는 첫 번째 데이터는 레지스터1에 저장되고, 두 번째 데이터는 레지스터2에 저장된다. 이러한 형태로 마지막 레지스터16까지 저장되었다면 그 다음 클럭에 데이터가 레지스터1로 저장되는 루프 형태가 된다. 이 경우 데이터 출력 클럭은 데이터 입력 클럭과 상관없이 첫 번째 동기는 레지스터1에서 데이터를 출력시키게 하고, 두 번째 동기는 레지스터2에서 데이터를 출력시키게 하며, 이것도 루프 형태가 된다. 이러한 선입선출에서 데이터가 존재하지 않으면 출력 클럭이 발생되는 경우가 없으므로 데이터를 안정적으로 병렬처리할 수 있다.As shown in the figure, the first data synchronized with the data input clock is stored in register 1, and the second data is stored in register 2. In this form, if the last register 16 is stored, the data is stored in register 1 on the next clock. In this case, the data output clock causes the first sync to output data from register 1 and the second sync to output data from register 2, regardless of the data input clock, which is also looped. In this first-in, first-out, output clock does not occur if data does not exist, so data can be processed in parallel in a stable manner.

또한, 선입선출을 직접 메모리 액세스에 이용하려면 선입선출의 현재 상태를 나타내는 신호가 필요하다. 기존 선입선출의 FULL 신호는 16개의 레지스터에 데이터가 전부 차있을 경우 출력없이 입력 데이터가 들어오면 첫 번째 레지스터의 데이터에 중복 기록(overwrite)되어 첫 데이터를 잃어버리는 현상이 발생한다.Further, in order to use the first-in, first-out for direct memory access, a signal indicating the current state of the first-in, first-out is required. In case of full data of 16 first registers, if full data is filled in 16 registers, if input data is inputted without output, the first data is lost by overwriting the data of the first register.

그러므로 병렬 처리 선입선출 장치에 데이터가 FULL인 경우 하이(High)에서 입력측 장치에 로우(Low) 신호를 공급하여 더 이상의 데이터를 보내지 않게 한다. Empty 신호는 병렬 처리 선입선출 장치에 하나의 데이터라도 존재하면 하이(High) 신호를 출력측 장치에 공급하므로 병렬 처리 선입선출 장치가 Empty 상태가 될 때까지만 출력 클럭을 내보낸다. 보통 직접 메모리 액세스시 Empty 신호를 중앙처리장치의 직접 메모리 액세스 요청 신호로 사용하고, 직접 메모리 액세스 응답 신호를 데이터 출력 클럭으로 사용하는데 중앙처리장치(CPU)의 특성상 직접 메모리 액세스 응답 신호를 소정 주기 레벨을 유지하거나 에지 간격이 너무 짧을 경우 이를 처리하지 못하는 문제가 발생한다. 이를 위해 선입선출 장치가 중앙처리장치(CPU)로부터 직접 메모리 액세스 응답 신호를 받음과 동시에 직접 메모리 액세스 응답 신호와 동일한 에지 간격을 가지는 직접 메모리 액세스 요청 신호를 발생시킴으로써 직접 메모리 액세스시 최대의 전송 속도를 획득한다.Therefore, when data is FULL in the parallel first-in, first-out device, a low signal is supplied to the input device from high to prevent any further data from being sent. The Empty signal supplies a high signal to the output device if any data exists in the parallel first-in first-out device, and therefore outputs an output clock only until the parallel first-in first-out device becomes empty. In general, when using direct memory access, the empty signal is used as the direct memory access request signal of the central processing unit, and the direct memory access response signal is used as the data output clock. , Or if the edge interval is too short, it can not be processed. To this end, the first-in, first-out device receives a direct memory access response signal from the CPU and generates a direct memory access request signal with the same edge spacing as the direct memory access response signal, thereby increasing the maximum transfer rate during direct memory access. Acquire.

도 3 은 본 발명에 따른 병렬 처리 선입선출을 이용한 직접 메모리 액세스 방법의 일실시예 흐름도이다.3 is a flow diagram of an embodiment of a direct memory access method using parallel processing first in, first out according to the present invention.

도면에 도시된 바와 같이, 병렬 처리 선입선출 장치가, 데이터가 저장되는 레지스터의 순번인 변수 i 및 데이터가 출력되는 레지스터의 순번인 변수 j를 '0'로 설정하고(301), 입력측 장치로부터 데이터 입력이 있는지를 확인하여(302) 데이터 입력이 있으면 변수 i를 '1' 증가시키며(303), i번째 레지스터에 데이터를 저장한다(304). As shown in the figure, the parallel processing first-in-first-out apparatus sets variable i, which is the order of registers in which data is stored, and variable j, which is the order of registers in which data is output, to '0' (301). If there is an input (302), if there is a data input, the variable i is increased by '1' (303), and the data is stored in the i th register (304).

이후, 병렬 처리 선입선출 장치가 i-j=16인지를 판단하여(305) i-j=16이면 FULL이란 의미로 입력측 장치로 "로우(Low)" 신호를 출력하고(306), i-j=16이 아니면 FULL이 아니란 의미로 입력측 장치로 "하이(High)" 신호를 출력한다(307).Thereafter, it is determined whether the parallel processing first-in-first-out device is ij = 16 (305). If ij = 16, a signal “Low” is output to the input device with the meaning of FULL (306). In operation 307, the signal “High” is output to the input device.

이후, 병렬 처리 선입선출 장치가 중앙처리장치로부터 직접 메모리 액세스 응답 신호를 수신하였는지를 확인하여(308) 직접 메모리 액세스 응답 신호를 수신하였으면 j를 '1' 증가시키고(309), j번째 레지스터에서 데이터를 출력한다(310).Then, it is checked whether the parallel processing first-in-first-out device receives the direct memory access response signal from the central processing unit (308). If the direct memory access response signal is received, the j is increased by '1' (309), and the data is stored in the j th register. Output 310.

이후, 병렬 처리 선입선출 장치가 i≠j인지를 판단하여(311) i≠j이면 중앙처리장치로 직접 메모리 액세스 요청 신호 "하이(High)"를 전송하고(312), i≠j이 아니면 중앙처리장치로 직접 메모리 액세스 요청 신호 "로우(Low)"를 전송한다(313).Thereafter, it is determined whether the parallel processing first-in-first-out device is i ≠ j (311), and if i ≠ j, the memory access request signal "High" is directly transmitted to the central processing unit (312). The memory access request signal " Low " is sent directly to the processing device (313).

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다. The present invention described above is capable of various substitutions, modifications, and changes without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains, and the above-described embodiments and accompanying It is not limited to the drawing.

상기와 같은 본 발명은, 입출력 동기 클럭이 동시에 발생할 경우에도 데이터에는 영향을 주지 않으면서 직접 메모리 액세스에 필요한 출력 신호를 중앙처리장치의 직접 메모리 액세스 응답 신호(DMA Acknowledge signal)와 연동시켜 직접 메모리 액세스 요청 신호(DMA Request signal)를 발생시킴으로써 최대 전송 속도를 획득할 수 있는 효과가 있다.

As described above, the present invention provides direct memory access by linking an output signal required for direct memory access with a direct memory access response signal (DMA Acknowledge signal) of the central processing unit without affecting data even when the input / output synchronization clocks occur simultaneously. By generating a request signal (DMA Request signal) there is an effect that can be obtained the maximum transmission rate.

Claims (4)

병렬 처리 선입선출 장치에 적용되는 직접 메모리 액세스 방법에 있어서,In the direct memory access method applied to the parallel processing first-in first-out device, 입력측 장치로부터 데이터를 입력받아 레지스터에 데이터를 저장한 후에 데이터가 풀(full) 상태인지를 확인하여 해당 신호를 상기 입력측 장치로 전송하는 제 1 단계; 및A first step of receiving data from an input device and storing the data in a register, checking whether the data is full and transmitting a corresponding signal to the input device; And 중앙처리장치로부터 직접 메모리 액세스 응답 신호를 수신하였는지를 확인하여 레지스터에 저장된 데이터를 출력한 후에 상기 중앙처리장치로 해당 직접 메모리 액세스 요청 신호를 전송하는 제 2 단계A second step of confirming whether the memory access response signal has been directly received from the CPU, outputting the data stored in the register, and then transmitting the direct memory access request signal to the CPU; 를 포함하는 병렬 처리 선입선출을 이용한 직접 메모리 액세스 방법.Direct memory access method using a parallel processing first-in, first-out comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 1 단계는,The first step is, 상기 병렬 처리 선입선출 장치가 데이터가 저장되는 레지스터의 순번인 변수 i 및 데이터가 출력되는 레지스터의 순번인 변수 j를 초기화하는 제 3단계;A third step of the parallel processing first-in-first-out device initializing variable i, which is the order of registers in which data is stored, and variable j, which is the order of registers in which data is output; 상기 입력측 장치로부터 데이터 입력이 있는지를 확인하여 데이터 입력이 있으면 변수 i를 증가시킨 후에 i번째 레지스터에 데이터를 저장하는 제 4 단계; 및A fourth step of checking whether there is a data input from the input side device and if there is a data input, increasing the variable i and storing the data in the i th register; And 데이터가 풀 상태인지를 확인하여 풀 상태이면 상기 입력측 장치로 "로우(Low)" 신호를 출력하고, 풀 상태가 아니면 상기 입력측 장치로 "하이(High)" 신호를 출력하는 제 5 단계A fifth step of checking whether the data is in the full state and outputting a "low" signal to the input side device if the data is in the pull state, and outputting a "high" signal to the input side device if the data is not in the pull state 를 포함하는 병렬 처리 선입선출을 이용한 직접 메모리 액세스 방법.Direct memory access method using a parallel processing first-in, first-out comprising a. 제 2 항에 있어서,The method of claim 2, 상기 제 2 단계는,The second step, 상기 중앙처리장치로부터 직접 메모리 액세스 응답 신호를 수신하였는지를 확인하여 직접 메모리 액세스 응답 신호를 수신하였으면 j를 증가시킨 후에 j번째 레지스터에서 데이터를 출력하는 제 6 단계;A sixth step of checking whether a direct memory access response signal is received from the central processing unit and outputting data from the j-th register after increasing j if a direct memory access response signal is received; 상기 병렬 처리 선입선출 장치가 i≠j인지를 판단하는 제 7 단계;A seventh step of determining whether the parallel processing first-in-first-out device is i ≠ j; 상기 제 7 단계의 판단 결과, i≠j이면 상기 중앙처리장치로 직접 메모리 액세스 요청 신호 "하이(High)"를 전송하는 제 8 단계; 및An eighth step of transmitting a memory access request signal " High " directly to the CPU if i ≠ j; And 상기 제 7 단계의 판단 결과, i≠j이 아니면 중앙처리장치로 직접 메모리 액세스 요청 신호 "로우(Low)"를 전송하는 제 9 단계As a result of the determination in the seventh step, if i ≠ j, the ninth step of transmitting a memory access request signal “Low” directly to the CPU. 를 포함하는 병렬 처리 선입선출을 이용한 직접 메모리 액세스 방법.Direct memory access method using a parallel processing first-in, first-out comprising a. 프로세서를 구비한 병렬 처리 선입선출 장치에,In parallel processing first-in, first-out device with a processor, 입력측 장치로부터 데이터를 입력받아 레지스터에 데이터를 저장한 후에 데이터가 풀(full) 상태인지를 확인하여 해당 신호를 상기 입력측 장치로 전송하는 제 1 기능; 및A first function of receiving data from an input device and storing the data in a register and confirming whether the data is full and transmitting a corresponding signal to the input device; And 중앙처리장치로부터 직접 메모리 액세스 응답 신호를 수신하였는지를 확인하여 레지스터에 저장된 데이터를 출력한 후에 상기 중앙처리장치로 해당 직접 메모리 액세스 요청 신호를 전송하는 제 2 기능A second function of checking whether a memory access response signal has been directly received from the central processing unit, outputting the data stored in the register, and then transmitting the corresponding direct memory access request signal to the central processing unit; 을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체. A computer-readable recording medium having recorded thereon a program for realizing this.
KR1019990002238A 1999-01-25 1999-01-25 Direct memory access method using parallel processing fifo KR100586585B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990002238A KR100586585B1 (en) 1999-01-25 1999-01-25 Direct memory access method using parallel processing fifo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990002238A KR100586585B1 (en) 1999-01-25 1999-01-25 Direct memory access method using parallel processing fifo

Publications (2)

Publication Number Publication Date
KR20000051667A KR20000051667A (en) 2000-08-16
KR100586585B1 true KR100586585B1 (en) 2006-06-02

Family

ID=19572285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002238A KR100586585B1 (en) 1999-01-25 1999-01-25 Direct memory access method using parallel processing fifo

Country Status (1)

Country Link
KR (1) KR100586585B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628301A (en) * 1992-07-08 1994-02-04 Nec Corp Direct memory access circuit
KR950004006A (en) * 1993-07-29 1995-02-17 김광호 Direct memory access (DMA) transmission error correction method and apparatus
JPH07210496A (en) * 1994-01-20 1995-08-11 Fuji Facom Corp Data transfer equipment
US5613162A (en) * 1995-01-04 1997-03-18 Ast Research, Inc. Method and apparatus for performing efficient direct memory access data transfers
JPH0991244A (en) * 1995-09-20 1997-04-04 Matsushita Electric Ind Co Ltd Data transfer device
JPH09134322A (en) * 1995-11-10 1997-05-20 Nec Corp Method for receiving data
JPH10136027A (en) * 1996-10-25 1998-05-22 Nec Corp Communication controller

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628301A (en) * 1992-07-08 1994-02-04 Nec Corp Direct memory access circuit
KR950004006A (en) * 1993-07-29 1995-02-17 김광호 Direct memory access (DMA) transmission error correction method and apparatus
JPH07210496A (en) * 1994-01-20 1995-08-11 Fuji Facom Corp Data transfer equipment
US5613162A (en) * 1995-01-04 1997-03-18 Ast Research, Inc. Method and apparatus for performing efficient direct memory access data transfers
JPH0991244A (en) * 1995-09-20 1997-04-04 Matsushita Electric Ind Co Ltd Data transfer device
JPH09134322A (en) * 1995-11-10 1997-05-20 Nec Corp Method for receiving data
JPH10136027A (en) * 1996-10-25 1998-05-22 Nec Corp Communication controller

Also Published As

Publication number Publication date
KR20000051667A (en) 2000-08-16

Similar Documents

Publication Publication Date Title
US5931926A (en) Method and apparatus for dynamically calculating degrees of fullness of a synchronous FIFO
US6192428B1 (en) Method/apparatus for dynamically changing FIFO draining priority through asynchronous or isochronous DMA engines in response to packet type and predetermined high watermark being reached
KR100819720B1 (en) Data processing system having an on-chip background debug system and method therefor
US6289406B1 (en) Optimizing the performance of asynchronous bus bridges with dynamic transactions
US6941433B1 (en) Systems and methods for memory read response latency detection
US8356203B2 (en) Asynchronous interface circuit and data transfer method
US6226698B1 (en) Method and apparatus for dynamically calculating degrees of fullness of a synchronous FIFO
US4396995A (en) Adapter for interfacing between two buses
US6167032A (en) System and method for avoiding host transmit underruns in a communication network
KR101054109B1 (en) Method, apparatus, system, and computer readable medium for calculating message queue time
US5894567A (en) Mechanism for enabling multi-bit counter values to reliably cross between clocking domains
US4633489A (en) Interface unit inserted between a data transfer unit and a processor unit
KR100586585B1 (en) Direct memory access method using parallel processing fifo
CN101651839A (en) Time stamp adding device, time stamp adding method, and time stamp adding program
US6715111B2 (en) Method and apparatus for detecting strobe errors
US7248661B1 (en) Data transfer between phase independent clock domains
US6301264B1 (en) Asynchronous data conversion circuit
EP0752642A1 (en) Method and apparatus for dynamically calculating degrees of fullness of a synchronous fifo
KR102414408B1 (en) Control integrated circuit for heterogeneous serial communication protocol and system control apparatus including same
US5933615A (en) Optimization of the transfer of data word sequences
KR200158764Y1 (en) Synchronous serial input device
US5799158A (en) adapter for transferring blocks of data having a variable size to other adapters via a main system bus
EP0629954A1 (en) Adapter for transferring blocks of data having a variable length on a system bus
US6865654B2 (en) Device for interfacing asynchronous data using first-in-first-out
JP4281367B2 (en) Data transfer control circuit, electronic device, and data transfer control method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee