KR100572327B1 - 불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법 - Google Patents

불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법 Download PDF

Info

Publication number
KR100572327B1
KR100572327B1 KR1020040052383A KR20040052383A KR100572327B1 KR 100572327 B1 KR100572327 B1 KR 100572327B1 KR 1020040052383 A KR1020040052383 A KR 1020040052383A KR 20040052383 A KR20040052383 A KR 20040052383A KR 100572327 B1 KR100572327 B1 KR 100572327B1
Authority
KR
South Korea
Prior art keywords
insulating film
substrate
opening
forming
width
Prior art date
Application number
KR1020040052383A
Other languages
English (en)
Other versions
KR20060003485A (ko
Inventor
박원호
유태광
김경환
김광태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040052383A priority Critical patent/KR100572327B1/ko
Priority to US11/171,706 priority patent/US7429511B2/en
Priority to JP2005195423A priority patent/JP4767604B2/ja
Priority to CNA2005100820463A priority patent/CN1725471A/zh
Publication of KR20060003485A publication Critical patent/KR20060003485A/ko
Application granted granted Critical
Publication of KR100572327B1 publication Critical patent/KR100572327B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

포토리소그라피 공정의 해상도를 능가하여 터널링 절연막을 형성하는 방법은, 기판 상에 제1절연막 및 제2절연막을 형성하는 공정, 리플로 가능한 물질막 패턴을 형성 한 후 이를 리플로 시키는 공정, 제2절연막 및 제1절연막을 제거하여 기판을 노출시키는 공정, 터널링 절연막을 형성하는 공정을 포함한다.
EEPROM, 터널링 산화막

Description

불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법{METHOD FOR FORMING A TUNNELING INSULATING LAYER IN A NONVOLATIBLE MEMORY DEVICE}
도 1 내지 도 4는 통상적인 방법에 따른 EEPROM의 터널링 절연막 형성 방법의 제조 공정을 설명하기 위한 반도체 기판의 단면도들이다.
도 5a는 본 발명의 실시예에 따른 EEPROM 소자를 개략적으로 도시하는 평면도이고, 도 5b 및 도 5c는 각각 도 5a의 I-I선 및 II-II 선을 따라 절단했을 때의 반도체 기판의 단면도들이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 EEPROM의 터널링 절연막 형성 방법을 설명하기 위한 반도체 기판의 단면도들이다.
도 10 내지 도 11은 본 발명의 다른 실시예에 따른 EEPROM의 터널링 절연막 형성 방법을 설명하기 위한 반도체 기판의 단면도들이다.
도 12는 본 발명의 또 다른 실시예에 따른 EEPROM의 터널링 절연막 형성 방법을 설명하기 위한 반도체 기판의 단면도이다.
도 13 내지 도 15는 발명의 또 다른 실시예에 따른 EEPROM의 터널링 절연막 형성 방법을 설명하기 위한 반도체 기판의 단면도들이다.
본 발명은 불휘발성 메모리 소자 형성 방법에 관한 것으로, 더욱 상세하게는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 전기적으로 소거 및 프로그램 가능한 읽기 전용 메모리(EEPROM)는 얇은 터널링 절연막을 통해서 전하를 플로팅 게이트 내로/게이트로부터 주입/방출시키는 것에 의해서 프로그램 (또는 소거) 된다. 반도체 메모리 소자 제조 기술 분야에서 큰 관심거리는 메모리 용량 증가이며 이는 단위 셀의 크기 축소를 요구한다.
EEPROM에서 단위 셀의 크기 축소는 프로그램/소거 효율의 저하를 초래하는데, 이를 방지하기 위해서는 플로팅 게이트 및 제어 게이트 사이에 위치하는 게이트사이 절연막의 두께를 얇게 하거나 터널 영역 (터널링 절연막)의 면적을 줄이거나 터널링 절연막의 두께를 얇게 하는 것이 요구된다. 게이트사이 절연막의 두께는 박막 증착 기술에 의존하는데 그 두께는 지속적으로 얇게 형성되고 있으나, 터널링 절연막의 두께가 너무 얇으면 누설 전류가 발생하기 때문에 터널링 절연막은 일정 두께 이상으로 형성되고 있다. 따라서, 게이트사이 절연막의 두께 박막화에 발맞추어 터널링 영역의 감소도 함께 이루어져야 한다.
통상적인 EEPROM 형성 방법은 포토리소그라피 공정을 통해서 터널링 영역이 한정된다. 하지만 터널링 영역의 감소는 포토리소그라피(photolithography) 기술 그 자체의 한계로 인해서 매우 어려운 실정이다.
통상적인 EEPROM 형성 방법이 일본공개특허 소63-246875, 미합중국특허등록 제5,817,557 등에 개시된 바 있다. 이 같은 통상적인 EEPROM 제조 방법을 첨부된 도 1 내지 도 4를 참조하여 설명을 하기로 한다.
먼저 도 1을 참조하여, 불순물 확산영역(12)을 구비하는 반도체 기판(10) 상에 산화막(14)이 형성된다.
다음 도 2를 참조하여, 산화막(14) 상에 층간절연막(16)이 형성된 후 포토리소그라피 공정에 의해 층간절연막(16)이 패터닝되어 터널링 영역을 한정하는 개구부(18)가 형성된다. 즉, 층간절연막 상에 감광성막인 포토레지스트막이 형성된 후 미리 준비된 포토 마스크를 사용하여 포토레지스트가 노광 및 현상되어 터널링 영역을 한정하는 개구부를 가지는 포토레지스트 패턴이 형성된다. 이어서 포토레지스트 패턴의 개구부에 의해 노출된 층간절연막이 건식식각되어 개구부(18)를 갖는 층간절연막(16)이 형성된다. 포토레지스트 패턴의 개구부는 층간절연막에 그대로 전사된다. 이 같은 층간절연막(16)의 개구부(18)의 폭(w1)은 포토리소그라피 공정의 해상도에 좌우된다.
다음 도 3을 참조하여, 개구부(18)에 의해 노출된 산화막(14)이 습식식각으로 제거되고 불순물 확산 영역(12)이 노출된다.
다음 도 4를 참조하여 개구부(18)에 의해 노출된 불순물 확산 영역(12) 상에 터널링 산화막(20)이 형성된 후 플로팅 게이트 형성을 위한 폴리실리콘(22)이 형성된다.
상술한 통상적인 EEPROM 형성 방법에 따르면 터널링 산화막(20) (터널링 영역)의 면적은 포토리소그라피 공정에 의존한다. 이 같은 포토리소그라피 공정의 해상도 한계를 줄이는 것은 매우 어려운 실정이며, 따라서 셀 크기 감소 정도에 보조를 맞추어 게이트간 절연막의 박막화는 가능하나 터널링 영역의 면적을 감소시키기는 어렵게 된다.
따라서, 포토리소그라피 공정의 해상도를 능가하여 터널링 영역의 면적을 줄일 수 있는 새로운 EEPROM 형성 방법이 절실히 요구되고 있으며, 이 같은 사정을 감안하여 본 발명이 안출되었다.
이에, 본 발명의 목적은 EEPROM의 터널링 절연막 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 양태에 따른 EEPROM의 터널링 절연막 형성 방법은: 기판 상에 제1절연막을 형성하고; 상기 제1절연막 상에 터널링 영역을 한정하는 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 형성하고; 상기 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 리플로 시켜 상기 제1폭보다 좁은 제2폭의 개구부를 가지는 리플로된 물질막 패턴을 형성하고; 상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막을 제거하여 상기 기판을 노출시키고; 상기 노출된 기판 상에 터널링 절연막을 형성하는 것을 포함한다.
상기 방법에서 상기 리플로 가능한 물질막 패턴의 제1폭은 포토리소그라피 공정의 해상도에 의존하지만, 상기 제1폭의 개구부를 갖는 리플로 가능한 물질막 패턴을 리플로 시키는 것에 의해서 상기 제1폭보다 좁은 제2폭의 개구부를 가지는 리플로된 물질막 패턴을 형성할 수 있다. 이에 따라 터널링 영역의 면적은 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 좌우되며, 결과적으로 터널링 영역의 면적을 포토리소그라피 공정의 해상도 한계로 실현 가능한 것보다 더 작은 면적을 가지는 터널링 영역을 형성할 수 있다.
리플로 가능한 물질막 패턴으로는 예컨대, 포토레지스트, 불순물이 도우핑된 실리케이트 글래스, 실리콘-온-글래스(SOG) 등이 있으며, 특별히 여기에 한정되는 것은 아니다. 리플로 가능한 물질막이란 열처리 공정 등에 의해서 유동성을 가지는 임의의 물질막을 가리킨다. 불순물이 도우핑된 실리케이트 글래스(impurity doped silicate glass)는 예컨대, 보론(boron)이 도우핑된 실리케이트 글래스(BSG), 인(phosphorous)이 도우핑된 실리케이트 글래스(PSG), 보론 및 인이 모두 도우핑된 실리케이트 글래스(BPSG) 등을 포함하며, 특별히 여기에 한정되는 것은 아니다.
예컨대, 포토레지스트가 리플로 물질막 패턴 형성을 위해 사용될 경우, 상기 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴은: 먼저 상기 제1절연막 상에 스핀 코우팅 등의 적절한 방법을 사용하여 포토레지스트막을 형성한 후, 포토 마스크를 사용하여 상기 포토레지스트막을 노광한 후 현상하는 공정을 진행하는 것에 의해서 형성된다.
이와 달리, 불순물이 도우핑된 실리케이트 글래스로 물질막 패턴 형성을 위 해 사용될 경우, 상기 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴은: 상기 제1절연막 상에 불순물이 도우핑된 실리케이트 글래스막을 형성한 후, 포토레지스트막을 형성하고 이어서 포토 마스크를 사용하여 상기 포토레지스트막을 노광 및 현상하여 포토레지스트막 패턴을 형성하고 이를 식각 마스크로 사용하여 하부의 도우핑된 실리케이트 글래스막을 식각한 후 포토레지스트막 패턴을 제거하는 것에 의해서 형성된다.
상기 방법에서, 상기 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴에 대한 리플로 공정은 예컨대, 적절한 온도에서 열처리를 진행하는 것에 의해 이루어질 수 있다. 포토레지스트를 사용할 경우 섭씨 약 50 내지 250도의 온도 범위에서 리플로 공정이 진행된다. 리플로를 위한 열처리는 리플로 가능한 물질막 패턴의 종류에 따라서 적절하게 변경될 것은 당업자에 있어서 자명할 것이다.
EEPROM에서 신뢰성 있는 내구성 특성을 확보하기 위해서는 터널링 절연막 및 기판 사이의 계면 특성이 우수할 것이 요구되며, 예컨대, 기판이 반응성 이온식각 등에 의한 식각 손상을 받지 않는 것이 바람직하다. 따라서, 상기 방법에서 상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막을 제거하여 상기 기판을 노출시키는 것은, 습식식각 또는 순차적인 건식식각 및 습식식각에 의해서 이루어질 수 있다. 순차적인 건식식각 및 습식식각을 적용할 경우, 먼저, 상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막의 일부 두께를 건식식각으로 제거한 후, 상기 제2폭의 개구부 아래에 잔존하는 제1절연막을 습식식각으로 제거한다.
이때, 상기 제2폭의 개구부 아래 잔존하는 제1절연막은 건식식각에 따른 식각 손상이 기판 표면에는 전달되지 않도록 건식식각이 상기 제1절연막의 일부 두께를 식각하는 것이 바람직하다. 또한, 건식식각으로 잔존하는 제1절연막은 가능한 얇게 남는 것이 바람직하다. 이는 습식식각 공정은 그 특성 상 아래 방향으로의 식각뿐만 아니라 측면 방향으로의 식각도 일어나기 때문에, 측면 방향으로의 식각 정도를 최소화하기 위해서이다.
또 리플로 공정의 특성으로 인해, 상기 제2폭의 개구부를 가지는 리플로 물질막 패턴과 제1절연막이 접하는 계면에서의 폭이 상대적으로 다른 부분에 비해서 넓을 수 있기 때문에, 건식식각을 먼저 진행한 후 습식식각을 진행하는 것이 바람직할 수 있다.
또 상기 방법에서, 상기 제1절연막 상에 상기 제1절연막에 대해서 식각 선택비를 가지는 제2절연막을 더 형성할 수 있다. 예컨대, 상기 제1절연막은 실리콘 산화막으로 형성될 수 있으며, 상기 제2절연막은 실리콘 질화막 또는 실리콘 질화막 및 실리콘 산화 질화막이 차례로 적층된 다층막으로 형성될 수 있다. 이 경우, 먼저 상기 제2절연막이 건식식각으로 제거되고 이어서 습식식각 또는 순차적인 건식식각 및 습식식각으로 제1절연막이 제거된다.
상기 방법에서 터널링 절연막 아래의 기판에 형성되는 불순물 확산 영역은 여러 방법들을 통해서 형성될 수 있다.
예컨대, 상기 제1절연막을 형성하기 전에 불순물 확산 영역을 형성하거나 또는 상기 제1절연막을 형성한 후에 불순물 확산 영역을 형성할 수 있다.
먼저 제1절연막을 형성하기 전에 불순물 확산 영역을 형성하는 경우, 상기 터널링 절연막 형성 방법은, 상기 기판 상에 버퍼 절연막을 형성하고; 상기 버퍼 절연막 상에 불순물 확산 영역을 한정하는 개구부를 가지는 식각 마스크를 형성하고; 상기 개구부를 통해서 불순물 이온을 주입한 후 열처리 공정을 진행하여 상기 기판에 불순물 확산 영역을 형성하고; 상기 식각 마스크 및 버퍼 절연막을 제거하는 것을 포함할 것이다. 이때, 상기 버퍼 절연막을 제거하지 않고 잔존시킬 수 있으며, 이 경우 상기 제1절연막은 형성되지 않고 상기 버퍼 절연막이 상기 제1절연막을 대신할 것이다. 상기 버퍼 절연막은 예컨대, 열산화막으로 형성될 수 있다.
다른 방법으로 상기 제1절연막을 형성한 후에 불순물 확산 영역을 형성하는 경우, 상기 방법은; 상기 제1절연막 상에 불순물 확산 영역을 한정하는 식각 마스크를 형성하고; 불순물 이온을 주입한 후 열처리 공정을 진행하여 상기 기판에 불순물 확산 영역을 형성하고; 상기 식각 마스크를 제거하는 것을 포함할 것이다.
또한, 상기 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 리플로 시키기 전에 불순물 확산 영역을 위한 불순물 이온 주입 공정을 진행할 수 있다. 이 경우, 상기 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 리플로 시키기 위한 열처리 공정에서 주입된 불순물 이온이 확산하여 불순물 확산 영역을 형성한다.
이상의 본 발명의 목적, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기 서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 첨부한 도면들에 있어서, 막 및 영역들의 두께는 본 발명에 대한 보다 명확한 이해를 위하여 과장되어진 것이다. 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 또한 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 또한 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1막질로 언급된 막질이 다른 실시예에서는 제2막질로 언급될 수 도 있다.
EEPROM의 구성하는 단위 메모리 셀은 메모리 트랜지스터 및 선택 트랜지스터를 포함한다. 메모리 트랜지스터는 터널링 절연막, 플로팅 게이트, 게이트사이 절연막 및 제어 게이트를 포함한다. 본 발명은 EEPROM에 관한 것으로서 특히 EEPROM 메모리 트랜지스터의 터널링 절연막 형성 방법에 관한 것이다. 따라서, 통상적인 방법으로 형성되는 EEPROM을 구성하는 다른 구성요소들, 예컨대, 플로팅 게이트, 게이트사이 절연막, 제어 게이트, 선택 트랜지스터 등의 형성 방법에 대한 자세한 설명은 생략하기로 한다.
도 5a는 본 발명에 따른 EEPROM 소자의 단위 메모리 셀을 개략적으로 도시하 는 평면도이고, 도 5b 및 도 5c는 각각 도 5a의 I-I선 및 II-II 선을 따라 절단했을 때의 반도체 기판의 단면도들이다.
도 5a에서는 단지 하나의 메모리 셀이 도시되어 있지만, 이 같은 메모리 셀들이 행 방향 및 열 방향으로 이차원적으로 배열된다는 것은 당업자에 있어서 자명하다.
도 5a에서 참조번호 21은 활성영역을, 참조번호 23은 플로팅 게이트를, 참조번호 25는 제어 게이트를, 참조번호 27은 터널링 영역을, 참조번호 29는 선택 트랜지스터의 워드라인을, 참조번호 31은 비트라인 콘택을 각각 가리킨다.
도 5b 및 도 5c를 참조하여, 메모리 트랜지스터는 기판(100)과 절연막(102)에 의해서 절연된 적층 게이트 구조(127)를 포함한다. 적층 게이트 구조(127)는 게이트사이 절연막(124)을 사이에 두고 반도체 기판(100) 상에 적층된 플로팅 게이트(122) 및 제어 게이트(126)를 포함한다. 적층 게이트 구조(127)의 일측의 반도체 기판(100)에 공통 소오스 영역(128S)이 위치한다. 플로팅 게이트(122)의 소정 영역 아래의 반도체 기판(100)에 불순물 확산 영역(110)이 위치하며, 플로팅 게이트(122)의 소정 영역과 불순물 확산 영역(110) 사이에 얇은 터널링 절연막(120)이 위치한다. 터널링 절연막(120)을 통해서 전하들이 및 불순물 확산 영역(110)으로부터 플로팅 게이트(122)로 주입되거나 또는 그 반대 방향으로 방출된다.
메모리 트랜지스터의 적층 게이트 구조(127)의 타측에 소오스/드레인 영역(128S/D), 드레인 영역(128D) 및 적층 선택 게이트 구조(127')를 포함하는 선택 트랜지스터가 위치한다. 선택 트랜지스터의 적층 선택 게이트 구조(127')는 절연막 (102)을 사이에 두고 반도체 기판(100) 상에 위치하며 소오스/드레인 영역(128S/D) 및 드레인 영역(128D) 사이에 위치한다. 소오스/드레인 영역(128S/D)이 불순물 확산 영역(110)에 인접하여 위치한다. 비록 도면에는 나타나지 않았지만, 적층 게이트 구조(127')의 하부 게이트(122')에 전압을 인가하기 위한 콘택이 형성되며, 적층 게이트 구조(127')의 하부 게이트(122')가 선택 트랜지스터의 워드라인으로 작용을 한다. 콘택 플러그(131)를 통해서 비트라인(134)이 드레인 영역(128D)에 전기적으로 연결된다.
이 같은 EEPROM 소자의 동작에 대해서 간단히 살펴보기로 한다. 소거 동작 시에는 제어 게이트(122)와 워드라인(122')에 예컨대, 15 ~ 50 볼트의 높은 소거 전압을 인가하고 비트라인(134)에 0 볼트를 인가하고 공통 소오스 영역(128S)을 플로팅 시키거나 또는 0 볼트를 인가한다. 이에 따라 터널링 절연막(120)을 통해서 전하가 불순물 확산 영역(110)으로부터 플로팅 게이트(122)로 주입되어 메모리 트랜지스터의 문턱전압이 증가하게 된다.
프로그램 동작 시에는 제어 게이트(122)에 0 볼트를 인가하고 비트라인(134)과 워드라인(122')에 약 15 ~ 20볼트의 높은 프로그램 전압을 인가하고 공통 소오스 영역(128S)을 플로팅 시킨다. 이에 따라 플로팅 게이트(122) 내에 저장된 전하가 터널링 절연막(120)을 통해서 빠져나가게되어 메모리 트랜지스터의 문턱전압이 감소하게 된다.
읽기 동작 시에는 비트라인(134)에 약 0.5 ~ 2 볼트의 전압을 인가하고 워드라인(122')에 Vcc 전압(예컨대, 약 1.6 ~ 5.5 볼트)을 인가하고 제어 게이트(126) 에 약 1.0 ~ 2.0 볼트의 전압을 인가하고 공통 소오스(128S)에는 0 볼트를 인가한다. 메모리 트랜지스터의 문턱전압 크기 변동이 메모리 트랜지스터의 공통 소오스(128S)로부터 선택 트랜지스터의 드레인 영역(128D)으로 전류 통로 형성 (채널 형성) 여부를 결정하며 이 같은 전류 량을 감지하여 메모리 트랜지스터에 저장된 정보 (논리 '0' 또는 논리 '1'인지를) 를 판별하게 된다.
이하에서는 본 발명의 바람직한 실시예들에 따른 EEPROM의 터널링 절연막 형성 방법에 대해서 설명을 하기로 한다.
먼저 도 6 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 따른 EEPROM의 터널링 절연막 형성 방법을 설명하기로 한다. 먼저 도 6은 불순물 확산 영역 형성을 위한 마스크 공정을 설명하는 반도체 기판의 단면도이다. 반도체 기판(100) 상에 제1절연막(102)을 형성한다. 제1절연막(102)은 예컨대, 열산화막 또는 기상증착 산화막으로 형성될 수 있다. 제1절연막(102) 상에 불순물 확산 영역을 한정하는 개구부(106)가 형성된 이온주입 마스크(104)를 형성한다. 이온주입 마스크(104)의 개구부(106)에 의해 노출된 제1절연막(102)을 통해서 반도체 기판에 불순물 이온들(107)을 주입하는 불순물 이온 주입 공정(108)을 진행한다.
계속해서 열처리 공정을 진행하여 반도체 기판에 주입된 불순물 이온들(107)을 활성화 시켜 불순물 확산 영역(110)을 도 7에 도시된 바와 같이 형성한다. 다음 공정은 터널링 절연막을 형성하기 위한 마스크 공정이며 도 7을 참조하여 설명을 한다. 도 7을 참조하여, 이온주입 마스크(104)를 제거한 후, 제1절연막(102) 상에 터널링 절연막이 형성될 영역 (터널링 영역)을 한정하는 제1개구부(114)를 갖는 리 플로 가능한 물질막 패턴(112)을 형성한다. 제1개구부(114)는 제1폭(w1)을 가지면 이는 포토리소그라피 공정의 해상도에 의존한다. 리플로 가능한 물질막 패턴(112)으로서 열처리에 의해서 유동성을 가지는 어떠한 막질이라도 사용될 수 있다. 이와 같은 리플로 가능한 물질막 패턴으로서 예컨대, 포토레지스트, 불순물이 도우핑된 실리케이트 글래스, SOG막 등이 있다.
예컨대, 포토레지스트가 사용되는 경우에 있어서 리플로 가능한 물질막 패턴(112)은 다음과 같은 공정을 통해서 형성된다. 먼저 제1절연막(102) 상에 스핀 코우팅 등의 적절한 방법을 사용하여 포토레지스트막을 형성한 후, 포토 마스크(미도시)를 사용하여 포토레지스트막을 노광 및 현상하여 리플로 가능한 포토레지스트 패턴을 형성한다.
한편, 불순물이 도우핑된 실리케이트 글래스 또는 SOG막이 사용되는 경우에 있어서 리플로 가능한 물질막 패턴(112)은 다음과 같은 공정을 통해서 형성될 수 있다. 먼저 제1절연막(102) 상에 불순물이 도우핑된 실리케이트 글래스막 또는 SOG막을 형성한 후 포토레지스트막을 형성한다. 이어서 포토 마스크를 사용하여 포토레지스트막을 노광 및 현상하여 터널링 영역을 한정하는 포토레지스트 패턴을 형성한다. 계속해서 포토레지스트 패턴에 의해 노출된 하부막인 불순물이 도우핑된 실리케이트 글래스막 또는 SOG막을 식각한다. 이어서 포토레지스트 패턴을 제거한다. 이때, 불순물이 도우핑된 실리케이트 글래스막 또는 SOG막과 포토레지스트막 사이에 실리콘 질화막 같은 식각 마스크막을 더 형성할 수 있다.
더 바람직하게는 포토레지스트를 사용하여 리플로 가능한 물질막 패턴(112)을 형성한다. 이 경우 추가적인 막질에 대한 형성 및 식각 공정이 필요 없어 공정이 단순해지고 공정비용이 저감될 수 있다.
다음, 열처리 공정을 진행하여 제1폭의 개구부(114)를 가지는 리플로 가능한 물질막 패턴(112)을 유동성을 갖도록 리플로 시킨다. 이에 따라 제1폭(w1)보다 좁은 제2폭(w2)의 개구부(118)를 갖는 리플로된 물질막 패턴(116)이 도 8에 도시된 바와 같이 형성된다. 제1폭(w1)은 포토리소그라피 공정으로 달성 가능한 최소 치수로서, 본 발명의 실시예에 따르면 이것 보다 더 좁은 치수의 형성이 가능해진다.
다음 제2폭의 개구부(118)에 의해 노출된 제1절연막(102)을 제거하여 반도체 기판(100)의 불순물 확산 영역(110)을 노출시킨 후 터널링 절연막(120)을 형성한다. 터널링 절연막(120)은 예컨대, 실리콘 산화막 또는 실리콘 질화막 및 실리콘 산화막이 차례로 적층된 다층막으로 형성될 수 있다. 바람직하게, 터널링 절연막(120)은 열산화 공정에 의해 형성된다. 산소 분위기에서 열산화 공정을 진행하면 실리콘 산화막의 터널링 절연막이 형성될 것이다. 한편, 산소 분위기에서 열산화 공정을 진행하여 열산화막을 형성한 후, 산소 소오스를 제거하고 질소 소오스를 제공하여 열처리를 계속 진행하면 기판과 열산화막 계면에 질소가 침투하여 그곳에 실리콘산화 질화막이 형성되어 결국 실리콘 산화 질화막 및 실리콘 산화막이 적층된 이중막으로 터널링 절연막이 형성될 것이다.
여기서, 제2폭의 개구부(118)에 의해 노출된 제1절연막의 제거는 습식식각에 의해 제거되거나 또는 순차적인 건식식각 및 습식식각에 의해서 제거될 수 있다. 순차적인 건식식각 및 습식식각으로 제1절연막을 제거할 때에, 먼저 건식식각에 의해서 제1절연막의 대부분을 제거하고 습식식각으로 잔존하는 제1절연막을 제거한다. 여기서 건식식각으로 반도체 기판이 식각 손상을 받지 않을 정도로 제1절연막을 잔존시키는 것이 바람직하다.
다음 도 9를 참조하여, 기판 전면에 메모리 트랜지스터의 플로팅 게이트 및 선택 트랜지스터의 워드라인을 위한 제1도전막(122)을 형성한다. 이후 통상적인 방법에 따른 공정들을 진행하여 메모리 트랜지스터 및 선택 트랜지스터를 완성한다.
상술한 실시예에서, 제1절연막(102)을 형성한 이후에 불순물 확산 영역(110)을 형성할 수 있다. 이에 따르면 별도의 불순물 확산 영역(110)을 위한 포토리소그라피 공정은 진행되지 않으며 (도 5의 이온주입 마스크(104)는 필요 없으며) 리플로 가능한 물질막 패턴(112)을 형성한 이후에 불순물 주입 공정이 진행된다. 이에 대해서 도 10 및 도 11을 참조하여 설명을 하기로 한다. 먼저 도 10을 참조하여, 반도체 기판(100) 상에 제1절연막(102)을 형성한 후, 터널링 영역을 한정하는 제1폭(w1)의 개구부(114)를 가지는 리플로 가능한 물질막 패턴(112)을 형성한다. 이어서, 불순물 주입 공정(108)을 진행하여 제1폭의 개구부(114)에 의해 노출된 제1절연막(102)을 통해서 반도체 기판(100)에 불순물 이온들(107)을 주입한다.
다음 도 11을 참조하여, 열처리 공정을 진행하여, 리플로 가능한 물질막 패턴(112)을 리플로 시켜 제2폭(w2)의 개구부(118)를 갖는 리플로된 물질막 패턴(116) 을 형성함과 동시에 주입된 불순물 이온들(107)을 활성화시켜 불순물 확산 영역(110)을 형성한다. 후속 공정으로 노출된 제1절연막을 제거한 후 터널링 절연막을 형성한다.
또, 상술한 실시예의 도 7에서 리플로 가능한 물질막 패턴(112)을 형성하기 전에, 불순물 확산 영역을 위한 이온 주입 공정시 버퍼막으로 사용되는 도 6의 제1절연막(102)을 제거하고 새로이 절연막을 형성할 수 있다. 또한, 이 경우 새로이 형성되는 절연막의 두께를 두껍게 하면 그 일부를 터널링 절연막을 사용할 수 있다. 이에 대해서는 도 12를 참조하여 설명을 한다.
도 12를 참조하여, 도 6을 참조하여 설명한 방법과 동일하게, 반도체 기판(110)에 불순물 확산 영역(110)을 형성한 후 이온 주입 마스크(104) 및 제1절연막(102)을 제거한다. 이어서 불순물 확산 영역(110)을 구비하는 기판(100) 상에 두꺼운 절연막(102')을 형성한다. 다음, 리플로 가능한 물질막 패턴(112)을 형성한 후 열처리 공정을 진행하여 제2폭(w2)의 개구부(118)를 갖는 리플로된 물질막 패턴(116)을 형성한다. 다음, 개구부(118)에 의해 노출된 두꺼운 절연막(102')의 일부 두께를 제거하고 소정 두께를 잔존시켜 터널링 절연막(120)을 형성한다. 이때, 절연막(102')의 일부 제거는 습식식각 또는 순차적인 건식식각 및 습식식각에 의해 이루어 질 수 있다.
다음, 리플로된 물질막 패턴(116)을 제거한 후 기판 전면에 메모리 트랜지스터의 플로팅 게이트 및 선택 트랜지스터의 워드라인을 위한 제1도전막(122)을 형성 한다. 이후 통상적인 방법에 따른 공정들을 진행하여 메모리 트랜지스터 및 선택 트랜지스터를 완성한다.
이제 도 13 내지 도15를 참조하여 본 발명의 다른 실시예를 설명하기로 한다. 본 실시예에서는 앞서 도 6 내지 도 9를 참조하여 설명한 실시예에서 제1절연막(102) 상에 제2절연막(103)을 더 형성한다.
먼저 도 13을 참조하여, 불순물 확산 영역(110)을 형성한 후 제1절연막(102) 상에 제2절연막(103)을 형성한다. 제2절연막(103)은 제1절연막(102)에 대해서 식각 선택비를 가지는 막질로 형성된다. 예컨대, 제2절연막(103)은 실리콘 질화막, 또는 실리콘 질화막 및 실리콘 산화 질화막이 차례로 적층된 다층막으로 형성될 수 있다.
계속해서 도 13을 참조하여, 제2절연막(103) 상에 리플로 가능한 물질막 패턴(112)을 형성한 후 열처리 공정을 진행하여 리플로된 물질막 패턴(116)을 형성한다.
다음 도 14를 참조하여 노출된 제2절연막(103)을 건식식각으로 제거하여 제1절연막(102)을 노출시킨다. 이때 과식각으로 제1절연막(102)의 일부분도 식각될 수 있다.
다음 도 15를 참조하여 노출된 제1절연막을 습식식각으로 제거하여 불순물 확산 영역(110)을 노출시킨 후 리플로된 물질막 패턴(116)을 제거하고 터널링 절연막(120)을 형성한다.
이이서 통상적인 공정을 진행하여 메모리 트랜지스터 및 선택 트랜지스터를 완성한다.
이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
이상에서 설명한 본 발명의 여러 실시예들에 따르면 포토리소그라피 공정의 해상도에 따른 치수보다도 더 작은 치수를 갖는 터널링 절연막을 형성할 수 있으며, 이에 따른 프로그램 및 소거 효율의 저감 없이 메모리 소자의 높은 집적도를 달성할 수 있다.

Claims (16)

  1. 기판 상에 제1절연막을 형성하고;
    상기 제1절연막 상에 터널링 영역을 한정하는 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 형성하고;
    상기 리플로 가능한 물질막 패턴을 리플로 시켜 상기 제1폭보다 작은 제2폭의 개구부를 가지는 리플로된 물질막 패턴을 형성하고;
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막을 제거하여 상기 기판을 노출시키고;
    상기 노출된 기판 상에 터널링 절연막을 형성하는 것을 포함하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  2. 제1항에 있어서,
    상기 리플로 가능한 물질막 패턴은 포토레지스트 또는 불순물이 도우핑된 실리케이트 글래스막으로 형성되는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막을 제거하여 상기 기판을 노출시키는 것은:
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막의 일부 두께를 건식식각으로 제거하고;
    상기 제2폭의 개구부 아래에 잔존하는 제1절연막을 습식식각으로 제거하는 것을 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  4. 제3항에 있어서,
    기판 상에 제1절연막을 형성하는 것은:
    상기 기판 상에 상기 제1절연막을 형성하고;
    상기 제1절연막 상에 불순물 확산 영역을 한정하는 식각 마스크를 형성하고;
    불순물 이온을 주입한 후 열처리 공정을 진행하여 상기 기판에 불순물 확산 영역을 형성하고;
    상기 식각 마스크를 제거하는 것을 포함하며,
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막을 제거하여 상기 기판을 노출시키는 것은 상기 기판에 형성된 상기 불순물 확산 영역을 노출시키는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  5. 제3항에 있어서,
    기판 상에 제1절연막을 형성하기 전에:
    상기 기판 상에 버퍼 절연막을 형성하고;
    상기 버퍼 절연막 상에 불순물 확산 영역을 한정하는 개구부를 가지는 식각 마스크를 형성하고;
    상기 개구부를 통해서 불순물 이온을 주입한 후 열처리 공정을 진행하여 상기 기판에 불순물 확산 영역을 형성하고;
    상기 식각 마스크 및 버퍼 절연막을 제거하는 것을 더 포함하며,
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막을 제거하여 상기 기판을 노출시키는 것은 상기 기판에 형성된 상기 불순물 확산 영역을 노출시키는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  6. 제3항에 있어서,
    상기 제1절연막 상에 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 형성한 후, 상기 제1폭의 개구부를 가지는 리플로 물질막 패턴을 리플로 하기 전에:
    상기 제1폭의 개구부를 통해서 상기 기판에 불순물 이온을 주입하는 것을 더 포함하며,
    상기 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 리플로할 때, 상기 기판에 주입된 불순물 이온이 확산하여 불순물 확산 영역을 형성하며,
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연 막을 제거하여 상기 기판을 노출시키는 것은 상기 기판에 형성된 상기 불순물 확산 영역을 노출시키는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제1절연막을 형성한 후 상기 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 형성하기 전에:
    상기 제1절연막 상에 제2절연막을 형성하는 것을 더 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  8. 제7항에 있어서,
    상기 제1절연막은 실리콘 산화막으로 형성되고, 상기 제2절연막은 실리콘 질화막 또는 실리콘 질화막 및 실리콘 산화 질화막이 순차적으로 적층된 다층막으로 형성되는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  9. 제7항에 있어서,
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막을 제거하여 상기 기판을 노출시키는 것은:
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제2절연막을 건식식각하여 하부의 제1절연막을 노출시키고;
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴을 제거하고;
    상기 노출된 제1절연막을 습식식각하는 것을 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  10. 제9항에 있어서,
    기판 상에 제1절연막을 형성하는 것은:
    상기 기판 상에 상기 제1절연막을 형성하고;
    상기 절연막 상에 불순물 확산 영역을 한정하는 식각 마스크를 형성하고;
    불순물 이온을 주입한 후 열처리 공정을 진행하여 상기 기판에 불순물 확산 영역을 형성하고;
    상기 식각 마스크를 제거하는 것을 포함하며,
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막을 제거하여 상기 기판을 노출시키는 것은 상기 기판에 형성된 상기 불순물 확산 영역을 노출시키는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  11. 제9항에 있어서,
    기판 상에 제1절연막을 형성하기 전에:
    상기 기판 상에 버퍼 절연막을 형성하고;
    상기 버퍼 절연막 상에 불순물 확산 영역을 한정하는 개구부를 가지는 식각 마스크를 형성하고;
    상기 개구부를 통해서 불순물 이온을 주입한 후 열처리하여 상기 기판에 불순물 확산 영역을 형성하고;
    상기 식각 마스크 및 버퍼 절연막을 제거하는 것을 더 포함하며,
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막을 제거하여 상기 기판을 노출시키는 것은 상기 기판에 형성된 상기 불순물 확산 영역을 노출시키는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  12. 제9항에 있어서,
    상기 제1절연막 상에 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 형성한 후, 상기 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 리플로 하기 전에:
    상기 제1폭의 개구부를 통해서 상기 기판에 불순물 이온을 주입하는 것을 더 포함하며,
    상기 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 리플로할 때, 상기 기판에 주입된 불순물 이온이 확산하여 불순물 확산 영역을 형성하며,
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제1절연막을 제거하여 상기 기판을 노출시키는 것은 상기 기판에 형성된 상기 불순물 확산 영역을 노출시키는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  13. 기판 상에 제1절연막 및 제2절연막을 순차적으로 형성하고;
    상기 제2절연막 상에 터널링 영역을 한정하는 제1폭의 개구부를 가지는 리플로 가능한 물질막 패턴을 형성하고;
    열처리 공정을 진행하여 상기 리플로 물질막 패턴을 리플로 시켜 상기 제1폭보다 작은 제2폭의 개구부를 가지는 리플로된 물질막 패턴을 형성하고;
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제2절연막 및 제1절연막을 제거하여 상기 기판을 노출시키고;
    상기 노출된 기판 상에 터널링 절연막을 형성하는 것을 포함하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  14. 제13항에 있어서,
    상기 제1절연막은 실리콘 산화막으로 형성되고, 상기 제2절연막은 실리콘 질화막 또는 실리콘 질화막 및 실리콘 산화 질화막이 순차적으로 적층된 다층막으로 형성되는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  15. 제13항 또는 제14항에 있어서,
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴에 의해 노출된 제2절연막 및 제1절연막을 제거하여 상기 기판을 노출시키는 것은:
    상기 제2절연막을 건식식각하여 제1절연막을 노출시키고;
    상기 제2폭의 개구부를 가지는 리플로된 물질막 패턴을 제거하고;
    상기 제2절연막에 의해 노출된 제1절연막을 습십식각하는 것을 포함하여 이루어지는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
  16. 제13항 또는 제14항에 있어서,
    상기 기판 상에 상기 제1절연막을 형성하기 전에:
    상기 기판 상에 버퍼 절연막을 형성하고;
    상기 버퍼 절연막 상에 불순물 확산 영역을 한정하는 개구부를 가지는 식각 마스크를 형성하고;
    상기 개구부를 통해서 불순물 이온을 주입한 후 열처리 공정을 진행하여 상기 기판에 불순물 확산 영역을 형성하고;
    상기 식각 마스크 및 버퍼 절연막을 제거하는 것을 더 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 메모리 소자의 터널링 절연막을 형성하는 방법.
KR1020040052383A 2004-07-06 2004-07-06 불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법 KR100572327B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040052383A KR100572327B1 (ko) 2004-07-06 2004-07-06 불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법
US11/171,706 US7429511B2 (en) 2004-07-06 2005-06-30 Method of forming a tunneling insulating layer in nonvolatile memory device
JP2005195423A JP4767604B2 (ja) 2004-07-06 2005-07-04 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法
CNA2005100820463A CN1725471A (zh) 2004-07-06 2005-07-05 在非易失存储器件中形成隧穿绝缘层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040052383A KR100572327B1 (ko) 2004-07-06 2004-07-06 불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20060003485A KR20060003485A (ko) 2006-01-11
KR100572327B1 true KR100572327B1 (ko) 2006-04-18

Family

ID=35541902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040052383A KR100572327B1 (ko) 2004-07-06 2004-07-06 불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법

Country Status (4)

Country Link
US (1) US7429511B2 (ko)
JP (1) JP4767604B2 (ko)
KR (1) KR100572327B1 (ko)
CN (1) CN1725471A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725375B1 (ko) * 2006-05-11 2007-06-07 삼성전자주식회사 비휘발성 메모리 집적 회로 장치 및 그 제조 방법
KR100843141B1 (ko) 2006-05-19 2008-07-02 삼성전자주식회사 비휘발성 메모리 집적 회로 장치 및 그 제조 방법
KR100814374B1 (ko) * 2006-09-20 2008-03-18 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
CN105990128B (zh) * 2015-03-06 2019-04-26 中芯国际集成电路制造(上海)有限公司 绝缘层的形成方法、eeprom及其形成方法
TWI678282B (zh) 2017-04-21 2019-12-01 國立研究開發法人產業技術綜合研究所 積層體及其製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669099B2 (ja) * 1984-12-21 1994-08-31 株式会社東芝 Ｍｉｓ型半導体装置
JPS62123773A (ja) * 1985-11-25 1987-06-05 Hitachi Ltd 半導体記憶装置
JPS62144331A (ja) * 1985-12-18 1987-06-27 Sony Corp エツチング方法
JPS63246875A (ja) 1987-04-01 1988-10-13 Mitsubishi Electric Corp 半導体記憶装置とその製造方法
JPH0379083A (ja) * 1989-08-23 1991-04-04 Toshiba Corp 半導体装置の製造方法
JPH03252131A (ja) * 1990-03-01 1991-11-11 Toshiba Corp 半導体装置の製造方法
JP2563683B2 (ja) * 1990-03-08 1996-12-11 松下電子工業株式会社 不揮発性半導体記憶装置およびその製造方法
JP3016607B2 (ja) * 1991-02-01 2000-03-06 沖電気工業株式会社 不揮発性メモリの製造方法
JPH0521784A (ja) * 1991-07-10 1993-01-29 Hitachi Ltd 半導体集積回路装置の製造方法
US5550072A (en) * 1994-08-30 1996-08-27 National Semiconductor Corporation Method of fabrication of integrated circuit chip containing EEPROM and capacitor
JPH0897302A (ja) * 1994-09-26 1996-04-12 Sony Corp 半導体記憶装置の製造方法
JP2842328B2 (ja) 1995-08-18 1999-01-06 日本電気株式会社 半導体装置の製造方法
JP3393286B2 (ja) * 1995-09-08 2003-04-07 ソニー株式会社 パターンの形成方法
EP0788144B1 (en) 1996-01-31 2003-11-26 STMicroelectronics S.r.l. Process for fabricating tunnel-oxide nonvolatile memory devices
DE19620032C2 (de) * 1996-05-17 1998-07-09 Siemens Ag Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
JPH11119443A (ja) * 1997-10-14 1999-04-30 Oki Electric Ind Co Ltd レジストパタンの形成方法
US6207465B1 (en) 1998-04-17 2001-03-27 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using dry and wet etching
KR100311971B1 (ko) * 1998-12-23 2001-12-28 윤종용 비휘발성메모리반도체소자제조방법
US6365325B1 (en) * 1999-02-10 2002-04-02 Taiwan Semiconductor Manufacturing Company Aperture width reduction method for forming a patterned photoresist layer
US6472327B2 (en) * 1999-08-03 2002-10-29 Advanced Micro Devices, Inc. Method and system for etching tunnel oxide to reduce undercutting during memory array fabrication
KR100533362B1 (ko) * 2000-04-19 2005-12-06 주식회사 하이닉스반도체 레지스트 플로우 공정용 포토레지스트 조성물 및 이를이용한 콘택홀의 형성방법
JP2002100688A (ja) 2000-09-22 2002-04-05 Oki Electric Ind Co Ltd 不揮発性半導体メモリの製造方法
KR20030048215A (ko) 2001-12-11 2003-06-19 주식회사 하이닉스반도체 미세 다마신 패턴 형성방법
CN1302539C (zh) 2002-01-24 2007-02-28 旺宏电子股份有限公司 闪存的制造方法

Also Published As

Publication number Publication date
KR20060003485A (ko) 2006-01-11
JP4767604B2 (ja) 2011-09-07
US7429511B2 (en) 2008-09-30
CN1725471A (zh) 2006-01-25
US20060008985A1 (en) 2006-01-12
JP2006024932A (ja) 2006-01-26

Similar Documents

Publication Publication Date Title
JP4109460B2 (ja) 不揮発性半導体メモリ装置及びその製造方法
US8324092B2 (en) Non-volatile semiconductor device and method of fabricating embedded non-volatile semiconductor memory device with sidewall gate
US7091091B2 (en) Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer
KR100239459B1 (ko) 반도체 메모리 소자 및 그 제조방법
US6962851B2 (en) Nonvolatile memories and methods of fabrication
KR100568445B1 (ko) 부분 소노스 형 게이트 구조체를 제조하는 방법 및 그것을갖는 비휘발성 메모리 셀 제조 방법
US6893921B2 (en) Nonvolatile memories with a floating gate having an upward protrusion
US8952536B2 (en) Semiconductor device and method of fabrication
KR100389278B1 (ko) 반도체 기억장치의 제조방법 및 반도체 기억장치
KR100725171B1 (ko) 마스크 롬을 구비하는 반도체 장치 및 그 제조 방법
JP2007157927A (ja) 不揮発性半導体記憶装置およびその製造方法
JP4767604B2 (ja) 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法
US7718504B2 (en) Semiconductor device having align key and method of fabricating the same
KR20030006997A (ko) 비휘발성 반도체 기억 장치 및 그 제조 방법
KR100525448B1 (ko) 플래시 메모리 소자의 제조 방법
JP2001284555A (ja) 不揮発性半導体記憶装置、その読み出し及び書き込み方法、その製造方法
US7041555B2 (en) Method for manufacturing flash memory device
US20100102375A1 (en) Semiconductor device and manufacturing method thereof
US6995060B2 (en) Fabrication of integrated circuit elements in structures with protruding features
JP4427431B2 (ja) 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法
KR100685880B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR100655277B1 (ko) 낸드형 플래시 메모리에서 공통 소오스 라인 형성 방법
KR100486075B1 (ko) 트렌치 구조의 플래시 메모리 셀과 그 제조 방법
KR100529649B1 (ko) 비휘발성 반도체 메모리 소자의 제조 방법
KR100565757B1 (ko) 플래쉬 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110405

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee