KR100529572B1 - Thin film transistor liquid crystal display - Google Patents

Thin film transistor liquid crystal display Download PDF

Info

Publication number
KR100529572B1
KR100529572B1 KR1019980017138A KR19980017138A KR100529572B1 KR 100529572 B1 KR100529572 B1 KR 100529572B1 KR 1019980017138 A KR1019980017138 A KR 1019980017138A KR 19980017138 A KR19980017138 A KR 19980017138A KR 100529572 B1 KR100529572 B1 KR 100529572B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
storage capacitor
line
pixel
Prior art date
Application number
KR1019980017138A
Other languages
Korean (ko)
Other versions
KR19990085022A (en
Inventor
배병성
유진태
나병선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/821,062 priority Critical patent/US5808706A/en
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980017138A priority patent/KR100529572B1/en
Priority to TW87107634A priority patent/TW384408B/en
Priority to US09/112,175 priority patent/US6256076B1/en
Priority to JP23817898A priority patent/JP4298819B2/en
Publication of KR19990085022A publication Critical patent/KR19990085022A/en
Application granted granted Critical
Publication of KR100529572B1 publication Critical patent/KR100529572B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

액정 축전기와 스위칭 소자를 가지고 있는 다수의 화소로 이루어진 액정 표시 장치에서 하나의 화소의 스위칭 소자에 한쪽 단자가 연결되어 있으며, 그 화소와 이웃하는 화소의 화소 전극에 나머지 한쪽 단자가 연결되어 있는 유지 축전기를 형성한다. 이렇게 하면 양쪽 가장자리에 있는 두 화소를 제외한 나머지 화소의 스위칭 소자에는 좌우로 두 개씩의 유지 축전기가 연결되게 되어 충분한 유지 용량을 확보할 수 있고, 개구율의 감소를 막으면서도 기생 용량을 줄일 수 있으며, 스위칭 소자에 불량이 있을 때 결함이 쉽게 수리될 수 있다.In a liquid crystal display device having a liquid crystal capacitor and a plurality of pixels having a switching element, a storage capacitor having one terminal connected to a switching element of one pixel and the other terminal connected to a pixel electrode of a pixel adjacent to the pixel. To form. In this way, two holding capacitors are connected to the switching elements of the remaining pixels except for the two pixels at both edges, thereby ensuring sufficient holding capacity, and reducing parasitic capacity while preventing the reduction of the aperture ratio. When a device is defective, the defect can be easily repaired.

Description

박막 트랜지스터 액정 표시 장치Thin film transistor liquid crystal display

본 발명은 박막 트랜지스터 액정 표시 장치에 관한 것이다.The present invention relates to a thin film transistor liquid crystal display device.

현재, 박막 트랜지스터를 스위칭 소자로 사용하는 액티브 매트릭스형 액정 표시 장치(active matrix liquid crystal display: AMLCD)는 그 휴대성과 우수한 화질로 해서 널리 각광을 받고 있다. 특히, 평행한 두 전극 사이에서 형성되는 본질적으로 기판에 평행한 전기장에 의해 구동되는 평면 구동 방식(IPS; in-plane switching) 액정 표시 장치는 넓은 시야각을 확보할 수 있어 많은 이용이 기대되고 있다.At present, an active matrix liquid crystal display (AMLCD) using a thin film transistor as a switching element has been widely spotlighted for its portability and excellent image quality. In particular, an in-plane switching (IPS) liquid crystal display device driven by an electric field essentially parallel to the substrate formed between two parallel electrodes is expected to be widely used because it can secure a wide viewing angle.

액정 표시 장치의 각 화소는 스위칭 소자를 통해 전달되는 화상 신호를 받아 다음 신호가 들어올 때까지 액정 용량에 의해 그 신호를 유지하게 된다. 이 때, 액정의 전하 유지 능력을 보호해 주기 위해 통상 유지 축전기를 액정 축전기와 병렬로 연결한다.Each pixel of the liquid crystal display device receives an image signal transmitted through the switching element and maintains the signal by the liquid crystal capacitor until the next signal comes in. At this time, in order to protect the electric charge holding ability of a liquid crystal, a normal holding capacitor is connected in parallel with a liquid crystal capacitor.

유지 용량을 형성하는 방법은 그 구조에 따라 독립 배선 방식과 전단 게이트 방식으로 나눌 수 있다.The method of forming the storage capacitor can be divided into an independent wiring method and a shear gate method according to its structure.

그러면, 첨부된 도면을 참고로 하여 종래 기술에 따른 박막 트랜지스터 액정 표시 장치에 대하여 설명한다.Next, a thin film transistor liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 1은 종래의 독립 배선 방식의 박막 트랜지스터 액정 표시 장치의 단위 화소의 등가 회로도이다.1 is an equivalent circuit diagram of a unit pixel of a conventional thin film transistor liquid crystal display device of an independent wiring method.

도 1에 나타난 바와 같이, 주사 신호를 전달하는 게이트선(GL)과 화상 신호를 전달하는 데이터선(DL)이 서로 교차하고 있으며, 게이트 전극은 게이트선(GL)에 연결되어 있고, 소스 전극은 데이터선(DL)에 연결되어 있는 박막 트랜지스터(TFT)가 있다. 박막 트랜지스터(TFT)의 드레인 전극은 액정 축전기(CLC)와 유지 축전기(Cst)의 한 단자와 연결되어 있다. 즉, 액정 축전기(CLC)와 유지 축전기(Cst)는 서로 병렬로 연결되어 있다. 액정 축전기(CLC)의 다른 단자에는 공통 전압으로 표시되는 일정 전압 Vcom이 인가되고, 유지 축전기(Cst)의 다른 단자는 게이트선(GL)과 별도로 형성되어 있는 유지 전극선(SL)에 연결되어 있다. 그러나, 이러한 방법은 별도의 유지 전극선을 형성하므로 배선의 수가 늘어나고, 개구율이 줄어드는 단점이 있다.As shown in FIG. 1, the gate line GL transmitting the scan signal and the data line DL transmitting the image signal cross each other, the gate electrode is connected to the gate line GL, and the source electrode There is a thin film transistor TFT connected to the data line DL. The drain electrode of the thin film transistor TFT is connected to one terminal of the liquid crystal capacitor C LC and the storage capacitor Cst. That is, the liquid crystal capacitor C LC and the storage capacitor Cst are connected in parallel with each other. The other terminal of the liquid crystal capacitor C LC is applied with a constant voltage Vcom expressed as a common voltage, and the other terminal of the storage capacitor Cst is connected to the storage electrode line SL formed separately from the gate line GL. . However, this method has a disadvantage in that the number of wirings is increased and the opening ratio is reduced because of forming a separate sustain electrode line.

도 2는 종래의 전단 게이트 방식의 박막 트랜지스터 액정 표시 장치의 단위 화소의 등가 회로도이다.2 is an equivalent circuit diagram of a unit pixel of a conventional thin film transistor liquid crystal display of a shear gate type.

전단 게이트 방식은 도 2에서 볼 수 있는 바와 같이, 전단의 게이트선(GL)을 유지 축전기(Cst)의 한쪽 단자로 활용하는 방법이다. 다른 구성은 도 1에 나타난 독립 배선 방식의 경우와 유사하다. 이 방법은 게이트선 외에 별도의 유지 전극선을 형성하지 않으므로 개구율을 높일 수 있는 장점이 있는 반면, 게이트선의 기생 용량이 늘어나는 단점이 있다.As shown in FIG. 2, the front gate method is a method in which the front gate line GL is used as one terminal of the storage capacitor Cst. The other configuration is similar to that of the independent wiring method shown in FIG. This method has the advantage of increasing the aperture ratio because it does not form a separate storage electrode line other than the gate line, while the parasitic capacitance of the gate line is increased.

또한, 종래 기술에서와 같이, 유지 축전기를 형성하기 위해 전단의 게이트선을 활용하거나 별도의 유지 전극선을 활용하는 경우, 유지 축전기의 양 전극 사이에는 대개 6볼트 내지 12볼트 정도의 높은 전압이 인가되는데, 이 때 이 전압에 의하여 유지 축전기의 양 전극상의 절연막을 통한 누설 전류가 흐르게 되어 자체 방전이 일어나거나 절연막 내에 결함이 있을 경우 절연 파괴도 일어날 수 있어 수율 감소가 일어난다.In addition, as in the prior art, when using a gate line of a front end or a separate storage electrode line to form a storage capacitor, a high voltage of about 6 to 12 volts is generally applied between both electrodes of the storage capacitor. At this time, a leakage current flows through the insulating film on both electrodes of the storage capacitor due to this voltage, so that self-discharge or defects in the insulating film may cause insulation breakdown, resulting in a decrease in yield.

본 발명의 과제는 평면 구동 방식 액정 표시 장치에서 개구율의 감소나 배선의 증가가 없는 유지 용량을 형성하는 것이다.An object of the present invention is to form a storage capacitor without a decrease in aperture ratio or an increase in wiring in a flat drive type liquid crystal display device.

이러한 과제를 이루기 위하여 본 발명에서는 액정 표시 장치에서 하나의 화소의 스위칭 소자에 유지 축전기의 한쪽 단자가 연결되어 있으며, 그 화소와 이웃하는 화소의 화소 전극에 나머지 한쪽 단자가 연결되어 있는 유지 축전기를 형성한다.In order to achieve the above object, in the present invention, a liquid crystal display device includes a storage capacitor having one terminal connected to a switching element of one pixel and the other terminal connected to a pixel electrode of a pixel adjacent to the pixel. do.

본 발명에 따른 박막 트랜지스터 액정 표시 장치에서는, 기판 위에 외부로부터 주사 신호를 전달하는 게이트선 및 이와 연결되어 있는 게이트 전극, 다수의 선형 공통 전극과 유지 용량 전극이 형성되어 있으며, 그 위를 유지 용량 전극의 일부를 노출시키는 제1 접촉구를 가지고 있는 게이트 절연막이 덮고 있다. 게이트 전극 위의 게이트 절연막 위에는 비정질 규소층과 도핑된 비정질 규소층이 차례로 형성되어 있고, 도핑된 비정질 규소층 위에 소스 전극과 드레인 전극이 각각 형성되어 있다. 드레인 전극은 게이트 절연막을 사이에 두고 유지 용량 전극과 중첩되어 있으며, 게이트 절연막에 형성되어 있는 제1 접촉구를 통하여 인접한 화소의 유지 용량 전극과 연결되어 있고, 게이트 절연막 위에 공통 전극과 평행하게 교대로 형성되어 있는 다수의 선형 화소 전극과도 연결되어 있다. 소스 전극은 외부로부터 화상 신호를 전달하는 데이터선과 연결되어 있다.In the thin film transistor liquid crystal display according to the present invention, a gate line for transmitting a scan signal from the outside and a gate electrode connected thereto, a plurality of linear common electrodes and a storage capacitor electrode are formed on the substrate, and the storage capacitor electrode is disposed thereon. A gate insulating film having a first contact hole for exposing a portion of is covered. An amorphous silicon layer and a doped amorphous silicon layer are sequentially formed on the gate insulating film on the gate electrode, and a source electrode and a drain electrode are formed on the doped amorphous silicon layer, respectively. The drain electrode overlaps with the storage capacitor electrode with the gate insulating film interposed therebetween, and is connected to the storage capacitor electrode of the adjacent pixel through a first contact hole formed in the gate insulating film, and alternately parallel to the common electrode on the gate insulating film. It is also connected to a plurality of linear pixel electrodes formed. The source electrode is connected to a data line for transmitting an image signal from the outside.

여기서 다수의 공통 전극을 서로 연결하며 외부로부터 공통 신호를 전달하는 공통 전극선이 더 형성되어 있을 수도 있으며, 소스 전극, 드레인 전극, 화소 전극, 데이터선을 덮고 있는 보호막이 더 형성되어 있을 수도 있다.Here, a common electrode line connecting the plurality of common electrodes to each other and transmitting a common signal from the outside may be further formed, and a protective layer covering the source electrode, the drain electrode, the pixel electrode, and the data line may be further formed.

보호막은 소스 전극, 드레인 전극, 화소 전극을 덮도록 형성되어 소스 전극의 일부를 노출시키는 제2 접촉구를 갖고 있으며, 데이터선은 보호막 위에 형성되고 제2 접촉구를 통하여 소스 전극과 연결될 수도 있다.The passivation layer has a second contact hole formed to cover the source electrode, the drain electrode, and the pixel electrode to expose a portion of the source electrode, and the data line may be formed on the passivation layer and connected to the source electrode through the second contact hole.

이와 같은 액정 표시 장치를 제조하기 위해서는 먼저, 기판 위에 게이트선, 게이트 전극, 공통 전극, 유지 용량 전극을 형성하고, 게이트 절연막을 형성한 다음, 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층과 도핑된 비정질 규소층을 형성하고 게이트 절연막에 유지 용량 전극의 일부를 노출시키는 제1 접촉구를 형성한다. 다음, 도핑된 비정질 규소층 위에 소스 전극, 드레인 전극, 화소 전극을 형성하고, 소스 전극과 연결되는 데이터선을 형성한다.In order to manufacture such a liquid crystal display, first, a gate line, a gate electrode, a common electrode, and a storage capacitor electrode are formed on a substrate, a gate insulating film is formed, and then an amorphous silicon layer and a doped amorphous silicon layer are formed on the gate insulating film on the gate electrode. An amorphous silicon layer is formed and a first contact hole for exposing a portion of the storage capacitor electrode is formed in the gate insulating film. Next, a source electrode, a drain electrode, and a pixel electrode are formed on the doped amorphous silicon layer, and a data line connected to the source electrode is formed.

공통 전극을 형성하는 단계에서 공통 전극선을 더 형성할 수도 있으며, 소스 전극, 드레인 전극, 화소 전극, 데이터선을 덮는 보호막을 형성할 수도 있다.In the forming of the common electrode, a common electrode line may be further formed, and a passivation layer covering the source electrode, the drain electrode, the pixel electrode, and the data line may be formed.

보호막은 소스 전극, 드레인 전극, 화소 전극 위에 형성하고, 소스 전극의 일부를 노출시키는 제2 접촉구를 형성하며, 데이터선을 보호막 위에 형성할 수도 있다.The passivation layer may be formed on the source electrode, the drain electrode, and the pixel electrode, form a second contact hole exposing a portion of the source electrode, and a data line may be formed on the passivation layer.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 첨부된 도면을 참고로 하여 본 발명의 실시예에 대하여 상세히 설명한다.Then, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 3은 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 등가 회로도이고, 도 4는 도 3에 나타낸 박막 트랜지스터 액정 표시 장치의 스위칭 소자에 결함이 있을 때의 수리 방법을 나타낸 것이다.FIG. 3 is an equivalent circuit diagram of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 4 illustrates a repair method when a switching element of the thin film transistor liquid crystal display shown in FIG. 3 is defective.

도 3에 나타낸 바와 같이, 가로로 게이트선(GL)이 배열되어 있고, 세로로 데이터선(DL)이 배열되어 있다. 박막 트랜지스터(Q)의 게이트 단자는 게이트선(GL)에, 소스 단자는 데이터선(DL)에 연결되어 있으며, 드레인 단자는 액정 축전기(CLC)에 연결되어 있다. 박막 트랜지스터(Q)의 드레인 단자에 한 단자가 연결되어 있는 유지 축전기(Cst)의 다른 단자는 같은 행의 이웃하는, 즉 같은 게이트선(GL)에 게이트 단자가 연결되어 있는 이웃 화소의 박막 트랜지스터(Q)의 드레인 단자에 연결되어 있다. 여기에서 액정 축전기의 다른 단자에는 공통 전압으로 표시되는 일정 전압 Vcom이 인가된다.As shown in FIG. 3, the gate lines GL are arranged horizontally, and the data lines DL are arranged vertically. The gate terminal of the thin film transistor Q is connected to the gate line GL, the source terminal is connected to the data line DL, and the drain terminal is connected to the liquid crystal capacitor C LC . The other terminal of the storage capacitor Cst in which one terminal is connected to the drain terminal of the thin film transistor Q is connected to the thin film transistors of neighboring pixels in the neighboring rows of the same row, that is, the gate terminal is connected to the same gate line GL. It is connected to the drain terminal of Q). Here, the other terminal of the liquid crystal capacitor is applied with a constant voltage Vcom indicated by a common voltage.

이 때, 왼쪽 끝에 위치하는 화소의 박막 트랜지스터의 드레인 전극에 연결되는 유지 축전기 중 왼쪽에 형성되는 유지 축전기(CstL)의 다른쪽 단자는 고립되어 있으며, 가장 오른쪽에 위치하는 화소에는 유지 용량이 형성되지 않는다. 결과적으로 각 화소는 두 개의 유지 축전기를 가지는 셈이 되고, 가장 오른쪽의 화소만이 하나의 유지 축전기를 가지는 것이 된다.At this time, the other terminal of the storage capacitor Cst L formed on the left side of the storage capacitors connected to the drain electrode of the thin film transistor of the pixel at the left end is isolated, and the storage capacitor is formed at the rightmost pixel. It doesn't work. As a result, each pixel has two storage capacitors, and only the rightmost pixel has one storage capacitor.

이러한 구조를 가진 화소에 있어서, 박막 트랜지스터 등의 스위칭 소자나 혹은 그 외에 구동의 목적으로 사용되는 능동 소자에 결함이 있을 때 도 4의 I 부분에 나타낸 것처럼, 결함이 있는 능동 소자(Q0)의 드레인 단자를 레이저 등을 사용하여 절단하여 다른 축전기들로부터 분리한다. 또는 결함에 의하여 단자가 전기적으로 절단된 경우에도 동일하다. 그러면, 데이터 신호가 해당 화소의 액정 축전기에 공급되지 않고, 해당 화소의 액정 축전기의 전압 Vp은 해당 화소의 왼쪽에 위치하는 화소의 화소 전압을 VL이라 하고, 오른쪽에 있는 화소의 화소 전압을 VR이라고 할 때 다음과 같은 식으로 주어진다.In a pixel having such a structure, when there is a defect in a switching element such as a thin film transistor or other active element used for driving purposes, the defective active element Q 0 , as shown in part I of FIG. The drain terminal is cut using a laser or the like to separate from the other capacitors. Alternatively, the same applies when the terminal is electrically cut by a defect. Then, the data signal V to the pixel voltage of the pixel to the right is not supplied to the liquid crystal capacitor of the pixel, the voltage Vp of the liquid crystal capacitor of the pixel is referred to as the pixel voltage of the pixel positioned on the left side of the pixel V L, Suppose R is given by

Vp = (VL + VR + VcomCLC/Cst)/(2 + CLC/Cst)V p = (V L + V R + V com C LC / C st ) / (2 + C LC / C st )

이 때 CLC/Cst는 1보다 작은 값으로 Cst가 클수록 CLC/Cst는 감소하게 되는데 이렇게 되면 화소 전압은 그 화소의 좌우에 위치한 화소의 액정 축전기의 전압의 산술 평균으로 접근한다. 따라서 이 화소의 밝기는 좌우 화면의 중간 밝기로 접근하므로 자동으로 보상될 수 있다.At this time, C LC / C st is smaller than 1, and as C st increases, C LC / C st decreases. In this case, the pixel voltage approaches the arithmetic mean of the voltages of the liquid crystal capacitors of the pixels positioned to the left and right of the pixel. Therefore, the brightness of this pixel approaches the middle brightness of the left and right screens and can be compensated automatically.

이러한 구조는 특히 단색 액정 표시 장치에서 매우 유리하다. 세 가지 색상의 컬러 필터로 이루어지는 컬러 패널의 경우 이와 같은 자동 보상의 목적을 달성하기 위해서는 그 옆의 세 번째 인접한 화소, 즉 동일색을 나타내는 화소끼리 유지 축전기를 연결하는 것이 바람직하다. 그러나, 이와 같이 자동 보상을 목표로 하지 않았을 경우에는 컬러 패널이라도 그 좌우의 인접한 화소에 연결해도 무방하다.This structure is particularly advantageous in monochrome liquid crystal display devices. In the case of a color panel composed of three color filters, in order to achieve the purpose of the automatic compensation, it is preferable to connect holding capacitors between third adjacent pixels, that is, pixels displaying the same color. However, in the case where automatic compensation is not aimed as described above, the color panel may be connected to adjacent pixels on the left and right sides.

도 5는 본 발명의 실시예에 따른 평면 구동 방식 액정 표시 장치의 평면도이고, 도 6은 도 5의 VI - VI'선을 따라 도시한 단면도이다.FIG. 5 is a plan view of a planar drive type liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 6 is a cross-sectional view taken along line VI-VI 'of FIG. 5.

도 5와 도 6에 나타난 바와 같이, 투명한 절연 기판(100) 위에 가로 방향으로 주사 신호를 전달하는 게이트선(20)이 형성되어 있고, 게이트선(20)과 평행하게 공통 신호를 전달하는 공통 전극선(90)이 형성되어 있다. 게이트선(20)의 일부는 게이트 전극이 되며, 공통 전극선(90)은 세로 방향으로 평행하게 형성되어 있는 다수의 선형 공통 전극(91)과 연결되어 있다. 기판(100) 위에는 또한 게이트선(20)과 평행하게 유지 용량 전극(11, 12)이 게이트선(20) 및 공통 전극선(90)과 분리되어 형성되어 있다.As shown in FIGS. 5 and 6, a gate line 20 for transmitting a scan signal in a horizontal direction is formed on the transparent insulating substrate 100, and a common electrode line for transmitting a common signal in parallel with the gate line 20. 90 is formed. A portion of the gate line 20 becomes a gate electrode, and the common electrode line 90 is connected to a plurality of linear common electrodes 91 formed in parallel in the vertical direction. On the substrate 100, the storage capacitor electrodes 11 and 12 are formed to be separated from the gate line 20 and the common electrode line 90 in parallel with the gate line 20.

게이트선(20), 공통 전극선(90), 공통 전극(91), 유지 용량 전극(11, 12) 위를 질화 규소 등으로 이루어진 게이트 절연막(30)이 덮고 있는데, 게이트 절연막(30)에는 유지 용량 전극(11, 12)의 일부를 노출시키는 접촉구(31, 32)가 형성되어 있다.The gate insulating film 30 made of silicon nitride or the like is covered on the gate line 20, the common electrode line 90, the common electrode 91, and the storage capacitor electrodes 11 and 12. Contact holes 31 and 32 exposing a part of the electrodes 11 and 12 are formed.

게이트선(20)의 일부인 게이트 전극 위의 게이트 절연막(30) 위에는 비정질 규소 등으로 이루어진 박막 트랜지스터의 채널층(40)이 형성되어 있으며, 그 위에는 도핑된 비정질 규소 등으로 이루어진 저항 접촉층(51, 52)이 게이트선(20)을 중심으로 양쪽으로 형성되어 있다.A channel layer 40 of a thin film transistor made of amorphous silicon or the like is formed on the gate insulating layer 30 on the gate electrode that is part of the gate line 20, and the ohmic contact layer 51 made of doped amorphous silicon or the like is formed thereon. 52 is formed on both sides of the gate line 20.

도핑된 비정질 규소층(51, 52) 위에는 각각 소스 전극(61)과 드레인 전극(62)이 형성되어 있다. 드레인 전극(62)은 가로 방향으로 길게 연장되어 게이트 절연막(30)을 사이에 두고 유지 용량 전극(11)과 중첩되어 있으며, 인접한 화소의 유지 용량 전극(12)과는 게이트 절연막(30)에 형성되어 있는 접촉구(32)를 통해 연결되어 있다. 즉, 드레인 전극(62)이 유지 축전기의 한쪽 단자가 되고, 드레인 전극(62)과 게이트 절연막(30)을 사이에 두고 중첩되어 있는 유지 용량 전극(11)이 유지 축전기의 나머지 한쪽 단자가 된다. 한편, 드레인 전극(62)은 세로 방향으로 공통 전극(91)과 교대로 평행하게 형성되어 있는 화소 전극(63)과 연결되어 있다. 소스 전극(61)은 게이트 절연막(30) 위에 세로 방향으로 형성되어 있으며 외부로부터 화상 신호를 전달하는 데이터선(60)과 연결되어 있다.The source electrode 61 and the drain electrode 62 are formed on the doped amorphous silicon layers 51 and 52, respectively. The drain electrode 62 extends in the horizontal direction and overlaps the storage capacitor electrode 11 with the gate insulating film 30 interposed therebetween, and is formed in the gate insulating film 30 with the storage capacitor electrode 12 of the adjacent pixel. It is connected via the contact hole 32. That is, the drain electrode 62 becomes one terminal of the storage capacitor, and the storage capacitor electrode 11 which overlaps with the drain electrode 62 and the gate insulating film 30 interposes as the other terminal of the storage capacitor. On the other hand, the drain electrode 62 is connected to the pixel electrode 63 which is formed in parallel to the common electrode 91 in the longitudinal direction. The source electrode 61 is formed in the vertical direction on the gate insulating film 30 and is connected to the data line 60 which transmits an image signal from the outside.

소스 전극(61), 드레인 전극(62), 화소 전극(63)의 위에는 질화 규소 등으로 이루어진 보호막(70)이 형성되어 있다.A protective film 70 made of silicon nitride or the like is formed on the source electrode 61, the drain electrode 62, and the pixel electrode 63.

본 발명의 실시예에서는 보호막(70)이 기판의 전면을 덮고 있지만, 화소 영역에서 액정 물질을 구동하기 위한 충분한 전기장을 확보하는 등의 다른 필요에 따라서는 일부가 제거될 수도 있다.In the embodiment of the present invention, the protective film 70 covers the entire surface of the substrate, but a portion may be removed depending on other needs, such as securing a sufficient electric field for driving the liquid crystal material in the pixel region.

이제 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치 기판을 제조하는 방법에 대해 상세히 설명한다.Now, a method of manufacturing a thin film transistor liquid crystal display substrate according to an embodiment of the present invention will be described in detail.

도 7 내지 도 10은 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치 기판을 제조하는 과정을 나타내는 단면도이다. 이와 같은 박막 트랜지스터 액정 표시 장치 기판을 제조하기 위해서는 모두 5매의 마스크가 필요하다.7 to 10 are cross-sectional views illustrating a process of manufacturing a thin film transistor liquid crystal display substrate according to an exemplary embodiment of the present invention. In order to manufacture such a thin film transistor liquid crystal display substrate, all five masks are required.

먼저 도 7에 나타난 바와 같이, 기판 위에 알루미늄 등의 금속을 증착하고 패터닝하여 게이트선(20), 공통 전극선(90), 공통 전극(91), 유지 용량 전극(11, 12)을 형성한다.First, as shown in FIG. 7, a metal such as aluminum is deposited and patterned on the substrate to form the gate line 20, the common electrode line 90, the common electrode 91, and the storage capacitor electrodes 11 and 12.

다음, 도 8에 나타난 바와 같이, 질화 규소 등을 증착하여 게이트 절연막(30)을 형성하고, 비정질 규소와 도핑된 비정질 규소를 차례로 증착하고 함께 패터닝하여 박막 트랜지스터의 채널층(40)을 형성한다.Next, as shown in FIG. 8, silicon nitride or the like is deposited to form a gate insulating layer 30, and amorphous silicon and doped amorphous silicon are sequentially deposited and patterned together to form a channel layer 40 of the thin film transistor.

그리고, 도 9에 나타난 바와 같이, 게이트 절연막(30)을 패터닝하여 유지 용량 전극(11, 12)의 일부를 드러내는 접촉구(31, 32)를 형성한다.As shown in FIG. 9, the gate insulating film 30 is patterned to form contact holes 31 and 32 exposing a part of the storage capacitor electrodes 11 and 12.

도 10에 나타난 바와 같이, 크롬 등의 금속을 증착하고 패터닝하여 데이터선(60), 소스 전극(61), 드레인 전극(62), 화소 전극(63)을 형성하고, 소스 전극(61)과 드레인 전극(62)을 마스크로 도핑된 비정질 규소층(50)을 식각하여 저항 접촉층(51, 52)을 완성한다.As shown in FIG. 10, a metal such as chromium is deposited and patterned to form the data line 60, the source electrode 61, the drain electrode 62, and the pixel electrode 63, and the source electrode 61 and the drain. The amorphous silicon layer 50 doped with the electrode 62 as a mask is etched to complete the ohmic contacts 51 and 52.

마지막으로, 기판의 전면에 질화 규소 등을 증착하여 도 5와 도 6에 나타난 바와 같이, 보호막(70)을 형성한다.Finally, silicon nitride or the like is deposited on the entire surface of the substrate to form the protective film 70 as shown in FIGS. 5 and 6.

본 발명의 제2 실시예에서는 충분한 유지 용량을 확보하기 위하여 화소 전극을 연결하는 연결부를 형성하고, 이 연결부가 공통 전극선과 중첩되도록 한다.In the second embodiment of the present invention, in order to secure a sufficient holding capacity, a connecting portion for connecting the pixel electrodes is formed, and the connecting portion overlaps with the common electrode line.

도 11은 본 발명의 제2 실시예에 따른 박막 트랜지스터 액정 표시 장치의 평면도이다.11 is a plan view of a thin film transistor liquid crystal display according to a second exemplary embodiment of the present invention.

도 11에 나타난 바와 같이, 화소 영역에 세로 방향으로 형성되어 있는 화소 전극(63)을 서로 연결하는 화소 전극선(64)이 형성되어 게이트 절연막(30)을 사이에 두고 공통 전극선(90)과 중첩되어 있다. 이렇게 되면, 화소 전극선(64)과 공통 전극선(90) 사이에서 유지 용량이 형성되므로 본 발명의 제1 실시예에 비해 더 큰 유지 용량을 얻을 수 있다. 그 밖의 구조는 도 5와 도 6에 나타난 제1 실시예와 유사하다.As shown in FIG. 11, a pixel electrode line 64 connecting the pixel electrodes 63 formed in the vertical direction to each other in the pixel region is formed to overlap the common electrode line 90 with the gate insulating layer 30 interposed therebetween. have. In this case, since the storage capacitor is formed between the pixel electrode line 64 and the common electrode line 90, a larger storage capacitor can be obtained than in the first embodiment of the present invention. The rest of the structure is similar to that of the first embodiment shown in Figs.

한편, 본 발명의 실시예와 같은 유지 축전기를 PLS(plane to line switching) 방식 액정 표시 장치에서도 동일한 방식으로 형성할 수 있다. 이하에서 이에 대해 상세히 설명한다.On the other hand, the same storage capacitor as the embodiment of the present invention can be formed in a plane to line switching (PLS) type liquid crystal display device. This will be described in detail below.

PLS 방식의 액정 표시 장치에서는 한쪽 기판에 선형의 제1 전극과 면형의 제2 전극을 형성하는데, 먼저 PLS 방식의 액정 표시 장치의 구동 원리에 대해 설명한다.In the PLS type liquid crystal display, a linear first electrode and a planar second electrode are formed on one substrate. First, a driving principle of the PLS type liquid crystal display will be described.

도 12는 본 발명의 실시예에 따른 PLS 방식의 액정 표시 장치의 원리를 도시한 개략도이다.12 is a schematic diagram illustrating a principle of a PLS type liquid crystal display device according to an exemplary embodiment of the present invention.

도 12에 나타난 바와 같이, 배향막(30, 31)이 각각 형성되어 있는 한 쌍의 투명 기판(10, 11)이 서로 마주하고 있으며, 아래쪽 기판(10)의 안쪽 면 위에 ITO(indium tin oxide) 따위의 투명한 도전 물질로 이루어져 있으며 일정 폭을 가지는 면형 전극(2)이 가로 방향으로 길게 형성되어 있다. 면형 전극(2) 위를 절연막(3)이 덮고 있으며, 그 위에는 폭이 좁은 다수의 선형 전극(1)이 세로 방향으로 서로 평행하게 형성되어 있다. 선형 전극(1)은 투명 또는 불투명 물질로 사용될 수 있으며, 그 폭은 선형 전극(1) 사이의 간격, 즉 인접한 두 선형 전극(1)의 인접 경계선 사이의 거리보다 작다. 두 기판(10, 11)의 바깥면에는 편광판(20, 21)이 부착되어 있고, 두 기판(10, 11)의 배향막(30, 31) 사이에는 광학 이방성을 가지는 액정 물질층이 삽입되어 있다. 두 기판(10, 11) 사이에 삽입된 액정 물질은 양 또는 음의 유전율 이방성을 가지고 있을 수 있으며, 두 기판(10, 11)에 대해 수직 또는 수평으로 배향되어 있다.As shown in FIG. 12, a pair of transparent substrates 10 and 11 on which alignment layers 30 and 31 are formed, respectively, face each other, and indium tin oxide (ITO) is formed on the inner surface of the lower substrate 10. It is made of a transparent conductive material of the planar electrode 2 having a predetermined width is formed long in the horizontal direction. The insulating film 3 covers the planar electrode 2, and many linear electrodes 1 which are narrow in width are formed in parallel with each other in the vertical direction. The linear electrode 1 can be used as a transparent or opaque material, the width of which is smaller than the distance between the linear electrodes 1, that is, the distance between adjacent border lines of two adjacent linear electrodes 1. Polarizers 20 and 21 are attached to the outer surfaces of the two substrates 10 and 11, and a liquid crystal material layer having optical anisotropy is inserted between the alignment layers 30 and 31 of the two substrates 10 and 11. The liquid crystal material inserted between the two substrates 10, 11 may have positive or negative dielectric anisotropy and is oriented vertically or horizontally with respect to the two substrates 10, 11.

두 전극(1, 2)에 전압을 인가하여 두 전극(1, 2) 사이에 전위차를 주면 선형 전극(1) 위의 세로 방향 중앙선(C) 및 선형 전극(1) 사이 영역의 세로 방향 중앙선(B)에 대하여 대칭이며, 두 전극(1, 2) 사이의 경계선(A, D)에 중심을 둔 포물선 또는 반타원형의 전기력선을 가지는 전기장이 형성된다. 이러한 전기력선은 두 전극(1, 2) 위와 두 전극(1, 2) 사이의 경계선 상에서 수직 및 수평 성분을 가지며, 이러한 전기장에 의하여 액정 분자들은 비틀림각 및 경사각을 가지면서 재배열된다. 이러한 액정 분자의 재배열로 인하여 입사된 빛의 편광이 변화하고 이에 따라 표시 동작이 가능해진다.When a voltage is applied to the two electrodes 1 and 2 to give a potential difference between the two electrodes 1 and 2, the longitudinal center line C of the region between the linear electrode 1 and the region between the linear electrodes 1 and the linear electrode 1 ( An electric field is formed which is symmetrical with respect to B) and has a parabolic or semi-elliptic electric field line centered on the boundary lines A and D between the two electrodes 1 and 2. These electric field lines have vertical and horizontal components on the two electrodes 1 and 2 and on the boundary line between the two electrodes 1 and 2, and the liquid crystal molecules are rearranged by a twist angle and an inclination angle by the electric field. Due to the rearrangement of the liquid crystal molecules, the polarization of the incident light changes, thereby enabling the display operation.

도 13은 본 발명의 제3 실시예에 따른 PLS 방식 액정 표시 장치의 평면도이다.13 is a plan view of a PLS type liquid crystal display according to a third exemplary embodiment of the present invention.

공통 신호를 전달하는 공통 전극선(90)이 가로 방향으로 형성되어 있고, 공통 전극선(90)과 연결되어 있는 투명한 면형 공통 전극(92)이 선형 화소 전극(63) 사이에 형성되어 있다. 투명한 면형 공통 전극(92)은 선형 화소 전극(63)과 중첩되도록 형성할 수도 있지만, 그렇게 형성할 경우, 절연막을 사이에 두고 투명한 면형 공통 전극(92)과 선형 화소 전극(63)이 또 다른 유지 축전기를 형성하게 되므로 이 실시예에서는 화소 전극(63)과 중첩되는 부분의 공통 전극(92)을 제거한 경우를 나타내었다. 그밖의 구조는 도 5에 나타난 본 발명의 실시예의 경우와 유사하다.A common electrode line 90 for transmitting a common signal is formed in the horizontal direction, and a transparent planar common electrode 92 connected to the common electrode line 90 is formed between the linear pixel electrodes 63. The transparent planar common electrode 92 may be formed so as to overlap the linear pixel electrode 63, but in such a case, the transparent planar common electrode 92 and the linear pixel electrode 63 are further maintained with an insulating layer therebetween. Since a capacitor is formed, this embodiment shows a case where the common electrode 92 of the portion overlapping with the pixel electrode 63 is removed. The other structure is similar to that of the embodiment of the present invention shown in FIG.

PLS 방식의 액정 표시 장치에서는 도 14에 나타난 본 발명의 제4 실시예에서와 같이, 화소 전극(63)과 중첩되는 공통 전극(93)을 모두 제거하지 않고, 화소의 아래쪽 부분의 공통 전극(93)을 연결된 형태로 형성할 수도 있다. 이렇게 할 경우, 공통 전극(93)의 일부에 대해 공통 전극선(90)으로부터의 연결이 끊어지는 경우에도 아래쪽의 공통 전극(93)이 연결된 부분에 의해 전기적으로 연결되는 용장(redundancy) 구조를 만들 수 있다.In the PLS type liquid crystal display, as in the fourth exemplary embodiment of the present invention shown in FIG. 14, the common electrode 93 of the lower portion of the pixel is not removed without removing all of the common electrode 93 overlapping the pixel electrode 63. ) May be formed in a connected form. In this case, even when the connection from the common electrode line 90 is disconnected to a part of the common electrode 93, a redundancy structure in which the lower common electrode 93 is electrically connected by the connected portion can be made. have.

본 발명의 실시예에서와 같이 한 화소의 유지 축전기의 한쪽 전극은 해당 화소의 스위칭 소자에 연결하고 다른 한쪽 전극은 인접 화소의 스위칭 소자에 연결하여 유지 축전기를 형성함으로써 기생 용량을 줄일 수 있고, 스위칭 소자에 불량이 있을 때 결함이 쉽게 수리될 수 있다. As in the embodiment of the present invention, one electrode of the storage capacitor of one pixel is connected to the switching element of the pixel and the other electrode is connected to the switching element of the adjacent pixel to form the storage capacitor, thereby reducing the parasitic capacitance. When a device is defective, the defect can be easily repaired.

도 1은 종래의 독립 배선 방식의 박막 트랜지스터 액정 표시 장치의 단위 화소의 등가 회로도이고,1 is an equivalent circuit diagram of a unit pixel of a conventional thin film transistor liquid crystal display device of an independent wiring method.

도 2는 종래의 전단 게이트 방식의 박막 트랜지스터 액정 표시 장치의 단위 화소의 등가 회로도이고,FIG. 2 is an equivalent circuit diagram of a unit pixel of a conventional thin film transistor liquid crystal display of a shear gate type.

도 3은 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 등가 회로도이고,3 is an equivalent circuit diagram of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention;

도 4는 도 3에 나타난 액정 표시 장치에서 불량 화소의 수리 방법을 나타낸 회로도이고,FIG. 4 is a circuit diagram illustrating a repair method of a bad pixel in the liquid crystal display shown in FIG. 3.

도 5는 본 발명의 제1 실시예에 따른 박막 트랜지스터 액정 표시 장치의 평면도이고,5 is a plan view of a thin film transistor liquid crystal display according to a first embodiment of the present invention;

도 6은 도 5의 VI - VI'선을 따라 도시한 단면도이고,6 is a cross-sectional view taken along the line VI-VI 'of FIG. 5,

도 7 내지 도 10은 본 발명의 제1 실시예에 따른 박막 트랜지스터 액정 표시 장치의 제조 과정을 나타내는 단면도이고,7 to 10 are cross-sectional views illustrating a manufacturing process of a thin film transistor liquid crystal display device according to a first embodiment of the present invention;

도 11은 본 발명의 제2 실시예에 따른 박막 트랜지스터 액정 표시 장치의 평면도이고,11 is a plan view of a thin film transistor liquid crystal display according to a second exemplary embodiment of the present invention;

도 12는 본 발명의 제3 및 제4 실시예에 따른 액정 표시 장치의 구동 원리를 설명하기 위한 단면도이고,12 is a cross-sectional view for describing a driving principle of the liquid crystal display according to the third and fourth embodiments of the present invention.

도 13과 도 14는 각각 본 발명의 제3 및 제4 실시예에 따른 박막 트랜지스터 액정 표시 장치의 평면도이다.13 and 14 are plan views of a thin film transistor liquid crystal display device according to third and fourth embodiments of the present invention, respectively.

Claims (12)

기판,Board, 상기 기판 위에 형성되어 있으며 주사 신호를 전달하는 게이트선 및 상기 게이트선과 연결되어 있는 게이트 전극,A gate line formed on the substrate and connected to the gate line to transmit a scan signal; 상기 기판 위에 상기 게이트선과 분리되어 형성되어 있는 다수의 선형 공통 전극,A plurality of linear common electrodes formed on the substrate and separated from the gate lines; 상기 기판 위에 상기 게이트선 및 상기 공통 전극과 분리되어 형성되어 있는 유지 용량 전극,A storage capacitor electrode formed separately from the gate line and the common electrode on the substrate; 상기 게이트선, 상기 게이트 전극, 상기 공통 전극 및 상기 유지 용량 전극을 덮고 있으며, 상기 유지 용량 전극의 일부를 노출시키는 제1 접촉구를 가지는 게이트 절연막,A gate insulating film covering the gate line, the gate electrode, the common electrode, and the storage capacitor electrode and having a first contact hole exposing a portion of the storage capacitor electrode; 상기 게이트 전극 위의 상기 게이트 절연막 위에 형성되어 있는 비정질 규소층,An amorphous silicon layer formed on the gate insulating film on the gate electrode, 상기 비정질 규소층 위에 형성되어 있으며, 상기 게이트 전극을 중심으로 양쪽으로 나누어져 형성되어 있는 도핑된 비정질 규소층,A doped amorphous silicon layer formed on the amorphous silicon layer and divided into both sides with respect to the gate electrode; 상기 도핑된 비정질 규소층 중 한쪽 위에 형성되어 있는 소스 전극,A source electrode formed on one of the doped amorphous silicon layers, 상기 도핑된 비정질 규소층의 나머지 한쪽 위에 형성되어 있으며, 상기 게이트 절연막을 사이에 두고 상기 유지 용량 전극과 중첩되어 있고, 상기 게이트 절연막에 형성되어 있는 상기 제1 접촉구를 통하여 인접한 화소의 상기 유지 용량 전극과 연결되어 있는 드레인 전극,The storage capacitor of the pixel which is formed on the other side of the doped amorphous silicon layer, overlaps the storage capacitor electrode with the gate insulating film interposed therebetween, and is adjacent to the pixel through the first contact hole formed in the gate insulating film. A drain electrode connected to the electrode, 상기 게이트 절연막 위에 상기 공통 전극과 평행하게 교대로 형성되어 있으며, 상기 드레인 전극과 연결되어 있는 다수의 선형 화소 전극,A plurality of linear pixel electrodes formed on the gate insulating layer in parallel with the common electrode and connected to the drain electrode; 상기 소스 전극과 연결되어 있고 외부로부터 화상 신호를 전달하는 데이터선을 포함하는 박막 트랜지스터 액정 표시 장치.And a data line connected to the source electrode and transmitting an image signal from the outside. 제1항에서,In claim 1, 상기 기판 위에 형성되어 있으며, 상기 공통 전극과 연결되어 있고 공통 신호를 전달하는 공통 전극선을 더 포함하는 박막 트랜지스터 액정 표시 장치.And a common electrode line formed on the substrate and connected to the common electrode and transmitting a common signal. 제2항에서,In claim 2, 상기 게이트 절연막 위에 상기 화소 전극과 연결되어 형성되어 있으며, 상기 게이트 절연막을 사이에 두고 상기 공통 전극선과 중첩되어 있는 화소 전극선을 더 포함하는 박막 트랜지스터 액정 표시 장치.And a pixel electrode line formed on the gate insulating layer so as to be connected to the pixel electrode, and overlapping the common electrode line with the gate insulating layer interposed therebetween. 기판 위에 게이트선, 게이트 전극, 공통 전극, 유지 용량 전극을 형성하는 단계,Forming a gate line, a gate electrode, a common electrode, and a storage capacitor electrode on the substrate; 상기 게이트선, 게이트 전극, 공통 전극, 유지 용량 전극 위에 게이트 절연막을 형성하는 단계,Forming a gate insulating film on the gate line, gate electrode, common electrode, and storage capacitor electrode; 상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,Forming an amorphous silicon layer on the gate insulating film over the gate electrode, 상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,Forming a doped amorphous silicon layer on the amorphous silicon layer, 상기 게이트 절연막에 상기 유지 용량 전극의 일부를 노출시키는 제1 접촉구를 형성하는 단계,Forming a first contact hole in the gate insulating layer to expose a portion of the storage capacitor electrode; 상기 도핑된 비정질 규소층 위에 소스 전극, 화소 전극, 데이터선 및 상기 제1 접촉구를 통해 인접 화소의 상기 유지 용량 전극과 접촉하는 드레인 전극을 형성하는 단계Forming a drain electrode on the doped amorphous silicon layer to contact the storage capacitor electrode of an adjacent pixel through a source electrode, a pixel electrode, a data line, and the first contact hole; 를 포함하는 박막 트랜지스터 액정 표시 장치의 제조 방법.Method of manufacturing a thin film transistor liquid crystal display device comprising a. 제4항에서,In claim 4, 상기 게이트선, 게이트 전극, 공통 전극, 유지 용량 전극을 형성하는 단계에서 공통 전극선을 형성하는 박막 트랜지스터 액정 표시 장치의 제조 방법.And forming a common electrode line in the forming of the gate line, the gate electrode, the common electrode, and the storage capacitor electrode. 제5항에서,In claim 5, 상기 소스 전극, 드레인 전극, 화소 전극, 데이터선을 형성하는 단계에서 화소 전극선을 형성하는 박막 트랜지스터 액정 표시 장치의 제조 방법.And forming a pixel electrode line in the forming of the source electrode, the drain electrode, the pixel electrode, and the data line. 기판,Board, 상기 기판 위에 형성되어 있으며 주사 신호를 전달하는 게이트선 및 상기 게이트선과 연결되어 있는 게이트 전극,A gate line formed on the substrate and connected to the gate line to transmit a scan signal; 상기 기판 위에 상기 게이트선과 분리되어 형성되어 있으며 투명 도전 물질로 이루어져 있는 공통 전극,A common electrode formed on the substrate and separated from the gate line and made of a transparent conductive material, 상기 기판 위에 상기 게이트선 및 상기 공통 전극과 분리되어 형성되어 있는 유지 용량 전극,A storage capacitor electrode formed separately from the gate line and the common electrode on the substrate; 상기 게이트선, 게이트 전극, 공통 전극, 유지 용량 전극을 덮고 있으며, 상기 유지 용량 전극의 일부를 노출시키는 제1 접촉구를 가지는 게이트 절연막,A gate insulating film covering the gate line, the gate electrode, the common electrode, and the storage capacitor electrode and having a first contact hole exposing a portion of the storage capacitor electrode; 상기 게이트 전극 위의 상기 게이트 절연막 위에 형성되어 있는 비정질 규소층,An amorphous silicon layer formed on the gate insulating film on the gate electrode, 상기 비정질 규소층 위에 형성되어 있으며, 상기 게이트 전극을 중심으로 양쪽으로 나누어져 형성되어 있는 도핑된 비정질 규소층,A doped amorphous silicon layer formed on the amorphous silicon layer and divided into both sides with respect to the gate electrode; 상기 도핑된 비정질 규소층 중 한쪽 위에 형성되어 있는 소스 전극,A source electrode formed on one of the doped amorphous silicon layers, 상기 도핑된 비정질 규소층의 다른 한쪽 위에 형성되어 있으며, 상기 게이트 절연막을 사이에 두고 상기 유지 용량 전극과 중첩되어 있고, 상기 게이트 절연막에 형성되어 있는 상기 제1 접촉구를 통하여 인접한 화소의 상기 유지 용량 전극과 연결되어 있는 드레인 전극,The storage capacitor of the pixel which is formed on the other side of the doped amorphous silicon layer, overlaps the storage capacitor electrode with the gate insulating film interposed therebetween, and is adjacent to the first contact hole formed in the gate insulating film. A drain electrode connected to the electrode, 상기 게이트선과 상기 데이터선의 교차로 정의되는 화소 영역의 안쪽의 상기 게이트 절연막 위에 형성되어 있으며, 상기 드레인 전극과 연결되어 있는 다수의 선형 화소 전극,A plurality of linear pixel electrodes formed on the gate insulating film inside the pixel region defined by the intersection of the gate lines and the data lines, and connected to the drain electrodes; 상기 소스 전극과 연결되어 있고 화상 신호를 전달하는 데이터선을 포함하며,A data line connected to the source electrode and transmitting an image signal; 상기 공통 전극은 상기 화소 전극 사이에서 연속된 면으로 이루어져 있고, 상기 공통 전극 위의 영역을 화상 표시 영역의 일부로 하는The common electrode has a surface continuous between the pixel electrodes, and the area on the common electrode is part of an image display area. 박막 트랜지스터 액정 표시 장치.Thin film transistor liquid crystal display. 제7항에서,In claim 7, 상기 기판 위에 형성되어 있으며, 상기 공통 전극과 연결되어 있고 공통 신호를 전달하는 공통 전극선을 더 포함하는 박막 트랜지스터 액정 표시 장치.And a common electrode line formed on the substrate and connected to the common electrode and transmitting a common signal. 제8항에서,In claim 8, 상기 소스 전극, 드레인 전극, 화소 전극, 데이터선을 덮고 있는 보호막을 더 포함하는 박막 트랜지스터 액정 표시 장치.And a passivation layer covering the source electrode, the drain electrode, the pixel electrode, and the data line. 기판 위에 게이트선, 게이트 전극, 유지 용량 전극을 형성하는 단계,Forming a gate line, a gate electrode, and a storage capacitor electrode on the substrate; 상기 기판 위에 투명 도전 물질로 면형 공통 전극을 형성하는 단계,Forming a planar common electrode on the substrate using a transparent conductive material; 상기 게이트선, 상기 게이트 전극, 상기 유지 용량 전극, 상기 면형 공통 전극 위에 게이트 절연막을 형성하는 단계,Forming a gate insulating film on the gate line, the gate electrode, the storage capacitor electrode, and the planar common electrode; 상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,Forming an amorphous silicon layer on the gate insulating film over the gate electrode, 상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,Forming a doped amorphous silicon layer on the amorphous silicon layer, 상기 게이트 절연막에 상기 유지 용량 전극의 일부를 노출시키는 제1 접촉구를 형성하는 단계,Forming a first contact hole in the gate insulating layer to expose a portion of the storage capacitor electrode; 상기 도핑된 비정질 규소층 위에 소스 전극, 상기 소스 전극과 연결되는 데이터선, 드레인 전극, 화소 전극을 형성하는 단계,Forming a source electrode, a data line connected to the source electrode, a drain electrode, and a pixel electrode on the doped amorphous silicon layer; 를 포함하는 박막 트랜지스터 액정 표시 장치의 제조 방법.Method of manufacturing a thin film transistor liquid crystal display device comprising a. 제10항에서,In claim 10, 상기 공통 전극을 형성하는 단계에서 공통 전극선을 형성하는 박막 트랜지스터 액정 표시 장치의 제조 방법.And forming a common electrode line in the forming of the common electrode. 제11항에서,In claim 11, 상기 데이터선을 형성하는 단계 이후에 상기 데이터선 위에 보호막을 형성하는 단계를 더 포함하는 박막 트랜지스터 액정 표시 장치의 제조 방법.And forming a passivation layer on the data line after the forming of the data line.
KR1019980017138A 1997-03-19 1998-05-13 Thin film transistor liquid crystal display KR100529572B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US08/821,062 US5808706A (en) 1997-03-19 1997-03-19 Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors
KR1019980017138A KR100529572B1 (en) 1998-05-13 1998-05-13 Thin film transistor liquid crystal display
TW87107634A TW384408B (en) 1997-12-31 1998-05-16 Liquid crystal displays and a manufacturing method thereof
US09/112,175 US6256076B1 (en) 1997-03-19 1998-07-08 Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof
JP23817898A JP4298819B2 (en) 1997-12-31 1998-08-25 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980017138A KR100529572B1 (en) 1998-05-13 1998-05-13 Thin film transistor liquid crystal display

Publications (2)

Publication Number Publication Date
KR19990085022A KR19990085022A (en) 1999-12-06
KR100529572B1 true KR100529572B1 (en) 2006-03-09

Family

ID=37179365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980017138A KR100529572B1 (en) 1997-03-19 1998-05-13 Thin film transistor liquid crystal display

Country Status (1)

Country Link
KR (1) KR100529572B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984173A (en) * 2014-03-26 2014-08-13 友达光电股份有限公司 Pixel structure

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844003B1 (en) * 2001-12-31 2008-07-04 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and method for fabricating the same
KR101320498B1 (en) * 2007-10-10 2013-10-22 엘지디스플레이 주식회사 Liquide crystal display device
KR20200101966A (en) * 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device, display module, and electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011492A (en) * 1994-09-26 1996-04-20 구자홍 Active Matrix Liquid Crystal Display
JPH08136949A (en) * 1994-11-11 1996-05-31 Sanyo Electric Co Ltd Liquid crystal display device
KR980010574A (en) * 1996-07-19 1998-04-30 가네꼬 히사시 Liquid Crystal Display with Uniform Through Voltage in Panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011492A (en) * 1994-09-26 1996-04-20 구자홍 Active Matrix Liquid Crystal Display
JPH08136949A (en) * 1994-11-11 1996-05-31 Sanyo Electric Co Ltd Liquid crystal display device
KR980010574A (en) * 1996-07-19 1998-04-30 가네꼬 히사시 Liquid Crystal Display with Uniform Through Voltage in Panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984173A (en) * 2014-03-26 2014-08-13 友达光电股份有限公司 Pixel structure

Also Published As

Publication number Publication date
KR19990085022A (en) 1999-12-06

Similar Documents

Publication Publication Date Title
JP3418653B2 (en) Active matrix type liquid crystal display
US7986289B2 (en) Liquid crystal display device
US7847914B2 (en) Thin film transistor array panel and method for repairing liquid crystal display including the same
KR100374435B1 (en) Liquid crystal display device and method of manufacturing the same
US8842248B2 (en) Display device
JP2003195330A (en) Liquid crystal display device
US20060187370A1 (en) Substrate for display device and display device equipped therewith
KR20060045814A (en) Displaying device with special pattern for reparing electrical defects and reparing method by using the same
US20030122990A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US7098981B2 (en) Liquid crystal display device having particular electrode structure for repair of disconnected signal line
KR100286489B1 (en) Active Matrix Display
KR100593314B1 (en) liquid crystal display device
US6346976B1 (en) Liquid crystal display device
JP3979234B2 (en) Liquid crystal display and manufacturing method thereof
JPH0279026A (en) Liquid crystal display element
KR100529572B1 (en) Thin film transistor liquid crystal display
KR20130060603A (en) Array substrate for fringe field switching mode liquid crystal display device
KR100686235B1 (en) A panel for liquid crystal display
US9007289B2 (en) Thin film transistor array panel and liquid crystal display
KR20050001747A (en) Liquid crystal display device and method for fabricating the same
JPH0566415A (en) Active matrix type liquid crystal display device
JP3418684B2 (en) Active matrix type liquid crystal display
JPH03212620A (en) Active matrix type liquid crystal display device
JP3418683B2 (en) Active matrix type liquid crystal display
KR100309063B1 (en) Liquid Crystal Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee