KR100520240B1 - 포토레지스트 패턴 및 그의 형성방법 - Google Patents

포토레지스트 패턴 및 그의 형성방법 Download PDF

Info

Publication number
KR100520240B1
KR100520240B1 KR10-2004-0001145A KR20040001145A KR100520240B1 KR 100520240 B1 KR100520240 B1 KR 100520240B1 KR 20040001145 A KR20040001145 A KR 20040001145A KR 100520240 B1 KR100520240 B1 KR 100520240B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
semiconductor substrate
main pattern
forming
Prior art date
Application number
KR10-2004-0001145A
Other languages
English (en)
Other versions
KR20050072980A (ko
Inventor
최연동
백경윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2004-0001145A priority Critical patent/KR100520240B1/ko
Priority to US11/026,100 priority patent/US7012031B2/en
Publication of KR20050072980A publication Critical patent/KR20050072980A/ko
Application granted granted Critical
Publication of KR100520240B1 publication Critical patent/KR100520240B1/ko
Priority to US11/319,605 priority patent/US20060105476A1/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 생산성을 높일 수 있는 포토레지스트 패턴 및 그의 형성방법에 대하여 개시한다. 그의 형성방법은, 포토레지스트 패턴 형성방법에 있어서, 반도체 기판 상에 정의된 소자형성 영역에 소정 크기의 오픈 임계치수를 갖는 메인 패턴을 형성하고, 상기 메인 패턴의 상기 포토레지스트 유동불량 유무를 확인하기 위해 상기 소자형성 영역간을 분리하는 스크라이버 영역에 상기 메인 패턴과 동일 또는 유사한 모양으로 상기 메인 패턴의 임계치수와 유사하고, 임계치수의 크기가 서로 다른 복수개의 테스트 패턴을 형성하여 이루어진다.

Description

포토레지스트 패턴 및 그의 형성방법{Pattern of photoresist and Method for manufacturing at the same}
본 발명은 반도체 제조방법에 관한 것으로, 상세하게는 미세 선폭을 갖도록 형성되는 포토레지스트 패턴 및 그의 형성방법에 관한 것이다.
최근 정보 통신 분야의 급속한 발달과, 컴퓨터와 같은 정보 매체의 대중화에 따라 반도체 장치도 비약적으로 발전하고 있다. 또한, 그 기능적인 면에 있어서 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구되고 있다. 이에 따라, 상기 반도체 장치의 제조 기술은 집적도, 신뢰도 및, 응답 속도 등을 극대화하는 방향으로 연구 개발되고 있다.
반도체 장치의 제조 기술은 크게 반도체 기판 상에 가공막을 형성하는 증착(deposition)공정과, 상기 증착공정으로 형성된 가공막 상에 피가공막을 형성하여 패터닝 하는 포토리소그래피(photolithography) 공정으로 이루어진다.
상기 포토리소그래피 공정은 상기 가공막이 형성된 반도체 기판 상에 피가공막을 형성하여 구현하고자 하는 가공막 상부의 상기 피가공막이 남도록 상기 피가공막을 패터닝하는 사진공정과, 상기 패터닝된 피가공막에 의해 노출되는 상기 가공막을 선택적으로 제거하는 식각공정과, 세정액을 이용하여 상기 식각공정 시 이용된 상기 피가공막 및 상기 식각공정에 의한 부산물을 완전히 제거하여 상기 식각공정으로부터 식각되지 않은 상기 가공막만이 남도록 세정하는 세정공정으로 구분된다. 여기서, 상기 사진공정은 노광장치에서 입사되는 노광에너지에 의해 포토레지스트 패턴의 임계치수가 결정될 수 있다.
그러나, 반도체 소자의 고집적화에 따라 보다 작은 오픈(open)임계치수(Critical Dimension : CD)의 디자인 룰(design rule)이 적용되고, 포토리소그래피 공정시 보다 작은 개구 사이즈(opening size)를 가지는 콘택홀 또는 보다 작은 폭을 가지는 스페이스를 갖춘 미세 패턴을 형성하는 기술이 요구에 부응하여 반도체 공정 측면에서 여러 가지 방법이 제시되고 있다.
먼저, 통상적인 포토리소그래피 기술을 이용하여 미세 콘택홀을 형성하기 위한 기술로서, 단파장의 노광원(exposure tool)을 이용하는 방법인 E-빔 리소그래피와, 하프톤 위상 반전 마스크(half-tone phase shift mask)를 이용하는 방법이 있다. 이들 중, 단파장의 노광원을 사용하는 방법에서는 포토레지스트 재료의 의존성 및 경제적 측면에 있어서 많은 어려운 점들이 있다. 또한, 하프톤 위상 반전 마스크를 이용하는 방법에서는 마스크 제작 기술 및 해상도에 있어서의 한계가 있을 뿐만 아니라, 노광원의 파장보다 작은 임계치수를 갖는 포토레지스트 패턴을 형성하고자 할 경우 간섭현상 또는 회절현상과 같은 문제가 따르기 때문에 현실적으로 150nm 이하의 사이즈를 가지는 선폭 또는 콘택홀을 형성하기는 매우 어렵다.
또한, 보다 작은 피쳐(feature) 사이즈에 대한 요구에 부응하기 위하여, 종래에는 상기한 통상의 방법에 의하여 형성된 포토레지스트 패턴에 열을 가하여 포토레지스트의 유동(flow)을 유발시킴으로써 콘택홀과 같은 포토레지스트 패턴의 개구 사이즈 또는 각종 소자를 연결하는 배선과 같은 포토레지스트 패턴의 스페이스 폭을 줄이고자 하는 노력이 시도되었다.
포토레지스트 패턴의 열적 유동을 이용하는 종래의 방법에서는, 먼저 웨이퍼상에 코팅된 포토레지스트막을 리소그래피 공정에 의하여 패터닝하고, 그 결과 얻어진 포토레지스트 패턴의 CD(critical dimension)를 줄이기 위하여 상기 포토레지스트막의 유리 전이 온도 또는 연화 개시 온도(softening temperature) 이상의 온도에서 상기 포토레지스트 패턴을 열적으로 플로우시킨다.
이러한 포토레지스트 패턴의 형성방법에 대하여 미합중국 특허 제6,444,410호에 개시되어 있고, 이러한 포토레지스트 패턴을 형성하기 위해 사용되는 포토레지스터의 재료로가 미합중국 특허 제6,6485895호에 개시되어 있다.
이하, 도면을 참조하여 일반적인 포토레지스트 패턴의 형성방법을 설명하면 다음과 같다.
도1은 종래 기술에 따른 포토레지스트 패턴의 형성방법을 설명하기 위한 흐름도이다.
도1에 도시한 바와 같이, 종래 기술에 따른 포토레지스트 패턴의 형성방법은, 먼저 각종 배선 또는 콘택홀과 같은 메인 패턴을 형성하고자 하는 반도체 기판 또는 상기 반도체 기판 상에 형성된 물질층 상에 포토레지스트를 도포하고 코팅한다.(S101)
또한, 상기 반도체 기판 상에 형성된 상기 포토레지스트를 제1 열처리(예컨대, 소프트 베이크(soft bake))하여 상기 포토레지스트 내에 함유된 솔벤트 성분을 제거한다.(S102)
다음, 일정한 파장의 광원에 상기 메인 패턴이 형성된 마스크를 이용하여 상기 포토레지스트를 노광시킨다.(S103) 이때, 상기 반도체 기판의 소자형성 영역에 트랜지스터와 같은 소자를 형성하기 위해 상기 포토레지스트를 패터닝하고, 상기 반도체 기판 상에 형성되는 상기 소자들간을 전기적으로 연결하기 위한 배선 또는 상기 반도체 기판 상에 형성되는 층간절연막을 통해 상기 소자 또는 배선을 전기적으로 연결하기 위해 상기 층간절연막을 선택적으로 제거하는 콘택홀과 같은 메인 패턴을 형성하도록 할 수 있다.
또한, 노광 공정후에 제2 열처리(예컨대, 포스트 노광 베이크(post expose baking))를 수행하여 상기 포토레지스트에 남아 있는 솔벤트 성분을 최소화한다.(S104)
다음, 상기 포토레지스트막이 형성된 반도체 기판을 현상액에 담가서 현상한다. 이때, 포토레지스트막의 종류에 따라 노광된 부분이 상기 현상액에 용해되어 제거되거나(포지티브형) 노광되지 않은 부분이 상기 현상액에 용해되어 제거된다(네거티브형).(S105) 이상의 공정을 통해 하부의 물질층에 소정의 배선 또는 콘택 패턴을 형성하기 위한 포토레지스트 패턴을 형성할 수 있다.
이후, 상기 포토레지스트 패턴을 제3 열처리(예컨대, 하드 베이크(hard bake))하여 상기 현상공정 또는 세정공정에 의해 발생된 팽창을 응집(solid)시킨다.(S106) 이때, 제1 내지 제3 열처리는 포토레지스트에 함유된 솔벤트 성분을 증발시켜 상기 솔벤트 성분을 최소화하고 상기 포토레지스트층의 응집력을 향상시키기 위해 상기 포토레지스트의 유리 전이 온도(glass transfer temperature)이하에서 수행된다.
마지막으로, 상기 포토레지스트 패턴의 프로파일을 향상시키고, 상기 포토레지스트 패턴의 오픈 임계치수(open CD)를 줄이기 위해 상기 유리 전이 온도이상에서 소정시간동안 상기 포토레지스트를 유동시키는 상기 제4 열처리(예컨대, 플로우)를 수행한다.(S107) 이때, 상기 포토레지스트 패턴의 오픈 임계치수는 포토레지스트를 노광하는 광원의 파장보다 작게 형성할 수 없기 때문에 상기 포토레지스트를 유리 전이 온도 이하로 가열하여 상기 포토레지스트를 유동시켜야 한다.
따라서, 노광공정에 의해 일정오픈 임계치수를 갖도록 형성된 포토레지스트 패턴을 제4 열처리 단계에서 상기 포토레지스트를 유리온도 이상에서 유동시켜 상기 포토레지스트 패턴의 오픈 임계치수를 줄일 수 있다.
또한, 상기 제3 열처리 이후 노광공정에 의해 정의되는 포토레지스터 패턴의 임계치수를 따라 정확히 패터닝 되었는지를 확인하는 현상후 정밀 검사(After Develop Inspection : ADI)가 이루어지고, 상기 제4 열처리 이후 포토레지스트의 유동에 의해 줄어든 오픈 임계치수를 확인하는 유동후 정밀검사(After Develop Inspection : AFI)가 이루어진다. 이때, ADI 및 AFI는 전자 현미경(Scanning Electron Spectroscopy)을 사용하여 이루어진다.
따라서, 반도체 장치 제조의 생산성과 경제적인 측면에서 상기 유동후 정밀 검사를 실시하여 상기 포토레지스트 유동에 의해 줄어든 오픈 임계치수를 확인하고 상기 유동 후 정밀 검사의 불량 발생할 경우 상기 현상후 정밀 검사를 수행한다.(S108)
한편, 이와 같은 포토리소그래피 공정을 진행하는 포토 설비 및 반도체 제조공정을 진행하기 위한 여러 반도체 제조설비 등은 다수개의 반도체 기판이 하나의 카세트, 즉 한 롯(lot)을 기준으로 하나의 공정을 완료한다.
예를 들어, 복수개의 게이트 스택사이의 소스/드레인 전극을 층간절연막으로부터 노출시키는 콘택홀을 형성하기 위해 상기 콘택홀에 대응하는 포토레지스트 패턴을 형성하고자 할 때, 보통 25개의 반도체 기판이 수납되는 카세트를 소정의 포트에 로딩시킨 후, 예컨대, 25개의 반도체 기판들을 차례로 포토리소그래피 공정을 진행시킨다. 이어서, 상기 25개의 반도체 기판들의 포토리소그래피 공정이 완료되면, 상기 25개의 반도체 기판들이 삽입된 카세트를 언로딩한 후, 반도체 기판들에 대해 상기 포토레지스트를 식각마스크로 사용하여 식각공정을 수행하기 위해 식각장치로 이송된다. 이때, 25개의 묶음을 나타내는 하나의 롯(lot)에 대해 임의로(randomly) 하나의 반도체 기판을 선택하여 유동후 정밀검사를 수행하여 해당 롯의 포토리소그래피 공정 불량 유무를 확인한다.(S108)
따라서, 상기 유동후 정밀검사에서 상기 해당 롯의 포토리소그래피 공정 불량이 발생할 경우, 현상 후 정밀 검사용 반도체 기판을 이용하여 제4 열처리 이전단계인 제3 열처리 단계까지의 현상후 정밀검사 용 기판 제작하기 위한 테스트 공정(11)을 수행해야한다.
즉, 상기 테스트 공정(11)을 구체적으로 설명하면, 유동후 정밀검사를 통과하지 못한 롯이 발생할 경우, 상기 현상후 정밀검사를 수행하기 위해 상기 해당 롯을 세정한 후에 선택된 반도체 기판이나, 상기 해당 롯이외의 이후 사진 공정을 수행할 롯으로부터 선택된 반도체 기판과 같은 상기 현상 후 정밀검사 용 반도체 기판 상에 포토레지스트를 도포하고, 상기 포토레지스트를 형성한다.(S111) 그런 후, 상기 반도체 기판 상에 형성된 상기 포토레지스트를 제1 열처리하여 상기 포토레지스트에 함유된 솔벤트 성분을 제거한다.(S112) 이어서, 일정한 파장의 광원에 상기 메인 패턴을 따라 선택적으로 상기 포토레지스트를 노광시킨다.(S113) 다음, 노광 공정후에 제2 열처리(예컨대, 포스트 노광 베이크(post expose baking))를 수행하여 상기 포토레지스트에 남아 있는 솔벤트 성분을 최소화한다.(S114)
그리고, 상기 포토레지스트가 형성된 반도체 기판을 현상액에 담가서 현상한다.(S115) 상기 포토레지스트 패턴을 제3 열처리(예컨대, 하드 베이크(hard bake))하여 상기 현상공정 또는 세정공정에 의해 발생된 팽창을 응집(solid)시킨다.(S116) 마지막으로, 상기 제3 열처리 단계를 마친 반도체 기판 상에 형성된 포토레지스트 패턴을 현상후 정밀검사한다.(S117) 이때, 현상후 정밀검사에서 상기 포토레지스트 패턴이 노광공정에 사용된 마스크 패턴과 일치하도록 설정된 오픈 임계치수를 가질 경우 제4 열처리의 적용 온도 또는 시간으로부터 포토레지스트 유동불량이 발생하였음을 유추할 수 있고, 상기 현상 후 정밀검사에서 상기 포토레지스트 패턴이 상기 노광공정에 사용된 마스크 패턴과 일치하지 않아 설정된 오픈 임계치수를 벗어날 경우, 제4 열처리 이전단계의 제3 열처리공정이전에서 공정불량이 발생하였음을 유추하여 공정 불량의 원인을 파악한다. 또한, 상기 제4 열처리 단계에서 불량이 발생할 경우, 제4 열처리의 적용 온도 또는 시간을 시험하여 제4 열처리의 적용 온도 또는 시간을 정형화시켜 생산공정에 적용함으로써 사진 공정불량을 감소시킬 수 있다. 반면, 상기 제3 열처리 이전 단계에서 공정 불량이 발생할 경우 노광 또는 제1 내지 제3 열처리 공정의 불량을 하나씩 나누어 순차적으로 정밀 검사하고, 공정불량을 해소함으로써, 사진 공정의 불량을 방지 또는 감소시킬 수 있다.
따라서, 종래기술에 따른 포토레지스트 패턴 형성방법은 유동후 정밀 검사에서 사진 공정불량이 발생할 경우 테스트 공정의 현상후 정밀검사를 통해 상기 제4 열처리 단계에서의 유동불량 발생 유무를 파악할 수 있다.
하지만, 종래 기술의 포토레지스트 패턴 형성방법은 다음과 같은 문제점이 있었다.
첫째, 종래 기술의 포토레지스트 패턴 형성방법은 상기 해당 롯의 상기 유동후 정밀검사에서 사진 공정 불량이 발생할 경우, 상기 현상후 정밀검사를 수행하기 위해 상기 해당 롯 이외의 이후 사진 공정을 수행할 롯의 반도체 기판 또는 별도의 반도체 기판을 이용하여 제4 열처리 이전단계인 제3 열처리 단계까지의 사진 공정을 진행시켜야하고, 이에 따라 포토 설비에서 이후 사진 공정을 진행할 롯의 생산시간을 지연시키기 때문에 생산성이 떨어지는 단점이 있었다.
둘째, 종래 기술의 포토레지스트 패턴 형성방법은 반도체 제조설비의 원료 제작 또는 운반과정에서 연유되는 상기 포토레지스트의 화학적 조성 또는 이물질의 미소한 차이에 의해 제4 열처리 단계에서 유동불량오차의 범위를 초과하여 이를 상기 유동후 정밀 검사에서 발견할 경우, 상기 포토레지스트의 화학적 조성 또는 이물질에 의한 불량발생을 파악하기 위해 상기 현상후 정밀검사를 수행해야하고, 상기 포토레지스트를 적용하는 제4 열처리 단계에서 적용되는 온도 또는 시간을 결정하고 정형화(modify)하기 위한 테스트 과정을 수행해야하기 때문에 생산성이 떨어지는 단점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 유동후 정밀검사에서 불량이 발생할 경우, 제4 열처리의 포토레지스트 유동불량 유무를 유동후 정밀검사에서 파악하여 생산성을 높일 수 있는 포토레지스트 패턴 및 그의 형성방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은, 유동후 정밀검사에서 불량이 발생할 경우, 포토레지스트의 화학적 조성 또는 이물질의 미세한 변화에 의한 포토레지스트 유동불량을 유무를 파악하고, 해당 롯의 반도체 기판으로부터 제4 열처리에 적용되는 시간 또는 온도를 정형화할 수 있는 방법을 보다 정확히 제시하여 생산성을 높일 수 있는 포토레지스트 패턴 및 형성방법을 제공하는데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양태(aspect)에 따라, 포토레지스트 패턴 형성방법에 있어서, 반도체 기판 상에 정의된 소자형성 영역에 소정 크기의 오픈 임계치수를 갖는 메인 패턴을 형성하고, 상기 메인 패턴의 상기 포토레지스트 유동불량 유무를 확인하기 위해 상기 소자형성 영역간을 분리하는 스크라이버 영역에 상기 메인 패턴과 동일 또는 유사한 모양으로 상기 메인 패턴의 임계치수와 유사하고, 임계치수의 크기가 서로 다른 복수개의 테스트 패턴을 형성함을 특징으로 한다.
본 발명의 다른 양태는, 사진 공정을 이용하는 포토레지스트 패턴 형성방법에 있어서, 반도체 기판 상에 포토레지스트를 도포하는 단계와, 반도체 기판 상에 정의된 소자형성 영역에 소정 크기의 오픈 임계치수를 갖는 메인 패턴을 형성하고, 상기 메인 패턴의 상기 포토레지스트 유동불량 유무를 확인하기 위해 상기 소자형성 영역과 경계를 이루는 스크라이버 영역에 상기 메인 패턴과 동일 또는 유사한 모양으로 상기 메인 패턴의 오픈 임계치수와 유사하고, 오픈 임계치수가 서로 다른 복수개의 테스트 패턴을 형성하는 단계와, 상기 메인 패턴 및 테스트 패턴의 오픈 임계치수를 줄이기 위해 상기 포토레지스트를 유동시키는 단계를 포함하는 방법이다.
본 발명의 또 다른 양태는, 반도체 기판 상에 정의된 소자형성 영역에 소정 크기의 임계치수를 갖도록 형성된 메인 패턴과, 상기 메인 패턴의 포토레지스트 유동불량 유무를 확인하기 위해 상기 소자형성 영역과 경계를 이루는 스크라이버 영역에 상기 메인 패턴과 동일 또는 유사한 모양으로 상기 메인 패턴의 오픈 임계치수와 유사하고, 오픈 임계치수가 서로 다른 복수개의 테스트 패턴을 포함하는 포토레지스트 패턴이다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 먼저, 본 발명에 따른 포토레지스트 패턴에 대하여 설명하기로 한다.
도2a 내지 도2b는 본 발명에 따른 포토레지스트 패턴을 나타내는 부분 평면도이다.
도2a 내지 도2b에 도시한 바와 같이, 본 발명의 포토레지스트 패턴은, 반도체 기판 상에 정의된 소자형성 영역(A)에 소정 크기의 임계치수를 갖도록 형성된 메인 패턴(100a, 100b)과, 상기 메인 패턴(100a, 100b)의 포토레지스트 유동불량 유무를 확인하기 위해 상기 소자형성 영역(A) 간을 분리하는 스크라이버 영역(S)에 상기 메인 패턴(100a, 100b)과 동일 또는 유사한 모양으로 상기 메인 패턴(100a, 100b)의 오픈 임계치수와 유사하고, 임계치수의 크기가 서로 다른 복수개의 테스트 패턴(200a, 200b)을 포함하여 구성된다.
여기서, 상기 메인 패턴(100a, 100b)은 반도체 기판 상에 형성되는 트랜지스터와 같은 각종 소자를 전기적으로 연결하는 배선 패턴(100a) 또는, 배선 및 소자를 절연하는 층간절연막을 통하여 상부층과 하부층을 전기적으로 연결하는 콘택홀 패턴(100b)으로 이루어진다.
또한, 상기 메인 패턴(100a, 100b)이 형성되는 소자 형성영역(A)은 복수개의 셀영역과 페리 영역을 포함하도록 구성되어 독립적인 칩(chip)으로 설계될 수 있는 칩 영역이이라 칭하고, 상기 스크라이버 영역(S)은 반도체 기판 제조공정 이후 절단되는 부분으로서, 포토레지스트 패턴을 형성하기 위한 스텝퍼 또는 스케너와 같은 노광장치의 레티클 또는 마스크를 설계하는 최소단위의 상기 소자 형성영역(A)을 정의한다.
따라서, 본 발명의 포토레지스트 패턴은 소자 형성영역(A)에 메인 패턴(100a, 100b)을 형성하고, 상기 소자 형성영역(A)을 정의하는 스크라이버 영역(S)에 테스트 패턴(200a, 200b)을 형성하여 메인 패턴(100a, 100b)의 포토레지스트 유동(flow) 불량이 발생할 경우 포토레지스트 유동불량발생 유무를 용이하게 파악할 수 있도록 할 수 있다.
또한, 상기 스크라이버 영역(S)에는 상기 소자 형성영역(A)에 형성되는 각종 소자의 전기적인 시험을 위한 각종 테그(Test Element Group : TEG) 또는 테그부가 형성된다. 예컨대, 상기 레티클 또는 마스크는 4개의 셀영역(4 bank)을 하나의 소자 형성영역(A) 단위로 설계되며, 상기 소자 형성영역(A)의 외곽 스크라이버 영역(S)의 상기 테그 또는 테그부에 상기 소자 형성영역(A)으로부터 또는 별도의 배선을 통해 전기적으로 연결되는 각종 트랜지스터, 다이오드 또는 저항과 같은 각종 소자를 형성할 수 있도록 설계된다.
이때, 상기 테스트 패턴(200a, 200b)은 스크라이버 영역(S)의 상기 테그 또는 테그부 내에 포함되어 형성될 수 있도록 상기 레티클 또는 마스크에 설계될 수 있으며, 상기 스크라이버 영역(S) 상에 별도의 테그 또는 테그부를 갖도록 상기 레티클 또는 마스크에 설계될 수 있다.
도 3은 본 발명에 따른 포토레지스트 패턴을 형성하기 위해 일정한 포토레지스트의 유동조건에서 레티클 또는 마스크에 의해 형성된 포토레지스트 패턴의 크기에 따라 포토레지스트의 유동 변화를 나타낸 그래프로서, 마스크의 타입에 따라 약간의 차이는 있지만, 포토레지스트 패턴의 오픈 임계치수가 커질수록 포토레지스트의 유동이 줄어듦을 알 수 있다. 또한, 상기 포토레지스트 패턴의 오픈 임계치수의 크기 따라 유동되는 포토레지스트의 양이 소정의 기울기를 갖고 반비례함을 알 수 있다. 따라서, 본 발명은 상기 포토레지스트 패턴의 오픈 임계치수가 서로 다른 복수개의 테스트 패턴(200a, 200b)을 이용하여 상기 포토레지스트가 유동되는 정도를 측정할 수 있기 때문에 포토레지스트 패턴의 유동불량 유무를 확인토록 할 수 있다.
이때, 상기 포토레지스트의 유동 조건은 약 159℃정도에서 약 90초(sec)동안 상기 메인 패턴이 형성된 반도체 기판을 열처리하는 것이고, 상기 포토레지스트의 유동 변화를 마스크의 타입은 크롬 마스크 또는 위상반전 마스크를 사용하였다.
따라서, 본 발명에 따른 포토레지스트 패턴은 배선 또는 콘택홀의 상기 메인 패턴(100a, 100b)을 소자 형성영역(A)에 형성하고자할 경우, 상기 소자 형성영역(A)을 정의하는 스크라이버 영역(S)에 상기 메인 패턴(100a, 100b)의 배선 또는 콘택홀의 선폭 또는 지름과 유사한 오픈 임계치수를 갖는 테스트 패턴을 형성하여 포토레지스트 패턴의 유동 불량 유무를 용이하게 파악할 수 있도록 한다.
도4a 내지 도4b는 본 발명에 따른 테스트 패턴을 나타내는 상세 평면도이다.
도4a 내지 도4b에 도시한 바와 같이, 본 발명에 따른 테스트 패턴(200a, 200b)은, 포토레지스트 패턴의 형성 시 사용되는 노광장치의 레티클 또는 마스크(300)에 배선 또는 콘택홀과 같은 메인 패턴(도2의 100a, 100b)의 상기 포토레지스트 유동을 확인하기 위해 상기 배선의 선폭에 근접하고 각기 다른 가로길이를 갖는 다수개의 스페이스 또는, 상기 콘택홀의 지름에 근접하고 각기 다른 가로 세로 길이를 갖는 다수개의 도트로 형성되어 있다.
여기서, 상기 테스트 패턴(200a, 200b)은 적어도 하나이상 동일한 크기의 스페이스 또는 도트가 각각 모여 일정한 가로세로 배열을 갖는 하나의 군을 이루고, 상기 각기 다른 크기의 스페이스 또는 도트로 이루어진 군이 순차적으로 형성되어 있다. 이때, 도면에서는 각기 다른 크기의 스페이스 또는 도트를 갖는 복수개의 군이 수평하게 일렬로 형성되어 있지만, 상기 복수개의 군을 수직하게 일렬로 형성하고, 상기 복수개의 군이 순차적으로 엇갈리게 형성하거나, 계단 모양의 다단으로 형성할 수도 있다. 상기 스페이스 또는 도트의 테스트 패턴은 도면에서 각 스페이스 또는 도트를 소정 단위 영역 내에 동일한 개수로 형성하였지만, 상기 스페이스 또는 도트의 테스트 패턴은 각각 상기 메인 패턴의 배선간의 거리 또는 콘택홀간의 거리와 동일 또는 유사한 거리를 갖도록 설계될 수 있다.
또한, 상기 스페이스 또는 배선 테스트 패턴(200a)은 상기 메인 패턴(100a)의 배선 선폭보다 작은 가로길이에서 상기 배선 선폭보다 큰 가로길이까지 각기 다른 가로길이와, 상기 가로길이에 비해 월등하게 큰 세로길이를 갖는 직사각형 모양으로 형성된다. 상기 도트 테스트 패턴(200b)은 상기 메인 패턴(100b)의 콘택홀 지름보다 작은 가로세로 길이에서 상기 콘택홀 지름보다 큰 가로세로 길이까지 각기 다른 가로세로 길이를 갖는 정사각형 모양으로 형성된다. 이때, 상기 도트 테스트 패턴(200b)의 도트가 정사각형 모양인 것은 상기 노광장치의 노광원이 상기 도트 테스트 패턴(200b)을 통과할 경우 상기 사각형의 모서리부분에서 빛의 간섭 또는 회절에 의해 상기 포토레지스트가 라운드(round)처리되어 종국적으로 원형이 형성되도록 하기 위한 것이다.
따라서, 본 발명에 따른 테스트 패턴(200a, 200b)은 메인 패턴(100a, 100b)에 근접하는 임계치수를 갖는 다수개의 스페이스 또는 도트를 구비하여 메인 패턴(100a, 100b)의 불량이 발생할 경우 포토레지스트 유동불량 유무를 용이하게 파악하도록 할 수 있다.
이와 같은 구성을 갖는 본 발명에 따른 포토레지스트 패턴의 형성방법을 살펴보면 다음과 같다.
도 5는 본 발명에 따른 포토레지스트 패턴의 형성방법을 나타내는 흐름도이다.
도 5에 도시한 바와 같이, 본 발명의 포토레지스트 패턴의 형성방법은, 먼저 원하는 패턴을 형성하고자 하는 반도체 기판 또는 상기 반도체 기판 상에 형성된 물질층 상에 포토레지스트를 도포하고, 코팅한다.(S201) 이때, 상기 포토레지스트의 코팅은 상기 포토레지스트를 반도체 기판 상에 일정량 도포하고, 통상적으로 스핀코팅(spin coating)을 사용하여 이루어질 수 있다. 예컨대, 고유명 SE 146의 포토레지스트를 사용할 경우, 상기 반도체 기판 상에 도포된 포토레지스트는 스피너(spinner)에 의해 약 4000 rpm 내지 약 4500 rpm 정도에서 약 25초(sec)동안 상기 반도체 기판을 회전시킴으로서 상기 반도체 기판 상에 약 0.36㎛정도의 두께를 갖고 균일하게 코팅될 수 있다.
또한, 상기 반도체 기판 상에 형성된 상기 포토레지스트를 제1 열처리(예컨대, 소프트 베이크(soft bake))하여 상기 포토레지스트에 함유된 솔벤트 성분을 제거한다.(S202) 예컨대, 상기 제1 열처리는 상기 포토레지스트를 퍼니스 또는 베이커에 삽입하여 약 110℃정도에서 약 90초(sec)동안 가열함으로서 상기 포토레지스트 내의 솔벤트 성분을 제거할 수 있다.
다음, 메인 패턴(100a, 100b)과 상기 메인 패턴(100a, 100b)의 오픈 임계치수와 유사하고, 임계치수의 크기가 서로 다른 복수개의 테스트 패턴(200a, 200b)이 형성된 레티클 또는 마스크에 일정한 파장의 빛을 조사하여 포토레지스트막을 감광시키는 스테퍼 또는 스케너와 같은 노광장치를 이용하여 상기 포토레지스트막을 선택적으로 노광시킨다.(S203) 여기서, 상기 레티클 또는 마스크에는 반도체 소자들간을 전기적으로 연결하기 위한 배선 메인 패턴(100a) 또는, 상기 반도체 기판 상에 형성되는 층간절연막을 통해 각종 소자 또는 배선을 전기적으로 연결하도록 상기 층간절연막을 선택적으로 제거하기 위한 콘택홀 메인 패턴(100b)이 형성되어 있다. 이때, 상기 배선 메인 패턴(100a) 또는 콘택홀 메인 패턴(100b)이 형성되는 상기 레티클 또는 마스크의 소자형성 영역(A)이 아닌 스크라이버 영역(S)의 테그 또는 테그부에 이후 유동후 정밀 검사에서 포토레지스트 유동불량 유무 확인 시 사용될 테스트 패턴(200a, 200b)이 더 형성되어 있다. 또한, 상기 반도체 기판의 소자형성 영역(a)에 트랜지스터와 같은 소자를 형성하기 위한 메인 패턴(100a, 100b)을 포함할 수도 있다. 또한, 상기 노광장치의 광원은 KrF 또는 ArF를 사용하여 상기 포토레지스트를 감광시킨다.
그리고, 노광 공정후에 제2 열처리(예컨대, 포스트 노광 베이크(post expose baking))를 수행하여 상기 포토레지스트에 남아 있는 솔벤트 성분을 최소화한다.(S204) 예컨대, 상기 제2 열처리는 퍼니스 또는 베이커에 삽입되어 약 100℃정도에서 약 90초(sec)정도 수행된다.
다음, 상기 포토레지스트막이 형성된 반도체 기판을 현상액에 담가서 현상한다.(S205) 이때, 포토레지스트막의 종류에 따라 상기 노광장치의 노광원에 노광된 부분이 상기 현상액에 용해되어 제거되거나(포지티브형) 노광되지 않은 부분이 상기 현상액에 용해되어 제거된다(네거티브형). 이상의 공정을 통해 하부의 물질층에 소정의 패턴을 형성하기 위한 포토레지스트의 메인 패턴(100a, 100b) 및 테스트 패턴(200a, 200b)을 형성할 수 있다.
이후, 상기 포토레지스트 패턴이 형성된 반도체 기판을 제3 열처리(예컨대, 하드 베이크(hard bake))하여 상기 현상공정 또는 세정공정에 의해 발생된 포토레지스트의 팽창을 응집(solid)시킨다.(S206) 예컨대, 상기 제3 열처리 공정은 약 100℃ 내지 약 110℃에서 90초 정도 수행되는데, 이후, 더 높은 온도의 열처리 공정이 수행될 경우, 상기 제3 열처리 공정은 수행되지 않을 수도 있다. 따라서, 제1 내지 제3 열처리는 포토레지스트에 함유된 솔벤트 성분을 증발시키켜 상기 솔벤트 성분을 최소화하고 상기 포토레지스트층의 응집력을 향상시키기 위해 상기 포토레지스트의 유리 전이 온도(glass transfer temperature)이하에서 수행된다. 그러나, 상기 노광원의 파장에 비해 상기 포토레지스트 패턴의 임계치수가 월등히 클 경우 이후의 식각공정 또는 제조공정으로 할 수 있지만, 상기 노광원의 파장에 비해 상기 포토레지스트 패턴의 임계치수가 작아지거나 유사해야할 경우 상기 포토레지스트를 유리 전이 온도이상까지 가열하여 상기 포토레지스트를 유동시켜야한다.
마지막으로, 상기 포토레지스트 패턴의 프로파일을 향상시키고, 상기 포토레지스트 패턴의 임계치수를 줄이기 위해 상기 유리 전이 온도이상에서 소정시간동안 상기 포토레지스트를 유동시키는 상기 제4 열처리(예컨대, 플로우)를 수행한다.(S207) 이때, 상기 포토레지스트의 메인 패턴(100a, 100b)의 임계치수는 포토레지스트를 노광하는 광원의 파장보다 작게 형성할 수 없기 때문에 상기 포토레지스트를 유리 전이 온도 이상으로 가열하여 상기 포토레지스트를 유동시키고, 상기 메인 패턴(100a, 100b)의 임계치수를 줄여야 한다. 물론, 상기 메인 패턴(100a, 100b)의 임계치수가 줄어듦과 동시에 테스트 패턴(200a, 200b)의 임계치수 또한 같이 줄어든다. 예컨대, 상기 제4 열처리는 상기 포토레지스트를 약 159℃정도에서 약 90초(sec)정도 가열하여 상기 포토레지스트의 메인 패턴의 임계치수를 줄일 수 있다.
따라서, 노광공정에 의해 일정오픈 임계치수를 갖도록 형성된 포토레지스트의 메인 패턴을 제4 열처리 단계에서 상기 포토레지스트의 유리 전이온도 이상 가열하여 상기 포토레지스트의 메인 패턴(100a, 100b)의 오픈 임계치수를 줄일 수 있다. 또한, 상기 소자형성 영역(A)에 형성된 상기 메인 패턴(100a, 100b)의 오픈 임계치수가 줄어듦과 동시에 상기 스크라이버 영역(S) 상에 형성된 상기 테스트 패턴의 오픈 임계치수 또한 같이 줄어든다.
한편, 노광공정에 의해 정의되는 포토레지스터 패턴의 임계치수를 따라 상기 제3 열처리까지의 완료된 포토레지스트 패턴이 정확히 패터닝 되었는지를 확인하는 현상후 정밀 검사(After Develop Inspection : ADI)가 이루어지고, 상기 제4 열처리 이후 포토레지스트의 유동에 의해 줄어든 오픈 임계치수를 확인하는 유동후 정밀검사(After Develop Inspection : AFI)가 이루어진다. 이때, 현상후 정밀 검사 및 유동후 정밀 검사는 전자 현미경(Scanning Electron Spectroscopy)을 사용하여 수행된다.
하지만, 상기 현상 후 정밀 검사 및 유동후 정밀 검사와 같은 각기 다른 두 번의 검사를 수행할 경우, 생산시간이 증가하여 경제적인 측면에서 생산성이 떨어진다.
따라서, 본 발명에 따른 포토레지스트의 형성방법은 유동 후 정밀 검사를 실시하여 상기 포토레지스트 유동에 의해 메인 패턴(100a, 100b)의 줄어든 오픈 임계치수를 확인하고 상기 메인 패턴의 줄어든 오픈 임계치수가 일정 수준 줄어들지 않거나 과도하게 줄어들 경우, 상기 유동후 정밀 검사 시 상기 테스트 패턴(200a, 200b)의 유동을 확인하여 상기 제4 열처리의 온도 또는 시간 조건에서 유발되는 유동불량발생을 검사할 수 있기 때문에 생산성을 높일 수 있다.
즉, 이와 같은 포토레지스트의 메인 패턴(100a, 100b) 및 테스트 패턴(200a, 200b)을 형성하기 위한 사진 공정이 진행되는 포토 설비 또는, 반도체 제조공정을 진행하기 위한 여러 반도체 제조설비 등은 다수개의 반도체 기판이 하나의 카세트, 즉 한 롯(lot)을 기준으로 하나의 공정을 완료한다.
예를 들어, 복수개의 게이트 스택사이의 소스/드레인 전극을 층간절연막으로부터 노출시키는 콘택홀을 형성하기 위해 상기 콘택홀에 대응하는 콘택홀 메인 패턴( 100b)을 형성하고자 할 때, 예컨대, 보통 25개의 반도체 기판이 수납되는 카세트를 소정의 포트에 로딩시킨 후, 25개의 반도체 기판들을 차례로 포토레지스트 도포 및 코팅에서부터 제4 열처리까지의 사진 공정을 진행시킨다. 이어서, 상기 25개의 반도체 기판들의 사진 공정이 완료되면, 상기 카세트를 언로딩한 후, 각 반도체 기판들에 대해 상기 포토레지스트 패턴을 식각마스크로 사용하여 식각공정을 수행하기 위해 식각장치로 이송된다. 이때, 25개의 묶음을 나타내는 하나의 롯(lot)에 대해 임의로(randomly) 하나의 반도체 기판을 선택하여 유동후 정밀검사를 수행하여 해당 롯의 사진 공정 불량 유무를 확인한다.(S208)
또한, 상기 유동후 정밀검사에서 콘택홀 메인 패턴(100b)의 오픈 임계치수가 설정한 수치에 도달하지 못할 경우 사진 공정 전체의 불량으로 인식될 수 있다. 그러나, 상기 사진 공정 불량이 발생될 경우, 상기 유동후 정밀 검사에서 각기 다른 크기의 임계치수를 갖는 상기 콘택홀 테스트 패턴(200b)의 오픈 임계치수를 측정하여 상기 제4 열처리의 온도 또는 시간 조건에 의해 발생된 포토레지스트의 유동불량을 판별할 수 있다.(S209) 이때, 포토레지스트 패턴의 오픈 임계치수가 커질수록 포토레지스트의 유동이 소정의 기울기를 갖고 반비례하여 줄어드는 것을 이용하여 상기 포토레지스트가 유동되는 정도를 측정할 수 있기 때문에 포토레지스트 패턴의 유동불량 유무를 확인한다.
또한, 상기 테스트 패턴(200b)의 포토레지스트 유동 검사에서 상기 제3 열처리 이전 단계에서 사진공정 불량이 발생할 경우 노광 또는 제1 내지 제3 열처리 공정의 불량을 하나씩 나누어 순차적으로 정밀 검사하고, 공정불량을 해소함으로써, 사진 공정의 불량을 방지 또는 감소시킬 수 있다.
예컨대, 메인 패턴(100a, 100b)의 임계치수보다 큰 테스트 패턴을 이용하여 노광 공정에서 레티클 또는 마스크의 오정렬되고, 제4 열처리 공정의 완료 후 상기 유동후 정밀 검사에서 사진 공정불량이 발생한 것을 확인할 수 있고, 메인 패턴(100a, 100b)의 임계치수보다 작은 테스트 패턴(200a, 200b)을 이용하여 제4 열처리의 온도 또는 시간등의 조건에 의한 유동불량이 발생한 것을 확인할 수 있다.
따라서, 본 발명에 따른 포토레지스트 패턴 형성방법은 상기 유동후 정밀검사에서 상기 해당 롯의 반도체 기판에 형성된 메인 패턴(100a, 100b)의 사진 공정 불량이 발생할 경우, 테스트 패턴(200a, 200b)의 포토레지스트의 유동을 검사하여 제4 열처리의 온도 또는 시간 조건에서 유발되는 유동불량을 파악할 수 있기 때문에 생산성을 높일 수 있다.
결국, 본 발명에 따른 포토레지스트 패턴 형성방법은 유동후 정밀 검사에서 메인 패턴(100a, 100b)의 사진 공정불량의 불량이 발생할 경우, 상기 테스트 패턴(200a, 200b)을 검사하여 포토레지스트의 화학적 조성 또는 이물질의 미세한 변화에 의한 포토레지스트 유동불량을 유무를 파악하고, 해당 롯의 반도체 기판로부터 제4 열처리에 적용되는 시간 또는 온도를 정형화할 수 있는 방법을 보다 정확히 제시할 수 있기 때문에 생산성을 높일 수 있다.
또한, 상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 제공하기 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 물론이다. 여기서, 본 발명에 따른 유동후 정밀 검사에서 메인 패턴(100a, 100b)의 사진 공정 불량의 발생을 확인될 경우, 테스트 패턴(200a, 200b)을 이용하여 상기 메인 패턴(100a, 100b) 유동 불량 유무의 발생을 확인할 수 있음은 명백하다.
이상 상술한 바와 같이, 본 발명의 포토레지스트 패턴 및 그의 형성방법은 배선 또는 콘택홀의 메인 패턴에 근접하는 각기 다른 크기의 테스트 패턴을 형성하여 상기 유동후 정밀검사에서 상기 메인 패턴의 사진 공정 불량이 발생할 경우, 테스트 패턴의 포토레지스트의 유동을 검사하여 제4 열처리의 온도 또는 시간 조건에서 유발되는 유동불량을 파악할 수 있기 때문에 생산성을 높일 수 있는 효과가 있다.
또한, 본 발명의 포토레지스트 패턴 및 그의 형성방법은, 유동후 정밀검사에서 불량이 발생할 경우, 포토레지스트의 화학적 조성 또는 이물질의 미세한 변화에 의한 포토레지스트 유동불량을 유무를 파악하고, 해당 롯의 반도체 기판으로부터 제4 열처리에 적용되는 시간 또는 온도를 정형화할 수 있는 방법을 보다 정확히 제시하여 생산성을 높일 수 있는 효과가 있다.
도1은 종래 기술에 따른 포토레지스트 패턴의 형성방법을 설명하기 위한 흐름도.
도2a 내지 도2b는 본 발명에 따른 포토레지스트 패턴을 나타내는 부분 평면도.
도 3은 본 발명에 따른 포토레지스트 패턴의 크기에 따라 포토레지스트의 유동 변화를 나타낸 그래프.
도4a 내지 도4b는 본 발명에 따른 테스트 패턴을 나타내는 상세 평면도이다.
도 5는 본 발명에 따른 포토레지스트 패턴의 형성방법을 나타내는 흐름도.
*도면의 주요 부분에 대한 부호의 설명*
100a : 배선 메인 패턴 100b : 콘택홀 메인 패턴
200a : 배선 테스트 패턴 200b : 콘택홀 테스트 패턴

Claims (13)

  1. 포토레지스트 패턴 형성방법에 있어서,
    반도체 기판 상에 정의된 소자형성 영역에 소정 크기의 오픈 임계치수를 갖는 메인 패턴을 형성하고, 상기 메인 패턴의 상기 포토레지스트 유동불량 유무를 확인하기 위해 상기 소자형성 영역간을 분리하는 스크라이버 영역에 상기 메인 패턴과 동일 또는 유사한 모양으로 상기 메인 패턴의 임계치수와 유사하고, 임계치수의 크기가 서로 다른 복수개의 테스트 패턴을 형성함을 특징으로 하는 방법.
  2. 제1 항에 있어서,
    상기 테스트 패턴은 배선 또는 스페이스 또는 도트 형상을 갖는 것을 특징으로 하는 포토레지스트 패턴의 형성방법.
  3. 제1 항에 있어서,
    상기 복수개의 테스트 패턴은 오픈 임계치수의 크기가 동일한 하나 이상의 군을 포함함을 특징으로 하는 포토레지스트 패턴 형성방법.
  4. 제1 항에 있어서,
    상기 테스트 패턴은 상기 스크라이버 영역의 테그 또는 테그부에 형성함을 특징으로 하는 포토레지스트 패턴 형성방법.
  5. 사진 공정을 이용하는 포토레지스트 패턴 형성방법에 있어서,
    반도체 기판 상에 포토레지스트를 도포하는 단계와,
    반도체 기판 상에 정의된 소자형성 영역에 소정 크기의 오픈 임계치수를 갖는 메인 패턴을 형성하고, 상기 메인 패턴의 상기 포토레지스트 유동불량 유무를 확인하기 위해 상기 소자형성 영역과 경계를 이루는 스크라이버 영역에 상기 메인 패턴과 동일 또는 유사한 모양으로 상기 메인 패턴의 오픈 임계치수와 유사하고, 오픈 임계치수가 서로 다른 복수개의 테스트 패턴을 형성하는 단계와,
    상기 메인 패턴 및 테스트 패턴의 오픈 임계치수를 줄이기 위해 상기 포토레지스트를 유동시키는 단계를 포함함을 특징으로 하는 방법.
  6. 제5 항에 있어서,
    상기 포토레지스트를 도포하는 단계는 상기 포토레지스트가 도포된 반도체 기판을 약 4015rpm 정도로 약 25초 정도 회전하여 상기 포토레지스트를 상기 반도체 기판 상에 코팅함을 특징으로 하는 포토레지스트 패턴의 형성방법.
  7. 제5 항에 있어서,
    상기 메인 패턴 및 테스트 패턴을 형성하는 단계는,
    상기 반도체 기판 상에 도포된 포토레지스트를 제1 열처리하는 단계와,
    상기 제1 열처리된 포토레지스트를 상기 메인 패턴 및 테스트 패턴이 형성된 마스크를 이용하여 선택적으로 노광하는 단계와,
    상기 노광된 포토레지스트를 제2 열처리하는 단계와,
    상기 반도체 기판 상에 상기 메인 패턴 및 테스트 패턴이 형성되도록 상기 제2 열처리된 포토레지스트를 현상하는 단계를 포함함을 특징으로 하는 포토레지스트 형성방법.
  8. 제7 항에 있어서,
    상기 제1 열처리는 상기 반도체 기판 상에 도포된 상기 포토레지스트를 약 110도정도의 온도에서 약 90초 정도의 시간동안 가열하는 것을 특징으로 하는 포토레지스트 패턴의 형성방법.
  9. 제7 항에 있어서,
    상기 포토레지스트를 노광하는 단계는 상기 포토레지스트를 노광하는 광원으로 KrF 또는 ArF를 사용함을 특징으로 하는 포토레지스트 패턴의 형성방법.
  10. 제7 항에 있어서,
    상기 제2 열처리는 상기 포토레지스트를 약 100도정도의 온도에서 약 90초정도의 시간동안 가열하는 것을 특징으로 하는 포토레지스트 패턴의 형성방법.
  11. 제7 항에 있어서,
    상기 현상된 포토레지스트를 제3 열처리하는 단계를 더 포함함을 특징으로 하는 포토레지스트 패턴의 형성방법.
  12. 제11 항에 있어서,
    상기 제3 열처리는 상기 포토레지스트를 약 100℃ 내지 약 120℃정도의 온도에서 약 90초 정도의 시간동안 가열하는 것을 특징으로 하는 포토레지스트 패턴의 형성방법.
  13. 반도체 기판 상에 정의된 소자형성 영역에 소정 크기의 임계치수를 갖도록 형성된 메인 패턴과,
    상기 메인 패턴의 포토레지스트 유동불량 유무를 확인하기 위해 상기 소자형성 영역과 경계를 이루는 스크라이버 영역에 상기 메인 패턴과 동일 또는 유사한 모양으로 상기 메인 패턴의 오픈 임계치수와 유사하고, 오픈 임계치수가 서로 다른 복수개의 테스트 패턴을 포함함을 특징으로 하는 포토레지스트 패턴.
KR10-2004-0001145A 2004-01-08 2004-01-08 포토레지스트 패턴 및 그의 형성방법 KR100520240B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2004-0001145A KR100520240B1 (ko) 2004-01-08 2004-01-08 포토레지스트 패턴 및 그의 형성방법
US11/026,100 US7012031B2 (en) 2004-01-08 2005-01-03 Photoresist pattern, method of fabricating the same, and method of assuring the quality thereof
US11/319,605 US20060105476A1 (en) 2004-01-08 2005-12-29 Photoresist pattern, method of fabricating the same, and method of assuring the quality thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0001145A KR100520240B1 (ko) 2004-01-08 2004-01-08 포토레지스트 패턴 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR20050072980A KR20050072980A (ko) 2005-07-13
KR100520240B1 true KR100520240B1 (ko) 2005-10-11

Family

ID=36386881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0001145A KR100520240B1 (ko) 2004-01-08 2004-01-08 포토레지스트 패턴 및 그의 형성방법

Country Status (2)

Country Link
US (2) US7012031B2 (ko)
KR (1) KR100520240B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730348B1 (ko) * 2005-10-04 2007-06-19 삼성전자주식회사 미세 구조물의 제조 방법
KR100944336B1 (ko) * 2006-01-13 2010-03-02 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성 방법
JP2007234754A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd レジストパターン形成方法及びレジストパターン形成装置
JP4993934B2 (ja) * 2006-03-31 2012-08-08 Ｈｏｙａ株式会社 パターン欠陥検査方法、フォトマスクの製造方法、及び表示デバイス用基板の製造方法
US7493186B2 (en) * 2006-12-20 2009-02-17 International Business Machines Corporation Method and algorithm for the control of critical dimensions in a thermal flow process
US20080280230A1 (en) * 2007-05-10 2008-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography process including a chemical rinse
US7682942B2 (en) * 2007-09-28 2010-03-23 Sandisk 3D Llc Method for reducing pillar structure dimensions of a semiconductor device
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7713818B2 (en) 2008-04-11 2010-05-11 Sandisk 3D, Llc Double patterning method
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US8304179B2 (en) * 2009-05-11 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device using a modified photosensitive layer
US8026178B2 (en) 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
US8108805B2 (en) * 2010-03-26 2012-01-31 Tokyo Electron Limited Simplified micro-bridging and roughness analysis
CN104570587A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制备opc光刻掩膜版的系统及方法
US9412603B2 (en) * 2013-11-19 2016-08-09 Applied Materials, Inc. Trimming silicon fin width through oxidation and etch
CN104752251B (zh) * 2013-12-30 2018-02-16 中芯国际集成电路制造(上海)有限公司 采用cdsem测试图形的方法
US10768532B2 (en) 2018-05-15 2020-09-08 International Business Machines Corporation Co-optimization of lithographic and etching processes with complementary post exposure bake by laser annealing
CN113296351B (zh) * 2021-05-13 2022-03-04 长鑫存储技术有限公司 掩模板、半导体装置及半导体装置的制作方法
CN113517259B (zh) * 2021-06-29 2024-01-19 上海华力集成电路制造有限公司 对准标识结构
CN113838836B (zh) * 2021-09-18 2023-10-24 长鑫存储技术有限公司 晶圆结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2681557B2 (ja) * 1991-08-08 1997-11-26 リンテック株式会社 スクイズ容器用ラベル
US5468595A (en) 1993-01-29 1995-11-21 Electron Vision Corporation Method for three-dimensional control of solubility properties of resist layers
KR100421034B1 (ko) * 1999-04-21 2004-03-04 삼성전자주식회사 레지스트 조성물과 이를 이용한 미세패턴 형성방법
KR100533362B1 (ko) * 2000-04-19 2005-12-06 주식회사 하이닉스반도체 레지스트 플로우 공정용 포토레지스트 조성물 및 이를이용한 콘택홀의 형성방법
US6489085B2 (en) 2000-12-20 2002-12-03 United Microelectronics Corp. Thermal reflow photolithographic process
JP3768819B2 (ja) * 2001-01-31 2006-04-19 株式会社ルネサステクノロジ 半導体装置の製造方法
US6643008B1 (en) * 2002-02-26 2003-11-04 Advanced Micro Devices, Inc. Method of detecting degradation in photolithography processes based upon scatterometric measurements of grating structures, and a device comprising such structures
JP2004004299A (ja) * 2002-05-31 2004-01-08 Renesas Technology Corp 電子装置の製造方法
US8198105B2 (en) * 2003-07-30 2012-06-12 Texas Instruments Incorporated Monitor for variation of critical dimensions (CDs) of reticles

Also Published As

Publication number Publication date
US7012031B2 (en) 2006-03-14
US20060105476A1 (en) 2006-05-18
US20050153466A1 (en) 2005-07-14
KR20050072980A (ko) 2005-07-13

Similar Documents

Publication Publication Date Title
KR100520240B1 (ko) 포토레지스트 패턴 및 그의 형성방법
US5773315A (en) Product wafer yield prediction method employing a unit cell approach
KR101147194B1 (ko) 콘택 홀 제조방법 및 시스템
JP3768786B2 (ja) ホトマスクの製造方法、ホトマスクブランクスの製造方法およびホトマスクの再生方法
TWI532075B (zh) 藉由檢測技術在半導體中決定重疊製程窗口的方法和系統
US6294397B1 (en) Drop-in test structure and abbreviated integrated circuit process flow for characterizing production integrated circuit process flow, topography, and equipment
US6605479B1 (en) Method of using damaged areas of a wafer for process qualifications and experiments, and system for accomplishing same
US6803292B2 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
JP2002182368A (ja) フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法
US20090191723A1 (en) Method of performing lithographic processes
EP0461663B1 (en) Method of manufacturing a semiconductor device, including a step of forming a pattern on a photo-resist film
US6582860B2 (en) Photomask having small pitch images of openings for fabricating openings in a semiconductor memory device and a photolithographic method for fabricating the same
US6261956B1 (en) Modified product mask for bridging detection
KR20100089503A (ko) 반도체 소자 패턴 및 이를 이용한 패턴 선폭 측정 방법
JP3523819B2 (ja) 基板処理装置
JP2008047598A (ja) 半導体装置の製造方法
KR100834832B1 (ko) 오버레이 계측설비를 이용한 패턴의 임계치수 측정방법
TW556294B (en) Semiconductor device
JPH11297608A (ja) 露光方法及び露光装置
KR100680936B1 (ko) 반도체소자의 중첩도 검사방법
US7153711B2 (en) Method for improving a drive current for semiconductor devices on a wafer-by-wafer basis
KR20000012913A (ko) 반도체장치의 비트라인 컨택 검사방법
KR100818388B1 (ko) 반도체 소자의 패턴 임계치수 제어 방법
JP4267298B2 (ja) 半導体素子の製造方法
JP2023048712A (ja) 感光性組成物の検査方法、及び感光性組成物の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090914

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee