KR100517350B1 - Method for fabricating hybrid metal interconnect - Google Patents
Method for fabricating hybrid metal interconnect Download PDFInfo
- Publication number
- KR100517350B1 KR100517350B1 KR10-2003-0077784A KR20030077784A KR100517350B1 KR 100517350 B1 KR100517350 B1 KR 100517350B1 KR 20030077784 A KR20030077784 A KR 20030077784A KR 100517350 B1 KR100517350 B1 KR 100517350B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- metal film
- metal wiring
- hybrid
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 배선에서 발생하기 쉬운 EM 및 SM을 방지하기 위해 텅스텐을 평탄화할 때 의도적으로 리세스를 발생시키고, 텅스텐의 리세스를 통해 형성된 단차를 이용하여 하이브리드 금속 배선을 형성하는 방법에 관한 것이다.The present invention relates to a method of intentionally generating a recess when planarizing tungsten to prevent EM and SM, which is likely to occur in metal wiring, and to form a hybrid metal wiring using a step formed through the recess of tungsten. .
본 발명의 하이브리드 금속 배선 형성 방법은 소정의 소자가 형성된 기판상에 텅스텐 플러그를 형성하기 위해 평탄화 공정에서 텅스텐 플러그를 리세스시켜 텅스텐 플러그 상부에 단차를 형성시키는 단계; 상기 단차가 형성된 기판상에 확산방지막, 제1금속막, 접촉개선막 및 제2금속막을 순차적으로 증착하는 단계; 상기 제2금속막을 평탄화하는 단계; 상기 평탄화된 제2금속막 상부에 반사방지막을 증착하는 단계; 및 상기 반사방지막 상부에 패턴을 형성하고, 식각하여 금속 배선을 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.The hybrid metal wiring forming method of the present invention comprises the steps of: forming a step on top of the tungsten plug by recessing the tungsten plug in a planarization process to form a tungsten plug on a substrate on which a predetermined element is formed; Sequentially depositing a diffusion barrier film, a first metal film, a contact improvement film, and a second metal film on the stepped substrate; Planarizing the second metal film; Depositing an anti-reflection film on the planarized second metal film; And forming a pattern on the anti-reflection film and etching to form a metal wiring.
따라서, 본 발명의 하이브리드 금속 배선 형성 방법은 텅스텐 평탄화시 발생하는 리세스를 이용하여 단차를 만들고, 상기 단차를 이용하여 제1금속막 및 제2금속막의 하이브리드 금속 배선을 형성함으로써, EM 및 SM을 방지할 수 있고, 저항 문제를 해결할 수 있어 디바이스의 수명 및 품질을 향상시킬 수 있는 효과가 있다.Therefore, the hybrid metal wiring forming method of the present invention forms a step using a recess generated during tungsten flattening, and forms a hybrid metal wiring of the first metal film and the second metal film using the step, thereby forming EM and SM. It is possible to prevent and solve the problem of resistance, thereby improving the life and quality of the device.
Description
본 발명은 하이브리드 금속 배선 형성 방법에 관한 것으로, 보다 자세하게는 텅스텐 플러그를 평탄화할 때 발생하는 리세스를 이용하여 텅스텐 플러그 상부에 단차를 형성하고, 상기 단차를 이용하여 제1금속막 및 제2금속막의 하이브리드 금속 배선을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a hybrid metal wiring, and more particularly, to form a step on the tungsten plug by using a recess generated when the tungsten plug is planarized, and using the step, the first metal film and the second metal. A method of forming a hybrid metal wiring of a film.
반도체 소자의 금속배선 재료로서 제1금속막(Al)은 Si, SiO2 등에 대한 접착력이 우수하고, 고농도로 도핑된 N 또는 P 타입의 실리콘과 옴(ohmic) 저항 특성을 가지며, 전기 비저항 값이 타 금속들에 비해 비교적 낮은 장점을 갖기 때문에 가장 널리 사용되어온 재료이다. 그러나 제1금속막은 저융점(융점 : 670 ℃) 금속이라는 특징으로 인해 공정 중에 EM(Electro Migration, 이하 EM), SM(Stress-Migration, 이하 SM), 접합파괴(junction spiking) 등의 현상을 유발하여 소자의 신뢰성에 악영향을 미칠 수 있다.As the metallization material of the semiconductor device, the first metal film Al has excellent adhesion to Si, SiO 2, etc., has high doped N or P type silicon and ohmic resistance, and has an electrical resistivity value. It is the most widely used material because it has a relatively low advantage over other metals. However, the first metal film is characterized by low melting point (melting point: 670 ° C) metal, which causes phenomena such as EM (Electro Migration, EM), SM (Stress-Migration, SM), and junction spiking during the process. This may adversely affect the reliability of the device.
EM 현상이란 전자가 제1금속막 배선을 통해 이동할 때 제1금속막 이온과 충돌하여 전자의 운동량(momentum)이 제1금속막 이온에 전달됨으로써 전자의 흐름 방향으로 제1금속막의 질량 유동(mass flux)이 생기는 현상을 말하고, SM 현상이란 제1금속막 배선 주위에 형성된 절연막의 응력에 의해 제1금속막 배선에 변형이 발생하여 배선의 단선 불량을 유발하는 현상을 일컫는다.EM phenomenon refers to the mass flow of the first metal film in the direction of electron flow because the momentum of the electrons is transmitted to the first metal film ions when the electrons move through the first metal film wiring. The phenomenon of flux) refers to a phenomenon in which deformation occurs in the first metal film wiring due to the stress of the insulating film formed around the first metal film wiring, causing a disconnection of the wiring.
이러한 제1금속막의 이동은 상온 부근의 온도에서 주로 결정립계를 통해 이동하는데 결정립계의 불균일성으로 인해 제1금속막 유동의 차이(divergence)가 생기면, 배선에 공공(void)이 발생하여 배선의 단선 불량을 유발하게 된다.The movement of the first metal film mainly moves through the grain boundary at a temperature near room temperature. When a divergence of the first metal film flows due to the nonuniformity of the grain boundary, voids occur in the wiring, thereby preventing the disconnection of the wiring. Will cause.
대한민국 공개특허 제2003-0056928호는 베리어 금속 측벽을 Ti/TiN으로 형성하여 스트레스를 분산시키고, 공공의 생성 및 이동을 억제하여 SM를 방지할 수 있는 기술을 소개하였다. 대한민국 등록특허 제1999-0236071호는 콘택이나 비아홀의 절연막과 노출된 하부 전도층을 건식 및 습식에 의한 표면 처리를 한 후 도전성 물질을 사용하여 상부 전도층을 형성하고 그위에 베리어층을 형성하는 기술을 소개하였다. 대한민국 등록특허 제1994-0007073호는 원하는 배선의 절반에 해당하는 두께의 하층금속막(제1금속막)을 증착하고 그 위에 소정의 두께로 금속규화막을 증착한 뒤 원하는 배선의 나머지 절반에 해당하는 두께의 상층금속막(제1금속막)을 증착하여 배선구조를 형성하는 기술을 소개하였다. Bollinger 등의 미합중국 등록특허 제5,561,083호는 제1베리어층, Al-Si를 포함하는 합금층, 제2베리어층 및 Si를 포함하지 않는 Al합금층의 구조를 갖는 금속층을 형성하는 기술을 소개하였다.Korean Patent Laid-Open Publication No. 2003-0056928 has introduced a technology that can prevent the SM by forming the barrier metal sidewalls of Ti / TiN to disperse the stress, suppress the generation and movement of the vacancy. Republic of Korea Patent No. 1999-0236071 is a technique for forming the upper conductive layer using a conductive material and a barrier layer thereon using a conductive material after the surface treatment of the contact or via hole insulating film and the exposed lower conductive layer by dry and wet Introduced. Republic of Korea Patent No. 194-0007073 deposits a lower layer metal film (first metal film) having a thickness corresponding to half of a desired wiring, and deposits a metal silicide film with a predetermined thickness thereon, and corresponds to the other half of the desired wiring. A technique of forming a wiring structure by depositing a thick upper metal film (first metal film) has been introduced. US Patent No. 5,561,083 to Bollinger et al. Introduced a technique for forming a metal layer having a structure of a first barrier layer, an alloy layer containing Al-Si, a second barrier layer and an Al alloy layer not containing Si.
도 1a 내지 도 1b는 종래 기술에 의한 금속 배선 형성 방법을 보여주는 단면도이다.1A to 1B are cross-sectional views illustrating a metal wiring forming method according to the prior art.
먼저, 도 1a는 층간절연막을 패턴하여 텅스텐 플러그를 형성하고, 하부 Ti/TiN, 금속층 및 상부 Ti/TiN을 형성하는 단계이다. 도에서 보는 바와 같이 소정의 소자(도시 안됨)가 형성된 기판상의 층간절연막(11)을 포토레지스트로 패턴하여 식각하고, 베리어 금속(Barrier metal)(12) 및 텅스텐(13)을 순차적으로 증착하고 평탄화하여 텅스텐 플러그를 형성한다. 이어서, 하부 Ti/TiN(14), 금속층(15) 및 상부 Ti/TiN(16)을 순차적으로 증착한다. 이 때 상기 하부 Ti/TiN은 확산방지막으로 사용되어지고, 상부 Ti/TiN는 반사방지막으로서 이용된다. 상기 금속층은 보통 제1금속막, 제1금속막-구리합금 또는 제1금속막-구리-실리콘합금을 사용한다.First, FIG. 1A illustrates a step of forming a tungsten plug by patterning an interlayer insulating film, and forming a lower Ti / TiN, a metal layer, and an upper Ti / TiN. As shown in the figure, the interlayer insulating film 11 on the substrate on which the predetermined element (not shown) is formed is patterned and etched, and the barrier metal 12 and tungsten 13 are sequentially deposited and planarized. To form a tungsten plug. Subsequently, the lower Ti / TiN 14, the metal layer 15, and the upper Ti / TiN 16 are sequentially deposited. At this time, the lower Ti / TiN is used as a diffusion barrier, the upper Ti / TiN is used as an antireflection film. The metal layer usually uses a first metal film, a first metal film-copper alloy, or a first metal film-copper-silicon alloy.
다음, 도 1b는 상기 형성된 하부 Ti/TiN, 금속층 및 상부 Ti/TiN을 패턴하고 건식 식각하여 원하는 패턴을 형성하여 금속 배선(17)을 형성하는 단계이다.Next, FIG. 1B is a step of forming a desired pattern by patterning and dry etching the lower Ti / TiN, the metal layer, and the upper Ti / TiN, thereby forming the metal wiring 17.
그러나, 상기와 같은 종래 기술은 전자의 이동에 의해 발생하는 제1금속막 이온의 EM 및 금속 배선을 감싸고 있는 절연막의 스트레스에 의한 SM에 의해 금속 배선의 신뢰성이 낮아지는 단점을 가지고 있다.However, the prior art as described above has a disadvantage in that the reliability of the metal wiring is lowered by the SM due to the EM of the first metal film ions generated by the movement of electrons and the stress of the insulating film surrounding the metal wiring.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 텅스텐 평탄화시 발생하는 리세스를 이용하여 단차를 만들고, 상기 단차를 이용하여 제1금속막 및 제2금속막의 하이브리드 금속 배선을 형성함으로써, EM 및 SM을 방지할 수 있고, 저항 문제를 해결할 수 있어 디바이스의 수명 및 품질을 향상시킬 수 있도록 하는 방법을 제공함에 본 발명의 목적이 있다. Accordingly, the present invention is to solve the problems of the prior art as described above, to make a step using a recess generated during tungsten flattening, and to use the step to create a hybrid metal wiring of the first metal film and the second metal film. It is an object of the present invention to provide a method that can prevent EM and SM, solve the problem of resistance to improve the life and quality of the device.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 텅스텐 플러그를 형성하기 위해 평탄화 공정에서 텅스텐 플러그를 리세스시켜 텅스텐 플러그 상부에 단차를 형성시키는 단계; 상기 단차가 형성된 기판상에 확산방지막, 제1금속막, 접촉개선막 및 제2금속막을 순차적으로 증착하는 단계; 상기 제2금속막을 평탄화하는 단계; 상기 평탄화된 제2금속막 상부에 반사방지막을 증착하는 단계; 및 상기 반사방지막 상부에 패턴을 형성하고, 식각하여 금속 배선을 형성하는 단계를 포함하여 이루어진 하이브리드 금속 배선 형성 방법에 의해 달성된다.The object of the present invention is to recess the tungsten plug in a planarization process to form a step on top of the tungsten plug in order to form a tungsten plug on the substrate on which the predetermined element is formed; Sequentially depositing a diffusion barrier film, a first metal film, a contact improvement film, and a second metal film on the stepped substrate; Planarizing the second metal film; Depositing an anti-reflection film on the planarized second metal film; And forming a pattern on the anti-reflection film and etching to form a metal wiring.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2a 내지 도 2g는 본 발명에 의한 하이브리드 금속 배선 형성 공정의 단면도이다.2A to 2G are cross-sectional views of a hybrid metal wiring forming process according to the present invention.
먼저, 도 2a는 층간절연막에 콘택홀을 형성하고 베리어 금속 및 텅스텐 플러그를 형성하는 단계이다. 기판상에 형성된 소자에 금속 배선을 연결하기 위해 층간절연막(21)을 패턴하고 식각하여 콘택홀이나 비아(Via)를 형성하고, 확산을 방지하는 베리어 금속층(22)을 얇게 형성한 후, 텅스텐을 이용하여 콘택홀 또는 비아를 매립하여 텅스텐 플러그(23)를 형성한다.First, FIG. 2A is a step of forming a contact hole and forming a barrier metal and a tungsten plug in an interlayer insulating film. The interlayer insulating film 21 is patterned and etched to connect the metal wiring to the device formed on the substrate to form contact holes or vias, and a thin barrier metal layer 22 is formed to prevent diffusion. Contact holes or vias are used to form a tungsten plug 23.
다음, 도 2b는 텅스텐 플러그를 오버 평탄화하여 리세스시키는 단계이다. 도에서 보는 바와 같이 텅스텐 플러그를 평탄화하는 공정에서 오버 식각을 실시하여 텅스텐 플러그를 리세스시켜 주위와 단차가 발생하도록 하는 단계이다. 종래에서는 평탄화 공정에서 오버 평탄화가 일어나지 않도록 하지만 본 발명에서는 의도적으로 리세스(24)시켜 텅스텐 플러그의 표면이 주위의 표면보다 낮게 형성되도록 한다. 이 때 상기 리세스는 1000 내지 2000Å의 두께를 가지도록 오버 평탄화 공정을 실시한다. 상기 리세스된 텅스텐 플러그를 형성하는 이유는 이후 형성될 금속 배선의 EM 및 SM을 방지하기 위한 제1금속막 및 제2금속막의 하이브리드 금속을 상기 텅스텐 플러그의 단차를 이용하여 형성하기 때문이다.Next, FIG. 2B is a step of over-planarizing and recessing the tungsten plug. As shown in the figure, in the process of flattening the tungsten plug, the over etching is performed to recess the tungsten plug so that a step and a difference are generated. Conventionally, over planarization does not occur in the planarization process, but in the present invention, the recess 24 is intentionally formed so that the surface of the tungsten plug is formed lower than the surrounding surface. At this time, the recess is subjected to an over-planarization process to have a thickness of 1000 to 2000 kPa. The reason for forming the recessed tungsten plug is that a hybrid metal of the first metal film and the second metal film is formed by using the step of the tungsten plug to prevent EM and SM of the metal wiring to be formed later.
다음, 도 2c는 단차가 형성된 기판상에 확산방지막, 제1금속막, 접촉개선막 및 제2금속막을 순차적으로 증착하는 단계이다. 도에서 보는 바와 같이 상기 텅스텐 플러그에 단차가 형성된 기판상에 확산방지막(Capping layer)(25), 제1금속막(26), 접촉개선막(Glue layer)(27) 및 제2금속막(28)을 순차적으로 증착하게 되면 상기 단차에 의해 각각의 층들 역시 텅스텐 플러그의 단차의 모양에 따라 단차(즉, 층이 평평하게 형성되는 것이 아니라 텅스텐 플러그 상부에서는 홈을 형성)가 발생하게 된다. 이 때 상기 제1금속막은 알루미늄, 제2금속막은 중금속인 텅스텐이 바람직하다.Next, FIG. 2C is a step of sequentially depositing the diffusion barrier film, the first metal film, the contact improvement film and the second metal film on the stepped substrate. As shown in the drawing, a diffusion barrier layer 25, a first metal layer 26, a contact layer 27 and a second metal layer 28 are formed on a substrate having a step formed on the tungsten plug. ) Is sequentially deposited, the step causes each step to be stepped according to the shape of the step of the tungsten plug (ie, the layer is not formed flat, but the groove is formed on the top of the tungsten plug). In this case, the first metal film is preferably aluminum, and the second metal film is tungsten, which is a heavy metal.
상기와 같이 중금속인 제2금속막의 삽입으로 인해 EM 현상에 의해 발생되는 제1금속막의 이동을 방지할 수 있을 뿐만 아니라 절연막의 응력을 제2금속막이 흡수할 수 있어 SM 현상을 줄일 수 있다. 또한 단차에 의해 제2금속막과 제1금속막의 접촉면적이 증가함으로써 전자의 이동 경로가 늘어나 전자의 운동량이 적어져, 제1금속막의 질량 유동 현상을 원천적으로 방지할 수 있는 장점이 있다.As described above, the insertion of the second metal film, which is a heavy metal, may not only prevent the movement of the first metal film caused by the EM phenomenon, but also reduce the SM phenomenon by allowing the second metal film to absorb the stress of the insulating film. In addition, the step area increases the contact area between the second metal film and the first metal film, and thus, the movement path of the electrons increases, thereby reducing the momentum of the electrons, thereby preventing the mass flow phenomenon of the first metal film.
상기 확산방지막은 제1금속막의 금속과 하부의 절연막간의 상호 확산을 방지하는 것이 주목적이고 부차적으로는 접촉 특성 개선 및 반지방지를 위해서 형성하고, 상기 접촉개선막은 제1금속막과 제2금속막의 접촉 특성을 개선하는 것이 주목적이고, 부차적으로는 확산방지 및 반사방지를 위해 형성한다. 또한, 상기 확산방지막 및 접촉개선막은 Ti/TiN으로 형성하는 것이 바람직하고, 상기 제1금속막은 전체 금속 배선의 70 내지 80%의 두께로 증착하는 것이 바람직하다.The diffusion barrier layer is primarily intended to prevent mutual diffusion between the metal of the first metal layer and the insulating layer underneath, and is additionally formed to improve contact characteristics and prevent ringing. The contact improvement layer is a contact between the first metal layer and the second metal layer. The main purpose is to improve the characteristics, and secondaryly, it is formed for anti-diffusion and anti-reflection. In addition, the diffusion barrier and the contact improvement film is preferably formed of Ti / TiN, the first metal film is preferably deposited to a thickness of 70 to 80% of the entire metal wiring.
다음, 도 2d는 제2금속막을 평탄화하는 단계이다. 도에서 보는 바와 같이 상기 증착된 제2금속막을 평탄화하여 100 내지 1000Å의 두께만을 남기도록 한다. 상기 제2금속막은 상기에서 상술한 바와 같이 제1금속막의 이동 방지 및 전자의 이동 경로 증가와 같은 작용을 하게 된다.Next, FIG. 2D is a step of planarizing the second metal film. As shown in the figure, the deposited second metal film is planarized to leave only a thickness of 100 to 1000 Å. As described above, the second metal film has a function of preventing the movement of the first metal film and increasing the movement path of electrons.
다음, 도 2e는 반사방지막을 증착하는 단계이다. 상기 반사방지막(Anti-Reflective Coating)(29)은 100 내지 1000Å의 두께로 증착된다. 상기 반사방지막은 반사방지가 주목적이고 부차적으로는 확산방지 및 접촉 특성 개선을 위해서 형성하고, Ti/TiN으로 형성하는 것이 바람직하다.Next, FIG. 2E is a step of depositing an antireflection film. The anti-reflective coating (29) is deposited to a thickness of 100 ~ 1000Å. The anti-reflection film is mainly formed of anti-reflection, and additionally, for anti-diffusion and contact characteristics, it is preferably formed of Ti / TiN.
다음, 도 2f는 금속 배선을 형성하기 위해 식각하는 단계이다. 상기 반사방지막의 상부에 포토레지스트(Photoresist)를 코팅 및 노광하여 원하는 패턴을 얻은 후, 건식 식각하고 에싱(Ashing)하여 금속 배선(31)을 형성한다.Next, FIG. 2F is a step of etching to form a metal wiring. After coating and exposing a photoresist on the antireflection film to obtain a desired pattern, the metal wire 31 is formed by dry etching and ashing.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.
따라서, 본 발명의 하이브리드 금속 배선 형성 방법은 금속 배선을 텅스텐 평탄화시 발생하는 리세스를 이용하여 단차를 만들고, 상기 단차를 이용하여 제1금속막 및 제2금속막의 하이브리드 금속 배선을 형성함으로써, EM 및 SM을 방지할 수 있고, 저항 문제를 해결할 수 있어 디바이스의 수명 및 품질을 향상하는 효과가 있다.Therefore, in the hybrid metal wiring forming method of the present invention, a step is made by using recesses generated when tungsten flattening the metal wiring, and the hybrid metal wiring of the first metal film and the second metal film is formed by using the step, so that EM And it can prevent the SM, can solve the problem of resistance has the effect of improving the life and quality of the device.
도 1a 내지 도 1b는 종래기술에 의한 금속 배선 형성 공정의 단면도.1A to 1B are cross-sectional views of a metal wiring forming process according to the prior art.
도 2a 내지 도 2f는 본 발명에 의한 하이브리드 금속 배선 형성 공정의 단면도.2A to 2F are cross-sectional views of a hybrid metal wiring forming process according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
24 : 텅스텐 플러그의 단차 25 : 확산방지막24: step of tungsten plug 25: diffusion barrier
26 : 제1금속막 27 : 접촉개선막26: first metal film 27: contact improvement film
28 : 제2금속막 30 : 반사방지막28: second metal film 30: antireflection film
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0077784A KR100517350B1 (en) | 2003-11-04 | 2003-11-04 | Method for fabricating hybrid metal interconnect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0077784A KR100517350B1 (en) | 2003-11-04 | 2003-11-04 | Method for fabricating hybrid metal interconnect |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050043037A KR20050043037A (en) | 2005-05-11 |
| KR100517350B1 true KR100517350B1 (en) | 2005-09-27 |
Family
ID=37243835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0077784A KR100517350B1 (en) | 2003-11-04 | 2003-11-04 | Method for fabricating hybrid metal interconnect |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100517350B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11195751B2 (en) | 2019-09-13 | 2021-12-07 | International Business Machines Corporation | Bilayer barrier for interconnect and memory structures formed in the BEOL |
| US11282788B2 (en) | 2019-07-25 | 2022-03-22 | International Business Machines Corporation | Interconnect and memory structures formed in the BEOL |
-
2003
- 2003-11-04 KR KR10-2003-0077784A patent/KR100517350B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11282788B2 (en) | 2019-07-25 | 2022-03-22 | International Business Machines Corporation | Interconnect and memory structures formed in the BEOL |
| US11195751B2 (en) | 2019-09-13 | 2021-12-07 | International Business Machines Corporation | Bilayer barrier for interconnect and memory structures formed in the BEOL |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050043037A (en) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100572036B1 (en) | Borderless vias with cvd barrier layer | |
| TWI569313B (en) | Method of manufacturing semiconductor device | |
| CN102197465A (en) | Using a cap layer in metallization systems of semiconductor devices as a cmp and etch stop layer | |
| KR100419021B1 (en) | Method of fabricating Copper line of semiconductor device | |
| KR100563817B1 (en) | Method for fabricating copper interconnect of semiconductor device | |
| KR100517350B1 (en) | Method for fabricating hybrid metal interconnect | |
| JP2001176965A (en) | Semiconductor device and method of fabrication | |
| CN111430295A (en) | Interconnection structure, manufacturing method thereof and semiconductor device | |
| KR100588632B1 (en) | Method for fabricating metal interconnect | |
| US7601632B2 (en) | Method of forming a metal line of a semiconductor device | |
| KR20100036008A (en) | Method for forming metal wiring of semiconductor device | |
| KR100470923B1 (en) | Metal wiring formation method of semiconductor device | |
| KR19990004947A (en) | METHOD FOR FORMING METAL WIRING IN SEMICONDUCTOR | |
| KR100268899B1 (en) | Method for forming metal line of semiconductor device the same | |
| KR100770533B1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| KR100458078B1 (en) | Method for forming metal interconnection of semiconductor device to reduce em phenomenon and leakage current | |
| KR100325303B1 (en) | Metalline of semiconductor device and method for fabricating the same | |
| KR100642908B1 (en) | Method of forming a metal wiring in a semiconductor device | |
| JPH1084041A (en) | Semiconductor device and its manufacturing method | |
| KR20050004671A (en) | Method for forming a metal line in semiconductor device | |
| KR100571408B1 (en) | Dual damascene wiring manufacturing method of semiconductor device | |
| KR100686450B1 (en) | Method for fabricating the dual damascen interconnection in semiconductor device | |
| KR20020054641A (en) | Manufacturing method for semiconductor device | |
| KR101005739B1 (en) | Method for forming metal wires in a semiconductor device | |
| KR20060071593A (en) | Method for forming the copper wiring of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |