KR100504488B1 - Method for Fabrication poly silicon thin film having low-temperrature using Metal Induced Crystalization method - Google Patents
Method for Fabrication poly silicon thin film having low-temperrature using Metal Induced Crystalization method Download PDFInfo
- Publication number
- KR100504488B1 KR100504488B1 KR10-2002-0081327A KR20020081327A KR100504488B1 KR 100504488 B1 KR100504488 B1 KR 100504488B1 KR 20020081327 A KR20020081327 A KR 20020081327A KR 100504488 B1 KR100504488 B1 KR 100504488B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- metal
- silicon thin
- amorphous silicon
- low
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 53
- 239000002184 metal Substances 0.000 title claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000002425 crystallisation Methods 0.000 claims abstract description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000006698 induction Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 4
- 229920001621 AMOLED Polymers 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 description 31
- 239000010703 silicon Substances 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 230000008025 crystallization Effects 0.000 description 17
- 229910005881 NiSi 2 Inorganic materials 0.000 description 11
- 230000007547 defect Effects 0.000 description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조방법을 제공하기 위한 것으로서, 비정질 실리콘 박막을 형성하고, 비정질 실리콘 박막의 상부 또는 하부의 한쪽면에 금속층을 형성하여 열처리하므로 비정질 실리콘 박막을 결정화하여 폴리 실리콘 박막을 제조하는 공정을 통해 결정화된 실리콘 박막을 채널로 이용하여 채널 내 전자 이동도의 증가와 함께 누설 전류의 양을 급격히 감소시킬 수 있는 등의 TFT 특성 향상을 가져올 수 있고, 저온 폴리 TFT-LCD 혹은 액티브 매트릭스 OLED 제작시 고해상도 및 집적하에 대한 향상이 가능하다. The present invention is to provide a low-temperature polysilicon thin film manufacturing method by a metal-induced crystallization method, to form an amorphous silicon thin film, and to form a metal layer on one side of the upper or lower portion of the amorphous silicon thin film to crystallize the amorphous silicon thin film In this process, the polysilicon thin film can be used as a channel to improve the TFT characteristics, such as increasing the electron mobility in the channel and rapidly reducing the amount of leakage current. Improvements in high resolution and integration are possible when manufacturing TFT-LCDs or active matrix OLEDs.
Description
본 발명은 폴리 실리콘 박막 제조 방법에 관한 것으로, 특히 금속유도 결정화법(Metal Induced Crystalization)법에 의한 저온 폴리 실리콘 박막 제조 방법에 관한 것이다. The present invention relates to a method for producing a polysilicon thin film, and more particularly, to a method for manufacturing a low temperature polysilicon thin film by a metal induced crystallization method.
폴리 실리콘 박막을 이용한 TFT는 비정질 실리콘 박막의 TFT에 비해 전자의 이동도가 큼으로 이해 고정세화, 고집적화가 가능한 장점을 갖고 있다. TFTs using polysilicon thin films have high electron mobility compared to TFTs of amorphous silicon thin films, and thus have advantages of high definition and high integration.
이러한 폴리 실리콘 제조를 위해서는 우선 비정질 실리콘 박막을 증착한 후 고온에서 장시간 열처리를 하거나(고온 폴리 실리콘), 저온에서 열처리 혹은 기타 방법(저온 폴리 실리콘)을 통해서 제조를 하게 된다. In order to manufacture such a polysilicon, first, an amorphous silicon thin film is deposited and then thermally treated at a high temperature for a long time (high temperature polysilicon), or manufactured at low temperature by heat treatment or other method (low temperature polysilicon).
고온 폴리 실리콘 박막의 경우는 600℃ 이상에서 수 십년간 열처리를 함으로써 기판으로 사용되는 유리의 변형을 초래되고, 이를 방지하기 위해선 Quartz를 필수적으로 사용해야 하므로 제조단가가 높은 단점이 있다. In the case of high temperature polysilicon thin film, heat treatment at 600 ° C. or more for several decades results in deformation of glass used as a substrate, and in order to prevent this, quartz must be used to have high manufacturing cost.
저온 폴리 실리콘 박막의 경우는 크게 두 가지 방법으로 가능한데, 하나는 에시머 레이저(Excimer Laser)를 이용한 방법(ELA)과 금속을 첨가하여 결정화시키는 방법(금속유도 결정화법 : Metal Enduced Crystallization)이다. The low temperature polysilicon thin film is largely possible in two ways. One is the method using an excimer laser (ELA) and the addition of metal to crystallize (Metal Induced Crystallization).
상기 TFT의 반도체층은 실리콘을 기판상부에 형성하고 엑시머 레이저를 이용하여 스캐닝방식을 채택하여 실리콘을 결정화시켜 폴리 실리콘 박막을 얻은 방법을 이용하였다. The semiconductor layer of the TFT used a method in which silicon was formed on a substrate and a polysilicon thin film was obtained by crystallizing silicon by adopting a scanning method using an excimer laser.
그리고 상기 반도체층을 이루는 실리콘을 수소(H)가 소정 퍼센트 결합되어 있어, 상기 수소를 제거하기 위한 최소한의 온도를 유지하며, 상기 반도체층의 형성시 투명기판이 변형이 없도록 저온을 유지하여야 한다. In addition, since hydrogen (H) is bonded to a predetermined percentage of silicon constituting the semiconductor layer, the minimum temperature for removing the hydrogen is maintained, and the low temperature is maintained so that the transparent substrate is not deformed when the semiconductor layer is formed.
그러나 상기의 방식은 스캐닝라인 당 소정 펄스를 인가하는 방식으로 레이저가 연속적으로 조사되지 않고, 또한 각 라인당 조사되는 양이 균일하지 않다. 이는 스캐닝 방향으로 줄무늬를 형성시키고, 상기 줄무늬에 의해 스캐닝 라인 당 TFT의 특성이 불균일하게 되어 디스플레이 화면의 줄무늬로 반영되어 휘도의 불균일도에 영향을 준다. However, in the above method, the laser is not irradiated continuously by applying a predetermined pulse per scanning line, and the amount irradiated per line is not uniform. This forms a stripe in the scanning direction, and the stripe causes non-uniformity of TFTs per scanning line, which is reflected by the stripe of the display screen, thereby affecting the unevenness of luminance.
즉 전류의 통로인 채널의 역할을 하는 반도체층을 이루는 실리콘의 그레인 크기 및 결정상태가 분균일하게 되므로 각 화소를 구동하는 TFT의 특성이 달라져 같은 그레이 레벨을 인가하여도 각 TFT에 흐르는 전류이 양이 달라지고, 이는 화소의 휘도에 차이를 가져온다. In other words, the grain size and crystal state of silicon constituting the semiconductor layer serving as a channel, which is a channel of current, become uniform. Therefore, the characteristics of the TFTs driving each pixel are different. Different, which causes a difference in the luminance of the pixel.
또한 실리콘의 그레인(grain)이 크기가 일정하지 않아 그레인의 경계면에서 돌출부에 의해 TFT 제작시 특성의 불균일을 야기시켜 휘도의 불균일도에 영향을 준다.In addition, since the grain size of silicon is not constant, protrusions at the interface of grains cause non-uniformity of characteristics during TFT fabrication, thereby affecting luminance non-uniformity.
즉, 레이저를 이용한 방법의 경우 폴리 실리콘 박막의 막질이 좋아 저자이동도가 큰 장점이 있는 반면 균일도에서 문제가 있고, 대면적 LCD 등의 디스플레이 제품에 적용시 제조단가가 높은 단점을 갖고 있다. That is, the method using the laser has the advantage of high mobility of the polysilicon thin film due to the good film quality, and has a problem in uniformity, and has a high manufacturing cost when applied to a display product such as a large area LCD.
도 1a 내지 도 1b는 일반적인 금속유도 결정화법를 나타낸 도면이다. 1A to 1B are diagrams illustrating a general metal induced crystallization method.
도 1a를 보면, Al, Ni, Co 등의 금속을 박막 증착 혹은 임플랜테이션(implantation) 등의 방법으로 비정질 실리콘 박막에 첨가시켜 열처리를 할 경우 유리 기판의 변형 온도 아래에서 실리콘의 결정화를 시킬 수 있는 방법으로 500℃~600℃ 사이의 온도에서 수십 시간 동안 열처리를 할 경우 결정질 실리콘을 제조할 수 있다. Referring to FIG. 1A, when metals such as Al, Ni, and Co are added to an amorphous silicon thin film by a thin film deposition or implantation method, the silicon may be crystallized under the deformation temperature of the glass substrate. If the heat treatment for several tens of hours at a temperature between 500 ℃ ~ 600 ℃ by the method can be produced crystalline silicon.
이 경우, 실리콘 결정화를 더욱 증진시키기 위해 전기장, 자기장, 자외선 등을 함께 가함으로써 결정화온도 및 시간을 감소시키는 노력이 진행중이다. In this case, efforts are being made to reduce the crystallization temperature and time by applying an electric field, a magnetic field, and an ultraviolet ray together to further enhance silicon crystallization.
이러한 방법에 의해 성장된 실리콘 결정은 내부에 쌍정, 적층결합 등의 결함이 많이 발생되어 TFT 제작 시 특성 저하의 원인이 되고 있다. Silicon crystals grown by this method generate a lot of defects such as twinning and lamination bonding inside, which causes deterioration of characteristics during TFT fabrication.
금속 유도 결정화를 응용한 다른 방법으로서 도 1b와 같이 금속 유도 측면성장법(MILC법 : Metal Induced Lateral Crystallization)은 비정질 실리콘 박막에 금속을 전 범위에 첨가시키는 것이 아니라 패널의 양쪽면에 약간의 폭을 갖는 라인 형태로 비정질 실리콘 박막 위에 증착시켜 열처리를 할 경우 금속 패턴부위부터 실리콘의 결정화가 시작되어 가운데의 비정질 실리콘 박막 부위로의 측면성장이 이루어져 전 범위의 실리콘이 결정화가 되는 방법이다. As another method using metal induced crystallization, as shown in FIG. 1B, the metal induced lateral growth method (MILC method) does not add metal to an amorphous silicon thin film in its entire range, but rather adds a little width to both sides of the panel. When the heat treatment is carried out by depositing on an amorphous silicon thin film in the form of a line having a line shape, the crystallization of silicon starts from the metal pattern portion, and the lateral growth of the amorphous silicon thin film portion in the center is performed, thereby crystallizing the entire range of silicon.
이 경우, 결정화된 실리콘은 금속유도 결정화법에 비해 내부결함이 많이 감소가 되므로 TFT 특성의 향상을 가져온다. 그러나 이러한 방법은 양쪽에 있던 금속 성분들이 결정화과정을 통해 비정질 부위의 가운데 지점(가)에서 만나면서 segeregation되는 현상이 발생된다.In this case, the crystallized silicon is much reduced internal defects compared to the metal-induced crystallization method, thereby improving the TFT characteristics. However, this method causes segeregation of metal components on both sides through the crystallization process at the center of the amorphous region.
따라서, 금속유도 측면성장법에 의해 폴리 실리콘 TFT를 제작시에는 반드시 사용된 금속을 추출하여 제거하는 공정이 추가적으로 필요한 단점이 있으며, 금속의 패터닝으로 인해 추 후 제작된 TFT의 특성에 있어서 불균일성을 보일 가능성이 크다는 문제가 있다. Therefore, when manufacturing the polysilicon TFT by the metal-induced lateral growth method, there is an additional disadvantage that a process of extracting and removing the used metal is additionally necessary, and due to the patterning of the metal, there is a nonuniformity in the characteristics of the later manufactured TFT. There is a problem that there is a great possibility.
따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 금속유도 결정화법의 단점인 실리콘 결정화시 발생되는 내부 결함을 감소시키는 금속유도 결정화(Metal Induced Crystallization)법에 의한 저온 폴리 실리콘 박막 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to conceive in view of the above-mentioned problems of the prior art, by the metal induced crystallization (Metal Induced Crystallization) method to reduce the internal defects generated during silicon crystallization which is a disadvantage of the metal induced crystallization method It is to provide a low-temperature polysilicon thin film manufacturing method.
본 발명의 다른 목적은 저온 폴리 실리콘이 특성(전자이동도, 누설전류 등)을 향상시켜, 저온 폴리 실리콘을 이용한 TFT를 제조하여 TFT 소자를 이용한 디스플레이의 고해상도 및 고집적화를 향상시키는데 있다. It is another object of the present invention to improve the properties (electron mobility, leakage current, etc.) of low temperature polysilicon to manufacture TFT using low temperature polysilicon to improve the high resolution and high integration of a display using TFT elements.
이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 기판 상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 상에 비정질 실리콘 박막을 형성하는 단계, 상기 비정질 실리콘 박막 상부의 한쪽 면에 금속층을 형성하는 단계, 상기 제 1 절연막, 비정질 실리콘 박막, 금속층이 형성된 기판을 열처리하여 상기 비정질 실리콘 박막을 결정화하여 폴리 실리콘 박막을 제조하는 단계로 이루어진다. According to an aspect of the present invention for achieving the above object, the step of forming a first insulating film on the substrate, the step of forming an amorphous silicon thin film on the first insulating film, on one side of the amorphous silicon thin film A metal layer is formed, and the first insulating film, the amorphous silicon thin film, and the substrate on which the metal layer is formed are heat-treated to crystallize the amorphous silicon thin film to produce a polysilicon thin film.
이상과 같은 다른 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 기판 상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 상에 비정질 실리콘 박막을 형성하는 단계, 상기 비정질 실리콘 박막 하부의 한쪽 면에 금속층을 형성하는 단계, 상기 제 1 절연막, 비정질 실리콘 박막, 금속층이 형성된 기판을 열처리하여 상기 비정질 실리콘 박막을 결정화하여 폴리 실리콘 박막을 제조하는 단계를 포함하여 이루어진다. According to another feature of the present invention for achieving the above object, forming a first insulating film on a substrate, forming an amorphous silicon thin film on the first insulating film, one side of the lower portion of the amorphous silicon thin film Forming a metal layer on the first insulating film, an amorphous silicon thin film, and a substrate on which the metal layer is formed to crystallize the amorphous silicon thin film to produce a polysilicon thin film.
바람직하게, 상기 금속층 형성은 라인(line) 형태이며, 상기 금속층의 두께는 10-2~수십 Å 정도이다.Preferably, the metal layer is in the form of a line, and the thickness of the metal layer is about 10 −2 to several tens of micrometers.
또한, 상기 열처리는 450~550℃ 정도의 온도에서 이루어지며, 전기장 또는 자기장을 가한 상태이다. In addition, the heat treatment is made at a temperature of about 450 ~ 550 ℃, the state is applied to the electric or magnetic field.
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 따른 금속유도 결정화법에 의한 저온 폴리 실리콘 박박의 제조방법 단면도이다. 2 is a cross-sectional view of a method for manufacturing a low temperature polysilicon foil by a metal induced crystallization method according to the present invention.
도 2를 참조하면, 기판(예: glass)(10)상에 절연막(예: SiO2)(11)을 형성하고, 절연막(11) 상에 비정질 실리콘을 LPCVD 혹은 PECVD법에 의해 증착을 시켜 비정질 실리콘 박막(a-Si)(12)을 형성한다.Referring to FIG. 2, an insulating film (eg, SiO 2 ) 11 is formed on a substrate (eg, glass) 10, and amorphous silicon is deposited on the insulating film 11 by LPCVD or PECVD. A silicon thin film (a-Si) 12 is formed.
기판(10)은 석영이나 유리 또는 산화막 등이 이용될 수 있다. The substrate 10 may be made of quartz, glass, an oxide film, or the like.
이때, 비정질 실리콘 결정화 공정에서 기판(10)의 불순물이 비정질 실리콘 박막(12)으로 침투하는 것을 방지하기 위하여 절연막(11)을 형성하고, 절연막으로는 산화절연막(SiO2)이 이용된다.In this case, an insulating film 11 is formed to prevent impurities from the substrate 10 from penetrating into the amorphous silicon thin film 12 in an amorphous silicon crystallization process, and an oxide insulating film (SiO 2 ) is used as the insulating film.
이어, 도 1b와 같이 결정화 촉매로 작용하는 금속층(예: Ni)(13)을 비정질 실리콘 박막(12) 상부에 형성하며, 또는 비정질 실리콘 박막(12) 형성 전에 금속층(13)을 형성하기도 한다. Subsequently, as shown in FIG. 1B, a metal layer (eg, Ni) 13 serving as a crystallization catalyst is formed on the amorphous silicon thin film 12, or the metal layer 13 may be formed before the amorphous silicon thin film 12 is formed.
이때의 금속층(13)은 한쪽 면에만 라인(Line)형태로 패터닝을 하는데 두께는 10-2~수십 Å 정도이다.At this time, the metal layer 13 is patterned in a line form on only one surface, and the thickness is about 10 −2 to several tens of micrometers.
상기와 같이 금속층을 형성한 후, 전기장 혹은 자기장을 가한 상태에서 450~550℃ 구간의 온도에서 열처리를 한다. After forming the metal layer as described above, heat treatment at a temperature of 450 ~ 550 ℃ section in the state of applying an electric or magnetic field.
이때, 전기장이나 자기장을 가하는 이유는 온도만 가할 경우 실리콘의 결정화율이 크게 감소되어 유기 기판(10) 전체를 결정화 시키는 데 상당한 시간이 소요되므로 결정화율을 크게 증진시키기 위해서이다. In this case, the reason for applying the electric field or magnetic field is to greatly increase the crystallization rate since the crystallization rate of silicon is greatly reduced when only temperature is applied, which takes a considerable time to crystallize the entire organic substrate 10.
상기와 같은 경우 금속층(13)이 패터닝 되어 있는 부위에서는 NiSi2상의 형성과 실리콘의 핵 생성을 거쳐서 침상구조의 폴리 실리콘 박막(14)성장이 발생되고 실리콘의 결정화가 진행된다.In this case, the growth of the acicular polysilicon thin film 14 occurs through formation of the NiSi 2 phase and nucleation of silicon at the portion where the metal layer 13 is patterned, and crystallization of silicon proceeds.
이때, 비정질 실리콘 박막(12)과 결정질 실리콘 박막(14)이 맞닿은 부위에서는 항상 NiSi2상이 존재하고 있으면 비정질 부위에서는 Ni이 전혀 존재하지 않으므로 추가적인 실리콘 침상의 브릿지 형성은 이루어지지 않고 계속적인 측면 성장만이 이루어지게 된다.At this time, if the NiSi 2 phase is always present at the portion where the amorphous silicon thin film 12 and the crystalline silicon thin film 14 are in contact with each other, Ni does not exist at all in the amorphous region, so that no additional silicon needle bridge is formed and only continuous lateral growth is performed. This is done.
따라서, 침상 실리콘 내부의 결함이 거의 발생되지 않는 상태가 된다. 이러한 과정을 통해 금속층(13)이 형성된 반대편 부위까지 유리 기판(10)의 전범위로 폴리 실리콘(14)의 형성이 가능하다. Therefore, the defect in the needle-like silicon hardly occurs. Through this process, the polysilicon 14 may be formed over the entire range of the glass substrate 10 to the opposite side where the metal layer 13 is formed.
실제, TFT 제조는 이와 같은 열처리 후 금속 패터닝 부위와 그 반대편쪽에 Ni이 집중되어 있는 부위를 모두 커팅(cutting)함으로써 양질의 폴리 실리콘만 존재하는 부위만을 선택하여 TFT를 제조한다. In fact, TFT manufacturing cuts both the metal patterning part and the part where Ni is concentrated on the opposite side after such heat treatment, and selects only the part where only high quality polysilicon is present to manufacture the TFT.
도 3A 내지 도 3B는 본 발명에 따른 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조 방법 중 450℃에서 2분간 열처리 한 시편의 투과전자현미경 사진으로서 실리콘 성장의 초기단계를 보여주는 이미지이다. 3A to 3B are transmission electron micrographs of specimens heat-treated at 450 ° C. for 2 minutes in the low-temperature polysilicon thin film manufacturing method according to the metal-induced crystallization method according to the present invention.
도 3A에서의 실리콘 성장의 초기 단계에서는 부채꼴 모양으로 비정질 실리콘 방향으로 뻗어 나가고 있음을 알 수 있다. 이 때의 실리콘 성장 방향은 (111)방향으로 동일하다. It can be seen that in the initial stage of silicon growth in FIG. 3A, it is extending in the direction of amorphous silicon in a fan shape. The silicon growth direction at this time is the same in the (111) direction.
또한 결정화된 실리콘의 가장 앞쪽에 위치한 NiSi2상과 비정질 실리콘 내부에 존재하고 있던 NiSi2상간의 충돌에 의해 부채꼴 모양의 실리콘 형태는 충돌 횟수에 따라서 갈라져 가는 모양을 보이고 있다.Also located in the front side of the crystallized silicon NiSi 2 phase and silicon in the form of an arc by the collision of the NiSi 2 phase that was present in the amorphous silicon inside is showing a thin shape divided in accordance with the number of collisions.
도 4는 본 발명에 따른 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조 방법 중 470℃에서 2분간 열처리한 시편의 투과전자현미경 사진으로서 결정화된 실리콘 형태를 침상으로 전개됨을 보이는 이미지이다. 4 is a transmission electron microscope photograph of a specimen heat-treated at 470 ° C. for 2 minutes in a method of manufacturing a low-temperature polysilicon thin film by a metal-induced crystallization method according to the present invention.
도 4를 참조하면, 450℃부터 발생된 결정질 실리콘의 계면에 존재하는 NiSi2상과 결정화를 일으키지 못한 비정질 내부의 NiSi2상간의 계속적인 충돌에 기인하며 부채꼴 모양의 실리콘 결정이 점점 갈라지게 되고 결국 침상이 되었음을 알 수 있다.Referring to FIG. 4, due to the continuous collision between the NiSi 2 phase present at the interface of crystalline silicon generated from 450 ° C. and the NiSi 2 phase in the amorphous phase which did not cause crystallization, the fan-shaped silicon crystals gradually become cracked and eventually It can be seen that the bed.
도 5는 본 발명에 따른 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조 방법 중 470℃에서 2분간 열처리한 시편의 침상형 실리콘의 브릿지가 형성됨을 보이는 이미지이다. 5 is an image showing the formation of the bridge of the needle-like silicon of the specimen heat-treated at 470 ℃ for 2 minutes in the low-temperature polysilicon thin film manufacturing method by the metal-induced crystallization method according to the present invention.
도 5을 참조하면, 실리코의 성장은 (111) 방향으로 전개가 되고 결정학적으로 동등하지만 원래의 방향과는 다른 (111) 방향으로의 추가적인 전개가 일어남을 나타낸다. 이 때, 실리콘의 브릿지가 형성되는 지점(예: 화살표)은 사전에 결정질 실리콘의 계면에 존재하는 NiSi2상과 결정화를 일으키지 못한 비정질 내부의 NiSi2상간의 충돌이 일어난 지점에서 항상 일어남을 알 수 있다.Referring to FIG. 5, the growth of silico develops in the (111) direction and indicates that additional development occurs in the (111) direction which is crystallographically equivalent but different from the original direction. In this case, it is understood that the point where the bridge of silicon is formed (for example, an arrow) always occurs at the point where the collision between the NiSi 2 phase previously present at the interface of the crystalline silicon and the NiSi 2 phase inside the amorphous that did not cause crystallization occurred. have.
따라서 브릿지의 형성 원인은 비정질에 존재했던 NiSi2상이 충돌로 인해 결정질 실리콘 내부에 존재하였다가 추가적인 실리콘의 (111) 방향으로의 성장을 일으켰을음 알 수 있다.Therefore, it can be seen that the reason for the formation of the bridge was that the NiSi 2 phase which existed in the amorphous phase was present inside the crystalline silicon due to the collision and caused the growth of additional silicon in the (111) direction.
또한, 결정화된 침상 형태의 시리콘의 내부 결함 또한 이러한 브릿지가 발생된 부위에서 생겼음을 도 5의 동그라미 부위에서 관찰할 수 있다. In addition, it can be observed in the circled region of FIG. 5 that the internal defect of the crystallized needle-shaped silicon also occurred at the site where such a bridge occurred.
따라서 침상형의 실리콘 브릿지의 형성은 비정질에 존재했던 NiSi2상과 결정질 실리콘의 전면부위에 존재한 NiSi2상간의 충돌을 통해 폴리 실리콘에 추가적인 Ni 량을 제공하고 이를 통해 다른 (111) 방향으로의 성장이 일어난 것이 원임임을 알 수 있고, 이때 폴리 실리콘 내부에 결함이 발생됨을 알 수 있다.Therefore, the formation of needle-shaped silicon bridges provides an additional amount of Ni to the polysilicon through collision between the NiSi 2 phase in the amorphous phase and the NiSi 2 phase in the front portion of the crystalline silicon. It can be seen that the growth is the cause, at this time it can be seen that a defect occurs inside the polysilicon.
결론적으로 금속유도 결정화법에 의한 저온 폴리 실리콘의 내부 결함을 제거하기 위해서는 폴리 실리콘 성장시 브릿지 형성을 최소화시켜야 되고 이를 위해선 주변의 비정질 실리콘에 Ni을 최소화시켜서 앞서 말한 충돌을 최소화 시켜야 한다. In conclusion, in order to remove internal defects of low-temperature polysilicon by metal-induced crystallization, bridge formation should be minimized during polysilicon growth. For this purpose, minimization of Ni in the surrounding amorphous silicon should be minimized to minimize the aforementioned collision.
사전 보고에 따르면 금속유도 측면성장법에 의한 성장은 저온 폴리 실리콘의 형태에서 결정질 실리콘 내부의 결함이 상당히 감소되어 있다. Preliminary reports show that metal induced growth is significantly reduced in crystalline silicon in the form of low temperature polysilicon.
이상의 설명에서와 같이 본 발명은 한 쪽 면만의 금속 패터닝 증착을 통해 양질의 저온폴리 실리콘 박막의 형성이 가능하고 실리콘 박막 내부의 결함을 감소시킬 수 있는 효과가 있다.As described above, the present invention is capable of forming a high-quality low-temperature polysilicon thin film by depositing metal patterning on only one side and reducing defects in the silicon thin film.
또한, 본 발명은 실리콘 채널 내 전자 이동도의 증가와 함께 누설전류의 양을 급격히 감소시킬 수 있는 등의 TFT 특성 향상을 가져 올 수 있으므로 저온 폴리 TFT-LCD 제작시 고해상도 및 집적화에 대한 향상이 가능하여 AMLCD, AMOLED 분야에 직접 적용이 가능한 효과를 볼 수 있다. In addition, the present invention can bring about an improvement in TFT characteristics such as a rapid decrease in the amount of leakage current with an increase in electron mobility in the silicon channel, thereby improving high resolution and integration in low temperature poly TFT-LCD fabrication. Therefore, it can be directly applied to AMLCD and AMOLED fields.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다. Therefore, the technical scope of the present invention should not be limited to the contents described in the examples, but should be defined by the claims.
도 1a 내지 도 1b는 일반적인 금속유도 결정화법를 나타낸 도면 1a to 1b is a view showing a general metal induced crystallization method
도 2는 본 발명에 따른 금속유도 결정화법에 의한 저온 폴리 실리콘 박박의 제조방법 단면도Figure 2 is a cross-sectional view of the manufacturing method of low temperature polysilicon foil by the metal induction crystallization method according to the present invention
도 3A 내지 도 3B는 본 발명에 따른 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조 방법 중 450℃에서 2분간 열처리 한 시편의 투과전자현미경 사진으로서 실리콘 성장의 초기단계를 보이는 이미지3A to 3B are transmission electron micrographs of specimens heat-treated at 450 ° C. for 2 minutes in the low-temperature polysilicon thin film manufacturing method according to the metal-induced crystallization method according to the present invention.
도 4는 본 발명에 따른 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조 방법 중 470℃에서 2분간 열처리한 시편의 투과전자현미경 사진으로서 결정화된 실리콘 형태를 침상으로 전개됨을 보이는 이미지 FIG. 4 is a transmission electron microscope photograph of a specimen heat-treated at 470 ° C. for 2 minutes in a method of manufacturing a low-temperature polysilicon thin film by a metal-induced crystallization method according to the present invention.
도 5는 본 발명에 따른 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조 방법 중 470℃에서 2분간 열처리한 시편의 침상형 실리콘의 브릿지가 형성됨을 보이는 이미지5 is an image showing the formation of a needle-shaped silicon bridge of the specimen heat-treated at 470 ℃ for 2 minutes in the low-temperature polysilicon thin film manufacturing method by the metal-induced crystallization method according to the present invention
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 기판 11 : 절연막10 substrate 11 insulating film
12 : 비정질 실리콘 박막 13 : 금속층12 amorphous silicon thin film 13 metal layer
14 : 폴리 실리콘 박막14: polysilicon thin film
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0081327A KR100504488B1 (en) | 2002-12-18 | 2002-12-18 | Method for Fabrication poly silicon thin film having low-temperrature using Metal Induced Crystalization method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0081327A KR100504488B1 (en) | 2002-12-18 | 2002-12-18 | Method for Fabrication poly silicon thin film having low-temperrature using Metal Induced Crystalization method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040054306A KR20040054306A (en) | 2004-06-25 |
| KR100504488B1 true KR100504488B1 (en) | 2005-08-04 |
Family
ID=37347405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0081327A KR100504488B1 (en) | 2002-12-18 | 2002-12-18 | Method for Fabrication poly silicon thin film having low-temperrature using Metal Induced Crystalization method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100504488B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101020782B1 (en) | 2008-08-28 | 2011-03-09 | 인하대학교 산학협력단 | Silicon nanocrystaline structure from amorphous silicon film using focused electron-beam and method for preparing the same |
-
2002
- 2002-12-18 KR KR10-2002-0081327A patent/KR100504488B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101020782B1 (en) | 2008-08-28 | 2011-03-09 | 인하대학교 산학협력단 | Silicon nanocrystaline structure from amorphous silicon film using focused electron-beam and method for preparing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040054306A (en) | 2004-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4006223B2 (en) | Silicon thin film crystallization method and thin film transistor manufacturing method | |
| US7635640B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
| JPH06204137A (en) | Manufacture of polycrystalline silicon thin film | |
| US20060113596A1 (en) | Single crystal substrate and method of fabricating the same | |
| JPH11354463A (en) | Laser annealing device and manufacture of poly crystalline semiconductor film | |
| JP2004214615A (en) | Method for amorphous silicon film crystallization, mask for amorphous silicon crystallization, and method for manufacturing array substrate | |
| JP2002334838A (en) | Method for crystallizing silicon layer and fabricating thin-film transistor using the same | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| US7682950B2 (en) | Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method | |
| KR101124503B1 (en) | Method for forming Highly-orientated Silicon Layer and Substrate containing the Same | |
| KR100623690B1 (en) | Flat Panel Display and Method of fabricating thereof | |
| KR100504488B1 (en) | Method for Fabrication poly silicon thin film having low-temperrature using Metal Induced Crystalization method | |
| US7083676B2 (en) | Method of laser crystallization | |
| KR101009429B1 (en) | Polycrystalline silicon layer, thin film transistor comprising the same, and fabricating method of the same | |
| JPH0752329B2 (en) | Driver IC for active matrix display | |
| KR100796607B1 (en) | Poly silicon crystallization method and fabricating method for thin film transistor using the same | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| KR100669499B1 (en) | Crystallization method of amorphous silicon thin film by metal induced lateral crystallization | |
| JP3980117B2 (en) | Method for manufacturing semiconductor device | |
| US6607971B1 (en) | Method for extending a laser annealing pulse | |
| KR100366960B1 (en) | silicon crystallization method | |
| KR20090084237A (en) | Apparatus and method for manufacturing poly-si thin film | |
| US7014708B2 (en) | Method of forming a thin film transistor by utilizing a laser crystallization process | |
| JPH09237767A (en) | Manufacture of semiconductor device | |
| KR20030052561A (en) | Method for Fabrication poly silicom thin film having low-temperature using Metal Induced Crystalization Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |