KR100502906B1 - Driving method of plasma display panel - Google Patents

Driving method of plasma display panel Download PDF

Info

Publication number
KR100502906B1
KR100502906B1 KR10-2002-0062095A KR20020062095A KR100502906B1 KR 100502906 B1 KR100502906 B1 KR 100502906B1 KR 20020062095 A KR20020062095 A KR 20020062095A KR 100502906 B1 KR100502906 B1 KR 100502906B1
Authority
KR
South Korea
Prior art keywords
voltage
inductor
electrode
voltages
capacitor
Prior art date
Application number
KR10-2002-0062095A
Other languages
Korean (ko)
Other versions
KR20040033170A (en
Inventor
이준영
김진성
최학기
한찬영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0062095A priority Critical patent/KR100502906B1/en
Priority to JP2003282520A priority patent/JP2004133406A/en
Priority to US10/681,257 priority patent/US7023139B2/en
Priority to CNB2003101233227A priority patent/CN1326105C/en
Priority to CNB2007100854929A priority patent/CN100543815C/en
Priority to JP2003354242A priority patent/JP2004133475A/en
Publication of KR20040033170A publication Critical patent/KR20040033170A/en
Priority to US11/140,975 priority patent/US7471046B2/en
Application granted granted Critical
Publication of KR100502906B1 publication Critical patent/KR100502906B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/025Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로, 특히 플라즈마 디스플레이 발광에 직접 기여하는 전력회수회로 및 그의 구동방법에 관한 것이다. 본 발명의 플라즈마 디스플레이 패널은 종래의 단순한 LC 공진의 원리와는 달리 제1 및 제2 인덕터(L1, L2)에 저장된 에너지를 사용하여 스위치(Ys, Yg, Xs, Xg)의 영전압 스위칭을 달성할 수 있고, 패널 캐패시터(Cp) 양단간의 전압 파형에서 상승 시간과 하강 시간을 조절할 수 있게 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method of a plasma display panel, and more particularly, to a power recovery circuit and a driving method thereof which directly contribute to plasma display light emission. Unlike the conventional simple LC resonance principle, the plasma display panel of the present invention uses the energy stored in the first and second inductors L1 and L2 to achieve zero voltage switching of the switches Ys, Yg, Xs, and Xg. It is possible to adjust the rise time and fall time in the voltage waveform across the panel capacitor (Cp).

Description

플라즈마 디스플레이 패널의 구동 방법{DRIVING METHOD OF PLASMA DISPLAY PANEL}Driving method of plasma display panel {DRIVING METHOD OF PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)을 구동하는 방법에 관한 것이다. The present invention relates to a method of driving a plasma display panel (PDP).

플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(pixel)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.A plasma display panel is a flat panel display device that displays characters or images by using plasma generated by gas discharge, and tens to millions or more pixels are arranged in a matrix form according to their size. The plasma display panel is classified into a direct current type and an alternating current type according to a shape of a driving voltage waveform applied and a structure of a discharge cell.

직류형 플라즈마 디스플레이 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다. In the DC plasma display panel, since the electrode is exposed to the discharge space as it is, current flows in the discharge space while voltage is applied, and there is a disadvantage in that a resistance for current limitation must be made. On the other hand, in the AC plasma display panel, since the electrode covers the dielectric layer, the current is limited by the formation of a natural capacitance component, and the electrode is protected from the impact of ions during discharge.

도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다. 1 is a partial perspective view of an AC plasma display panel.

도 1에 도시한 바와 같이, 유리 기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 설치된다. 유리 기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스 전극(8)이 설치된다. 어드레스 전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 2)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간이 방전셀(12)을 형성한다.As shown in FIG. 1, the scan electrode 4 and the sustain electrode 5 covered with the dielectric layer 2 and the protective film 3 are arranged in parallel on the glass substrate 1. On the glass substrate 6, a plurality of address electrodes 8 covered with the insulator layer 7 are provided. The partition 9 is formed on the insulator layer 7 between the address electrodes 8 in parallel with the address electrode 8. In addition, the phosphor 10 is formed on the surface of the insulator layer 7 and on both side surfaces of the partition wall 9. The glass substrates 1 and 2 are disposed to face each other with the discharge space 11 therebetween so that the scan electrode 4, the address electrode 8, the sustain electrode 5, and the address electrode 8 are orthogonal to each other. The discharge space at the intersection of the address electrode 8 and the paired scan electrode 4 and the sustain electrode 5 forms a discharge cell 12.

도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다. 2 shows an electrode arrangement diagram of the plasma display panel.

도 2에 도시한 바와 같이, 플라즈마 디스플레이 패널의 전극은 m×n의 매트릭스 형태를 가지고 있으며, 구체적으로 열 방향으로는 어드레스 전극(A1~Am)이 배열되어 있고 행 방향으로는 주사 전극(Y1~Yn) 및 유지 전극(X1~Xn)이 지그재그로 배열되어 있다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.As shown in FIG. 2, the electrodes of the plasma display panel have a matrix form of m × n. Specifically, the address electrodes A1 to Am are arranged in the column direction and the scan electrodes Y1 to the row direction. Yn) and sustain electrodes X1 to Xn are arranged in a zigzag. The discharge cell 12 shown in FIG. 2 corresponds to the discharge cell 12 shown in FIG.

일반적으로 교류형 플라즈마 디스플레이 패널의 구동 방법은 리셋 기간, 어드레싱 기간, 유지 기간, 소거 기간으로 이루어진다. In general, a method of driving an AC plasma display panel includes a reset period, an addressing period, a sustain period, and an erase period.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지방전을 종료시키는 기간이다. The reset period is a period of initializing the state of each cell in order to perform an addressing operation smoothly on the cell. The addressing period selects a cell to be turned on and a cell to be turned on by selecting a cell that is not turned on in the panel. This is the period during which the stacking operation is performed. The sustain period is a period in which discharge for actually displaying an image is performed on the addressed cell, and the erase period is a period in which the wall discharge of the cell is reduced to end the sustain discharge.

교류형 플라즈마 디스플레이 패널은 그 유지방전을 위한 주사 전극 및 유지 전극이 용량성 부하로 작용하기 때문에 주사 전극 및 유지 전극에 대한 캐패시턴스가 존재하며, 유지방전을 위한 파형을 인가하기 위해서는 방전을 위한 전력 이외에 무효 전력이 필요하다. 이런 무효 전력을 회수하여 재사용하는 회로를 전력 회수 회로라고 한다.In the AC plasma display panel, since the scan electrodes and sustain electrodes for the sustain discharge act as capacitive loads, capacitances exist between the scan electrodes and the sustain electrodes, and in order to apply a waveform for the sustain discharge, Reactive power is needed. A circuit for recovering and reusing such reactive power is called a power recovery circuit.

이하에서는 종래의 교류 플라즈마 디스플레이 패널의 전력 회수 회로와 그의 구동 방법을 설명한다.Hereinafter, a power recovery circuit of a conventional AC plasma display panel and a driving method thereof will be described.

도 3 및 도 4는 종래의 전력회수회로와 그 동작 파형을 나타내는 도면이다.3 and 4 are diagrams showing a conventional power recovery circuit and its operation waveform.

도 3에서와 같이, L.F. Weber에 의해 제안된 회로(미국특허 4,866,349 및 5,081,400)는 교류형 플라즈마 디스플레이 패널의 전력 회수 회로로서, 유지 전극의 전력 회수 회로(10)와 주사 전극의 전력 회수 회로(11)(도시하지 않음)가 각각 동일하게 이루어진다. 아래에서는 편의상 하나의 전극에 대한 전력 회수 회로에 대해 설명한다.As in Figure 3, L.F. The circuits proposed by Weber (US Pat. Nos. 4,866,349 and 5,081,400) are power recovery circuits of an AC plasma display panel, in which power recovery circuits 10 of sustain electrodes and power recovery circuits 11 (not shown) of scan electrodes are provided. Each one is made the same. The following describes a power recovery circuit for one electrode for convenience.

종래의 전력 회수 회로(10)는 두 개의 스위치(Sa, Sb), 다이오드(D1, D2), 인덕터(Lc) 및 전력 회수용 캐패시터(Cc)로 이루어지는 전력 회수부와, 직렬로 연결된 두 개의 스위치(Sc, Sd)로 이루어지는 유지방전부를 포함한다. The conventional power recovery circuit 10 includes a power recovery unit including two switches Sa and Sb, diodes D1 and D2, an inductor Lc, and a power recovery capacitor Cc, and two switches connected in series. And a sustain discharge portion made of (Sc, Sd).

유지방전부의 두 개의 스위치(Sc, Sd) 사이의 접점에는 플라즈마 디스플레이 패널이 연결되며, 이 플라즈마 디스플레이 패널을 등가적으로 캐패시터(Cp)로 나타내었다. A plasma display panel is connected to a contact between two switches Sc and Sd of the sustain discharge portion, and the plasma display panel is equivalently represented as a capacitor Cp.

이와 같이 구성된 종래의 전력 회수 회로는 도4에서와 같이, 스위치(Sa~Sd)의 스위칭 동작에 따라 4가지 모드로 동작하고, 스위칭 동작에 따라 패널 캐패시터의 양단 전압(Vp)과 인덕터(Lc)에 흐르는 전류(IL)의 파형이 각각 나타나게 된다.The conventional power recovery circuit configured as described above is operated in four modes according to the switching operation of the switches Sa to Sd, as shown in FIG. The waveforms of the current I L flowing through the respective appear.

초기 상태에서는 스위치(Sa)가 턴온되기 직전에 스위치(Sd)가 턴온되어 있어서 패널 캐패시터의 양단 전압(Vp)은 0V로 유지된다. 이때, 전력 회수용 캐패시터(Cc)는 유지방전 전압(Vs)의 1/2만큼의 전압(Vs/2)으로 미리 충전되어 유지방전 개시시 돌입 전류가 발생하지 않도록 한다.In the initial state, immediately before the switch Sa is turned on, the switch Sd is turned on so that the voltage Vp at both ends of the panel capacitor is maintained at 0V. At this time, the power recovery capacitor Cc is precharged with a voltage Vs / 2 equal to 1/2 of the sustain discharge voltage Vs so that an inrush current does not occur at the start of the sustain discharge.

이렇게 패널 캐패시터의 양단 전압(Vp)이 0V로 유지된 상태에서, t0 시점이 되면, 스위치(Sa)가 온되고 스위치(Sb, Sc, Sd)가 오프되는 모드 1의 동작이 시작된다.In this state where the voltage Vp of both ends of the panel capacitor is maintained at 0 V, when the time t0 is reached, the operation of mode 1 in which the switch Sa is turned on and the switches Sb, Sc, and Sd are turned off starts.

모드 1에서는 전력 회수용 캐패시터(Cc), 스위치(Sa), 다이오드(D1), 인덕터(Lc) 및 패널 캐패시터(Cp)의 경로로 LC 공진 회로가 형성된다. 따라서, 도 4에 도시한 바와 같이 인덕터(Lc)에 흐르는 전류(IL)는 LC 공진에 의해 반파형을 이루며, 패널 캐패시터의 양단 전압(Vp)은 점차적으로 증가하여 거의 유지방전 전압(Vs)이 된다. 이때, 전압(Vp)이 유지방전 전압(Vs)이 되는 시점에서는 인덕터(Lc)에는 거의 전류가 흐르지 않는다.In mode 1, an LC resonant circuit is formed in the path of the power recovery capacitor Cc, the switch Sa, the diode D1, the inductor Lc, and the panel capacitor Cp. Therefore, as shown in FIG. 4, the current I L flowing through the inductor Lc is half-waved by LC resonance, and the voltage Vp at both ends of the panel capacitor is gradually increased to almost maintain discharge voltage Vs. Becomes At this time, almost no current flows through the inductor Lc at the time when the voltage Vp becomes the sustain discharge voltage Vs.

모드 1이 완료되면, 스위치(Sa, Sc)가 온되고 스위치(Sb, Sd)가 오프되는 모드 2가 시작된다. 모드 2에서는 외부 인가 전압(Vs)이 스위치(Sc)를 통해 그대로 패널 캐패시터(Cp)로 흐르게 되어 전압(Vp)은 Vs로 유지된다. When mode 1 is completed, mode 2 is started in which switches Sa and Sc are turned on and switches Sb and Sd are turned off. In the mode 2, the externally applied voltage Vs flows directly through the switch Sc to the panel capacitor Cp so that the voltage Vp is maintained at Vs.

패널 캐패시터의 양단 전압(Vp)을 유지한 상태에서 모드 2가 완료되면, 스위치(Sb)가 온되고 스위치(Sa, Sc, Sd)가 오프되는 모드 3이 시작된다. When mode 2 is completed while the voltage Vp across the panel capacitor is maintained, mode 3 is started in which the switch Sb is turned on and the switches Sa, Sc, and Sd are turned off.

모드 3에서는, 모드 1에서와 반대의 경로인 패널 캐패시터(Cp), 인덕터(Lc), 다이오드(D2), 스위치(S2) 및 전력 회수용 캐패시터(Cc)로 LC 공진회로가 형성되어, 도 4에서와 같이 인덕터(Lc)에 전류(IL)가 흐르고 전압(Vp)은 감소하여 t3 시점에서 인덕터(Lc)의 전류(IL) 및 전압(Vp)은 0이 된다.In the mode 3, an LC resonant circuit is formed of the panel capacitor Cp, the inductor Lc, the diode D2, the switch S2, and the power recovery capacitor Cc, which are paths opposite to those of the mode 1, and FIG. As in, the current I L flows through the inductor Lc and the voltage Vp decreases, so that the current I L and the voltage Vp of the inductor Lc become zero at time t3.

모드 4에서는 스위치(Sb, Sd)가 온되고, 스위치(Sa, Sc)가 오프되어 전압(Vp)은 0로 그대로 유지된다. 이 상태에서 스위치(Sa)가 다시 온되면 모드 1의 동작으로 사이클이 반복된다. In mode 4, the switches Sb and Sd are turned on, the switches Sa and Sc are turned off, and the voltage Vp is kept at zero. In this state, when the switch Sa is turned on again, the cycle is repeated in the operation of mode 1.

그런데, 상기와 같은 종래의 전력 회수 회로는 실제 회로의 기생 성분(인덕터의 기생 저항, 캐패시터 및 패널의 기생 저항, 스위치의 도통 저항)에 의해 회로를 구성하는 스위치가 영전압 스위칭하는 것이 불가능하고, 이에 따라 스위치의 턴온시에 스위칭 손실이 매우 커진다는 문제점이 있다. 즉, 종래의 전력 회수 회로에 따르면, 이상적으로 패널 캐패시터의 한쪽 단자가 유지방전 전압(Vs) 만큼 증가한 경우 인덕터(Lc)에 저장되어 있는 자기 에너지는 0이기 때문에, 실제 회로의 기생 성분에 의해 패널 캐패시터의 한쪽 단자가 유지방전 전압(Vs)에 이르지 못한 경우에 패널 캐패시터의 한쪽 단자를 Vs 전압까지 상승시킬 전압 소스가 없게 된다. 따라서, 실제 스위치(Sc)의 영전압 스위칭이 불가능하여 스위치의 턴온시에 스위칭 손실이 매우 커진다는 문제점이 있다. By the way, in the conventional power recovery circuit as described above, the switch constituting the circuit cannot be zero-voltage switched by the parasitic components of the actual circuit (parasitic resistance of the inductor, parasitic resistance of the capacitor and panel, conduction resistance of the switch), Accordingly, there is a problem that the switching loss is very large when the switch is turned on. That is, according to the conventional power recovery circuit, since the magnetic energy stored in the inductor Lc is zero when one terminal of the panel capacitor is increased by the sustain discharge voltage Vs, the panel is caused by the parasitic component of the actual circuit. If one terminal of the capacitor does not reach the sustain discharge voltage Vs, there is no voltage source to raise one terminal of the panel capacitor to the voltage Vs. Therefore, there is a problem in that the zero voltage switching of the actual switch Sc is impossible and the switching loss becomes very large when the switch is turned on.

또한, 종래의 전력 회수 회로에서는 발광 개시 직후 전력 회수용 캐패시터(Cc)가 항상 Vs/2 전압만큼 충전되어야 하며, 전력 회수용 캐패시터가 Vs/2 만큼 충전되고 있지 않은 상태에서는 유지방전 개시시에 매우 큰 돌입 전류가 발생하고, 이를 제한하는 보호 회로를 따로 구비해야 하는 문제점이 있다. In the conventional power recovery circuit, the power recovery capacitor Cc should always be charged by the voltage Vs / 2 immediately after the start of light emission, and at the start of sustain discharge in a state where the power recovery capacitor is not charged by Vs / 2. There is a problem in that a large inrush current occurs, and a protection circuit for limiting the inrush current must be provided separately.

또한, 종래의 전력 회수 회로에서는 패널 캐패시터의 양단 전압의 상승이나 하강 시간이 길어 패널의 방전이 에너지 회수 구간(전압의 상승 또는 하강 구간)에서 일어날 수 있으며, 이 경우 패널 캐패시터 양단 전압의 드롭이 발생하여 서스테인 스위치(Sc)가 하드 스위칭을 하게 되어 스위치의 턴온시에 스위칭 손실이 매우 커진다는 문제점이 있다.In addition, in the conventional power recovery circuit, the rising or falling time of the voltage across the panel capacitor is long, so that the discharge of the panel may occur in the energy recovery section (the rising or falling section of the voltage), in which case the drop of the voltage across the panel capacitor occurs. Therefore, the sustain switch Sc is hard switched, which causes a problem in that the switching loss is very large when the switch is turned on.

본 발명이 이루고자 하는 기술적 과제는 영전압 스위칭을 할 수 있는 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다. 또한, 유지방전 동작 개시시에 돌입 전류를 제거할 수 있는 플라즈마 디스플레이 패널의 구동 방법을 제공하기 위한 것이다. 또한, 패널 전압의 상승이나 하강 구간이 짧은 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다.An object of the present invention is to provide a method of driving a plasma display panel capable of zero voltage switching. Another object of the present invention is to provide a method of driving a plasma display panel that can remove an inrush current at the start of a sustain discharge operation. The present invention also provides a method of driving a plasma display panel having a short rise or fall period of the panel voltage.

이러한 과제를 해결하기 위하여 본 발명은 인덕터에 미리 전류를 주입한 후 인덕터에 저장된 에너지를 이용하여 패널의 X 및 Y 전극 전압을 변경하며, 한 전극 전압의 상승 시간과 다른 전극 전압의 하강 시간이 겹치지 않도록 한다. In order to solve this problem, the present invention changes the X and Y electrode voltages of the panel using energy stored in the inductor after injecting current into the inductor in advance, and the rising time of one electrode voltage and falling time of the other electrode voltage do not overlap. Do not.

본 발명의 한 특징에 따르면, 서로 쌍을 이루어 지그재그로 배열된 제1 전극과 제2 전극을 포함하며 상기 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널의 구동 방법이 제공된다. 이 방법에 의하면, 먼저 제1 및 제2 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 제1 전극에 연결된 제1 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 저장한다. 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서, 제1 인덕터와 패널 캐패시터 사이의 공진 및 제1 에너지를 이용하여 제1 전극의 전압을 제2 전압으로 변경한다. 제1 및 제2 전극의 전압을 각각 제2 및 제1 전압으로 유지시킨 상태에서, 제1 인덕터에 남아 있는 에너지를 회수한다. 그리고 제1 및 제2 전극의 전압을 제2 및 제1 전압으로 계속 유지한다. 다음, 제1 및 제2 전극의 전압을 각각 제2 및 제1 전압으로 유지시킨 상태에서, 제1 인덕터에 제1 방향과 반대 방향인 제2 방향의 전류를 주입하여 제2 에너지를 저장한다. 제2 전극의 전압이 제1 전압으로 유지된 상태에서, 제1 인덕터와 패널 캐패시터 사이의 공진 및 제2 에너지를 이용하여 제1 전극의 전압을 제1 전압으로 변경한다. 제1 및 제2 전극의 전압을 각각 제1 전압으로 유지시킨 상태에서, 제1 인덕터에 남아 있는 에너지를 회수한다. 그리고 제1 및 제2 전극의 전압을 각각 제1 전압으로 계속 유지한다. According to an aspect of the present invention, there is provided a method of driving a plasma display panel including a first electrode and a second electrode which are arranged in a zigzag pair with each other, and a panel capacitor is formed between the first electrode and the second electrode. . According to this method, first, while the voltages of the first and second electrodes are maintained at the first voltage, respectively, the first energy is injected into the first inductor connected to the first electrode to store the first energy. In the state where the voltage of the second electrode is maintained at the first voltage, the voltage of the first electrode is changed to the second voltage by using the resonance and the first energy between the first inductor and the panel capacitor. Energy remaining in the first inductor is recovered while the voltages of the first and second electrodes are maintained at the second and first voltages, respectively. The voltages of the first and second electrodes are continuously maintained at the second and first voltages. Next, in a state in which the voltages of the first and second electrodes are maintained at the second and first voltages, current is injected into the first inductor in a second direction opposite to the first direction to store the second energy. In the state where the voltage of the second electrode is maintained at the first voltage, the voltage of the first electrode is changed to the first voltage by using the resonance and the second energy between the first inductor and the panel capacitor. Energy remaining in the first inductor is recovered while the voltages of the first and second electrodes are maintained at the first voltage, respectively. The voltages of the first and second electrodes are continuously maintained at the first voltage, respectively.

이 방법에 의하면, 추가로 제1 및 제2 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 제2 전극에 전기적으로 연결되는 제2 인덕터에 제3 방향의 전류를 주입하여 제3 에너지를 저장한다. 제1 전극의 전압이 제1 전압으로 유지된 상태에서, 제2 인덕터와 패널 캐패시터 사이의 공진 및 제3 에너지를 이용하여 제2 전극의 전압을 제2 전압으로 변경한다. 제1 및 제2 전극의 전압을 각각 제1 및 제2 전압으로 유지시킨 상태에서, 제2 인덕터에 남아 있는 에너지를 회수한다. 그리고 제1 및 제2 전극의 전압을 각각 제1 및 제2 전압으로 계속 유지한다. 다음, 제1 및 제2 전극의 전압을 각각 제1 및 제2 전압으로 유지시킨 상태에서, 제2 인덕터에 제3 방향과 반대 방향인 제4 방향의 전류를 주입하여 제4 에너지를 저장한다. 제1 전극의 전압을 제1 전압으로 유지시킨 상태에서, 제2 인덕터와 패널 캐패시터 사이의 공진 및 제4 에너지를 이용하여 제2 전극의 전압을 제1 전압으로 변경한다. 제1 및 제2 전극의 전압을 각각 제1 전압으로 유지시킨 상태에서, 제2 인덕터에 남아 있는 에너지를 회수한다. 그리고 제1 및 제2 전극의 전압을 각각 제1 전압으로 계속 유지한다. According to this method, while the voltages of the first and second electrodes are respectively maintained at the first voltage, the third energy is injected into the second inductor electrically connected to the second electrode to inject the third energy. Save it. In the state where the voltage of the first electrode is maintained at the first voltage, the voltage of the second electrode is changed to the second voltage by using the resonance and the third energy between the second inductor and the panel capacitor. Energy remaining in the second inductor is recovered while the voltages of the first and second electrodes are maintained at the first and second voltages, respectively. The voltages of the first and second electrodes are continuously maintained at the first and second voltages, respectively. Next, while maintaining the voltages of the first and second electrodes at the first and second voltages, the fourth energy is stored by injecting a current in a fourth direction opposite to the third direction to the second inductor. In the state where the voltage of the first electrode is maintained at the first voltage, the voltage of the second electrode is changed to the first voltage by using the resonance and the fourth energy between the second inductor and the panel capacitor. Energy remaining in the second inductor is recovered while the voltages of the first and second electrodes are maintained at the first voltage, respectively. The voltages of the first and second electrodes are continuously maintained at the first voltage, respectively.

본 발명의 다른 특징에 따르면, 제1 및 제2 전극, 제1 및 제2 전압을 각각 공급하는 제1 및 제2 전원 사이에 직렬로 연결되며 그 접점이 제1 전극에 연결되는 제1 및 제2 스위치, 제1 및 제2 전원 사이에 직렬로 연결되며 그 접점이 제2 전극에 연결되는 제3 및 제4 스위치, 그리고 제1단이 제1 전극에 연결되는 제1 인덕터를 포함하며, 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법이 제공된다. According to another feature of the invention, the first and second electrodes are connected in series between the first and second power supplies for supplying the first and second voltages, respectively, and the contacts are connected to the first electrode. A second switch, third and fourth switches connected in series between the first and second power sources, the contacts of which are connected to the second electrode, and a first inductor, of which the first end is connected to the first electrode; A method of driving a plasma display panel in which a panel capacitor is formed between a first electrode and a second electrode is provided.

이 방법에 의하면, 먼저 제1 및 제3 스위치를 턴온시켜 제1 및 제2 전극의 전압을 각각 제1 전압으로 유지시킨 상태에서, 제1 인덕터의 제2단을 제3 전압으로 충전된 제1 캐패시터에 연결하여 제1 인덕터에 제1 방향의 전류를 공급하여 제1 에너지를 저장한다. 제2 전극의 전압이 제1 전압으로 유지된 상태에서 제1 스위치를 턴오프하여, 제1 인덕터와 패널 캐패시터 사이의 공진 및 제1 에너지를 이용하여 제1 전극의 전압을 제2 전압으로 변경한다. 그리고 제2 전극의 전압이 제1 전압으로 유지된 상태에서 제2 스위치를 턴온하여 제1 전극의 전압을 제2 전압으로 유지하고, 기 제1 인덕터에 남아 있는 에너지를 회수한다. 다음, 제1 및 제2 전극의 전압이 각각 제2 및 제1 전압으로 유지된 상태에서 제1 인덕터를 제1 캐패시터에 연결하여, 제1 인덕터에 제1 방향과 반대 방향인 제2 방향의 전류를 공급하여 제2 에너지를 저장한다. 제2 전극의 전압이 제1 전압으로 유지된 상태에서 제2 스위치를 턴오프하여, 제1 인덕터와 패널 캐패시터 사이의 공진 및 제2 에너지를 이용하여 제1 전극의 전압을 제1 전압으로 변경한다. 그리고 제2 전극의 전압이 제1 전압으로 유지된 상태에서 제1 스위치를 턴온하여 제1 전극의 전압을 제1 전압으로 유지하고, 제1 인덕터에 남아 있는 에너지를 회수한다. According to this method, first, the first stage of the first inductor is charged with the third voltage while the second terminal of the first inductor is turned on to maintain the voltages of the first and second electrodes at the first voltage, respectively. The first energy is stored in the first inductor by supplying a current in a first direction to the capacitor. The first switch is turned off while the voltage of the second electrode is maintained at the first voltage to change the voltage of the first electrode to the second voltage by using the resonance and the first energy between the first inductor and the panel capacitor. . The second switch is turned on while the voltage of the second electrode is maintained at the first voltage to maintain the voltage of the first electrode at the second voltage, and the energy remaining in the first inductor is recovered. Next, the first inductor is connected to the first capacitor while the voltages of the first and second electrodes are maintained at the second and first voltages, respectively, so that the first inductor has a current in a second direction opposite to the first direction. To store the second energy. The second switch is turned off while the voltage of the second electrode is maintained at the first voltage to change the voltage of the first electrode to the first voltage by using the resonance and the second energy between the first inductor and the panel capacitor. . The first switch is turned on while the voltage of the second electrode is maintained at the first voltage, thereby maintaining the voltage of the first electrode at the first voltage, and recovering energy remaining in the first inductor.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다. A method of driving a plasma display panel according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 평면도이다. 5 is a schematic plan view of a plasma display panel according to an embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.As shown in FIG. 5, a plasma display panel according to an exemplary embodiment of the present invention includes a plasma panel 100, an address driver 200, a scan / hold driver 300, and a controller 400.

플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1~Am), 행 방향으로 지그재그로 배열되어 있는 복수의 주사 전극(이하 Y 전극이라 함)(Y1~Yn) 및 유지 전극(이하 X 전극이라 함)(X1~Xn)을 포함한다. 어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1~Am)에 인가한다. 주사·유지 구동부(300)는 제어부(400)로부터 유지방전 제어 신호를 수신하여 Y 전극(Y1~Yn)과 X 전극(X1~Xn)에 유지방전 펄스를 번갈아 입력함으로써 선택된 방전셀에 대하여 유지방전을 수행한다. 제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지방전 제어 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.The plasma panel 100 includes a plurality of address electrodes A1 to Am arranged in a column direction, a plurality of scan electrodes (hereinafter referred to as Y electrodes) Y1 to Yn arranged in a zigzag direction in a row direction, and a sustain electrode ( (Hereinafter referred to as X electrode) (X1 to Xn). The address driver 200 receives an address drive control signal from the controller 400 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode A1 to Am. The scan / hold driver 300 receives a sustain discharge control signal from the controller 400 and alternately inputs a sustain discharge pulse to the Y electrodes Y1 to Yn and the X electrodes X1 to Xn to sustain discharge for the selected discharge cell. Do this. The control unit 400 receives an image signal from the outside, generates an address driving control signal and a sustain discharge control signal, and applies them to the address driver 200 and the scan / sustain driver 300, respectively.

본 발명의 실시예에 따른 주사·유지 구동부(300)는 무효 전력을 회수하여 재사용하는 회로인 전력 회수 회로를 포함하는데, 본 발명의 실시예에 따른 전력 회수 회로(320)를 도 6에 도시하였다. The scan / maintenance driver 300 according to an exemplary embodiment of the present invention includes a power recovery circuit which is a circuit for recovering and reusing reactive power. The power recovery circuit 320 according to the exemplary embodiment of the present invention is illustrated in FIG. 6. .

도 6에 도시한 바와 같이, 본 발명의 실시예에 따른 전력 회수 회로(320)는 유지방전부(322), Y 전극 충방전부(324)와 X 전극 충방전부(326)를 포함한다.As shown in FIG. 6, the power recovery circuit 320 according to the embodiment of the present invention includes a sustain discharge unit 322, a Y electrode charge / discharge unit 324, and an X electrode charge / discharge unit 326.

유지방전부(322)는 유지방전 전압(Vs) 또는 접지 전압에 연결되며 4개의 스위치(Ys, Yg, Xs, Xg)를 포함하며, 스위치(Ys, Yg, Xs, Xg)는 각각 바디 다이오드를 가지는 MOSFET으로 이루어진다. 패널 캐패시터(Cp)의 양 단자의 전압(Vy, Vx)은 이들 4개의 스위치의 스위칭 동작에 의해 유지방전 전압(Vs) 또는 접지 전압을 유지한다.The sustain discharge unit 322 is connected to the sustain discharge voltage Vs or the ground voltage and includes four switches Ys, Yg, Xs, and Xg, and the switches Ys, Yg, Xs, and Xg each have a body diode. It is made of MOSFET. The voltages Vy and Vx of both terminals of the panel capacitor Cp maintain the sustain discharge voltage Vs or the ground voltage by the switching operation of these four switches.

Y 전극 충방전부(324)는 유지방전 전압(Vs)과 접지 전압 사이에 직렬로 연결되는 전력 회수용 캐패시터(Cyer1, Cyer2), 패널 캐패시터(Cp)의 양단 전압(Vp)을 상승시키거나 하강시키기 위해 캐패시터(Cyer1, Cyer2)의 사이의 접점과 병렬로 연결되는 에너지 회수 스위치(Yr, Yf), 스위치(Yr, Yf) 사이의 접점과 패널 캐패시터(Cp) 사이에 형성되는 인덕터(L1)를 포함한다. 또한, 본 발명의 실시예에 따른 Y 전극 충방전부(324)는 스위치(Yr, Yf)에 각각 연결되며 패널 캐패시터(Cp)로 공급되는 전류 경로 및 패널 캐패시터로부터 회수되는 전류 경로를 설정하는 다이오드(Dy1, Dy2)를 더 포함할 수 있다. 이러한 Y 전극 충방전부(324)는 패널 캐패시터의 Y 전극을 유지방전 전압(Vs)으로 충전하거나 접지 전압으로 방전시키는 역할을 한다.The Y electrode charge / discharge unit 324 increases or decreases the voltage Vp at both ends of the power recovery capacitors Cyer1 and Cyer2 and the panel capacitor Cp connected in series between the sustain discharge voltage Vs and the ground voltage. To the energy recovery switches Yr and Yf connected in parallel with the contacts between the capacitors Cyer1 and Cyer2, and the inductor L1 formed between the contacts between the switches Yr and Yf and the panel capacitor Cp. do. In addition, the Y electrode charging and discharging unit 324 according to the embodiment of the present invention is connected to the switches (Yr, Yf), respectively, and sets the current path supplied to the panel capacitor Cp and the current path recovered from the panel capacitor ( Dy1, Dy2) may be further included. The Y electrode charge and discharge unit 324 serves to charge the Y electrode of the panel capacitor to the sustain discharge voltage (Vs) or to discharge the ground voltage.

X 전극 충방전부(326)는 유지방전 전압(Vs)과 접지 전압 사이에 직렬로 연결되는 전력 회수용 캐패시터(Cxer1, Cxer2), 패널 캐패시터(Cp)의 양단 전압(Vp)을 상승시키거나 하강시키기 위해 캐패시터(Cxer1, Cxer2)의 사이의 접점과 병렬로 연결되는 에너지 회수 스위치(Xr, Xf), 스위치(Xr, Xf) 사이의 접점과 패널 캐패시터(Cp) 사이에 형성되는 인덕터(L2)를 포함한다. 또한, X 전극 충방전부(326)는 스위치(Xr, Xf)에 각각 연결되며 패널 캐패시터(Cp)로 공급되는 전류 경로 및 패널 캐패시터(Cp)로부터 회수되는 전류 경로를 설정하는 다이오드(Dx1, Dx2)를 더 포함할 수 있다. 이러한 X 전극 충방전부(326)는 패널 캐패시터의 X 전극 단자를 유지방전 전압(Vs)으로 충전하거나 접지 전압으로 방전시키는 역할을 한다.The X electrode charge / discharge unit 326 increases or decreases the voltage Vp at both ends of the power recovery capacitors Cxer1 and Cxer2 and the panel capacitor Cp connected in series between the sustain discharge voltage Vs and the ground voltage. Energy recovery switches Xr and Xf connected in parallel with the contacts between the capacitors Cxer1 and Cxer2, and an inductor L2 formed between the contacts between the switches Xr and Xf and the panel capacitor Cp. do. In addition, the X electrode charging and discharging unit 326 is connected to the switches Xr and Xf, respectively, and sets the current path supplied to the panel capacitor Cp and the current path recovered from the panel capacitor Cp. It may further include. The X electrode charge / discharge unit 326 serves to charge the X electrode terminal of the panel capacitor to the sustain discharge voltage Vs or to discharge the ground voltage.

다음은 도 7A 내지 도 7H, 도 8을 참조하여 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명한다.Next, a driving method of the plasma display panel according to an exemplary embodiment of the present invention will be described with reference to FIGS. 7A to 7H and 8.

도 7A 내지 도 7H는 본 발명의 실시예에 따른 전력 회수 회로의 각 모드의 전류 경로를 나타내는 도면이며, 도 8은 본 발명의 실시예에 따른 전력 회수 회로의 동작 타이밍도를 나타내는 도면이다.7A to 7H are diagrams showing current paths of respective modes of the power recovery circuit according to the embodiment of the present invention, and FIG. 8 is a diagram showing an operation timing diagram of the power recovery circuit according to the embodiment of the present invention.

본 발명의 실시예에서는 모드 1이 시작되기 전에 스위치(Yg, Xg)가 턴온되어 있고, 캐패시터(Cyer1, Cyer2, Cxer1, Cxer2)에는 각각 V1, V2, V3 및 V4의 전압이 충전되어 있으며, 인덕터(L1, L2)의 인덕턴스를 L이라 가정한다.In the embodiment of the present invention, before the mode 1 starts, the switches Yg and Xg are turned on, and the capacitors Cyer1, Cyer2, Cxer1, and Cxer2 are charged with voltages of V1, V2, V3, and V4, respectively. Assume that the inductance of (L1, L2) is L.

① 모드 1(M1) - 도 7A 참조① Mode 1 (M1)-see FIG. 7A

모드 1 구간에서는 스위치(Yg, Xg)가 턴온된 상태에서 스위치(Yr)가 턴온된다. 스위치(Yg, Xg)가 턴온된 상태에서 Y 전극 충방전부(324)의 스위치(Yr)가 턴온되면, 도 7A에 도시한 바와 같이 캐패시터(Cyer2), 스위치(Yr), 인덕터(L1), 스위치(Yg)로 전류 경로가 형성된다.In the mode 1 section, the switch Yr is turned on while the switches Yg and Xg are turned on. When the switch Yr of the Y electrode charge / discharge unit 324 is turned on while the switches Yg and Xg are turned on, as shown in FIG. 7A, the capacitor Cyer2, the switch Yr, the inductor L1, and the switch are turned on. The current path is formed at (Yg).

따라서, 도 8에 도시한 바와 같이 모드 1 구간에서 인덕터(L1)에 흐르는 전류(IL1)는 V2/L의 기울기를 가지고 선형적으로 증가하며, 인덕터(L1)에는 자기(magnetic) 에너지가 축적된다.Accordingly, as shown in FIG. 8, the current I L1 flowing in the inductor L1 increases linearly with a slope of V2 / L in the mode 1 period, and magnetic energy is accumulated in the inductor L1. do.

② 모드 2(M2) - 도 7B 참조② Mode 2 (M2)-see FIG. 7B

모드 2 구간에서는 스위치(Yr, Xg)가 턴온된 상태에서 스위치(Yg)가 턴오프된다. 그러면, 도 7B에서 도시한 바와 같이, 캐패시터(Cyer2), 스위치(Yr), 인덕터(L1), 패널 캐패시터(Cp), 스위치(Xg)로 전류 경로가 형성된다. 이때, 도 8에 도시한 바와 같이 인덕터(L1)에는 패널 캐패시턴스에 의해 공진 전류가 흐르며 Y 전극 전압(Vy)은 접지 전압에서 유지방전 전압(Vs)으로 상승한다. In the mode 2 section, the switch Yg is turned off while the switches Yr and Xg are turned on. Then, as shown in FIG. 7B, a current path is formed by the capacitor Cyer2, the switch Yr, the inductor L1, the panel capacitor Cp, and the switch Xg. At this time, as shown in FIG. 8, a resonance current flows through the inductor L1 due to the panel capacitance, and the Y electrode voltage Vy rises from the ground voltage to the sustain discharge voltage Vs.

③ 모드 3(M3) - 도 7C 참조③ Mode 3 (M3)-see FIG. 7C

모드 3에서는 스위치(Yr, Xg)가 턴온된 상태에서 스위치(Ys)가 턴온된다.In mode 3, the switch Ys is turned on while the switches Yr and Xg are turned on.

시간(t2)에서 Y 전극 전압(Vy)이 유지방전 전압인 Vs가 되면, 스위치(Ys)의 바디 다이오드가 도통하게 된다. 이때, 도 8에 도시한 바와 같이 스위치(Ys)를 턴온시키면 스위치(Ys)의 드레인-소스 사이의 전압이 0인 상태에서 도통하게 되므로, 즉 스위치(Ys)가 영전압 스위칭을 하기 때문에 스위치(Ys)의 턴온 스위칭 손실이 발생하지 않는다. 본 발명의 실시예에 따르면 이상적으로 패널 캐패시터의 Y 전극의 전압(Vp)이 유지방전 전압(Vs)에 도달하는 시점에서도 인덕터(L1)에 충분한 에너지가 저장되어 있기 때문에, 회로의 기생 성분 등이 있는 실제의 경우에도 패널 캐패시터의 Y 전극 전압(Vy)이 유지방전 전압인 Vs까지 증가할 수 있다. 따라서, 스위치(Ys)가 회로의 기생 성분이 있는 경우에도 영전압 스위칭을 할 수 있다. When the Y electrode voltage Vy becomes Vs, the sustain discharge voltage at time t2, the body diode of the switch Ys becomes conductive. At this time, as shown in FIG. 8, when the switch Ys is turned on, the voltage between the drain and the source of the switch Ys becomes conductive, so that the switch Ys performs zero voltage switching. No turn-on switching losses of Ys) occur. According to the embodiment of the present invention, since the energy is stored in the inductor L1 even when the voltage Vp of the Y electrode of the panel capacitor reaches the sustain discharge voltage Vs, the parasitic component of the circuit Even in the actual case, the Y electrode voltage Vy of the panel capacitor may increase to the sustain discharge voltage Vs. Therefore, even when the switch Ys has a parasitic component of the circuit, zero voltage switching can be performed.

모드 3에서는 도 8에 도시한 바와 같이 Y 전극 전압(Vy)이 전압(Vs)으로 유지되면서, 인덕터(L1)의 전류(IL1)는 캐패시터(Cyer1), 스위치(Yr), 인덕터(L1), 스위치(Ys)의 바디 다이오드, 전원 소스(Vs)의 경로로 -V1/L의 기울기를 가지며 선형적으로 0까지 감소한다. 즉, 인덕터(L1)에 저장된 에너지는 스위치(Ys)의 바디 다이오드를 통해 캐패시터(Cyer1)로 회수된다.In mode 3, as shown in FIG. 8, while the Y electrode voltage Vy is maintained at the voltage Vs, the current I L1 of the inductor L1 is the capacitor Cyer1, the switch Yr, and the inductor L1. In the path of the body diode of the switch Ys and the power source Vs, the slope of -V1 / L decreases linearly to zero. That is, energy stored in the inductor L1 is recovered to the capacitor Cyer1 through the body diode of the switch Ys.

④ 모드 4(M4) - 도 7D 참조④ Mode 4 (M4)-see FIG. 7D

모드 4 구간에서는 스위치(Ys, Xg)가 턴온된 상태에서 스위치(Yr)이 턴오프되며, Y 및 X 전극 전압(Vy, Vx)은 각각 유지방전 전압(Vs) 및 접지 전압으로 유지된다. 따라서 패널 캐패시터의 양단 전압(Vp)이 유지방전 전압(Vs)으로 유지되어 패널은 발광하게 된다.In the mode 4 section, the switch Yr is turned off while the switches Ys and Xg are turned on, and the Y and X electrode voltages Vy and Vx are maintained at the sustain discharge voltage Vs and the ground voltage, respectively. Therefore, the voltage Vp at both ends of the panel capacitor is maintained at the sustain discharge voltage Vs so that the panel emits light.

⑤ 모드 5(M5) - 도 7E 참조⑤ Mode 5 (M5)-see FIG. 7E

모드 5 구간에서는 스위치(Ys, Xg)가 턴온된 상태에서 스위치(Yf)가 턴온된다. 스위치(Ys, Xg)가 턴온된 상태에서, Y 전극 충방전부(324)의 스위치(Yf)가 턴온되면, 스위치(Ys), 인덕터(L1), 스위치(Yf), 캐패시터(Cyer2)로 전류 경로가 형성된다.In the mode 5 section, the switch Yf is turned on while the switches Ys and Xg are turned on. When the switch Yf of the Y electrode charging / discharging unit 324 is turned on while the switches Ys and Xg are turned on, the current path is performed to the switch Ys, the inductor L1, the switch Yf, and the capacitor Cyer2. Is formed.

따라서, 도 8에 도시한 바와 같이 모드 5 구간에서 인덕터(L1)에 흐르는 전류(IL1)는 -V1/L의 기울기를 가지고 선형적으로 감소하며, 인덕터(L1)에는 자기 에너지가 축적된다.Therefore, as shown in FIG. 8, the current IL1 flowing in the inductor L1 decreases linearly with a slope of −V1 / L in the mode 5 section, and magnetic energy is accumulated in the inductor L1.

⑥ 모드 6(M6) - 도 7F 참조⑥ Mode 6 (M6)-see FIG. 7F

모드 6 구간에서는 스위치(Yf, Xg)가 턴온된 상태에서 스위치(Ys)가 턴오프된다. 그러면, 도 7F에 도시한 바와 같이, 스위치(Xg), 인덕터(L1), 스위치(Yf), 캐패시터(Cyer2)로 전류 경로가 형성된다. 이때, 도 8에 도시한 바와 같이 인덕터(L1)에는 패널 캐패시턴스에 의한 공진 전류가 흐르며, Y 전극 전압(Vy)이 유지방전 전압(Vs)에서 접지 전압으로 하강한다. X 전극 전압(Vx)은 접지 전압을 유지하고 있으므로, 패널 캐패시터의 양단 전압(Vp)이 유지방전 전압(Vs)에서 접지 전압으로 하강하게 된다. In the mode 6 section, the switch Ys is turned off while the switches Yf and Xg are turned on. Then, as shown in Fig. 7F, a current path is formed by the switch Xg, the inductor L1, the switch Yf, and the capacitor Cyer2. At this time, as shown in FIG. 8, a resonance current due to panel capacitance flows through the inductor L1, and the Y electrode voltage Vy drops from the sustain discharge voltage Vs to the ground voltage. Since the X electrode voltage Vx maintains the ground voltage, the voltage Vp at both ends of the panel capacitor falls from the sustain discharge voltage Vs to the ground voltage.

⑦ 모드 7 (M7) - 도 7G 참조⑦ Mode 7 (M7)-see FIG. 7G

모드 7에서는 스위치(Yf, Xg)가 턴온된 상태에서, 스위치(Yg)가 턴온된다.In mode 7, while the switches Yf and Xg are turned on, the switch Yg is turned on.

시간(t6)에서 Y 전극 전압(Vy)이 접지 전압이 되면, 스위치(Yg)의 바디 다이오드가 도통하게 된다. 이때, 도 8에 도시한 바와 같이 스위치(Yg)를 턴온시키면 스위치(Yg)가 영전압 스위칭을 하기 때문에 스위치(Yg)의 턴온 스위칭 손실이 발생하지 않는다.When the Y electrode voltage Vy becomes the ground voltage at time t6, the body diode of the switch Yg becomes conductive. At this time, when the switch Yg is turned on as shown in FIG. 8, since the switch Yg performs zero voltage switching, the turn-on switching loss of the switch Yg does not occur.

모드 7에서는 도 8에 도시한 바와 같이 Y 전극 전압(Vy)과 X 전극 전압(Vx)이 접지 전압을 유지하면서, Y 전극 충방전부(324)의 인덕터(L1)에 흐르고 있던 전류(IL1)는 스위치(Yg)의 바디 다이오드, 인덕터(L1), 스위치(Yf), 캐패시터(Cyer2)의 경로를 통해 V2/L의 기울기를 가지며 선형적으로 0까지 증가한다. 즉, 인덕터(L1)에 저장된 에너지는 스위치(Yf)를 통해 캐패시터(Cyer2)로 회수된다. In mode 7, as shown in FIG. 8, while the Y electrode voltage Vy and the X electrode voltage Vx maintain the ground voltage, the current IL1 flowing in the inductor L1 of the Y electrode charge / discharge unit 324 is It has a slope of V2 / L through the path of the body diode of the switch Yg, the inductor L1, the switch Yf, and the capacitor Cyer2, and increases linearly to zero. In other words, the energy stored in the inductor L1 is recovered to the capacitor Cyer2 through the switch Yf.

⑧ 모드 8(M8) - 도 7H 참조⑧ Mode 8 (M8)-see FIG. 7H

모드 8 구간에서는 스위치(Yg, Xg)가 턴온된 상태에서 스위치(Yf)가 턴오프되어 Y 전극 전압(Vy)은 접지 전압으로 유지된다. 이 구간에서는 패널 캐패시터(Cp)의 양단 전압(Vp)이 0V로 되어 패널은 발광하지 않는다.In the mode 8 section, the switch Yf is turned off while the switches Yg and Xg are turned on to maintain the Y electrode voltage Vy at the ground voltage. In this section, the voltage Vp at both ends of the panel capacitor Cp becomes 0V, and the panel does not emit light.

도 8에 나타낸 바와 같이, 모드 8(M8) 이후의 모드 9 내지 16(M9∼M16)에서의 스위치(Xr, Xs, Xf, Xg) 및 스위치(Yr, Ys, Yf, Yg)는 각각 모드 1 내지 8(M1∼M8)에서의 스위치(Yr, Ys, Yf, Yg) 및 스위치(Xr, Xs, Xf, Xg)와 동일하게 동작한다. 따라서 모드 9 내지 16(M9∼M16)에서 패널 캐패시터(Cp)의 X 전극 전압(Vx)은 모드 1 내지 8(M1∼M8)에서의 Y 전극 전압(Vy)과 동일한 파형을 가진다. 그러므로, 모드 9 내지 16(M9∼M16)에서의 패널 캐패시터(Cp)의 양단 전압(Vp)은 접지 전압에서 음의 유지방전 전압(-Vs) 사이를 스윙하게 된다. 본 발명의 실시예에 따른 전력 회수 회로의 모드 9 내지 16(M9∼M16)에서의 동작에 대한 설명은 모드 1 내지 8(M1∼M8)의 설명을 통하여 당업자라면 용이하게 알 수 있으므로 생략한다. As shown in Fig. 8, the switches Xr, Xs, Xf, and Xg in the modes 9 to 16 (M9 to M16) and the switches Yr, Ys, Yf, and Yg after the mode 8 (M8) are respectively Mode 1 It operates in the same manner as the switches Yr, Ys, Yf and Yg and the switches Xr, Xs, Xf and Xg in the operations 8 to 8 (M1 to M8). Therefore, the X electrode voltage Vx of the panel capacitor Cp in the modes 9 to 16 (M9 to M16) has the same waveform as the Y electrode voltage Vy in the modes 1 to 8 (M1 to M8). Therefore, the voltage Vp at both ends of the panel capacitor Cp in the modes 9 to 16 (M9 to M16) swings between the negative sustain discharge voltage (-Vs) at the ground voltage. The description of the operation in the modes 9 to 16 (M9 to M16) of the power recovery circuit according to the embodiment of the present invention will be omitted since those skilled in the art can easily understand through the description of the modes 1 to 8 (M1 to M8).

이상에서 설명한 본 발명의 실시예에 따르면, 모드 1 및 모드 5에서 에너지 회수를 위한 인덕터 전류를 부스팅(boosting)시키고, 모드 2 및 모드 6에서 Y 전극 전압(Vy)를 상승 및 하강시킬때 부스팅된 전류(에너지)를 사용함으로써 전력 회수율에 상관없이 패널 캐패시터의 양 단자를 유지방전 전압(Vs)으로 올리거나 접지 전압으로 내릴 수 있다. 따라서, 본 발명의 실시예에 따르면 인덕터에 부스팅된 전류를 이용하여 스위치의 영전압 스위칭을 달성할 수 있다.According to the embodiment of the present invention described above, boosting the inductor current for energy recovery in modes 1 and 5, and boosted when the Y electrode voltage Vy is raised and lowered in modes 2 and 6 By using current (energy) it is possible to raise both terminals of the panel capacitor to the sustain discharge voltage (Vs) or to ground voltage regardless of the power recovery rate. Therefore, according to the embodiment of the present invention, zero voltage switching of the switch may be achieved by using a boosted current in the inductor.

한편, 도 6에 도시한 본 발명의 실시예에 따른 전력 회수 회로는 스위치(Yr, Yg)와 스위치(Ys, Yf)의 게이트 신호가 겹치는 구간을 조절함으로써 에너지 회수 캐패시터(Cyer1, Cyer2)의 전압 레벨의 조정이 가능하다.On the other hand, the power recovery circuit according to the embodiment of the present invention shown in Figure 6 by adjusting the overlapping interval of the gate signal of the switch (Yr, Yg) and the switch (Ys, Yf) voltage of the energy recovery capacitor (Cyer1, Cyer2) Level adjustment is possible.

즉, 도 8에 도시된 스위치(Yr, Yg)의 게이트 온 신호가 겹치는 시간(OLT1)과 스위치(Ys, Yf)의 게이트 온 신호가 겹치는 시간(OLT2)을 동일하게 하면, 도 9에 도시한 바와 같이, 캐패시터(Cyer2)의 충방전 전류가 같아져 캐패시터(Cyer1, Cyer2) 각각의 양단 전압 V1, V2가 Vs/2를 유지한다. 따라서, V1=V2=Vs/2가 성립한다. That is, if the time OLT1 at which the gate-on signals of the switches Yr and Yg shown in FIG. 8 overlap and the time OLT2 at which the gate-on signals of the switches Ys and Yf overlap, are the same, FIG. As described above, the charge / discharge current of the capacitor Cyer2 is the same, so that the voltages V1 and V2 of each of the capacitors Cyer1 and Cyer2 are maintained at Vs / 2. Thus, V1 = V2 = Vs / 2.

한편, 시간(OLT1)을 시간(OLT2)보다 길게 해주면, 도 10에 도시한 바와 같이 캐패시터(Cyer2)의 방전 전류가 캐패시터(Cyer2)의 충전 전류보다 커지게 되어 캐패시터(Cyer1)의 양단 전압(V1)이 캐패시터(Cyer2)의 양단 전압(V2)보다 커지게 된다. 따라서, 전압(V1)은 Vs/2 보다 커진다.On the other hand, when the time OLT1 is made longer than the time OLT2, as shown in FIG. 10, the discharge current of the capacitor Cyer2 becomes larger than the charging current of the capacitor Cyer2, and thus the voltage V1 at both ends of the capacitor Cyer1. ) Becomes larger than the voltage V2 across the capacitor Cyer2. Therefore, the voltage V1 becomes larger than Vs / 2.

반대로, 시간(OLT1)을 시간(OLT2)보다 짧게 해주면, 도 11에 도시한 바와 같이 캐패시터(Cyer2)의 방전 전류가 캐패시터(Cyer2)의 충전 전류보다 작아지게 되어 캐패시터(Cyer1)의 양단 전압(V1)은 캐패시터(Cyer2)의 양단 전압(V2)보다 작아지게 된다. On the contrary, when the time OLT1 is made shorter than the time OLT2, as shown in FIG. 11, the discharge current of the capacitor Cyer2 becomes smaller than the charging current of the capacitor Cyer2, and thus the voltage V1 at both ends of the capacitor Cyer1. ) Becomes smaller than the voltage V2 across the capacitor Cyer2.

물론, 도 6에 도시한 본 발명의 실시예에 따른 전력 회수 회로는 위와 같은 에너지 회수 캐패시터(Cyer1, Cyer2)의 전압 레벨을 조정하는 것과 마찬가지 원리로 스위치(Xr, Xg)와 스위치(Xs, Xf)의 게이트 신호가 겹치는 구간을 조절함으로써 에너지 회수 캐패시터(Cxer1, Cxer2)의 전압 레벨의 조정이 가능하다.Of course, the power recovery circuit according to the embodiment of the present invention shown in FIG. 6 has the same principle as adjusting the voltage levels of the energy recovery capacitors Cyer1 and Cyer2 as described above, and the switches Xr and Xg and the switches Xs and Xf. It is possible to adjust the voltage level of the energy recovery capacitors Cxer1 and Cxer2 by adjusting the section in which the gate signals overlap with each other.

이와 같이, 도 6에 도시한 전력 회수 회로는 도 3에 도시한 종래의 회로와 달리, 에너지 회수용 캐패시터의 전압이 전류를 부스팅해주는 전압원으로서만 존재하며, 그 전압 값을 반드시 Vs/2로 유지할 필요가 없다는 장점이 있다. Thus, unlike the conventional circuit shown in FIG. 3, the power recovery circuit shown in FIG. 6 exists only as a voltage source for boosting current by the voltage of the energy recovery capacitor, and keeps the voltage value at Vs / 2. The advantage is that there is no need.

한편, 본 발명의 실시예에 따르면, 모드 2 및 모드 6에서의 Y 전극 전압(Vy)의 상승 시간(TRising)과 하강 시간(TFalling)은 다음과 같이 구할 수 있다.Meanwhile, according to the exemplary embodiment of the present invention, the rising time T Rising and the falling time T Falling of the Y electrode voltage Vy in the modes 2 and 6 may be obtained as follows.

먼저, 상승 및 하강 시간(TRising, TFalling)을 구하기 위해 모드 2에서의 회로 상태를 도 12와 같이 모델링한다.First, the circuit state in mode 2 is modeled as shown in FIG. 12 to obtain rise and fall times (T Rising and T Falling ).

여기서 Ipk는 다음의 수학식 1과 같다.Where Ipk is equal to Equation 1 below.

여기서, ΔT는 상승 및 하강 시간(TRising, TFalling)이 된다.Here, ΔT is a rise and fall time (T Rising, T Falling ).

도 12의 등가회로를 바탕으로 Y 전극 전압(Vy)의 상승 시간(TRising)을 구하면 다음의 수학식 2와 같다.Based on the equivalent circuit of FIG. 12, the rise time T Rising of the Y electrode voltage Vy is obtained as shown in Equation 2 below.

여기서, 이다.here, to be.

Y 전극 전압(Vy)의 하강 시간(TFalling)은 수학식 2에서 V2를 V1으로 치환하면 된다.The falling time T Falling of the Y electrode voltage Vy may be replaced with V1 in the formula (2).

수학식 2로부터 알 수 있듯이, 본 발명의 실시예에 따르면 인덕터와 전력 회수용 캐패시터 값을 설정함으로써 상승 및 하강 시간을 알 수 있다. 따라서, 본 발명의 실시예에 따르면 인덕턴스와 전력 회수용 캐패시턴스를 적절히 선택함으로써 패널 전압의 상승 및 하강 구간을 제외한 유지방전 구간에서 패널이 방전을 수행할 수 있도록 패널 전압의 상승 및 하강 시간을 단축할 수 있다.As can be seen from Equation 2, according to the embodiment of the present invention, the rise and fall times can be known by setting values of the inductor and the power recovery capacitor. Therefore, according to the embodiment of the present invention, by appropriately selecting the inductance and the power recovery capacitance, the rise and fall time of the panel voltage can be shortened so that the panel can discharge in the sustain discharge section except the rise and fall of the panel voltage. Can be.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이 본 발명은 회로의 기생 성분에도 불구하고 영전압 스위칭을 할 수 있으며, 유지방전 동작 개시시에 돌입 전류를 방지할 수 있다. 또한 본 발명은 패널 전압의 상승 및 하강 구간을 제외한 유지방전 구간에서 패널이 방전을 수행할 수 있도록 구동 소자에 흐르는 전류의 증가 없이 패널 전압의 상승 및 하강 시간을 단축시킬 수 있다. 그리고 회로 동작이 개시될 때 에너지 회수용 캐패시터에는 입력 전압이 분할되어 충전되므로 초기 기동시 에너지 회수 스위치의 내압이 분할된 전압이 인가되므로 저내압의 스위치를 사용할 수 있어 비용 절감 및 효율 증대를 꾀할 수 있다. As described above, the present invention enables zero voltage switching in spite of parasitic components of the circuit, and prevents inrush current at the start of the sustain discharge operation. In addition, the present invention can shorten the rise and fall time of the panel voltage without increasing the current flowing through the drive element so that the panel can perform the discharge in the sustain discharge period except the rise and fall period of the panel voltage. Since the input voltage is divided and charged to the energy recovery capacitor when the circuit operation is started, a voltage with the internal voltage of the energy recovery switch divided is applied at the initial startup, so that a switch with a low voltage can be used to reduce costs and increase efficiency. have.

도 1은 AC형 플라즈마 디스플레이 패널의 일부 사시도이다. 1 is a partial perspective view of an AC plasma display panel.

도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다. 2 shows an electrode arrangement diagram of the plasma display panel.

도 3 및 도 4는 각각 종래 전력회수회로와 그의 구동 파형을 나타내는 도면이다.3 and 4 are diagrams showing a conventional power recovery circuit and its driving waveform, respectively.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.5 is a diagram illustrating a plasma display panel according to an exemplary embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 전력회수회로를 나타내는 도면이다.6 is a view showing a power recovery circuit according to an embodiment of the present invention.

도 7A 내지 도 7H는 각각 도 6에 도시한 전력회수회로의 동작 모드를 나타내는 도면이다.7A to 7H are diagrams showing an operation mode of the power recovery circuit shown in FIG. 6, respectively.

도 8은 본 발명의 실시예에 따른 동작 타이밍을 나타내는 도면이다.8 is a diagram illustrating an operation timing according to an embodiment of the present invention.

도 9 내지 도 11은 본 발명의 실시예에 따른 인덕터의 충방전 전류를 나타내는 도면이다. 9 to 11 are views showing charge and discharge current of the inductor according to the embodiment of the present invention.

도 12는 본 발명의 실시예의 모드 2의 등가회로를 나타내는 도면이다.12 is a diagram showing an equivalent circuit of Mode 2 according to the embodiment of the present invention.

Claims (11)

서로 쌍을 이루어 지그재그로 배열된 제1 전극과 제2 전극을 포함하며, 상기 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,A method of driving a plasma display panel including a first electrode and a second electrode arranged in pairs in a zigzag manner, wherein a panel capacitor is formed between the first electrode and the second electrode. 상기 제1 및 제2 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 상기 제1 전극에 전기적으로 연결된 제1 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 저장하는 제1 단계, A first step of storing first energy by injecting a current in a first direction into a first inductor electrically connected to the first electrode while the voltages of the first and second electrodes are respectively maintained at a first voltage; 상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서, 상기 제1 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제1 에너지를 이용하여 상기 제1 전극의 전압을 제2 전압으로 변경하는 제2 단계,Changing the voltage of the first electrode to a second voltage using resonance and the first energy between the first inductor and the panel capacitor while the voltage of the second electrode is maintained at the first voltage. 2 step, 상기 제1 및 제2 전극의 전압을 각각 상기 제2 및 제1 전압으로 유지시킨 상태에서, 상기 제1 인덕터에 남아 있는 에너지를 회수하는 제3 단계, A third step of recovering energy remaining in the first inductor while maintaining voltages of the first and second electrodes at the second and first voltages, respectively; 상기 제1 및 제2 전극의 전압을 상기 제2 및 제1 전압으로 유지하는 제4 단계,A fourth step of maintaining the voltages of the first and second electrodes at the second and first voltages, 상기 제1 및 제2 전극의 전압을 각각 상기 제2 및 제1 전압으로 유지시킨 상태에서, 상기 제1 인덕터에 상기 제1 방향과 반대 방향인 제2 방향의 전류를 주입하여 제2 에너지를 저장하는 제5 단계,The second energy is stored by injecting a current in a second direction opposite to the first direction to the first inductor while maintaining the voltages of the first and second electrodes at the second and first voltages, respectively. The fifth step, 상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서, 상기 제1 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제2 에너지를 이용하여 상기 제1 전극의 전압을 상기 제1 전압으로 변경하는 제6 단계, The voltage of the first electrode is changed to the first voltage using the resonance and the second energy between the first inductor and the panel capacitor while the voltage of the second electrode is maintained at the first voltage. Sixth step, 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지시킨 상태에서, 상기 제1 인덕터에 남아 있는 에너지를 회수하는 제7 단계, 그리고A seventh step of recovering energy remaining in the first inductor while maintaining voltages of the first and second electrodes at the first voltage, and 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지하는 제8 단계An eighth step of maintaining the voltages of the first and second electrodes at the first voltage, respectively 를 포함하는 플라즈마 디스플레이 패널의 구동 방법. Method of driving a plasma display panel comprising a. 제1항에서, In claim 1, 상기 제1 및 제2 전극의 전압이 각각 상기 제1 전압으로 유지되고 있는 동안, 상기 제2 전극에 전기적으로 연결되는 제2 인덕터에 제3 방향의 전류를 주입하여 제3 에너지를 저장하는 제9 단계,While the voltages of the first and second electrodes are respectively maintained at the first voltage, a ninth energy is stored by injecting current in a third direction into a second inductor electrically connected to the second electrode. step, 상기 제1 전극의 전압이 상기 제1 전압으로 유지된 상태에서, 상기 제2 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제3 에너지를 이용하여 상기 제2 전극의 전압을 상기 제2 전압으로 변경하는 제10 단계,The voltage of the second electrode is changed to the second voltage using the resonance and the third energy between the second inductor and the panel capacitor while the voltage of the first electrode is maintained at the first voltage. 10th Step, 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지시킨 상태에서, 상기 제2 인덕터에 남아 있는 에너지를 회수하는 제11 단계, An eleventh step of recovering energy remaining in the second inductor while maintaining the voltages of the first and second electrodes at the first and second voltages, respectively; 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지하는 제12 단계, A twelfth step of maintaining the voltages of the first and second electrodes at the first and second voltages, respectively, 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지시킨 상태에서, 상기 제2 인덕터에 상기 제3 방향과 반대 방향인 제4 방향의 전류를 주입하여 제4 에너지를 저장하는 제13 단계,The fourth energy is stored by injecting a current in a fourth direction opposite to the third direction to the second inductor while maintaining the voltages of the first and second electrodes at the first and second voltages, respectively. The thirteenth step, 상기 제1 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제4 에너지를 이용하여 상기 제2 전극의 전압을 상기 제1 전압으로 변경하는 제14 단계, The voltage of the second electrode is changed to the first voltage using the resonance and the fourth energy between the second inductor and the panel capacitor while the voltage of the first electrode is maintained at the first voltage. Fourteenth Step, 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터에 남아 있는 에너지를 회수하는 제15 단계, 그리고 A fifteenth step of recovering energy remaining in the second inductor while maintaining the voltages of the first and second electrodes at the first voltage; and 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지하는 제16 단계A sixteenth step of maintaining voltages of the first and second electrodes at the first voltage; 를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.The driving method of the plasma display panel further comprising. 제1항에서,In claim 1, 상기 플라즈마 디스플레이 패널은, 상기 제1 및 제2 전압을 각각 공급하는 제1 및 제2 전원 사이에 직렬로 연결되며 접점이 상기 제1 전극에 연결되는 제1 및 제2 스위치를 포함하는 유지방전부를 포함하며,The plasma display panel includes a sustain discharge unit including first and second switches connected in series between first and second power supplies for supplying the first and second voltages, respectively, and having a contact point connected to the first electrode. Include, 상기 유지방전부는 상기 제1 인덕터에 존재하는 에너지를 이용하여 상기 제1 및 제2 스위치를 영전압 스위칭하는 플라즈마 디스플레이 패널의 구동 방법.And the sustain discharge unit performs zero voltage switching of the first and second switches using energy present in the first inductor. 제1 및 제2 전극, 제1 및 제2 전압을 각각 공급하는 제1 및 제2 전원 사이에 직렬로 연결되며 그 접점이 상기 제1 전극에 연결되는 제1 및 제2 스위치, 상기 제1 및 제2 전원 사이에 직렬로 연결되며 그 접점이 상기 제2 전극에 연결되는 제3 및 제4 스위치, 그리고 제1단이 상기 제1 전극에 연결되는 제1 인덕터를 포함하며, 상기 제1 전극과 상기 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서, First and second switches connected in series between first and second electrodes, first and second power supplies for supplying first and second voltages, respectively, and contact points of which are connected to the first electrodes, the first and second switches A third and fourth switch connected in series between a second power source and a contact thereof connected to the second electrode, and a first inductor connected to the first electrode at a first end thereof; In the method of driving a plasma display panel in which a panel capacitor is formed between the second electrode, 상기 제1 및 제3 스위치를 턴온시켜 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지시킨 상태에서, 상기 제1 인덕터의 제2단을 제3 전압으로 충전된 제1 캐패시터에 연결하여 상기 제1 인덕터에 제1 방향의 전류를 공급하여 제1 에너지를 저장하는 제1 단계, With the first and third switches turned on to maintain the voltages of the first and second electrodes at the first voltage, respectively, the second terminal of the first inductor is charged to the first capacitor charged with the third voltage. A first step of supplying a current in a first direction to the first inductor to store first energy; 상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제1 스위치를 턴오프하여, 상기 제1 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제1 에너지를 이용하여 상기 제1 전극의 전압을 상기 제2 전압으로 변경하는 제2 단계, The first switch is turned off while the voltage of the second electrode is maintained at the first voltage, so that the voltage between the first electrode using the resonance and the first energy between the first inductor and the panel capacitor. A second step of changing to the second voltage, 상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제2 스위치를 턴온하여 상기 제1 전극의 전압을 상기 제2 전압으로 유지하고, 상기 제1 인덕터에 남아 있는 에너지를 회수하는 제3 단계, The second switch is turned on while the voltage of the second electrode is maintained at the first voltage to maintain the voltage of the first electrode at the second voltage, and to recover energy remaining in the first inductor. 3 steps, 상기 제1 및 제2 전극의 전압이 각각 상기 제2 및 제1 전압으로 유지된 상태에서 상기 제1 인덕터를 상기 제1 캐패시터에 연결하여, 상기 제1 인덕터에 상기 제1 방향과 반대 방향인 제2 방향의 전류를 공급하여 제2 에너지를 저장하는 제4 단계, Connecting the first inductor to the first capacitor while the voltages of the first and second electrodes are maintained at the second and first voltages, respectively, so that the first inductor is opposite to the first direction; A fourth step of storing second energy by supplying current in two directions, 상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제2 스위치를 턴오프하여, 상기 제1 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제2 에너지를 이용하여 상기 제1 전극의 전압을 상기 제1 전압으로 변경하는 제5 단계, 그리고 The second switch is turned off while the voltage of the second electrode is maintained at the first voltage, so that the voltage between the first electrode using the resonance and the second energy between the first inductor and the panel capacitor. A fifth step of changing to the first voltage, and 상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제1 스위치를 턴온하여 상기 제1 전극의 전압을 상기 제1 전압으로 유지하고, 상기 제1 인덕터에 남아 있는 에너지를 회수하는 제6 단계The first switch is turned on while the voltage of the second electrode is maintained at the first voltage to maintain the voltage of the first electrode at the first voltage, and to recover energy remaining in the first inductor. 6 steps 를 포함하는 플라즈마 디스플레이 패널의 구동 방법.Method of driving a plasma display panel comprising a. 제4항에서,In claim 4, 상기 제3 단계는 상기 제1 인덕터에 남아 있는 에너지를 모두 회수한 후에, 상기 제1 인덕터와 상기 제1 캐패시터 사이의 연결을 차단하고 상기 제1 및 제2 전극의 전압을 각각 상기 제2 및 제1 전압으로 계속 유지하는 단계를 더 포함하며, In the third step, after all the energy remaining in the first inductor is recovered, the connection between the first inductor and the first capacitor is cut off and the voltages of the first and second electrodes are respectively reduced. Further comprising maintaining at 1 voltage, 상기 제6 단계는 상기 제1 인덕터에 남아 있는 에너지를 모두 회수한 후에, 상기 제1 인덕터와 상기 제1 캐패시터 사이의 연결을 차단하고 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 계속 유지하는 단계를 더 포함하는In the sixth step, after all the energy remaining in the first inductor is recovered, the connection between the first inductor and the first capacitor is cut off, and the voltages of the first and second electrodes are set to the first voltage, respectively. Further comprising the step of maintaining 플라즈마 디스플레이 패널의 구동 방법.Driving method of plasma display panel. 삭제delete 삭제delete 삭제delete 제4항에서, In claim 4, 상기 제1 단계는 상기 제1 인덕터의 제2단과 상기 제1 캐패시터 사이에 연결된 제5 스위치를 턴온시켜 상기 제1 인덕터와 상기 제1 캐패시터를 연결하고, The first step is to turn on a fifth switch connected between the second terminal of the first inductor and the first capacitor to connect the first inductor and the first capacitor, 상기 제4 단계는 상기 제1 인덕터의 제2단과 상기 제1 캐패시터 사이에 연결된 제6 스위치를 턴온시켜 상기 제1 인덕터와 상기 제1 캐패시터를 연결하는 The fourth step is to turn on a sixth switch connected between the second end of the first inductor and the first capacitor to connect the first inductor and the first capacitor. 플라즈마 디스플레이 패널의 구동 방법. Driving method of plasma display panel. 제4항에서, In claim 4, 상기 플라즈마 디스플레이 패널은 상기 제2 전극에 연결된 제1단이 연결된 제2 인덕터를 더 포함하며, The plasma display panel further includes a second inductor connected to a first end connected to the second electrode, 상기 제1 및 제3 스위치를 턴온시켜 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터의 제2단을 제4 전압으로 충전된 제2 캐패시터에 연결하여 상기 제2 인덕터에 제3 방향의 전류를 공급하여 제3 에너지를 저장하는 제7 단계, With the first and third switches turned on to maintain the voltages of the first and second electrodes at the first voltage, respectively, the second terminal of the second inductor is charged to the second capacitor charged with the fourth voltage. A seventh step of supplying a current in a third direction to the second inductor to store third energy; 상기 제1 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제3 스위치를 턴오프하여, 상기 제2 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제3 에너지를 이용하여 상기 제2 전극의 전압을 상기 제2 전압으로 변경하는 제8 단계, The third switch is turned off while the voltage of the first electrode is maintained at the first voltage, so that the voltage between the second electrode using the resonance and the third energy between the second inductor and the panel capacitor. An eighth step of changing a to the second voltage, 상기 제1 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제4 스위치를 턴온하여 상기 제2 전극의 전압을 상기 제2 전압으로 유지하고, 상기 제2 인덕터에 남아 있는 에너지를 회수하는 제9 단계, Turning on the fourth switch to maintain the voltage of the second electrode at the second voltage while recovering energy remaining in the second inductor while the voltage of the first electrode is maintained at the first voltage; 9 steps, 상기 제1 및 제2 전극의 전압이 각각 상기 제1 및 제2 전압으로 유지된 상태에서 상기 제2 인덕터를 상기 제2 캐패시터에 연결하여, 상기 제2 인덕터에 상기 제3 방향과 반대 방향인 제4 방향의 전류를 공급하여 제4 에너지를 저장하는 제10 단계, Connecting the second inductor to the second capacitor while the voltages of the first and second electrodes are maintained at the first and second voltages, respectively; A tenth step of storing fourth energy by supplying current in four directions; 상기 제1 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제4 스위치를 턴오프하여, 상기 제2 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제4 에너지를 이용하여 상기 제2 전극의 전압을 상기 제1 전압으로 변경하는 제11 단계, 그리고 The fourth switch is turned off while the voltage of the first electrode is maintained at the first voltage, so that the voltage between the second electrode using the resonance and the fourth energy between the second inductor and the panel capacitor. An eleventh step of changing to the first voltage, and 상기 제1 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제3 스위치를 턴온하여 상기 제2 전극의 전압을 상기 제1 전압으로 유지하고, 상기 제2 인덕터에 남아 있는 에너지를 회수하는 제12 단계Turning on the third switch to maintain the voltage of the second electrode at the first voltage and recovering energy remaining in the second inductor while the voltage of the first electrode is maintained at the first voltage. 12 steps 를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법. The driving method of the plasma display panel further comprising. 제10항에서, In claim 10, 상기 제9 단계는 상기 제2 인덕터에 남아 있는 에너지를 모두 회수한 후에, 상기 제2 인덕터와 상기 제2 캐패시터 사이의 연결을 차단하고 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 계속 유지하는 단계를 더 포함하며, In the ninth step, after all the energy remaining in the second inductor is recovered, the connection between the second inductor and the second capacitor is cut off and the voltages of the first and second electrodes are respectively reduced. Further comprising maintaining at 2 voltages, 상기 제12 단계는 상기 제2 인덕터에 남아 있는 에너지를 모두 회수한 후에, 상기 제2 인덕터와 상기 제2 캐패시터 사이의 연결을 차단하고 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 계속 유지하는 단계를 더 포함하는In the twelfth step, after all the energy remaining in the second inductor is recovered, the connection between the second inductor and the second capacitor is cut off and the voltages of the first and second electrodes are set to the first voltage, respectively. Further comprising the step of maintaining 플라즈마 디스플레이 패널의 구동 방법.Driving method of plasma display panel.
KR10-2002-0062095A 2002-10-11 2002-10-11 Driving method of plasma display panel KR100502906B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR10-2002-0062095A KR100502906B1 (en) 2002-10-11 2002-10-11 Driving method of plasma display panel
JP2003282520A JP2004133406A (en) 2002-10-11 2003-07-30 Apparatus and method for driving plasma display panel
US10/681,257 US7023139B2 (en) 2002-10-11 2003-10-09 Apparatus and method for driving plasma display panel
CNB2003101233227A CN1326105C (en) 2002-10-11 2003-10-11 Driving method and apparatus of plasma display panel
CNB2007100854929A CN100543815C (en) 2002-10-11 2003-10-11 Drive the equipment and the method for plasma display panel
JP2003354242A JP2004133475A (en) 2002-10-11 2003-10-14 Drive device of plasma display panel and driving method thereof
US11/140,975 US7471046B2 (en) 2002-10-11 2005-06-01 Apparatus and method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0062095A KR100502906B1 (en) 2002-10-11 2002-10-11 Driving method of plasma display panel

Publications (2)

Publication Number Publication Date
KR20040033170A KR20040033170A (en) 2004-04-21
KR100502906B1 true KR100502906B1 (en) 2005-07-21

Family

ID=37332705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0062095A KR100502906B1 (en) 2002-10-11 2002-10-11 Driving method of plasma display panel

Country Status (2)

Country Link
KR (1) KR100502906B1 (en)
CN (1) CN100543815C (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124042B1 (en) 2010-04-09 2012-03-23 삼성전기주식회사 multi-output power supply device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4180034B2 (en) * 2004-09-21 2008-11-12 パイオニア株式会社 Plasma display device and driving method used for plasma display device
KR100649724B1 (en) * 2005-03-03 2006-11-27 엘지전자 주식회사 Energy recovery apparatus of plasma display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808420A (en) * 1993-07-02 1998-09-15 Deutsche Thomson Brandt Gmbh Alternating current generator for controlling a plasma display screen
US6150999A (en) * 1998-10-07 2000-11-21 Acer Display Technology, Inc. Energy recovery driving circuit for driving a plasma display unit
KR20030035003A (en) * 2001-10-29 2003-05-09 삼성에스디아이 주식회사 A plasma display panel, a driving apparatus and a method of the plasma display panel
KR20030076143A (en) * 2002-03-18 2003-09-26 삼성에스디아이 주식회사 Plasma display panel and driving apparatus and method thereof
KR20040003246A (en) * 2002-07-02 2004-01-13 삼성에스디아이 주식회사 A driving apparatus of plasma display panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808420A (en) * 1993-07-02 1998-09-15 Deutsche Thomson Brandt Gmbh Alternating current generator for controlling a plasma display screen
US6150999A (en) * 1998-10-07 2000-11-21 Acer Display Technology, Inc. Energy recovery driving circuit for driving a plasma display unit
KR20030035003A (en) * 2001-10-29 2003-05-09 삼성에스디아이 주식회사 A plasma display panel, a driving apparatus and a method of the plasma display panel
KR20030076143A (en) * 2002-03-18 2003-09-26 삼성에스디아이 주식회사 Plasma display panel and driving apparatus and method thereof
KR20040003246A (en) * 2002-07-02 2004-01-13 삼성에스디아이 주식회사 A driving apparatus of plasma display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124042B1 (en) 2010-04-09 2012-03-23 삼성전기주식회사 multi-output power supply device

Also Published As

Publication number Publication date
CN101013554A (en) 2007-08-08
KR20040033170A (en) 2004-04-21
CN100543815C (en) 2009-09-23

Similar Documents

Publication Publication Date Title
KR100477985B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
US6862009B2 (en) Plasma display panel and method for driving the same
US6963174B2 (en) Apparatus and method for driving a plasma display panel
US7161564B2 (en) Apparatus and method for driving a plasma display panel
KR100467448B1 (en) Plasma display panel and driving apparatus and method thereof
KR100515330B1 (en) Plasma display panel and driving apparatus and method thereof
KR100497230B1 (en) Apparatus and method for driving a plasma display panel
KR100490614B1 (en) Driving apparatus and method of plasm display panel
US7307601B2 (en) Driving method and device of plasma display panel and plasma display device
KR100502905B1 (en) Driving apparatus and method of plasma display panel
JP2005049814A (en) Device and method for driving plasma display panel, and plasma display device
KR100590112B1 (en) Plasma display device and driving method thereof
KR100502906B1 (en) Driving method of plasma display panel
KR100467450B1 (en) Plasma display panel and driving apparatus and method thereof
KR100490615B1 (en) Driving method of plasm display panel
KR100490636B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR100458574B1 (en) Apparatus and method for driving plasma display panel
KR100502934B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR100454025B1 (en) Plasma display panel and driving apparatus thereof and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080627

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee