KR100496450B1 - Surface mountable electrical device for printed circuit board and method of manufacturing the same - Google Patents
Surface mountable electrical device for printed circuit board and method of manufacturing the same Download PDFInfo
- Publication number
- KR100496450B1 KR100496450B1 KR10-2002-0072107A KR20020072107A KR100496450B1 KR 100496450 B1 KR100496450 B1 KR 100496450B1 KR 20020072107 A KR20020072107 A KR 20020072107A KR 100496450 B1 KR100496450 B1 KR 100496450B1
- Authority
- KR
- South Korea
- Prior art keywords
- sheet resistance
- electrode
- resistance component
- sheet
- insulating layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
Abstract
인쇄회로기판에 장착되어 회로를 보호하는 기능을 수행하는 표면실장형 정온도계수(Positive Temperature Coefficient; PTC) 전기장치는 제1 및 제2 표면 및 제1 및 제2 표면과 연결되는 제1 및 제2 측면을 구비하는 박판 저항 성분, 박판 저항 성분의 제1 측면에 형성된 제1 전극, 박판 저항 성분의 제2 측면에 형성된 제2 전극, 제1 전극에 형성된 제1 솔더, 및 제2 전극에 형성된 제2 솔더를 포함한다. 바람직하게, 이 전기장치는 박판 저항 성분의 제1 표면에 도포된 제1 절연층, 박판 저항 성분의 제2 표면에 도포된 제2 절연층, 제1 전극 및 제1 솔더를 감싸도록 형성된 제1 도금층, 및 제2 전극 및 제2 솔더를 감싸도록 형성된 제2 도금층을 더 포함한다.Surface-mount positive temperature coefficient (PTC) electrical devices mounted on a printed circuit board to protect a circuit are provided with first and second surfaces and first and second surfaces connected to the first and second surfaces. A sheet resistance component having two sides, a first electrode formed on the first side of the sheet resistance component, a second electrode formed on the second side of the sheet resistance component, a first solder formed on the first electrode, and a second electrode And a second solder. Preferably, the electrical device comprises a first insulating layer applied to the first surface of the sheet resistance component, a second insulating layer applied to the second surface of the sheet resistance component, a first electrode and a first formed to surround the first solder. The plating layer further includes a second plating layer formed to surround the second electrode and the second solder.
Description
본 발명은 인쇄회로기판의 표면실장형 전기장치 및 이를 제조하는 방법에 관한 것으로서, 더욱 상세하게는 인쇄회로기판에 장착되어 회로를 보호하는 기능을 수행하는 표면실장형 정온도계수(Positive Temperature Coefficient; PTC) 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface-mounted electrical device of a printed circuit board and a method for manufacturing the same, and more particularly, to a surface-mounted positive temperature coefficient mounted on a printed circuit board to perform a function of protecting a circuit; PTC) device.
일반적으로, 결정성 고분자 수지와 전도성 물질의 혼합물로 이루어진 이른바 정온도계수(Positive Temperature Coefficient; PTC) 물질은 그 응용범위가 매우 넓다. PTC 물질은 상온과 같은 낮은 온도에서는 저항이 낮아 전류를 통과시키지만, 주위 온도가 상승하거나 과전류로 인해 물질의 온도가 상승하게 되면 저항이 103~104배 이상으로 증가되어 전류를 차단하는 기능을 갖는다.In general, a so-called positive temperature coefficient (PTC) material composed of a mixture of a crystalline polymer resin and a conductive material has a wide range of application. At low temperatures, such as room temperature, PTC materials have a low resistance to pass current, but when the ambient temperature rises or the material temperature rises due to overcurrent, the resistance increases by 10 3 to 10 4 times or more, which blocks the current. Have
이러한 PTC 물질은 금속전극과 연결되어 다양한 형태의 전기장치로 응용될 수 있으며, 주로 전기 회로에서 과전류 차단 및 회로 보호용으로 사용된다. 이러한 PTC 장치는 주로 과전류 차단용으로 사용되며, 인쇄회로기판(Printed Circuit Board; PCB)이나 배터리에 장착된다. 이러한 PTC 장치는 PCB 기판 또는 배터리의 부품들에 의해 형상의 제약을 많이 받게 된다. 최근에는 회로 디자인이 고집적화되면서 기판 실장형 부품의 경박단소화에 대한 요구가 증대되고 있다. 이에 부응하기 위해 지금까지 PTC 장치에 대한 많은 기술이 제시되어 왔다.The PTC material is connected to a metal electrode and can be applied to various types of electric devices, and is mainly used for overcurrent blocking and circuit protection in an electric circuit. These PTC devices are primarily used for overcurrent blocking and are mounted on a printed circuit board (PCB) or battery. These PTC devices are heavily constrained by the shape of the PCB substrate or components of the battery. In recent years, as the circuit design has been highly integrated, the demand for light and thin reduction of board mounted components has increased. To this end, many techniques for PTC devices have been proposed.
PTC 장치에 관련된 제조 기술로는, 예로 들면, 미국특허 제5,699,607호, 제5,831,510호, 제5,852,397호, 제5,864,281호, 제5,884,391호, 제5,900,800호, 제5,907,272호, 제6,020,808호, 제6,023,403호, 제6,124,781호, 제6,157,289호, 제6,172,591호, 제6,188,308호, 제6,211,771호, 제6,223,423호, 제6,242,997호, 제6,292,088호, 제6,297,722호, 제6,348,851호, 제6,377,467호, 제6,380,839호, 등이 있다.As a manufacturing technique related to a PTC device, for example, U.S. Pat. Nos. 6,124,781, 6,157,289, 6,172,591, 6,188,308, 6,211,771, 6,223,423, 6,242,997, 6,292,088, 6,297,722, 6,348,851, 6,377,6,3,6,3,6,3,8,380,393 have.
이러한 제조 공정 기술들은 대부분 인쇄회로기판가공 기술을 바탕으로 하고 있으며, PTC 특성을 가지는 기본소자의 상하부 전극을 연결하는 방식에 따라서 서로 구별된다. 위에 열거된 목록 중 대표적인 몇 특허에 대하여 설명하면 다음과 같다.Most of these manufacturing process technologies are based on a printed circuit board processing technology, and are distinguished from each other according to a method of connecting upper and lower electrodes of a basic device having PTC characteristics. Some of the representative patents listed above are described below.
먼저, 미국특허 제5,831,510호와 제5,852,397호는 PTC 물질의 양면에 금속박이 접착된 판상 형태의 PTC 소자에 구멍(Hole)을 뚫고 구멍 내부를 포함한 PTC 소자의 전체표면에 동도금을 하여 상하 전극을 연결시킨 후, 구멍 근처에서 전극을 에칭하여 양극으로 분리하도록 구성된다. 이 공정은 인쇄회로기판분야의 일반적인 기판제조공정을 차용한 것이다.First, U.S. Patent Nos. 5,831,510 and 5,852,397 connect a top and bottom electrode by drilling a hole in a plate-shaped PTC device in which metal foil is bonded to both sides of a PTC material, and copper plating the entire surface of the PTC device including the inside of the hole. And then etch the electrode near the aperture to separate it into an anode. This process is borrowed from the general board manufacturing process in the printed circuit board field.
미국특허 제5,884,391호는 PTC 소자 시트에 구멍 대신 긴 슬릿을 형성하고, 이 슬릿의 단면을 포함한 시트의 전체표면에 동도금을 하여 상하 전극을 연결시키도록 구성된다. 또한, 동도금된 상하 전극이 에칭으로 양극이 분리되고, 솔더 저항체(Solder resist)가 도포된 후, 양단면이 솔더도금(Solder plating)으로 둘러싼 형태를 가진다.U.S. Patent No. 5,884,391 is configured to form long slits instead of holes in the PTC element sheet, and to connect the upper and lower electrodes by copper plating the entire surface of the sheet including the cross section of the slits. In addition, after the copper plated upper and lower electrodes are separated from each other by etching, and a solder resist is applied, both ends of the copper plated upper and lower electrodes are surrounded by solder plating.
미국특허 제5,699,607호와 제5,900,800호는 PTC 시트에 긴 슬릿을 내고, 이 슬릿 단면을 포함한 시트의 전면표면에 솔더도금을 도포한 후, 상하부 일부분에 갭(gap)을 주어 전극면이 드러나게 하고, 양단면을 둘러싸도록 동도금을 한다. 이 방법은 전극을 에칭하지 않고 먼저 도포된 솔더도금의 일부를 제거하여 그 위에 도금된 동이 전극에 접촉할 수 있게 하였다.U.S. Pat.Nos. 5,699,607 and 5,900,800 show a long slit on a PTC sheet, apply solder plating to the front surface of the sheet including this slit cross section, and then give a gap to the upper and lower portions to expose the electrode surface. Copper plating surrounds both ends. This method eliminated some of the previously applied solder plating without etching the electrodes so that copper plated thereon could contact the electrodes.
이와 같은 종래의 다양한 PTC 장치 중 한 예가 도 1에 도시되어 있다. 도 1에 도시된 예는 특히 미국특허 제5,831,510호와 제5,852,397호에 제시된 것과 유사한 형태이다.One example of such various conventional PTC devices is shown in FIG. 1. The example shown in FIG. 1 is particularly similar to that shown in US Pat. Nos. 5,831,510 and 5,852,397.
도 1을 참조하면, 종래의 PTC 장치(1)는 박판 저항 성분(2)의 상하 표면에 각각 전극(3)을 형성하고, 상하 표면의 전극(3)을 연결하는 도금층(4)을 형성한 후, 전극(3)과 도금층(4)의 일부를 제거하여 비전도성 갭(5)을 형성하고, 비전도성 갭(5) 및 도금층(4)의 표면 일부에 절연물(6)을 코팅하고, 절연물(6)이 코팅하지 않은 영역에 추가적인 도금층(7)을 형성하도록 구성되어 있다.Referring to FIG. 1, the conventional PTC device 1 forms electrodes 3 on the upper and lower surfaces of the sheet resistance component 2, and forms a plating layer 4 connecting the electrodes 3 on the upper and lower surfaces. After that, a portion of the electrode 3 and the plating layer 4 is removed to form a non-conductive gap 5, and an insulator 6 is coated on a portion of the surface of the non-conductive gap 5 and the plating layer 4, and the insulator (6) is configured to form an additional plating layer 7 in the uncoated region.
이와 같은 종래의 PTC 장치(1)는 박판 저항 시트에 홀 또는 슬릿을 형성한 후, 홀 또는 슬릿의 내부에 도금층을 형성하는 과정을 반드시 거치게 된다. 그러나, 홀 또는 슬릿과 같은 좁은 영역 내에 도금층을 형성할 경우, 도금층이 전체적으로 균일한 두께를 갖는 것이 매우 어렵다. 이는 도금층이 홀 또는 슬릿의 표면에서 균일한 저항을 나타내지 못한다는 것을 의미하며, 이는 PTC 장치(1) 자체의 저항편차를 야기하게 된다. 따라서, 종래의 PTC 장치(1)는 도금층이 전극과 제대로 연결되었는지를 확인하는 등의 추가공정을 필요로 한다.The conventional PTC device 1 is required to form a hole or a slit in the sheet resistance sheet, and then undergo a process of forming a plating layer in the hole or slit. However, when the plating layer is formed in a narrow region such as a hole or a slit, it is very difficult for the plating layer to have a uniform thickness as a whole. This means that the plating layer does not exhibit uniform resistance at the surface of the hole or slit, which causes the resistance deviation of the PTC device 1 itself. Therefore, the conventional PTC device 1 requires an additional process such as checking whether the plating layer is properly connected with the electrode.
또한, 전극(3)과 도금층(4)에 비전도성 갭(5)을 형성하기 위해서는 에칭 등과 같은 화학공정이 추가로 필요하다. 에칭과 같은 화학적 공정은 매우 민감한 것으로서, 제품 자체의 특성에 부정적인 영향을 미칠 수 있다는 단점이 있다.In addition, in order to form the non-conductive gap 5 on the electrode 3 and the plating layer 4, a chemical process such as etching is further required. Chemical processes such as etching are very sensitive and have the disadvantage of negatively affecting the properties of the product itself.
이와 같은 문제는 도 1에 도시된 예에만 국한되는 것은 아니며, 약간의 차이는 있으나 위에 언급된 모든 종래 기술에서 공통적으로 나타나고 있다.This problem is not limited to the example shown in FIG. 1, but there are some differences but it is common to all the above-mentioned prior arts.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 제조 공정이 단순하고 화학적 에칭공정이 필요 없는 인쇄회로기판의 표면장착형 전기장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a surface mounted electric device of a printed circuit board having a simple manufacturing process and requiring no chemical etching process.
본 발명의 또 다른 목적은 상술한 전기장치를 제조하는 방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing the above-described electrical device.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 인쇄회로기판의 표면실장형 전기장치는 제1 및 제2 표면 및 상기 제1 및 제2 표면과 연결되는 제1 및 제2 측면을 구비하는 박판 저항 성분; 상기 박판 저항 성분의 제1 측면에 형성된 제1 전극; 상기 박판 저항 성분의 제2 측면에 형성된 제2 전극; 상기 제1 전극에 형성된 제1 솔더; 및 상기 제2 전극에 형성된 제2 솔더를 포함한다.In order to achieve the above object, the surface-mounted electrical apparatus of a printed circuit board according to the present invention has a sheet resistance having a first and a second surface and first and second side surfaces connected to the first and second surfaces. ingredient; A first electrode formed on the first side of the sheet resistance component; A second electrode formed on the second side of the sheet resistance component; A first solder formed on the first electrode; And a second solder formed on the second electrode.
바람직하게, 이 전기장치는 상기 박판 저항 성분의 제1 표면에 도포된 제1 절연층; 상기 박판 저항 성분의 제2 표면에 도포된 제2 절연층; 상기 제1 전극 및 제1 솔더를 감싸도록 형성된 제1 도금층; 및 상기 제2 전극 및 제2 솔더를 감싸도록 형성된 제2 도금층을 더 포함한다.Preferably, the electrical device comprises a first insulating layer applied to the first surface of the sheet resistance component; A second insulating layer applied to the second surface of the sheet resistance component; A first plating layer formed to surround the first electrode and the first solder; And a second plating layer formed to surround the second electrode and the second solder.
이때, 상기 제1 절연층은 상기 박판 저항 성분의 제1 표면을 완전히 덮도록 형성되고, 상기 제2 절연층은 상기 제2 표면을 완전히 덮도록 형성되는 것이 바람직하다.In this case, the first insulating layer is preferably formed to completely cover the first surface of the sheet resistance component, and the second insulating layer is preferably formed to completely cover the second surface.
또는 대안으로서, 제1 절연층은 상기 박판 저항 성분의 제1 표면을 일부만 덮도록 형성되고, 상기 제2 절연층은 상기 박판 저항 성분의 제2 표면을 일부만 덮도록 형성되는 것도 가능하다. 이때, 상기 제1 및 제2 도금층은 상기 제1 및 제2 절연층이 형성되지 않은 상기 제1 및 제2 표면의 영역까지 연장 형성된다.Alternatively, the first insulating layer may be formed to cover only part of the first surface of the sheet resistance component, and the second insulating layer may be formed to cover only part of the second surface of the sheet resistance component. In this case, the first and second plating layers extend to regions of the first and second surfaces on which the first and second insulating layers are not formed.
바람직하게, 상기 박판 저항 성분은 정온도계수(Positive Temperature Coefficient; PTC) 특성을 갖는 전도성 중합체이다.Preferably, the sheet resistance component is a conductive polymer having a positive temperature coefficient (PTC) characteristic.
본 발명의 다른 측면에 따르면, (a) 제1 및 제2 측면을 구비하는 소정 두께의 박판 저항 시트를 제공하는 단계; (b) 상기 박판 저항 시트의 제1 측면에 제1 전극을 형성하고, 상기 제2 측면에 제2 전극을 형성하는 단계; (b) 상기 제1 및 제2 전극에 각각 제1 및 제2 솔더를 형성하는 단계; (c) 상기 제1 및 제2 전극의 수직 방향으로 상기 박판 저항 시트를 분할하는 단계; 및 (d) 상기 박판 저항 시트를 상기 (c)단계의 분할방향과 수직인 방향으로 절단하여 다수의 전기장치를 만드는 단계를 포함한다.According to another aspect of the invention, (a) providing a sheet resistance sheet of a predetermined thickness having a first and a second side; (b) forming a first electrode on a first side of the sheet resistance sheet and forming a second electrode on the second side; (b) forming first and second solders on the first and second electrodes, respectively; (c) dividing the thin sheet resistance sheet in a vertical direction of the first and second electrodes; And (d) cutting the thin sheet resistance sheet in a direction perpendicular to the dividing direction of step (c) to make a plurality of electrical devices.
바람직하게, 이 방법은 상기 (d)단계 이전에, (e) 상기 (c)단계에서 절단된 박판 저항 시트의 노출된 양 표면에 제1 및 제2 절연층을 형성하는 단계; 및 (f) 상기 제1 전극 및 제1 솔더를 감싸도록 제1 도금층을 형성하고, 상기 제2 전극 및 제2 솔더를 감싸도록 제2 도금층을 형성하는 단계를 더 포함한다.Preferably, the method comprises the steps of (e) forming first and second insulating layers on both exposed surfaces of the sheet resistance sheet cut in step (c) before step (d); And (f) forming a first plating layer to surround the first electrode and the first solder, and forming a second plating layer to surround the second electrode and the second solder.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 표면실장형 전기장치의 구성을 보여주는 도면이다. 도면을 참조하면, 본 발명의 제1 실시예에 따른 표면실장형 전기장치(10)는 박판 저항 소자(20)를 구비하며, 박판 저항 소자(20)는 서로 마주보는 제1 표면(22)과 제2 표면(24) 및 상기 제1 및 제2 표면(22, 24)과 연결되는 제1 측면(26) 및 제2 측면(28)을 구비한다.2 is a view showing the configuration of a surface-mounted electrical device of a printed circuit board according to the first embodiment of the present invention. Referring to the drawings, the surface-mounted electrical device 10 according to the first embodiment of the present invention includes a sheet resistance element 20, the sheet resistance element 20 and the first surface 22 facing each other and It has a second surface 24 and a first side 26 and a second side 28 connected with the first and second surfaces 22, 24.
박판 저항 소자(20)는 바람직하게는 정온도계수(Positive Temperature Coefficient; PTC) 특성을 가진다. 또한 바람직하게, 이러한 박판 저항 소자(20)는 결정성 고분자 수지와 전도성 물질의 혼합물로 구성된 전도성 중합체로 이루어진다. 전도성 물질로는 카본 블랙, 금속 입자 또는 금속 파우더 등이 사용 가능하다.The thin sheet resistor element 20 preferably has a positive temperature coefficient (PTC) characteristic. Also preferably, the sheet resistance element 20 is made of a conductive polymer composed of a mixture of a crystalline polymer resin and a conductive material. As the conductive material, carbon black, metal particles or metal powder may be used.
보다 바람직하게, 박판 저항 소자(20)에 사용되는 결정성 고분자 수지는 HDPE(High Density Polyethylene)을 기본 수지로 사용하며, HDPE에 전도성 물질로서 카본 블랙을 35% 혼합하고, 그 외에 산화방지제 및 과산화물 가교제를 각각 0.3% 및 0.2% 함유하여 제조된다. 물론, 박판 저항 소자(20)는 위의 예 외에도 다양하게 변형될 수 있다.More preferably, the crystalline polymer resin used in the sheet resistance element 20 uses HDPE (High Density Polyethylene) as a base resin, and 35% of carbon black is mixed with HDPE as a conductive material, and other antioxidants and peroxides are used. It is prepared by containing 0.3% and 0.2% of a crosslinking agent, respectively. Of course, the sheet resistance element 20 may be variously modified in addition to the above example.
박판 저항 소자(20)의 제1 측면(26)에는 제1 전극(30)이 형성된다. 바람직하게, 제1 전극(30)은 박판 저항 소자(20)와 동일한 두께를 가지며, 박판 저항 소자(20)보다 상대적으로 작은 폭을 가진다.The first electrode 30 is formed on the first side surface 26 of the thin plate resistor element 20. Preferably, the first electrode 30 has the same thickness as the sheet resistance element 20 and has a width relatively smaller than the sheet resistance element 20.
박판 저항 소자(20)의 제2 측면(28)에는 제2 전극(40)이 형성된다. 바람직하게, 제2 전극(40)은 박판 저항 소자(20)와 동일한 두께를 가지며, 제1 전극(30)과 마찬가지로 박판 저항 소자(20)보다 상대적으로 작은 폭을 가진다.The second electrode 40 is formed on the second side surface 28 of the thin sheet resistance element 20. Preferably, the second electrode 40 has the same thickness as the sheet resistance element 20, and has a width smaller than the sheet resistance element 20 like the first electrode 30.
제1 및 제2 전극(30, 40)은 구리, 니켈, 주석 등이 사용 가능하며, 구리 또는 니켈에 납을 코팅한 것을 사용할 수도 있다. 이때, 박판 저항 소자(20)와 접촉하는 제1 및 제2 전극(30, 40)의 표면은 0.1Ra 이상의 표면조도를 갖는 것이 바람직하며, 보다 바람직하게는 0.1~1.8Ra, 더욱 바람직하게는 0.3~1.5Ra의 표면조도를 갖는다. Ra는 호일(foil) 등으로 이루어진 전극 표면의 거칠기값을 나타내는 것으로서, 호일의 표면이 거칠수록 Ra는 증가하며, Ra가 클수록 호일과 PTC 재료와의 접착/결합력이 좋아져 계면저항이 줄어들게 된다.Copper, nickel, tin, and the like may be used for the first and second electrodes 30 and 40, and a lead coated with copper or nickel may be used. In this case, the surfaces of the first and second electrodes 30 and 40 in contact with the sheet resistance element 20 preferably have a surface roughness of 0.1 Ra or more, more preferably 0.1 to 1.8 Ra, still more preferably 0.3 It has a surface roughness of ˜1.5 Ra. Ra represents a roughness value of an electrode surface made of a foil, etc., and the rougher the surface of the foil, the higher the Ra. The larger the Ra, the better the adhesion / bonding force between the foil and the PTC material, thereby reducing the interfacial resistance.
제1 전극(30)에는 제1 솔더(50)가 형성되고, 제2 전극(40)에는 제2 솔더(60)가 형성된다. 제1 및 제2 솔더(50, 60)는 제1 및 제2 전극(30, 40) 및 박판 저항 소자(20)와 동일한 두께를 갖는 것이 바람직하다. 제1 솔더(50)와 제2 솔더(60)는 또한 박판 저항 소자(20)와 직접적으로 접촉하지는 않는다. 본 실시예에서, 제1 및 제2 솔더(50, 60)는 향후 인쇄회로기판(Printed Circuit Board; PCB)에 실장될 때 단자 역할을 하게 된다.The first solder 50 is formed on the first electrode 30, and the second solder 60 is formed on the second electrode 40. It is preferable that the first and second solders 50 and 60 have the same thickness as the first and second electrodes 30 and 40 and the sheet resistance element 20. The first solder 50 and the second solder 60 are also not in direct contact with the sheet resistor element 20. In the present embodiment, the first and second solders 50 and 60 serve as terminals when mounted on a printed circuit board (PCB) in the future.
이때, 제1 및 제2 솔더(50, 60)는 PCB의 표면실장을 위해 최소한의 접촉 전극폭이 확보되어야 한다. 이러한 관점에서 제1 및 제2 솔더(50, 60)의 폭은 전체 제품의 폭의 5~30%인 것이 바람직하며, 보다 바람직하게는 5~20%, 더욱 바람직하게는 5~10%이다.At this time, the first and second solders 50 and 60 should have a minimum contact electrode width for surface mounting of the PCB. From this point of view, the width of the first and second solders 50 and 60 is preferably 5 to 30% of the width of the entire product, more preferably 5 to 20% and even more preferably 5 to 10%.
이와 같이 구성된 본 발명의 전기장치는 매우 단순한 구조로 이루어지면서도 좌우 및 상하방향으로 완전히 대칭형이 되므로 PCB의 표면실장형으로 사용될 수 있다. 또한, 단순한 구조로 인해 제작공정이 단순하여 제조에 필요한 비용 및 시간을 크게 절감할 수 있다는 장점도 있다.The electric device of the present invention configured as described above can be used as a surface mount type of a PCB because it is made of a very simple structure and becomes completely symmetrical in left, right, and up and down directions. In addition, the simple structure has the advantage that the manufacturing process is simple, which can greatly reduce the cost and time required for manufacturing.
도 3은 본 발명의 제2 실시예에 따른 표면실장형 전기장치를 도시한다. 본 실시예의 전기장치(12)는 도 2에 도시된 전기장치의 모든 구성을 포함하며, 추가적으로 제1 및 제2 절연층(70, 80)과 제1 및 제2 도금층(90, 100)이 형성된다는 점이 다르다.3 shows a surface mount electric apparatus according to a second embodiment of the present invention. The electric device 12 of this embodiment includes all the components of the electric device shown in FIG. 2, and additionally, the first and second insulating layers 70 and 80 and the first and second plating layers 90 and 100 are formed. Is different.
제1 절연층(70)은 박판 저항 소자(20)의 제1 표면(22)에 형성된다. 제1 절연층(70)은 박판 저항 소자(20)의 제1 표면(22)을 물리적으로 보호함과 동시에, 후술되는 제1 및 제2 도금층(90, 100)을 서로 전기적으로 연결되지 않도록 분리시키는 역할을 하게 된다. 본 실시예에서 제1 절연층(70)은 제1 표면(22) 전체를 덮도록 구성된다.The first insulating layer 70 is formed on the first surface 22 of the sheet resistance element 20. The first insulating layer 70 physically protects the first surface 22 of the sheet resistance element 20, and separates the first and second plating layers 90 and 100, which will be described later, from being electrically connected to each other. It will play a role. In this embodiment, the first insulating layer 70 is configured to cover the entire first surface 22.
제2 절연층(80)은 박판 저항 소자(20)의 제2 표면(24)에 형성된다. 제2 절연층(80)은 제1 절연층(70)과 마찬가지로 박판 저항 소자(20)의 제2 표면(24)을 물리적으로 보호함과 동시에, 후술되는 제1 및 제2 도금층(90, 100)을 서로 전기적으로 연결되지 않도록 분리시키는 역할을 하게 된다. 본 실시예에서 제2 절연층(80) 또한 제2 표면(24) 전체를 덮도록 구성된다.The second insulating layer 80 is formed on the second surface 24 of the sheet resistance element 20. Like the first insulating layer 70, the second insulating layer 80 physically protects the second surface 24 of the thin-film resistor element 20, and at the same time, the first and second plating layers 90 and 100 described later. ) To separate electrical connections from each other. In this embodiment, the second insulating layer 80 is also configured to cover the entire second surface 24.
먼저, 제1 도금층(90)은 제1 전극(30) 및 제1 솔더(50)를 감싸도록 형성된다. 또한, 바람직하게 제1 도금층(90)의 상하면은 제1 및 제2 절연층(70, 80)의 표면과 동일한 평면을 이룬다.First, the first plating layer 90 is formed to surround the first electrode 30 and the first solder 50. In addition, the upper and lower surfaces of the first plating layer 90 preferably form the same plane as the surfaces of the first and second insulating layers 70 and 80.
제2 도금층(100)은 제2 전극(40) 및 제2 솔더(60)를 감싸도록 형성되며, 제1 도금층(90)과 마찬가지로 상하면이 제1 및 제2 절연층(70, 80)의 표면과 동일한 평면을 이루는 것이 바람직하다.The second plating layer 100 is formed to surround the second electrode 40 and the second solder 60, and similarly to the first plating layer 90, upper and lower surfaces of the second plating layer 100 and the surface of the first and second insulating layers 70 and 80 are formed. It is preferable to form the same plane as.
본 실시예에서는 제1 및 제2 절연층(70, 80)이 박판 저항 소자(20)의 제1 및 제2 표면(22, 24) 전체를 덮고 있으며, 제1 및 제2 도금층(90, 100)은 제1 및 제2 절연층(70, 80)이 도포되지 않은 영역에 형성된다.In this embodiment, the first and second insulating layers 70 and 80 cover the entirety of the first and second surfaces 22 and 24 of the sheet resistance element 20, and the first and second plating layers 90 and 100. ) Is formed in an area where the first and second insulating layers 70 and 80 are not applied.
이와 같이 구성된 본 실시예의 전기장치는 앞선 실시예와는 달리 제1 및 제2 솔더(50, 60) 대신 제1 및 제2 도금층(90, 100)이 단자 역할을 하여 PCB의 표면에 실장된다. 또한, 제1 및 제2 도금층(90, 100)은 바람직하게 Sn/Pb 도금으로 형성된다.In the electric device of the present embodiment configured as described above, the first and second plating layers 90 and 100 serve as terminals instead of the first and second solders 50 and 60 and are mounted on the surface of the PCB. In addition, the first and second plating layers 90 and 100 are preferably formed by Sn / Pb plating.
본 실시예의 전기장치는 제1 실시예보다 구조적으로 보강된 것으로서, 제1 및 제2 절연층(70, 80)에 의해 제1 및 제2 도금층(90, 100)이 전기적으로 확실히 분리된다. 또한, 전기장치의 구조가 좌우 및 상하방향으로 완전히 대칭되므로, PCB의 표면장착용으로 매우 적합하고, 제조하는데 있어서도 에칭 등의 공정이 필요치 않다.The electrical apparatus of this embodiment is structurally reinforced than the first embodiment, and the first and second plating layers 90 and 100 are electrically separated by the first and second insulating layers 70 and 80. In addition, since the structure of the electric device is completely symmetrical in the right and left and up and down directions, it is very suitable for the surface mounting of the PCB, and no manufacturing process is required for manufacturing.
도 4a 내지 도 4e는 본 발명의 제1 실시예에 따른 표면실장형 전기장치를 제조하는 과정을 순차적으로 도시한다.4A through 4E sequentially illustrate a process of manufacturing the surface mounted electric device according to the first embodiment of the present invention.
본 발명의 전기장치를 만들기 위해서는 먼저 도 4a에 도시된 것과 같은 저항성 소자를 준비한다. 저항성 소자는 소정 두께의 박판 저항 성분으로 이루어진 박판 저항 시트(20)와 제1 및 제2 전극(30, 40)으로 구성된다. 박판 저항 시트(20)는 도면에서 제1 측면(26) 및 제2 측면(28)을 구비하는 것으로 도시되었으며, 제1 전극(30)은 제1 측면(26)에 또한 제2 전극(40)은 제2 측면(28)에 형성된다. 도면에서는 박판 저항 시트(20)가 상하로 연장된 것으로 도시되었으나, 이는 설명의 편의를 위한 것이며, 실제 적용시에는 박판 저항 시트를 좌우로 연장하여 상하 표면에 각 전극을 형성되도록 구현할 수도 있다.In order to make the electrical apparatus of the present invention, a resistive element as shown in FIG. 4A is first prepared. The resistive element is composed of a sheet resistance sheet 20 made of a sheet resistance component having a predetermined thickness and first and second electrodes 30 and 40. The sheet resistance sheet 20 is shown in the figure with a first side 26 and a second side 28, with the first electrode 30 at the first side 26 and also at the second electrode 40. Is formed on the second side 28. In the drawings, the sheet resistance sheet 20 is shown to extend up and down, but this is for convenience of description, and in practice, the sheet resistance sheet 20 may be extended to the left and right to form each electrode on the upper and lower surfaces.
이와 같이 박판 저항 시트(20)에 제1 및 제2 전극(30, 40)을 형성하는 과정은 압착공정에 의해 구현될 수 있다. 즉, 박판 저항 시트(20)에 제1 및 제2 전극(30, 40)을 적층시킨 상태로 롤 라미네이터(roll laminator)를 지나게 함으로써, 롤 라미네이터의 압착에 의해 박판 저항 시트(20)와 제1 및 제2 전극(30, 40)이 서로 단단히 부착되게 하는 것이다.As such, the process of forming the first and second electrodes 30 and 40 on the sheet resistance sheet 20 may be implemented by a pressing process. That is, by passing the roll laminator in a state where the first and second electrodes 30 and 40 are laminated on the thin sheet resistance sheet 20, the thin sheet resistance sheet 20 and the first sheet are pressed by the roll laminator. And second electrodes 30 and 40 are firmly attached to each other.
다시 도면을 참조하면, 도 4a와 같이 박판 저항 시트(20)의 좌우 측면에 제1 및 제2 전극(30, 40)을 형성한 후, 각 전극(30, 40)에는 도 4b에 도시된 것처럼 제1 및 제2 솔더(50, 60)를 형성한다. 제1 솔더(50)는 제1 전극(30)에 형성되고, 제2 솔더(60)는 제2 전극(40)에 형성된다.Referring to the drawings again, as shown in FIG. 4B, after the first and second electrodes 30 and 40 are formed on the left and right sides of the sheet resistance sheet 20 as shown in FIG. 4A, the electrodes 30 and 40 are illustrated in FIG. 4B. First and second solders 50 and 60 are formed. The first solder 50 is formed on the first electrode 30, and the second solder 60 is formed on the second electrode 40.
다음으로 도 4c에 도시된 것처럼, 박판 저항 시트(20)를 제1 및 제2 전극(30, 40) 및 제1 및 제2 솔더(50, 60)와 함께 분할선(14)을 따라서 분할하게 된다. 이때 박판 저항 시트(20)의 분할 방향은 제1 및 제2 전극(30, 40)과 수직하는 방향이며, 분할된 상태가 도 4d에 도시되어 있다. 이와 같이 분할된 각각의 박판 저항 시트(20)는 도 4d에 도시된 것처럼 제1 및 제2 표면(22, 24)을 갖게 된다. 상술한 분할된 박판 저항 시트(20)에는 또한 도 4d에 도시된 것처럼 제1 및 제2 전극(30, 40)과 제1 및 제2 솔더(50, 60)가 동일 평면을 갖도록 연결된 상태가 된다. 이때, 박판 저항 시트(20)를 분할하는 방법은 박판 저항 시트(20)에 펀칭 등의 방식으로 슬릿을 형성하거나, 또는 커팅 등의 방식으로 절단하는 것도 가능하다.Next, as shown in FIG. 4C, the thin sheet resistance sheet 20 is divided along the dividing line 14 together with the first and second electrodes 30 and 40 and the first and second solders 50 and 60. do. In this case, the dividing direction of the sheet resistance sheet 20 is a direction perpendicular to the first and second electrodes 30 and 40, and the divided state is illustrated in FIG. 4D. Each thin sheet resistance sheet 20 thus divided will have first and second surfaces 22, 24, as shown in FIG. 4D. In the divided thin sheet resistance sheet 20 described above, the first and second electrodes 30 and 40 and the first and second solders 50 and 60 are connected to have the same plane as shown in FIG. 4D. . In this case, the method of dividing the thin sheet resistance sheet 20 may be formed in the thin sheet resistance sheet 20 by punching or the like, or may be cut by cutting or the like.
다음으로, 도 4e에 도시된 바와 같이 분할된 박판 저항 시트(20)를 도 4c에 도시된 분할방향과 수직인 방향으로 재차 절단하게 된다. 이때의 절단방향은 도면에서 참조부호 16으로 표시되어 있다. 이때, 완성된 전기장치에 대해서 별도의 프레스를 이용하여 가교공정을 추가로 수행할 수 있다. 가교공정은 대략 230℃에서 약 1시간 정도 수행하는 것이 바람직하다. 이와 같은 과정을 거치면 다수의 전기장치가 완성되며, 이때 완성된 전기장치는 도 2에 도시된 것과 동일한 형태를 갖게 된다.Next, the thin sheet resistance sheet 20 divided as shown in FIG. 4E is cut again in a direction perpendicular to the dividing direction shown in FIG. 4C. The cutting direction at this time is indicated by reference numeral 16 in the drawings. At this time, the cross-linking process may be further performed using a separate press for the completed electric device. The crosslinking process is preferably performed at about 230 ° C. for about 1 hour. Through this process, a plurality of electric devices are completed, and the completed electric devices have the same form as shown in FIG. 2.
이와 같은 본 실시예의 전기장치 제조방법은 단순히 전극(30, 40)과 솔더(50, 60)를 적층한 후, 절단 또는 분할과정만을 거쳐 전기장치가 완성되므로, 제조공정이 매우 단순하다. 또한, 본 실시예의 전기장치 제조방법은 별도의 화학적 에칭공정을 필요로하지 않으므로 박판 저항 시트가 화학적으로 변질될 우려가 전혀 없다. 이러한 장점과 더불어, 본 실시예에 의해 제조된 전기장치는 PCB의 표면에 실장되기에 매우 적합한 구조를 가지며, 또한 상하 및 좌우방향으로 완벽히 대칭구조로 인해 사용이 매우 편리하다는 장점을 가진다.The electrical device manufacturing method of the present embodiment is simply stacked by the electrode 30, 40 and the solder (50, 60), the electrical device is completed only through the cutting or dividing process, the manufacturing process is very simple. In addition, the electrical device manufacturing method of the present embodiment does not require a separate chemical etching process, there is no fear that the sheet resistance sheet is chemically deteriorated. In addition to these advantages, the electrical device manufactured by the present embodiment has a structure that is very suitable to be mounted on the surface of the PCB, and also has the advantage that it is very convenient to use because of the perfectly symmetrical structure in the vertical and horizontal directions.
도 5a 내지 도 5g는 본 발명의 제2 실시예에 따른 표면실장형 전기장치를 제조하는 방법을 도시한다. 본 실시예에서 도 5a 내지 도 5d의 공정은 앞선 실시예의 도 4a 내지 도 4d의 공정과 실질적으로 거의 유사하거나 동일하다. 즉, 본 실시예에서도 박판 저항 시트(20)에 제1 및 제2 전극(30, 40)을 형성하고(도 5a), 제1 및 제2 전극(30, 40)에 제1 및 제2 솔더(50, 60)를 형성하며(도 5b), 그후 박판 저항 시트(20)를 각 전극(30, 40)의 수직방향으로 분할하여(도 5c), 도 5d에 도시된 형태를 만들게 된다. 또한, 본 실시예에서 도 5d의 공정을 거친 소자는 이후의 공정을 시작하기 전에 별도의 프레스를 이용하여 가교공정을 추가로 거칠 수 있다.5A-5G illustrate a method of manufacturing a surface mount electric apparatus according to a second embodiment of the present invention. In this embodiment, the process of FIGS. 5A-5D is substantially similar or identical to the process of FIGS. 4A-4D of the previous embodiment. That is, even in the present embodiment, the first and second electrodes 30 and 40 are formed on the sheet resistance sheet 20 (FIG. 5A), and the first and second solders are formed on the first and second electrodes 30 and 40. 50 and 60 are formed (FIG. 5B), and the thin sheet resistance sheet 20 is then divided in the vertical direction of each electrode 30 and 40 (FIG. 5C) to form the shape shown in FIG. 5D. In addition, in the present embodiment, the device that has undergone the process of FIG. 5D may further undergo a crosslinking process by using a separate press before starting the subsequent process.
그 다음으로, 본 실시예에서 박판 저항 시트(20)의 제1 및 제2 표면(22, 24)에는 도 5e에 도시된 것처럼 제1 및 제2 절연층(70, 80)이 도포된다. 본 실시예에서 제1 절연층(70)은 박판 저항 시트(20)의 제1 표면(22)을 완전히 덮으며, 다만 각 전극(30, 40)과 각 솔더(50, 60)에는 도포되지 않는다. 또한, 제2 절연층(80)은 박판 저항 시트(20)의 제2 표면(24)을 완전히 덮으며, 제1 절연층(70)과 마찬가지로 각 전극(30, 40)과 각 솔더(50, 60)에는 도포되지 않는다.Next, in the present embodiment, the first and second insulating layers 70 and 80 are applied to the first and second surfaces 22 and 24 of the sheet resistance sheet 20 as shown in FIG. 5E. In this embodiment, the first insulating layer 70 completely covers the first surface 22 of the sheet resistance sheet 20, but is not applied to each of the electrodes 30 and 40 and the solders 50 and 60. . In addition, the second insulating layer 80 completely covers the second surface 24 of the sheet resistance sheet 20, and like the first insulating layer 70, each electrode 30, 40 and each solder 50, 60) is not applied.
그 후, 절연층(70, 80)이 도포되지 않은 영역에는 제1 및 제2 도금층(90, 100)이 형성되며, 이는 도 5f에 도시되어 있다. 도 5f를 참조하면, 제1 도금층(90)은 제1 전극(30) 및 제1 솔더(50)를 감싸도록 형성되고, 제2 도금층(100)은 제2 전극(40) 및 제2 솔더(60)를 감싸도록 형성된다. 제1 및 제2 도금층(90, 100)은 제1 및 제2 절연층(70, 80)에 의해서 전기적으로 확실하게 분리된다.Thereafter, first and second plating layers 90 and 100 are formed in regions where the insulating layers 70 and 80 are not applied, which is illustrated in FIG. 5F. Referring to FIG. 5F, the first plating layer 90 is formed to surround the first electrode 30 and the first solder 50, and the second plating layer 100 is formed of the second electrode 40 and the second solder ( 60). The first and second plating layers 90 and 100 are electrically and reliably separated by the first and second insulating layers 70 and 80.
다음으로, 도 5g에 도시된 바와 같이 분할된 박판 저항 시트(20)를 도 5c에 도시된 분할방향과 수직인 방향으로 재차 절단하게 된다. 이 공정에서 박판 저항 시트(20)를 절단하는 방향은 참조부호 18로 표시되어 있으며, 도 4e에 도시된 절단방향과 동일하다. 이와 같은 과정을 통해 다수의 전기장치가 완성되며, 이때 완성된 전기장치는 도 3에 도시된 것과 동일한 형태를 갖게 된다. 본 실시예에 의해 제조된 전기장치는 제1 실시예보다 구조적으로 보강된 형태를 갖는다. 그러나, 본 실시예에서도 단순히 절연층과 도금층을 절연하는 과정만이 추가되었을 뿐, 화학적 에칭은 전혀 사용되지 않았다.Next, the thin sheet resistance sheet 20 divided as shown in FIG. 5G is cut again in a direction perpendicular to the dividing direction shown in FIG. 5C. The direction of cutting the thin sheet resistance sheet 20 in this process is indicated by reference numeral 18 and is the same as the cutting direction shown in FIG. 4E. Through this process, a plurality of electric devices are completed, and the completed electric devices have the same shape as shown in FIG. 3. The electrical apparatus manufactured by this embodiment has a structurally reinforced form than the first embodiment. However, in this embodiment, only the process of insulating the insulating layer and the plating layer was added, and no chemical etching was used.
상술한 제조 공정은 또한 다양한 형태로 변형될 수 있다. 예를 들어, 절연층을 형성하는 공정(도 5e)과 도금층을 형성하는 공정(도 5f)의 순서는 서로 바뀔 수도 있다.The manufacturing process described above may also be modified in various forms. For example, the order of the process of forming an insulating layer (FIG. 5E) and the process of forming a plating layer (FIG. 5F) may be reversed.
또한, 다른 변형예로서 절연층(70, 80)을 박판 저항 시트(20)의 제1 표면(22)과 제2 표면(24)을 완전히 덮도록 하지 않고, 제1 및 제2 표면(22, 24)의 일부만을 덮도록 하는 것도 가능하다. 즉, 제1 절연층(70)은 제1 표면(22)의 일부에만 도포되고, 제2 절연층(80)은 제2 표면(24)의 일부에만 도포되며, 제1 및 제2 도금층(90, 100)은 제1 및 제2 절연층(70, 80)이 도포되지 않은 모든 영역에 형성되는 것이다. 이러한 변형예는 도 6에 도시되어 있으며, 변형된 전기장치는 참조부호 13으로 지칭되어 있다. 이 경우, 제1 및 제2 절연층(70, 80)은 제1 및 제2 표면(22, 24)에서 제1 도금층(90)과 제2 도금층(100) 사이의 전기적 단절상태를 보장할 수 있도록 도포되어야 한다. 이 변형예의 경우, 제1 및 제2 도금층(90, 100)이 박판 저항 소자(20)의 표면을 일부 덮게 되므로, 유효면적이 넓어지는 효과를 얻을 수 있게 된다.In another modification, the first and second surfaces 22, 22 and 80 may not be completely covered with the insulating layers 70 and 80 to completely cover the first surface 22 and the second surface 24 of the sheet resistance sheet 20. It is also possible to cover only a part of 24). That is, the first insulating layer 70 is applied only to a part of the first surface 22, the second insulating layer 80 is only applied to a part of the second surface 24, and the first and second plating layers 90 are applied. , 100 is formed in all regions to which the first and second insulating layers 70 and 80 are not applied. This variant is shown in FIG. 6, where the modified electrical device is referred to by reference number 13. In this case, the first and second insulating layers 70 and 80 may ensure an electrical disconnection state between the first plating layer 90 and the second plating layer 100 at the first and second surfaces 22 and 24. Should be applied. In this modified example, since the first and second plating layers 90 and 100 partially cover the surface of the sheet resistance element 20, the effective area can be obtained.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto and is intended by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents of the claims to be described.
상술한 바와 같은 본 발명에 따른 인쇄회로기판의 표면실장형 전기장치는 PCB의 표면실장에 적합한 구조를 가지면서도 구조가 매우 단순하여, 제조비용 및 시간을 절감할 수 있게 된다. The surface mounted electric device of the printed circuit board according to the present invention as described above has a structure suitable for the surface mount of the PCB, but the structure is very simple, thereby reducing the manufacturing cost and time.
또한, 본 발명의 전기장치는 좌우 및 상하방향으로 완전히 대칭을 이루기 때문에 PCB의 표면에 실장될 때 설치방향에 관계없이 동일한 작동효과를 발휘할 수 있다.In addition, since the electric device of the present invention is completely symmetrical in the left and right and up and down directions, the same operation effect can be obtained regardless of the installation direction when mounted on the surface of the PCB.
또한, 본 발명의 전기장치는 화학적 에칭공정을 필요로 하지 않으므로 박판 저항 소자의 변질과 같은 문제를 원천적으로 방지할 수 있다.In addition, since the electric apparatus of the present invention does not require a chemical etching process, it is possible to fundamentally prevent problems such as deterioration of the sheet resistance element.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다. The following drawings attached to this specification are illustrative of preferred embodiments of the present invention, and together with the detailed description of the invention to serve to further understand the technical spirit of the present invention, the present invention is a matter described in such drawings It should not be construed as limited to
도 1은 종래 기술에 따른 표면실장형 전기장치의 한 예를 도시하는 단면도.1 is a cross-sectional view showing an example of a surface mount electric apparatus according to the prior art.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 표면실장형 전기장치를 도시하는 사시도.Fig. 2 is a perspective view showing the surface mount electric apparatus of the printed circuit board according to the first embodiment of the present invention.
도 3은 본 발명의 제2 실시예에 따른 표면실장형 전기장치를 도시하는 사시도.3 is a perspective view showing a surface mount electric apparatus according to a second embodiment of the present invention;
도 4a 내지 도 4e는 본 발명의 제1 실시예에 따른 전기장치를 제조하는 공정을 순차적으로 도시한 도면.4A to 4E are diagrams sequentially illustrating a process of manufacturing an electric apparatus according to a first embodiment of the present invention.
도 5a 내지 도 5g는 본 발명의 제2 실시예에 따른 전기장치를 제조하는 공정을 순차적으로 도시한 도면.5A through 5G sequentially illustrate a process of manufacturing an electric apparatus according to a second embodiment of the present invention.
도 6은 본 발명에 따른 전기장치의 다른 변형예를 도시하는 도면.6 shows another variant of the electrical apparatus according to the invention.
<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10,12,13..전기장치 20..박판 저항 소자(시트) 22..제1 표면10,12,13. Electrical device 20. Thin sheet resistance element 22. First surface
24..제2 표면 26..제1 측면 28..제2 측면24. Second surface 26. First side 28. Second side
30..제1 전극 40..제2 전극 50..제1 솔더30. First electrode 40. Second electrode 50. First solder
60..제2 솔더 70..제1 절연층 80..제2 절연층60. Second solder 70. First insulating layer 80. Second insulating layer
90..제1 도금층 100..제2 도금층90 .. 1st plating layer 100 .. 2nd plating layer
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0072107A KR100496450B1 (en) | 2002-11-19 | 2002-11-19 | Surface mountable electrical device for printed circuit board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0072107A KR100496450B1 (en) | 2002-11-19 | 2002-11-19 | Surface mountable electrical device for printed circuit board and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040043755A KR20040043755A (en) | 2004-05-27 |
| KR100496450B1 true KR100496450B1 (en) | 2005-06-20 |
Family
ID=37340172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0072107A KR100496450B1 (en) | 2002-11-19 | 2002-11-19 | Surface mountable electrical device for printed circuit board and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100496450B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01146301A (en) * | 1987-12-02 | 1989-06-08 | Murata Mfg Co Ltd | Manufacture of positive temperature coefficient thermistor |
| JPH03136202A (en) * | 1989-10-20 | 1991-06-11 | Matsushita Electric Ind Co Ltd | Manufacture of thermistor element |
| JPH09186002A (en) * | 1995-12-28 | 1997-07-15 | Ooizumi Seisakusho:Kk | Thermistor |
| JPH11297503A (en) * | 1998-04-09 | 1999-10-29 | Matsushita Electric Ind Co Ltd | Chip-type ptc thermistor |
| KR20000034995A (en) * | 1998-11-19 | 2000-06-26 | 무라타 야스타카 | Method of producing thermistor chips |
| KR20020067385A (en) * | 2001-02-16 | 2002-08-22 | 엘지전선 주식회사 | Electrical device with 3-layer conducting compounds |
-
2002
- 2002-11-19 KR KR10-2002-0072107A patent/KR100496450B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01146301A (en) * | 1987-12-02 | 1989-06-08 | Murata Mfg Co Ltd | Manufacture of positive temperature coefficient thermistor |
| JPH03136202A (en) * | 1989-10-20 | 1991-06-11 | Matsushita Electric Ind Co Ltd | Manufacture of thermistor element |
| JPH09186002A (en) * | 1995-12-28 | 1997-07-15 | Ooizumi Seisakusho:Kk | Thermistor |
| JPH11297503A (en) * | 1998-04-09 | 1999-10-29 | Matsushita Electric Ind Co Ltd | Chip-type ptc thermistor |
| KR20000034995A (en) * | 1998-11-19 | 2000-06-26 | 무라타 야스타카 | Method of producing thermistor chips |
| KR20020067385A (en) * | 2001-02-16 | 2002-08-22 | 엘지전선 주식회사 | Electrical device with 3-layer conducting compounds |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040043755A (en) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6377467B1 (en) | Surface mountable over-current protecting device | |
| EP0844622B1 (en) | Ptc device and battery pack using the same | |
| US5621375A (en) | Subminiature surface mounted circuit protector | |
| US6172591B1 (en) | Multilayer conductive polymer device and method of manufacturing same | |
| JP5398334B2 (en) | Circuit protection device including resistor and fuse element | |
| EP0232868B1 (en) | Fused solid electrolytic capacitor | |
| US5699607A (en) | Process for manufacturing an electrical device comprising a PTC element | |
| US6380839B2 (en) | Surface mount conductive polymer device | |
| KR19990081968A (en) | Surface-Mounted Electrical Equipment Including PTC Element | |
| KR100496450B1 (en) | Surface mountable electrical device for printed circuit board and method of manufacturing the same | |
| KR100495132B1 (en) | Surface mountable electrical device for printed circuit board and method of manufacturing the same | |
| KR100505475B1 (en) | PTC thermistor having electrodes on the same surface and method thereof | |
| US7123125B2 (en) | Structure of a surface mounted resettable over-current protection device and method for manufacturing the same | |
| KR100507625B1 (en) | Surface mountable electric device using cream solder and method of manufacturing the same | |
| KR100495129B1 (en) | Method of manufacturing surface mountable electrical device using conducting wire | |
| KR100495130B1 (en) | Method of manufacturing surface mountable electrical device for printed circuit board using heat welding and surface mountable electrical device made by the method | |
| KR100495128B1 (en) | Surface mountable electric device using electrical wire | |
| KR100485890B1 (en) | positive temperature coefficient electrical device for surface mounting and method thereof | |
| US7592203B2 (en) | Method of manufacturing an electronic protection device | |
| KR100507624B1 (en) | method of manufacturing surface mountable polymer fuse for over-current protection and polymer fuse device made by method | |
| KR100505476B1 (en) | Surface mountable electrical device using ablation and its manufacturing method | |
| CN112786268A (en) | Double contact surface PTC overcurrent protection element | |
| KR100495131B1 (en) | method of positive temperature coefficient electrical device for surface mounting | |
| JP2001143599A (en) | Thin electrical component and method of fabricating the same | |
| KR20200045766A (en) | Device for protecting overvoltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080331 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |